JPH04162593A - Drilling through multilayer printed wiring board and formation of land pattern - Google Patents

Drilling through multilayer printed wiring board and formation of land pattern

Info

Publication number
JPH04162593A
JPH04162593A JP28865090A JP28865090A JPH04162593A JP H04162593 A JPH04162593 A JP H04162593A JP 28865090 A JP28865090 A JP 28865090A JP 28865090 A JP28865090 A JP 28865090A JP H04162593 A JPH04162593 A JP H04162593A
Authority
JP
Japan
Prior art keywords
pattern
printed wiring
multilayer printed
land
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28865090A
Other languages
Japanese (ja)
Inventor
Satoru Ito
覚 伊藤
Yoshiatsu Kitagawa
北川 喜淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP28865090A priority Critical patent/JPH04162593A/en
Publication of JPH04162593A publication Critical patent/JPH04162593A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To provide a longer life to a drill which is used for drilling of a multilayer printed wiring board by a method wherein when forming land patterns on internal layer pattern-formed substrates which constitute the multilayer printed wiring board, only the land patterns that are connected to wiring patterns are formed, and drilling is performed after laminate-molding of substrates for internal layer use and substrates for external layer use with prepregs put between the substrates for internal layer use and external layer use. CONSTITUTION:On internal layer pattern-formed substrates 10 which constitute a multilayer printed wiring board 14 which is not yet subjected to drilling, only such land patterns 11 as are connected to wiring patterns 12 are formed at the places corresponding to the places where through holes 9 are formed. When drilling the multilayer printed wiring board 14 for the through holes, the holes are made with a drill 15, with the drill 15 passing through a copper foil.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は多層プリント配線板の穴あけ方法及びランドパ
ターン形成方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for drilling holes in a multilayer printed wiring board and a method for forming a land pattern.

[従来の技術] 電子機器の小型化、高密度実装化に伴いプリント配線板
の高密度化か進められており、絶縁基板の表裏両面だけ
でなく、内部にも導体パターンが形成された層を有する
多層プリント配線板か実用化されている。多層プリント
配線板の内外各層間の導通にはスルーホールが用いられ
る。
[Prior art] As electronic devices become smaller and more densely packaged, printed wiring boards are becoming more densely packed. A multilayer printed wiring board with this technology has been put into practical use. Through holes are used for conduction between the inner and outer layers of a multilayer printed wiring board.

一方、近年プリント配線板の設計はComputerA
ided Design (CA D )システムを利
用して行われることが多い。そして、CADシステムに
よるプリント配線板の設計は次の手順で行われる。
On the other hand, in recent years, printed wiring boards have been designed using ComputerA.
This is often done using a computer-aided design (CAD) system. The printed wiring board is designed using the CAD system in the following steps.

■部品実装に必要な部品穴について各層毎に設定された
ランドを組み合わせたピンテーブル(第4図に図示)を
作成する。
■Create a pin table (shown in FIG. 4) that combines the lands set for each layer regarding component holes necessary for component mounting.

■外部に実装される部品を配置し、その全ての部品穴に
対してピンテーブルの所定データを割り当てる。
■Place the components to be mounted externally and assign the specified data of the pin table to all the component holes.

■外層、内層の全ての層のスルーホール形成位置にラン
ドか形成される。6層基板の場合を例に図示すると第5
図に示すように、第1層■の部品面1にラント2aか形
成されると、第2層■の内層パターン面3、第3層■の
電源(V CC)面4、第4層■のアース(GND)面
5、第5層Vの内層パターン面6及び第6層■の半田面
7に自動的にランド2a、2b、2cか形成される。V
CC面4及びGND面5に形成されるランド2cは他の
ランド2a’、2bと逆パターンで形成される。
■Lands are formed at the positions where through holes are formed in all layers, including the outer and inner layers. Taking the case of a 6-layer board as an example, the fifth
As shown in the figure, when the runt 2a is formed on the component surface 1 of the first layer (2), the inner layer pattern surface 3 of the second layer (2), the power supply (V CC) surface 4 of the third layer (2), and the fourth layer (2) Lands 2a, 2b, and 2c are automatically formed on the ground (GND) surface 5 of , the inner layer pattern surface 6 of the fifth layer V, and the solder surface 7 of the sixth layer (2). V
The lands 2c formed on the CC plane 4 and the GND plane 5 are formed in a pattern opposite to the other lands 2a' and 2b.

■全ての層について必要な配線パターン8が形成される
(第6図)。
(2) Necessary wiring patterns 8 are formed for all layers (FIG. 6).

そして、前記のようにして作成された設計図に基づいて
各層のパターンデータが作成されるとともに、フォトエ
ツチングのためのパターンフィルムが作成される。そし
て、そのパターンフィルムを用いて各層に導体パターン
か形成される。従って、内層パターン形成基板10には
第2図に示すように、配線設計作業時にスルーホール迂
回用の目印等として設けられたラント2bに起因して形
成すれ、配線パターン12に接続されず最終的には不要
な孤立ランドパターン13が多数存在する。
Then, pattern data for each layer is created based on the design drawing created as described above, and a pattern film for photoetching is created. Then, a conductor pattern is formed on each layer using the patterned film. Therefore, as shown in FIG. 2, the inner layer pattern-formed substrate 10 is formed with runts 2b, which were provided as marks for detouring through holes during the wiring design work, and are not connected to the wiring pattern 12 and are ultimately There are many unnecessary isolated land patterns 13.

[発明が解決しようとする課題] 内層パターン形成基板10に形成された孤立ラントパタ
ーン13は多層プリント配線板の性能に悪影響を及ぼす
ことはない。しかし、第7図に示すようにスルーホール
9が必ず内層パターン形成基板lOのランドパターン1
1又は孤立ランドパターン13を貫通する状態で形成さ
れる。すなわち、穴あけ加工の際にドリルが貫通しなけ
ればならない銅箔層(ラントパターン)の数が多くなる
[Problems to be Solved by the Invention] The isolated runt pattern 13 formed on the inner pattern-formed substrate 10 does not adversely affect the performance of the multilayer printed wiring board. However, as shown in FIG.
1 or the isolated land pattern 13. That is, the number of copper foil layers (runt patterns) that the drill must penetrate during drilling increases.

ドリルか銅箔を貫通する場合には絶縁層を貫通する場合
に比較してドリルに余分な負担が掛かるため、銅箔を貫
通する回数が多いとドリルか痛み易く、ドリルの交換時
期が早くなり製造コストの上昇につながるという問題が
ある。
Penetrating the copper foil with a drill places an extra burden on the drill compared to penetrating the insulation layer, so if the copper foil is penetrated many times, the drill will be easily damaged and the drill will need to be replaced sooner. There is a problem in that it leads to an increase in manufacturing costs.

特に近年配線の高密度化に伴い、多層プリント配線板に
形成されるスルーホールは小径のものが多くなるととも
に、その数も多くなっており、ものによっては1枚の多
層プリント配線板に数千〜数万個のスルーホールが形成
される。そして、穴あけ加工は多層プリント配線板を複
数枚重ねて行うため、多数のスルーホールが形成された
多層プリント配線板では1本のドリルで全てのスルーホ
ールの穴あけ加工を行うことはできず、途中でドリル交
換が必要となる。このドリル交換が多くなるとそれに要
する時間だけ作業能率が低下する。
Particularly in recent years, with the increase in the density of wiring, the number of through holes formed in multilayer printed wiring boards has increased, and the number of through holes has increased. ~Tens of thousands of through holes are formed. Since drilling is performed by stacking multiple multilayer printed wiring boards, it is not possible to drill all the through holes with one drill in a multilayer printed wiring board with many through holes. The drill will need to be replaced. When this drill is replaced frequently, work efficiency decreases by the amount of time required.

又、穴あけ加工に使用されるドリルはその径が小さくな
ると痛み易(なるため、ドリルの交換時期がより早くな
る。そのため、不要なランドパターンが内層パターン形
成基板に存在すると前記の問題点がより顕著となる。
Also, the smaller the diameter of the drill used for drilling, the more likely it is to be damaged, which means that the drill needs to be replaced sooner. Therefore, if an unnecessary land pattern is present on the inner layer pattern forming substrate, the above-mentioned problem will be exacerbated. It becomes noticeable.

本発明は前記の問題点に鑑みてなされたものであって、
第1の目的は多層プリント配線板にスルーホールを形成
するための穴あけ工程において、使用ドリルの寿命を延
ばすことのできる多層プリント配線板の穴あけ方法を提
供することにある。
The present invention has been made in view of the above problems, and includes:
The first object is to provide a method for drilling holes in a multilayer printed wiring board that can extend the life of the drill used in the drilling process for forming through holes in the multilayer printed wiring board.

又、第2の目的は前記の穴あけ方法を実施する場合に好
適なランドパターン形成方法を提供することにある。
A second object is to provide a land pattern forming method suitable for carrying out the above-described hole-drilling method.

[課題を解決するための手段] 前記第1の目的を達成するため第1請求項記載の発明に
おいては、多層プリント配線板を構成する内層パターン
形成基板にランドパターンを形成する際、配線パターン
に接続するランドパターンのみを形成し、内層用及び外
層用の基板をプリプレグを挟んで積層成形した後、穴あ
け加工を行うようにした。
[Means for Solving the Problem] In order to achieve the first object, in the invention according to the first claim, when a land pattern is formed on an inner layer pattern forming substrate constituting a multilayer printed wiring board, the wiring pattern is Only the land patterns to be connected were formed, and the substrates for the inner layer and the outer layer were laminated and molded with prepreg sandwiched between them, and then holes were punched.

又、前記第2の目的を達成するため第2請求項記載の発
明においては、多層プリント配線板の導体パターン設計
をComputer Aided Design  (
CAD)システムを利用して行い、スルーホールが形成
される全ての位置にまずランドを作成し、次に配線作業
を行った後、内層パターン面のランドのうち配線パター
ンに接続されていないランドをランドデータ及び配線デ
ータに基づいて削除し、その後のデータに基ついて作成
されたパターンフィルムを用いて内層パターン形成基板
にパターンを形成するようにした。
Further, in order to achieve the second object, in the invention described in claim 2, the conductor pattern design of the multilayer printed wiring board is performed by Computer Aided Design (
(CAD) system, first create lands at all positions where through holes will be formed, then conduct wiring work, and then remove lands on the inner layer pattern surface that are not connected to the wiring pattern. The land data and the wiring data were deleted, and a pattern film created based on the subsequent data was used to form a pattern on the inner layer pattern forming substrate.

[作用] 第1請求項記載の発明においては、多層プリント配線板
を構成する内層パターン形成基板には不要なランドパタ
ーンが存在しないので、多層プリント配線板に穴あけ加
工を行う場合、l” l)ルか銅箔を貫通する頻度か従
来に比べて著しく少なくなる。従って、ドリルか痛み難
くなってトリルの寿命か延び、1本のトリルで加工でき
る穴の数か増加する。
[Function] In the invention described in the first claim, since there is no unnecessary land pattern on the inner layer pattern forming substrate constituting the multilayer printed wiring board, when drilling a hole in the multilayer printed wiring board, l" l) The frequency of penetrating the copper foil with the drill is significantly lower than in the past.Therefore, the drill becomes less painful, extends the life of the drill, and increases the number of holes that can be drilled with one drill.

又、第2請求項記載の発明においては、多層プリント配
線板の導体パターンの設計がCADシステムを利用して
行われる。設計の初期段階では多層プリント配線板を構
成する各層の部品面、内層パターン面等に対してスルー
ホールと対応する全ての位置にランドか形成される。そ
して、配線作業が行われた後、孤立ランド削除操作によ
り、内層パターン面のランドのうち配線パターンに接続
されていないランドが、CADシステムに記憶されたラ
ンドデータ及び配線データに基づいて自動的に削除され
る。そして、このデータに基ついてパターンフィルムか
作成されるため、内層パターン形成基板には孤立ランド
パターンか形成されず、配線パターンに接続されたラン
ドパターンのみか形成される。
Further, in the second aspect of the invention, the conductor pattern of the multilayer printed wiring board is designed using a CAD system. At the initial stage of design, lands are formed at all positions corresponding to through holes on the component surface, inner layer pattern surface, etc. of each layer constituting the multilayer printed wiring board. Then, after the wiring work is performed, by performing an isolated land deletion operation, lands that are not connected to the wiring pattern among the lands on the inner layer pattern surface are automatically deleted based on the land data and wiring data stored in the CAD system. will be deleted. Since a pattern film is created based on this data, isolated land patterns are not formed on the inner layer pattern forming substrate, but only land patterns connected to wiring patterns are formed.

[実施例] 以下、本発明を6層基板に具体化した一実施例を第1〜
6図に従って説明する。なお、従来と同一部分は同一符
号を付して詳しい説明は省略する。
[Example] Hereinafter, an example in which the present invention is embodied in a 6-layer board will be described as follows.
This will be explained according to Figure 6. Incidentally, the same parts as those in the prior art are given the same reference numerals and detailed explanations will be omitted.

多層プリント配線板は従来と同様に、外層用基板と内層
用基板の間及び内層用基板間にプリプレグを挟んで多層
化積層成形することにより形成される。従来と異なる点
は内層パターン形成基板に、孤立ランドパターンが形成
されていない点である。
A multilayer printed wiring board is formed by multilayer lamination molding in the same way as in the past, with prepregs sandwiched between an outer layer substrate and an inner layer substrate, and between the inner layer substrates. The difference from the conventional method is that an isolated land pattern is not formed on the inner pattern-formed substrate.

すな−わち、従来は第2図に示すように内層パターン形
成基板10には配線パターン12に接続されたランドパ
ターン11だけでなく、配線パターン12に接続されな
い孤立ランドパターン13か多数存在した。しかし、こ
の発明では第3図に示すように、内層パターン形成基板
1oには配線パターン12に接続されたランドパターン
11だけが存在する。
That is, conventionally, as shown in FIG. 2, the inner layer pattern-formed substrate 10 had not only land patterns 11 connected to the wiring patterns 12, but also a large number of isolated land patterns 13 not connected to the wiring patterns 12. . However, in this invention, as shown in FIG. 3, only the land pattern 11 connected to the wiring pattern 12 is present on the inner pattern-formed substrate 1o.

第1図(a)に示すように穴あけ加工を行う前の多層プ
リント配線板14を構成する内層パターン形成基板IO
には、配線パターン12に接続されたランドパターン1
1のみかスルーホール9の形成位置と対応する位置に存
在する。従って、この多層プリント配線板14にスルー
ホール9用の穴あけ加工を行う際には、ドリル15が銅
箔を貫通して穴あけを行う回数が必要最小限に限定され
る。例えば、孤立ランドパターン13が存在する第2図
の内層パターン形成基板1oを使用した場合はドリル1
5か銅箔を貫通する回数が21回であるのに対して、孤
立ランドパターン13のない第3図の内層パターン形成
基板1oを使用した場合は5回と1/4以下に減少する
。従って、穴あけ加工時にドリル15が痛み難くなり、
ドリル15の寿命か延びてドリルの交換時期が遅くなり
、穴あけ加工のコストが低減される。又、多数の穴あけ
加工が必要な多層プリント配線板14に対する穴あけ加
工作業時に、トリルの交換が不要あるいは交換回数の大
幅な削減が可能となり、作業能率が向上する。
As shown in FIG. 1(a), the inner layer pattern formed substrate IO constituting the multilayer printed wiring board 14 before drilling
The land pattern 1 connected to the wiring pattern 12 is shown in FIG.
1 is present at a position corresponding to the formation position of through hole 9. Therefore, when drilling the through holes 9 in the multilayer printed wiring board 14, the number of times the drill 15 penetrates the copper foil to make the holes is limited to the necessary minimum. For example, when using the inner layer pattern forming substrate 1o of FIG. 2 in which the isolated land pattern 13 exists, the drill 1
The number of times the copper foil is penetrated is 21 times, but when the inner layer pattern formed substrate 1o of FIG. Therefore, the drill 15 is less likely to be damaged during drilling,
The life of the drill 15 is extended, the time for replacing the drill is delayed, and the cost of drilling is reduced. Furthermore, when drilling a large number of holes in the multilayer printed wiring board 14, it is not necessary to replace the trill or the number of times the trill needs to be replaced can be significantly reduced, improving work efficiency.

次に前記の内層パターン形成基板10のランドパターン
形成方法について説明する。
Next, a method for forming a land pattern on the inner pattern-formed substrate 10 will be described.

内層パターン形成基板の導体パターンの設計は従来と同
様にComputer  Aided Design 
(CAD)システムを利用して行われる。そして、設計
手順も途中までは従来と同じである。すなわち、まず第
4図に示すようなピンテーブル16の作成か行われる。
The design of the conductor pattern on the inner layer pattern forming board is done using Computer Aided Design as in the past.
(CAD) system. The design procedure is also the same as before. That is, first, a pin table 16 as shown in FIG. 4 is created.

次いて外部に実装される部品かCADシステムの画面内
で配置され、その全ての部品穴の位置データが入力され
るとともに各部品穴に対して前記ピンテーブルの所定デ
ータが割り当てられる。次に前記データに基づいて第5
図に示すように、第1層重から第6層■の全ての層に対
してスルーホールの形成位置と対応する位置にランド2
a〜2Cか配置される。そして、このランド2a〜2c
を基準にして各層について配線が行われる。
Next, a component to be mounted externally is placed on the screen of the CAD system, and the position data of all the component holes is input, and predetermined data of the pin table is assigned to each component hole. Next, based on the data, the fifth
As shown in the figure, lands 2 are placed at positions corresponding to through-hole formation positions for all layers from the 1st layer to the 6th layer.
A to 2C are arranged. And this land 2a~2c
Wiring is performed for each layer based on.

従来はここまでの作業で作成されたパターンデータに基
づいてフォトエツチングのためのパターンフィルムが作
成される。そのため第2図に示すように内層パターン形
成基板10上に孤立ランドパターン13が多数形成され
る。これに対して本発明では前記各層について配線が終
了した後、孤立ランド削除操作が行われる。この操作は
各ランドについてその位置データと同じ位置データを持
つ配線データか有るか否かの判断に基づいて行われる。
Conventionally, a pattern film for photoetching is created based on the pattern data created in the work up to this point. Therefore, as shown in FIG. 2, a large number of isolated land patterns 13 are formed on the inner layer pattern-formed substrate 10. On the other hand, in the present invention, after the wiring is completed for each layer, the isolated land deletion operation is performed. This operation is performed based on a determination as to whether or not wiring data having the same position data as that of each land exists for each land.

ランドの位置データはそれぞれ1組のX座標データ及び
Y座標データで表され、配線データはそれぞれその端部
の位置を示す2組のX座標データ及びY座標データで表
される。従って、配線データがランドの位置データと同
じ位置データを持つということは、配線かそのランドに
接続されていることになる。そして、同じ位置データを
持つ配線データがない場合は当該ランドが孤立ランドで
あると判断されて削除される。
The position data of each land is represented by one set of X coordinate data and Y coordinate data, and the wiring data is represented by two sets of X coordinate data and Y coordinate data each indicating the position of its end. Therefore, the fact that the wiring data has the same position data as the land position data means that the wiring is connected to the land. If there is no wiring data having the same position data, the land is determined to be an isolated land and is deleted.

前記作業を行うためのプログラムデータをCADシステ
ムの記憶装置に記憶させることにより、前記各ランドの
位置データと配線データとの比較判断作業がCADシス
テムにより自動的に行われる。そして、孤立ランドの削
除が行われた後、そのパターンデータに基づいてフォト
エツチングのためのパターンフィルムが作成される。従
って、このパターンフィルムを使用することにより、内
層パターン形成基板10上には第3図に示すように配線
パターン12に接続されたランドパターン11のみか形
成される。
By storing the program data for performing the above-mentioned work in the storage device of the CAD system, the CAD system automatically performs the work of comparing and determining the position data of each land and the wiring data. After the isolated lands are deleted, a pattern film for photoetching is created based on the pattern data. Therefore, by using this pattern film, only the land pattern 11 connected to the wiring pattern 12 is formed on the inner pattern-formed substrate 10, as shown in FIG.

なお、本発明は前記実施例に限定されるものではなく、
内層パターン形成基板10上に配線パターン12に接続
されたランドパターン11のみを形成する方法として、
最初から孤立ランドを作成せずに導体パターンの設計を
行う方法を採用してもよい。
Note that the present invention is not limited to the above embodiments,
As a method of forming only the land pattern 11 connected to the wiring pattern 12 on the inner layer pattern forming substrate 10,
A method may be adopted in which the conductor pattern is designed without creating isolated lands from the beginning.

[発明の効果] 以上詳述したように第1請求項に記載の発明によれば、
内層パターン形成基板には不要なランドが存在しないの
で、多層プリント配線板に穴あけ加工を行う場合、ドリ
ルが銅箔を貫通する頻度が従来に比べて著しく少なくな
り、ドリルが痛み難くなってドリルの寿命が延び、1本
のドリルで加工できる穴の数が増加する。
[Effect of the invention] As detailed above, according to the invention described in the first claim,
Since there are no unnecessary lands on the inner layer pattern forming board, when drilling holes in multilayer printed wiring boards, the frequency of the drill penetrating the copper foil is significantly lower than in the past, making the drill less likely to cause damage. Longer life and more holes that can be drilled with one drill.

又、第2請求項に記載の発明によれば、第1請求項に記
載の発明を実施する場合のランドパターンを内層パター
ン形成基板上に簡単に作成することができる。
Further, according to the invention set forth in the second claim, a land pattern when implementing the invention set forth in the first claim can be easily created on the inner layer pattern forming substrate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)は本発明を具体化した一実施例における穴
あけ加工を行う前の多層プリント配線板の断面図、第1
図(b)は穴あけ加工を行った後の多層プリント配線板
の断面図、第2図は孤立ランドパターンが存在する状態
の内層パターン形成基板の平面図、第3図は孤立ランド
パターンが除去された状態の内層パターン形成基板の平
面図、第4図はピンテーブルの部分図、第5,6図はC
ADシステムによる導体パターン設計の順序を示す概略
斜視図、第7図は従来例における穴あけ加工を行った後
の多層プリント配線板の断面図である。
FIG. 1(a) is a sectional view of a multilayer printed wiring board before drilling according to an embodiment of the present invention;
Figure (b) is a cross-sectional view of the multilayer printed wiring board after drilling, Figure 2 is a plan view of the inner layer pattern-formed board with isolated land patterns, and Figure 3 is a cross-sectional view of the multilayer printed wiring board after hole-drilling. FIG. 4 is a partial view of the pin table, and FIGS. 5 and 6 are C
FIG. 7 is a schematic perspective view showing the order of conductor pattern design by the AD system, and is a cross-sectional view of a multilayer printed wiring board after drilling in a conventional example.

Claims (2)

【特許請求の範囲】[Claims] 1.多層プリント配線板(14)を構成する内層パター
ン形成基板(10)にランドパターン(11)を形成す
る際、配線パターン(12)に接続するランドパターン
(11)のみを形成し、内層用及び外層用の基板をプリ
プレグを挟んで積層成形した後、穴あけ加工を行うこと
を特徴とする多層プリント配線板の穴あけ方法。
1. When forming the land pattern (11) on the inner layer pattern forming substrate (10) constituting the multilayer printed wiring board (14), only the land pattern (11) connected to the wiring pattern (12) is formed, and only the land pattern (11) for the inner layer and the outer layer is formed. A method for drilling holes in a multilayer printed wiring board, which comprises laminating and molding a board with prepreg sandwiched therebetween, and then drilling the board.
2.多層プリント配線板の導体パターン設計をComp
uterAidedDesign(CAD)システムを
利用して行い、スルーホール(9)が形成される全ての
位置にまずランド(2a〜2c)を作成し、次に配線作
業を行った後、内層パターン面(3)のランド(2b)
のうち配線パターン(8)に接続されていないランド(
2b)をランドデータ及び配線データに基づいて削除し
、その後のデータに基づいて作成されたパターンフィル
ムを用いて内層パターン形成基板(10)にパターンを
形成することを特徴とするランドパターン形成方法。
2. Comp for conductor pattern design of multilayer printed wiring board
This was done using a uterAided Design (CAD) system, first creating lands (2a to 2c) at all positions where through holes (9) will be formed, then wiring work, and then forming the inner layer pattern surface (3). land (2b)
Of these, the lands (
2b) based on land data and wiring data, and forming a pattern on an inner layer pattern forming substrate (10) using a pattern film created based on the subsequent data.
JP28865090A 1990-10-25 1990-10-25 Drilling through multilayer printed wiring board and formation of land pattern Pending JPH04162593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28865090A JPH04162593A (en) 1990-10-25 1990-10-25 Drilling through multilayer printed wiring board and formation of land pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28865090A JPH04162593A (en) 1990-10-25 1990-10-25 Drilling through multilayer printed wiring board and formation of land pattern

Publications (1)

Publication Number Publication Date
JPH04162593A true JPH04162593A (en) 1992-06-08

Family

ID=17732913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28865090A Pending JPH04162593A (en) 1990-10-25 1990-10-25 Drilling through multilayer printed wiring board and formation of land pattern

Country Status (1)

Country Link
JP (1) JPH04162593A (en)

Similar Documents

Publication Publication Date Title
JP2001053447A (en) Multilayer wiring board with built-in part and manufacturing method thereof
JP2011003888A (en) Multilayer printed circuit board and perforating method for the same
JP3230953B2 (en) Multilayer thin film wiring board
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
JP2007080976A (en) Multilayer circuit substrate, its manufacturing method, and electronic component package
Blackwell Circuit boards
WO2023109048A1 (en) Pcb and manufacturing method therefor
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof
CN105916315A (en) Manufacturing method of HDI printed circuit board
KR101875943B1 (en) Printed circuit board and manufacturing method therefor
JPH04162593A (en) Drilling through multilayer printed wiring board and formation of land pattern
TW200529727A (en) Wiring structure for improving wiring response
JP4117390B2 (en) Manufacturing method of multilayer printed wiring board with cavity
JPS6038878B2 (en) Pattern connection structure of multilayer printed wiring board
JPS58132988A (en) Method of producing printed circuit board
JPS5814626Y2 (en) multilayer printed board
JPS6262586A (en) Printed circuit board
JPH0773238A (en) Unwanted land deletion system
JPS61107788A (en) Universal material for printed wiring board and manufacture of printed circuit board using the same
JPH0645761A (en) Short circuit forming device
JP2000357180A (en) Manufacture of printed wiring board
JPS59225590A (en) High density multilayer circuit board
JPH06244557A (en) Manufacture of multilayered wiring board
JPH04155891A (en) Manufacture of multilayer printed wiring board
JPS5913397A (en) Method of extending and altering circuit of multilayer board