JPH0415858A - System constitution alteration control system - Google Patents

System constitution alteration control system

Info

Publication number
JPH0415858A
JPH0415858A JP11873090A JP11873090A JPH0415858A JP H0415858 A JPH0415858 A JP H0415858A JP 11873090 A JP11873090 A JP 11873090A JP 11873090 A JP11873090 A JP 11873090A JP H0415858 A JPH0415858 A JP H0415858A
Authority
JP
Japan
Prior art keywords
cluster
configuration
clusters
contents
configuration change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11873090A
Other languages
Japanese (ja)
Other versions
JP2905259B2 (en
Inventor
Hideki Sakata
英樹 坂田
Takashi Chiba
隆 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11873090A priority Critical patent/JP2905259B2/en
Publication of JPH0415858A publication Critical patent/JPH0415858A/en
Application granted granted Critical
Publication of JP2905259B2 publication Critical patent/JP2905259B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To reduce the probability of detecting the fault of hardware by providing circuits which temporarily hold the content of a system constitution control alteration instruction from respective clusters and holding time supervisory circuits. CONSTITUTION:The circuits which temporarily hold the system constitution alteration instruction and the circuits measuring holding time are provided in system storage devices 301 and 302. When the clusters 303-306 being the objects of detachment are not in the middle of executing an operation with the other clusters, the content of a constitution control register is rewritten unconditionally. When the clusters being the objects of detachment are in the middle of executing the operation, the constitution alteration instruction is temporarily held. When the operation terminates or when holding time exceeds a prescribed value, the constitution control register is rewritten. Even if one cluster is detached by the system constitution alteration instruction in the middle of the operation such as communication between two clusters, the processing can be continued without detecting the fault of hardware.

Description

【発明の詳細な説明】 「概 要] 複数のクラスタがシステム記憶装置を共有する全体シス
テムでのシステム構成変更制御方式従来、システム中の
二つのクラスタ間で通信中に、他のクラスタにより通信
中の一方のクラスタを切り離す際には、通信中の他方の
クラスタにおいてインタフェースが切れるこきによるマ
シンチエツクが発生しシステムが停止していた問題の解
決を目的とし、 システム記憶装置中にシステム構成変更指示を一時保留
する回路と、保留時間を計測する回路を設け、切り離し
対象となるクラスタが他のクラスタとオペレーション実
行中でなければ無条件で構成制御レジスタの内容を書き
替える手段と、切り離し対象となるクラスタがオペレー
ション実行中であれば構成変更指示を一時保留し、オペ
レーション終了時かまたは保留時間が規定の値を越えた
場合に構成制御レジスタを書き替える手段を設けて構成
する。
[Detailed Description of the Invention] "Summary" System configuration change control method for an entire system in which multiple clusters share a system storage device Conventionally, when two clusters in a system are communicating, one cluster is communicating with another cluster. When disconnecting one of the clusters, a system configuration change instruction is sent to the system storage device in order to solve the problem of the system stopping due to a machine check occurring due to the disconnection of the interface in the other cluster during communication. A circuit for temporarily suspending and a circuit for measuring the suspension time is provided, and if the cluster to be disconnected is not executing an operation with another cluster, the contents of the configuration control register are unconditionally rewritten, and the cluster to be disconnected is The configuration is provided with means for temporarily suspending the configuration change instruction when the operation is being executed, and rewriting the configuration control register when the operation ends or when the suspension time exceeds a specified value.

[産業上の利用分野] 本発明は、複数のクラスタがシステム記憶装置を共有す
る全体システムにおけるシステム構成変更制御方式に関
し、特にシステム中の二つのクラスタ間での通信等のオ
ペレーション中に一方のクラスタをシステムから切り離
す際に、マシンチエツクを検出することなく処理を継続
し得るシステム変更制御方式に関する。
[Field of Industrial Application] The present invention relates to a system configuration change control method in an overall system in which a plurality of clusters share a system storage device, and in particular, the present invention relates to a system configuration change control method in an overall system in which a plurality of clusters share a system storage device. The present invention relates to a system change control method that allows processing to continue without detecting a machine check when a machine is disconnected from the system.

[従来の技術] 第3図はシステム記憶装置を共有するシステムの構成を
示す図であり、301. 302はシステム記憶装置 
(S S U : SYSTEM 5TORAGE U
NIT )、303、 304. 305. 306は
システム記憶装置(SSU)に接続される各システム 
(「クラスタ」とも呼ぶ) 、304a、 302aは
SSIGP(SYSTEM S[GNAL PROCE
SSOR)回路、303a、  304a。
[Prior Art] FIG. 3 is a diagram showing the configuration of a system that shares a system storage device. 302 is a system storage device
(S S U : SYSTEM 5TORAGE U
NIT), 303, 304. 305. 306 each system connected to the system storage unit (SSU)
(also called “cluster”), 304a, and 302a are SSIGP (SYSTEM S [GNAL PROCE
SSOR) circuit, 303a, 304a.

305a、 306aは各クラスタ内のメモリコントロ
ールユニット (MCI−A−MCU−D) 、303
b。
305a and 306a are memory control units (MCI-A-MCU-D) in each cluster, 303
b.

304b、 305b、 306bは各クラスタ内の主
記憶装置(MSU(0)〜M S U (3)>303
C,304c、 305c306cは各クラスタ内の中
央処理装置(CPU(0)〜CPU(3))、303d
、 304d、 305d、 306dは各クラスタ内
のチャネルプロセッサ(CHP)を表わしている。
304b, 305b, and 306b are the main storage devices (MSU(0) to MSU(3)>303
C, 304c, 305c, 306c are central processing units (CPU(0) to CPU(3)) in each cluster, 303d
, 304d, 305d, and 306d represent channel processors (CHPs) within each cluster.

本例は、4台のクラスタ 303〜306が、2台のシ
ステム記憶装置(SSU (0) 、5SU(1) 3
01.302を共有する全体システム(SCM P :
 SYSTEM C0UPLED MIILTIPRO
[:ESSOR)(7)例である。
In this example, four clusters 303 to 306 have two system storage devices (SSU (0), 5SU (1) 3
The entire system that shares 01.302 (SCM P:
SYSTEM C0UPLED MIILTIPRO
[:ESSOR) (7) This is an example.

このシステム記憶装置(SSU)は複数のクラスタの主
記憶装置(MSU)との間で高速のデータ転送を行なう
大容量半導体記憶装置であり、該システム記憶装置(S
 S U)は記憶装置の階層上、主記憶装置(MSU)
と直接アクセス記憶袋!!(DASD>の中間に位置す
るものである。
This system storage unit (SSU) is a large-capacity semiconductor storage device that performs high-speed data transfer between main storage units (MSU) of multiple clusters.
S U) is the main storage unit (MSU) on the storage hierarchy.
And direct access memory bag! ! (It is located between DASD>.

また、SCMP中の各クラスタはそれぞれ独立しており
、一つのクラスタに障害が生じた場合には待機中の他の
クラスタが交代し、システムダウンを生じないように構
成されている。
Further, each cluster in SCMP is independent, and if a failure occurs in one cluster, another cluster on standby takes over, so that the system does not go down.

さらに、SCMPにおいては、5srcp回路により、
システム記憶装置(S S U)を介したクラスタ間通
信が可能なように構成されるとともに、あるクラスタか
ら他のクラスタの制御が行なわれ、その中の構成制御に
関する命令によりシステムの構成変更も可能なようにな
っている。
Furthermore, in SCMP, the 5srcp circuit allows
It is configured to enable inter-cluster communication via the system storage unit (SSU), and one cluster controls another cluster, and the system configuration can be changed using commands related to configuration control within the cluster. It looks like this.

[発明が解決しようとする課題] 以上説明したSCMPにおいては、システム中のあるク
ラスタの障害発生時に該クラスタを待機クラスタに高速
切替えを行なう機能(「高速ホットスタンバイ」と呼ば
れる)が必須とされるため、システム停止を伴わない高
速なシステム構成変更が必要である。
[Problems to be Solved by the Invention] In the SCMP described above, a function (referred to as "high-speed hot standby") that quickly switches a cluster to a standby cluster when a failure occurs in a cluster in the system is essential. Therefore, it is necessary to change the system configuration quickly without stopping the system.

しかしながら、システム構成変更により、クラスタ間通
信の途中で、送信側クラスタが切り離される状態がおこ
ると、受信側クラスタにおいてマシンチエツクが発生し
システムが停止してしまう。
However, if a system configuration change causes the transmitting cluster to be disconnected during inter-cluster communication, a machine check will occur in the receiving cluster and the system will stop.

例えば、今、クラスタA1クラスタB1クラスタCがあ
り、クラスタAとクラスタBが5SIGP回路を介して
クラスタ間通信を行なっているとする。その間にクラス
タCが、クラスタBの異常状態を検出すると、クラスタ
CはクラスタBの切り離しのだとの構成変更命令を発行
し、クラスタ已に関する構成制御レジスタ(CFR)か
らの接続信号をオフ(OFF)にする。そのた1ssI
GP回路は通信経路を切断し、それによりクラスタAで
は通信が中断し、マシンチエツクが発生する。
For example, assume that there are cluster A, cluster B, and cluster C, and cluster A and cluster B are performing inter-cluster communication via a 5SIGP circuit. During this time, if cluster C detects an abnormal state in cluster B, cluster C issues a configuration change command to disconnect cluster B, and turns off the connection signal from the configuration control register (CFR) related to the cluster. ). That one ssI
The GP circuit disconnects the communication path, thereby interrupting communication in cluster A and causing a machine check.

このことは、一つのクラスタの障害が複数クラスタのダ
ウンにつながってしまうことを意味する。
This means that a failure in one cluster will lead to the failure of multiple clusters.

以上、この状況について第4図を用いてより詳細に説明
する。
This situation will be explained in more detail using FIG. 4 above.

すなわち、第4図は5SIGP回路について説明する図
であり、5SIGP回路をブロック図で示したものであ
り、401は5SIGP回路中の各クラスタごとの入力
回路部、402は構成制御レジスタ(CFR)からのク
ラスタAの接続信号を保持するラッチ回路、403はレ
ジスタ、404a、 404b、 404cはラッチ回
路、405は同期回路、406はプライオリティ回路、
407は同期回路、408は5srcp回路中の各クラ
スタごとの出力回路部、409. 410はレジスタフ
ァイルを表わしている。
That is, FIG. 4 is a diagram explaining the 5SIGP circuit, and shows the 5SIGP circuit in a block diagram. 401 is the input circuit section for each cluster in the 5SIGP circuit, and 402 is the input circuit section from the configuration control register (CFR). 403 is a register, 404a, 404b, 404c are latch circuits, 405 is a synchronization circuit, 406 is a priority circuit,
407 is a synchronization circuit, 408 is an output circuit section for each cluster in the 5srcp circuit, 409. 410 represents a register file.

第4図において他のクラスタから送られたデータ(図中
の信号“SS IGP−MCU−OUT″)はレジスタ
403に受は取られる。受は取られたデータがリクエス
ト(REQIIEST)であったならば、その内容がラ
ッチ回路404a、 404b、 404cに保持され
る。
In FIG. 4, data sent from other clusters (signal "SS IGP-MCU-OUT" in the diagram) is received by a register 403. If the received data is a request (REQIIEST), its contents are held in latch circuits 404a, 404b, and 404c.

保持されたデータは、各クラスタのクロック信号に同期
しているため、同期回路405を介してシステム記憶装
置(S S U)のクロック信号に同期させる。
Since the held data is synchronized with the clock signal of each cluster, it is synchronized with the clock signal of the system storage unit (SSU) via the synchronization circuit 405.

そして、プライオリティ回路406により、各リクエス
トのうち優先度の高い一本が選ばれる。
Then, the priority circuit 406 selects one of the requests with a high priority.

各クラスタへのリクエストが受は付けられた事の報告は
、同期回路407の回路により再び各クラスタのクロッ
クに同期され、出力回路部408を通して行なわれる。
The report that the request to each cluster has been accepted is again synchronized with the clock of each cluster by the synchronization circuit 407 and is sent through the output circuit section 408.

なお、5SIGP回路は受は付けられたリクエストが終
了するか、時間監視によりタイムオーバになるまで当該
クラスタに占有される。
Note that the 5SIGP circuit is occupied by the cluster until the accepted request is completed or a timeout occurs due to time monitoring.

また、クラスタ間通信の通信データはレジスタファイル
409へと送られ、SSUクロックに同期される。
Further, communication data for inter-cluster communication is sent to the register file 409 and synchronized with the SSU clock.

通信データはMCUディサイダー(TMCUDECID
ER)により修飾を受け、レジスタファイル410によ
り相手クラスタのクロックに同期され送信される。
Communication data is transmitted by MCU decider (TMCUDECID).
ER), and is synchronized with the clock of the other cluster by the register file 410 and transmitted.

以上のような5SIGP回路において、オペレーション
の対象となるクラスタは、構成制御レジスタ(CFR)
からの接続信号がオン(ON)の時に有効である。
In the 5SIGP circuit as described above, the cluster that is the target of the operation is the configuration control register (CFR).
It is valid when the connection signal from is ON.

従って、5SIGPオペレーンヨンの途中でのシステム
構成変更指示は通信中のクラスタでマシンチエツクを発
生させシステム停止を生じさせる恐れがある。
Therefore, an instruction to change the system configuration in the middle of a 5SIGP operation may cause a machine check in the communicating cluster, resulting in a system stoppage.

本発明は上記問題点に鑑ろなされたものであり、二つの
クラスタ間での通信等のオペレーション中に、システム
構成変更指示により一方のクラスタが切り離された場合
にも、ハード障害を検出せずに処理の継続を可能とする
システム構成変更制御方式を提供するとこを目的とする
The present invention has been developed in view of the above-mentioned problems, and even if one cluster is disconnected due to a system configuration change instruction during an operation such as communication between two clusters, no hardware failure will be detected. The purpose of this invention is to provide a system configuration change control method that allows processing to continue.

[課頚を解決するための手段] 本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。
[Means for solving the problem] According to the present invention, the above-mentioned object is achieved by the means described in the claims.

すなわち、本発明は、中央処理装置、チャネルのデータ
転送を制御するチャネル処理装置、主記憶装置、および
各処理装置の主ε己憶アクセスの制御並びに中央処理装
置とチャネル処理装置のインタフェースを制御する記憶
制御装置等から構成されるクラスタの複数個が1または
2以上のシステム記憶装置を共有する全体システムであ
って、上記各クラスタはシステム記憶装置を介して相互
に通信可能であり、かつシステム記憶装置中にはシステ
ム全体の構成を制御する構成制御レジスタを有し、各ク
ラスタは上g己構成制御レジスタの内容を書き替えて他
のクラスタの切り離し制御を行ない得るよう構成された
全体システムのシステム構成変更制御方式において、 システム記憶装置中に、各クラスタからのシステム構成
変更指示を一時保留する回路と、システム構成変更指示
の一時保留時間を計測し規定の時間を越えたか否かを監
視する時間監視回路を設け、 システム中の一つのクラスタを他のクラスタからのシス
テム構成変更指示により切り離す際には、切り離し対象
となるクラスタが、他のクラスタとの間でオペレーショ
ン実行中でなければ、保留時間を計測することなくシス
テム記憶装置中の構成制御レジスタの内容を書き替える
第一の手段と、切り離し対象となるクラスタが他のクラ
スタとオペレーション実行中であれば構成変更指示の内
容を一時保留すると共に、時間監視回路による保留時間
の計測を開始する第二の手段と、時間計測が規定の値に
達する前に、実行中のオペレーションが終了した場合に
は、上記一時保留した構成変更指示の内容を構成制御レ
ジスタに設定する第三の手段と、時間計測値が規定の値
を越えても実行中のオペレーションが終了しない場合に
は、その時点で上記一時保留された構成変更指示の内容
を構成制御レジスタに設定する第四の手段とを設けたシ
ステム構成変更制御方式である。
That is, the present invention provides a central processing unit, a channel processing unit that controls channel data transfer, a main memory unit, control of access to the main memory of each processing unit, and an interface between the central processing unit and the channel processing unit. An overall system in which a plurality of clusters composed of storage control devices, etc. share one or more system storage devices, and each of the clusters can communicate with each other via the system storage device, and the clusters are configured to share one or more system storage devices. The device has a configuration control register for controlling the configuration of the entire system, and each cluster is configured to control the separation of other clusters by rewriting the contents of its own configuration control register. In the configuration change control method, there is a circuit in the system storage device that temporarily holds system configuration change instructions from each cluster, and a circuit that measures the temporary hold time of system configuration change instructions and monitors whether the specified time has been exceeded. When a monitoring circuit is installed and one cluster in the system is disconnected due to a system configuration change instruction from another cluster, if the cluster to be disconnected is not currently executing an operation with another cluster, the hold time will be The first method is to rewrite the contents of the configuration control register in the system storage device without measuring the contents of the configuration control register, and the first method is to temporarily suspend the contents of the configuration change instruction if the cluster to be separated is performing an operation with another cluster. , a second means for starting the measurement of the pending time by the time monitoring circuit, and a second means for starting the measurement of the pending time by the time monitoring circuit; A third means of setting in the configuration control register, and if the operation being executed does not end even if the time measurement value exceeds the specified value, the contents of the temporarily suspended configuration change instruction are configured at that point. This system configuration change control method is provided with a fourth means for setting in a register.

[作 用] 本発明のシステム構成変更制御方式においては、例えば
、システム中の二つのクラス間で通信等のオペレーショ
ン中に、それら以外の他のクラスタによる障害検出から
の構成変更指示により、通信中の一方のクラスタがシス
テムから切り離されるような場合にも、マシンチエツク
(「ハードウェア障害」とみなされる)を発生させない
ことを目的としている。
[Operation] In the system configuration change control method of the present invention, for example, during an operation such as communication between two classes in the system, a configuration change instruction from a failure detected by another cluster other than those classes may cause the communication to be interrupted. The purpose is to prevent a machine check (considered a "hardware failure") from occurring even if one of the clusters becomes disconnected from the system.

そのたt、システム記憶装置中の構成制御レジスタの内
容を書き替えシステム構成を変更するに際して、 (1)  各クラスタからのシステム構成制御変更指示
の内容を一時保留する回路、 (2)保留時間を計測し規定の時間を越えたか否かを監
視する時間監視回路を設けて置き、そして、システム中
のあるクラスタを他のクラスタからのシステム構成変更
指示により切り離す際には、 切り離し対象となるクラスタがオペレーション実行中で
なければ時間計測を行なわずに、構成制御レジスタの内
容を更新する。
In addition, when changing the system configuration by rewriting the contents of the configuration control register in the system storage device, (1) a circuit that temporarily holds the contents of the system configuration control change instruction from each cluster; (2) a hold time; A time monitoring circuit is installed to measure and monitor whether or not a specified time has been exceeded, and when a cluster in the system is disconnected due to a system configuration change instruction from another cluster, the cluster to be disconnected is If an operation is not being executed, the contents of the configuration control register are updated without measuring time.

オペレーション実行中であれば、構成変更指示の内容を
一時的に保持し、時間監視回路による時1間計測を開始
する。
If the operation is being executed, the content of the configuration change instruction is temporarily held, and the time monitoring circuit starts measuring one hour.

時間計測が一定値に達する前に実行中のオペレーション
が終了すると、次のオペレーションを開始するまでの間
に、一時的に保持している構成変更指示の内容を構成制
御レジスタにセットし、処理を終了する。
If the current operation ends before the time measurement reaches a certain value, the contents of the temporarily held configuration change instruction are set in the configuration control register until the next operation is started. finish.

時間計測が一定値を越えても実行中のオペレーションが
終了しなければ、オペレーションの正常終了が不可であ
ると判断し、その時点で同様に構成制御レジスタを更新
する。
If the operation being executed does not end even if the time measurement exceeds a certain value, it is determined that the operation cannot be completed normally, and at that point, the configuration control register is similarly updated.

このように、システム構成変更を行なうに際して、でき
るだけクラスタ間のオペレーションの空き時間にシステ
ム構成変更を行なうことにより、ハードウェア障害検出
の確率を低くすることができる。
In this manner, when changing the system configuration, the probability of hardware failure detection can be lowered by performing the system configuration change as much as possible during the idle time of operations between clusters.

[実施例コ 以下、本発明の一実施例について説明する。[Example code] An embodiment of the present invention will be described below.

第1図は本発明の一実施例を示す図であり、101は外
部の構成変更指示を保持するレジスタ(CFR(1))
 、102はラッチ回路、103は構成制御レジスタ(
CFR(2)) 、104はデータ比較回路(c) 、
105は時間監視用のカウンタ回路を表わしている。
FIG. 1 is a diagram showing an embodiment of the present invention, and 101 is a register (CFR(1)) that holds an external configuration change instruction.
, 102 is a latch circuit, 103 is a configuration control register (
CFR (2)), 104 is a data comparison circuit (c),
105 represents a counter circuit for time monitoring.

すなわち、ラッチ回路102はレジスタ101からの構
成変更指示を一時的に保持する回路であり、該ラッチ回
路102の内容が構成制御レジスタ103に伝達される
。比較回路104はラッチ回路102と構成制御レジス
タ103の内容を比較する回路であり、カウンタ回路1
05は時間監視用の回路である。
That is, the latch circuit 102 is a circuit that temporarily holds the configuration change instruction from the register 101, and the contents of the latch circuit 102 are transmitted to the configuration control register 103. The comparison circuit 104 is a circuit that compares the contents of the latch circuit 102 and the configuration control register 103, and is a circuit that compares the contents of the latch circuit 102 and the configuration control register 103.
05 is a time monitoring circuit.

5SIGPオペレーシヨンは構成制御レジスタ103の
内容に従って実行される。
5SIGP operations are performed according to the contents of configuration control register 103.

5SIGFオペレ一シヨン実行中に構成変更命令がある
と、その指示内容は一時的にラッチ回路102に保持さ
れる。
If a configuration change command is issued during execution of a 5SIGF operation, the contents of the command are temporarily held in the latch circuit 102.

データ比較回路104からの信号aは、ラッチ回路10
2と構成制御レジスタ103の内容が異なっている時に
オン(ON)になり、次に実行される5SIGPオペレ
ーシヨンを保留にする。
The signal a from the data comparison circuit 104 is transmitted to the latch circuit 10
When the contents of the configuration control register 103 and the contents of the configuration control register 103 are different, the flag turns ON, and the next 5SIGP operation to be executed is put on hold.

カウンタ回路105は、データ比較回路104からの信
号がオン(ON)の時に時間監視を開始する。
The counter circuit 105 starts time monitoring when the signal from the data comparison circuit 104 is ON.

そして、カウンタ回路105からの信号すは、時間監視
を始めてから一定時間が過ぎた時にオン(ON)になる
The signal S from the counter circuit 105 is turned ON when a certain period of time has passed since the start of time monitoring.

この信号がオン(ON)になると、5SIGPオペレー
シヨン中であっても構成制御レジスタ103の内容をラ
ッチ回路102の内容に書き替える。
When this signal is turned ON, the contents of the configuration control register 103 are rewritten to the contents of the latch circuit 102 even during the 5SIGP operation.

以上の動作を、第2図の実施例の動作説明のだとのタイ
ムチャートにより、より詳細に説明する。
The above operation will be explained in more detail with reference to the time chart shown in FIG. 2 which explains the operation of the embodiment.

すなわち、第2図(a)に示すオペレーション中での構
成変更の場合において、レジスタ101が送ってきた構
成変更指示が、クラスタ間通信等のオペレーションと重
なった場合は、信号“+0PERATINOBUSY”
がオン(ON)になっているため、変更内容を前段のラ
ッチ回路102に保持するのみで(信号“+○NLIN
E  CLUSTERPRE”の実線部はラッチ回路1
02の内容が変更前のデータであることを示し、破線部
が新たな変更指示を保持した状態を示す)、後段のラッ
チ、すなわち構成制御レジスタ103には変更内容は受
は取られない。
That is, in the case of a configuration change during the operation shown in FIG. 2(a), if the configuration change instruction sent by the register 101 overlaps with an operation such as inter-cluster communication, the signal "+0PERATINOBUSY" is output.
is ON, the changed contents are only held in the previous stage latch circuit 102 (signal “+○NLIN
The solid line part of “E CLUSTERPRE” is latch circuit 1.
02 indicates the data before the change, and the dashed line indicates a state where a new change instruction is held), the changed content is not received by the subsequent latch, that is, the configuration control register 103.

従って、構成制御レジスタ103への書き替えはこの時
点では行なわれず、オペレーションは継続実行される。
Therefore, rewriting to configuration control register 103 is not performed at this point, and the operation continues to be executed.

そして、データ比較回路104からの信号“+CFRU
NMATCH″により次のオペレーションの開始を一時
停止させ、現在実行中のオペレーションの終了時に構成
制御レジスタ103の内容を書き替える(信号“+0N
LINECLUCTER”の破線部分が内容が書き替わ
った状態を示す)。
Then, the signal “+CFRU” from the data comparison circuit 104 is
The start of the next operation is temporarily stopped by "NMATCH", and the contents of the configuration control register 103 are rewritten at the end of the currently executing operation (signal "+0N
LINECLUCTER” (the broken line portion indicates that the contents have been rewritten).

また、オペレーションが長時間継続し終了しない場合に
は、第2図(C)のオペレーション中に構成変更があり
規定時間を過ぎた場合のタイムチャートに示されるよう
に、第1図中の時間監視用のカウンタ回路105により
、一定の時間が過ぎると信号“→−TIME  OUT
”がオン(ON)になり、その時点で強制的に構成制御
レジスタ103の内容を書き替える。
In addition, if the operation continues for a long time and does not end, as shown in the time chart in Figure 2 (C) when there is a configuration change during the operation and the specified time has passed, the time monitoring in Figure 1 When a certain period of time has passed, the counter circuit 105 for
” is turned on (ON), and at that point the contents of the configuration control register 103 are forcibly rewritten.

また、構成変更指示がオペレーションと重ならなかった
場合は、第2図(b)に示すように構成変更指示がなさ
れた時点で構成制御レジスタ103の内容を書き替える
Furthermore, if the configuration change instruction does not overlap with the operation, the contents of the configuration control register 103 are rewritten at the time the configuration change instruction is issued, as shown in FIG. 2(b).

[発明の効果] 以上説明したごとく、本発明によれば、SCMPを構成
する複数のクラスタ中の、例えば、クラスタA、B、C
において、クラスタAがクラスタBとのオペレーション
を行なっている際に、クラスタCが構成変更を指示して
一方のクラスタを切り離すというような場合に、ハード
障害を検出せずに処理の継続を行なうことができ、SC
MPとしての高信頼性化が図れる。
[Effects of the Invention] As explained above, according to the present invention, for example, clusters A, B, and C among a plurality of clusters constituting SCMP
In this case, when cluster A is performing an operation with cluster B, cluster C instructs a configuration change and disconnects one of the clusters, and the processing continues without detecting a hardware failure. Can be done, SC
High reliability as an MP can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す図、第2図は実施例の
動作説明のためのタイムチャートを示す図、第3図はシ
ステム記憶装置を共有するシステムの構成を示す図、第
4図は5SIGP回路について説明する図である。 (MCU) 、303b、 304b、 305b、 
306b・・・・・・主記憶装置(M S U) 、3
03c、 304c、 305c、 306cm・・・
・・中央処理装置(CP U) 、303d、 304
d、 305d。 306d・・・・・・チャネルプロセッサ(CHP)、
401・・・・・・5SIGP回路中の各クラスタごと
の入力回路部、402・・・・・・ラッチ回路、403
・・・・・・レジスタ、404a、 404b、 40
4C−−−−−=ラッチ回路、405゜407・・・・
・・同期回路、406・・・・・・プライオリティ回路
、408・・・・・・5SIGP回路中の各クラスタご
との出力回路部、 409. 410・・・・・・レジ
スタファイル
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing a time chart for explaining the operation of the embodiment, FIG. 3 is a diagram showing the configuration of a system that shares a system storage device, FIG. 4 is a diagram explaining the 5SIGP circuit. (MCU) , 303b, 304b, 305b,
306b... Main storage unit (MSU), 3
03c, 304c, 305c, 306cm...
・Central processing unit (CPU), 303d, 304
d, 305d. 306d...Channel processor (CHP),
401...5 Input circuit section for each cluster in the SIGP circuit, 402... Latch circuit, 403
...Register, 404a, 404b, 40
4C---=latch circuit, 405°407...
. . . Synchronous circuit, 406 . . . Priority circuit, 408 . . . Output circuit section for each cluster in the 5 SIGP circuit, 409. 410・・・Register file

Claims (1)

【特許請求の範囲】 中央処理装置、チャネルのデータ転送を制御するチャネ
ル処理装置、主記憶装置、および各処理装置の主記憶ア
クセスの制御並びに中央処理装置とチャネル処理装置の
インタフェースを制御する記憶制御装置等から構成され
るクラスタの複数個が1または2以上のシステム記憶装
置を共有する全体システムであって、上記各クラスタは
システム記憶装置を介して相互に通信可能であり、かつ
システム記憶装置中にはシステム全体の構成を制御する
構成制御レジスタを有し、各クラスタは上記構成制御レ
ジスタの内容を書き替えて他のクラスタの切り離し制御
を行ない得るよう構成された全体システムのシステム構
成変更制御方式において、 システム記憶装置中に、各クラスタからのシステム構成
変更指示を一時保留する回路と、システム構成変更指示
の一時保留時間を計測し、規定の時間を越えたか否かを
監視する時間監視回路を設け、 システム中の一つのクラスタを他のクラスタからのシス
テム構成変更指示により切り離す際には、 切り離し対象となるクラスタが、他のクラスタとの間で
オペレーション実行中でなければ、保留時間を計測する
ことなく、システム記憶装置中の構成制御レジスタの内
容を書き替える第一の手段と、 切り離し対象となるクラスタが他のクラスタとオペレー
ション実行中であれば構成変更指示の内容を一時保留す
ると共に、時間監視回路による保留時間の計測を開始す
る第二の手段と、時間計測が規定の値に達する前に、実
行中のオペレーションが終了した場合には、上記一時保
留した構成変更指示の内容を構成制御レジスタに認定す
る第三の手段と、 時間計測値が規定の値を越えても実行中のオペレーショ
ンが終了しない場合には、その時点で上記一時保留され
た構成変更指示の内容を構成制御レジスタに設定する第
四の手段とを、設けたことを特徴とするシステム構成変
更制御方式。
[Claims] A central processing unit, a channel processing unit that controls channel data transfer, a main storage unit, and a storage control unit that controls access to the main memory of each processing unit and the interface between the central processing unit and the channel processing unit. An overall system in which a plurality of clusters composed of devices, etc. share one or more system storage devices, and each of the clusters can communicate with each other via the system storage device, and the clusters in the system storage device share one or more system storage devices. has a configuration control register for controlling the configuration of the entire system, and each cluster is configured to rewrite the contents of the configuration control register to control the separation of other clusters. In the system storage device, there is a circuit that temporarily holds system configuration change instructions from each cluster, and a time monitoring circuit that measures the temporary hold time of system configuration change instructions and monitors whether the specified time has been exceeded. When one cluster in the system is detached due to a system configuration change instruction from another cluster, if the cluster to be detached is not currently executing an operation with the other cluster, the hold time is measured. The first method is to rewrite the contents of the configuration control register in the system storage device without having to do so, and the first method is to temporarily suspend the contents of the configuration change instruction if the cluster to be detached is performing an operation with another cluster, and to save time. A second means for starting the measurement of the suspension time by the monitoring circuit, and a configuration control for the contents of the temporarily suspended configuration change instruction if the operation being executed ends before the time measurement reaches a predetermined value. A third means of registering the contents of the temporarily suspended configuration change instruction in the configuration control register, if the operation being executed does not end even if the time measurement value exceeds the specified value. A system configuration change control method, characterized in that a fourth means for setting is provided.
JP11873090A 1990-05-10 1990-05-10 System configuration change control method Expired - Fee Related JP2905259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11873090A JP2905259B2 (en) 1990-05-10 1990-05-10 System configuration change control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11873090A JP2905259B2 (en) 1990-05-10 1990-05-10 System configuration change control method

Publications (2)

Publication Number Publication Date
JPH0415858A true JPH0415858A (en) 1992-01-21
JP2905259B2 JP2905259B2 (en) 1999-06-14

Family

ID=14743655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11873090A Expired - Fee Related JP2905259B2 (en) 1990-05-10 1990-05-10 System configuration change control method

Country Status (1)

Country Link
JP (1) JP2905259B2 (en)

Also Published As

Publication number Publication date
JP2905259B2 (en) 1999-06-14

Similar Documents

Publication Publication Date Title
CN1326042C (en) Fault-tderant computer system and its resynchronization method and program
EP1380953B1 (en) Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof
US6959400B2 (en) System and method for establishing consistent memory contents in redundant systems
JPH0415858A (en) System constitution alteration control system
CA2435001C (en) Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof
JPH07121395A (en) Method for preferentially selecting auxiliary device
JPH0462081B2 (en)
JPH10326199A (en) Interruption synchronizing device in dual system
JP3055906B2 (en) Emergency operation method
JPH07114521A (en) Multimicrocomputer system
JPS60222945A (en) Backup system for abnormality or the like
JPH01120652A (en) Setting system for monitor time of input/output device
JP2815730B2 (en) Adapters and computer systems
JPH07200334A (en) Duplicate synchronization operation system
JPS58217056A (en) Task control system of multiprocessor system
JP3903688B2 (en) Bank switching system
CN118132471A (en) Hard disk control method and device
JPH033054A (en) Method for preventing communication data from being missed
JPH03206528A (en) Information processing system
JPS58103061A (en) Calculation synchronism restoring system
JPH06103100A (en) Control switching method of dual control system
JPS6349849A (en) Data processor
JPS5814267A (en) Multiplex system electronic computer system
JPS63196901A (en) Programmable controller restoration system for multiplexing system
JPH01169545A (en) Fault detecting system in multiplex computer system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees