JPH04137035U - Etching jig for semiconductor substrates - Google Patents

Etching jig for semiconductor substrates

Info

Publication number
JPH04137035U
JPH04137035U JP4443291U JP4443291U JPH04137035U JP H04137035 U JPH04137035 U JP H04137035U JP 4443291 U JP4443291 U JP 4443291U JP 4443291 U JP4443291 U JP 4443291U JP H04137035 U JPH04137035 U JP H04137035U
Authority
JP
Japan
Prior art keywords
groove
pedestal
etching
semiconductor substrate
intake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4443291U
Other languages
Japanese (ja)
Inventor
育治 花尾
Original Assignee
三菱重工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱重工業株式会社 filed Critical 三菱重工業株式会社
Priority to JP4443291U priority Critical patent/JPH04137035U/en
Publication of JPH04137035U publication Critical patent/JPH04137035U/en
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 半導体基板のウエットエッチング作業の効率
および信頼性の向上を図る治具を得る。 【構成】 受台4は対象の半導体基板9の形状より所定
量大きい凹み面aを持つ。また、同凹み面の周囲に所定
の間隔をあけて設けられた内側溝c、外側溝dを持つ。
さらに同内側溝、外側溝間に所定の間隔で貫通する吸気
穴eを持つ。内側溝cに内側Oリング6a、外側溝dに
外側Oリング7a、が配置される。この受台4は吸気穴
eに連通する吸気溝fと、吸気溝fに接続する吸気パイ
プ3を持つ台座に取付けられる。吸気パイプ3は真空ポ
ンプにつながれる。このようにして、基板は容易に受台
4にセットでき、裏面が完全にシールされる。
(57) [Summary] [Purpose] To obtain a jig that improves the efficiency and reliability of wet etching work on semiconductor substrates. [Structure] The pedestal 4 has a concave surface a that is larger than the shape of the target semiconductor substrate 9 by a predetermined amount. It also has an inner groove c and an outer groove d provided at a predetermined interval around the concave surface.
Furthermore, there are intake holes e passing through the inner groove and the outer groove at a predetermined interval. An inner O-ring 6a is arranged in the inner groove c, and an outer O-ring 7a is arranged in the outer groove d. This pedestal 4 is attached to a pedestal having an intake groove f communicating with the intake hole e and an intake pipe 3 connected to the intake groove f. The suction pipe 3 is connected to a vacuum pump. In this way, the substrate can be easily set on the pedestal 4, and the back side is completely sealed.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案は半導体基板のウエットエッチングに適用される半導体基板用エッチン グ治具に関する。 This invention is applied to wet etching of semiconductor substrates. Regarding the jigs.

【0002】0002

【従来の技術】[Conventional technology]

半導体基板を用いてセンシング部と信号処理回路部を1チップ化した高機能セ ンサや、数種のセンサを1チップに集積した複合化センサなどの開発・製作プロ セスにおいて、センシング機構部の微細加工や、信号処理用電子回路の集積化を 半導体基板の表・裏両面に、半導体のICプロセス技術と同技術を応用したマイ クロマシニング技術などによって形成するケースが多くある。 A high-performance sensor that integrates a sensing section and a signal processing circuit section into one chip using a semiconductor substrate. Development and production of sensors and composite sensors that integrate several types of sensors on one chip. In the process, we are working on microfabrication of the sensing mechanism and integration of electronic circuits for signal processing. A microprocessor that applies semiconductor IC process technology and the same technology to both the front and back sides of semiconductor substrates. In many cases, it is formed using chroma-machining technology.

【0003】 例えば、圧力センサチップでは、図5に同チップの断面図を示したが半導体基 板9の上面中央に拡散抵抗形ひずみゲージ91とその周辺部に信号処理用の電子 回路92を形成し、ひずみゲージ91の下面からダイヤフラム93をエッチング 加工により形成している。これらの形成プロセスにおいて、ダイヤフラムの加工 や、集積化電子回路などの薄膜パターン形成にエッチング工程は不可欠である。 中でも半導体基板をエッチングしてダイヤフラムを形成する場合ダイヤフラム部 の厚味を圧力センサの検出感度を高くする意味で出来るだけ薄くする必要があり 、そのためには、エッチング厚さが300〜400μmと大きくなる。エッチン グ技術には、溶液を用いるウエットエッチング法と気体を用いるドライエッチン グ法とがある。一般的に前者の方が、エッチング速度の材料選択性、処理能力が 大きく装置が簡単・安価で3μm程度までの微細パターンの加工が容易であるこ とから特別にLSIのような高集積度で、高精度なエッチングを要しない限りウ エットエッチング法が採用される。0003 For example, in the case of a pressure sensor chip, a cross-sectional view of the chip is shown in Figure 5, but the semiconductor A diffused resistance type strain gauge 91 is placed in the center of the upper surface of the plate 9, and electronics for signal processing are placed around it. Form the circuit 92 and etch the diaphragm 93 from the bottom surface of the strain gauge 91 It is formed by processing. In these forming processes, diaphragm processing Etching processes are indispensable for forming thin film patterns such as electronic circuits and integrated electronic circuits. Especially when forming a diaphragm by etching a semiconductor substrate, the diaphragm part It is necessary to make the thickness as thin as possible in order to increase the detection sensitivity of the pressure sensor. For this purpose, the etching thickness becomes as large as 300 to 400 μm. Etching The etching technology includes wet etching using a solution and dry etching using gas. There is a Google method. Generally, the former has better material selectivity and processing capacity in terms of etching speed. The equipment is simple and inexpensive, and it is easy to process fine patterns up to about 3 μm. Therefore, unless it is a highly integrated device such as an LSI and requires high-precision etching, An etching method is used.

【0004】 しかし、前述した高機能センサや複合化センサにおいては半導体基板の両面を 用いてセンシング機構や、信号処理部の電子回路を形成するために、半導体基板 9のそれぞれの面を別々にウエットエッチング加工することになる。その場合に はエッチングする面以外の部分をエッチング液から防護するために、保護膜を形 成することが必要となる。従って処理プロセスは工程が増えて複雑となり、時間 が多くかかるばかりでなく、センシング素子の種類や電子回路の構成素子によっ ては、保護膜の形成、エッチング、洗浄、乾燥、保護膜除去などの処理プロセス の繰返しにより材質変化、特性変化などを起し、センシング特性に悪影響を及ぼ し性能・特性安定性及び歩留りを著しく低下する原因となる。0004 However, in the high-performance sensors and composite sensors mentioned above, both sides of the semiconductor substrate are Semiconductor substrates are used to form sensing mechanisms and electronic circuits for signal processing units. 9 will be wet-etched separately. In that case forms a protective film to protect areas other than the surface to be etched from the etching solution. It is necessary to do so. Therefore, the treatment process increases in number of steps, becomes more complicated, and takes more time. Not only does it take a lot of time, but it also depends on the type of sensing element and the components of the electronic circuit. Processes include forming a protective film, etching, cleaning, drying, and removing the protective film. Repeated steps may cause changes in material and characteristics, which may adversely affect sensing characteristics. This causes a significant decrease in performance, property stability, and yield.

【0005】 そのために、半導体基板の片面にのみウエットエッチングが可能な、つまりウ エットエッチングする面以外をシール容器などで完全密封する治具が採用されて いる。[0005] For this reason, wet etching is only possible on one side of the semiconductor substrate. A jig is used that completely seals the surface other than the surface to be etched using a seal container etc. There is.

【0006】 図3は、従来法の半導体基板用ウエットエッチング治具を示した。この方法で は、半導体基板9を固定台12の位置決め台座13に合せて置き、締付キャップ 11と固定台12のそれぞれの内・外周部に設けた一対のネジ14によって締付 キャップ11を固定台12にねじ込み半導体基板9を固定台12に圧着固定する 。締付キャップ11の上部内面にOリング6、7を同芯円状に取付けてある。各 々のOリングが締付キャップ11をねじ込むに従って固定台12の上面外周部と 位置決め台座13の上にある半導体基板9の上面外周部を圧接し、半導体基板9 の上面外周と位置決め台座13の上面外周を、Oリング6、締付キャップ11、 Oリング7、位置決め受台13にて半導体基板9の下面を密封シールするもので ある。[0006] FIG. 3 shows a conventional wet etching jig for semiconductor substrates. using this method Place the semiconductor substrate 9 on the positioning base 13 of the fixing base 12, and then tighten the tightening cap. Tighten with a pair of screws 14 provided on the inner and outer periphery of each of the fixing base 11 and the fixing base 12. Screw the cap 11 onto the fixing base 12 and press and fix the semiconductor substrate 9 onto the fixing base 12. . O-rings 6 and 7 are attached concentrically to the upper inner surface of the tightening cap 11. each As each O-ring screws in the tightening cap 11, the outer periphery of the upper surface of the fixing base 12 and Press the outer peripheral part of the upper surface of the semiconductor substrate 9 on the positioning pedestal 13, and The outer circumference of the upper surface and the outer circumference of the upper surface of the positioning pedestal 13 are connected to the O-ring 6, the tightening cap 11, The O-ring 7 and the positioning pedestal 13 hermetically seal the bottom surface of the semiconductor substrate 9. be.

【0007】 図4は、従来法のウエットエッチング治具30を用いたウエットエッチング実 施装置を示した。半導体基板9を組込んだウエットエッチング治具30をエッチ ング液22を入れたテフロン容器21の中に全体を浸しホットプレート24の上 でエッチング液温を一定温度にコントロールしながらエッチングしている。[0007] FIG. 4 shows a wet etching experiment using a conventional wet etching jig 30. The application device is shown. Etching the wet etching jig 30 incorporating the semiconductor substrate 9 The entire body is immersed in a Teflon container 21 containing a cleaning solution 22 and placed on a hot plate 24. Etching is performed while controlling the temperature of the etching solution at a constant temperature.

【0008】[0008]

【考案が解決しようとする課題】 上記、従来法のウエットエッチング治具では、固定台12の上に置かれた半導 体基板9を締付キャップ11のネジにより回転してねじ込みながら固定台12に 、Oリング6、7を介して圧着・保持する。このように、半導体基板9の上面外 周部と固定台12の上面外周部とをシールしているために、次のような問題点が あった。 (1)半導体基板9の保持シール方式がOリング6、7を介して締付キャップ1 1によるねじ込み式のため、Oリング6、7によるシール面の最適な圧着調整が しにくく、締めすぎると半導体基板が割れたり、締付不足だとシール不良でエッ チング液が裏面に浸透し、エッチング指定のない部分までエッチングされて不良 発生や歩留率の低下につながる。 (2)半導体基板9の取替が容易でない。 (3)半導体基板9を圧着保持状態で締付キャップ11が半導体基板9に覆いか ぶさる様になるため、エッチング液のまわりがわるくエッチング不均一、むらが 生じやすく有効面積も小さくなる。[Problem that the idea aims to solve] In the above-mentioned conventional wet etching jig, the semiconductor is placed on the fixed table 12. The body board 9 is rotated and screwed into the fixing base 12 using the screw of the tightening cap 11. , are crimped and held via O-rings 6 and 7. In this way, the outside of the top surface of the semiconductor substrate 9 is Since the periphery and the outer periphery of the upper surface of the fixed base 12 are sealed, the following problems occur. there were. (1) The semiconductor substrate 9 is held and sealed by the tightening cap 1 via the O-rings 6 and 7. Since it is a screw-in type, the O-rings 6 and 7 can be used to optimally adjust the sealing surface. If it is tightened too much, the semiconductor board may crack, and if it is not tightened enough, it may cause a seal failure and cause an edge. The etching solution penetrates into the back surface and etches parts that are not designated for etching, resulting in defects. This can lead to generation and a decrease in yield rate. (2) It is not easy to replace the semiconductor substrate 9. (3) If the tightening cap 11 covers the semiconductor substrate 9 while holding the semiconductor substrate 9 under pressure, The area around the etching solution will be rough and the etching will be uneven and uneven. This occurs easily and the effective area becomes smaller.

【0009】[0009]

【課題を解決するための手段】[Means to solve the problem]

本考案は上記課題を解決するため次の手段を講ずる。すなわち、半導体基板用 エッチング治具として対象の半導体基板の形状より所定量大きい凹み面を持つと ともに、同凹み面の周囲に所定の間隔をあけて設けられた内側溝および外側溝を 持ち、かつ上記内側溝および外側溝間に貫通する複数の吸気穴を持つ受台と、上 記内側溝に下半部が挿入される内側Oリングと、上記外側溝に下半部が挿入され る外側Oリングと、上記吸気穴から空気を吸引する手段とを設ける。 The present invention takes the following measures to solve the above problems. In other words, for semiconductor substrates As an etching jig, it is possible to have a concave surface that is a predetermined amount larger than the shape of the target semiconductor substrate. Both have an inner groove and an outer groove provided at a predetermined interval around the same concave surface. a pedestal having a plurality of intake holes penetrating between the inner groove and the outer groove; An inner O-ring whose lower half is inserted into the inner groove, and an inner O-ring whose lower half is inserted into the outer groove. and means for sucking air from the intake hole.

【0010】0010

【作用】[Effect]

上記手段により、受台の凹み面上の内側および外側Oリング上に、対象の半導 体基板が乗せられる。このとき凹み面の段差部がガイドとなる。次に吸引手段が 作動して吸気穴から空気が吸引されると、半導体基板の同辺部が、吸引され保持 されるとともに裏面がシールされる。その後エッチング液に浸されると、半導体 基板の上面のみの一様なエッチングが容易に効率よく行われる。 By the above means, the target semiconductor is placed on the inner and outer O-rings on the concave surface of the pedestal. A body substrate is placed on it. At this time, the stepped portion of the concave surface serves as a guide. Next, the suction means When it is activated and air is sucked from the intake hole, the same side of the semiconductor substrate is sucked and held. At the same time, the back side is sealed. The semiconductor is then immersed in an etching solution. Uniform etching of only the upper surface of the substrate can be easily and efficiently performed.

【0011】 以上のようにして半導体基板は無理な力を受けることなく、容易に凹み面上に セットされ、かつ裏面がシールされ保持されるので、半導体基板の破損もなく、 作業効率も向上し、かつ、信頼性も向上する。[0011] In this way, the semiconductor substrate can be easily placed on the concave surface without being subjected to excessive force. Since it is set and held with the back side sealed, there is no damage to the semiconductor substrate. Work efficiency is improved and reliability is also improved.

【0012】0012

【実施例】【Example】

本考案の一実施例を図1と図2により説明する。なお、従来例で説明した部分 は、同一の番号をつけ説明を省略し、この考案に関する部分を主体に説明する。 An embodiment of the present invention will be described with reference to FIGS. 1 and 2. In addition, the parts explained in the conventional example will be given the same number and the explanation will be omitted, and the explanation will mainly focus on the parts related to this invention.

【0013】 図1にて円板形の受台4には表面に同心の円形凹み面aが設けられる。この凹 み面aの径は対象の半導体基板9の径より所定量大きい。また凹み面aの段差部 の角は面取りされていて位置決めガイドbとなる。さらに凹み面の周辺部には所 定の間隔をあけて同心に内側溝cと外側溝dとが設けられる。またこれらの溝c ,d間には所定の間隔で裏面に貫通する吸気穴eがあけられる。[0013] In FIG. 1, a disk-shaped pedestal 4 is provided with a concentric circular concave surface a on its surface. This concave The diameter of the surface a is larger than the diameter of the target semiconductor substrate 9 by a predetermined amount. Also, the stepped part of the concave surface a The corners of are chamfered and serve as positioning guides b. In addition, there are places around the concave surface. An inner groove c and an outer groove d are provided concentrically at a certain interval. Also, these grooves c , d are provided with intake holes e penetrating the back surface at predetermined intervals.

【0014】 受台4の裏面は凹み面aに対応する部分が凸面に形成されている。さらにこの 裏面と嵌り合う面を持った台座1が設けられる。[0014] The back surface of the pedestal 4 has a convex portion corresponding to the concave surface a. Furthermore, this A pedestal 1 having a surface that fits with the back surface is provided.

【0015】 台座1の凹み面の段差部に沿って所定の幅の吸気溝fが設けれ、側壁から吸気 パイプ3が挿入されている。吸気パイプ3は図2に示すように吸引チューブ23 により圧力計27、トラップ25、圧力調節計28を経て真空ポンプ26につな がれる。これらが吸引する手段である。[0015] An intake groove f of a predetermined width is provided along the stepped portion of the recessed surface of the pedestal 1, and air is taken in from the side wall. Pipe 3 is inserted. The suction pipe 3 is a suction tube 23 as shown in FIG. is connected to the vacuum pump 26 via the pressure gauge 27, trap 25, and pressure regulator 28. I can escape. These are the means of suction.

【0016】 受台4の内側溝cと外側溝dには、それぞれ内側Oリング6aと外側Oリング 7aの下半部が挿入される。また受台4の裏は台座に嵌め合され接着剤gで接合 される。[0016] The inner groove c and the outer groove d of the pedestal 4 are provided with an inner O-ring 6a and an outer O-ring, respectively. The lower half of 7a is inserted. Also, the back of the pedestal 4 is fitted onto the pedestal and bonded with adhesive g. be done.

【0017】 以上において対象の半導体基板9が凹み面aの上、すなわちOリング6,7の 上に乗せられる。このとき位置ガイドbによって容易に案内される。次に真空ポ ンプ26により吸引するとOリング6a,7a間の空気は吸気穴eから吸引され 、半導体基板9の裏面は外周部でシールされかつ保持される。このようにして受 台4上にセットされた基板9を持つ治具20は、ホットプレート24上に置かれ た、エッチング液のはいったテフロン容器21の中に浸される。[0017] In the above, the target semiconductor substrate 9 is placed on the concave surface a, that is, on the O-rings 6 and 7. be placed on top. At this time, it is easily guided by the position guide b. Next, the vacuum port When the air is sucked by the pump 26, the air between the O-rings 6a and 7a is sucked from the intake hole e. , the back surface of the semiconductor substrate 9 is sealed and held at the outer periphery. received in this way A jig 20 with a substrate 9 set on a table 4 is placed on a hot plate 24. It is also immersed in a Teflon container 21 containing an etching solution.

【0018】 このようにして半導体基板9は上面のみがエッチング液でエッチングされる。 また下面の前プロセスで形成された部分については、特別にエッチング保護膜な どを形成しなくても容易にエッチング液から保護される。但し治具の構成部品は 、すべてエッチング液に対して侵されない材質を選択することが条件となる。[0018] In this way, only the upper surface of the semiconductor substrate 9 is etched with the etching solution. In addition, a special etching protective film is applied to the bottom surface formed in the previous process. It is easily protected from the etching solution without forming a groove. However, the components of the jig are The condition for all of these is to select materials that are not attacked by the etching solution.

【0019】 なお本実施例では、エッチング液に苛性ソーダ、イソプロピレンアルコール、 純水の混合液を用いているため、台座1、受台4およびOリング6a,7aには 、エッチング液に浸食されないように台座1、受台4には、テフロン材を、Oリ ングにはクロロプレンゴムを用いた。また台座1と受台4との接合にはフッ素系 の接着剤を用いた。[0019] In this example, the etching solution contains caustic soda, isopropylene alcohol, Since a mixed solution of pure water is used, the pedestal 1, pedestal 4, and O-rings 6a and 7a are , Teflon material is applied to the pedestal 1 and pedestal 4 with O-ring to prevent them from being corroded by the etching solution. Chloroprene rubber was used for the cleaning. In addition, fluorine-based adhesive was used.

【0020】 以上のようにして、半導体基板9を治具の受台4の位置決めガイドに合せて載 せ、吸気パイプ3に吸引チューブ23と真空ポンプ26を接続して吸引するだけ で簡単、容易に吸着・保持でき、そのままの状態でエッチング液の入った容器に 投入して片面のみのエッチング処理が迅速にできる。さらに次に挙げるようなエ ッチングプロセス上の効果が顕著であり、半導体基板9の両面加工におけるエッ チングプロセスにおいて大巾なプロセスの簡素化と品質・歩留の向上が図れる。 (1)半導体基板9保持を真空吸着したため、保持力の加減が圧力調整弁28な どを用いて容易に行なえ、吸着が弾性あるOリング6a,7aを介しているため 半導体基板9の割れなどは全く発生しない。 (2)半導体基板9の下面を吸着しているため上面全部のエッチングが可能であ り、エッチングが不均一となる要因がない。 (3)万一Oリング部のシール不良が生じても真空吸着のためOリング6,7間 が負圧となっているために、エッチング液22の漏えいは2本のOリング間にと どまり漏れたエッチング腋が吸気穴5を通じて吸気溝2へと吸引され、半導体基 板9の裏面全体へ漏えいしてしまう恐れはなく、裏面のエッチング保護膜の形成 や、エッチング後の保護膜除去のプロセスを必要としない。 (4)そのため、保護膜の形成や、除去プロセスにおいて、既製電子回路や、セ ンシング素子に与える材料、特性などの変質劣下や不具合などの悪影響は、全く 心配不要となり、効率よく信頼性の高い加工処理が可能となる。[0020] As described above, place the semiconductor substrate 9 in line with the positioning guide of the pedestal 4 of the jig. Simply connect the suction tube 23 and vacuum pump 26 to the suction pipe 3 and suction. It can be easily and easily adsorbed and held, and it can be placed in a container containing etching solution as it is. Etching can be done quickly on one side only. In addition, the following The effect on the etching process is remarkable, and the etching process in both sides of the semiconductor substrate 9 is improved. In the cutting process, it is possible to greatly simplify the process and improve quality and yield. (1) Since the semiconductor substrate 9 is held by vacuum suction, the holding force can be controlled by the pressure regulating valve 28. This can be easily done using a No cracking or the like of the semiconductor substrate 9 occurs at all. (2) Since the bottom surface of the semiconductor substrate 9 is attracted, the entire top surface can be etched. Therefore, there is no cause for non-uniform etching. (3) Even if a seal failure occurs in the O-ring part, vacuum suction will ensure that the O-rings 6 and 7 are closed. Because the pressure is negative, the etching solution 22 leaks between the two O-rings. The etching axillary that remains and leaks is sucked into the intake groove 2 through the intake hole 5, and the semiconductor substrate is There is no risk of leakage to the entire back surface of the plate 9, and an etching protective film is formed on the back surface. There is no need for a protective film removal process after etching. (4) Therefore, in the protective film formation and removal process, ready-made electronic circuits and There is absolutely no negative impact on the sensing element, such as deterioration or deterioration of materials or properties. There is no need to worry, and processing can be performed efficiently and with high reliability.

【0021】[0021]

【考案の効果】[Effect of the idea]

以上に説明したように本考案によれば、対象の半導体基板が受台の凹み面上に 容易にセットされ、裏面がOリングでシールされかつOリング間で吸引保持され る。したがって、無理な力がかからないので半導体基板の割れが生じない。また 内外Oリングにより裏面が二重にシールされるため、表面のみが均一にエッチン グされ、かつ裏面に漏れる恐れがない。このようにして、信頼性が高く、効率の よいエッチング作業がえられるようになる。 As explained above, according to the present invention, the target semiconductor substrate is placed on the concave surface of the pedestal. It is easily set, the back side is sealed with an O-ring, and it is held by suction between the O-rings. Ru. Therefore, since no excessive force is applied, the semiconductor substrate does not crack. Also The back side is double sealed by the inner and outer O-rings, so only the front side is etched uniformly. There is no risk of leakage to the back side. In this way, reliable and efficient You will be able to get good etching work.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】図1は、本考案の一実施例の斜視断面図であ
る。
FIG. 1 is a perspective sectional view of an embodiment of the present invention.

【図2】図2は同実施例の全体構成系統図である。FIG. 2 is an overall configuration system diagram of the same embodiment.

【図3】図3は従来例の斜視断面図である。FIG. 3 is a perspective sectional view of a conventional example.

【図4】図4は同従来例の全体構成図である。FIG. 4 is an overall configuration diagram of the conventional example.

【図5】図5は同従来例の作用説明図である。FIG. 5 is an explanatory diagram of the operation of the conventional example.

【符号の説明】[Explanation of symbols]

1 台座 2 吸気溝 3 吸気パイプ 4 受台 5 吸気穴 6,6a 内側Oリング 7,7a 外側Oリング 8 接着剤 9 半導体基板 91 拡散ひずみゲージ 92 電子回路 93 ダイヤフラム 11 締付キャップ 12 固定台 13 位置決め台座 14 ねじ 21 テフロン容器 22 エッチング液 23 吸引チューブ 24 ホットプレート 25 トラップ 26 真空ポンプ 27 圧力計 28 圧力調整弁1 Pedestal 2 Intake groove 3 Intake pipe 4 Pedestal 5 Intake holes 6, 6a Inner O-rings 7, 7a Outer O-ring 8 Adhesive 9 Semiconductor substrate 9 1 Diffusion strain gauge 9 2 Electronic circuit 9 3 Diaphragm 11 Tightening cap 12 Fixation Base 13 Positioning base 14 Screw 21 Teflon container 22 Etching liquid 23 Suction tube 24 Hot plate 25 Trap 26 Vacuum pump 27 Pressure gauge 28 Pressure adjustment valve

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 対象の半導体基板の形状より所定量大き
い凹み面を持つとともに、同凹み面の周囲に所定の間隔
をあけて設けられた内側溝および外側溝を持ち、かつ上
記内側溝および外側溝間に貫通する複数の吸気穴を持つ
受台と、上記内側溝に下半部が挿入される内側Oリング
と、上記外側溝に下半部が挿入される外側Oリングと、
上記吸気穴から空気を吸引する手段とを備えてなること
を特徴とする半導体基板用エッチング治具。
Claim 1: A recessed surface having a predetermined amount larger than the shape of the target semiconductor substrate, and an inner groove and an outer groove provided around the recessed surface at a predetermined interval, and the inner groove and the outer groove. a pedestal having a plurality of intake holes penetrating between side grooves; an inner O-ring having a lower half inserted into the inner groove; and an outer O-ring having a lower half inserted into the outer groove;
An etching jig for a semiconductor substrate, comprising means for sucking air from the intake hole.
JP4443291U 1991-06-13 1991-06-13 Etching jig for semiconductor substrates Withdrawn JPH04137035U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4443291U JPH04137035U (en) 1991-06-13 1991-06-13 Etching jig for semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4443291U JPH04137035U (en) 1991-06-13 1991-06-13 Etching jig for semiconductor substrates

Publications (1)

Publication Number Publication Date
JPH04137035U true JPH04137035U (en) 1992-12-21

Family

ID=31924573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4443291U Withdrawn JPH04137035U (en) 1991-06-13 1991-06-13 Etching jig for semiconductor substrates

Country Status (1)

Country Link
JP (1) JPH04137035U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224472A (en) * 2008-03-14 2009-10-01 Denso Corp Etching device for semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224472A (en) * 2008-03-14 2009-10-01 Denso Corp Etching device for semiconductor wafer

Similar Documents

Publication Publication Date Title
JP3312163B2 (en) Vacuum suction device
JP3312164B2 (en) Vacuum suction device
WO2007035212A3 (en) Substrate placement determination using substrate backside pressure measurement
JPH10135316A (en) Vacuum chucking method for thin substrate and vacuum chuck table apparatus therefor
KR20080023642A (en) Vacuum suction apparatus
JP3341990B2 (en) Workpiece chuck table
US20170292863A1 (en) Sensor device
JPH04137035U (en) Etching jig for semiconductor substrates
JP3252074B2 (en) Vacuum suction device, sealing tool for vacuum suction device, and vacuum suction method
US6716365B2 (en) Method for wet etching and wet etching apparatus
JPS62287639A (en) Application of pressure-sensitive adhesive tape onto thin sheet circuit substrate
CN212404337U (en) Wafer fixing device
JP2678161B2 (en) Vacuum bonding equipment for semiconductor wafers
CN111809222A (en) Wafer fixing device and wafer fixing method
JP3402168B2 (en) Surface processing equipment
JPH0533527U (en) Etching equipment for semiconductor substrates
CN215847716U (en) Vacuum adsorption platform
JPH0727641A (en) Semiconductor sensor chip, its manufacture, and semiconductor pressure sensor
JPH0516088A (en) Suction type holding tool
JP2015197367A (en) Pressure sensor
CN220138261U (en) Single-side wet processing device
JPS61276339A (en) Wafer stage
TW552632B (en) Gas absorption-type wafer protection device and method thereof
JP2009295698A (en) Substrate etching method
JP2857958B2 (en) Etching pot

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19950907