JPH04134075U

JPH04134075U - プローブカード

Info

Publication number: JPH04134075U
Application number: JP4109991U
Authority: JP
Inventors: 勝三郎川口
Original assignee: 株式会社アドバンテスト
Priority date: 1991-06-03
Filing date: 1991-06-03
Publication date: 1992-12-14

Abstract

(57)【要約】【目的】コンタクトピンのピッチを小とし、かつ高速
信号伝送を可能とする。【構成】配線層２５₁〜２５₃が積層されて積層体２
６とされ、各配線層は接地層２１上に第１絶縁層２２が
形成され、その上に信号線２３ａおよび２３ｂが絶縁層
２９を介して構成された信号線層２３が形成され、その
上に弾性材の第２絶縁層２４が形成され、その上に剛体
の第３絶縁層２７が形成されて構成されている。各信号
線層２３は複数本の線がパターン状に形成され、これら
信号線層２３と接地層とによりマイクロストリップライ
ン３１が構成される。積層体２６に複数のコンタクトピ
ン１２₁，１２₂，１２₃が挿通保持され、これらコン
タクトピンは各配線層２５₁〜２５₃に分配され、各配
線層ごとに、これに所属されたコンタクトピンはその異
なる信号線層２３と第２絶縁層２４とにつば１２ｂが挟
まれてマイクロストリップラインに接続される。これら
マイクロストリップラインを通じて外部へ導出される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、例えばＩＣのように、多くの端子が密に配されたものにおいて、その各端子に各別のコンタクトピンを接触させて、各端子を電気的に導出して試験などを行うために用いるプローブカードに関する。

【０００２】

【従来の技術】

従来のＩＣ試験装置に用いられているプローブカードは図３Ａに示すように絶縁基板１１に、多数のコンタクトピン１２がそれぞれ所定の配列をもって、両面より突出して保持されている。このコンタクトピン１２の配列は、被試験ＩＣ素子の端子（例えばパッド）の配列と一致され、プローブカードを、そのコンタクトピンが被試験ＩＣ素子の各端子にそれぞれ接触するように配置して、ＩＣ素子の各端子を電気的に導出している。

【０００３】プローブカードはその一部を図３Ｂに拡大して示すように、コンタクトピン１２はその筒状体１２ａが絶縁基板１１の両面に突出し、その一端部外周のつば１２ｂが基板１１の一面に対接されて固定され、筒状体１２ａの他端面から接触部本体１２ｃが出入り自在に突出され、かつ筒状体１２ａ内のばねにより接触部本体１２ｃが突出するように偏倚され、被試験ＩＣ素子の端子に弾性的に接触できるようにされる。

【０００４】高速の試験ができるようにコンタクトピン１２の接触部本体１２ｃと反対の端部に同軸ケーブル１３の中心導体の一端が接続されている。

【０００５】

【考案が解決しようとする課題】

最近では、ＩＣ素子としてその端子をピングリッドアレイとし、ピン、パッドなどをマトリックス状に配列し、そのピッチを６００μ程度と小さくされ、２００μ程度のものも開発されつつある。コンタクトピン１２の外径は１００μ程度であるが、同軸ケーブル１３はその外径が２〜３mm程度あるため、プローブカードのコンタクトピン１２のピッチは２〜３mm程度となり、前記狭ピッチのピングリッドアレイのＩＣ素子の試験を同軸ケーブル１３を用いて信号伝送して行うことができなかった。そのため、同軸ケーブルを用いることなく、単なる１本のリード線を接続した場合は高速度の信号伝送ができず、高速度試験ができなかった。

【０００６】

【課題を解決するための手段】

この考案によれば接地層と、第１絶縁層と、信号線層と、第２絶縁層とが順次重ねられて配線層が構成され、その配線層が複数重ねられて積層体とされ、その各配線層ごとにその信号線層と接地層とにより複数のマイクロストリップラインがそれぞれ構成され、積層体に複数のコンタクトピンが挿通され、これらコンタクトピンが各配線層に分配所属され、各配線層においてその所属されたコンタクトピンは、そのつばが各別の信号線層と第２絶縁層との間に挟まれてその信号線層と電気的に接続されている。

【０００７】

【実施例】

図１，２にこの考案の実施例を示す。接地層２１上に第１絶縁層２２が形成され、第１絶縁層２２上に信号線層２３が形成され、信号線層２３上に第２絶縁層２４が形成されて配線層２５_i（ｉ＝１，２，３）が構成され、その配線層２５ _i が複数重ね合わされて積層体２６とされる。この例では各配線層２５_iの第２絶縁層２４上に剛体の第３絶縁層２７が形成され、更に最下層の配線層２５の接地層２１の下に剛体の第４絶縁層２８が形成されている。また各信号線層２３は第５絶縁層２９を介して対向した２本の信号線２３ａ，２３ｂより構成した場合である。第２絶縁層２４としては、ゴムなどの弾性をもつ絶縁材が好ましい。第１絶縁層２２は高周波損失が少ない高分子材料の誘電体が好ましい。

【０００８】各配線層２５_iにおいて、その接地層２１と信号線層２３とにより複数のマイクロストリップライン３１_iがそれぞれ構成されている。つまり、接地層２１は全面にわたって形成されているが、信号線層２３は複数の線からなるパターン状に形成されている。この積層体２６に複数のコンタクトピン１２_iが挿通保持される。これら複数のコンタクトピン１２_iは各配線層２５_iに分配所属される。各配線層２５_iにおいて、これに所属されたコンタクトピン１２_iはそのつば１２ｂが各別の信号線層２３と第２絶縁層２４との間に挟まれて、その信号線層２３と電気的に接続される。つまり、各コンタクトピン１２_iは各別のマイクロストリップライン３１_iと接続される。コンタクトピン１２₁は第１層目の配線層２５₁のマイクロストリップライン３１₁に接続され、コンタクトピン１２₂は第２層目の配線層２５₂のマイクロストリップライン３１₂に接続され、コンタクトピン１２₃は第３層目の配線層２５₃のマイクロストリップライン３１₃に接続される。

【０００９】コンタクトピン１２_iはマトリックス状に配列され、各行方向においてはコンタクトピン１２_iは異なる配線層２５_iのマイクロストリップライン３１_iに接続され、各列方向においては同一配線層２５_iの異なるマイクロストリップライン３１_iに接続される。マイクロストリップライン３１₁，３１₂，３１₃は同一方向、図では左側に延長されて積層体２６の外部へ導出される。この場合、これらマイクロストリップラインを単に延長すると、同一行配列のコンタクトピンが邪魔になるから、隣接行間にマイクロストリップラインをずらして延長する。このずらした状態では積層方向から見て同一位置でも配線層２５_iが互いに異なるため、マイクロストリップラインが互いに接触することはない。なお、図に示していないが、多数のコンタクトピンをマトリックス状に配列する場合は、マイクロストリップラインの導出方向を行方向に両側に、列方向に両側にと、４つの方向に分配して導出すればよい。

【００１０】信号線層２３と、コンタクトピン１２_iとの接続を確実にするために、この例ではその２本の信号線２３ａ，２３ｂとがスルーホール３２で接続され、そのスルーホール３２にコンタクトピン１２_iが通され、かつ互いに電気的に接続された場合である。このように１本の信号線層２３を２本の信号線２３ａ，２３ｂで構成する場合は、スルーホール３２部分の接続があるため、つば１２ｂを小とし、または省略することも可能であり、かつ２本線であるため電流容量が大きくなる。しかし、信号線層２３は１本線でもよい。このように１本線とするか２本線とするかは、外部の伝送線とのインピーダンス整合がとれ易いようにする点からも決められる。

【００１１】接地層２１および第１絶縁層２２はいわゆる片面可撓性基板を用いて構成し、同様に信号線２３ａ，２３ｂおよび絶縁層２９も両面可撓性基板の両面をパターンニングして構成することができ、これらを積層し、更に第２，第３絶縁層２４，２７を積層すればよい。各接地層２１はコンタクトピン１２_iに接触しないようにされ、各信号線層２３も１本のコンタクトピン１２_iのみに接続されるようにされている。第３絶縁層２７は剛体として形状を保持させるものであり、従って積層体２６の内部の第３絶縁層２７は省略し、積層体２６の両面にのみ第３絶縁層２７と第４絶縁層２８とを設けるのみでもよい。なお、製造に当たっては最下層から各層を順次重ねながら、所要個所にコンタクトピンを挿通して、そのつば１２ｂを挟み、更にその上に各層を重ねることと、コンタクトの挿通とを繰り返せばよい。この場合、各層におけるコンタクトピン１２_iの押さえを確実にして製造を容易にする点から、弾性材の第２絶縁層２４と剛体の第３絶縁層２７とを一体としておき、これにより、各層のコンタクトピンのつばを押さえながら順次組み立てるようにすればよい。

【００１２】上述では、この考案をＩＣ試験装置のプローブカードに適用したが、ＩＣのソケット、高密度配線板よりなるモジュールなど高密度端子（ピン、ランド、バンプ、パッドなど）を有する電子部品、機器などの試験、保守、点検などに適用できる。端子配列はマトリックス形式に限らない。

【００１３】

【考案の効果】

以上述べたように、この考案によれば、マイクロストリップラインを多層に構成し、各層ごとに複数のコンタクトピンと接続するように構成しており、かつマイクロストリップラインは線幅を例えば５０μ程度以下にすることができ、従来のコンタクトピンのピッチの約１／１０以下にすることもでき、高密度の端子に対し、コンタクトピンを同時接続させることができる。しかも、マイクロストリップラインであるから、接続される伝送線とインピーダンス整合させることにより、高速の信号を効率よく伝送することができる。

【図面の簡単な説明】

【図１】この考案の実施例の一部を示す図２のＡＡ線断
面図。

【図２】図１の平面図。

【図３】Ａは従来のＩＣ試験用プローブカードを示す斜
視図、Ｂはその一部の拡大断面図である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年９月２日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

Claims

【実用新案登録請求の範囲】

【請求項１】接地層と、第１絶縁層と、信号線層、第
２絶縁層とが順次重ねられて配線層とされ、この配線層
が複数重ねられて積層体とされ、上記各配線層ごとにそ
の信号線層と接地層とにより複数のマイクロストリップ
ラインがそれぞれ構成され、上記積層体に複数のコンタ
クトピンが挿通され、これらコンタクトピンが上記各配
線層に分配所属され、上記各配線層において、その各所
属されたコンタクトピンは、そのつばが各別の信号線層
と第２絶縁層との間に挟まれてその信号線層と電気的に
接続されてなるプローブカード。