JPH0378067A - Peripheral device control system - Google Patents

Peripheral device control system

Info

Publication number
JPH0378067A
JPH0378067A JP21467189A JP21467189A JPH0378067A JP H0378067 A JPH0378067 A JP H0378067A JP 21467189 A JP21467189 A JP 21467189A JP 21467189 A JP21467189 A JP 21467189A JP H0378067 A JPH0378067 A JP H0378067A
Authority
JP
Japan
Prior art keywords
channel program
channel
peripheral device
program
device control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21467189A
Other languages
Japanese (ja)
Inventor
Kentaro Uejima
健太郎 上島
Toshinori Terada
寺田 利徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Solution Innovators Ltd filed Critical NEC Corp
Priority to JP21467189A priority Critical patent/JPH0378067A/en
Publication of JPH0378067A publication Critical patent/JPH0378067A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce a load on a CPU by providing a table to register channel programs where detailed operation indications to a peripheral device are listed is registered and outputting table addresses to a peripheral device controller. CONSTITUTION:When the factor of the actuation of the peripheral device is generated, a channel program updating means 120 prepares all channel programs 150, a channel program registering means 110 prepares the channel program registration table 140, and table addresses are outputted to the peripheral device controller 200 through a bus 300 with a channel program registration instruction. Further, the updating means 120 actuates a channel program use permission informing means 130 unless there is a usable program 150 when the registration table 140 is updated, and then informs a channel program control means 220 that there is the usable program when the program becomes usable. This constitution reduces the number of input/output instructions for the controller 200 to reduce the load on the CPU 100 and also improves the efficiency of the processing of the controller 200.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、中央処理装置及び周辺装置制御装置とから構
成される電子計算機の周辺装置制御方式に関し、特に、
本方式によって入出力命令の実行数を大幅に削減しうる
為に入出力処理のしめる割合の多い電子計算機に使用す
るのに適した周辺装置制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a peripheral device control method for an electronic computer comprising a central processing unit and a peripheral device control device, and in particular,
The present invention relates to a peripheral device control method suitable for use in electronic computers that perform a large proportion of input/output processing because this method can significantly reduce the number of executed input/output instructions.

従来の技術 従来、この種の周辺装置制御方式では、周辺装置に対す
る動作要因が発生した時点でチャネルプログラムを作成
し、その都度入出力命令でチャネルプログラムアドレス
を出力した。
BACKGROUND OF THE INVENTION Conventionally, in this type of peripheral device control system, a channel program is created every time an operating factor for a peripheral device occurs, and a channel program address is output by an input/output command each time.

周辺装置制御装置は、このチャネルプログラムを順次読
み出し、その指令に従い周辺装置を制御する。
The peripheral device control device sequentially reads this channel program and controls the peripheral devices according to the instructions.

発明が解決しようとする課題 上述した従来の周辺装置制御方式は、次の欠点を有して
いる。
Problems to be Solved by the Invention The conventional peripheral device control method described above has the following drawbacks.

(1)2周辺装置への動作要因が発生するたびに入出力
命令を実行する為に、中央処理装置の処理能力が圧迫さ
れる。
(1) Since an input/output command is executed every time an operation factor for the second peripheral device occurs, the processing capacity of the central processing unit is strained.

−mに、入出力命令の実行には、バスの獲得/解放及び
周辺装置制御装置の動作時間を含む為に、他の命令と比
較して極端に長い実行時間を必要とする。
-m, the execution of an input/output instruction requires an extremely long execution time compared to other instructions since it includes bus acquisition/release and peripheral device controller operation time.

(2>、1回の入出力動作が完了して次の入出力要求を
発行する場合には、中央処理装置が処理の都合上すぐに
発行できない場合がある。このとき周辺装置制御装置に
充分余裕があっても動作せず、効率的な処理ができない
(2> When issuing the next I/O request after completing one input/output operation, the central processing unit may not be able to issue the next I/O request immediately due to processing reasons. Even if there is a margin, it will not work and efficient processing will not be possible.

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規な周辺装置制御方式
を提供することにある。
The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a novel peripheral device control method that makes it possible to eliminate the above-mentioned drawbacks inherent in the conventional technology.

課題を解決するための手段 上記目的を達成する為に、本発明に係る周辺装置制御方
式は、中央処理装置と周辺装置制御装置によって構成さ
れる電子計算機において、周辺装置に対する詳細な動作
指示を列記したチャネルプログラムを登録するチャネル
プログラム登録テールと、このテーブルアドレスを周辺
装置制御装置に出力するチャネルプログラム出力手段と
、チャネルプログラムの内容更新とチャネルプログラム
使用許可/禁止フラグの更新を行うチャネルプログラム
更新手段と、−旦、全てのチャネルプログラムが使用不
可能となり次に使用可能となったときにこれを通知する
チャネルプログラム使用許可通知手段と、周辺装置制御
装置においてチャネルプログラム登録手段によりバスに
転送されたコマンドを解析する命令解析手段と、次に処
理すべきチャネルプログラムを示すチャネルプログラム
管理テーブルを元に中央処理装置から使用可能なチャネ
ルプログラムを読み出すチャネルプログラム管理手段と
、チャネルプログラムを解析、処理するチャネルプログ
ラム処理手段とを具備して構成される。
Means for Solving the Problems In order to achieve the above object, a peripheral device control method according to the present invention provides a method for enumerating detailed operation instructions for peripheral devices in an electronic computer constituted by a central processing unit and a peripheral device control device. a channel program registration tail for registering the channel program that has been created, a channel program output means for outputting this table address to the peripheral device control device, and a channel program update means for updating the contents of the channel program and updating the channel program usage permission/prohibition flag. and channel program use permission notifying means for notifying when all channel programs become unusable and become usable again; A command analysis means for analyzing commands, a channel program management means for reading usable channel programs from the central processing unit based on a channel program management table indicating the channel program to be processed next, and a channel for analyzing and processing the channel programs. and a program processing means.

実施例 次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
Embodiment Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.

第1図は本発明に係る周辺装置制御方式の一実施例を示
すブロック構成図である。
FIG. 1 is a block diagram showing an embodiment of a peripheral device control method according to the present invention.

第1図を参照するに、本発明に係る周辺装置制御方式は
、中央処理装置100にバス300を介して接続された
周辺装置制御装置200を備えている。
Referring to FIG. 1, the peripheral device control system according to the present invention includes a peripheral device control device 200 connected to a central processing unit 100 via a bus 300.

中央処理装置100は、チャネルプログラム登録手段1
10と、チャネルプログラム更新手段120と、チャネ
ルプログラム使用許可通知手段130と、チャネルプロ
グラム登録テーブル140と、1つまたは複数のチャネ
ルプログラム150とにより構成されている。
The central processing unit 100 includes channel program registration means 1
10, channel program update means 120, channel program usage permission notification means 130, channel program registration table 140, and one or more channel programs 150.

周辺装置制御装置200は、命令解析手段210と、チ
ャネルプログラム管理手段220と、チャネルプログラ
ム処理手段230と、チャネルプログラム管理テーブル
240とにより構成されている。
Peripheral device control device 200 is composed of command analysis means 210, channel program management means 220, channel program processing means 230, and channel program management table 240.

次に本発明による一実施例の全体的な動作について説明
する。
Next, the overall operation of an embodiment according to the present invention will be described.

周辺装置の起動要因が発−生すると、始めにチャネルプ
ログラム更新手段120が起動される。チャネルプログ
ラム更新手段120は全てのチャネルプログラム150
を作成し、チャネルプログラム登録手段110を起動す
る。
When a peripheral device activation factor occurs, the channel program update means 120 is activated first. The channel program update means 120 updates all channel programs 150.
and starts the channel program registration means 110.

チャネルプログラム登録手段110は、チャネルプログ
ラム150を元に、チャネルプログラム登録テーブル1
40を作成し、チャネルプログラム登録命令によりテー
ブルアドレスをバス300を介して周辺装置制御装置2
00に出力する。
Channel program registration means 110 creates channel program registration table 1 based on channel program 150.
40, and the table address is sent to the peripheral device controller 2 via the bus 300 by a channel program registration command.
Output to 00.

周辺装置制御装置200では、命令解析手段210が命
令を解析する。チャネルプログラム登録命令であれば、
チャネルプログラム管理テーブル240に初期値をセッ
トする。続いてチャネルプログラム管理手段220を起
動する。
In the peripheral device control device 200, a command analysis unit 210 analyzes the command. If it is a channel program registration command,
Initial values are set in the channel program management table 240. Subsequently, the channel program management means 220 is activated.

チャネルプログラム管理手段220は、カレントチャネ
ルプログラムが、使用できるか否かをチャネルプログラ
ム登録テーブル140を参照して判断する。使用可能で
あればチャネルプログラム150を読み出し、チャネル
プログラム処理手段230を起動する。また同時にチャ
ネルプログラム管理テーブル240を更新する。使用禁
止であれば、中央処理装置100のチャネルプログラム
使用許可通知手段130から使用許可通知を受けるのを
待つ。
Channel program management means 220 determines whether or not the current channel program can be used by referring to channel program registration table 140. If available, the channel program 150 is read and the channel program processing means 230 is activated. At the same time, the channel program management table 240 is updated. If the use is prohibited, it waits to receive a use permission notification from the channel program use permission notification means 130 of the central processing unit 100.

チャネルプログラム処理手段230はチャネルプログラ
ム150の各指令に従って処理する。処理が終了すれば
、バス300を介して中央処理装置100のチャネルプ
ログラム更新手段120に対し割り込みを発生させる。
Channel program processing means 230 processes each command of channel program 150. When the processing is completed, an interrupt is generated to the channel program update means 120 of the central processing unit 100 via the bus 300.

同時にチャネルプログラム管理手段220を起動し、次
の処理に備える。
At the same time, the channel program management means 220 is activated to prepare for the next process.

チャネルプログラム更新手段120は、割り込み後処理
を行い、更に次の入出力処理に備える為に、チャネルプ
ログラム150、チャネルプログラム登録テーブル14
0を更新する。
The channel program update means 120 performs post-interrupt processing and also updates the channel program 150 and the channel program registration table 14 in order to prepare for the next input/output processing.
Update 0.

チャネルプログラム更新手段120は、チャネルプログ
ラム登録テーブル140を更新する際に現在使用可能な
チャネルプログラム150がない場合には、チャネルプ
ログラム使用許可通知手段130を起動する。
When updating the channel program registration table 140, the channel program updating means 120 activates the channel program use permission notification means 130 if there is no currently usable channel program 150.

チャネルプログラム使用許可通知手段130は、チャネ
ルプログラム管理手−段220に対し、使用可能なチャ
ネルプログラム150が発生したことを通知する。
The channel program use permission notification means 130 notifies the channel program management means 220 that a usable channel program 150 has been generated.

第2図は、第1図における中央処理装f 100内のチ
ャネルプログラム登録テーブル140の具体例を示した
ものである。
FIG. 2 shows a specific example of the channel program registration table 140 in the central processing unit f100 in FIG.

第2図を参照するに、チャネルプログラム登録テーブル
140は、登録個数141、有効数142、カレントチ
ャネルプログラム番号143、チャネルプログラム使用
許可/禁止フラグ144、及びチャネルプログラムポイ
ンタ、145によって構成されている。
Referring to FIG. 2, the channel program registration table 140 includes a registered number 141, a valid number 142, a current channel program number 143, a channel program usage permission/prohibition flag 144, and a channel program pointer 145.

登録個数141はチャネルプログラム登録テーブル14
0に登録されたチャネルプログラムの総数を示す、有効
数142は現在使用可能なチャネルプログラムの個数を
示す、カレントチャネルプログラム番号143は次の処
理対象となるチャネル10グラムの相対位置を示す、チ
ャネルプログラム使用順序は、テーブルへの登録順であ
りlf&のチャネルプログラムの次は先頭のチャネルプ
ログラムとなる。チャネルプログラム使用許可/禁止フ
ラグ144は対応するチャネルプログラム使用順序か否
かを示す、チャネルプログラムポインタ145は現在使
用中のチャネルプログラムのアドレスを示す。
The number of registrations 141 is the channel program registration table 14
0 indicates the total number of registered channel programs, the effective number 142 indicates the number of currently usable channel programs, and the current channel program number 143 indicates the relative position of the channel 10 grams to be processed next. The order of use is the order of registration in the table, and the first channel program follows the lf& channel program. A channel program use permission/prohibition flag 144 indicates whether the corresponding channel program is used in the order in which it is used, and a channel program pointer 145 indicates the address of the channel program currently in use.

第3図は、第1図における周辺装置制御装置200内の
チャネルプログラム管理テーブル240の具体例を示し
たものである。
FIG. 3 shows a specific example of the channel program management table 240 in the peripheral device control device 200 in FIG.

第3図を参照するに、チャネルプログラム管理テーブル
240は、登録個数241、カレントチャネルプログラ
ム番号242、及びチャネルプログラムポインタ243
によって構成され、周辺装置制御装置200内において
、チャネルプログラム管理をするテーブルである。
Referring to FIG. 3, the channel program management table 240 includes the number of registrations 241, the current channel program number 242, and the channel program pointer 243.
This is a table that manages channel programs within the peripheral device control device 200.

登録個数241はチャネル10グラム登録テーブル24
0に登録されたチャネルプログラムの総数を示す、カレ
ントチャネルプログラム番号242は、次の処理対象と
なるチャネルプログラムの相対位置を示す、チャネルプ
ログラムポインタ243は現在使用中のチャネルプログ
ラムのアドレスを示す。
The number of registrations 241 is the channel 10gram registration table 24
A current channel program number 242 indicating the total number of channel programs registered as 0 indicates the relative position of the channel program to be processed next.A channel program pointer 243 indicates the address of the channel program currently in use.

第4図は従来の周辺装置制御方式における入出力命令と
割り込み動作を示す。
FIG. 4 shows input/output instructions and interrupt operations in a conventional peripheral device control system.

第5図は本発明における入出力命令と割り込み動作を示
す、第5図に示されるように、第4図にくらべ、入出力
命令が大幅に少ない。
FIG. 5 shows input/output instructions and interrupt operations in the present invention. As shown in FIG. 5, there are significantly fewer input/output instructions than in FIG. 4.

発明の詳細 な説明したように、本発明によれば、周辺装置制御装置
に対する入出力命令数を削減できる為に、中央処理装置
の負荷を軽減できるという優れた効果が得られる。また
、周辺装置制御装置において、中央処理装置の動作状況
に左右されずに入出力処理が行え、処理の効率化が計れ
る。更に以上のことから急激な入出力データの発生に対
し、柔軟に対応できるという効果も得られる。
As described in detail, according to the present invention, the number of input/output instructions to the peripheral device control device can be reduced, so that the excellent effect of reducing the load on the central processing unit can be obtained. Further, in the peripheral device control device, input/output processing can be performed regardless of the operating status of the central processing unit, and processing efficiency can be improved. Furthermore, from the above, it is possible to flexibly respond to sudden occurrences of input/output data.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る周辺装置制御方式の一実施例の構
成を示すブロック構成図である。 第2図は第1図におけるチャネルプログラム登録テーブ
ルの具体例を示す図である。 第3図は第1図における・チャネルプログラム管理テー
ブルの具体例を示す図である。 第4図は従来の周辺装置制御方式における入出力命令と
割り込み動作を示す図である。 第5図は本発明に係る制御方式における入出力命令と割
り込み動作を示す図である。 100・・・中央処理装置、110・・・チャネルプロ
グラム登録手段、120・・・チャネルプログラム更新
手段、130・・・チャネルプログラム使用許可通知手
段、140・・・チャネルプログラム登録テーブル、1
41・・・登録個数、142・・・有効数、143・・
・カレントチャルプログラム番号、144・・・チャネ
ルプログラム使用許可/禁止フラグ、145・・・チャ
ネルプログラムポインタ、150・・・チャネルプログ
ラム、200・・・周辺装置制御装置、210・・・命
令解析手段、220・・・チャネルプログラム解析手段
、230・・・チャネルプログラム処理手段、240・
・・チャネル10グラム管理テーブル、241・・・登
録個数、242・・・カレントチャネルプログラム番号
、243・・・チャネルプログラムポインタ、300・
・・バス
FIG. 1 is a block configuration diagram showing the configuration of an embodiment of a peripheral device control method according to the present invention. FIG. 2 is a diagram showing a specific example of the channel program registration table in FIG. 1. FIG. 3 is a diagram showing a specific example of the channel program management table in FIG. 1. FIG. 4 is a diagram showing input/output instructions and interrupt operations in a conventional peripheral device control system. FIG. 5 is a diagram showing input/output commands and interrupt operations in the control system according to the present invention. 100...Central processing unit, 110...Channel program registration means, 120...Channel program update means, 130...Channel program use permission notification means, 140...Channel program registration table, 1
41...Number of registered items, 142...Valid number, 143...
- Current channel program number, 144...Channel program use enable/disable flag, 145...Channel program pointer, 150...Channel program, 200...Peripheral device control device, 210...Instruction analysis means, 220...Channel program analysis means, 230...Channel program processing means, 240.
... Channel 10-gram management table, 241 ... Number of registrations, 242 ... Current channel program number, 243 ... Channel program pointer, 300 ...
··bus

Claims (1)

【特許請求の範囲】 中央処理装置と周辺装置制御装置によって構成される電
子計算機において、 周辺装置に対する詳細な動作指示を列記したチャネルプ
ログラムを登録するチャネルプログラム登録テールと、
このテーブルアドレスを周辺装置制御装置に出力するチ
ャネルプログラム出力手段と、 チャネルプログラムの内容更新とチャネルプログラム使
用許可/禁止フラグの更新を行うチャネルプログラム更
新手段と、 一旦、全てのチャネルプログラムが使用不可能となり、
次に使用可能となったときにこれを通知するチャネルプ
ログラム使用許可通知手段と、周辺装置制御装置におい
て、チャネルプログラム登録手段によりバスに転送され
たコマンドを解析する命令解析手段と、 次に処理すべきチャネルプログラムを示すチャネルプロ
グラム管理テーブルを元に、中央処理装置から使用可能
なチャネルプログラムを読み出すチャネルプログラム管
理手段と、チャネルプログラムを解析、処理するチャネ
ルプログラム処理手段と、 を備えたことを特徴とする周辺装置制御方式。
[Scope of Claims] In an electronic computer configured by a central processing unit and a peripheral device control device, a channel program registration tail that registers a channel program listing detailed operation instructions for peripheral devices;
A channel program output means that outputs this table address to the peripheral device control device, a channel program update means that updates the contents of the channel program and updates the channel program use enable/disable flag, and temporarily disables all channel programs. Then,
a channel program use permission notification means for notifying the user when the channel program becomes available for use; a command analysis means for analyzing the command transferred to the bus by the channel program registration means in the peripheral device control device; A channel program management means for reading usable channel programs from the central processing unit based on a channel program management table indicating the channel programs to be used, and a channel program processing means for analyzing and processing the channel programs. Peripheral device control method.
JP21467189A 1989-08-21 1989-08-21 Peripheral device control system Pending JPH0378067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21467189A JPH0378067A (en) 1989-08-21 1989-08-21 Peripheral device control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21467189A JPH0378067A (en) 1989-08-21 1989-08-21 Peripheral device control system

Publications (1)

Publication Number Publication Date
JPH0378067A true JPH0378067A (en) 1991-04-03

Family

ID=16659646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21467189A Pending JPH0378067A (en) 1989-08-21 1989-08-21 Peripheral device control system

Country Status (1)

Country Link
JP (1) JPH0378067A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728789B2 (en) 2005-01-25 2014-05-20 Yamasa Corporation DNA fragment encoding a polyphosphate-driven nucleoside 5′-diphosphate kinase polypeptide

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728789B2 (en) 2005-01-25 2014-05-20 Yamasa Corporation DNA fragment encoding a polyphosphate-driven nucleoside 5′-diphosphate kinase polypeptide
US9193958B2 (en) 2005-01-25 2015-11-24 Yamasa Corporation Method of enzymatically synthesizing 3′-phosphoadenosine-5′-phosphosulfate

Similar Documents

Publication Publication Date Title
US5812868A (en) Method and apparatus for selecting a register file in a data processing system
JPS62221732A (en) Register saving and recovery system
JPH0378067A (en) Peripheral device control system
JPH0414376B2 (en)
JPH0668725B2 (en) Device for responding to interrupt condition in data processing system and method for responding to asynchronous interrupt condition
US7281073B2 (en) Method for controlling interrupts and auxiliary control circuit
JPS59218569A (en) Microcomputer
JP2885631B2 (en) Operating system management device and operating system management method
JPS6084659A (en) Data processor
JP2591818B2 (en) Auxiliary function selection control method
US5430880A (en) Apparatus and method for controlling the time assignment of the processing power of a data processing system
JPH05224894A (en) Switching system for os
JPH03182945A (en) Transfer system for data in main storage
JPS61184644A (en) Control system of virtual computer system
JPS6252900B2 (en)
JPS638841A (en) Interruption accepting system
JPH0391046A (en) Data processor
JPS5850381B2 (en) Step control method
JPS62276634A (en) Virtual computer system
JPH04195540A (en) Interruption processing system
JPH02244345A (en) Information processor
JPH02228731A (en) System switching control system
JPH02173828A (en) Interruption process system
JPH05313916A (en) Electronic computer and its interruption processing method
JPH08272727A (en) System event processing mechanism