JPH0369273A - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPH0369273A JPH0369273A JP20522489A JP20522489A JPH0369273A JP H0369273 A JPH0369273 A JP H0369273A JP 20522489 A JP20522489 A JP 20522489A JP 20522489 A JP20522489 A JP 20522489A JP H0369273 A JPH0369273 A JP H0369273A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal deflection
- distortion
- circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 230000004044 response Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 240000000136 Scabiosa atropurpurea Species 0.000 abstract 4
- 238000000034 method Methods 0.000 description 6
- 241000226585 Antennaria plantaginifolia Species 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はテレビ受像機に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a television receiver.
この発明は、テレビ受像機において、ラインメモリを使
用してビデオ信号の時間軸を制御することにより、優れ
た画質の画像が得られるようにしたものである。The present invention enables a television receiver to obtain images of excellent quality by controlling the time axis of a video signal using a line memory.
カラーテレビ受像機（チューナ回路のないＣＲＴデイス
プレィ装置を含む）の表示画面には、般に、第３図Ａに
示すような左右ビンクツション歪みを生じるので、同図
Ｂに示すように、水平偏向電流１ｈを、垂直周期のパラ
ボラ波（破線図示）により振幅変調し、表示画面が正し
く長方形になるように補正をしている。The display screen of a color television receiver (including a CRT display device without a tuner circuit) generally produces left-right binkction distortion as shown in Figure 3A, so as shown in Figure 3B, the horizontal deflection current 1h is amplitude-modulated by a vertically periodic parabolic wave (indicated by a broken line), and correction is made so that the display screen becomes a correct rectangle.
そして、そのように水平偏向電流１ｈを、パラボラ状に
振幅変調する方法には、
■ 水平偏向回路の電源電圧を、パラボラ状に変化させ
る。The method of amplitude modulating the horizontal deflection current 1h in a parabolic manner is as follows: (1) The power supply voltage of the horizontal deflection circuit is changed in a parabolic manner.
■ 水平偏向コイルに可飽和リアクタを直列接続し、そ
のインダクタンスをパラボラ状に変化させる。■ A saturable reactor is connected in series to the horizontal deflection coil, and its inductance changes in a parabolic manner.
■ ダイオードモジュレータと呼ばれる方法。■ A method called diode modulator.
などがある。and so on.
ところが、上記■〜■のいずれの方法においても、電力
を扱うことになる。そして、テレビ受像機が大型の場合
、偏向回路自体が大電力化している。However, in any of the above methods (1) to (2), electric power is handled. If the television receiver is large, the deflection circuit itself requires a large amount of power.
したがって、大型のテレビ受像機において、上記■〜■
の方法を採用すると、消費電力が大きくなってしまい、
回路及び部品の規模、コスト、信頼性などに負担がかか
ってしまう。Therefore, in large TV receivers, the above
If this method is adopted, the power consumption will increase,
This places a burden on the scale, cost, reliability, etc. of circuits and components.
また、テレビ受像機においては、左右ビンクツション歪
み以外にも、各種の水平偏向歪みを生じてしまう。Furthermore, in television receivers, various horizontal deflection distortions occur in addition to left and right binkction distortions.
この発明は、これらの問題点を解決しようとするもので
ある。This invention attempts to solve these problems.
〔課題を解決するための手段］
このため、この発明においては、ビデオ信号の書き込み
及び読み出しが行われるメモリと、上記書き込み及び読
み出しの一方の時間軸の方向を１水平期間ごとに反転す
る回路と、上記書き込み及び読み出しの一方を行う信号
を、水平偏向歪みに対応して制御する回路と、上記メモ
リから読み出されたビデオ信号の時間軸の方向に対応し
た位相でほぼ正弦波状の水平偏向信号を形成する回路と
、上記メモリから読み出されたビデオ信号が供給される
とともに、上記水平偏向信号により水平偏向が行われる
受像管とを有するテレビ受像機とするものである。[Means for Solving the Problem] Therefore, the present invention includes a memory in which video signals are written and read, and a circuit that reverses the direction of the time axis of one of the writing and reading every horizontal period. , a circuit that controls the signal for performing one of the writing and reading operations in accordance with horizontal deflection distortion, and a horizontal deflection signal that is approximately sinusoidal in phase and has a phase that corresponds to the time axis direction of the video signal read from the memory. and a picture tube to which a video signal read from the memory is supplied and horizontal deflection is performed by the horizontal deflection signal.
水平偏向位置に対応してビデオ信号の時間位置が補正さ
れる。The time position of the video signal is corrected corresponding to the horizontal deflection position.
第１図において、（１）は高周波アンプから映像検波回
路までを有するチューナ回路を示し、このチューナ回路
（１）からビデオ信号（輝度信号）Ｓｙが取り出される
。そして、この信号ｓｙが、Ａ／Ｄコンバータ（２）に
供給されてディジタル信号Ｓｙに変換され、この信号Ｓ
ｙが、後述するスイッチ回路（３）→ラインメモリ（４
Ａ）または（４Ｂ）→スイッチ回路（５）の信号ライン
を通じてＤ／Ａコンバータ（６）に供給されてアナログ
信号Ｓｙに変換され、この信号Ｓｙが、ビデオアンプ（
７）を通じて受像管（８）に供給される。In FIG. 1, (1) shows a tuner circuit having everything from a high frequency amplifier to a video detection circuit, and a video signal (luminance signal) Sy is taken out from this tuner circuit (1). This signal sy is then supplied to the A/D converter (2) and converted into a digital signal Sy.
y is a switch circuit (3) to be described later → line memory (4)
A) or (4B) → is supplied to the D/A converter (6) through the signal line of the switch circuit (5) and converted into an analog signal Sy, and this signal Sy is sent to the video amplifier (
7) to the picture tube (8).
また、チューナ回路（１）からの信号Ｓｙが、同期分離
回路（１１）に供給されて垂直同期パルスＰｖ及び水平
同期パルスＰｈが取り出され、これらパルスＰｖ、Ｐｈ
が形成回路（１２）に供給されて第２図Ａに示すように
、ｌフレーム期間のうち、奇数番目の水平期間Ｔａには
、“′ｌ”となり、偶数番目の水平期間Ｔｂには、Ｏ”
となる信号Ｓｓが形成され、この信号Ｓｓが、スイッチ
回路（３）、 （５）にそれらの制御信号として供給さ
れ、スイッチ回路（３）。Further, the signal Sy from the tuner circuit (1) is supplied to the synchronization separation circuit (11) to extract the vertical synchronization pulse Pv and the horizontal synchronization pulse Ph.
is supplied to the formation circuit (12), and as shown in FIG. ”
A signal Ss is formed, and this signal Ss is supplied to the switch circuits (3) and (5) as their control signals, and the switch circuit (3).
（５）は、１水平期間ごとに、図に示すように、互いに
逆極性に切り換えられる。(5) are switched to opposite polarities every horizontal period, as shown in the figure.
さらに、パルスルｈがＰ Ｌ Ｌ （１３）に供給され
て所定の周波数で、パルスＰｈに同期したクロッ・りＣ
にが形成され、このクロックＣＫと、信号Ｓｓとが、カ
ウンタを有する書き込み信号形成回路（１４）に供給さ
れ、この形成回路（１４）において、第２図Ｂに示すよ
うに、水平走査期間ごとに、その開始時点に「０」から
スタートし、クロック（Ｊごとに「ｌ」ずつインクリメ
ントしていく書き込みアドレス信号Ｓ−が形成されると
ともに、書き込み用のクロックＷＲＣＫが形成される。Furthermore, the pulse h is supplied to P L L (13), and at a predetermined frequency, the clock signal C synchronized with the pulse Ph is
This clock CK and signal Ss are supplied to a write signal forming circuit (14) having a counter, and in this forming circuit (14), as shown in FIG. At the beginning, a write address signal S- which starts from "0" and increments by "l" for each clock (J) is formed, and a write clock WRCK is also formed.
そして、これら信号Ｓｗ。And these signals Sw.
ＷＲＣにが、同図已に示すように、期間Ｔａごとにメモ
リ（４Ａ）に供給されるとともに、同図Ｆに示すように
、期間Ｔｂごとにメモリ（４Ｂ）に供給される。WRC is supplied to the memory (4A) every period Ta as shown in the figure, and is supplied to the memory (4B) every period Tb as shown in the figure F.
なお、同図Ｅ−Ｈにおいて、右向きの矢印は、アドレス
のインクリメントを示し、左向きの矢印は、アドレスの
ディクリメントを示す。Note that, in EH of the same figure, a rightward arrow indicates an address increment, and a leftward arrow indicates an address decrement.
また、クロックＣＫが、後述するＰＰＭ変調回路（１５
）を通じて読み出し信号形成回路（１６）に供給される
とともに、信号Ｓｓが形成回路（１６）に供給され、こ
の形成回路（１５）において、同図Ｃに示すように、水
平走査期間ごとに、その開始時点に「０」からスター１
−シ、クロックＣＫごとに「１」ずつインクリメント方
向ていく第１の読み出しアドレス信号Ｓｃが形成される
とともに、読み出し用のクロックＲＤＣＫが形成され、
これら信号Ｓ ａ、 ＲＤＣＫが、同図已に示すように
、期間Ｔｂにメモリ（４＾）に供給される。In addition, the clock CK is connected to a PPM modulation circuit (15), which will be described later.
) is supplied to the readout signal forming circuit (16), and the signal Ss is also supplied to the forming circuit (16), and in this forming circuit (15), as shown in C in the same figure, the signal Ss is Star from 0 to 1 at the start
- A first read address signal Sc incremented by "1" for each clock CK is formed, and a read clock RDCK is formed,
These signals S a and RDCK are supplied to the memory (4^) during period Tb, as shown in the figure.
さらに、形成回路（１４）において、同図りに示すよう
に、水平走査期間ごとに、その開始時点に「最大値」か
らスタートし、クロックＣＫごとに「１」ずつディクリ
メントしていく第２の読み出しアドレス信号Ｓｂが形成
されるとともに、読み出し用のクロックＲＤＣＫが形成
され、これら信号Ｓｂ。Furthermore, in the forming circuit (14), as shown in the figure, a second value is set that starts from the "maximum value" at the beginning of each horizontal scanning period and decrements by "1" for each clock CK. A read address signal Sb is formed, and a read clock RDCK is also formed, and these signals Sb.
ＲＤＣＫが、同図Ｆに示すように、期間Ｔａにメモリ（
４Ｂ）に供給される。なお、これら信号Ｓａ、Ｓｂの示
す値は、無変換時には、リニアに変化する。As shown in Figure F, RDCK is stored in memory (
4B). Note that the values indicated by these signals Sa and Sb change linearly when no conversion is performed.
さらに、パルスＰシ、Ｐｈが偏向回路（２１）に供給さ
れ、同図Ｇに示すような水平偏向信号（電流）Ｓｈ、す
なわち、はぼ正弦波状で、水平周波数の１／２の周波数
であるとともに、期間Ｔｂに極小値から極大値へと変化
する位相の水平偏向信号ｓｈが形成され、この信号ｓｈ
が受像管（８）の水平偏向コイル（２２）に供給される
。Further, the pulses P and Ph are supplied to the deflection circuit (21), and a horizontal deflection signal (current) Sh as shown in G in the same figure is generated, that is, it is approximately sinusoidal and has a frequency that is 1/2 of the horizontal frequency. At the same time, a horizontal deflection signal sh whose phase changes from the minimum value to the maximum value is formed during the period Tb, and this signal sh
is supplied to the horizontal deflection coil (22) of the picture tube (8).
また、偏向回路（２１）において、垂直偏向信号Ｓｖが
形成され、この信号Ｓｖが垂直偏向コイル（２３）に供
給される。なお、この信号Ｓｖは、全体が垂直周期で鋸
歯状に変化するが、垂直走査期間においては、水平期間
ごとにレベルが階段波状に変化する信号である。Further, a vertical deflection signal Sv is formed in the deflection circuit (21), and this signal Sv is supplied to the vertical deflection coil (23). Note that this signal Sv as a whole changes in a sawtooth pattern in a vertical period, but in the vertical scanning period, it is a signal whose level changes in a stepwise wave pattern for each horizontal period.
さらに、偏向回路（２１）から、水平周期で、左右ビン
クンジョン歪み及び各種の水平偏向歪みに対応した波形
の補正信号Ｓｃが取り出され、この信号Ｓｃが、変調回
路（１５）にその変調信号として供給され、形成回路（
１６）に供給されるクロックＣにの位相が、信号Ｓｃに
したがって、すなわち、水平偏向位置にしたがって変調
される。Further, from the deflection circuit (21), a correction signal Sc having a waveform corresponding to left and right binkungeon distortion and various horizontal deflection distortions is taken out at a horizontal period, and this signal Sc is sent to the modulation circuit (15) as the modulation signal. Supplied and formed circuit (
16) is modulated in accordance with the signal Sc, that is, in accordance with the horizontal deflection position.
このような構成によれば、メモリ（４Ａ）にアクセスさ
れる信号Ｓｙは、第２図Ｅに示すように、期間Ｔａにメ
モリ（４Ａ）に、そのアドレスのインクリメント方向に
書き込まれ、次の期間Ｔｂにメモリ（４Ａ）から、その
アドレスのインクリメント方向に読み出されるので、す
なわち、メモリ（４Ａ）はＦＩＦＯメモリとしてｆ＃
＜ので、その読み出された信号Ｓｙは、第２図Ｈに示す
ように、その時間軸の方向が変化することなくコンバー
タ（６）に供給される。According to such a configuration, the signal Sy accessed to the memory (4A) is written to the memory (4A) in the period Ta in the incrementing direction of the address, as shown in FIG. Tb is read from the memory (4A) in the incrementing direction of the address, that is, the memory (4A) is read as a FIFO memory at f#
< Therefore, the read signal Sy is supplied to the converter (6) without changing the direction of its time axis, as shown in FIG. 2H.
しかし、メモリ（４Ｂ）にアクセスされる信号Ｓｙは、
第２図Ｆに示すように、期間Ｔｂにメモリ（４Ｂ）に、
そのアドレスのインクリメント方向に書き込まれ、次の
期間Ｔａにメモリ（４Ｂ）から、そのアドレスのディク
リメント方向に読み出されるので、すなわち、メモリ（
４Ｂ）はＦＩＬＯメモリとして働くので、その読み出さ
れた信号Ｓｙは、第２図Ｈに示すように、その時間軸の
方向が反転してコンバータ（６）に供給される。However, the signal Sy accessed to the memory (4B) is
As shown in FIG. 2F, in the period Tb, in the memory (4B),
It is written in the increment direction of that address, and read out from the memory (4B) in the next period Ta in the decrement direction of that address, that is, the memory (
4B) works as a FILO memory, the read signal Sy is supplied to the converter (6) with the direction of its time axis reversed, as shown in FIG. 2H.
そして、このような信号Ｓｙ、Ｓｙが回路（６）、 （
７）を通して受像管（８）に供給されるとともに、この
とき、偏向コイル（２２）に供給されている水平偏向信
号ｓｈは、第２図Ｇに示すように、期間Ｔａには減少方
向に変化し、期間Ｔｂには増加方向に変化するので、受
像管（８）の画面には、どの水平走査線においても画素
が正しい方向に配列されて画像が表示される。Then, such signals Sy and Sy are connected to the circuit (6), (
7) to the picture tube (8), and at this time, the horizontal deflection signal sh, which is also supplied to the deflection coil (22), changes in a decreasing direction during the period Ta, as shown in FIG. 2G. However, since it changes in the increasing direction during the period Tb, an image is displayed on the screen of the picture tube (8) with pixels arranged in the correct direction in any horizontal scanning line.
そして、この場合、メモリ（４Ａ） 、 （４Ｂ）に供
給される読み出しアドレス信号Ｓａ、Ｓｂは、左右ピン
クッシゴン歪み及び各種の水平偏向歪みに対応した補正
信号Ｓｃにより、ＰＰＭ変調されているので、メモリ（
４＾） 、 （４Ｂ）から読み出された信号Ｓｙの時間
軸は、その左右ビンクツション歪み及び各種の水平偏向
歪みに対応して相補的に変化していることになり、した
がって、受像管（８）の画面には、左右ビンクツション
歪み及び各種の水平偏向歪みの補正された画像が表示さ
れる。In this case, the read address signals Sa and Sb supplied to the memories (4A) and (4B) are PPM-modulated by the correction signal Sc corresponding to the left and right pincushion distortions and various horizontal deflection distortions. (
4^), the time axis of the signal Sy read out from (4B) changes in a complementary manner corresponding to its left and right binction distortion and various horizontal deflection distortions. ) displays an image in which left and right binction distortion and various horizontal deflection distortions have been corrected.
こうして、この発明によれば、受像管（８）に供給され
るビデオ信号Ｓｙの時間軸を、左右ビンクツション歪み
及び各種の水平偏向歪みに対応して変化させているので
、そのような歪みのない画像を表示できる。In this manner, according to the present invention, the time axis of the video signal Sy supplied to the picture tube (8) is changed in accordance with the left and right binction distortion and various horizontal deflection distortions, so that the video signal Sy is free from such distortions. Images can be displayed.
また、ビデオ信号Ｓｙの時間軸を変化させることにより
左右ビンクツション歪み及び各種の水平偏向歪みを補正
しているので、精度の高い補正ができるとともに、上記
■〜■の方法の場合のように大電力を扱う必要がなく、
回路及び部品の規模。In addition, by changing the time axis of the video signal Sy, left and right bink distortion and various types of horizontal deflection distortion are corrected, so not only can highly accurate correction be performed, but also high power consumption is required as in the case of the methods There is no need to handle
Scale of circuits and components.
コスト、信頼性などに負担のかかることがない。There is no burden on cost or reliability.
さらに、水平偏向を、はぼ正弦波状の信号ｓｈで行って
でいるので、表示画像における各種の水平偏向歪みが基
本的に小さくなり、したがって、その補正が簡単になる
。Furthermore, since the horizontal deflection is performed using a substantially sinusoidal signal sh, various horizontal deflection distortions in the displayed image are basically reduced, and therefore their correction becomes easy.
また、第２図に示すように、水平偏向信号ｓｈが正弦波
状のときには、ビデオ信号Ｓｙの時間軸を１水平期間お
きに反転する必要があるが、その反転処理を、左右ビン
クツション歪み及び各種の水平偏向歪みの補正を行うメ
モリ（４Ａ） 、 （４Ｂ）において、同時に行うよう
にしているので、メモリ（４Ａ） 、 （４Ｂ）及びそ
の周辺回路を簡単化できるとともに、コストダウンがで
きる。Furthermore, as shown in Fig. 2, when the horizontal deflection signal sh is sinusoidal, it is necessary to invert the time axis of the video signal Sy every horizontal period. Since horizontal deflection distortion is corrected in the memories (4A) and (4B) at the same time, the memories (4A) and (4B) and their peripheral circuits can be simplified and costs can be reduced.
なお、左右ピンクッシゴン歪みあるいは水平偏向歪みが
、画面の左右で非対象のときには、クロックＣにをそれ
ぞれ別個にＰＰＭ変調して信号Ｓａ。Note that when the left and right pincushion distortions or horizontal deflection distortions are asymmetric on the left and right sides of the screen, the clock C is PPM-modulated separately and the signal Sa is generated.
ｓｂを得ればよい。Just get sb.
また、メモリ（４Ａ） 、 （４Ｂ）の書き込みアドレ
ス信号ＳｉｙとなるクロックＣＫをＰＰＭ変調するとと
もに、その読み出し信号Ｓａ、ＳｂとなるクロックＣＫ
を無変調としてもよい。あるいは、メモリ（４Ａ）まタ
ハ（４Ｂ）の書き込みアドレス信号Ｓｗをディクリメン
ト方向に変化させるとともに、その読み出しアドレス信
号Ｓａをインクリメント方向に変化させてもよい。In addition, the clock CK that becomes the write address signal Siy of the memories (4A) and (4B) is PPM modulated, and the clock CK that becomes the read signals Sa and Sb is PPM-modulated.
may be unmodulated. Alternatively, the write address signal Sw of the memory (4A) or the memory (4B) may be changed in the decrement direction, and the read address signal Sa may be changed in the increment direction.
〔発明の効果］
この発明によれば、受像管（８）に供給されるビデオ信
号Ｓｙの時間軸を、左右ビンクツション歪み及び各種の
水平偏向歪みに対応して変化させているので、そのよう
な歪みのない画像を表示できる。[Effects of the Invention] According to the present invention, the time axis of the video signal Sy supplied to the picture tube (8) is changed in accordance with left and right binkction distortion and various horizontal deflection distortions. Images can be displayed without distortion.
また、ビデオ信号Ｓｙの時間軸を変化させることにより
左右ビンクツション歪み及び各種の水平偏向歪みを補正
しているので、精度の高い補正ができるとともに、上記
■〜■の方法の場合のように大電力を扱う必要がなく、
回路及び部品の規、模。In addition, by changing the time axis of the video signal Sy, left and right bink distortion and various types of horizontal deflection distortion are corrected, so not only can highly accurate correction be performed, but also high power consumption is required as in the case of the methods There is no need to handle
Size and model of circuits and parts.
コスト、信頼性などに負担のかかることがない。There is no burden on cost or reliability.
さらに、水平偏向を、はぼ正弦波状の信号ｓｈで行って
ているので、表示画像における各種の水平偏向歪みが基
本的に小さくなり、したがって、その補正が簡単になる
。Furthermore, since the horizontal deflection is performed using a substantially sinusoidal signal sh, various horizontal deflection distortions in the displayed image are basically reduced, and therefore their correction becomes easy.
また、第２図に示すように、水平偏向信号ｓｈが正弦波
状のときには、ビデオ信号Ｓｙの時間軸を１水平期間お
きに反転する必要があるが、その反転処理を、左右ビン
クツション歪み及び各種の水平偏向歪みの補正を行うメ
モリ（４Ａ） 、 （４Ｂ）において、同時に行うよう
にしているので、メモリ（４Ａ） 、 （４Ｂ）及びそ
の周辺回路を簡単化できるとともに、コストダウンがで
きる。Furthermore, as shown in Fig. 2, when the horizontal deflection signal sh is sinusoidal, it is necessary to invert the time axis of the video signal Sy every horizontal period. Since horizontal deflection distortion is corrected in the memories (4A) and (4B) at the same time, the memories (4A) and (4B) and their peripheral circuits can be simplified and costs can be reduced.
第１図はこの発明の一例の系統図、第２図、第３図はそ
の説明のための図である。
（４Ａ） 、 （４Ｂ）はラインメモリ、（８）は受像
管、（１４）。
（１５）はアドレス信号の形成回路、（１５）はＰＰＭ
変調回路、（２１）は偏向回路である。
第２図FIG. 1 is a system diagram of an example of the present invention, and FIGS. 2 and 3 are diagrams for explaining the same. (4A) and (4B) are line memories, (8) are picture tubes, and (14). (15) is an address signal formation circuit, (15) is a PPM
The modulation circuit (21) is a deflection circuit. Figure 2
Claims (1)
、 上記書き込み及び読み出しの一方の時間軸の方向を１水
平期間ごとに反転する回路と、 上記書き込み及び読み出しの一方を行う信号を、水平偏
向歪みに対応して制御する回路と、 上記メモリから読み出されたビデオ信号の時間軸の方向
に対応した位相でほぼ正弦波状の水平偏向信号を形成す
る回路と、 上記メモリから読み出されたビデオ信号が供給されると
ともに、上記水平偏向信号により水平偏向が行われる受
像管とを 有するテレビ受像機。[Scope of Claims] A memory in which video signals are written and read; a circuit that inverts the direction of the time axis of one of the writing and reading every horizontal period; and a signal that performs one of the writing and reading. , a circuit for controlling horizontal deflection distortion in response to horizontal deflection distortion, a circuit for forming a substantially sinusoidal horizontal deflection signal with a phase corresponding to the time axis direction of the video signal read from the memory, A television receiver comprising: a picture tube to which a picture tube is supplied with a video signal, and to which a picture tube is horizontally deflected by the horizontal deflection signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20522489A JP2822469B2 (en) | 1989-08-08 | 1989-08-08 | TV receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20522489A JP2822469B2 (en) | 1989-08-08 | 1989-08-08 | TV receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0369273A true JPH0369273A (en) | 1991-03-25 |
| JP2822469B2 JP2822469B2 (en) | 1998-11-11 |
Family
ID=16503469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20522489A Expired - Fee Related JP2822469B2 (en) | 1989-08-08 | 1989-08-08 | TV receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822469B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534920B1 (en) | 2000-06-27 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Horizontal deflection circuit and bidirectional horizontal deflection apparatus |
| CN102407871A (en) * | 2011-10-13 | 2012-04-11 | 江铃汽车股份有限公司 | Positioning adjustable engine transport trolley |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002112069A (en) | 2000-07-25 | 2002-04-12 | Matsushita Electric Ind Co Ltd | Image distortion correcting device and method therefor |
-
1989
- 1989-08-08 JP JP20522489A patent/JP2822469B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534920B1 (en) | 2000-06-27 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Horizontal deflection circuit and bidirectional horizontal deflection apparatus |
| CN102407871A (en) * | 2011-10-13 | 2012-04-11 | 江铃汽车股份有限公司 | Positioning adjustable engine transport trolley |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822469B2 (en) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736246A (en) | Stereoscopic video display system | |
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| JP3688399B2 (en) | Distortion correction circuit | |
| US4752823A (en) | Image recording apparatus for generating a still image from a video signal | |
| JPS5816381B2 (en) | Koukaizoud TV Jiyoungji Yuzuki | |
| JPH0369273A (en) | Television receiver | |
| JP3154190B2 (en) | General-purpose scanning cycle converter | |
| US3096398A (en) | Picture communication systems | |
| JPS6359191A (en) | Digital convergence device | |
| JP3363964B2 (en) | Display device and correction circuit used therefor | |
| EP0589512B1 (en) | Image distortion correction circuit for use in a display device | |
| JP3245918B2 (en) | Image display device | |
| JP2548017B2 (en) | Double speed converter | |
| JPH11168639A (en) | Video display device | |
| JP3186994B2 (en) | Image display device | |
| JPH04167674A (en) | Picture display device | |
| JPH0750936B2 (en) | Digital convergence device | |
| JPS639716B2 (en) | ||
| JPS6327504Y2 (en) | ||
| JPH0720809A (en) | Digital convergence correction device and image display device using it | |
| KR920009202A (en) | Solid-state imaging device | |
| JPH07162702A (en) | Left-right pincushion distortion correction circuit | |
| JP3182516B2 (en) | LCD panel drive | |
| JPH0523014Y2 (en) | ||
| JPS6284691A (en) | Digital convergence device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |