JPH035715B2 - - Google Patents

Info

Publication number
JPH035715B2
JPH035715B2 JP57041932A JP4193282A JPH035715B2 JP H035715 B2 JPH035715 B2 JP H035715B2 JP 57041932 A JP57041932 A JP 57041932A JP 4193282 A JP4193282 A JP 4193282A JP H035715 B2 JPH035715 B2 JP H035715B2
Authority
JP
Japan
Prior art keywords
signal
circuit
color
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57041932A
Other languages
Japanese (ja)
Other versions
JPS58159082A (en
Inventor
Takao Abumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57041932A priority Critical patent/JPS58159082A/en
Publication of JPS58159082A publication Critical patent/JPS58159082A/en
Publication of JPH035715B2 publication Critical patent/JPH035715B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 この発明は、文字・図形信号の重畳装置、詳し
くは、テレビジヨン受像機において受信された画
像情報に所定の文字・図形情報を重畳しあるいは
該文字・図形情報を単独で映出するための重畳装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a character/graphic signal superimposition device, more specifically, a method for superimposing predetermined character/graphic information on image information received by a television receiver, or for superimposing the character/graphic information independently. This invention relates to a superimposing device for displaying images on a computer.

この種の重畳装置として、従来、第1図あるい
は第2図に示すように、たとえば、カラーテレビ
ジヨン受像機のCRT1(陰極線管)駆動用の駆
動回路2の入力側、あるいは、該駆動回路2の出
力側に、当該カラーテレビジヨン受像機のクロマ
IC3(集積化した色信号復調回路)からの画像
情報を表わす色信号と、図示しない文字放送受信
機あるいはテレテキスト受信機からの文字・図形
(以下、テキスト文字という)情報を表わす色信
号とを混合する混合回路4あるいは4′を設ける
一方、クロマIC3と混合回路4との間、あるい
はクロマIC3と駆動回路2との間に、上述の重
畳しようとするテキスト文字信号にもとづいてス
イツチ動作するスイツチング回路5あるいは5′
を設け、当該テレビジヨン受像機が受信したカラ
ー画像に重畳したテキスト文字部分が混色しない
ように、該テキスト文字信号に相当した期間、ク
ロマIC3からの色信号出力を遮断するように構
成したものが公知である。
As shown in FIG. 1 or 2, this type of superimposing device has conventionally been used, for example, on the input side of a drive circuit 2 for driving a CRT 1 (cathode ray tube) of a color television receiver, or on the input side of a drive circuit 2 for driving a CRT1 (cathode ray tube) of a color television receiver. on the output side of the color television receiver.
A color signal representing image information from IC3 (integrated color signal demodulation circuit) and a color signal representing character/graphic (hereinafter referred to as text character) information from a teletext receiver or teletext receiver (not shown) are used. A mixing circuit 4 or 4' for mixing is provided, and a switching device is provided between the chroma IC 3 and the mixing circuit 4, or between the chroma IC 3 and the drive circuit 2, which operates a switch based on the above-mentioned text character signal to be superimposed. Circuit 5 or 5'
and is configured to block the color signal output from the chroma IC 3 for a period corresponding to the text character signal so that the text character portion superimposed on the color image received by the television receiver does not mix colors. It is publicly known.

しかしながら、上述した従来の重畳装置におい
ては、テレビジヨン受像機内の主回路基板(図示
しない)に装着されたクロマIC3および駆動回
路2に、スイツチング回路5と混合回路4、ある
いは、スイツチング回路5′と混合回路4′を接続
する接続機構は非常に複雑であり、該接続機構に
は多数のかつ可成り長いリード線が必要となり、
それだけ、該リード線の浮遊容量等によりCRT
1に映出しようとする画像情報の色信号が悪影響
を受けてCRT1に映出される画質が低下すると
いう欠点があつた。
However, in the conventional superimposing device described above, the switching circuit 5 and the mixing circuit 4 or the switching circuit 5' are connected to the chroma IC 3 and the drive circuit 2 mounted on the main circuit board (not shown) in the television receiver. The connection mechanism for connecting the mixing circuit 4' is very complex and requires a large number and fairly long lead wires;
However, due to the stray capacitance of the lead wire, the CRT
The problem was that the color signals of the image information to be displayed on the CRT 1 were adversely affected, resulting in a decrease in the quality of the image displayed on the CRT 1.

また、上述したように、スイツチング回路と混
合回路とが分離された構成であるため、重畳しよ
うとするテキスト文字信号の混合回路へ印加する
タイミングと、該テキスト文字信号にもとづき制
御されるスイツチング回路の動作タイミングとの
間に“ずれ”が生じ、このため、CRT1に映出
されるテキスト文字に黒レベルの部分、いわゆる
黒縁が形成され、特に、映出されるテキスト文字
が小さいときには、非常に識別し難いという欠点
もあつた。
Furthermore, as described above, since the switching circuit and the mixing circuit are separated, the timing of applying the text character signal to be superimposed to the mixing circuit and the switching circuit controlled based on the text character signal can be adjusted. There is a "lag" between the movement timing and the text characters displayed on the CRT 1, resulting in black level parts, so-called black edges, which are extremely difficult to distinguish, especially when the displayed text characters are small. There was also a drawback.

この発明は、上記欠点を除去するためになされ
たもので、少なくとも2つのトランジスタを用い
て増幅率が1となるように構成した増幅回路の入
力段のトランジスタのベースに、復調されたテレ
ビジヨン画像信号を入力する一方、上記テレビジ
ヨン画像信号に重畳しようとする重畳用映像情報
信号にもとづき生成され、該テレビジヨン画像信
号のうち、重畳用映像情報信号に相当する部分を
遮断するための遮断信号を、上記増幅回路の出力
段のトランジスタのベースに印加するとともに、
該出力段のトランジスタの出力端子に、重畳用映
像情報を表わす信号を印加して、テレビジヨン受
像機の映像画面に、テレビジヨン画像と共に、あ
るいは単独に、画質の良好な重畳用映像情報が映
出でき、かつ、既存のテレビジヨン受像機におけ
る回路構成を変更することなく、該テレビジヨン
受像機に簡単に接続できる文字・図形信号の重畳
装置を提供することを目的とする。
The present invention was made to eliminate the above-mentioned drawbacks, and the demodulated television image is connected to the base of the transistor in the input stage of an amplifier circuit configured using at least two transistors so that the amplification factor is 1. A cutoff signal is generated based on a superimposition video information signal to be superimposed on the television image signal while inputting the signal, and is used to cut off a portion of the television image signal that corresponds to the superimposition video information signal. is applied to the base of the transistor in the output stage of the amplifier circuit, and
By applying a signal representing the superimposition video information to the output terminal of the transistor in the output stage, the superimposition video information with good image quality is displayed on the video screen of the television receiver together with the television image or alone. To provide a character/graphic signal superimposition device that can be easily connected to an existing television receiver without changing the circuit configuration of the existing television receiver.

以下に、この発明の一実施例を添付図面ととも
に説明する。
An embodiment of the present invention will be described below with reference to the accompanying drawings.

第3図に示すように、この発明に係る重畳装置
10は、たとえば、商用テレビジヨン放送信号の
受信用のカラーテレビジヨン受像機(以下に、テ
レビ受像機という)内に設けられた受信装置11
におけるクロマIC(図示しない)と、当該テレビ
受像機のCRT13を駆動する駆動装置12との
間に、プラグ−イン方式で接続するようになつて
いる。
As shown in FIG. 3, a superimposing device 10 according to the present invention includes, for example, a receiving device 11 provided in a color television receiver (hereinafter referred to as a television receiver) for receiving commercial television broadcast signals.
A plug-in connection is made between a chroma IC (not shown) in the television receiver and a drive device 12 that drives the CRT 13 of the television receiver.

上記重畳装置10には、受信装置11内のクロ
マICから、当該テレビ受像機が受信した、たと
えば、テレビジヨン放送信号の復調されたカラー
画像情報を表わす3つの色信号(以下に、これ等
の信号はR(赤色)信号、G(緑色)信号、B(青
色)信号と記す)が入力されているとともに、上
記受信装置11内の図示しないブランキング信号
発生回路からの水平ブランキング信号(以下に、
BLK信号と記す)と、たとえば、テレテキスト
受信機(公知のもので図示を省略する)から、該
テレテキスト受信機の受信した文字とか図形等の
情報を表わす信号(以下に、テキスト文字信号と
いう)の3つの色信号(以下に、これ等の色信号
は、R′信号、G′信号、B′信号と記す)とが入力
される。
The superimposing device 10 receives from the chroma IC in the receiving device 11 three color signals (hereinafter, three color signals representing demodulated color image information of a television broadcast signal received by the television receiver). The signals are R (red) signal, G (green) signal, and B (blue) signal) are input, as well as a horizontal blanking signal (hereinafter referred to as To,
For example, a signal (hereinafter referred to as a text character signal) representing information such as characters or figures received by a teletext receiver (hereinafter referred to as a text character signal) is transmitted from a teletext receiver (not shown as it is a known one). ) (hereinafter, these color signals will be referred to as R' signal, G' signal, and B' signal) are input.

上記重畳装置10は、上述したR信号、G信
号、B信号、(R′+G′+B′)信号、およびR′信
号、G′信号、B′信号にもとづき、詳細に後述す
る方法で、CRT13の画面に、テレビジヨン画
像に文字テキストを重畳したカラー画像、あるい
は、単独でテキスト文字のカラー画像を映出する
ように、駆動回路12の動作を制御する駆動信号
を生成する。
The superimposing device 10 uses the above-mentioned R signal, G signal, B signal, (R'+G'+B') signal, and R' signal, G' signal, and B' signal to perform a process on the CRT 13 using a method described in detail later. A drive signal is generated to control the operation of the drive circuit 12 so that a color image with text superimposed on a television image, or a color image of text characters alone, is displayed on the screen.

第4図は、上記重畳装置10における基本的な
構成部分を示す。
FIG. 4 shows the basic components of the superimposing device 10.

第4図において、一点鎖線で囲んで示す重畳用
の基本回路15は、2つのPNPトランジスト1
6およびPNPトランジスタ17を、抵抗18,
19,20,21を介して、増幅率が1となるよ
うに相補的に接続した増幅回路22と、該増幅回
路22の出力段のNPNトランジスタ17のベー
スに接続した第1の論理ゲートIC23と、該増
幅回路22の出力端子24に接続した第2の論理
ゲートIC25とで構成される。なお、この増幅
回路22は、入力段にNPNトランジスタを用い
るとともに、出力段にPNPトランジスタを用い
て構成してもよい。
In FIG. 4, the basic circuit 15 for superimposition shown surrounded by a dashed line consists of two PNP transistors 1
6 and PNP transistor 17, resistor 18,
19, 20, and 21, an amplifier circuit 22 is connected in a complementary manner so that the amplification factor is 1, and a first logic gate IC 23 is connected to the base of the NPN transistor 17 in the output stage of the amplifier circuit 22. , and a second logic gate IC25 connected to the output terminal 24 of the amplifier circuit 22. Note that this amplifier circuit 22 may be configured using an NPN transistor in the input stage and a PNP transistor in the output stage.

第1および第2の論理ゲートIC23および2
5は、共に、たとえば、オープンコレクタ型のト
ランジスタを集積化して形成したものである。第
1の論理ゲートIC23には、上述した重畳しよ
うとするテキスト文字信号とブランキング信号と
から成る(BLK+R′+G′+B′)信号が印加され、
第2の論理ゲートIC25には、上記(BLK+
R′+G′+B′)信号と、当該重畳装置における詳
細に後述する制御信号発生回路31から、R′信
号、G′信号、およびB′信号を反転した′信号、
G′信号および′信号とが印加されるようになつ
ている。
First and second logic gates IC23 and 2
5 are both formed by integrating open collector type transistors, for example. A signal (BLK+R'+G'+B') consisting of the above-mentioned text character signal to be superimposed and a blanking signal is applied to the first logic gate IC23,
The second logic gate IC25 has the above (BLK+
R′+G′+B′) signal, and a signal obtained by inverting the R′ signal, G′ signal, and B′ signal from a control signal generation circuit 31, which will be described in detail later, in the superimposing device;
A G' signal and a ' signal are applied.

この発明に係る重畳装置において、上記受信装
置11内のクロマICが3原色の色信号、即ち、
R信号、G信号、B信号を出力する形式の復調回
路である場合には、各色信号にそれぞれ対応して
3つの基本回路15が設けられる。また、上記ク
ロマICが色差信号、即ち、R−Y信号、G−Y
信号、B−Y信号を出力する形式の復調回路であ
る場合には、各色差信号および輝度信号(Y信
号)にそれぞれ対応して4つの基本回路15が設
けられる。
In the superimposing device according to the present invention, the chroma IC in the receiving device 11 receives color signals of three primary colors, that is,
In the case of a demodulation circuit of a type that outputs an R signal, a G signal, and a B signal, three basic circuits 15 are provided corresponding to each color signal. In addition, the chroma IC is a color difference signal, that is, an R-Y signal, a G-Y signal,
In the case of a demodulation circuit of a type that outputs a B-Y signal, four basic circuits 15 are provided corresponding to each color difference signal and luminance signal (Y signal).

つぎに、上記クロマICが3原色信号を出力す
る形式の色信号復調回路である場合における重畳
装置の具体的な一例を、第5図および第6図とと
もに説明する。
Next, a specific example of a superimposing device in the case where the chroma IC is a color signal demodulation circuit of a type that outputs three primary color signals will be described with reference to FIGS. 5 and 6.

第5図において、30−R,30−G,30−
Bは、ともに、上述した基本回路15における増
幅回路22と等価の増幅回路である。各増幅回路
30−R,30−G,30−Bにおける入力段の
PNPトランジスタのベースには、それぞれ、当
該テレビ受像機におけるクロマIC(図示しない)
から、該テレビ受像機が受信したテレビジヨン画
像信号の復調された3原色のR信号、G信号、B
信号が印加されるようになつている。
In FIG. 5, 30-R, 30-G, 30-
Both of B are amplifier circuits equivalent to the amplifier circuit 22 in the basic circuit 15 described above. The input stage of each amplifier circuit 30-R, 30-G, 30-B
The base of each PNP transistor has a chroma IC (not shown) in the TV receiver.
, the demodulated R signal, G signal, and B signal of the three primary colors of the television image signal received by the television receiver.
A signal is now applied.

31は、当該テレビ受像機が受信したテレビジ
ヨン画像信号にテキスト文字信号を重畳するため
の制御信号を発生する制御信号発生回路である。
この制御信号発生回路31は、たとえば、図示し
ないテレテキスト受信機から重畳しようとするカ
ラーテキスト文字を表わす3原色のR′信号、
G′信号、B′信号を受けるように、該テレテキス
ト受信機に接続され、かつ、該テレテキスト受信
機内に設けられた図示しないブランキング信号発
生回路からブランキング信号(以下にBLK信号
と記す)を受けるように、該ブランキング発生回
路に接続されている。そして、この制御信号発生
回路31は、たとえば、オープンコレクタ型のト
ランジスタを用いたインバータ32−R,32−
G,32−Bを介して、それぞれ、上述の各増幅
回路30−R,30−G,30−Bの出力段の
NPNトランジスタのベースに、(BLK+R′+
G′+B′)信号を印加するように接続するととも
に、各増幅回路30−R,30−G,30−Bに
おける出力段のトランジスタのコレクタ、即ち、
当該重畳装置における出力端子33−R,33−
G,33−Bとそれぞれ接続したナンドゲート3
4−R,34−G,34−Bの一方の入力端子
に、共通に、上述の(BLK+R′+G′+B′)信号
を印加するように接続している。さらに、上述制
御信号発生回路31は、上述の各ナンドゲート3
4−R,34−G,34−Bの他方の入力端子
に、それぞれ、R′信号、G′信号、B′信号の極性
を反転した′信号、′信号、′信号を印加す
るように接続している。
31 is a control signal generation circuit that generates a control signal for superimposing a text character signal on the television image signal received by the television receiver.
This control signal generation circuit 31 generates, for example, R' signals of three primary colors representing color text characters to be superimposed from a teletext receiver (not shown);
A blanking signal (hereinafter referred to as a BLK signal) is connected to the teletext receiver so as to receive the G' signal and the B' signal, and is transmitted from a blanking signal generating circuit (not shown) provided in the teletext receiver. ) is connected to the blanking generation circuit. The control signal generation circuit 31 includes, for example, inverters 32-R and 32-R using open collector transistors.
G, 32-B, the output stage of each of the above-mentioned amplifier circuits 30-R, 30-G, 30-B, respectively.
At the base of the NPN transistor, (BLK+R′+
G'+B') signal, and the collectors of the output stage transistors in each amplifier circuit 30-R, 30-G, 30-B, i.e.
Output terminals 33-R, 33- in the superimposing device
NAND gate 3 connected to G and 33-B respectively
The above-mentioned (BLK+R'+G'+B') signal is commonly connected to one input terminal of 4-R, 34-G, and 34-B. Further, the control signal generation circuit 31 includes each of the NAND gates 3 described above.
Connected to the other input terminals of 4-R, 34-G, and 34-B so as to apply the 'signal, 'signal, and 'signal, which are inverted polarities of the R'signal, G'signal, and B'signal, respectively. are doing.

上記インバータ32−R,32−G,32−B
は、上述した基本回路15における第1の論理ゲ
ートIC23に相当した回路であり、ナンドゲー
ト34−R,34−G,34−Bは、上述の第2
の論理ゲートIC25に相当した回路である。
The above inverters 32-R, 32-G, 32-B
is a circuit corresponding to the first logic gate IC23 in the basic circuit 15 described above, and the NAND gates 34-R, 34-G, and 34-B are the circuits corresponding to the second logic gate IC23 in the basic circuit 15 described above.
This circuit corresponds to the logic gate IC25.

さらに、出力端子33−R,33−G,33−
Bは、それぞれ、当該テレビ受像機における
CRT13(第3図参照)の3つのR,G,Bカ
ソード端子に接続した駆動回路(第3図参照)と
接続している。この駆動回路は、第1図および第
2図に示す従来形式の駆動回路と同様、CRT1
3のR,G、およびBカソード駆動用の3つの電
力トランジスタを用いて構成したものである。
Furthermore, output terminals 33-R, 33-G, 33-
B is for each television receiver.
It is connected to a drive circuit (see Fig. 3) connected to the three R, G, and B cathode terminals of the CRT 13 (see Fig. 3). This drive circuit is similar to the conventional drive circuit shown in FIGS.
It is constructed using three power transistors for driving the R, G, and B cathodes.

上記構成の重畳装置においては、当該テレビ受
像機におけるCRT13に、基本的に(1)乃至(3)の
映出モードでカラー画像を映出する。
In the superimposing device having the above configuration, a color image is basically projected on the CRT 13 of the television receiver in the projection modes (1) to (3).

(1) テレビ受像機が受信したテレビジヨン信号の
カラー画像のみを映出する;ピクチヤーモード
(以下に、PICモードという)。
(1) Picture mode (hereinafter referred to as PIC mode) that displays only the color image of the television signal received by the television receiver.

(2) 上記テレビジヨン信号のカラー画像に、たと
えば、テレテキスト受信機からのテキスト文字
のカラー画像を重畳して映出する;ミツクスモ
ード(以下に、MIXモードという)。
(2) For example, a color image of text characters from a teletext receiver is superimposed and displayed on the color image of the television signal; MIX mode (hereinafter referred to as MIX mode).

(3) 上記テキスト文字のカラー画像のみを映出す
る;テキストモード(以下に、TEXTモード
という) 第5図の回路においては、テレビ受像機におけ
るクロマICからの復調出力、即ち、R,G、お
よびB信号は、下記の条件にもとづいて遮断もし
くはキラーされる。
(3) Display only the color image of the above text characters; text mode (hereinafter referred to as TEXT mode) In the circuit shown in Figure 5, the demodulated output from the chroma IC in the television receiver, that is, R, G, and B signals are blocked or killed based on the following conditions.

(ア) TEXTモード時で、テレビジヨン信号にも
とづく全画像を遮断;BLK=1 (イ) 重畳しようとするテキスト文字に相当したテ
レビジヨン画像の部分を遮断;R′+G′+B′=
1 上記(ア)、および(イ)を満足するために、 BLK+R+G+B=・・・ とされる。
(a) In TEXT mode, block the entire image based on the television signal; BLK=1 (b) Block the part of the television image corresponding to the text character to be superimposed; R'+G'+B'=
1 In order to satisfy the above (a) and (b), BLK+R+G+B=...

さらに、上記クロマICからの色出力にしたが
つて駆動回路12を駆動させるために、下記の条
件にもとづいて該色出力を駆動回路12に印加、
即ち、当該重畳装置を通過させる。なお、色出力
は、赤色成分についてのみ示し、他の緑、および
青色成分についても同様で、これ等については省
略する。
Furthermore, in order to drive the drive circuit 12 according to the color output from the chroma IC, the color output is applied to the drive circuit 12 based on the following conditions,
That is, it passes through the superimposing device. Note that the color output is shown only for the red component, and the same applies to the other green and blue components, so these will be omitted.

(1) TEXTモードで、テキスト文字の赤色部分
を通過;BLK・R=1 (2) MIXモードで、テキスト文字の赤色部分を
通過;・R=1 (3) PICモード時;・・・=1 (4) MIXモードで、テキスト文字に相当しない
部分を通過;・・・=1 一方、上記クロマICからの色出力を遮断もし
くはキラーする。なお、該色出力は、赤色成分に
ついてのみ示し、他の緑、および青色成分につい
ても同様で、これ等については省略する。
(1) In TEXT mode, pass through the red part of the text character; BLK・R=1 (2) In MIX mode, pass through the red part of the text character; ・R=1 (3) In PIC mode;...= 1 (4) In MIX mode, pass through parts that do not correspond to text characters; ... = 1 On the other hand, block or kill the color output from the chroma IC mentioned above. Note that the color output is shown only for the red component, and the same applies to the other green and blue components, and these will be omitted.

(5) テキストモードで、テキスト文字G′又は
B′に相当する部分を遮断もしくはキラー; BLK・G・+BLK・B・=1 (6) MIXモードで、テキスト文字G′又はB′に相
当する部分を遮断もしくはキラー; ・G・+・B・=1 (7) TEXTモードで、テキスト文字信号に相当
しない部分を遮断もしくはキラー; BLK・・・=1 上述の(1)乃至(7)の条件はVEITCH(ウエイツ
チ)図に示すと、第6図のようになる。
(5) In text mode, type the text character G′ or
Block or kill the part corresponding to B′; BLK・G・+BLK・B・=1 (6) In MIX mode, block or kill the part corresponding to text character G′ or B′; ・G・+・B・=1 (7) In TEXT mode, block or kill the part that does not correspond to the text character signal; BLK...=1 The conditions (1) to (7) above are shown in the VEITCH diagram. It will look like Figure 6.

上述した第5図の重畳装置は、第6図の
VEITCH図表の条件を満足する回路である。
The above-described superimposition device shown in FIG. 5 is similar to that shown in FIG.
This is a circuit that satisfies the conditions of the VEITCH diagram.

次に、上記構成の重畳装置の動作を、第5図、
第7図a,b,c、および第8図とともに説明す
る。
Next, the operation of the superimposing device having the above configuration is shown in FIG.
This will be explained with reference to FIGS. 7a, b, and c and FIG. 8.

当該テレビ受像機におけるクロマICからの復
調色出力の各赤色(R)成分、緑色(G)成分、青色
(B)成分が、それぞれ、増幅回路30−R,30−
G,30−Bにおける入力段のPNPトランジス
タ(第5図中、Tr−1と記す)に印加される一
方、テレテキスト受信機(図示しない)から上記
復調色出力のテレビジヨン画像に重畳しようとす
るテキスト文字の部分を赤色(R′)成分、緑色
(G′)成分、および、青色(B′)成分が、制御信
号発生回路31に印加される。
Each red (R) component, green (G) component, and blue component of the demodulated color output from the chroma IC in the TV receiver
(B) components are amplifier circuits 30-R and 30-, respectively.
G, 30-B in the input stage PNP transistor (denoted as Tr-1 in FIG. 5), while trying to superimpose the demodulated color output from the teletext receiver (not shown) on the television image. A red (R') component, a green (G') component, and a blue (B') component are applied to the control signal generation circuit 31 for the portion of the text character to be displayed.

MIXモードの場合 いま、テキスト文字の部分が赤色、即ち、
R′=“1”、G′=“0”、B′=“0”であり、この
期間をT1とする。また、上記テレテキスト受
信機内の図示しないブランキング信号発生回路
からブランキング信号(以下に、BLK信号と
記す)=“0”が制御信号発生回路31に印加さ
れているとする。
In the case of MIX mode, the text characters are now red, i.e.
R'="1", G'="0", and B'="0", and this period is defined as T1 . It is also assumed that a blanking signal (hereinafter referred to as a BLK signal) = "0" is applied to the control signal generating circuit 31 from a blanking signal generating circuit (not shown) in the teletext receiver.

期間T1において、制御信号発生回路31は、
(BLK+R′+G′+B′)=“0”+“1”+“0”+
“0”=“1”信号を各インバータ32−R,3
2−G,32−Bに共通に印加し、該信号
“1”は、各インバータ32−R,32−G,
32−Bにより“0”に反転され、この信号
“0”は、それぞれ、各増幅回路30−R,3
0−G,30−Bにおける入力段のPNPトラ
ンジスタ(第5図中、Tr−1と記す)のベー
スに印加される。また、該制御信号発生回路3
1は、′=“0”、′=“1”、′=“1”信号
をそれぞれナンドゲート34−R,34−G,
34−Bの他方の入力端子に印加するととも
に、上記(BLK+R′+G′+B′)=“1”信号を、
各ナンドゲート34−R,34−G,34−B
の一方の入力端子に印加し、よつて、各ナンド
ゲート34−R,34−G,34−Bは、それ
ぞれ、論理決定した“1”、“0”、“0”信号
を、それぞれ各増幅回路30−R,30−G,
30−Bにおける出力段のNPNトランジスタ
(第5図中、Tr−2と記す)のコレクタに印加
する。
During period T1 , the control signal generation circuit 31:
(BLK+R′+G′+B′)=“0”+“1”+“0”+
“0” = “1” signal to each inverter 32-R, 3
2-G, 32-B, and the signal "1" is applied to each inverter 32-R, 32-G,
32-B, and this signal "0" is inverted to "0" by the amplifier circuits 30-R and 30-B, respectively.
It is applied to the base of the PNP transistor (denoted as Tr-1 in FIG. 5) in the input stage at 0-G and 30-B. Further, the control signal generation circuit 3
1 sends the ′=“0”, ′=“1”, and ′=“1” signals to the NAND gates 34-R, 34-G, and
34-B to the other input terminal, and the above (BLK+R′+G′+B′)=“1” signal,
Each NAND gate 34-R, 34-G, 34-B
Therefore, each NAND gate 34-R, 34-G, 34-B applies the logically determined "1", "0", "0" signal to each amplifier circuit, respectively. 30-R, 30-G,
It is applied to the collector of the NPN transistor (denoted as Tr-2 in FIG. 5) in the output stage at 30-B.

この結果、増幅回路30−Rにおいては、ト
ランジスタTr−1のベースに、クロマICから
のR信号が印加され、該トランジスタTr−1
のコレクタに、該R信号に応じた電圧が出力さ
れ、この電圧は、当該増幅回路30−Rのトラ
ンジスタTr−2のベースに印加される。さら
に、このトランジスタTr−2には、インバー
タ32−Rから“0”信号が印加されて、該ト
ランジスタTr−2はベース電位が低下してカ
ツトオフされ、よつて、このトランジスタTr
−2のコレクタ出力は、第7図bに示すよう
に、略零となる。さらに、このコレクタ出力
に、ナンドゲート34−Rから“1”信号が印
加され、該コレクタ電圧、即ち、当該増幅回路
30−Rの出力端子33−Rには、第7図cに
示すように高い電圧、即ち、テキスト文字の部
分の赤色成分に相当した電圧が表われる。
As a result, in the amplifier circuit 30-R, the R signal from the chroma IC is applied to the base of the transistor Tr-1, and the transistor Tr-1
A voltage corresponding to the R signal is output to the collector of the amplifier circuit 30-R, and this voltage is applied to the base of the transistor Tr-2 of the amplifier circuit 30-R. Further, a "0" signal is applied from the inverter 32-R to this transistor Tr-2, and the base potential of this transistor Tr-2 decreases and is cut off, so that this transistor Tr-2 is cut off.
The collector output of -2 becomes approximately zero, as shown in FIG. 7b. Further, a "1" signal is applied to this collector output from the NAND gate 34-R, and the collector voltage, that is, the output terminal 33-R of the amplifier circuit 30-R has a high voltage as shown in FIG. 7c. A voltage appears, ie a voltage corresponding to the red component of the text character portion.

一方、増幅回路30−Gにおいては、トラン
ジスタTr−1のベースに、クロマICからのG
信号が印加され、該トランジスタTr−1のコ
レクタ、したがつてトランジスタTr−2のベ
ースには、上述の増幅回路30−Rにおけると
同様にして該G信号に応じた電圧が表われると
ともに、インバータ32−Gから“0”信号が
トランジスタTr−2のベースに印加され、該
トランジスタTr−2はカツトオフされ、よつ
て、このトランジスタTr−2のコレクタ出力
は、上述の増幅回路30−Rにおけるトランジ
スタTr−2のコレクタ出力と同様にして、略
零となる。さらに、このトランジスタTr−2
のコレクタには、ナンドゲート34−Gから
“0”信号が印加され、上述の増幅回路30−
Rにおける場合と異なり、該トランジスタTr
−2のコレクタ出力、したがつて、出力端子3
3−Gの電圧は略零とされる。即ち、当該テレ
ビジヨン画像信号の緑色成分のうち、重畳しよ
うとするテキスト文字の部分(赤色成分)に相
当する部分がキラーされる。
On the other hand, in the amplifier circuit 30-G, G from the chroma IC is applied to the base of the transistor Tr-1.
A signal is applied, and a voltage corresponding to the G signal appears at the collector of the transistor Tr-1, and therefore at the base of the transistor Tr-2, in the same way as in the amplifier circuit 30-R described above. A "0" signal is applied from 32-G to the base of transistor Tr-2, and the transistor Tr-2 is cut off. Therefore, the collector output of this transistor Tr-2 is applied to the base of the transistor Tr-2 in the above-mentioned amplifier circuit 30-R. Similar to the collector output of Tr-2, it becomes approximately zero. Furthermore, this transistor Tr-2
A "0" signal is applied from the NAND gate 34-G to the collector of the amplifier circuit 30-G.
Unlike the case in R, the transistor Tr
−2 collector output, therefore output terminal 3
The voltage of 3-G is approximately zero. That is, of the green component of the television image signal, a portion corresponding to the text character portion (red component) to be superimposed is killed.

また、増幅回路30−Bにおいても、上述し
た増幅回路30−Gにおけると同様にして、出
力段のトランジスタTr−2のコレクタには、
ナンドゲート34−Bから信号“0”が印加さ
れ、よつて、当該テレビジヨン画像信号の青色
成分のうち、重畳しようとするテキスト文字の
部分(赤色成分)に相当する部分がキラーされ
る。
Also, in the amplifier circuit 30-B, similarly to the above-mentioned amplifier circuit 30-G, the collector of the output stage transistor Tr-2 is connected to the collector of the output stage transistor Tr-2.
A signal "0" is applied from the NAND gate 34-B, thereby killing a portion of the blue component of the television image signal that corresponds to the text character portion (red component) to be superimposed.

この結果、期間T1においては、駆動回路1
2におけるCRT13のRカソード端子と接続
されたトランジスタ(図示しない)は、重畳装
置の出力端子33−Rから(R+R′)を受け
てオンとされる一方、該CTR13のG,Bカ
ソード端子とそれぞれ接続されたトランジスタ
(図示しない)は、ともに、出力端子33−G,
33−Bから、略零の信号を受けてオフとされ
る。よつて、CRT13の画面には、第8図中、
領域Aに示すように、当該テレビジヨン画像に
テキスト文字の赤色部分が重畳して映出され、
かつ、該テレビジヨン画像におけるテキスト文
字の重畳部分の緑色(G)成分、および青色(B)成分
は上述したようにしてキラーされ、この重畳部
分は混色を生じることなく正しく赤色のテキス
ト文字の部分を表示する。
As a result, in period T 1 , drive circuit 1
A transistor (not shown) connected to the R cathode terminal of the CRT 13 in No. 2 is turned on by receiving (R+R') from the output terminal 33-R of the superimposing device, and is connected to the G and B cathode terminals of the CTR 13, respectively. The connected transistors (not shown) both have output terminals 33-G,
It receives a substantially zero signal from 33-B and is turned off. Therefore, on the screen of CRT13, in Figure 8,
As shown in area A, the red portion of the text is displayed superimposed on the television image,
In addition, the green (G) component and the blue (B) component of the overlapping portion of text characters in the television image are killed as described above, and this overlapping portion is correctly colored red without causing color mixture. Display.

次に、テキスト文字の部分が緑色、即ち、
R′=“0”、G′=“1”、B′=0である期間T2
ついての動作を説明する。なお、BLK=“0”
であるとする。
Next, the text characters are green, i.e.
The operation for period T2 in which R'=“0”, G’=“1”, and B’=0 will be explained. In addition, BLK="0"
Suppose that

期間T2においては、上述した期間T1におけ
ると同様にして、制御信号発生回路31は、各
インバータ32−R,32−G,32−Bに、
共通に、(BLK+R′+G′+B′)=“0”+“0”+
“1”+“0”+“0”=“1”信号を印加する一方、
ナンドゲート34−Bの2つの入力端子に、
(BLK+R′+G′+B′)=“1”、および′=“0”
を印加し、かつ、各ナンドゲート34−R,3
4−Bの2つの入力端子に、それぞれ、“1”
と′=“1”、“1”と′=“1”を印加する。
よつて、各ナンゲート34−Gと34−Rおよ
び34−Bとからは、それぞれ、各増幅回路3
0−Gと30−Rおよび30−Bとにおける出
力段のトランジスタTr−2のコレクタに信号
“1”と“0”および“0”とが印加される。
During period T 2 , in the same manner as in period T 1 described above, the control signal generation circuit 31 supplies each inverter 32-R, 32-G, and 32-B with
Commonly, (BLK+R′+G′+B′)=“0”+“0”+
While applying “1” + “0” + “0” = “1” signal,
To the two input terminals of NAND gate 34-B,
(BLK+R′+G′+B′)=“1” and′=“0”
is applied, and each NAND gate 34-R, 3
“1” to each of the two input terminals of 4-B
and '="1", "1" and '="1" are applied.
Therefore, each amplifier circuit 3 is connected to each amplifier circuit 3 from each number gate 34-G, 34-R, and 34-B.
Signals "1", "0" and "0" are applied to the collectors of the output stage transistors Tr-2 in 0-G, 30-R and 30-B.

上記増幅回路30−Gは、前述した期間T1
における増幅回路30−Rと同様にして、出力
端子33−Gに、(G+G′)信号を送出すると
ともに、他の増幅回路30−Rおよび30−B
のコレクタ出力はともに略零であり、したがつ
て、出力端子33−R、および33−Bは、と
もに、略零とされる。
The amplifier circuit 30-G operates during the above-mentioned period T 1
In the same way as the amplifier circuit 30-R in , the (G+G') signal is sent to the output terminal 33-G, and the other amplifier circuits 30-R and 30-B
The collector outputs of both are approximately zero, therefore, the output terminals 33-R and 33-B are both approximately zero.

なお、この期間T2において、上述の混色を
抑止する動作の一例として、上記増幅回路30
−Rにおける出力段のトランジスタTr−2の
コレクタ出力を、第7図cに示す。
Note that during this period T2 , as an example of an operation for suppressing the above-mentioned color mixture, the amplifier circuit 30
The collector output of the transistor Tr-2 in the output stage at -R is shown in FIG. 7c.

この結果、上記駆動回路12においてCRT
13のGカソード端子と接続したトランジスタ
(図示しない)がオンとされるとともに、CRT
13のRおよびBカソード端子とそれぞれ接続
したトランジスタ(図示しない)は、ともに、
オフとされる。よつて、CRT13の画面には、
第8図中、領域Bで示すように、上述の期間
T1におけると同様にして、当該テレビジヨン
画像に、テキスト文字の緑色部分が、該テレビ
ジヨン画像の赤色および緑色成分と混色するこ
となく、重畳して表示される。
As a result, in the drive circuit 12, the CRT
A transistor (not shown) connected to the G cathode terminal of No. 13 is turned on, and the CRT
The transistors (not shown) connected to the R and B cathode terminals of No. 13 are both:
It is considered off. Therefore, on the CRT13 screen,
As shown in area B in Figure 8, the above period
As in T1 , the green portion of the text character is displayed superimposed on the television image without color mixing with the red and green components of the television image.

さらに、期間T3において、テキスト文字の
部分が青色、即ち、R′=“0”、G′=“0”、
B′=“1”であり、かつ、BLK=“0”である
場合には、上述した期間T1,T2におけると同
様にして、テキスト文字の青色部分が、当該テ
レビジヨン画像の赤色成分および緑色成分と混
色することなく、該テレビジヨン画像に重畳し
て表示される。
Furthermore, in period T 3 , the text character part is blue, that is, R′=“0”, G′=“0”,
When B′=“1” and BLK=“0”, the blue part of the text character is the red component of the television image in the same way as in the periods T 1 and T 2 described above. and is displayed superimposed on the television image without color mixing with the green component.

なお、この期間T3において、上述の混色を
抑止する動作を一例として、上記増幅回路30
−Rにおける出力段のトランジスタTr−2の
コレクタ出力を、第7図cに示す。
In addition, in this period T3 , the above-mentioned operation of suppressing color mixture is taken as an example, and the above-mentioned amplifier circuit 30
The collector output of the transistor Tr-2 in the output stage at -R is shown in FIG. 7c.

一方、上記期間T1において、テキスト文字
の部分の赤色成分を表わすR′信号と共に、該
文字の部分の緑色成分、および青色成分を表わ
すG′=“1”、およびB′=“1”信号が、制御信
号発生回路31に印加されたときには、上述し
たと同様にして、各増幅回路30−R,30−
G,30−Bにおける出力段のトランジスタ
Tr−2のコレクタ出力に、それぞれ、ナンド
ゲート34−R,34−G,34−Bから
“1”、“1”、“1”信号が印加され、かつ、当
該テキスト文字の部分がテレビジヨン画像の色
信号と混色することなく、出力端子33−R,
33−G,33−Bには、それぞれ、(R+
R′)、(G+G′)、(B+B′)が表われる。この
結果、上述した駆動回路12の動作にもとづい
て、CRT13の画面には、テレビジヨン画像
のうち、当該テキスト文字の部分に相当する部
分が白色で映出される。この様子を、第8図
中、領域cで示す。
On the other hand, in the above period T1 , along with the R' signal representing the red component of the text character part, the G' = "1" and B' = "1" signals representing the green component and blue component of the character part. is applied to the control signal generation circuit 31, each amplifier circuit 30-R, 30-
Output stage transistor in G, 30-B
"1", "1", "1" signals are applied to the collector output of Tr-2 from NAND gates 34-R, 34-G, and 34-B, respectively, and the text character part is a television image. output terminal 33-R, without color mixing with the color signal of
33-G and 33-B each have (R+
R'), (G+G'), and (B+B') appear. As a result, based on the operation of the drive circuit 12 described above, the portion of the television image corresponding to the text character portion is displayed in white on the screen of the CRT 13. This state is shown by area c in FIG.

また、たとえば、上記期間T1において、テ
レテキスト受信機内に設けられたブランキング
発生回路(図示しない)からBLK=“1”信号
が出力されたときには、この信号BLK=“1”
は、制御指令信号発生回路31の他に、上述の
クロマICにも印加され、該クロマICからの復
調色信号の出力が停止する。この結果、上述の
CRTP13の画面には、第8図中、領域Dで示
すように、当該テキスト文字の部分を表示す画
素領域内に、黒色を背景としたテキスト文字の
赤色部分が映出される。
Further, for example, when a BLK="1" signal is output from a blanking generation circuit (not shown) provided in the teletext receiver during the period T1 , this signal BLK="1" is output.
is applied to the above-mentioned chroma IC in addition to the control command signal generation circuit 31, and the output of the demodulated color signal from the chroma IC is stopped. As a result, the above
On the screen of the CRTP 13, as shown by area D in FIG. 8, a red portion of the text character against a black background is displayed in a pixel area that displays the text character portion.

TEXTモードの場合 当該テレビ受像機におけるクロマICから各
増幅回路30−R,30−G,30−Bへの色
信号R,G,Bの入力が禁止され、かつ、上述
したテレテキスト受信機内のブランキング信号
発生回路(図示しない)から、制御信号発生回
路31にBLK=“1”信号が印加される。ま
た、上記テレテキスト受信機から制御信号発生
回路31に、当該テレテキスト受信機が受信し
たテキスト文字を表わす、R′信号、G′信号、
B′信号が印加される。
In the case of TEXT mode, the input of color signals R, G, and B from the chroma IC to each amplifier circuit 30-R, 30-G, and 30-B in the TV receiver is prohibited, and A BLK="1" signal is applied to the control signal generation circuit 31 from a blanking signal generation circuit (not shown). Further, from the teletext receiver, the control signal generation circuit 31 receives an R' signal, a G' signal, and a G' signal representing the text characters received by the teletext receiver.
B′ signal is applied.

上記テキスト文字の部分が赤色、即ち、
R′=“1”、G′=“0”、B′=“0”であると、制
御信号発生回路31から、(BLK+R′+G′+
B′)=(“1”+“1”+“0”+“0”)=“1”
信号
が、インバータ32−R,32−G,32−B
を介して、各増幅回路30−R,30−G,3
0−Bにおける出力段のトランジスタTr−2
のベースに印加される。また、上記(BLK+
R′+G′+B′)=“1”信号が各ナンドゲート3
4−R,34−G,34−Bの一方の入力端子
に印加されるとともに、制御信号発生回路31
から該各ナンドゲートの他方の入力端子に、そ
れぞれ、′=“0”、′=“1”、′=“1”が
印加される。よつて、これ等のナンドゲート3
4−R,34−G,34−Bから、出力信号
“1”、“0”、“0”が、それぞれ、各増幅回路
30−R,30−G,30−Bにおける出力段
のトランジスタTr−2のコレクタに印加され
る。
The above text characters are red, i.e.
When R′=“1”, G′=“0”, and B′=“0”, the control signal generation circuit 31 generates (BLK+R′+G′+
B') = (“1” + “1” + “0” + “0”) = “1”
The signal is inverter 32-R, 32-G, 32-B
Each amplifier circuit 30-R, 30-G, 3
Output stage transistor Tr-2 at 0-B
is applied to the base of In addition, the above (BLK+
R′+G′+B′)=“1” signal is for each NAND gate 3
It is applied to one input terminal of 4-R, 34-G, 34-B, and the control signal generation circuit 31
'="0", '="1", and '="1" are respectively applied to the other input terminal of each NAND gate. Therefore, these Nand Gate 3
Output signals "1", "0", "0" from 4-R, 34-G, 34-B are output to the output stage transistor Tr in each amplifier circuit 30-R, 30-G, 30-B, respectively. -2 collector.

この結果、増幅回路30−Rのコレクタ、即
ち、出力端子33−Rには、(R+R′)=(0+
R′)=R′が表われる一方、他の出力端子33−
G,33−Bには、ともに、略零電圧が表われ
る。これ等の出力信号、R′、0,0は、上記
駆動回路12に印加され、よつて、CRT13
の画面には、第8図中、領域Eに示すように、
当該テキスト文字の部分を表示する画素領域内
に、黒色を背景としたテキスト文字の赤色部分
が映出される。
As a result, (R+R')=(0+
R') = R' appears, while the other output terminal 33-
Substantially zero voltage appears in both G and 33-B. These output signals, R', 0, 0, are applied to the drive circuit 12, and thus the CRT 13
On the screen, as shown in area E in Figure 8,
A red portion of the text character against a black background is displayed within the pixel area displaying the portion of the text character.

また、テレテキスト受信機からのテキスト文
字の部分が、白色、即ち、R′=“1”、G′=
“1”、B′=“1”である場合、あるいは、青
色、即ち、K′=“0”、G′=“0”、B=“1”で
ある場合、あるいは、緑色、即ち、R′=“0”、
G′=“1”、B′=“0”である場合には、それぞ
れ、第8図中、領域F,G,Hに示されるよう
に、CRT13の画面上に表示される。
Also, the text character part from the teletext receiver is white, i.e., R′=“1”, G′=
"1", B'="1", or blue, that is, K'="0", G'="0", B="1", or green, that is, R ′=“0”,
When G'="1" and B'="0", they are displayed on the screen of the CRT 13 as shown in areas F, G, and H in FIG. 8, respectively.

PICモードの場合 制御信号発生回路31はオフ状態とされ、この
制御信号発生回路31からは、(BLK+B′+R′+
B′)信号、および、′,′,′信号が出力さ
れない。よつて、各増幅回路30−R,30−
G,30−Bは、当該テレビ受像機におけるクロ
マICからのテレビジヨン画像を表わすR信号、
G信号、B信号を受け、これ等の色信号を増幅率
=1で増幅、即ち、これ等を色信号を変化させる
ことなく、各色信号をそれぞれ出力端子33−
R,33−G,33−Bを介して、CRT駆動回
路12に印加する。よつて、CRT13の画面に
は、当該テレビ受像機が受信したカラーテレビジ
ヨン画像のみが映出される。
In the case of PIC mode, the control signal generation circuit 31 is turned off, and from this control signal generation circuit 31, (BLK+B'+R'+
B′) signal and ′, ′, ′ signal are not output. Therefore, each amplifier circuit 30-R, 30-
G, 30-B is an R signal representing a television image from the Chroma IC in the television receiver;
Upon receiving the G signal and B signal, these color signals are amplified with an amplification factor of 1, that is, each color signal is outputted to the output terminal 33- without changing the color signal.
It is applied to the CRT drive circuit 12 via R, 33-G, and 33-B. Therefore, only the color television image received by the television receiver is displayed on the screen of the CRT 13.

つぎに、上記クロマICが3つの色差信号R−
Y,G−Y,B−Yと輝度信号Yとを出力する形
式の色信号復調回路である場合における重畳装置
の具体的な一例を、第9図に示す。
Next, the chroma IC generates three color difference signals R-
FIG. 9 shows a specific example of a superimposing device in the case of a color signal demodulation circuit of a type that outputs Y, G-Y, B-Y and a luminance signal Y.

なお、第9図において、第5図と等価の部分に
は、同一符号を付して説明を省略する。
Note that in FIG. 9, parts equivalent to those in FIG. 5 are given the same reference numerals and explanations will be omitted.

第9図において、前述したように、基本回路1
5と等価の増幅回路30−R,30−G,30−
B,30−Yが設けられ、これ等の増幅回路にお
ける各入力段のトランジスタTr−1のベースに
は、それぞれ、上記受信装置12(第3図参照)
内のクロマICから、当該テレビ受像機が受信し
たテレビジヨン画像の復調された色信号にもとづ
き公知の方法で生成された色差信号R−Y,G−
Y,B−Y、および輝度信号Yが入力されるよう
に接続されている。
In FIG. 9, as mentioned above, basic circuit 1
Amplification circuits 30-R, 30-G, 30- equivalent to 5
B, 30-Y are provided, and the receiving device 12 (see FIG. 3) is provided at the base of the transistor Tr-1 of each input stage in these amplifier circuits.
The color difference signals R-Y, G- are generated from the chroma IC in a known method based on the demodulated color signals of the television image received by the television receiver.
Y, B-Y, and a luminance signal Y are connected to be input.

第9図中、1点鎖線て囲んで示す制御信号発生
回路31において、たとえば、テレテキスト受信
機(図示しない)から、テキスト文字を表わす
R′信号、G′信号、B′信号が入力されるように接
続された入力端子36−R,36−G,36−B
は、それぞれ、オープンコレクタ形のインバータ
37−R,37−G,37−Bを介して、オープ
ンコレクタ形のナンドゲート34−R,34−
G,34−Bの他方の入力端子に接続している。
また、上記テレテキスト受信機からブランキング
信号BLKが入力されるように接続された入力端
子36−BLKは、インバータ38−BLKを介し
て、2入力のナンドゲート39の一方の入力端子
と接続するとともに、上述の入力端子36−R,
36−G,36−Bは、それぞれ、インバータ3
8−R,38−G,38−Bを介して、上記ナン
ドゲート39の他方の入力端子に共通して接続し
ている。そして、ナンドゲート39の出力端子
は、上述のナンドゲート34−R,34−G,3
4−Bの一方の入力端子に、共通に、(BLK+
R′+G′+B′)信号を入力するように接続してい
る。また、ナンドゲート39の出力端子は、オー
プンコレクタ形のインバータ43と可変抵抗44
を介して、増幅回路30−Yにおける出力段のト
ランジスタTr−2のコレクタと接続している。
さらに、このナンドゲート39の一方の入力端子
は、インバータ40、およびオープンコレクタ形
のインバータ41、並びに、当該制御信号発生回
路31外に設けた可変抵抗42を介して、上記増
幅回路30−Yにおける出力段のトランジスタ
Tr−2のコレクタに、(′+′+′)信号を入力
するように接続している。
In FIG. 9, a control signal generating circuit 31 shown enclosed by a dashed line is configured to generate a text character from a teletext receiver (not shown), for example.
Input terminals 36-R, 36-G, 36-B connected to receive R' signal, G' signal, and B' signal
are connected to open collector type NAND gates 34-R, 34- via open collector type inverters 37-R, 37-G, and 37-B, respectively.
It is connected to the other input terminal of G and 34-B.
Further, the input terminal 36-BLK connected to receive the blanking signal BLK from the teletext receiver is connected to one input terminal of the two-input NAND gate 39 via the inverter 38-BLK. , the above-mentioned input terminal 36-R,
36-G and 36-B are inverter 3, respectively.
It is commonly connected to the other input terminal of the NAND gate 39 via 8-R, 38-G, and 38-B. The output terminals of the NAND gate 39 are the aforementioned NAND gates 34-R, 34-G, 3.
(BLK+) is commonly connected to one input terminal of 4-B.
It is connected to input the R′+G′+B′) signal. Further, the output terminal of the NAND gate 39 is connected to an open collector type inverter 43 and a variable resistor 44.
is connected to the collector of the transistor Tr-2 in the output stage of the amplifier circuit 30-Y.
Further, one input terminal of this NAND gate 39 is connected to the output of the amplifier circuit 30-Y via an inverter 40, an open collector inverter 41, and a variable resistor 42 provided outside the control signal generating circuit 31. stage transistor
It is connected to the collector of Tr-2 so as to input the ('+'+') signal.

上記増幅回路30−R,30−G,30−Bに
おける出力段のトランジスタTr−2のコレクタ
は、それぞれ、抵抗45−Rとキヤパシタ46−
R,45−Gと46−G,45−Bと46−Bか
ら成るフイルタ回路を介して、ナンドゲート34
−R,34−G,34−Bの出力端子に接続する
とともに、当該重畳装置における出力端子33−
R,33−G,33−Bに接続している。さら
に、上記増幅回路30−Yにおける出力段のトラ
ンジスタTr−2のコレクタは、コレクタ接地し
たPNPトランジスタ47のベース−エミツタを
介して、出力端子33−Yに接続している。
The collectors of the output stage transistors Tr-2 in the amplifier circuits 30-R, 30-G, and 30-B are connected to a resistor 45-R and a capacitor 46-, respectively.
NAND gate 34 through a filter circuit consisting of R, 45-G and 46-G, 45-B and 46-B.
-R, 34-G, 34-B, and the output terminal 33- of the superimposing device.
Connected to R, 33-G, and 33-B. Furthermore, the collector of the output stage transistor Tr-2 in the amplifier circuit 30-Y is connected to the output terminal 33-Y via the base-emitter of a PNP transistor 47 whose collector is grounded.

50は、当該重畳装置における出力端子33−
R,33−G,33−Bの出力レベルを、所定の
レベルに制御するためのクランプ回路で、このク
ランプ回路50は、第9図に示すように、上記出
力端子33−R,33−G,33−Bとそれぞれ
接続したダイオード51−R,51−G,51−
Bと、これ等のダイオードのアノードと共通に接
続したコレクタ接地のトランジスタ52と、該ト
ランジスタ52のベースに、上記制御信号発生回
路31におけるナンドゲート39の他方の入力端
子から(++)信号が入力されるように接
続した可変抵抗53と、オープンコレクタ形のイ
ンバータ54と、インバータ55とで構成したも
のである。
50 is the output terminal 33- in the superimposing device.
This clamp circuit 50 is a clamp circuit for controlling the output level of the output terminals 33-R, 33-G, and 33-B to a predetermined level, as shown in FIG. , 33-B and the diodes 51-R, 51-G, 51-, respectively connected to
A (++) signal is input from the other input terminal of the NAND gate 39 in the control signal generation circuit 31 to the transistor 52 whose collector is common to the anodes of these diodes and the base of the transistor 52. It is composed of a variable resistor 53, an open collector type inverter 54, and an inverter 55, which are connected so as to be connected to each other.

上記構成の重畳装置の動作は、基本的に、上述
した第5図の装置を用いた場合と同様、当該テレ
ビ受像機が受信したテレビジヨン画像に、重畳し
ようとするテレテキスト受信機からのテキスト文
字が、MIXモード、TEXTモード、あるいは
PICモードで、該テキスト文字がテレビジヨン画
像と混色することなく、CRT13の画面に重畳
して表示される。この重畳装置の動作は、上述し
た第5図の装置におけるとほぼ同様であり、動作
説明を省略する。
The operation of the superimposing device having the above configuration is basically the same as when using the device shown in FIG. If the characters are in MIX mode, TEXT mode, or
In the PIC mode, the text characters are displayed superimposed on the screen of the CRT 13 without color mixing with the television image. The operation of this superimposing device is almost the same as that of the device shown in FIG. 5 described above, and the explanation of the operation will be omitted.

上述したように、第5図および第8図に示す重
畳装置においては、第1の論理ゲート23(イン
バータ32−R,32−G,32−B)に印加さ
れた重畳しようとするテキスト文字の(R′+
G′+B′)信号にもとづき、当該重畳装置が接続
されたテレビ受像機から増幅回路30−R,30
−G,30−Bに入力されたテレビジヨン画像を
表わす色信号のうち、上記テキスト文字に相当す
る部分の色信号のキラーと、該テキスト文字のテ
レビジヨン画像への重畳もしくは混合との動作
を、同時的におこなうことができ、確実に、重畳
しようとするテキスト文字を、テレビジヨン画像
の赤、緑、青成分との混色を防止してテレビ受像
機の映像画面に、テレビジヨン画像に重畳した状
態で鮮明に映出することができる。
As described above, in the superimposition apparatus shown in FIGS. 5 and 8, the text characters to be superimposed applied to the first logic gate 23 (inverters 32-R, 32-G, 32-B) are (R′+
G'+B') Based on the signal, the amplifier circuits 30-R, 30 are
-G, 30-B, among the color signals representing the television image input, the operation of killing the color signal of the part corresponding to the text characters and superimposing or mixing the text characters on the television image. This can be done simultaneously and reliably superimposes the text characters to be superimposed onto the television image on the television receiver's video screen while preventing color mixing with the red, green, and blue components of the television image. It is possible to display clear images even when

また、上記構成の重畳装置においては、テレビ
ジヨン画像信号のうちテキスト文字の重畳しよう
とする部分の遮断、および、該テレビジヨン画像
信号とテキスト文字との混合を、従来形式の装置
におけるように、別体のスイツチ手段と混合手段
とでおこなうことなく、一体化した増幅回路30
−R,30−G,30−Bでおこなえるようにし
たから、構成部分間の接続リード線を必要最小限
に短かくすることができ、それだけ、構成部分間
に転送される色信号に雑音が誘起されるのを抑制
して、テレビ受像機の画面に良質の画像を映出す
ることができる。
Furthermore, in the superimposing device having the above configuration, the portion of the television image signal on which text characters are to be superimposed is cut off, and the television image signal and the text characters are mixed, as in conventional devices. The amplifier circuit 30 is integrated without using separate switching means and mixing means.
-R, 30-G, and 30-B, the connecting lead wires between the component parts can be shortened to the minimum necessary length, which reduces noise in the color signals transferred between the component parts. It is possible to display a high-quality image on the screen of a television receiver by suppressing the occurrence of this phenomenon.

さらには、上記構成の重畳装置は、既存のテレ
ビ受像機におけるクロマICと、CRT駆動用の駆
動回路とに単に、それぞれ、当該重畳装置におけ
る増幅回路の入力端子と当該装置の出力端子とを
接続するだけで、当該テレビ受像機のシヤーシに
設けられた回路構成を変更することなく、いわゆ
るプラグ−イン方式で簡単に装着できる。
Furthermore, the superimposition device with the above configuration simply connects the input terminal of the amplifier circuit in the superimposition device and the output terminal of the device to the chroma IC in the existing television receiver and the drive circuit for driving the CRT, respectively. It can be easily installed in a so-called plug-in manner without changing the circuit configuration provided on the chassis of the television receiver.

なお、上述の実施例においては、カラーテレビ
ジヨン画像に、カラーテキスト文字を重畳する場
合について説明したが、モノクロテレビジヨン画
像に、モノクロテキスト文字を重畳する場合に
は、当該重畳装置におけるテレビジヨン画像信号
のR,G,B用の入力端子に、共通に、モノクロ
テレビジヨン信号の復調された画像信号を印加す
るとともに、制御信号発生回路におけるテキスト
文字信号のR,G,B用の入力端子に、共通に、
モノクロテキスト文字信号を印加するようにすれ
ば、当該重畳装置は、カラー用およびモノクロ用
に共用することができる。
In the above embodiment, the case where color text characters are superimposed on a color television image has been described. However, when monochrome text characters are superimposed on a monochrome television image, the television image in the superimposition device is A demodulated image signal of a monochrome television signal is commonly applied to input terminals for R, G, and B signals, and a demodulated image signal of a monochrome television signal is commonly applied to input terminals for R, G, and B text character signals in a control signal generation circuit. , in common,
By applying a monochrome text character signal, the superimposition device can be used in both color and monochrome applications.

以上の説明から明らかなように、この発明によ
れば、少なくとも2つのトランジスタを用いて増
幅率が1となるように構成した増幅回路の入力端
子に復調されたテレビジヨン画像信号を印加する
一方、第1の制御回路により文字・図形等の重畳
用映像情報にもとづき生成され、テレビジヨン画
像信号のうち重畳用映像信号に相当する部分を遮
断する遮断信号を上記増幅回路の出力段のトラン
ジスタのベースに印加するとともに、該出力段の
トランジスタの出力端子に、第2の制御回路によ
り生成された重畳用映像情報を表わす信号を印加
するようにして、テレビジヨン画像信号のうち重
畳用映像情報信号に相当する部分の遮断、および
テレビジヨン画像信号と重畳用映像情報信号との
混合を、同時的に上記増幅回路でおこなうように
したから、従来形式の重畳装置によるよりも雑音
の発生を抑制してより鮮明に、テレビジヨン受像
機の映像画面に、テレビジヨン画像信号と共に、
あるいは、単独で、上記文字・図形等の映像情報
を映出できるという優れた利点がある。
As is clear from the above description, according to the present invention, while applying a demodulated television image signal to the input terminal of an amplifier circuit configured using at least two transistors so that the amplification factor is 1, A first control circuit generates a cutoff signal based on superimposition video information such as characters and figures, and transmits a cutoff signal that cuts off a portion of the television image signal corresponding to the superimposition video signal to the base of the transistor in the output stage of the amplifier circuit. At the same time, a signal representing the superimposition video information generated by the second control circuit is applied to the output terminal of the transistor of the output stage, so that the superimposition video information signal of the television image signal is applied to the output terminal of the transistor in the output stage. Since the corresponding portions are cut off and the television image signal and the video information signal for superimposition are simultaneously mixed using the amplifier circuit described above, noise generation is suppressed more than with conventional superimposing devices. The image is displayed more clearly on the video screen of the television receiver along with the television image signal.
Alternatively, it has the excellent advantage of being able to display video information such as the above-mentioned characters and figures by itself.

また、単に、上記増幅回路の入力端子を、既存
のテレビジヨン受像機におけるテレビジヨン画像
信号の復調回路の出力端子に接続するとともに、
該増幅回路の出力端子を、上記テレビジヨン受像
機における映像装置の入力端子に接続するだけ
で、当該テレビジヨン受像機の回路構成を変更す
る必要もなく簡単に該テレビジヨン受像機に取り
付けることができるという利点もある。
Alternatively, simply connecting the input terminal of the amplifier circuit to the output terminal of a demodulation circuit for a television image signal in an existing television receiver,
By simply connecting the output terminal of the amplifier circuit to the input terminal of the video device in the television receiver, it can be easily installed in the television receiver without changing the circuit configuration of the television receiver. There is also the advantage of being able to do so.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は、従来の代表的な重畳装
置の基本的構成を示す図、第3図は、この発明に
係る重畳装置を適用した場合のテレビジヨンシス
テムの全体の構成を示すブロツク図、第4図は、
第3図の重畳装置の基本的構成を示すブロツク回
路図、第5図は、第3図の重畳装置の具体的な回
路の一例を示す電気回路図、第6図は、第5図の
電気回路の機能を表わすヴエイツチ(VEITCH)
図、第7図a,b、およびcは、第5図の回路に
おける増幅回路の動作を説明するための信号波形
図、第8図は、第6図の重畳装置を用いた場合に
おけるテレビジヨン受像機の映像画面に映出され
る像の映出モードを説明するための図、第9図
は、この発明に係る重畳装置のもう1つの具体的
な例を示す電気回路図である。 10……この発明に係る重畳装置、11……テ
レビジヨン受像機における受信装置、12……
CRT用の駆動回路、13……カラー式のCRT、
15……この発明に係る重畳装置の基本回路、1
6……PNPトランジスタ、17……NPNトラン
ジスタ、23……第1の論理ゲートIC、25…
…第2の論理ゲートIC、30−R,30−G,
30−B,30−Y……増幅回路、31……制御
信号発生回路、32−R,32−G,32−B,
32−Y……インバータ、33−R,33−G,
33−B,33−Y……出力端子、34−R,3
4−G,34−Y……ナンドゲート、36−
BLK,36−R,36−G,36−B……制御
信号発生回路の入力端子、50……クランプ回
路、R,G,B……テレビジヨン信号の復調され
た赤、緑、青成分を表わす色信号、Y……輝度信
号、R−Y,G−Y,B−Y……色差信号、
BLK……ブランキング信号、R′,G′,B′……テ
キスト文字又は図形の赤、緑、青成分を表わす色
信号、A,B,…,F,G……映像画面上の1つ
の画素に相当した領域。
1 and 2 are diagrams showing the basic configuration of a typical conventional superimposing device, and FIG. 3 is a block diagram showing the overall configuration of a television system to which the superimposing device according to the present invention is applied. Figure 4 is
FIG. 3 is a block circuit diagram showing the basic configuration of the superimposing device, FIG. 5 is an electric circuit diagram showing an example of a specific circuit of the superimposing device shown in FIG. VEITCH that represents the function of a circuit
7a, b, and c are signal waveform diagrams for explaining the operation of the amplifier circuit in the circuit of FIG. 5, and FIG. 8 is a signal waveform diagram for explaining the operation of the amplifier circuit in the circuit of FIG. FIG. 9, which is a diagram for explaining the display mode of the image displayed on the video screen of the receiver, is an electric circuit diagram showing another specific example of the superimposing device according to the present invention. 10... Superimposition device according to the present invention, 11... Receiving device in a television receiver, 12...
CRT drive circuit, 13...color CRT,
15...Basic circuit of superimposition device according to this invention, 1
6...PNP transistor, 17...NPN transistor, 23...first logic gate IC, 25...
...Second logic gate IC, 30-R, 30-G,
30-B, 30-Y...Amplification circuit, 31...Control signal generation circuit, 32-R, 32-G, 32-B,
32-Y...Inverter, 33-R, 33-G,
33-B, 33-Y...output terminal, 34-R, 3
4-G, 34-Y...Nand Gate, 36-
BLK, 36-R, 36-G, 36-B... Input terminal of the control signal generation circuit, 50... Clamp circuit, R, G, B... Demodulated red, green, and blue components of the television signal. Representing color signal, Y...luminance signal, R-Y, G-Y, B-Y...color difference signal,
BLK...Blanking signal, R', G', B'...Color signal representing the red, green, and blue components of text characters or figures, A, B,..., F, G...One signal on the video screen. Area corresponding to pixels.

Claims (1)

【特許請求の範囲】 1 少なくとも2つのトランジスタにより増幅率
が1となるように構成され、入力段のトランジス
タのベースに復調されたテレビジヨン画像信号を
入力する増幅回路と、 上記テレビジヨン画像に重畳しようとする重畳
用映像情報信号にもとづき生成され、該テレビジ
ヨン画像信号のうち、重畳用映像情報信号に相当
する部分を遮断する遮断信号を、上記増幅回路の
出力段のトランジスタのベースに入力する第1の
制御回路と、 上記重畳用映像情報を表わす信号を、上記増幅
回路の出力段のトランジスタの出力端子に印加す
る第2の制御回路とを備え、上記増幅回路の出力
にもとづき、テレビジヨン受像機の映像画面に、
テレビジヨン画像情報と共にあるいは単独に、重
畳用映像情報を映出するようにしたことを特徴と
する文字・図形信号の重畳装置。
[Scope of Claims] 1. An amplifier circuit configured to have an amplification factor of 1 using at least two transistors and inputting a demodulated television image signal to the base of the input stage transistor; A cutoff signal that is generated based on the video information signal for superimposition that is to be superimposed and that cuts off a portion of the television image signal that corresponds to the video information signal for superimposition is input to the base of the transistor in the output stage of the amplifier circuit. a first control circuit; and a second control circuit for applying a signal representing the video information for superimposition to an output terminal of a transistor in an output stage of the amplifier circuit, on the receiver's video screen,
A text/graphic signal superimposition device characterized in that superimposition video information is displayed together with television image information or alone.
JP57041932A 1982-03-16 1982-03-16 Superposing device of character and pattern signals Granted JPS58159082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57041932A JPS58159082A (en) 1982-03-16 1982-03-16 Superposing device of character and pattern signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57041932A JPS58159082A (en) 1982-03-16 1982-03-16 Superposing device of character and pattern signals

Publications (2)

Publication Number Publication Date
JPS58159082A JPS58159082A (en) 1983-09-21
JPH035715B2 true JPH035715B2 (en) 1991-01-28

Family

ID=12621998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57041932A Granted JPS58159082A (en) 1982-03-16 1982-03-16 Superposing device of character and pattern signals

Country Status (1)

Country Link
JP (1) JPS58159082A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720253B2 (en) * 1986-10-01 1995-03-06 松下電器産業株式会社 Color difference signal switching circuit

Also Published As

Publication number Publication date
JPS58159082A (en) 1983-09-21

Similar Documents

Publication Publication Date Title
JPH037184B2 (en)
JP2968609B2 (en) Television on-screen display
US4660084A (en) Television receiver with selectable video input signals
US5206728A (en) Television system having an ultrablack video signal blanking level for an on-screen character display
JPH0787354A (en) Beam-scanning-speed modulation apparatus with svm disabling circuit
JPH035715B2 (en)
JP2929048B2 (en) Television equipment
JPS6024631B2 (en) signal mixing device
JPH0157868B2 (en)
JPS63189086A (en) Television receiver
JPS643431B2 (en)
JP2558633B2 (en) Television receiver
KR830000790B1 (en) Color TV Receiver
JPH0321109Y2 (en)
JP2944385B2 (en) Television receiver
JPH06141332A (en) Television receiver
KR880003611Y1 (en) T.v.mode display-circuit
JPH0331994Y2 (en)
JP2507710Y2 (en) PIP TV receiver
JP4304738B2 (en) Television receiver
JPH0437269A (en) Video switching circuit
JPH04291582A (en) Video signal display
JPS63236483A (en) Screen display circuit
JPH06233210A (en) On-screen display circuit
JPS58222674A (en) Controller of television signal