JPH0354382B2 - - Google Patents

Info

Publication number
JPH0354382B2
JPH0354382B2 JP57203626A JP20362682A JPH0354382B2 JP H0354382 B2 JPH0354382 B2 JP H0354382B2 JP 57203626 A JP57203626 A JP 57203626A JP 20362682 A JP20362682 A JP 20362682A JP H0354382 B2 JPH0354382 B2 JP H0354382B2
Authority
JP
Japan
Prior art keywords
image
patterns
input device
display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57203626A
Other languages
Japanese (ja)
Other versions
JPS5994180A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57203626A priority Critical patent/JPS5994180A/en
Publication of JPS5994180A publication Critical patent/JPS5994180A/en
Publication of JPH0354382B2 publication Critical patent/JPH0354382B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は帳票上の画像を光学的に取込み光電
変換することにより画像パターンを得る画像入力
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an image input device that obtains an image pattern by optically taking in an image on a form and photoelectrically converting it.

〔従来技術〕[Prior art]

従来の画像入力装置は、帳票上の画像を光学的
に走査し、帳票からの反射光を電気信号に変換
し、この電気信号を単一のスライスレベルで2値
化することにより画像パターンとし、この画像パ
ターンを表示装置に表示し、オペレータが確認し
てから記憶装置あるいは外部装置に格納あるいは
出力していた。この装置の場合、スライスレベル
に合つた画像のみが鮮明となる欠点がある。
A conventional image input device optically scans an image on a form, converts reflected light from the form into an electrical signal, and converts this electrical signal into an image pattern by binarizing it at a single slice level. This image pattern is displayed on a display device, checked by an operator, and then stored in a storage device or an external device or output. This device has the disadvantage that only images that match the slice level are clear.

また、光電変換部から出力される電気信号の振
幅や、2値化回路のスライスレベルを可変にする
手段を持つ装置もあるが、このような装置の場合
帳票を何回か搬送し、その中で最適な信号の振幅
あるいは2値化のためのスライスレベルを選択す
る方式であるため、操作が複雑となる欠点を有し
ている。
There are also devices that have means to vary the amplitude of the electrical signal output from the photoelectric conversion section and the slice level of the binarization circuit, but in such devices, the form is conveyed several times and the Since this method selects the optimum signal amplitude or slice level for binarization, it has the disadvantage that the operation is complicated.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、入力画像の画質を簡単に選
択できる機能を有する画像入力装置を提供するこ
とである。
An object of the present invention is to provide an image input device having a function of easily selecting the image quality of an input image.

〔発明の概要〕[Summary of the invention]

この発明の特徴とするところは、帳票を光学的
に走査して得られる光電変換信号を多数のスライ
スレベルで2値化して記憶し、これら2値化され
た画像パターンを表示し、比較できるようにする
ことにある。
The feature of this invention is that a photoelectric conversion signal obtained by optically scanning a form is binarized and stored at a large number of slice levels, and these binarized image patterns can be displayed and compared. It is to make it.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を図面を参照して詳細
に説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例における画像入力装
置の構成を示すブロツク図である。第2図は光電
変換された画像のアナログ信号波形を示す図であ
る。第3図はアナログ信号を多値のデイジタル信
号に変換した信号とスライスレベルとの関係を示
す図である。第4図は複数のスライスレベルで2
値化された信号の記憶装置への取込みタイミング
を示す図である。第5図は記憶装置に取込まれた
画像パターンを示す図である。第6図は複数のス
ライスレベルで取込んだ画像パターンを同時に表
示した例を示す図である。第7図は複数のスライ
スレベルで取込まれた画像パターンを順次表示し
ていく例を示す図である。
FIG. 1 is a block diagram showing the configuration of an image input device in one embodiment of the present invention. FIG. 2 is a diagram showing an analog signal waveform of a photoelectrically converted image. FIG. 3 is a diagram showing the relationship between a signal obtained by converting an analog signal into a multivalued digital signal and the slice level. Figure 4 shows 2 slices at multiple slice levels.
FIG. 3 is a diagram showing the timing at which a digitized signal is taken into a storage device. FIG. 5 is a diagram showing an image pattern taken into the storage device. FIG. 6 is a diagram showing an example in which image patterns captured at a plurality of slice levels are displayed simultaneously. FIG. 7 is a diagram showing an example in which image patterns captured at a plurality of slice levels are sequentially displayed.

第1図において帳票走行機構1は電動で読み取
られるべき帳票2を搬送する。帳票2は搬送中、
帳票2上に記録された原画3を光学的に走査され
る。すなわちランプ4は原画3を照射し、その反
射光を結像レンズ5で光電変換素子6の上に映
す。帳票2を搬送することにより原画3の照射位
置が逐次進行する。光電変換素子6は例えば1次
元半導体CCDセンサで構成され、情報取込み/
格納タイミング発生回路11からのタイミング信
号により、順次結像された原画3の黒白に応じた
電気信号を信号増幅回路7に送る。
In FIG. 1, a form traveling mechanism 1 electrically transports a form 2 to be read. Form 2 is being transported.
An original image 3 recorded on a form 2 is optically scanned. That is, the lamp 4 illuminates the original image 3, and the reflected light is projected onto the photoelectric conversion element 6 by the imaging lens 5. By conveying the form 2, the irradiation position of the original image 3 advances one by one. The photoelectric conversion element 6 is composed of, for example, a one-dimensional semiconductor CCD sensor, and is capable of capturing information/
Based on the timing signal from the storage timing generation circuit 11, electric signals corresponding to the black and white of the original image 3 that are sequentially formed are sent to the signal amplification circuit 7.

信号増幅回路7は、光電変換素子6より受ける
電気信号を増幅し、アナログ・デイジタル変換回
路8に電気信号を送る。アナログ・デイジタル変
換回路8は信号増幅回路7より受けるアナログ電
気信号を多種のデイジタル信号に変換する。例え
ば、第2図で示すアナログの入力電気信号26を
第3図で示す多値のデイジタル信号27に変換す
る。アナログ・デイジタル変換回路8は変換後の
デイジタル信号を比較回路10A,10B,10C
…10Xに送る。比較回路10A,10B,10C
…10Xは、アナログ・デイジタル変換回路8よ
り送られるデイジタル信号を情報取込み/格納タ
イミング発生回路11の情報取込みタイミング2
9(第4図参照)で取込み、あらかじめ外部より
設定された段階的に異なるスライスレベル28
A,28B,28C…28X(第3図参照)を有
するスライスレベル指定回路9A,9B,9C…
9Xのスライスレベルと比較し2値化して画像パ
ターンとして、格納タイミング30A,30B,
30C…30X(第4図参照)で画像情報格納メ
モリ12に書込む。第5図に画像情報格納メモリ
12に格納された画像パターンと記憶フオーマツ
ト31を示す。画像情報格納メモリ12は、各段
スライスレベルの格納エリアをあらかじめエリア
分けされており、画像パターンは0.1のビツト配
列で格納される。
The signal amplification circuit 7 amplifies the electrical signal received from the photoelectric conversion element 6 and sends the electrical signal to the analog-to-digital conversion circuit 8. The analog/digital conversion circuit 8 converts the analog electrical signal received from the signal amplification circuit 7 into various types of digital signals. For example, an analog input electrical signal 26 shown in FIG. 2 is converted into a multivalued digital signal 27 shown in FIG. 3. The analog-to-digital conversion circuit 8 compares the converted digital signals with comparison circuits 10A , 10B , 10C ,
...10 Send to X. Comparison circuits 10A , 10B , 10C ,
... 10
9 (see Figure 4), and stepwise different slice levels 28 set externally in advance.
Slice level designation circuits 9A, 9B, 9C... having A, 28B, 28C...28X (see FIG. 3).
It is compared with the slice level of 9X and binarized as an image pattern at storage timings 30A, 30B,
30C...30X (see FIG. 4) are written into the image information storage memory 12. FIG. 5 shows the image pattern and storage format 31 stored in the image information storage memory 12. The image information storage memory 12 is divided into storage areas for each slice level in advance, and image patterns are stored in a 0.1 bit array.

表示編集回路13は、画像情報格納メモリ12
より各段スライスの画像データを取り出し表示用
画像格納メモリ16に書込み、表示する画像アド
レスに対応する表示コントロールメモリ14に上
記表示用画像格納メモリ16のアドレスを書込
む。また、表示編集回路13はコード情報の表示
を行う場合、あらかじめ設定されている表示用文
字パターンメモリ15上の、表示コードのパター
ンのアドレスを、画面アドレスに対応する表示コ
ントロールメモリ14に書込む。
The display editing circuit 13 includes the image information storage memory 12
The image data of each stage slice is taken out and written into the display image storage memory 16, and the address of the display image storage memory 16 is written into the display control memory 14 corresponding to the image address to be displayed. Further, when displaying code information, the display editing circuit 13 writes the address of the display code pattern on the display character pattern memory 15 set in advance into the display control memory 14 corresponding to the screen address.

表示回路17は、表示コントロールメモリ14
より画像格納メモリ16および表示用文字パター
ンメモリ15上のアドレスを得、これらのアドレ
スに格納されている画像パターンおよび文字パタ
ーンを読出して表示部18に送る。
The display circuit 17 includes the display control memory 14
The addresses on the image storage memory 16 and display character pattern memory 15 are obtained, and the image pattern and character pattern stored in these addresses are read out and sent to the display section 18.

表示部18は、第6図に示すように各スライス
レベルで2値化された画像パターン51a,51
b…51xをデイスプレイ50上に同時に並べて
表示する。オペレータは、並べられたパターンを
見ながらどのパターンが鮮明で最適パターンかを
選び、キーボード21により最適パターンを選択
するためのキー操作を行う。キー入力された選択
信号はキーボード制御回路20の制御によりデー
タ転送制御回路19に送出される。データ転送制
御回路19は入力された選択信号により画像情報
格納メモリ12から最適スライスレベルの画像パ
ターンを読出して記憶制御回路22に送り、記憶
装置23(例えばフレキシブルデイスク装置)に
記憶するか、あるいは前記画像パターンを伝送制
御回路24に送り伝送回線25を介して外部装置
に出力する。
The display unit 18 displays image patterns 51a and 51 that have been binarized at each slice level, as shown in FIG.
b... 51x are displayed side by side on the display 50 at the same time. The operator selects which pattern is clear and optimal while looking at the arranged patterns, and performs key operations on the keyboard 21 to select the optimal pattern. The selection signal entered by the key is sent to the data transfer control circuit 19 under the control of the keyboard control circuit 20. The data transfer control circuit 19 reads the image pattern of the optimum slice level from the image information storage memory 12 according to the input selection signal, sends it to the storage control circuit 22, and stores it in the storage device 23 (for example, a flexible disk device), or The image pattern is sent to the transmission control circuit 24 and output to an external device via the transmission line 25.

なお、同時に表示するパターン51a,51
b,…51xは縦に並べたり、画面50を縦横に
分割して見易く表示することは容易に考えられ
る。
Note that the patterns 51a and 51 displayed at the same time
b, . . 51x can be easily displayed by arranging them vertically or by dividing the screen 50 vertically and horizontally.

また、入力対象の画像が大きい場合、原画の一
部のみの各スライスレベルのパターンを同時に映
すことも考えられる。
Furthermore, if the image to be input is large, it may be possible to display patterns at each slice level of only a portion of the original image at the same time.

また、単一画面で同時に映すことなく同一効果
を得ることも出来る。例えば、第7図に示すよう
に画面53上にあるスライスレベルの表示パター
ン52aを表示し、次段スライスレベルの表示が
キーボード12より指示されるとパターン52b
を表示するようにすれば、同一画面上でパターン
52a,52b…52xがオペレータの操作によ
り換わるのでオペレータは画質の比較をすること
が可能となり、第6図と同一効果が得られる。
Furthermore, the same effect can be obtained without simultaneously displaying images on a single screen. For example, as shown in FIG. 7, a slice level display pattern 52a on the screen 53 is displayed, and when an instruction to display the next slice level is given from the keyboard 12, a pattern 52b is displayed.
By displaying the patterns 52a, 52b, . . . 52x on the same screen, the patterns 52a, 52b, .

また、本実施例ではスライスを段階的に設ける
ことで種々の画質を得たが、光電変換素子6より
得た信号に段階的にバイアスをかけることで単一
スライスでも同様な効果を得ることは明らかであ
る。
Further, in this embodiment, various image qualities were obtained by providing slices in stages, but it is possible to obtain similar effects with a single slice by applying bias in stages to the signal obtained from the photoelectric conversion element 6. it is obvious.

また、本実施例では別々のスライスレベルで取
込まれた2値化データをメモリ上エリア分けして
格納したが、例えば、各段のスライスのランレン
グス表示などで同一エリア上に全スライス分のパ
ターンを多値で格納し、同一効果を得ることも出
来る。
In addition, in this embodiment, the binarized data captured at different slice levels is stored in separate areas in the memory, but for example, when displaying the run length of each level of slices, all the slices can be stored in the same area. It is also possible to store patterns in multiple values and obtain the same effect.

また、出力装置として本実施例ではフレキシブ
ルデイスク装置を用いたが、磁気テープ装置、光
デイスク装置、チヤネル接続での中央処理装置等
であつても良い。
Furthermore, although a flexible disk device is used as the output device in this embodiment, it may also be a magnetic tape device, an optical disk device, a central processing unit with channel connection, or the like.

〔発明の効果〕〔Effect of the invention〕

以上の説明の如く本発明によれば、張票上の画
像を光学的に一回取込むだけで、任意の画質の画
像データを選択して入力することができる。
As described above, according to the present invention, image data of any image quality can be selected and input by simply capturing the image on the board once optically.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロツク図、
第2図は光電変換されたアナログ信号の波形図、
第3図は多種のデイジタル信号に変換された信号
とスライスレベルの関係を示す図、第4図は2値
化された画像パターンの取込み/格納タイミング
を示すタイムチヤート、第5図は記憶装置に取込
まれた画像パターンと記憶フオーマツトを示す
図、第6図および第7図は表示された画像パター
ンを示す図である。 2…帳票、3…原画、6…光電変換素子、7…
信号増幅回路、8…アナログ・デイジタル変換回
路、9A,9B,9C…9X…スライスレベル指
定回路、10A,10B,10C…10X…比較
回路、11…情報取込み/格納タイミング発生回
路、12…画像情報格納メモリ、13…表示編集
回路、14…表示コントロールメモリ、15…表
示用本字パターンメモリ、16…表示用画像格納
メモリ、17…表示回路、18…表示部。
FIG. 1 is a block diagram showing one embodiment of the present invention;
Figure 2 is a waveform diagram of the photoelectrically converted analog signal.
Fig. 3 is a diagram showing the relationship between signals converted to various digital signals and slice levels, Fig. 4 is a time chart showing the import/storage timing of binarized image patterns, and Fig. 5 is a diagram showing the relationship between signals converted to various digital signals and slice levels. FIGS. 6 and 7 are diagrams showing captured image patterns and storage formats, and are diagrams showing displayed image patterns. 2... Form, 3... Original picture, 6... Photoelectric conversion element, 7...
Signal amplification circuit, 8...Analog-digital conversion circuit, 9A, 9B, 9C...9X...Slice level designation circuit, 10A, 10B, 10C...10X...Comparison circuit, 11...Information capture/storage timing generation circuit, 12...Image information Storage memory, 13... Display editing circuit, 14... Display control memory, 15... Character pattern memory for display, 16... Image storage memory for display, 17... Display circuit, 18... Display section.

Claims (1)

【特許請求の範囲】 1 帳票上の画像を光学的に取込み、取込んだ画
像を電気信号に変換した後2値化することにより
画像パターンを得る画像入力装置において光電変
換した信号を多数のスライスレベルで2値化する
手段と、2値化された複数の画像パターンを格納
する記憶手段と、該複数の画像パターンを表示す
る表示手段とを具備することを特徴とする画像入
力装置。 2 前記光電変換した信号を同時に複数のスライ
スレベルで2値化することを特徴とする特許請求
の範囲第1項記載の画像入力装置。 3 前記複数の画像パターンを表示手段に同時に
表示することを特徴とする特許請求の範囲第1項
記載の画像入力装置。 4 帳票上の画像を光学的に取込み、取込んだ画
像を電気信号に変換した後2値化することにより
画像パターンを得る画像入力装置において光電変
換した信号を段階的に増幅する手段と、該信号の
各段階において単一のスライスレベルで2値化す
る手段と、2値化された複数の画像パターンを格
納する記憶手段と該複数の画像パターンを表示す
る表示手段とを具備したことを特徴とする画像入
力装置。 5 前記複数の画像パターンを表示手段に同時に
表示することを特徴とする特許請求の範囲第4項
記載の画像入力装置。
[Claims] 1. An image input device that optically captures an image on a form, converts the captured image into an electrical signal, and then binarizes it to obtain an image pattern. An image input device comprising: means for binarizing in levels; storage means for storing a plurality of binarized image patterns; and display means for displaying the plurality of image patterns. 2. The image input device according to claim 1, wherein the photoelectrically converted signal is binarized at a plurality of slice levels at the same time. 3. The image input device according to claim 1, wherein the plurality of image patterns are displayed simultaneously on a display means. 4 means for stepwise amplifying the photoelectrically converted signal in an image input device that optically captures an image on a form, converts the captured image into an electrical signal, and then binarizes it to obtain an image pattern; It is characterized by comprising means for binarizing a signal at a single slice level at each stage, a storage means for storing a plurality of binarized image patterns, and a display means for displaying the plurality of image patterns. image input device. 5. The image input device according to claim 4, wherein the plurality of image patterns are displayed simultaneously on a display means.
JP57203626A 1982-11-22 1982-11-22 Picture inputting device Granted JPS5994180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57203626A JPS5994180A (en) 1982-11-22 1982-11-22 Picture inputting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57203626A JPS5994180A (en) 1982-11-22 1982-11-22 Picture inputting device

Publications (2)

Publication Number Publication Date
JPS5994180A JPS5994180A (en) 1984-05-30
JPH0354382B2 true JPH0354382B2 (en) 1991-08-20

Family

ID=16477153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57203626A Granted JPS5994180A (en) 1982-11-22 1982-11-22 Picture inputting device

Country Status (1)

Country Link
JP (1) JPS5994180A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659356B2 (en) * 1985-10-17 1997-09-30 ローム 株式会社 Pattern recognition device
JP2001054013A (en) 1999-08-13 2001-02-23 Fuji Photo Film Co Ltd Image pickup signal processor and its processing method
WO2005093653A1 (en) * 2004-03-25 2005-10-06 Sanyo Electric Co., Ltd Image correcting device and method, image correction database creating method, information data providing device, image processing device, information terminal, and information database device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50125642A (en) * 1974-03-20 1975-10-02
JPS54149525A (en) * 1978-05-17 1979-11-22 Oki Electric Ind Co Ltd Graphic input device
JPS5617487A (en) * 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Character read system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50125642A (en) * 1974-03-20 1975-10-02
JPS54149525A (en) * 1978-05-17 1979-11-22 Oki Electric Ind Co Ltd Graphic input device
JPS5617487A (en) * 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Character read system

Also Published As

Publication number Publication date
JPS5994180A (en) 1984-05-30

Similar Documents

Publication Publication Date Title
US6192166B1 (en) Binarization circuit
US5581635A (en) Method and system for fast rotation of run-length encoded images
EP0813339A3 (en) Solid-state image pickup device
US4675533A (en) Image reading apparatus with image data overlap removal
JPH04295978A (en) Image reader
JPH0354382B2 (en)
US2953638A (en) Multiple beam scanning system
JPS59151566A (en) Picture reader
JPS62219754A (en) Picture reader
JP3210378B2 (en) Image input device
JPH04295980A (en) Image reader
JP3602831B2 (en) Information reproduction system
JPS6053915B2 (en) Graphic input device
JP3420500B2 (en) Image reading device, image reading method, and storage medium
SU674242A1 (en) Television signal shaping and recording method
JPS59110286A (en) Improving method of video due to defective channel
JPH04101570A (en) Image signal binarizing device
JPH0654941B2 (en) Image processing device
JPS619764A (en) Picture processor
JPS63192179A (en) Mark reader
JPH03147479A (en) Picture reader
JPS63217476A (en) Binarizing device for image signal
JPS6123279A (en) Memory store system of 2-dimensional binary picture
JPH0636023A (en) Image signal processor
JPS63158970A (en) Image reader