JPH03273820A - Overvoltage protection circuit of isdn feeder circuit - Google Patents
Overvoltage protection circuit of isdn feeder circuitInfo
- Publication number
- JPH03273820A JPH03273820A JP7131790A JP7131790A JPH03273820A JP H03273820 A JPH03273820 A JP H03273820A JP 7131790 A JP7131790 A JP 7131790A JP 7131790 A JP7131790 A JP 7131790A JP H03273820 A JPH03273820 A JP H03273820A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- diode
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（概 要］
ＩＳＤＮの３点インタフェースにおける給電系の過電圧
保護回路に関し、
雷サージ等の過電圧からの給電回路の保護を目的と、
送信回線、受信回線とそれぞれトランス結合された網終
端装置ＮＴと端末装置ＴＥから構成され、前記トランス
を直列インピーダンスとして、前記網終端装置ＮＴから
前記端末装置ＴＥへ直流給電を行うＩＳＤＮ用給電回路
において、前記送信回線、受信回線とアースとの間に接
続されたバリスタと、前記給電回路と前記トランスとの
間に設けられ、前記トランスにアノードが接続された第
１のダイオードと、前記トランスにアノードが接続され
、カソードがアースに接続された第２のダイオードとを
備える構成にする。[Detailed Description of the Invention] (Summary) Regarding the overvoltage protection circuit for the power supply system in the three-point interface of ISDN, the present invention relates to an overvoltage protection circuit for the power supply system in the three-point interface of ISDN, which is transformer-coupled with the transmission line and the reception line, respectively, for the purpose of protecting the power supply circuit from overvoltages such as lightning surges. In the ISDN power supply circuit, which is composed of a network termination device NT and a terminal device TE, and which supplies DC power from the network termination device NT to the terminal device TE using the transformer as a series impedance, the transmitting line, the receiving line and the ground a varistor connected between the power supply circuit and the transformer, a first diode having an anode connected to the transformer, and a first diode having an anode connected to the transformer and a cathode connected to ground; and a second diode.
本発明はＩＳＤＮ（ディジタル統合サービス通信′ｆｉ
４）の３点インタフェースにおける給電系の過電圧保護
回路に関する。The present invention is an ISDN (Integrated Service Digital Network)
4) relates to the overvoltage protection circuit of the power supply system in the three-point interface.
ＩＳＤＮでは、信号は送信側及び受信側でドライバ及び
レシーバと磁気的結合のトランスによりそれぞれ分けら
れており、給電はこれらトランスの接続側巻線の中点を
通してなされるファントム給電がとられている。In ISDN, signals are separated on the transmitting and receiving sides by drivers, receivers, and magnetically coupled transformers, and phantom power is supplied through the midpoints of the connected windings of these transformers.
第３図はＩＳＤＮにおけるファントム給電回路の概略を
示す図である。第３図において、ディジタル端末装置Ｔ
Ｅ４０内のトランス４１及びトランス４２への２本のペ
ア線３０（１回線）、ペア線３１（８回線）を介して接
続されるＩＳＤＮの網終端装置ＮＴ２Ｏ内のトランス２
１及びトランス２２のペア線接続側の雨中点との間に、
直流の給電部２３を接続しである。これにより、通常の
通信が行われるペア線３０（１回線）、ペア線３１ （
８回線）を介し、通信の信号に重畳する形で網終端装置
ＮＴ２Ｏからディジタル端末装置ＴＥ４０へ電力を供給
する。FIG. 3 is a diagram schematically showing a phantom power supply circuit in ISDN. In FIG. 3, the digital terminal device T
Transformer 2 in ISDN network termination device NT2O connected via two pair lines 30 (1 line) and pair line 31 (8 lines) to transformer 41 and transformer 42 in E40
1 and the rain point on the pair wire connection side of the transformer 22,
A DC power supply section 23 is connected. As a result, the pair line 30 (one line), the pair line 31 (
8 lines), power is supplied from the network terminal device NT2O to the digital terminal device TE40 in a form superimposed on the communication signal.
第３図において、Ａ、Ｂ及びＣ，Ｄ並びにａｂ及びｃ、
ｄは、それぞれ網終端装置ＮＴ２Ｏ側、並びにディジタ
ル端末装置ＴＥ４０側のペア線３０ （１回線）及びペ
ア線３１ （８回線）に接続する端子を示す。In FIG. 3, A, B and C, D and ab and c,
d indicates a terminal connected to the pair line 30 (one line) and the pair line 31 (eight lines) on the network terminal device NT2O side and the digital terminal device TE40 side, respectively.
このような給電回路において、雷により回線に誘導され
た過電圧に対する保護対策が必要となる。In such a power supply circuit, protection measures against overvoltage induced in the line by lightning are required.
バリスタ２５．２６は、一定電圧以上の電圧が加わった
場合、これを一定値に制限（クランプ）する機能を持つ
。このバリスタ２５，２６は、第４図に示すようにエネ
ルギー吸収が大きいものの反応は遅く（図中、反応速度
も）、クランプできない電圧が残るため、通常は直列イ
ンピーダンスを介してエネルギー吸収力は小さいが反応
の早い保護回路（例えばダイオード）を次段に構成し、
確実な過電圧防止を果たす必要がある。The varistors 25 and 26 have a function of limiting (clamping) the voltage to a certain value when a voltage higher than a certain voltage is applied. As shown in Figure 4, these varistors 25 and 26 have large energy absorption, but the reaction is slow (the reaction speed is also shown in the figure), and a voltage that cannot be clamped remains, so the energy absorption power is usually small through series impedance. configures a quick-response protection circuit (e.g. diode) in the next stage,
It is necessary to achieve reliable overvoltage prevention.
交換機側の給電部２３がＩＳＤＮ網のディジタル端末装
置ＴＥ４０に給電する給電電圧は、−４０■と規定され
ている。一方、従来の交換機における給電電圧は一４８
Ｖであるため、この−４８Ｖの電圧を降下させることで
一４０Ｖの電圧源を作成している。The power supply voltage at which the power supply section 23 on the exchange side supplies power to the digital terminal device TE40 of the ISDN network is specified as -40■. On the other hand, the power supply voltage in conventional exchanges is -48
Since the voltage is V, a voltage source of -40V is created by dropping this voltage of -48V.
［従来の技術］
給電回路の過電圧保護対策としては、回線に直接接続さ
れるバリスタにより、グランドにクランプする第１の電
圧クランプ回路と、直列のインピーダンスを介してダイ
オードにより電源電圧にクランプする第２の電圧クラン
プ回路を併用するものがある。[Prior Art] Overvoltage protection measures for power supply circuits include a first voltage clamp circuit that clamps to the ground using a varistor that is directly connected to the line, and a second voltage clamp circuit that clamps to the power supply voltage using a diode via a series impedance. There are some that use a voltage clamp circuit.
第５図は従来の網終端装置ＮＴ側の給電部を示す図であ
る。図中、第３図のそれぞれ２本からなる１回線３０と
Ｒ回線３１は、それぞれ第５図中の１回線１本とＲ回線
１本に対応するものである。FIG. 5 is a diagram showing a power supply section on the conventional network termination device NT side. In the figure, one line 30 and two R lines 31 in FIG. 3 correspond to one line and one R line in FIG. 5, respectively.
また、２本のＴ、８回線はそれぞれ第３図に示す網終端
装置ＮＴ側の２つのトランス１１．１２の回線接続側巻
線に繋がっており、第３図トランスの一次側巻き線のイ
ンピーダンスが、直列インピーダンスＺｌ、Ｚ２に等価
であり、第３図バリスタ２４とバリスタ２５は、バリス
タＶＲＩとノ＼リスタＶＲ２に相当するものとする。In addition, the two T and 8 lines are respectively connected to the line connection side windings of the two transformers 11 and 12 on the network termination device NT side shown in Figure 3, and the impedance of the primary side winding of the transformer is shown in Figure 3. are equivalent to the series impedances Zl and Z2, and the varistors 24 and 25 in FIG. 3 correspond to the varistor VRI and the varistor VR2.
１回線側は直列インピーダンスＺ１を介して直接ＧＮＤ
に接続され、Ｒ回線側は直列インピーダンスＺ２を介し
て給電回路２４に接続されており、システムの電池電圧
を供給する。The 1st line side is directly connected to GND via series impedance Z1.
The R line side is connected to the power supply circuit 24 via a series impedance Z2, and supplies the battery voltage of the system.
給電回路２４の出力側ＶＢＢ’には、バリスタＶＲＩ、
ＶＲ２よりダイオードＤＣ，ＤＶＢがそれぞれＧＮＤと
ＶＢＢの電源に接続しである。On the output side VBB' of the power supply circuit 24, a varistor VRI,
From VR2, diodes DC and DVB are connected to the power supplies of GND and VBB, respectively.
上記構成を取ることで、正のサージ電圧が回線にかかっ
た場合、既に述べたようにまずエネルギー吸収力の大き
いバリスタＶＲ２及びＶＲ２で所定値にクランプされる
。そして、クランプ電圧のエネルギーは直列インピーダ
ンスＺ１及びＺ２とダイオードＤＣを介してＧＮＤに落
とされる。従って、給電回路２４に過電圧が印加される
ことはなく、給電回路２４を保護することができていた
。With the above configuration, when a positive surge voltage is applied to the line, it is first clamped to a predetermined value by the varistors VR2 and VR2, which have a large energy absorption capacity, as described above. The energy of the clamp voltage is then dropped to GND via the series impedances Z1 and Z2 and the diode DC. Therefore, no overvoltage is applied to the power supply circuit 24, and the power supply circuit 24 can be protected.
しかし、ＩＳＤＮ網では一４８Ｖの電池電圧を４０Ｖに
降下させて給電を行うため、負のサージが印加された場
合に問題がでてくる。つまり、第５図において、ダイオ
ードＤＶＢによりサージのエネルギーをＶＢＢに逃がす
点が問題となる。However, in the ISDN network, power is supplied by dropping the battery voltage from -48V to 40V, so a problem arises when a negative surge is applied. That is, in FIG. 5, the problem is that the surge energy is released to VBB by the diode DVB.
過大な負のサージが印加された場合、ダイオードＤＶＢ
に対して順バイアスがかかりオン状態となるため、給電
回路２４の出力ＶＢＢ’はＶＢＢの電圧になる（正確に
は、ＶＢＢの電圧よりダイオードＤＶＢの順方向電圧降
下分だけ低くなる）。If an excessive negative surge is applied, the diode DVB
Since a forward bias is applied to the power supply circuit 24 to turn it on, the output VBB' of the power supply circuit 24 becomes the voltage VBB (more precisely, it is lower than the voltage VBB by the forward voltage drop of the diode DVB).
一般にＶＢＢは上記に述べたように一４８Ｖであり、ま
たＶＢＢ’は一４０Ｖであるが強制的に４８Ｖまで振ら
れることになる。これにより、給電回路２４の出力ＶＢ
Ｂ’に通常現れない負の過電圧がかかり、給電回路２４
が破壊されるという問題があった。Generally, VBB is -48V as mentioned above, and VBB' is -40V, but it is forced to swing up to 48V. As a result, the output VB of the power supply circuit 24
A negative overvoltage that does not normally appear is applied to B', and the power supply circuit 24
The problem was that it was destroyed.
本発明は雷サージ等の過電圧からの給電回路の保護を目
的とする。The present invention aims to protect a power supply circuit from overvoltages such as lightning surges.
第１図は本発明の原理説明図である。図において、￥Ｉ
４Ｐ：端装置ＮＴの給電の構成は、送信回線。FIG. 1 is a diagram explaining the principle of the present invention. In the figure, ¥I
4P: The power supply configuration of the end device NT is a transmission line.
受信回線とアースとの間にバリスタ１３が接続されてい
る。網終端装置ＮＴのトランス１２の回線接続側巻線と
給電回路１５との間には、トランス１２側にアノードが
接続される第１のダイオード１４を設けである。更に、
トランス１２にアノードが接続されカソードがアースに
接続される第２のダイオード１６が設けである。A varistor 13 is connected between the receiving line and ground. A first diode 14 whose anode is connected to the transformer 12 side is provided between the line connection side winding of the transformer 12 of the network termination device NT and the power supply circuit 15. Furthermore,
A second diode 16 is provided whose anode is connected to the transformer 12 and whose cathode is connected to ground.
本発明によれば、給電回路１５の出力側に給電電圧より
低い負のサージ電圧が印加された場合、第１のダイオー
ド１４は逆バイアスの電圧となるため、第１のダイオー
ド１４の耐え得る電圧まで充分クランプすれば、電流の
流出は阻止される。According to the present invention, when a negative surge voltage lower than the power supply voltage is applied to the output side of the power supply circuit 15, the first diode 14 becomes a reverse bias voltage. If the current is clamped sufficiently to prevent the current from flowing out.
従って、負のサージがかかった場合でも給電回路１５の
出力は給電電圧のままに保たれ、給電回路１５に過電圧
が印加されることはない。Therefore, even when a negative surge is applied, the output of the power supply circuit 15 is maintained at the power supply voltage, and no overvoltage is applied to the power supply circuit 15.
第２図は本発明の一実施例構成図である。図中、第５図
と同じものには同一符号を附しである。電池電圧−４８
Ｖの電圧を降下させることでディジタル端末装置ＴＥに
一４０Ｖの電圧を供給する給電回路２４は、ミラー回路
部分と安定化電源部分より構成される。ミラー回路はＮ
ＰＮ型トランジスタＴＲ２，ＴＲ３、及び抵抗Ｒ２〜Ｒ
４からなり、ＴＲ３は供給回路の出力部を構成する。安
定化電源部分は、トランジスタＴＲＩ及び抵抗Ｒ１゜ツ
ェナダイオードＺＤからなり、ツェナーダイオードＺＤ
により決まる電圧をＶＢＢより作成し、トランジスタＴ
ＲＩのエミッタ部に安定化電圧を作成する。FIG. 2 is a configuration diagram of an embodiment of the present invention. In the figure, the same parts as in FIG. 5 are given the same reference numerals. Battery voltage -48
The power supply circuit 24, which supplies a voltage of -40V to the digital terminal device TE by lowering the voltage of V, is composed of a mirror circuit section and a stabilized power supply section. Mirror circuit is N
PN type transistors TR2, TR3 and resistors R2 to R
TR3 constitutes the output section of the supply circuit. The stabilized power supply section consists of a transistor TRI and a resistor R1゜zener diode ZD.
A voltage determined by VBB is created from VBB, and the transistor T
A stabilizing voltage is created at the emitter section of RI.
ミラー回路において、トランジスタＴＲ２とトランジス
タＴＲ３とのベース・エミッタ間電圧■ｂｅ２及びＶｂ
ｅ３が等しく、トランジスタＴＲ２のエミッタ接地電流
増幅率Ｈｆｅ＝１．／Ｉ。In the mirror circuit, the base-emitter voltage between transistor TR2 and transistor TR3 be2 and Vb
e3 are equal, and the common emitter current amplification factor Hfe of transistor TR2 is 1. /I.
を、
Ｈｆｅ＞＞１
とすると、トランジスタＴＲ２に流れる電流Ｉｔｒ２と
トランジスタＴＲ３に流れる電流Ｉｔｒ３は抵抗値Ｒ３
とＲ４の比に等しくなる。When Hfe>>1, the current Itr2 flowing through the transistor TR2 and the current Itr3 flowing through the transistor TR3 have a resistance value R3.
and R4.
Ｉｔｒ３ Ｒ３
Ｉｔｒ２ Ｒ４
と表せる。従って、抵抗Ｒ２、トランジスタＴＲ２、抵
抗Ｒ３、トランジスタＴＲＩ、及びツェナダイオードＺ
Ｄからなる回路構成において、Ｉｔｒ２−Ｒ２＋Ｖｂｅ
２
＋Ｉｔｒ２・Ｒ３＋Ｖｂｅ１＝Ｖｚｄ
であるから、上記式を変形してＩｔｒ２は、Ｒ２＋
Ｒ３
となる。It can be expressed as Itr3 R3 Itr2 R4. Therefore, resistor R2, transistor TR2, resistor R3, transistor TRI, and Zener diode Z
In the circuit configuration consisting of D, Itr2-R2+Vbe
2 +Itr2・R3+Vbe1=Vzd, so by transforming the above formula, Itr2 becomes R2+
It becomes R3.
このＩｔｒ２は給電回路の設定電流値である。This Itr2 is a set current value of the power supply circuit.
さて、トランジスタＴＲ３に流れる給１を電流Ｉ、は、
第３図のディジタル端末装置ＴＥ４０の受電部４３の等
価抵抗値ＲＬの影響を受ける。通常、等価抵抗値ＲＬは
大きく給電電流■１は給電回路２４の設定電流より小さ
い。即ち
である。このときは、ＮＰＮ型トランジスタＴＲ３はオ
ン（飽和）状態になり、給電回路２４の出力インピーダ
ンスはほぼＲ４となる。負荷Ｒ４の値は、通常数十オー
ムと小さい値に設定されるものである。Now, the current I, which is the supply 1 flowing through the transistor TR3, is
It is affected by the equivalent resistance value RL of the power receiving section 43 of the digital terminal device TE40 shown in FIG. Normally, the equivalent resistance value RL is large and the power supply current 1 is smaller than the set current of the power supply circuit 24. That is. At this time, the NPN transistor TR3 is in an on (saturated) state, and the output impedance of the power supply circuit 24 becomes approximately R4. The value of the load R4 is usually set to a small value of several tens of ohms.
また、回路構成より明らかなように、給電回路２４はＮ
ＰＮ形トランジスタＴＲ３のコレクタを出力としている
ために、上記に述べたようにトランジスタＴＲ３のコレ
クタから給電電流ＩＬは吸い込む方向だけである。従っ
て、過大な負の電圧が印加された場合、トランジスタＴ
Ｒ３のベース・コレクタ間は順バイアスとなりトランジ
スタＴＲ３とＴＲＩのベース・エミッタ間にそれぞれ逆
方向の電圧が加わり、トランジスタの特性劣化や最悪破
壊を引き起こし易い。Further, as is clear from the circuit configuration, the power supply circuit 24 is N
Since the collector of the PN type transistor TR3 is used as an output, as described above, the power supply current IL is only drawn in from the collector of the transistor TR3. Therefore, if an excessively negative voltage is applied, the transistor T
The base and collector of R3 are forward biased, and voltages in opposite directions are applied between the bases and emitters of transistors TR3 and TRI, which tends to cause deterioration of transistor characteristics or, in the worst case, destruction.
しかし、本発明では給電回路２４の出力ダイオードＤＢ
が取りつけてあり、バリスタＶＲ２で過大な負のサージ
をクランプすれば、ダイオードＤＢの耐圧により、給電
回路２４出力への過電圧印加を防止することができる。However, in the present invention, the output diode DB of the power supply circuit 24
is attached, and if the excessive negative surge is clamped by the varistor VR2, the application of overvoltage to the output of the power supply circuit 24 can be prevented by the withstand voltage of the diode DB.
従って、給電回路２４の出力側ＶＢＢ’は常に一定値−
４０Ｖに保たれることになり、従来のようにＶＢＢ’の
一４０Ｖの出力が強制的にＶＢＢ値の一４８Ｖまで振ら
れることによる、給電回路２４への過電圧がかかること
はなくなる。Therefore, the output side VBB' of the power supply circuit 24 is always a constant value -
The voltage is maintained at 40V, and an overvoltage is no longer applied to the power supply circuit 24, which is caused by forcing the VBB' output of 40V to reach the VBB value of 48V, as in the conventional case.
尚、正のサージについては、従来と同様にバリスタＶＲ
２Ｒでクランプされた後、ダイオードＤＧよりＧＮＤに
エネルギーを放散させる。In addition, regarding positive surge, the varistor VR is used as before.
After being clamped by 2R, energy is dissipated from diode DG to GND.
以上説明した様に、本発明によれば第１のダイオード１
４を直列に挿入することにより、過大な負サージ電圧に
よる給電回路１５の出力への逆方向電圧印加を阻止する
ことが可能となる。又更に、上記構成をとることで直流
電源１３にもサージ電流を流さない構成になるため、直
流電源１３電圧自体への影響を止めることができる。As explained above, according to the present invention, the first diode 1
4 in series, it becomes possible to prevent reverse voltage application to the output of the power supply circuit 15 due to excessive negative surge voltage. Furthermore, by employing the above configuration, a surge current does not flow through the DC power supply 13 either, so that the influence on the voltage of the DC power supply 13 itself can be stopped.
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例図、
第３図はＩＳＤＮにおけるファントム給電回路の概略を
示す図、
第４図はバリスタのエネルギー吸収力と反応の関係を示
す図、
第５図は従来の網終端装置ＮＴ側の給電部を示す図であ
る。
第１図において主要部の符号は、
１１ ・・・ 網終端装置側のトランス１２ ・・・
網終端装置側のトランス１３ ・・・ バリスタ
１４ ・・・ 第１のダイオード
１５ ・・・ 第２のダイオード
である。Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is an embodiment of the present invention, Fig. 3 is a diagram schematically showing a phantom power supply circuit in ISDN, and Fig. 4 is a diagram showing the energy absorption power and reaction of the varistor. FIG. 5 is a diagram showing the power supply section on the conventional network termination device NT side. In FIG. 1, the symbols of the main parts are: 11...Transformer 12 on the network termination equipment side...
Transformer 13 on the network termination device side... Varistor 14... First diode 15... Second diode.
Claims (1)
，１２）された網終端装置ＮＴと端末装置ＴＥから構成
され、前記トランス（１１，１２）を直列インピーダン
スとして、前記網終端装置ＮＴから前記端末装置ＴＥへ
直流給電を行うＩＳＤＮ用給電回路（１５）において、
前記送信回線，受信回線とアースとの間に接続されたバ
リスタ（１３）と、前記給電回路（１５）と前記トラン
ス（１２）との間に設けられ、前記トランス（１２）に
アノードが接続された第１のダイオード（１４）と、前
記トランス（１２）にアノードが接続され、カソードが
アースに接続された第２のダイオード（１６）とを備え
たことを特徴とするＩＳＤＮ用給電回路の過電圧保護回
路。1 Transmission line, reception line and transformer coupling (11
, 12), the ISDN power supply circuit (15) is configured of a network termination device NT and a terminal device TE, and supplies DC power from the network termination device NT to the terminal device TE using the transformer (11, 12) as a series impedance. ), in
A varistor (13) connected between the transmission line, the reception line and the ground, and a varistor (13) provided between the power supply circuit (15) and the transformer (12), and an anode connected to the transformer (12). and a second diode (16) whose anode is connected to the transformer (12) and whose cathode is connected to ground. protection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131790A JPH03273820A (en) | 1990-03-20 | 1990-03-20 | Overvoltage protection circuit of isdn feeder circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131790A JPH03273820A (en) | 1990-03-20 | 1990-03-20 | Overvoltage protection circuit of isdn feeder circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03273820A true JPH03273820A (en) | 1991-12-05 |
Family
ID=13457089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7131790A Pending JPH03273820A (en) | 1990-03-20 | 1990-03-20 | Overvoltage protection circuit of isdn feeder circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03273820A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102170120A (en) * | 2011-03-16 | 2011-08-31 | 上海长园维安微电子有限公司 | Bidirectional low-capacitance surge protection device |
| JP2022132697A (en) * | 2020-06-26 | 2022-09-09 | 株式会社オートネットワーク技術研究所 | Receiving device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58212319A (en) * | 1982-05-31 | 1983-12-10 | 松下電工株式会社 | Surge resistance circuit |
| JPS6135118A (en) * | 1984-07-26 | 1986-02-19 | 富士通株式会社 | Malfunction voltage protecting circuit |
| JPS6474025A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Output driving protective-circuit |
-
1990
- 1990-03-20 JP JP7131790A patent/JPH03273820A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58212319A (en) * | 1982-05-31 | 1983-12-10 | 松下電工株式会社 | Surge resistance circuit |
| JPS6135118A (en) * | 1984-07-26 | 1986-02-19 | 富士通株式会社 | Malfunction voltage protecting circuit |
| JPS6474025A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Output driving protective-circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102170120A (en) * | 2011-03-16 | 2011-08-31 | 上海长园维安微电子有限公司 | Bidirectional low-capacitance surge protection device |
| JP2022132697A (en) * | 2020-06-26 | 2022-09-09 | 株式会社オートネットワーク技術研究所 | Receiving device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU593437B2 (en) | Telephone and data overvoltage protection apparatus | |
| EP0784896B1 (en) | Protection of active telephone line interface circuits | |
| US4514595A (en) | Active impedance line feed circuit | |
| CA1175587A (en) | Overvoltage protection for a line circuit | |
| JPH07176682A (en) | Overvoltage protective circuit | |
| US4585905A (en) | Overvoltage protection circuit for SLIC | |
| JP3829400B2 (en) | Protection against overvoltage on telephone line interface | |
| JPH03273820A (en) | Overvoltage protection circuit of isdn feeder circuit | |
| US20070047729A1 (en) | Subscriber Line Interface Circuit (SLIC) Including A Transient Output Current Limit Circuit And Related Method | |
| CA1138138A (en) | Line circuit | |
| US6069950A (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| US5854550A (en) | Transformerless digital-line battery feed circuit | |
| US20020075619A1 (en) | Overvoltage protection circuit` | |
| EP0096473B1 (en) | Active impedance line feed circuit | |
| US4476351A (en) | Subscriber loop current regulator | |
| US4633038A (en) | Supply circuit for a variable load, particularly for a line circuit in telephone systems | |
| CA1222333A (en) | Current supply circuit | |
| JPS6333755B2 (en) | ||
| US20040233691A1 (en) | Voltage protection circuit | |
| JP3120580B2 (en) | Impedance compensation circuit | |
| JPH0623092Y2 (en) | Overcurrent protection circuit | |
| JP2590658B2 (en) | Bus line | |
| WO1996002103A1 (en) | A telephone interface circuit | |
| JPH0670444A (en) | Overcurrent protection network | |
| JPH0578248B2 (en) |