JPH03244054A - Storage protection system - Google Patents

Storage protection system

Info

Publication number
JPH03244054A
JPH03244054A JP2041899A JP4189990A JPH03244054A JP H03244054 A JPH03244054 A JP H03244054A JP 2041899 A JP2041899 A JP 2041899A JP 4189990 A JP4189990 A JP 4189990A JP H03244054 A JPH03244054 A JP H03244054A
Authority
JP
Japan
Prior art keywords
module
data
cpu
page table
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2041899A
Other languages
Japanese (ja)
Inventor
Keiji Ozaki
尾崎 圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2041899A priority Critical patent/JPH03244054A/en
Publication of JPH03244054A publication Critical patent/JPH03244054A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To protect the data area proper to a module by providing a CPU, a storage control part, and a main storage and holding the module IDs in the CPU and the storage control part. CONSTITUTION:When a CPU 2 acquires an instruction, a virtual address is given to a storage control part 3 to ask it to acquire the instruction and the module ID. Then the instruction and the module ID are acquired via the part 3. This module ID is set to a module ID register 21. When the CPU 2 acquires data, a virtual address is given to the part 3 together with the module ID set to the register 21 to ask the part 3 to read and write the data. When the end of the data read/write operations is informed from the part 3, the data read/ write procedure is through. Meanwhile a fault is decided if a read/write unable state is informed from the part 3. Thus it is possible to protect the data proper to a module.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想記憶管理を行う計算機システムでの記憶
保護方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a storage protection method in a computer system that performs virtual storage management.

〔従来の技術〕[Conventional technology]

従来、記憶保護は仮想記憶方式と保護レベルを用いたリ
ング保護方式をもとにしており、オペレーティング・シ
ステムを構成するモジュール固有のデータ領域を保護す
ることができない。
Conventionally, memory protection has been based on a ring protection method using a virtual memory method and protection levels, and it is not possible to protect data areas specific to modules that constitute an operating system.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

仮想記憶方式では、各プロセスはプロセス固有なデータ
領域に関して独立した記憶領域を使用することを強制さ
れるので、他プロセスによるプロセス固有領域の破壊は
ない。しかし、オペレーティング・システムのサービス
ルーチンなど、各プロセスが共通に使用するデータ領域
に関しては保護されない。
In the virtual storage system, each process is forced to use an independent storage area for process-specific data areas, so there is no destruction of the process-specific area by other processes. However, data areas commonly used by processes, such as operating system service routines, are not protected.

これを補うために、リング保護方式があり、オペレーテ
ィング・システムのサービスル−チンなどは、特定の特
権レベル以上でないと利用できない。さらに、オペレー
ティング・システム内は、いくつかの特権レベルによっ
て細かく管理されている。
To compensate for this, there is a ring protection system, in which operating system service routines and the like can only be used at a certain privilege level. Furthermore, within the operating system there are finely controlled privilege levels.

しかし、以上の保護方式でも、オペレーティング・シス
テム内の同一特権レベルに関する複数のモジュール間で
の記憶保護は行えない。例えば、一般に、すべての入出
力ドライバはまとめて同一保護レベルに設定される。こ
の場合、入出力ドライバの暴走により他人出力ドライバ
の固有領域を破壊したとしても、この異常が検出される
のは破壊された入出力ドライバが異常動作をしたときで
あり、またその原因を調査することは困難なことが多い
However, even with the above protection schemes, memory protection cannot be achieved between multiple modules related to the same privilege level within the operating system. For example, all input/output drivers are typically set together to the same protection level. In this case, even if the unique area of another output driver is destroyed due to a runaway input/output driver, this abnormality will be detected only when the destroyed input/output driver behaves abnormally, and the cause should be investigated. This is often difficult.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、CPUと、仮想記憶管理を行う記憶管理部と
、テキスト領域およびデータ領域を記憶する主記憶部を
有する計算機システムの記憶保護方式において、 前記CPUと前記記憶管理部にモジュールIDを保持す
ることを特徴とするものである。
The present invention provides a memory protection method for a computer system having a CPU, a memory management section that performs virtual memory management, and a main memory section that stores a text area and a data area, wherein a module ID is retained in the CPU and the storage management section. It is characterized by:

本発明の記憶保護方式は、 CPUと、仮想記憶管理を行う記憶管理部と、テキスト
領域およびデータ領域を記憶する主記憶部を有する計算
機システムの記憶保護方式において、 モジュールIDと物理ページアドレスから成るページテ
ーブルエントリから構成されるテキスト・セグメント・
ページテーブルとデータ・セグメント・ページテーブル
を含む記憶手段と、テキスト・セグメント・ページテー
ブルとデータ・セグメント・ページテーブルからモジュ
ールIDを取り出す記憶管理手段と、 モジュールIDを保持するモジュールID保持手段を持
つ。
The memory protection method of the present invention is a memory protection method for a computer system having a CPU, a memory management unit that manages virtual memory, and a main memory unit that stores a text area and a data area, and includes a module ID and a physical page address. Text segments consisting of page table entries
It has a storage means including a page table and a data segment page table, a storage management means for extracting a module ID from the text segment page table and a data segment page table, and a module ID holding means for holding the module ID.

〔実施例〕〔Example〕

第1図は、本発明による記憶保護方式の一実施例を示す
ブロック図である。
FIG. 1 is a block diagram showing an embodiment of a storage protection method according to the present invention.

第1図の構成要素は、計算機システム1と、モジュール
IDレジスタ21を有するCPU2と、記憶管理部3と
、テキスト・セグメント・ページテーブル41とデータ
・セグメント・ページテーブル42とテキスト領域43
とデータ領域44を有する主記憶部4である。
The components shown in FIG. 1 are a computer system 1, a CPU 2 having a module ID register 21, a storage management section 3, a text segment page table 41, a data segment page table 42, and a text area 43.
The main storage section 4 has a data area 44.

第2図は、CPU2における命令とデータの取得処理を
示す。
FIG. 2 shows the instruction and data acquisition processing in the CPU 2.

第3図は、記憶管理部3におけるモジュール■Dの処理
を示す。
FIG. 3 shows the processing of module (D) in the storage management section 3.

以下に処理の詳細を示す。Details of the processing are shown below.

第2図に、CPU2における命令とデータの取得処理を
示す。
FIG. 2 shows the instruction and data acquisition processing in the CPU 2.

CPU2は、命令またはデータを取得し、それが命令で
あるかデータであるかを制御する(ステップ201)。
The CPU 2 obtains an instruction or data and controls whether it is an instruction or data (step 201).

CPU2が命令を取得した場合は、記憶管理部5− 3に仮想アドレスを与えて、命令とモジュール■Dの取
得を依頼する(ステップ211)。その後、記憶管理部
3より命令とモジュールIDを得る(ステップ212)
。さらに、記憶管理部から得たモジュールIDをモジュ
ールIDレジスタ21に設定する(ステップ213)。
When the CPU 2 acquires the instruction, it gives the virtual address to the storage management section 5-3 and requests the acquisition of the instruction and module D (step 211). After that, the command and module ID are obtained from the storage management unit 3 (step 212).
. Further, the module ID obtained from the storage management section is set in the module ID register 21 (step 213).

CPU2がデータを取得した場合は、記憶管理部3に、
仮想アドレスと、モジュールIDレジスタ21に設定さ
れたモジュールIDを与えて、データの読み書きを依頼
する(ステップ221)。
When the CPU 2 acquires the data, the storage management unit 3
The virtual address and the module ID set in the module ID register 21 are given to request reading and writing of data (step 221).

記憶管理部3より読み書きの完了を通知される(ステッ
プ222)と、データの読み書きを終了する。また、記
憶管理部3より読み書き不可の通知を受けると、フォル
トする(ステップ223)。
When notified of the completion of reading and writing from the storage management unit 3 (step 222), reading and writing of data is completed. Further, when receiving a notification from the storage management unit 3 that reading and writing are not possible, a fault occurs (step 223).

第3図に、記憶管理部3の処理を示す。FIG. 3 shows the processing of the storage management section 3.

記憶管理部3は命令またはデータの読み書きの依頼をC
PU2より取得し、どちらを依頼されたかを判断する(
ステップ301)。
The storage management unit 3 sends commands or data read/write requests to C.
Obtain from PU2 and determine which one was requested (
Step 301).

記憶管理部3は命令の読み込みをCPU2より一 依頼されると、CPU2から仮想アドレスを取得(ステ
ップ311)し、それに対応したページテーブル・エン
トリをテキスト・セグメント・ページテーブル41より
取り出す(ステップ312)。さらに、ページテーブル
会エントリより物理ページアドレスとモジュールIDを
得る(ステップ313)。取り出した物理ページアドレ
スをもとに仮想アドレスを物理アドレスを変換し、主記
憶部4より命令を得る(ステップ314)。
When the memory management unit 3 is requested by the CPU 2 to read an instruction, it acquires a virtual address from the CPU 2 (step 311), and retrieves the corresponding page table entry from the text segment page table 41 (step 312). . Furthermore, the physical page address and module ID are obtained from the page table entry (step 313). Based on the retrieved physical page address, a virtual address is converted into a physical address, and an instruction is obtained from the main storage unit 4 (step 314).

その後、命令とモジュールIDをCPU2に渡す(ステ
ップ315)。
Thereafter, the instruction and module ID are passed to the CPU 2 (step 315).

記憶管理部3はデータの読み書きをCPU2より依頼さ
れると、CPU2から仮想アドレスとモジュールIDを
取得(ステップ321)し、仮想アドレスに対応したペ
ージテーブル・エントリをデータ拳セグメント・ページ
テーブル42より取り出す(ステップ322)。さらに
、ページテーブルeエントリより物理ページアドレスと
モジュールIDを得る(ステップ323)。その後、C
PU2から得たモジュールIDとデータ・セグメント・
ページテーブル42のページテーブル会エントリから得
たモジュールIDを比較しくステップ324)、一致す
ればデータの読み書き動作を行う(ステップ325)。
When the storage management unit 3 is requested by the CPU 2 to read or write data, it acquires the virtual address and module ID from the CPU 2 (step 321), and retrieves the page table entry corresponding to the virtual address from the data fist segment page table 42. (Step 322). Furthermore, the physical page address and module ID are obtained from the page table e entry (step 323). After that, C
Module ID and data segment obtained from PU2
The module IDs obtained from the page table association entries in the page table 42 are compared (step 324), and if they match, a data read/write operation is performed (step 325).

一致しなければCPUにデータの読み書きの不可を通知
する(ステップ326)。
If they do not match, the CPU is notified that data cannot be read or written (step 326).

以上により、他モジュール固有のデータを参照・変更す
ることが禁止される。
As a result of the above, it is prohibited to refer to or change data specific to other modules.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように、本発明のモジュールIDに
よる記憶保護方式を適用することによって、モジュール
固有のデータの保護を行うことができる。
As described in detail above, by applying the storage protection method using the module ID of the present invention, module-specific data can be protected.

これにより、モジュールの独立性が向上し、モジュール
の障害の検出と原因の調査をオペレーティング・システ
ムのフォルト・トラップφルーチンで行うことができる
ので、オペレーティング・システムの保守管理が容易に
なる。
This improves the independence of the modules and allows the fault trap φ routine of the operating system to detect module failures and investigate the cause, thereby facilitating maintenance of the operating system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示す全体構成図、第2図
は、第1図のCPUにおける命令とデータの取得処理手
続きを示す図、第3図は、第1図の記憶管理部における
処理手続きを示す図である。 1・・・計算機システム、2・・・CPU121・・・
モジュールIDレジスタ、3・・・記憶管理部、4・・
・主記憶部、41・・・テキスト・セグメント・ページ
テーブル、42・・・データ・セグメント・ページテー
ブル、43・・・テキスト領域、44・・・データ領域
FIG. 1 is an overall configuration diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing instructions and data acquisition processing procedures in the CPU shown in FIG. 1, and FIG. 3 is a diagram showing the storage management shown in FIG. 1. It is a figure showing the processing procedure in the department. 1... Computer system, 2... CPU121...
Module ID register, 3...Storage management unit, 4...
- Main storage unit, 41...Text segment page table, 42...Data segment page table, 43...Text area, 44...Data area.

Claims (1)

【特許請求の範囲】 1、CPUと、仮想記憶管理を行う記憶管理部と、テキ
スト領域およびデータ領域を記憶する主記憶部を有する
計算機システムの記憶保護方式において、 CPUと記憶管理部にモジュールIDを保持することを
特徴とする記憶保護方式。 2、CPUと、仮想記憶管理を行う記憶管理部と、テキ
スト領域およびデータ領域を記憶する主記憶部を有する
計算機システムの記憶保護方式において、 モジュールIDと物理ページアドレスから成るページテ
ーブルエントリから構成されるテキスト・セグメント・
ページテーブルとデータ・セグメント・ページテーブル
を含む記憶手段と、 テキスト・セグメント・ページテーブルとデータ・セグ
メント・ページテーブルからモジュールIDを取り出す
記憶管理手段と、 モジュールIDを保持するモジュールID保持手段を持
つことを特徴とする記憶保護方式。
[Scope of Claims] 1. In a memory protection method for a computer system having a CPU, a memory management unit that performs virtual memory management, and a main memory unit that stores a text area and a data area, a module ID is provided to the CPU and the storage management unit. A memory protection method characterized by retaining . 2. In a memory protection method for a computer system that has a CPU, a memory management unit that manages virtual memory, and a main memory unit that stores text areas and data areas, a page table entry consisting of a module ID and a physical page address is used. text segment
A storage means including a page table and a data segment page table, a storage management means for extracting a module ID from the text segment page table and a data segment page table, and a module ID holding means for holding the module ID. A memory protection method characterized by:
JP2041899A 1990-02-21 1990-02-21 Storage protection system Pending JPH03244054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2041899A JPH03244054A (en) 1990-02-21 1990-02-21 Storage protection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2041899A JPH03244054A (en) 1990-02-21 1990-02-21 Storage protection system

Publications (1)

Publication Number Publication Date
JPH03244054A true JPH03244054A (en) 1991-10-30

Family

ID=12621136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2041899A Pending JPH03244054A (en) 1990-02-21 1990-02-21 Storage protection system

Country Status (1)

Country Link
JP (1) JPH03244054A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302226A (en) * 1994-05-02 1995-11-14 Nec Corp Memory illegal access detection circuit
JP2009516310A (en) * 2005-12-30 2009-04-16 インテル・コーポレーション Page coloring that maps memory pages to programs
CN103970682A (en) * 2013-02-05 2014-08-06 空中客车运营简化股份公司 Secure redundant storage device and secure read/write method on such a device
US10162694B2 (en) 2015-12-21 2018-12-25 Intel Corporation Hardware apparatuses and methods for memory corruption detection

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302226A (en) * 1994-05-02 1995-11-14 Nec Corp Memory illegal access detection circuit
JP2009516310A (en) * 2005-12-30 2009-04-16 インテル・コーポレーション Page coloring that maps memory pages to programs
JP4759059B2 (en) * 2005-12-30 2011-08-31 インテル・コーポレーション Page coloring that maps memory pages to programs
US9390031B2 (en) 2005-12-30 2016-07-12 Intel Corporation Page coloring to associate memory pages with programs
CN103970682A (en) * 2013-02-05 2014-08-06 空中客车运营简化股份公司 Secure redundant storage device and secure read/write method on such a device
CN103970682B (en) * 2013-02-05 2018-06-05 空中客车运营简化股份公司 The method of safe read-write in Safety Redundancy storage device and this equipment
US10162694B2 (en) 2015-12-21 2018-12-25 Intel Corporation Hardware apparatuses and methods for memory corruption detection
US10776190B2 (en) 2015-12-21 2020-09-15 Intel Corporation Hardware apparatuses and methods for memory corruption detection
US11645135B2 (en) 2015-12-21 2023-05-09 Intel Corporation Hardware apparatuses and methods for memory corruption detection

Similar Documents

Publication Publication Date Title
JPH03244054A (en) Storage protection system
JPS59154700A (en) Data processing system
JPH06222916A (en) On-line real-time processor
JPS6136641B2 (en)
JP2505044B2 (en) Interrupt control method
JPH0635747A (en) Debug supporting device
JP2001051854A (en) Information management system
JP3340284B2 (en) Redundant system
JPS6398764A (en) File recovery system for multi-computer system
JPS58141500A (en) Memory management protecting system
JPH0336650A (en) Memory protecting system
JPH0225198A (en) Decentralized monitor system
JPH0157376B2 (en)
JPH087696B2 (en) I / O processor release method
JPH08137761A (en) Storage device management method
JPS60142754A (en) Programming device
JPS60114929A (en) Control method of data storage device
JPH06348506A (en) Interruption reporting device
JPH01284932A (en) Access device to internal memory area
JPS59226955A (en) Program debug device
JPH0387952A (en) Peripheral device control method
JPH02166510A (en) Disk controller
JPH07225702A (en) Storage area managing device
JPS593562A (en) Job state display system
JPH01316840A (en) Diagnosis control system