JPH03242026A

JPH03242026A - 符号列の直流抑圧方式

Info

Publication number: JPH03242026A
Application number: JP3933390A
Authority: JP
Inventors: Hiroshi Ishii; 比呂志石井; Kazuhiro Hayashi; 一博林
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1990-02-20
Filing date: 1990-02-20
Publication date: 1991-10-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は非同期転送モード（Ａｓｙｎｃｈｒｏｎｏｕｓ
　Ｔｒａｎｓｆｅｒ　Ｍｏｄｅ、以下ｒＡＴＭＪという
）のユーザ・網インタフエースに利用する。特に、伝送
路符号の直流成分抑圧に関する。

本発明は、ＮＲＺ符号の直流成分を抑圧する方式におい
て、ビットの集合であるセル単位にビットの反転または
非反転を制御することにより、伝送速度の上昇が小さい
直流抑圧方式を実現するものである。

〔従来の技術〕

符号列の直流成分を抑圧するため、従来から、ＣＭ　Ｉ
　（Ｃｏｃｌｅ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ）符号
が用いられている。ＣＭＩ符号は、ＮＲＺ　（Ｎｏｎ　
　Ｒｅｔｕｒｎ　　ｔ。

２ｅｒｏ）符号のシンボル「０」を「０１」に、シンボ
ル「１」を「１１」と「００」に交互に対応させる符号
である。第４図にＮＲＺ符号とＣＭＩ符号の符号列の対
応の例を示す。

〔発明が解決しようとする課題〕

しかし、ＣＭＩ符号では、ＮＲＺ符号の一つのシンボル
を二つのシンボルに対応させるため、同じ情報を伝送す
るために二倍の伝送速度が必要となる。このため、高速
の符号の場合には伝送距離を長くできず、回路製作が困
難になる欠点があった。

本発明は、以上の課題を解決し、ＡＴＭユーザ・網イン
タフエースにおける伝送路符号に対して速度上昇が小さ
い符号列の直流抑圧方式を提供することを目的とする。

〔課題を解決するための手段〕

本発明の符号列の直流抑圧方式は、符号列の積分値の累
積を避ける一定の法則によりセル単位でビットの反転ま
たは非反転の制御を行う手段と、それぞれのセルに反転
か非反転かを表示するビットを付加する手段とを備えた
ことを特徴とする。

制御を行う手段は、一定の法則として、ある時点までに
送出したＲＤＳ　（Ｒｕｎｎｉｎｇ　Ｄｉｇｉｔａｌ　
Ｓｕｍ）の符号とそれに続いて送信するセルの符号とが
同じときにはそのセルを反転させ、異なることきには非
反転とする制御を行うことが望ましい。

〔作　用〕

セル単位でビットの反転または非反転を行い、ＲＤＳの
絶対値が小さくなるようにする。ＲＤＳの値が零に近く
なるほど、符号列の直流成分が一定値に近づく。このと
き、ビットが反転か非反転かを識別できるように、表示
用のビットをセルに付加する。

表示用のビットとして、可能な場合にはヘッダ内のビッ
トを使用する。新たに別のビットを付加してもよい。ヘ
ッダ内のビットを使用する場合には、同じ情報を伝送す
るための速度上昇はない。

新たに付加する場合でも、１セルのビット数をｎ、表示
用のビットをｌビットとすると、速度上昇は（１＋１／
ｎ〕倍となるだけである。

〔実施例〕

第１図は本発明の符号列の直流抑制方式を実施する符号
変換装置のブロック構成図である。

この符号変換装置は、ビットの集合であるセルを単位と
して非同期転送モードにより転送されるＮＲＺ符号の直
流成分を抑圧するための符号変換を行う装置であり、こ
の装置の特徴とするところは、符号列の積分値の累積を
避ける一定の法則によりセル単位でビットの反転または
非反転の制御を行う手段として１セル遅延回路１、反転
／非反転回路２．１セルＲＤＳ計算回路４およびＲＤＳ
計算回路５を備え、それぞれのセルに反転か非反転かを
表示するビットを付加する手段として反転表示ビット付
加回路３を備えたことにある。

ＮＲＺ符号の原系列は、１セル遅延回路１を介して反転
／非反転回路２に人力される。

反転／非反転回路２は、１セル遅延回路１を経由して入
力された原系列に対して、セル単位にビット反転を施す
か、または非反転のまま、反転表示ビット付加回路３に
出力する。

反転表示ビット付加回路３は、そのセルがビット反転し
たセルか、非反転のセルかを表示するため、反転／非反
転表示ビットを付加する。この反転／非反転表示ビット
が付加されたセルが、送出系列として出力される。

ＮＲＺ符号の原系列はまた、１セルＲＤＳ計算回路４に
入力される。

１セルＲＤＳ計算回路４は、セル毎に１セル分のＲＤＳ
を計算する。この計算値は、制御信号として反転／非反
転回路２に人力される。この計算値が得られるのは、１
セルのビットがすべて入力された後である。このとき、
セルとそのセルのＲＤＳ計算値とを同時に反転／非反転
回路２に入力させるため、１セル遅延回路１で入力セル
を１セル分だけ遅延させる。

Ｒ３Ｄ計算回路５は、送出系列の分岐信号を入力とし、
送出系列のＲＤＳを計算する。ＲＤＳ計算回路５の計算
値は、制御信号として反転／非反転回路２に人力される
。

ＲＤＳを計算するとき、ＮＲＺ符号の「０」、「１」を
それぞれ「−１」、「＋１」に対応させる。「０」が多
ければＲＤＳ＜０になり、「１」が多ければＲＤＳ＞Ｏ
になる。反転／非反転回路２は、入力された１セル分の
ＲＤＳの符号と、それ以前の送出系列のＲＤＳの符号と
により、入力セルのビットの反転または非反転を決定す
る。この規則を次の表に示す。

この表において、「１セル分のＲＤＳＪは１セルＲＤＳ
計算回路４の計算値の符号を表し、「送出系列のＲＤＳ
ＪはＲＤＳ計算回路５の計算値の符号を表す。

また、「望ましい１セル分のＲＤＳＪは、送出系列のＲ
ＤＳの絶対値を減少させることのできる符号を示す。こ
の符号は、送信系列のＲＤＳの符号に対して逆符号とな
る。この符号が１セル分のＲＤＳの符号と一致するとき
は、そのセルを非反転のまま出力する。この符号が１セ
ル分のＲＤＳの符号と異なるときには、セル内のビット
を反転させて出力する。

このようにして、送出系列のＲＤＳと新しく送出される
ＲＤＳとの符号が常に逆になるように制御される。この
ため、送出系列のＲＤＳの絶対値が常に一定値以下とな
る。

第２図は符号変換例を示す。この例では１セルが８ビツ
トの場合を示す。

第３図はＲＤＳの分布の計算値を示す。この図は、原系
列のマーク率ｐをパラメータとし、あるＲＤＳの値Ｘに
対して’　ＲＤＳ　ｌ≧Ｘとなる確率を示す。ＲＤＳを
計算する範囲は、連続する７００ビツトとした。原系列
については、実線により、マーク率ｐが０．５．０．６
および０．７の場合を示す。

送出系列については、破線により、マーク率ｐが０．５
および■の場合について示す。

実線で示した原系列分布は、マーク率ｐが０．５から大
きくなるにつれて、ＲＤＳが太き（なる方向に移動する
。これは、符号列の直流成分が大きくなり、低域遮断特
性が劣化することを意味する。

これに対して送出系列のＲＤＳ分布は、第３図に破線で
示すように、原系列に比較してＲＤＳが小さくなる方向
に移動する。したがって、符号列の直流成分が小さくな
り、低域遮断特性が改善される。

表示用のビットとしてヘッダ内のビア）を使用できる場
合には、同じ情報を伝送するための速度上昇はない。ヘ
ッダ内のビットを使用できない場合でも、速度上昇は小
さい。例えばｌセルの長さが５３バイト（４２４ビツト
）のとき、１ビツト付加することによる速度上昇は、４
２５／４２４＝１．００２　、すなわち０．２％にすぎ
ず、非常に小さい。

〔発明の効果〕

以上説明したように、本発明の符号列の直流抑圧方式は
、ＲＤＳの分布をその値が小さくなるように移動させる
ことができるため、符号列の直流成分が小さくなり、低
域遮断特性が改善される効果がある。

また、本発明による速度上昇は非常に小さく、場合によ
っては速度上昇を生じさせる必要がない。

する符号変換装置のブロック構成図。

第２図は符号変換例を示す図。

第３図はＲＤＳの分布の計算値を示す図。

第４図はＮＲＺ符号とＣＭＩ符号の符号列の対応の例を
示す図。

１・・・ｌセル遅延回路、２・・・反転／非反転回路、
３・・・反転表示ビット付加回路、４・・・１セルＲＤ
Ｓ計算回路、５・・・ＲＤＳ計算回路。

Claims

【特許請求の範囲】１、ビットの集合であるセルを単位として非同期転送モ
ードにより転送されるＮＲＺ符号の直流成分を抑圧する
符号列の直流抑圧方式において、符号列の積分値の累積
を避ける一定の法則によりセル単位でビットの反転また
は非反転の制御を行う手段と、それぞれのセルに反転か非反転かを表示するビットを付
加する手段とを備えたことを特徴とする符号列の直流抑圧方式。