JPH03216749A - Communication control processor - Google Patents

Communication control processor

Info

Publication number
JPH03216749A
JPH03216749A JP2009499A JP949990A JPH03216749A JP H03216749 A JPH03216749 A JP H03216749A JP 2009499 A JP2009499 A JP 2009499A JP 949990 A JP949990 A JP 949990A JP H03216749 A JPH03216749 A JP H03216749A
Authority
JP
Japan
Prior art keywords
data
buffer
received
reception
systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009499A
Other languages
Japanese (ja)
Inventor
Hiroshi Kamata
洋 鎌田
Tatsuo Kimura
辰雄 木村
Tetsuo Senbon
千本 哲男
Kyoko Igarashi
五十嵐 恭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009499A priority Critical patent/JPH03216749A/en
Publication of JPH03216749A publication Critical patent/JPH03216749A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To evade the influence to be given to the reception of data from many other parties despite the increase of quantity of the data received from a specific communication party by providing the received data buffers in response to plural systems respectively. CONSTITUTION:Each of systems A and B of the calling party to which the received data are transmitted is provided with the data reception control means 11 - 1n, the received data buffers 21 - 2n, the busy buffer counter means 31 - 3n, and the data transfer control means 41 - 4n respectively. In such constitution, the data are received from each calling party and transferred to a computer main body. Thus it is possible to evade such detective states where the data buffer is monopolized with the data received from a specific communication party and the obstacle being generated in the reception of data from other communication parties.

Description

【発明の詳細な説明】 〔概要〕 コンピュータ本体に付設され、複数のシステムから送信
されるデータを受信して該コンピュータ本体に転送する
通信制御処理装置に関し、 特定の通信相手からの受信データによってデータバッフ
ァが独占され、他の通信相手からのデータ受信に支障を
来たすことが無いようにすることを目的とし、 コンピュータ本体に付設され、複数のシステムから送信
されるデータを受信して該コンピュータ本体に転送する
通信制御処理装置において、前記複数のシステムの各々
から受信したデータを一時保持する受信データバッファ
と、前記受信データバッファの各々における使用中のバ
ッファ頭域の大きさを示す使用中バッファカウント手段
と、前記複数のシステムの各々に対応して設けられ、対
応する使用中バッフアカウント手段によって、それぞれ
対応する受信データバッファに、さらに受信データを保
持する余裕があると判断されたならば、対応するシステ
ムからデータを受信して対応する受信データバッファに
書き込むデータ受信制御手段と、前記複数のシステムの
各々に対応して設けられ、前記コンピュータ本体から転
送許可を受け、対応する使用中バッファカウント手段に
よって、それぞれ対応する受信データバッファに、未転
送の受信データが保持されていると判断されたならば、
該未転送の受信データを前記コンピュータ本体に転送す
るデータ転送制御手段とを有してなるように構成する。
[Detailed Description of the Invention] [Summary] A communication control processing device attached to a computer main body that receives data transmitted from a plurality of systems and transfers it to the computer main body. The purpose of this is to prevent the buffer from being monopolized and interfering with data reception from other communication partners.It is attached to a computer and receives data sent from multiple systems and sends it to the computer. In the communication control processing device for transferring, a reception data buffer temporarily holds data received from each of the plurality of systems, and a used buffer count means for indicating the size of the buffer head area in use in each of the reception data buffers. and if it is determined by the corresponding in-use buffer account means provided corresponding to each of the plurality of systems that there is room to hold further received data in the corresponding received data buffer, the corresponding a data reception control means for receiving data from a system and writing it into a corresponding received data buffer; , if it is determined that untransferred received data is held in the corresponding receive data buffer,
and data transfer control means for transferring the untransferred received data to the computer main body.

〔産業上の利用分野〕 本発明は、コンピュータ本体に付設され、複数のシステ
ムから送信されるデータを受信して該コンビ二一夕本体
に転送する通信制御処理装置に関する.他のシステムと
の通信機能を有するコンピュータシステムにおいては、
他のシステムから、それぞれのプロトコルに従ってデー
タを受信し、該受信したデータをコンピュータ本体側の
プロトコルに従うデータメッセージに組み立ててコンピ
ュータ本体に転送するために通信制御処理装置が設けら
れているものがある。
[Industrial Application Field] The present invention relates to a communication control processing device attached to a computer main body, which receives data transmitted from a plurality of systems and transfers it to the computer main body. In computer systems that have communication functions with other systems,
Some systems are equipped with a communication control processing device for receiving data from other systems according to their respective protocols, assembling the received data into a data message according to the computer main unit's protocol, and transmitting the data message to the computer main unit.

このような通信制御処理装置においては、上記の処理を
行うため、および、コンピュータ本体側における他の処
理を待つ等のために、メモリ領域の一部を受信データバ
ッファとして使用するが、近年、このようなコンピュー
タシステムは、多数の相手と通信を行う傾向にあり、特
定の通信相手からの受信データ処理量が増えても、他の
多数の相手からのデータ受信に影響を与えないようにす
る技術が要望されていた。
In such communication control processing devices, a part of the memory area is used as a receive data buffer in order to perform the above processing and wait for other processing on the computer side. Computer systems such as these tend to communicate with a large number of parties, and technology is needed to ensure that even if the amount of data processed from a particular communication party increases, it does not affect the reception of data from many other parties. was requested.

〔従来の技術および発明が解決しようとする課題〕従来
、上記の様な通信制御処理装置においては、メモリ領域
内にデータバッファ領域が設けられているが、データバ
ッファ領域全体が、どの通信相手からのデータに対して
も無制限に使用可能となっているために、特定の通信相
手からの受信データによるデータバッファの独占による
データバッツァ領域の枯渇が生じ、他の多数の相手から
のデータ受信に支障を来すという問題があった. 本発明は、上記の問題点に鑑み、なされたもので、特定
の通信相手からの受信データによってデータバッファが
独占され、他の通信相手からのデータ受信に支障を来た
すことが無い通信制御処理装置を提供することを目的と
するものである。
[Prior art and problems to be solved by the invention] Conventionally, in the communication control processing device as described above, a data buffer area is provided in the memory area, but the entire data buffer area is Because the data buffer can be used without limit for data received from a specific communication partner, the data buffer area becomes depleted due to monopolization of the data buffer by data received from a specific communication partner, which hinders the reception of data from many other communication partners. There was a problem with coming. The present invention has been made in view of the above-mentioned problems, and is a communication control processing device in which the data buffer is monopolized by data received from a specific communication partner and does not interfere with data reception from other communication partners. The purpose is to provide the following.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の基本構成図であって、コンピュータ本
体に付設され、複敞のシステムから送信されるデータを
受信して該コンピュータ本体に転送する通信制御処理装
置の基本構成を示すものである。
FIG. 1 is a basic configuration diagram of the present invention, showing the basic configuration of a communication control processing device that is attached to a computer and receives data transmitted from the Duo's system and transfers it to the computer. be.

第1図において、21〜2nは受信データバッファ、3
1〜3nは使用中バッファカウント手段、11〜1nは
受信データ制御手段、そして、41〜4nはデータ転送
制御手段である。
In FIG. 1, 21 to 2n are reception data buffers, 3
1 to 3n are used buffer counting means, 11 to 1n are reception data control means, and 41 to 4n are data transfer control means.

受信データバッファ21〜2nは、複数のシステムの各
々から受信したデータを一時保持する。
The reception data buffers 21 to 2n temporarily hold data received from each of the plurality of systems.

使用中バッファカウント手段31〜3nは、受信データ
バッファ21〜2nの各々における使用中のバッファ領
域の大きさを示す. データ受信制御手段11〜1nは、複数のシステムの各
々に対応して設けられ、対応する使用中バッファカウン
ト手段によって、それぞれ対応する受信データバッファ
に、さらに受信データを保持する余裕があると判断され
たならば、対応するシステムからデータを受信して対応
する受信データバッファに書き込む。
The in-use buffer count means 31-3n indicates the size of the in-use buffer area in each of the reception data buffers 21-2n. The data reception control means 11 to 1n are provided corresponding to each of the plurality of systems, and the corresponding in-use buffer counting means determines that the corresponding reception data buffer has room to hold more reception data. If so, receive data from the corresponding system and write it to the corresponding receive data buffer.

データ転送制御手段41〜4nは、複数のシステムの各
々に対応して設けられ、コンピュータ本体から転送許可
を受け、対応する使用中バッファカウント手段によって
、それぞれ対応する受信データバッファに、未転送の受
信データが保持されていると判断されたならば、該未転
送の受信データを前記コンピュータ本体に転送する. 〔作用〕 本発明の通信制御処理装置においては、受信データの送
信相手の各システム毎に、受信データバッファ、使用中
バッファカウント手段、受信データ制御手段、および、
データ転送制御手段を設けて、それぞれの相手システム
からのデータ受信、および、コンピュータ本体へのデー
タ転送を行っている。特に、受信データバッファ21〜
2nは、複数のシステムの各々に対応して設けられてい
るので、特定のシステムからの受信データの量が増大し
たり、特定のシステムからの受信データに関してコンピ
ュータ本体装置における処理が停滞したりしても、他の
システムからの受信データの処理には影響を与えない。
The data transfer control means 41 to 4n are provided corresponding to each of the plurality of systems, receive transfer permission from the computer main body, and use the corresponding in-use buffer counting means to add untransferred received data to the corresponding reception data buffer. If it is determined that the data is retained, the untransferred received data is transferred to the computer main body. [Operation] In the communication control processing device of the present invention, for each system to which received data is transmitted, a received data buffer, a busy buffer count means, a received data control means, and
A data transfer control means is provided to receive data from each partner system and transfer data to the computer main body. In particular, the receive data buffer 21~
2n is provided corresponding to each of a plurality of systems, so the amount of data received from a specific system may increase, or the processing in the computer main unit may become stagnant regarding data received from a specific system. processing of data received from other systems.

〔実施例〕〔Example〕

第2図は本発明を適用するシステムの全体構成を示す図
である。
FIG. 2 is a diagram showing the overall configuration of a system to which the present invention is applied.

第2図において、Yは、本発明の通信制御処理装置を備
えるシステム、A,B,C,および、Dは、それぞれ、
通信相手のシステム、1は本発明の通信制御処理装置、
2はオペレーティングシステム、3はデータ送受信部、
4はプロトコル制御部、5はデータ転送部、6はコンピ
ュータ本体装置である。
In FIG. 2, Y is a system equipped with a communication control processing device of the present invention, and A, B, C, and D are respectively
A communication partner system, 1 is a communication control processing device of the present invention,
2 is an operating system, 3 is a data transmission/reception unit,
4 is a protocol control section, 5 is a data transfer section, and 6 is a computer main unit.

図示しないが、本発明の通信制御処理装置は、既知の通
信制御処理装置のように、MPU,RAM、回線制御用
LSI等を備えて、回線上を送信されてきたシリアルデ
ータを受信して文字を組み立て、コンピュータ本体のC
PU上のアプリケーションプログラムに引き渡し、逆に
、アプリケーションプログラムの出力をシリアルデータ
に分解して回線上に送信するものである. 第2図のデータ送受信部3は、各システムA,B,C,
および、Dからのデータ受信処理を行うタスク、データ
転送部5は、コンピュータ本体装置6へのデータの転送
処理を行うタスク、そして、プロトコル制御部4は、そ
の他の上記のような通信制御処理装置の基本機能の処理
を行うタスクである。オペレーティングシステム2は、
上記のタスクのマルチタスク処理を制御し、特に、以下
に述べる本発明によるメモリの受信バッファ領域の分配
を行う。
Although not shown, the communication control processing device of the present invention, like known communication control processing devices, is equipped with an MPU, a RAM, a line control LSI, etc., and receives serial data transmitted over the line and converts it into characters. Assemble the C of the computer
The data is passed to the application program on the PU, and conversely, the output of the application program is decomposed into serial data and sent over the line. The data transmitting/receiving section 3 in FIG. 2 includes systems A, B, C,
The data transfer unit 5 is a task that performs data reception processing from D, the data transfer unit 5 is a task that performs data transfer processing to the computer main unit 6, and the protocol control unit 4 is a task that performs data reception processing from D. This is a task that processes the basic functions of. Operating system 2 is
It controls the multitasking of the above-mentioned tasks, and in particular distributes the receive buffer area of the memory according to the invention as described below.

第3図は、本発明の実施例の通信制御処理装置のメモリ
の受信データバッファ領域における、各通信相手のシス
テムからのデータ用の領域割り当ての1例を示す図であ
る。
FIG. 3 is a diagram showing an example of area allocation for data from each communication partner system in the reception data buffer area of the memory of the communication control processing device according to the embodiment of the present invention.

第3図に示されるように、メモリ(RAM)のうち受信
データバッファ領域として割り当てられた領域は、デー
タを受信するシステムA,B,C,および、Dに対応し
て予め分割され、■■・・・等は、(この例では)それ
ぞれ、256バイトからなるブロックである。したがっ
て、この例では、各システムA,B,C,および、Dに
対応して、それぞれ、10X256バイトの受信データ
バッファ領域が割り当てられている。第3図において、
各システム対応に割り当てられた領域が3ブロックづつ
破線で分割されているのは、この例では、各システムか
らの1回の連続する通信処理によって3ブロックのデー
タが受信され得ることに対応するものである。
As shown in FIG. 3, the area allocated as the reception data buffer area in the memory (RAM) is divided in advance corresponding to systems A, B, C, and D that receive data. . . . are (in this example) blocks each consisting of 256 bytes. Therefore, in this example, a receive data buffer area of 10×256 bytes is allocated to each system A, B, C, and D, respectively. In Figure 3,
The reason why the area allocated to each system is divided into three blocks by broken lines corresponds to the fact that in this example, three blocks of data can be received by one continuous communication process from each system. It is.

上記のような割り当ては、例えば、IPL時等において
、受信すべきデータを送信してくるシステムの数、各シ
ステムからの1回の連続する通信処理によって受信され
るデータ量等を与えることにより、上記のオペレーティ
ングシステム2によってなされる。すなわち、メモリ(
RAM)のうち、他の目的に使用する領域を除いた領域
が受信データバッファ領域として割り当てられ(例えば
、第3図の例では40X256バイト)、この受信デー
タバッファ領域をシステムA,B,C,および、Dの数
4で除することにより、各システム対応の総受信バッフ
ァ(ブロック)数が40÷4=10として求められ、さ
らに、上記の各システムからの1回の連続する通信処理
によって受信されるデータ量が3ブロックであることに
より、上記の総受信バッファ(ブロック)数10には、
対応するシステムから最大3回の連続する通信処理によ
って受信されるデータまでしか書き込むことはできない
ので、このことから実際上使用可能な最大受信バッファ
領域(ブロック)数として、3X3=9 (ブロック)
を求める。
The above allocation can be done by giving the number of systems transmitting data to be received, the amount of data received from each system in one continuous communication process, etc. during IPL, etc. This is done by the operating system 2 mentioned above. That is, memory (
RAM), an area excluding areas used for other purposes is allocated as a receive data buffer area (for example, 40 x 256 bytes in the example shown in Figure 3), and this receive data buffer area is used for systems A, B, C, Then, by dividing D by the number 4, the total number of reception buffers (blocks) corresponding to each system is determined as 40÷4=10. Since the amount of data to be received is 3 blocks, the total number of reception buffers (blocks) above is 10.
Since it is only possible to write data that is received from the corresponding system through up to three consecutive communication processes, the maximum number of receive buffer areas (blocks) that can actually be used is 3X3=9 (blocks).
seek.

上記の総受信バッファ(ブロック)数、および、最大受
信バッファ領域(ブロック)数は各システム毎に求めら
れ、第4図に示されるように、各システム毎に設けられ
たノード別制御テーブルAT,BTCT,およびDTに
、それぞれ格納される。
The total number of reception buffers (blocks) and the maximum number of reception buffer areas (blocks) mentioned above are determined for each system, and as shown in FIG. They are stored in BTCT and DT, respectively.

第4図は、本発明の実施例におけるノード別制御テーブ
ルの内容を示す図である。
FIG. 4 is a diagram showing the contents of the node-specific control table in the embodiment of the present invention.

第4図に示されるように、各システムに対応するノード
別制御テーブルは、上記の総受信バッファ(ブロック)
数、および、最大受信バッファ領域(ブロック)数を格
納すると共に、各システムに゜割り当てられた受信デー
タバンファ領域のうちどれだけの領域が使用されている
かを示す使用中データバッファカウンタのカウンタ値、
および、各システム対応の受信データバッファ領域中で
次に受信したデータを格納すべきメモリのアドレス、お
よび、次に読み出す(本体装置6へ転送する)べきデー
タの先頭アドレスを示す受信バッファリンク(アドレス
)を保持している。
As shown in Figure 4, the node-specific control table corresponding to each system is based on the total reception buffer (block)
The counter value of the data buffer in use counter, which stores the maximum number of receive buffer areas (blocks) and indicates how much of the receive data buffer area allocated to each system is being used. ,
and the address of the memory where the next received data should be stored in the receive data buffer area corresponding to each system, and the receive buffer link (address ) is maintained.

第5図および第6図は、本発明の実施例における制御手
順を示す図である。
FIG. 5 and FIG. 6 are diagrams showing control procedures in an embodiment of the present invention.

第5図は、前記データ送受信部3において受信データを
受け付けたときの、本発明の通信制御処理装置のプロト
コル制御部4における制御手順を示す図である。
FIG. 5 is a diagram showing a control procedure in the protocol control section 4 of the communication control processing device of the present invention when the data transmission/reception section 3 receives received data.

第5図・のステップ60において、受信データを受け付
けると、ステップ61にて正常なデータが受信されたか
否かを判定して、もし、異常があれば、ステップ62に
てエラー通知を行い、異常がなければ、ステップ63に
て、受信データ内容より前記ノード制御テーブルをサー
チして受信データバッファに空きがあるか否かを判断す
る.ステップ64にては、上記のサーチによって受信デ
ータバッファに空きがなければ、ステップ65にて、対
応するシステムのみに対してデータ受信不可を示すビジ
ー処理を行い、ステップ64にて受信データバッファに
空きがあれば、ステップ66にてデータ転送部5に対し
てデータ転送要求を転送済か否かを判断する。
When the received data is received in step 60 of FIG. 5, it is determined in step 61 whether or not normal data has been received, and if there is an abnormality, an error notification is sent in step 62 and the abnormality is detected. If there is no free space, in step 63, the node control table is searched based on the contents of the received data to determine whether there is space in the received data buffer. In step 64, if there is no free space in the receive data buffer as a result of the above search, in step 65, a busy process is performed to indicate that data cannot be received only for the corresponding system, and in step 64, there is no free space in the receive data buffer. If so, in step 66 it is determined whether the data transfer request has been transferred to the data transfer unit 5.

ステップ66でデータ転送要求が転送済でなければ、ス
テップ67でデータ転送部5に対して(タスク間通信に
より)データ転送要求を転送し、ステン166でデータ
転送要求が転送済ならば、ステップ68で、上記の受け
付けたデータを受信して受信データバッファの、直前に
書き込まれた受信データに続くアドレスに格納して処理
を終了する。
If the data transfer request has not been transferred in step 66, the data transfer request is transferred to the data transfer unit 5 (through inter-task communication) in step 67, and if the data transfer request has been transferred in step 166, step 68 Then, the above-mentioned accepted data is received and stored in the reception data buffer at the address following the reception data written immediately before, and the process is completed.

データ転送部5は、上記のデータ転送要求をうけると、
本体装置6に対して転送要求を出力し、これに対して本
体装置6は、もし、データ受付可能状態であれば、転送
許可信号を返信する。
When the data transfer unit 5 receives the above data transfer request,
A transfer request is output to the main device 6, and in response to this, the main device 6 returns a transfer permission signal if it is in a state where data can be accepted.

データ転送部5は、上記の転送許可信号を受信するまで
は、前記プロトコル制御部4に対して返信せず、上記の
転送許可信号を受信すると、前記プロトコル制御部4に
対して(タスク間通信により)受信要求を送信する。
The data transfer unit 5 does not send a reply to the protocol control unit 4 until it receives the transfer permission signal, and when it receives the transfer permission signal, it does not send a reply to the protocol control unit 4 ) sends a receive request.

第6図は、前記プロトコル制御部4において、データ転
送部5から上記の受信要求゜を受け付けたときの制御手
順を示す図である. 第6図のステップ70において受信要求を受け付けると
、ステップ71において、該要求が正常か否かを判定し
て、もし、異常があれば、ステップ72にてエラー通知
を行い、異常がなければ、ステップ73にて、該要求内
容より前記ノード制御テーブルをサーチして、受信デー
タバッファにおいて本体装置6へ未転送のデータがある
か否かを判断する。ステップ74にては、上記のサーチ
によって受信データバッファに未転送のデータがなけれ
ば、ステップ75にて処理を終了し、ステップ74にて
受信データバッファに未転送のデータがあれば、ステッ
プ76にてデータ転送部5に対して、上記のデータを(
タスク間通信により受信順に)転送する。データ転送部
5は、このデータ転送を受けると、本体装置6に対して
このデータを、さらに転送する。
FIG. 6 is a diagram showing a control procedure when the protocol control section 4 receives the above reception request from the data transfer section 5. When a reception request is accepted in step 70 of FIG. 6, it is determined in step 71 whether the request is normal or not. If there is an abnormality, an error notification is sent in step 72, and if there is no abnormality, In step 73, the node control table is searched based on the request contents, and it is determined whether there is any data that has not been transferred to the main device 6 in the received data buffer. In step 74, if there is no untransferred data in the received data buffer as a result of the above search, the process ends in step 75, and if in step 74 there is untransferred data in the received data buffer, the process proceeds to step 76. and sends the above data to the data transfer unit 5 (
(in the order received) via inter-task communication. Upon receiving this data transfer, the data transfer unit 5 further transfers this data to the main device 6.

ステップ77では、そのときビジー状態であって、上記
の転送により、受信データバッファに空きが生じたか否
かを判断し、もし、そうならば、ステップ78にて該ビ
ジー状態を解除する。
In step 77, it is determined whether or not the reception data buffer is in a busy state due to the above transfer, and if so, the busy state is canceled in step 78.

ステップ79においては、受信データバッファに、さら
に未転送のデータが存在するを判断し、もし、未転送の
データが存在するならば、ステップ80にてデータ転送
部5に対して(タスク間通信により)データ転送要求を
転送して処理を終了する。
In step 79, it is determined whether there is further untransferred data in the reception data buffer. If there is untransferred data, in step 80, the data transfer unit 5 is sent (via inter-task communication). ) Transfer the data transfer request and end the process.

以上の処理により、各システムA,B,C,および、D
からの受信データは、それぞれのシステムに対応して割
り当てられた受信データバッファに空きがあるかぎり、
順に各バッファに格納され、空きがなければ、ビジー処
理がなされ、また、それぞれのシステムに対応して割り
当てられた受信データバッファに未転送データがあるか
ぎり、データ転送部を介して本体装置に転送要求が送信
され、本体装置が転送を許可する毎に、該未転送データ
は本体装置に転送される。
Through the above processing, each system A, B, C, and D
As long as there is space in the receive data buffer allocated for each system, the data received from
The data is stored in each buffer in order, and if there is no free space, busy processing is performed, and as long as there is untransferred data in the receive data buffer allocated for each system, the data is transferred to the main unit via the data transfer unit. Each time a request is sent and the main device permits transfer, the untransferred data is transferred to the main device.

したがって、それぞれのシステムからの受信データは、
受信データバッファの使用に関しては、他のシステムか
らの受信データの受信データバッファ使用状況の影響を
受けない。
Therefore, the received data from each system is
The use of the receive data buffer is not affected by the receive data buffer usage status of receive data from other systems.

〔発明の効果〕〔Effect of the invention〕

本発明の通信制御処理装置によれば、特定の通信相手か
らの受信データによってデータバッファが独占され、他
の通信相手からのデータ受信に支障を来たすことが無い
ようにすることができる。
According to the communication control processing device of the present invention, it is possible to prevent a data buffer from being monopolized by data received from a specific communication partner, thereby preventing data reception from other communication partners from being hindered.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の基本構成図、 第2図は本発明を適用するシステムの全体構成を示す図
、 第3図は、本発明の実施例の通信制御処理装置のメモリ
の受信データバッファ領域における、各通信相手のシス
テムからのデータ用の領域割り当ての1例を示す図、 第4図は、本発明の実施例におけるノード別制御テーブ
ルの内容を示す図、そして、 第5図および第6図は、本発明の実施例における制御手
順を示す図である。 〔符号の説明〕 1一本発明の通信制御処理装置、2−オペレーティング
システム、3−・データ送受信部、4−プロトコル制御
部、5−データ転送部、6・・−コンピュータ本体装置
、11〜In−受信データ制御手段、21〜2n一受信
データバッファ、31〜3n一使用中バッファカウント
手段、41〜4n−データ転送制御手段。 システムA システムB 本発明σ 第 )基本構成図 1 図一 システムN 本発明を適用するシステムの全体構成を示す図第 2 図 D・・・システムD Y拳・・システムY 1・・・通信処理装置 本発明の実施例における受信データ受付時の制御手順を
示す図第5図
FIG. 1 is a basic configuration diagram of the present invention. FIG. 2 is a diagram showing the overall configuration of a system to which the present invention is applied. FIG. 3 is a reception data buffer area of the memory of a communication control processing device according to an embodiment of the present invention. FIG. 4 is a diagram showing an example of area allocation for data from each communication partner's system in the embodiment of the present invention, and FIGS. The figure is a diagram showing a control procedure in an embodiment of the present invention. [Explanation of symbols] 11 communication control processing device of the present invention, 2-operating system, 3-data transmission/reception section, 4-protocol control section, 5-data transfer section, 6...-computer main unit, 11-In - Reception data control means, 21 to 2n - reception data buffer, 31 to 3n - busy buffer counting means, 41 to 4n - data transfer control means. System A System B Invention σ No. 1) Basic configuration diagram 1 Figure 1 System N Diagram showing the overall configuration of the system to which the present invention is applied Figure 2 System D System D Y-Fist System Y 1 Communication processing FIG. 5 is a diagram showing the control procedure at the time of reception of received data in the embodiment of the present invention.

Claims (1)

【特許請求の範囲】 コンピュータ本体(6)に付設され、複数のシステムか
ら送信されるデータを受信して該コンピュータ本体(6
)に転送する通信制御処理装置において、前記複数のシ
ステムの各々から受信したデータを一時保持する受信デ
ータバッファ(21〜2n)と、前記受信データバッフ
ァ(21〜2n)の各々における使用中のバッファ領域
の大きさを示す使用中バッファカウント手段(31〜3
n)と、 前記複数のシステムの各々に対応して設けられ、対応す
る使用中バッファカウント手段によって、それぞれ対応
する受信データバッファに、さらに受信データを保持す
る余裕があると判断されたならば、対応するシステムか
らデータを受信して対応する受信データバッファに書き
込むデータ受信制御手段(11〜1n)と、 前記複数のシステムの各々に対応して設けられ、前記コ
ンピュータ本体(6)から転送許可を受け、対応する使
用中バッファカウント手段によって、それぞれ対応する
受信データバッファに、未転送の受信データが保持され
ていると判断されたならば、該未転送の受信データを前
記コンピュータ本体(6)に転送するデータ転送制御手
段(41〜4n)とを有してなることを特徴とする通信
制御処理装置。
[Claims] The computer main body (6) is attached to the computer main body (6) and receives data transmitted from a plurality of systems.
), in the communication control processing device, a reception data buffer (21 to 2n) temporarily holds data received from each of the plurality of systems, and a buffer in use in each of the reception data buffers (21 to 2n). In-use buffer count means (31 to 3) indicating the size of the area
n) If it is determined by the corresponding in-use buffer counting means provided corresponding to each of the plurality of systems that there is room to hold further received data in the corresponding received data buffer, a data reception control means (11 to 1n) that receives data from a corresponding system and writes it into a corresponding reception data buffer; and a data reception control means (11 to 1n) that is provided corresponding to each of the plurality of systems and that receives transfer permission from the computer main body (6). If it is determined by the corresponding in-use buffer counting means that untransferred received data is held in the corresponding receive data buffer, the untransferred received data is transferred to the computer main body (6). A communication control processing device comprising: data transfer control means (41 to 4n) for transferring data.
JP2009499A 1990-01-20 1990-01-20 Communication control processor Pending JPH03216749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009499A JPH03216749A (en) 1990-01-20 1990-01-20 Communication control processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009499A JPH03216749A (en) 1990-01-20 1990-01-20 Communication control processor

Publications (1)

Publication Number Publication Date
JPH03216749A true JPH03216749A (en) 1991-09-24

Family

ID=11721930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009499A Pending JPH03216749A (en) 1990-01-20 1990-01-20 Communication control processor

Country Status (1)

Country Link
JP (1) JPH03216749A (en)

Similar Documents

Publication Publication Date Title
US5634015A (en) Generic high bandwidth adapter providing data communications between diverse communication networks and computer system
US5325492A (en) System for asynchronously delivering self-describing control elements with a pipe interface having distributed, shared memory
EP0525860A2 (en) High performance I/O processor
EP0752667B1 (en) Method and apparatus for hybrid packet-switched and circuit-switched flow control in a computer system
EP0069774A1 (en) Interrupt coupling and monitoring system
JPH06309252A (en) Interconnection interface
JPH01142963A (en) Data transfer control
JPH04312160A (en) Multiprocessor system and its message transmission and reception controller
JPH0944424A (en) Message transmission method between remote information-processing systems
EP0735476A1 (en) Method and apparatus for flow control in a packet-switched computer system
US5347514A (en) Processor-based smart packet memory interface
JPH01142964A (en) Memory management
JPH05282166A (en) Device for restoring dropout buffer in data processing system
JP2591502B2 (en) Information processing system and its bus arbitration system
KR19980079676A (en) Source and Destination Initiated Interrupt System for Message Arrival Notification
JPH03216749A (en) Communication control processor
US6098105A (en) Source and destination initiated interrupt method for message arrival notification
JP3799741B2 (en) Bus controller
JPS6298444A (en) Data communication system
JPH10143486A (en) Data transmission/reception method in parallel computers
KR950001513B1 (en) Acknowledgement transmission method in data link layer of mini-map network
JP2576934B2 (en) Memory-mapped interrupt method
JPH02141862A (en) Data transfer control system
JPH07334453A (en) Memory access system
JPH03235152A (en) Bus control system