JPH03214922A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPH03214922A
JPH03214922A JP991490A JP991490A JPH03214922A JP H03214922 A JPH03214922 A JP H03214922A JP 991490 A JP991490 A JP 991490A JP 991490 A JP991490 A JP 991490A JP H03214922 A JPH03214922 A JP H03214922A
Authority
JP
Japan
Prior art keywords
terminal
input
circuit
diode
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP991490A
Other languages
Japanese (ja)
Inventor
Toyohiro Shibayama
芝山 豊広
Toshihiro Masagaki
年啓 正垣
Chuichi Minato
湊 忠一
Shiro Mizutani
水谷 四郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP991490A priority Critical patent/JPH03214922A/en
Publication of JPH03214922A publication Critical patent/JPH03214922A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a high speed switching circuit of unsaturation type capable of outputting n pcs. of input signals selectively, and whose frequency characteristic covers a wide band and is very stable by connecting a diode between an output terminal and each emitter of n-set of emitter follower transistors(TRs), and applying a prescribed bias voltage to n-set of control terminals. CONSTITUTION:A signal inputted to an input terminal 10 is outputted from an output terminal 20 via an emitter follower TR 1 and a diode 7. Since a switching TR 5 and a diode 8 are turned off in this case, a signal inputted to an input terminal 11 is cut off and not outputted to the output terminal 20. When a positive switching pulse is supplied to a control terminal 14 and a negative switching pulse is supplied to a control terminal 13, TRs 5, 2 and the diode 8 being components of a 2nd circuit block are turned on, and TRs 4, 1 and a diode 7 being components of a 1st circuit block are turned off, and a signal inputted to the input terminal 11 is outputted to the output terminal 20.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、2種類以上の入力信号から任意の信号を取り
出す切換回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a switching circuit that extracts an arbitrary signal from two or more types of input signals.

従来の技術 2種類以上からなる入力偵号(アナログ信号)を制御信
号(パルス信号)によって切り換え、任意の信号を取り
出す従来の切換回路(アナログスイッチ》の一例を第3
図の回路図に基づいて説明する。第3図の回路は2種類
のアナログ信号を切換える非飽和型の高速切換回路であ
る。
Conventional Technology Figure 3 shows an example of a conventional switching circuit (analog switch) that switches input signals (analog signals) consisting of two or more types using a control signal (pulse signal) and extracts an arbitrary signal.
The explanation will be based on the circuit diagram shown in the figure. The circuit shown in FIG. 3 is a non-saturation type high-speed switching circuit that switches between two types of analog signals.

従来の切換回路は、一方に入力端子lOより入力信号が
入力され、他方に出力端子20より出力信号がフィード
バックして入力される差励増幅器を形成するNPN }
ランジスタ25 , 26と、この差動増幅器の能動負
荷となる、カレント竃ラー回路を形成するPNP }ラ
ンジスタ21 . 22と、コレクタがNPNトランジ
スタ25 . 26のエミッタの共通接続点に接続され
、ベースが制御端子13に接続されたスイッチ用トラン
ジスタ4からなる第1の回路ブロックを配置し、さらに
、一方に入力端子1lより入力信号が入力され、他方に
出力端子2oより出力信号がフィードバックして入力さ
れる差動増幅器を形成するNPN }ランジスタ27 
. 28と、この差動増幅器の能動負荷となる、カレン
トミラー回路を形成するPNP }ランジスタ23 ,
 24と、コレクタがNPN }ランジスタ27.28
のエミッタの共通接続点に接続され、ペースが制御端子
l4に接続されたスイッチ用トランジスタ5からなる第
2の回路ブロックを配置し、スイッチ用トランジスタ4
.5のエミッタを第1の電流源l7に共通接続し、また
エミッタが第2の電流源30に接続されたトランジスタ
29のベースlこ、カレントミラ−回路を形成するPN
P }ランジスタ22’,24のコレクタを共通接続し
、出力信号をトランジスタ29で形成されるエミッタフ
ォロワで出力端子20で得るよう構成されている。
A conventional switching circuit is an NPN circuit that forms a differential excitation amplifier in which an input signal is input from an input terminal 1O to one side, and an output signal is fed back and input from an output terminal 20 to the other side.
transistors 25 and 26, and PNP transistors 21 . 22, and the collector is an NPN transistor 25. A first circuit block consisting of a switching transistor 4 connected to the common connection point of the 26 emitters and whose base is connected to the control terminal 13 is arranged, and an input signal is input from the input terminal 1l to one side, and the other side is connected to the common connection point of the 26 emitters. NPN transistor 27 forming a differential amplifier to which the output signal is fed back and input from the output terminal 2o.
.. 28, and a PNP transistor 23, which forms a current mirror circuit and serves as an active load of this differential amplifier.
24, collector is NPN } transistor 27.28
A second circuit block consisting of a switch transistor 5 connected to the common connection point of the emitters of the switch transistor 5 and whose pace is connected to the control terminal l4 is arranged.
.. The emitters of the transistors 29 are commonly connected to the first current source 30, and the bases of the transistors 29 whose emitters are connected to the second current source 30 form a current mirror circuit.
P } The collectors of the transistors 22' and 24 are connected in common, and the output signal is obtained at the output terminal 20 by an emitter follower formed by a transistor 29.

制御端子13 . 14には極性反転した切換信号が入
力され、どちらか一方の制御端子が適当なDCバイアス
に固定され、他の一方の制御端子に切換信号が入力され
る。第3図において、18 . 19は電源端子を示す
Control terminal 13. A switching signal with inverted polarity is input to 14, one of the control terminals is fixed to an appropriate DC bias, and the switching signal is input to the other control terminal. In FIG. 3, 18. 19 indicates a power terminal.

以下、従来の切換回路の動作を説明する。The operation of the conventional switching circuit will be explained below.

仮に第3図に示すように正の切換パルスが制御端子l3
に、逆相のパルスが制IMi’J子l4に入力されると
、トランジスタ4が導通(ON)シ、トランジスタ5が
遮断( OFF )する。一方、入力端子10.11に
はアナログ信号が入力されている。トランジスタ5がO
FFするので、第2の回路ブロックを形成するトランジ
スタ23,24,27.28はOFF L/、基本的に
は第1の回路ブロックを形成するトランジスタ21 ,
22 ,25 ,26 ,29 . 4で構成される利
得1倍のバッファアンプとして動作し、入力端子lOに
入力されたアナログ信号のみが出力端子20に取り出さ
れる。
If the positive switching pulse is applied to the control terminal l3 as shown in FIG.
When a pulse with an opposite phase is input to the control IMi'J terminal 14, the transistor 4 is turned on (ON) and the transistor 5 is turned off (OFF). On the other hand, analog signals are input to input terminals 10.11. Transistor 5 is O
Since the transistors 23, 24, 27, and 28 forming the second circuit block are OFF, basically the transistors 21, 27, and 28 forming the first circuit block are OFF.
22 , 25 , 26 , 29 . 4 and operates as a buffer amplifier with a gain of 1 times, and only the analog signal input to the input terminal IO is taken out to the output terminal 20.

発明が解決しようとする課題 さて、上記従来の切換回路の場合、入出力間の周波数特
性はPNP }ランジスタ21 , 22またはPNP
トランジスタ23 . 24で構成されるカレントミラ
ー回路の性能に依存しており、通常、モノリシックIC
ではNPN トランジスタに比べ、たとえばラテラル構
造を有するPNP トランジスタの場合、トランジェン
ト周波数/Tは、非常に小さいため、上記周波数特性の
劣化は著しい。またこの切換回路は能動負荷を形成する
トランジスタ22 . 24からの出力信号をエミッタ
フォロワを形成するトランジスタ29で受け、差動増幅
器の片方のトランジスタ26.28にフィードバックす
る回路構成をしているためこの系で生じる位相ずれによ
り発振現象が起りやすく、非常に不安定である。したが
って従来の切換回路は、広帯域を必要とする切換回路に
は不適であった。
Problems to be Solved by the Invention Now, in the case of the conventional switching circuit described above, the frequency characteristic between input and output is PNP } transistors 21 and 22 or PNP
Transistor 23. It depends on the performance of the current mirror circuit composed of 24, and is usually a monolithic IC.
Compared to an NPN transistor, for example, in the case of a PNP transistor having a lateral structure, the transient frequency /T is much smaller, so the deterioration of the frequency characteristics described above is significant. This switching circuit also includes transistors 22 . Since the circuit configuration is such that the output signal from 24 is received by transistor 29 forming an emitter follower and fed back to transistors 26 and 28 on one side of the differential amplifier, oscillation is likely to occur due to the phase shift that occurs in this system. unstable. Therefore, conventional switching circuits are not suitable for switching circuits that require a wide band.

本発明は上記問題を解決するものであり、周波数特性が
広帯域でしかも非常に安定した非飽和型の高速の切換回
路を提供することを目的とするものである。
The present invention is intended to solve the above-mentioned problems, and aims to provide a non-saturated high-speed switching circuit with wide frequency characteristics and very stable frequency characteristics.

課題を解決するための手段 上記問題を解決するため本発明の切換回路は、ベースが
入力端子に接続されエミッタフォロワを形成するエミッ
タフォロワ用トランジスタと、コレクタが前記エミッタ
フォロワ用トランジスタのエミッタに接続され、ベース
が制御端子に接続されたスイッチ用トランジスタとから
なる回路ブロックをn個(nは2以上の整数)配置し、
前記n個のスイッチ用トランジスタのエミッタを全て共
通接続し、この共通接続点と第1の電fl @子間に第
1の電流源を接続し、出力端子と前記n個のエミッタフ
ォロワ用トランジスタのエミッタ間にそれぞれダイオー
ドを導通接続し、前記出力端子と第2の電源端子間に第
2のWL流源を接続し、前記n個の制御端子に所定のバ
イアス電圧を印加することにより、前記n個の入力信号
を選択して前記出力端子へ出力するもので゜ある。
Means for Solving the Problems In order to solve the above problems, the switching circuit of the present invention includes an emitter follower transistor whose base is connected to an input terminal to form an emitter follower, and whose collector is connected to the emitter of the emitter follower transistor. , n circuit blocks (n is an integer of 2 or more) each consisting of a switching transistor whose base is connected to a control terminal are arranged,
The emitters of the n switch transistors are all connected in common, and a first current source is connected between this common connection point and the first voltage terminal, and the output terminal and the n emitter follower transistors are connected to each other. By connecting diodes conductively between the respective emitters, connecting a second WL current source between the output terminal and the second power supply terminal, and applying a predetermined bias voltage to the n control terminals, the n The input signal is selected and outputted to the output terminal.

[4作用 上記構成により、所定のバイアス電圧が制御端子に入力
された回路ブロックの入力信号が選択されて出力端子に
出力される。また、本発明の切換回路の1d成には従来
の回路のような帰還回路が含まれておらず、能動負荷の
周波数特性に入出力間の周披数特性が著しく依存するこ
ともないため、入出力周波数特性は広帯域化され、回路
構成によって生じる発振などの回路上の不安定な現象も
除かれる。
[4] With the above configuration, the input signal of the circuit block to which a predetermined bias voltage is input to the control terminal is selected and output to the output terminal. In addition, the 1D configuration of the switching circuit of the present invention does not include a feedback circuit like conventional circuits, and the frequency characteristics of the active load do not depend significantly on the frequency characteristic between input and output. The input/output frequency characteristics are widened, and unstable circuit phenomena such as oscillation caused by the circuit configuration are also eliminated.

実施例 以下、本発明の一実施例を図面に基づいて説明する。な
お、従来例の第3図と同一の構成には同一の符号を付し
て説明を省略する。
EXAMPLE Hereinafter, an example of the present invention will be described based on the drawings. Note that the same components as those in FIG. 3 of the conventional example are given the same reference numerals and explanations are omitted.

第1図は本発明の一実施例を示す切換回路の回路図であ
る。
FIG. 1 is a circuit diagram of a switching circuit showing one embodiment of the present invention.

本発明の切換回路は、ベースが入方端子10に接続され
エミッタフォロヮを形成するエミッタフォロワ用NPN
 トランジスタ1と、コレクタがこのNPNトランジス
タlのエミッタに接続され、ベースが制御端子13に接
続されたスイッチ用NPNトランジスタ4とからなる第
1の回路ブロックを配置し、さらにベースが入力端子1
lに接続され二疋ツタフォロワを形成するエミッタフォ
ロヮ用NPNトランジスタ2と、コレクタがこのNPN
 トランジスタ2のエミッタに接続され、ベースが制御
端子】4に接続されたスイッチ用NPN }ランジスタ
5からなる第2の回路ブロックを配置し、スイッチ用N
PN トランジスタ4,5のエミッタを共通接続し、こ
の共通接続点と第1の電源端子l9間に第1の電流源1
,7を接続し、出力端子20とエミッタフォロワ用NP
N }ランジスタ1,2のエミッタ間にそれぞれダイオ
ード7.8を導通接続し、出力端子20と第2の電源端
子18間にダイオード7,8を導通させるための第2の
1!流#l6を接続して構成している。
The switching circuit of the present invention is an NPN for emitter follower whose base is connected to the input terminal 10 to form an emitter follower.
A first circuit block consisting of a transistor 1 and a switching NPN transistor 4 whose collector is connected to the emitter of the NPN transistor 1 and whose base is connected to the control terminal 13 is arranged, and further whose base is connected to the input terminal 1.
an emitter follower NPN transistor 2 connected to
NPN for the switch connected to the emitter of the transistor 2 and whose base is connected to the control terminal ]4 } A second circuit block consisting of the transistor 5 is arranged, and the NPN for the switch is connected to the control terminal
The emitters of the PN transistors 4 and 5 are commonly connected, and a first current source 1 is connected between this common connection point and the first power supply terminal l9.
, 7, and output terminal 20 and NP for emitter follower.
N } A second 1! for connecting diodes 7 and 8 conductively between the emitters of transistors 1 and 2, respectively, and connecting diodes 7 and 8 conductively between output terminal 20 and second power supply terminal 18. It is constructed by connecting the flow #16.

以下、上記構成の切換回路の動作を説明する。The operation of the switching circuit having the above configuration will be explained below.

いま、たとえば、入力端子10 . 11に常時、アナ
ログ信号が入力されているものとし、制御端子13に正
極性、制御端子l4に負極性の切換パルスが同時に入力
されるものとする。このとき、第1の回路ブロックを形
成するトランジスタ4.1およびダイオード7がONt
,,第2の回路ブロックを形成するトランジスタ5.2
およびダイオード8がOFF t,、第2の電流源16
の電流■16は、ダイオード7を介して、スイッチ用ト
ランジスタ4のコレクタ電流の一部として流れる。第1
の電流WA17の電流ttyは、通常11F>111を
満たす最適値に選ばれているものとする。
For example, input terminal 10. It is assumed that an analog signal is always input to the control terminal 11, and that a positive polarity switching pulse and a negative polarity switching pulse are simultaneously input to the control terminal 13 and the control terminal 14, respectively. At this time, the transistor 4.1 and the diode 7 forming the first circuit block are ONt.
,,transistor 5.2 forming the second circuit block
and diode 8 is OFF t, second current source 16
The current 16 flows through the diode 7 as part of the collector current of the switching transistor 4. 1st
It is assumed that the current tty of the current WA17 is selected to be an optimal value that normally satisfies 11F>111.

さて、入力端子IOに入力された信号は、工疋ツタフォ
ロワ用トランジスタ!およびダイオード7を経て出力端
子20から出力される。このとき、スイッチ用トランジ
スタ5およびダイオード8はOFFL,ているので、入
力端子11に入力される信号に対しては遮断され出力端
子20には出力されない。
Now, the signal input to the input terminal IO is a transistor for a follower! and is outputted from the output terminal 20 via the diode 7. At this time, since the switching transistor 5 and the diode 8 are OFF, the signal input to the input terminal 11 is blocked and is not output to the output terminal 20.

また制御端子l4に正極性、制御端子l3に負極性の切
換パルスが印加されたときは、第2の回路ブロックを形
成するトランジスタ5.2およびダイオード8がONシ
、第1の回路ブロックを形成するトランジスタ4,1お
よびダイオード7がOFF t,、入力端子11に入力
された信号が出力端子20に出力される。なお、ダイオ
ード7.8については、トランジスタのベース、エミッ
タ間のダイオード特性を用いても、同様の切換特性が得
られる。
Further, when a positive polarity switching pulse is applied to the control terminal l4 and a negative polarity switching pulse is applied to the control terminal l3, the transistor 5.2 and the diode 8 which form the second circuit block are turned on, and the first circuit block is formed. When the transistors 4 and 1 and the diode 7 are turned off, the signal input to the input terminal 11 is output to the output terminal 20. As for the diode 7.8, similar switching characteristics can be obtained even if the diode characteristics between the base and emitter of the transistor are used.

このような切換回路においては、信号経路に従来回路の
ような帰還回路が含まれておらず、発振現象がなく回路
的にきわめて安定であり、またエミッタフォロワ型の回
路型式であるため、コレク夕負荷および寄生容量などに
よる周波数特性の劣化が少ないだけでなく、従来回路の
ように、アクティブ負荷の周波数特性に入出力間の周波
数特性が著しく依存するとと参ない仁とから、入出力周
波数特性を広帯域化する仁とができる.また、回路素子
数も非常に少なく、半導体集積回路として使用した場合
きわめて有効である。さらに、入出力間の電圧誤差が非
常に少なく、出力端子20での温度特性もほとんど無視
でき、また入力インピーダンスはエミッタフォロワ型の
回路型式であるため大きく、出力インピーダンスもイン
ピーダンス変換回路を出力端子20に追加することによ
り容易に十分小さくすることができる。
In this type of switching circuit, the signal path does not include a feedback circuit like conventional circuits, so the circuit is extremely stable without any oscillation phenomenon, and since it is an emitter follower type circuit, the collector Not only is there less deterioration of the frequency characteristics due to loads and parasitic capacitance, but the input/output frequency characteristics can be improved from It is possible to widen the bandwidth. Furthermore, the number of circuit elements is very small, making it extremely effective when used as a semiconductor integrated circuit. Furthermore, the voltage error between input and output is very small, the temperature characteristics at the output terminal 20 can be almost ignored, the input impedance is large because it is an emitter follower type circuit, and the output impedance is also large when the impedance conversion circuit is connected to the output terminal 20. It can easily be made sufficiently small by adding .

第2図は、3個以上の入力信号に対する切換回路を示し
ている。切換動作は第1図の切換回路と同様であるが、
入力信号の数量だけ、回路ブロックを形成するエミッタ
フォロワ用トランジス.夕、スイッチ用トランジスタお
よびダイオードで構成される回路が並列に配置される。
FIG. 2 shows a switching circuit for three or more input signals. The switching operation is similar to the switching circuit shown in Fig. 1, but
Emitter follower transistors that form a circuit block as many as the number of input signals. Finally, a circuit consisting of a switching transistor and a diode is placed in parallel.

たとえば入力端子12に入力された信号を取り出す場合
、スイッチ用トランジスタ6のみとONさせれば、ダイ
オード9を介して出力端子20に出力させることができ
る。
For example, when extracting a signal input to the input terminal 12, by turning on only the switching transistor 6, the signal can be outputted to the output terminal 20 via the diode 9.

なお、第1図、第2図における実施例はNPNトランジ
スタを用いて横成されているが、PNP }ランジスタ
を用いても、実施例と同様の切換動作が可能な切換回路
を構成することが可能である。
Although the embodiments shown in FIGS. 1 and 2 are constructed using NPN transistors, it is also possible to construct a switching circuit that can perform the same switching operation as in the embodiments using PNP transistors. It is possible.

発明の効果 以上のように本発明によれば、所定のバイアス電圧が制
御端子に入力された回路ブロックの入力信号を出力端子
に選択して得ることができるとともに、従来の回路のよ
うな帰還回路が含まれておらず、能動負荷の周波数特性
に入出力間の周波数特性が著しく依存することもないた
め、広帯域で、発振現象のない、回路的に安定した特性
を得ることができる。また、入出力間の電圧誤差が非常
に少なく、出力端子での温度特性も全人と無視でき、マ
タ入力インピーダンスは、エミッタフォロワ型の回路型
式であるため大きく、出力インピーダンスも、インピー
ダンス変換回路を出力端子に追加することにより容易に
十分小さくすることができる。
Effects of the Invention As described above, according to the present invention, a predetermined bias voltage can be obtained by selecting the input signal of a circuit block inputted to the control terminal as the output terminal, and the feedback circuit like the conventional circuit can be obtained. Since the frequency characteristics between input and output do not depend significantly on the frequency characteristics of the active load, it is possible to obtain stable circuit characteristics over a wide band and without oscillation phenomena. In addition, the voltage error between input and output is very small, the temperature characteristics at the output terminal can be ignored, the mother input impedance is large because it is an emitter follower type circuit, and the output impedance is also large due to the emitter follower type circuit type. It can be easily made sufficiently small by adding it to the output terminal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す切換回路の回路図、第
2図は本発明の他の実施例を示す切換回路の回路図、第
3図は従来の切換回路の回路図である。 1,2.3・・・エミッタフォロワ用NPN トランジ
スタ、4,5.6・・・スイッチ用NPN トランジス
タ、?,8.9・・・ダイオード、10 ,11 . 
12・・・入力端子、13 , 14 , Is・・・
制御端子、16 . 17・・・電流源、18 . 1
9・・・電源端子、20・・・出力端子。
Fig. 1 is a circuit diagram of a switching circuit showing one embodiment of the present invention, Fig. 2 is a circuit diagram of a switching circuit showing another embodiment of the invention, and Fig. 3 is a circuit diagram of a conventional switching circuit. . 1, 2.3... NPN transistor for emitter follower, 4, 5.6... NPN transistor for switch, ? , 8.9...diode, 10 , 11 .
12...Input terminal, 13, 14, Is...
Control terminal, 16. 17... Current source, 18. 1
9...Power terminal, 20...Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1、ベースが入力端子に接続されエミッタフォロワを形
成するエミッタフォロワ用トランジスタと、コレクタが
前記エミッタフォロワ用トランジスタのエミッタに接続
され、ベースが制御端子に接続されたスイッチ用トラン
ジスタとからなる回路ブロックをn個(nは2以上の整
数)配置し、前記n個のスイッチ用トランジスタのエミ
ッタを全て共通接続し、この共通接続点と第1の電源端
子間に第1の電流源を接続し、出力端子と前記n個のエ
ミッタフォロワ用トランジスタのエミッタ間にそれぞれ
ダイオードを導通接続し、前記出力端子と第2の電源端
子間に第2の電流源を接続し、前記n個の制御端子に所
定のバイアス電圧を印加することにより、前記n個の入
力信号を選択して前記出力端子へ出力することを特徴と
する切換回路。
1. A circuit block consisting of an emitter follower transistor whose base is connected to an input terminal to form an emitter follower, and a switch transistor whose collector is connected to the emitter of the emitter follower transistor and whose base is connected to a control terminal. n switch transistors (n is an integer of 2 or more), the emitters of the n switch transistors are all connected in common, and a first current source is connected between this common connection point and the first power supply terminal, and an output A diode is conductively connected between the terminal and the emitters of the n emitter follower transistors, a second current source is connected between the output terminal and the second power supply terminal, and a predetermined current source is connected to the n control terminals. A switching circuit characterized in that the n input signals are selected and outputted to the output terminal by applying a bias voltage.
JP991490A 1990-01-19 1990-01-19 Switching circuit Pending JPH03214922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP991490A JPH03214922A (en) 1990-01-19 1990-01-19 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP991490A JPH03214922A (en) 1990-01-19 1990-01-19 Switching circuit

Publications (1)

Publication Number Publication Date
JPH03214922A true JPH03214922A (en) 1991-09-20

Family

ID=11733373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP991490A Pending JPH03214922A (en) 1990-01-19 1990-01-19 Switching circuit

Country Status (1)

Country Link
JP (1) JPH03214922A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274428A (en) * 2006-03-31 2007-10-18 Thine Electronics Inc Analog multiplexer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274428A (en) * 2006-03-31 2007-10-18 Thine Electronics Inc Analog multiplexer

Similar Documents

Publication Publication Date Title
US5057792A (en) Current mirror
JP2578096B2 (en) Switching device
JPH0514582Y2 (en)
JPH03214922A (en) Switching circuit
US5225791A (en) Non-saturating complementary type unity gain amplifier
US6093981A (en) Switching of a capacitor on a mutually exclusive selected one of a plurality of integrated amplifiers
US5515007A (en) Triple buffered amplifier output stage
US4994694A (en) Complementary composite PNP transistor
US5475327A (en) Variable impedance circuit
US4502016A (en) Final bridge stage for a receiver audio amplifier
US4426626A (en) Signal switching circuit
US6535064B2 (en) Current-feedback amplifier exhibiting reduced distortion
JPS6017261B2 (en) Digital-analog conversion circuit
JP2759226B2 (en) Reference voltage generation circuit
JPS6031130B2 (en) Sample/hold circuit
JP3980337B2 (en) Track hold circuit
JPH06260854A (en) Amplifier
JPS6016118Y2 (en) Changeover switch circuit
JPH0730344A (en) Optical semiconductor device
JP2645403B2 (en) Voltage follower circuit
JP2600648B2 (en) Differential amplifier circuit
JPH0733463Y2 (en) Data transmission circuit
JPH01202005A (en) Switching circuit
JPH0337763B2 (en)
JPS63316513A (en) Switching device