JPH03157073A - Two-screen television receiver - Google Patents

Two-screen television receiver

Info

Publication number
JPH03157073A
JPH03157073A JP1296540A JP29654089A JPH03157073A JP H03157073 A JPH03157073 A JP H03157073A JP 1296540 A JP1296540 A JP 1296540A JP 29654089 A JP29654089 A JP 29654089A JP H03157073 A JPH03157073 A JP H03157073A
Authority
JP
Japan
Prior art keywords
screen
circuit
interpolation filter
input terminal
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1296540A
Other languages
Japanese (ja)
Other versions
JP2574486B2 (en
Inventor
Toshiaki Tsuji
敏昭 辻
Kiyoshi Imai
今井 浄
Atsushi Ishizu
石津 厚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29654089A priority Critical patent/JP2574486B2/en
Publication of JPH03157073A publication Critical patent/JPH03157073A/en
Application granted granted Critical
Publication of JP2574486B2 publication Critical patent/JP2574486B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a slave screen with high picture quality by providing a video signal input terminal for master screen, a 1st A/D converter, a movement detection circuit and a YC separator circuit connecting to an output terminal of the 1st A/D converter, a slave screen video signal input terminal, a 2nd A/D converter and a 1st selection circuit switching an output signal of the YC separator circuit and an output signal of the 2nd A/D converter. CONSTITUTION:A YC separator circuit 30 outputs a signal processed between lines in the case of a moving picture depending on the output of a movement detection circuit 18 and outputs a signal processed between frames in the case of a still picture. A selection circuit 31 selects an output of the YC separator circuit 30 subject to movement adaptation when the master screen and the slave screen are the same and one input is enough for the processing as the channel search or the like and selects a video signal inputted to a slave screen video signal input terminal 4 when two different inputs are required. Then the YC separator circuit 30 subject to movement adaptation and the selection circuit 31 are provided in the path of the master screen video signal, which selects an output of the YC separator circuit 30 and the video signal inputted to the slave screen video signal input terminal to select the signal for the slave screen video signal.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、子画面用映像信号として、3次元YC分離さ
れた親画面用映像信号を用いる際に必要となり、また垂
直補間フィルタ回路で用いるラインメモリの容量を削減
することができ、また子画面の大きさを垂直方向に2に
縮少する際に必要となり、さらにビデオ入力された子画
面映像信号のクロスカラーを除去することのできる2画
面テレビに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is necessary when using a three-dimensional YC-separated main screen video signal as a child screen video signal, and also relates to a line memory used in a vertical interpolation filter circuit. This is a two-screen TV that can reduce the capacity of the sub-screen, which is necessary when reducing the size of the sub-screen vertically to 2, and can also remove cross color from the sub-screen video signal input as a video. It is related to.

従来の技術 近年、2画面テレビは、テレビ受像機がフレームメモリ
を使用してYC分離や倍密度の走査線補間を行い、高画
質化の傾向を強めていることから、高画質な子画面が重
要視されている。
Conventional technology In recent years, two-screen TVs have been equipped with high-quality sub-screens as TV receivers use frame memory to perform YC separation and double-density scanning line interpolation, and the trend toward higher image quality is increasing. It is considered important.

以下図面を参照しながら、上述した従来の2画面テレビ
の一例について説明する。
An example of the conventional two-screen television mentioned above will be described below with reference to the drawings.

第5図〜第7図は従来例を説明するためのものである。5 to 7 are for explaining a conventional example.

まず第5図は、従来の2M面テレビのブロック図を示す
ものである。
First, FIG. 5 shows a block diagram of a conventional 2M screen television.

第5図において、lは親画面用映像信号の入力端子であ
る。2はアナログ・ディジタル(以下A/Dと略す)変
換器で、入力された親画面用映像信号をディジタル化す
る。18は動き検出回路で、動画か静止画かの検出を行
い動き信号を出力する。
In FIG. 5, l is an input terminal for the main screen video signal. Reference numeral 2 denotes an analog-to-digital (hereinafter abbreviated as A/D) converter which digitizes the input main screen video signal. A motion detection circuit 18 detects whether the image is a moving image or a still image and outputs a motion signal.

3は走査線補間回路で倍速度で順次走査変換する際必要
となるラインを動き検出回路18の出力に応じて補間す
る。4は子画面用映像信号の入力端子である。5はA/
Di換器で、子画面用映像信号をディジタル化する。6
は垂直補間フィルタ回路である。16はラインメモリで
、入力信号を1水平走査線期間(以下、Hと略す)遅延
させて出力する。17は加算器で、入力和の平均を出力
する。7は水平補間フィルタ回路で水平方向のデータを
補間する。8はフィールドメモリ、9はフィールドメモ
リで、子画面用映像信号を1画面記憶する。
Reference numeral 3 denotes a scanning line interpolation circuit which interpolates lines necessary for sequential scanning conversion at double speed in accordance with the output of the motion detection circuit 18. 4 is an input terminal for a small screen video signal. 5 is A/
A Di converter digitizes the video signal for the small screen. 6
is a vertical interpolation filter circuit. A line memory 16 delays the input signal by one horizontal scanning line period (hereinafter abbreviated as H) and outputs the delayed signal. 17 is an adder which outputs the average of the input sums. A horizontal interpolation filter circuit 7 interpolates data in the horizontal direction. 8 is a field memory, and 9 is a field memory for storing one screen of a sub-screen video signal.

lOは親画面と子画面の合成回路、11は親画面子画面
合成回路で、子画面の映像信号を親画面の映像信号に挿
入する。 12は倍速変換回路、13は倍速変換回路で
データ速度を倍にし、順次走査変換が完了する。14は
D/A変換器で、映像信号をアナログ信号にもどす、1
5は親画面子画面合成映像信号の出力端子である。
10 is a main screen/child screen synthesis circuit, and 11 is a main screen/child screen synthesis circuit which inserts the video signal of the child screen into the video signal of the main screen. 12 is a double speed conversion circuit, and 13 is a double speed conversion circuit which doubles the data speed and completes the sequential scan conversion. 14 is a D/A converter that converts the video signal back into an analog signal;
Reference numeral 5 denotes an output terminal for a main screen sub-screen composite video signal.

第6図は、子画面用の輝度信号経路における補間フィル
タ回路の構成を表すブロック図である。
FIG. 6 is a block diagram showing the configuration of an interpolation filter circuit in a luminance signal path for a child screen.

第6図において、191は子画面用輝度信号の入力端子
、6は垂直補間フィルタ回路、7は水平補間フィルタ回
路、201は補間後の輝度信号出力端子である。垂直補
間フィルタ回路6.水平補間フィルタ回路7は第5図の
ものと同様の動作をするので同一番号を付す、また、第
7図は子画面用の色差信号経路における補間フィルタの
構成を表すブロック図である。第7図において、192
は子画面用色差信号の入力端子、7は水平補間フィルタ
回路、202は補間後の色差信号出力端子である。
In FIG. 6, 191 is an input terminal for a child screen luminance signal, 6 is a vertical interpolation filter circuit, 7 is a horizontal interpolation filter circuit, and 201 is a luminance signal output terminal after interpolation. Vertical interpolation filter circuit 6. The horizontal interpolation filter circuit 7 operates in the same way as the one shown in FIG. 5, so it is given the same number. FIG. 7 is a block diagram showing the configuration of the interpolation filter in the color difference signal path for the child screen. In Figure 7, 192
2 is an input terminal for a child screen color difference signal, 7 is a horizontal interpolation filter circuit, and 202 is an output terminal for a color difference signal after interpolation.

以上のように構成された2画面テレビについて、以下そ
の動作について説明する。
The operation of the two-screen television configured as described above will be described below.

まず、子画面用の輝度信号経路では、子画面用の入力端
子4に輝度信号を入力し、A/D変換器5でディジタル
信号に変換する。ディジタル化された輝度信号は、垂直
補間フィルタ回路6で現信号とIH遅延した信号との平
均をとった信号となる。水平補間フィルタ回路7では、
現信号と数時刻遅延した数個の信号を加算して出力する
。水平補間フィルタ回路7の出力は、フィールドメモリ
8、フィールドメモリ9に記憶され、親画面子画面合成
回路10.親画面子画面合成回路11で、親画面用輝度
信号に子画面用輝度信号を挿入する。倍速変換回路12
1倍速度換回路13でデータ速度を倍に変換し、順次走
査変換を完了する。
First, in the brightness signal path for the child screen, a brightness signal is input to the input terminal 4 for the child screen, and is converted into a digital signal by the A/D converter 5. The digitized luminance signal becomes a signal obtained by averaging the current signal and the IH-delayed signal in the vertical interpolation filter circuit 6. In the horizontal interpolation filter circuit 7,
Adds the current signal and several signals delayed by several times and outputs the result. The output of the horizontal interpolation filter circuit 7 is stored in the field memory 8 and the field memory 9, and is sent to the main screen small screen synthesis circuit 10. A main screen sub-screen synthesis circuit 11 inserts the sub-screen luminance signal into the main screen luminance signal. Double speed conversion circuit 12
The data rate is doubled in the single speed conversion circuit 13, and the sequential scan conversion is completed.

一方、子画面映像信号の色差信号経路では、信号の流れ
は輝度信号経路と同じであるが、入力端子4には色差信
号を入力し、垂直補間フィルタ回路は通らず、水平補間
フィルタ回路7のみを通る。
On the other hand, in the color difference signal path of the sub-screen video signal, the signal flow is the same as the luminance signal path, but the color difference signal is input to the input terminal 4, and it does not pass through the vertical interpolation filter circuit, but only in the horizontal interpolation filter circuit 7. pass through.

(東芝しビュー=42巻12号「高画質化ディジタルテ
レピノ昭和62年12月1日発行) 発明が解決しようとする!I!題 しかしながら上記のような構成では、 (1)!!画面用映像信号経路で、3次元VC分離を行
っていないので、3次元YC分離された映像信号を子画
面用映像信号として利用できない。
(Toshiba Shiview = Vol. 42, No. 12 "High-quality Digital Telepino Published December 1, 1986) The invention attempts to solve!I! TitleHowever, with the above configuration, (1)!! for the screen Since three-dimensional VC separation is not performed in the video signal path, the three-dimensional YC-separated video signal cannot be used as a sub-screen video signal.

(2)垂直補間フィルタ回路で用いるラインメモリの記
憶容量を削減できない。
(2) The storage capacity of the line memory used in the vertical interpolation filter circuit cannot be reduced.

(3)子画面用輝度信号は、常に垂直補間フィルタ回路
を通るので、子画面の垂直方向の縮少率が%のときの垂
直解像度が劣化する。
(3) Since the child screen brightness signal always passes through the vertical interpolation filter circuit, the vertical resolution deteriorates when the vertical reduction rate of the child screen is %.

(4)子画面用色差信号は、垂直補間フィルタ回路を通
らないので、ビデオ信号が入力された場合、クロス・カ
ラーが発生する。
(4) Since the child screen color difference signal does not pass through the vertical interpolation filter circuit, cross color occurs when a video signal is input.

−という課題を有していた。- had the following issues.

本発明は上記課題に鑑み、(1)3次元YC分離された
親画面用映像信号を子画面用映像信号に利用し、高画質
の子画面とする。(2)ラインメモリの記憶容量を削減
する。(3)子画面を垂直方向に2に縮少するときの垂
直解像度を改善する。(4)ビデオ入力時に発生する子
画面映像のクロスカラーを除去することのできる2画面
テレビを提供するものである。
In view of the above problems, the present invention (1) utilizes a three-dimensional YC-separated video signal for a main screen as a video signal for a sub-screen to create a high-quality sub-screen. (2) Reduce the storage capacity of line memory. (3) Improve the vertical resolution when reducing the child screen to 2 in the vertical direction. (4) To provide a two-screen television capable of removing cross-colors from sub-screen images that occur during video input.

課題を解決するための手段 上記課題を解決するために本発明の2画面テレビは、 (])親画面用映像信号入力端子と、第一のA/D変換
器と、第一のA/D変換器の出力端に接続された動き検
出回路およびYC分離回路と、子画面用映像信号入力端
子と、第二のA/D変換器と、YC分離回路の出力信号
と第二のA/D変換器の出力信号を切替える第1の選択
回路という構成を備えたものである。
Means for Solving the Problems In order to solve the above problems, the two-screen television of the present invention includes: (]) a main screen video signal input terminal, a first A/D converter, and a first A/D converter. A motion detection circuit and a YC separation circuit connected to the output terminal of the converter, a video signal input terminal for a small screen, a second A/D converter, an output signal of the YC separation circuit, and a second A/D converter. This device includes a first selection circuit that switches the output signal of the converter.

(2)また、第1の選択回路の出力端に接続された時間
軸多重回路と、ラインメモリと、時間軸分離回路と、第
1の選択回路の出力と時間軸分離回路の出力の平均をと
る加算器と、水平補間フィルタ回路という構成を備えた
ものである。
(2) Also, calculate the average of the output of the time axis multiplexing circuit, the line memory, the time axis separation circuit, the output of the first selection circuit, and the output of the time axis separation circuit connected to the output terminal of the first selection circuit. It is equipped with a horizontal interpolation filter circuit.

(3)また、子画面用輝度信号入力端子と、入力端子に
接続された垂直補間フィルタ回路と、入力信号と垂直補
間フィルタ回路の出力信号を切替える第2の選択回路と
、水平補間フィルタ回路という構成を備えたものである
(3) Also, a sub-screen brightness signal input terminal, a vertical interpolation filter circuit connected to the input terminal, a second selection circuit for switching between the input signal and the output signal of the vertical interpolation filter circuit, and a horizontal interpolation filter circuit. It has a configuration.

(4)さらに子画面用色差信号入力端子と、入力端子に
接続された垂直補間フィルタ回路と、入力信号と垂直補
間フィルタ回路の出力信号を切替える第3の選択回路と
、水平補間フィルタ回路という構成を備えたものである
(4) Furthermore, the configuration includes a color difference signal input terminal for a child screen, a vertical interpolation filter circuit connected to the input terminal, a third selection circuit for switching between the input signal and the output signal of the vertical interpolation filter circuit, and a horizontal interpolation filter circuit. It is equipped with the following.

作用 本発明は上記した構成によって、 (1)親画面と子画面が同一のときのように1入力で済
む場合、動き適応したYC分離回路の出力を子画面映像
信号として用いることとなる。
Effects The present invention has the above-described configuration. (1) When only one input is required, such as when the parent screen and the child screen are the same, the output of the motion-adapted YC separation circuit is used as the child screen video signal.

(2)子画面の垂直方向の大きさを1/nに縮少する場
合、ラインメモリに入力する映像信号の速度を1/nに
下げ、記憶容量を1/nに削減することとなる。
(2) When the vertical size of the child screen is reduced to 1/n, the speed of the video signal input to the line memory is reduced to 1/n, and the storage capacity is reduced to 1/n.

(3)子画面の垂直方向の縮少率が2のとき、子画面用
輝度信号を垂直補間フィルタ回路に通さないことにより
、子画面の垂直解像度を劣化させないこととなる。
(3) When the vertical reduction rate of the child screen is 2, the vertical resolution of the child screen is not degraded by not passing the child screen brightness signal through the vertical interpolation filter circuit.

(4)垂直補間フィルタ回路では、隣接する2ラインの
平均を出力するため、ビデオ信号が入力されたとき、垂
直補間フィルタ回路を通せばライン毎に位相が反転して
いる子画面用色差信号は相殺され、クロスカラーを除去
することとなる。
(4) The vertical interpolation filter circuit outputs the average of two adjacent lines, so when a video signal is input, if it passes through the vertical interpolation filter circuit, the color difference signal for the small screen whose phase is inverted for each line will be This cancels out and removes the cross color.

実施例 以下、本発明の一実施例の2画面テレビについて、図面
を参照しながら説明する。
Embodiment Hereinafter, a two-screen television according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例における2画面テレビのブロ
ック図を示すものである。
FIG. 1 shows a block diagram of a two-screen television in one embodiment of the present invention.

第1図において、1は親画面用映像信号の入力端子、2
はA/D変換器、3は走査線補間回路、4は子画面用映
像信号の入力端子、5はA/D変換器、6は垂直補間フ
ィルタ回路、7は水平補間フィルタ回路、8はフレーム
メモリ、9はフレームメモリ、10は親画面子画面合成
回路、11は親画面子画面合成回路、12は倍速変換回
路、13は倍速変換回路、14はD/A変換器、15は
親画面子画面合成映像信号出力端子、18は動き検出回
路で、以上は第5図の従来例と同様の動作をするもので
あり、同一番号を付す。30はA/D変換器2の出力端
に接続されたYC分離回路で、輝度信号と色差信号を分
離する。31は選択回路で、VC分離された親画面用映
像信号と入力された子画面用映像信号を切替える。
In Fig. 1, 1 is an input terminal for the main screen video signal;
is an A/D converter, 3 is a scanning line interpolation circuit, 4 is an input terminal for a video signal for a small screen, 5 is an A/D converter, 6 is a vertical interpolation filter circuit, 7 is a horizontal interpolation filter circuit, 8 is a frame 9 is a frame memory, 10 is a main screen small screen synthesis circuit, 11 is a main screen small screen synthesis circuit, 12 is a double speed conversion circuit, 13 is a double speed conversion circuit, 14 is a D/A converter, 15 is a main screen child The screen composite video signal output terminal 18 is a motion detection circuit which operates in the same way as the conventional example shown in FIG. 5 and is given the same number. 30 is a YC separation circuit connected to the output end of the A/D converter 2, which separates the luminance signal and the color difference signal. 31 is a selection circuit that switches between the VC-separated main screen video signal and the input sub-screen video signal.

以上のように構成された2画面テレビについて、以下そ
の動作を説明する。
The operation of the two-screen television configured as described above will be described below.

yc分離回路30は、動き検出回路18の出力により動
画の場合はライン間で処理した信号を出力し、静止画の
場合はフレーム間で処理した信号を出力する0選択回路
31は、親画面と子画面が同一のときや、チャネルサー
チ等1入力で済む場合は、動き適応したYC分離回路3
0の出力を選択し、異なる2入力が必要な場合は、子画
面用映像信号入力端子4に入力された映像信号を選択す
る。
The yc separation circuit 30 outputs a signal processed between lines in the case of a moving image based on the output of the motion detection circuit 18, and outputs a signal processed between frames in the case of a still image.The 0 selection circuit 31 outputs a signal processed between frames in the case of a still image. When the sub-screens are the same or when only one input is required, such as channel search, use the motion-adaptive YC separation circuit 3.
0 output is selected, and if two different inputs are required, the video signal input to the small screen video signal input terminal 4 is selected.

以上のように本実施例によれば、親画面映像信号経路に
動き適応したYC分離回路30と、VC分離回路30の
出力と子画面用映像信号入力端子に入力された映像信号
を切替える選択回路31を設けることにより、子画面用
映像の信号を切替えることができる。
As described above, according to this embodiment, the YC separation circuit 30 is adapted to the main screen video signal path, and the selection circuit switches between the output of the VC separation circuit 30 and the video signal input to the child screen video signal input terminal. By providing 31, the signal of the sub-screen video can be switched.

次に、補間フィルタ回路6の構成について、その一実施
例を説明する。第2図は、補間フィルタ回路の構成の一
実施例を示すブロック図である。
Next, one embodiment of the configuration of the interpolation filter circuit 6 will be described. FIG. 2 is a block diagram showing an example of the configuration of an interpolation filter circuit.

第2図において、19は補間フィルタ回路6の入力端子
、20は補間フィルタ回路6の出力端子である。34は
時間軸多重回路、16はラインメモリ、35は時間軸分
離回路、17は加算器で、垂直補間フィルタ回路6を構
成する。7は水平補間フィルタ回路である。
In FIG. 2, 19 is an input terminal of the interpolation filter circuit 6, and 20 is an output terminal of the interpolation filter circuit 6. The vertical interpolation filter circuit 6 includes a time axis multiplexing circuit 34, a line memory 16, a time axis separation circuit 35, and an adder 17. 7 is a horizontal interpolation filter circuit.

以上のように構成された2画面テレビについて、以下そ
の動作を説明する。
The operation of the two-screen television configured as described above will be described below.

子画面の大きさを垂直方向に1/nに縮少する場合を考
える0時間軸条重回路34で、映像信号を時間軸で多重
化し、データ速度を1/nにおとすことにより、ライン
メモ1月6への入力を1/nビツトに削減する0時間軸
分離回路35は、ラインメモリ托の多重された映像信号
出力を元の速度に戻す、加算器17で、入力された映像
信号とIH遅延した映像信号の平均をとり、垂直方向の
補間を行う、加算器17の出力信号は水平補間フィルタ
回路7で、水平方向の補間を行い、補間を完了する。
Considering the case where the size of the sub-screen is reduced to 1/n in the vertical direction, the time axis weighting circuit 34 multiplexes the video signal on the time axis and reduces the data rate to 1/n, thereby creating a line memo. The time axis separation circuit 35, which reduces the input to January 6 to 1/n bits, returns the multiplexed video signal output of the line memory to its original speed, and the adder 17 returns the input video signal to the input video signal. The output signal of the adder 17, which takes the average of the IH-delayed video signals and performs vertical interpolation, is sent to a horizontal interpolation filter circuit 7, which performs horizontal interpolation to complete the interpolation.

以上のように本実施例によれば、子画面用映像信号の補
間フィルタ回路を垂直、水平方向の順で構成し、ライン
メモリ16の入力側に時間軸多重回路34を、出力側に
時間軸分離回路35を設けることにより、ラインメモリ
16の入力ビット数を1/nに削減することとなる。
As described above, according to this embodiment, the interpolation filter circuit for the child screen video signal is configured in the vertical and horizontal directions, and the time axis multiplexing circuit 34 is provided on the input side of the line memory 16, and the time axis multiplexing circuit 34 is provided on the output side of the line memory 16. By providing the separation circuit 35, the number of input bits of the line memory 16 can be reduced to 1/n.

次に子画面用輝度信号経路の補間フィルタ回路の構成に
ついて、その一実施例を説明する。第3図は、子画面用
輝度信号経路における補間フィルタ回路の構成の一実施
例を示すブロック図である。
Next, an embodiment of the configuration of the interpolation filter circuit of the sub-screen luminance signal path will be described. FIG. 3 is a block diagram showing an example of the configuration of an interpolation filter circuit in a child screen luminance signal path.

第3図において、191は子画面用輝度信号の入力端子
、6は垂直補間フィルタ回路、36は入力さ・れた輝度
信号と垂直補間フィルタ回路6の出力を切替える選択回
路、7は水平補間フィルタ回路、201は補間された輝
度信号の出力端子である。
In FIG. 3, 191 is an input terminal for a sub-screen luminance signal, 6 is a vertical interpolation filter circuit, 36 is a selection circuit for switching between the input luminance signal and the output of the vertical interpolation filter circuit 6, and 7 is a horizontal interpolation filter. A circuit 201 is an output terminal for the interpolated luminance signal.

以上のように構成された2画面テレビについて、以下そ
の動作を説明する。
The operation of the two-screen television configured as described above will be described below.

順次走査変換を行うテレビ受像機は525ライン/lフ
イールドであり、垂直方向を2に縮少した子画面は52
5/2ライン/1フイールドとなる。子画面用映像信号
入力端子191に入力される信号は525/2ライン/
1フイールドであるから、2に縮少するとき、垂直方向
の補間が不必要である。したがって、選択回路36では
、入力端子191に入力された輝度信号を選び2以外に
縮少するときは、垂直補間フィルタ回路6の出力を選択
する。選択回路36の出力信号は水平補間フィルタ回路
7で水平方向の補間を行う。
A television receiver that performs progressive scan conversion has a field of 525 lines/l, and a sub-screen reduced to 2 in the vertical direction is 52 lines/l field.
5/2 lines/1 field. The signal input to the sub screen video signal input terminal 191 is 525/2 line/
Since it is one field, no vertical interpolation is necessary when reducing to two. Therefore, when selecting the luminance signal input to the input terminal 191 and reducing it to a value other than 2, the selection circuit 36 selects the output of the vertical interpolation filter circuit 6. The output signal of the selection circuit 36 is subjected to horizontal interpolation in the horizontal interpolation filter circuit 7.

以上のように本実施例によれば、子画面用輝度信号の経
路において、垂直補間フィルタ回路6を通らない経路と
、垂直補間フィルタ回路6の出力と入力端子191より
入力された信号を切替える選択回路36を設けることに
より、子画面の垂直方向の縮少率が2のとき、垂直方向
の補間を行わないこととなる。
As described above, according to this embodiment, in the path of the child screen luminance signal, there is a selection of switching between a path that does not pass through the vertical interpolation filter circuit 6 and a signal input from the output of the vertical interpolation filter circuit 6 and the input terminal 191. By providing the circuit 36, when the vertical reduction rate of the child screen is 2, no vertical interpolation is performed.

次に子画面用色差信号経路の補間フィルタ回路の構成に
ついて、その一実施例を説明する。第4図は、子画面用
色差信号経路における補間フィルタ回路の構成の一実施
例を示すブロック図である。
Next, an embodiment of the configuration of the interpolation filter circuit of the child screen color difference signal path will be described. FIG. 4 is a block diagram showing an example of the configuration of an interpolation filter circuit in the child screen color difference signal path.

第4図において、192は子画面用色差信号の入力端子
、6は垂直補間フィルタ回路、37は入力された色差信
号と垂直方向に補間された色差信号を切替える選択回路
、7は水平補間フィルタ回路、202は補間された色差
信号の出力端子である。
In FIG. 4, 192 is an input terminal of a color difference signal for a sub-screen, 6 is a vertical interpolation filter circuit, 37 is a selection circuit for switching between the input color difference signal and the vertically interpolated color difference signal, and 7 is a horizontal interpolation filter circuit. , 202 are output terminals for interpolated color difference signals.

以上のように構成された2画面テレビについて、以下そ
の動作を説明する。
The operation of the two-screen television configured as described above will be described below.

第3図に示す実施例と同様に、選択回路37では子画面
の垂直方向の縮少率が%のときは、入力端子192に入
力された色差信号を出力し、2以外の縮少率のときは、
垂直方向に補間した色差信号を出力する。しかし、入力
された色差信号がYC分離されないビデオ信号のときは
、子画面の大きさを垂直方向にA縮少する場合でも、垂
直補間フィルタ回路6を通った色差信号を選択する。
Similarly to the embodiment shown in FIG. 3, the selection circuit 37 outputs the color difference signal input to the input terminal 192 when the vertical reduction rate of the child screen is %, and when,
Outputs vertically interpolated color difference signals. However, when the input color difference signal is a video signal that is not subjected to YC separation, the color difference signal that has passed through the vertical interpolation filter circuit 6 is selected even when the size of the child screen is reduced by A in the vertical direction.

以上のように本実施例によれば、子画面用色差信号の経
路において、垂直補間フィルタ回路6を通らない経路と
、垂直補間フィルタ回路6の出力と入力端子192から
の入力信号を切替える選択回路37を設け、ビデオ信号
が入力されたときは、子画面の縮少率に関係なく常に垂
直補間フィルタ回路6を通った色差信号を選択すること
となる。
As described above, according to the present embodiment, in the path of the sub-screen color difference signal, there is a path that does not pass through the vertical interpolation filter circuit 6, and a selection circuit that switches between the output of the vertical interpolation filter circuit 6 and the input signal from the input terminal 192. 37 is provided, and when a video signal is input, the color difference signal that has passed through the vertical interpolation filter circuit 6 is always selected regardless of the reduction rate of the child screen.

発明の効果 以上のように本発明によれば、 (+)  親画面用映像信号入力端子と、第一のA/D
変換器と、第一のA/D変換器の出力端に接続された動
き検出回路およびVC分離回路と、子画面用映像信号入
力端子と、第二のA/D変換器と、VC分離回路の出力
信号と第二のA/D変換器の出力信号を切替える第1の
選択回路を設けることにより、親画面と子画面が同一の
ときのように1入力で済むときは、3次元YC分離され
た映像信号を子画面用映像信号に用いることによって、
高画質の子画面とすることができる。
Effects of the Invention As described above, according to the present invention, the (+) main screen video signal input terminal and the first A/D
a converter, a motion detection circuit and a VC separation circuit connected to the output terminal of the first A/D converter, a video signal input terminal for a small screen, a second A/D converter, and a VC separation circuit. By providing a first selection circuit that switches between the output signal of the A/D converter and the output signal of the second A/D converter, three-dimensional YC separation is possible when only one input is required, such as when the parent screen and child screen are the same. By using the video signal obtained as the video signal for the sub-screen,
It can be made into a high-quality sub-screen.

(2)第1の選択回路の出力端に接続された時間軸多重
回路と、ラインメモリと、時間軸分離回路と、選択回路
の出力信号と時間軸分離回路の出力信号の平均をとる加
算器と、水平補間フィルタ回路を設けることにより、ラ
インメモリの記憶容量を削減することができる。
(2) A time axis multiplexing circuit connected to the output terminal of the first selection circuit, a line memory, a time axis separation circuit, and an adder that averages the output signal of the selection circuit and the output signal of the time axis separation circuit. By providing a horizontal interpolation filter circuit, the storage capacity of the line memory can be reduced.

(3)子画面用輝度信号入力端子と、入力端子に接続さ
れた垂直補間フィルタ回路と、入力信号と垂直補間フィ
ルタ回路の出力信号を切替える第2の選択回路と、水平
補間フィルタ回路を設けることにより、子画面を垂直方
向にAに縮少するときの垂直解像度を改善することがで
きる。
(3) Providing a brightness signal input terminal for a child screen, a vertical interpolation filter circuit connected to the input terminal, a second selection circuit for switching between the input signal and the output signal of the vertical interpolation filter circuit, and a horizontal interpolation filter circuit. This makes it possible to improve the vertical resolution when reducing the child screen to A in the vertical direction.

(4)  子画面用色差信号入力端子と、入力端子に接
続された垂直補間フィルタ回路と、入力信号と垂直補間
フィルタ回路の出力を切替える第3の選択回路と、水平
補間フィルタ回路を設けることにより、ビデオ入力時に
、子画面映像のクロスカラーを除去することができる。
(4) By providing a color difference signal input terminal for a child screen, a vertical interpolation filter circuit connected to the input terminal, a third selection circuit for switching between the input signal and the output of the vertical interpolation filter circuit, and a horizontal interpolation filter circuit. , when inputting video, it is possible to remove the cross color of the sub-screen image.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における2画面テレビのブロ
ック図、第2図は補間フィルタ回路の構成の一実施例を
示すブロック図、第3図は子画面用輝度信号経路におけ
る補間フィルタ回路の構成の一実施例を示すブロック図
、第4図は子画面用色差信号経路における補間フィルタ
回路の構成の一実施例を示すブロック図、第5図は従来
の2画面テレビのブロック図、第6図は従来の子画面用
輝度信号経路における補間フィルタ回路の構成を示すブ
ロック図1、第7図は従来の子画面用色差信号経路にお
ける補間フィルタ回路の構成を示すブロック図である。 1・・・・・・親画面用映像信号入力端子、2,5・・
・・・・A/D変換器、4・・・・・・子画面用映像信
号入力端子、6・・・・・垂直補間フィルタ回路、7・
・・・・・水平補間フィルタ回路、16・・・・・・ラ
インメモリ、17・旧・・加算器、1B・・・・・・動
き検出回路、19・・・・・・補間フィルタ回路入力端
子、20・・・・・・補間フィルタ回路出力端子、3o
・・・・・・YC分離回路、31.36.37・・・・
・・選択回路、34・・・・・・時間軸多重回路、35
・・・・・・時間軸分離回路、191・・・・・・子画
面用輝度信号入力端子、192・・・・・・子画面用色
差信号入力端子、201・・・・・・子画面用補間色差
信号出力端子、202・・・・・・子画面用補間色差信
号出力端子。
FIG. 1 is a block diagram of a two-screen TV according to an embodiment of the present invention, FIG. 2 is a block diagram showing an embodiment of the configuration of an interpolation filter circuit, and FIG. 3 is an interpolation filter circuit in a child screen brightness signal path. 4 is a block diagram showing an example of the configuration of the interpolation filter circuit in the child screen color difference signal path. FIG. 5 is a block diagram of a conventional two-screen television. FIG. 6 is a block diagram 1 showing the structure of an interpolation filter circuit in a conventional luminance signal path for a small screen, and FIG. 7 is a block diagram showing the structure of an interpolation filter circuit in a conventional color difference signal path for a small screen. 1...Video signal input terminal for main screen, 2,5...
...A/D converter, 4...Video signal input terminal for small screen, 6...Vertical interpolation filter circuit, 7.
...Horizontal interpolation filter circuit, 16...Line memory, 17.Old...Adder, 1B...Motion detection circuit, 19...Interpolation filter circuit input Terminal, 20... Interpolation filter circuit output terminal, 3o
...YC separation circuit, 31.36.37...
...Selection circuit, 34...Time axis multiplex circuit, 35
...Time axis separation circuit, 191...Brightness signal input terminal for sub-screen, 192...Color difference signal input terminal for sub-screen, 201...Sub-screen 202... Interpolated color difference signal output terminal for sub screen.

Claims (4)

【特許請求の範囲】[Claims] (1)親画面用映像信号入力端子と、親画面用映像信号
入力端子に接続された第一のアナログ・ディジタル変換
器と、第一のアナログ・ディジタル変換器の出力端に接
続された動き検出回路およびYC分離回路と、子画面用
映像信号入力端子と、子画面用映像信号入力端子に接続
された第二のアナログ・ディジタル変換器と、上記YC
分離回路の出力信号と第二のアナログ・ディジタル変換
器の出力信号を切替える2入力1出力の第1の選択回路
とを備えたことを特徴とする2画面テレビ。
(1) A video signal input terminal for the main screen, a first analog-to-digital converter connected to the video signal input terminal for the main screen, and a motion detection device connected to the output end of the first analog-to-digital converter. circuit, a YC separation circuit, a sub-screen video signal input terminal, a second analog-to-digital converter connected to the sub-screen video signal input terminal, and the YC
A two-screen television comprising a first selection circuit with two inputs and one output that switches between the output signal of the separation circuit and the output signal of the second analog-to-digital converter.
(2)第1の選択回路の出力端に接続された垂直補間フ
ィルタ回路と、垂直補間フィルタ回路の出力端に接続さ
れた水平補間フィルタ回路とを備え、前記垂直補間フィ
ルタ回路は、映像信号の入力端子と、入力端子に接続さ
れた時間多重回路と、時間多重回路の出力端に接続され
たラインメモリと、ラインメモリの出力端に接続された
時間分離回路と、上記入力端子と時間分離回路の出力端
に接続された加算器よりなることを特徴とする2画面テ
レビ。
(2) A vertical interpolation filter circuit connected to the output end of the first selection circuit, and a horizontal interpolation filter circuit connected to the output end of the vertical interpolation filter circuit, the vertical interpolation filter circuit being a video signal converter. an input terminal, a time multiplex circuit connected to the input terminal, a line memory connected to the output end of the time multiplex circuit, a time separation circuit connected to the output end of the line memory, and the input terminal and the time separation circuit. A two-screen television comprising an adder connected to the output end of the television.
(3)子画面用輝度信号の入力端子と、輝度信号入力端
子に接続された垂直補間フィルタ回路と、入力された輝
度信号と垂直補間フィルタ回路の出力信号を切替える第
2の選択回路と、第2の選択回路の出力端に接続された
水平補間フィルタ回路とを備えたことを特徴とする2画
面テレビ。
(3) an input terminal for a sub-screen luminance signal, a vertical interpolation filter circuit connected to the luminance signal input terminal, a second selection circuit that switches between the input luminance signal and the output signal of the vertical interpolation filter circuit; and a horizontal interpolation filter circuit connected to the output end of the second selection circuit.
(4)子画面用色差信号の入力端子と、色差信号入力端
子に接続された垂直補間フィルタ回路と、入力された色
差信号と垂直補間フィルタ回路の出力信号を切替える第
3の選択回路と、第3の選択回路の出力端に接続された
水平補間フィルタ回路とを備えたことを特徴とする2画
面テレビ。
(4) an input terminal for a child screen color difference signal; a vertical interpolation filter circuit connected to the color difference signal input terminal; a third selection circuit for switching between the input color difference signal and the output signal of the vertical interpolation filter circuit; and a horizontal interpolation filter circuit connected to the output end of the selection circuit of No. 3.
JP29654089A 1989-11-15 1989-11-15 2 screen TV Expired - Lifetime JP2574486B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29654089A JP2574486B2 (en) 1989-11-15 1989-11-15 2 screen TV

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29654089A JP2574486B2 (en) 1989-11-15 1989-11-15 2 screen TV

Publications (2)

Publication Number Publication Date
JPH03157073A true JPH03157073A (en) 1991-07-05
JP2574486B2 JP2574486B2 (en) 1997-01-22

Family

ID=17834851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29654089A Expired - Lifetime JP2574486B2 (en) 1989-11-15 1989-11-15 2 screen TV

Country Status (1)

Country Link
JP (1) JP2574486B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
KR100386582B1 (en) * 2000-10-31 2003-06-02 엘지전자 주식회사 Monitor for embodying double window and PIP

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603535A1 (en) * 1992-11-23 1994-06-29 Thomson Consumer Electronics, Inc. Tuner signal switching apparatus
KR100386582B1 (en) * 2000-10-31 2003-06-02 엘지전자 주식회사 Monitor for embodying double window and PIP

Also Published As

Publication number Publication date
JP2574486B2 (en) 1997-01-22

Similar Documents

Publication Publication Date Title
JP2572043B2 (en) Sequential scanning system
EP0567932B1 (en) Video memory system with double multiplexing of video and motion samples in a field memory for motion adaptive compensation of processed video signals
JPH05508522A (en) Asymmetric screen compression
JPH03112279A (en) High definition multi-screen television receiver
JP2601840B2 (en) Video display device
JPH01305689A (en) Picture signal processing circuit
JPH0366270A (en) Two-screen television receiver
JP3172169B2 (en) A device for converting motion information into a motion information signal
US5001562A (en) Scanning line converting system for displaying a high definition television system video signal on a TV receiver
JPH0230282A (en) Method of processing sub-sampled signal and receiver
JPH10191268A (en) Video signal processor and video signal processing method
JPH03157073A (en) Two-screen television receiver
JPH05137122A (en) Signal processing method for video signal and circuit therefor
JP3852115B2 (en) Image signal processing device
JPH07288780A (en) Television signal processing method
JP2820479B2 (en) High-definition / standard television shared receiver
JPH0468984A (en) System conversion circuit for video signal
JP2517652B2 (en) Band-compressed television signal receiver
JP2822366B2 (en) MUSE signal processing circuit
JP2608905B2 (en) Television signal processing circuit
JP3097140B2 (en) Television signal receiving and processing device
JP2888545B2 (en) Signal system adaptation device for television receiver
JP2517651B2 (en) Band-compressed television signal receiver
JP2938092B2 (en) High-definition television signal processor
JPH0832023B2 (en) Image signal converter