JPH03117197A - Multiplex selection detection system in remote monitor controller - Google Patents
Multiplex selection detection system in remote monitor controllerInfo
- Publication number
- JPH03117197A JPH03117197A JP25191689A JP25191689A JPH03117197A JP H03117197 A JPH03117197 A JP H03117197A JP 25191689 A JP25191689 A JP 25191689A JP 25191689 A JP25191689 A JP 25191689A JP H03117197 A JPH03117197 A JP H03117197A
- Authority
- JP
- Japan
- Prior art keywords
- output
- selection
- circuit
- control
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 17
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 3
- 244000145845 chattering Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、遠方監視制御装置の選択制御方式に係り、特
に複数個の制御出力回路間で、1つでも出力中の回路が
ある時、他の回路は出方させない多重選択を防止するた
めに好適な多重選択検出方式に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a selection control method for a remote monitoring and control device, and in particular, when there is at least one circuit outputting among a plurality of control output circuits, Other circuits relate to multiple selection detection schemes suitable for preventing multiple selections from occurring.
従来の装置は、特公昭63−52837号に記載のよう
に、選択完了信号のリセットを監視し、選択完了信号が
、選択信号のりセラ1〜以前に行なオ〕れたことを検出
したときは、送信中の選択信号および制御信号をリセッ
トし、所定時間後、次の選択制御方式を行なうことにな
っていた。子局が大容量化した場合、複数個の制御出力
回路を接続せねばならず、この制御出力回路間のインタ
ロックについても配慮する必要がある。As described in Japanese Patent Publication No. 63-52837, the conventional device monitors the reset of the selection completion signal, and when it is detected that the selection completion signal has been reset before the selection signal No. was supposed to reset the selection signal and control signal being transmitted, and after a predetermined period of time, perform the next selection control method. When the capacity of a slave station increases, a plurality of control output circuits must be connected, and it is also necessary to consider interlocking between these control output circuits.
マイクロコンピュータを使用した遠方監視制御装置にお
いては、マイクロコンピュータの入出力共通バス上の複
数個の制御出力回路において、制御出力回路の選択回路
が故障すると、多重選択が発生するという問題があった
。In a remote monitoring and control device using a microcomputer, there is a problem in that multiple selections occur when a selection circuit of a control output circuit fails in a plurality of control output circuits on a common input/output bus of the microcomputer.
本発明の目的は、マイクロコンピュータを使用した遠方
監視制御装置において、複数の制御出力回路間で多重選
択を防止することにある。An object of the present invention is to prevent multiple selections among a plurality of control output circuits in a remote monitoring and control device using a microcomputer.
上記目的は、遠方監視制御装置の子局においてマイクロ
コンピュータの入出力共通バス上に接続された複数個の
制御出力回路間に選択出力検出用信号線を設けて、ひと
つの制御出力回路が選択出力中であるときは、この選択
出力検出用信号線」二に選択出力中である信号を送出し
、他の制御出力回路にて多重選択しないよう相互監視す
ることにより達成できる。The above purpose is to provide a selective output detection signal line between multiple control output circuits connected to the input/output common bus of the microcomputer in the slave station of the remote monitoring and control device, so that one control output circuit can output the selective output. This can be achieved by sending a signal indicating that the selection output is in progress to the selection output detection signal line 2 and mutually monitoring other control output circuits to prevent multiple selections.
本発明の原理図を第1図に示す。子局2のマイクロコン
ピュータ入出力共通バス9には、伝送装置4、マイクロ
コンピュータ5、および制御出力回路6が接続される。A diagram of the principle of the present invention is shown in FIG. A transmission device 4 , a microcomputer 5 , and a control output circuit 6 are connected to the microcomputer input/output common bus 9 of the slave station 2 .
制御出力回路6は、各制御機器8を制御するリレー回路
7と接続する。制御出力回路6間には、選択出力検出用
信号線10が付加される。・制御出力回路6内には選択
出力チエツク回路23を付加し、選択完了入力18と選
択出力検出用信号線10を接続する。選択出力チエツク
回路23の出力は入力データ19に接続する。The control output circuit 6 is connected to a relay circuit 7 that controls each control device 8 . A selective output detection signal line 10 is added between the control output circuits 6. - A selection output check circuit 23 is added to the control output circuit 6, and the selection completion input 18 and the selection output detection signal line 10 are connected. The output of the selection output check circuit 23 is connected to the input data 19.
〔作用〕
子局2において、親局1の伝送装置3より送出された選
択信号11を伝送装置4が受信すると、マイクロコンピ
ュータ5へ受信データ13として報告する。マイクロコ
ンピュータ5は該当71〜レスの制御出力回路6に対し
て、他に選択出力中の制御出力回路6がないことを選択
出力チエツク回路23の出力である入力データ19にて
確認した後、制御出力回路6に出力データ14を送出す
る。[Operation] When the transmission device 4 in the slave station 2 receives the selection signal 11 sent from the transmission device 3 of the master station 1, it reports it to the microcomputer 5 as received data 13. The microcomputer 5 confirms with the input data 19, which is the output of the selection output check circuit 23, that there is no other control output circuit 6 in the process of selective output for the corresponding control output circuits 6 from 71 to 71, and then controls the control output circuits 6. The output data 14 is sent to the output circuit 6.
制御出力回路6は、リレー回路7に対してこの信号を選
択コード出力15として送、1Bする。リレ回路7にて
行なう選択ツー1〜出力45による動作結果が、リレー
回路7から制御出力回路6に対して選択完了入力18と
して出力される。マイクロコンピュータ5は、選択完了
人力18は制御出力回路6からの入力データ]9にて確
認し送信ブタ20として伝送装置4へ送出する。伝送装
置4は、親局1に対し選択完了信号21を送出する。The control output circuit 6 sends this signal to the relay circuit 7 as a selection code output 15 to output 1B. The operation results of the selections 1 to 45 performed in the relay circuit 7 are outputted from the relay circuit 7 to the control output circuit 6 as a selection completion input 18. The microcomputer 5 confirms the selection completion manual 18 with the input data from the control output circuit 6 ] 9 and sends it to the transmission device 4 as a transmission button 20 . The transmission device 4 sends a selection completion signal 21 to the master station 1.
該当アドレスの制御出力回路6は選択出力検出用信号線
10に対し、選択出力生信号22を送出する。ここで選
択出力チエツク回路23は、選択出力生信号22を出力
する前に選択出力検出用信号線1oの選択出力生信号2
2の有無を自らの選択完了入力18の立上りにおいて記
憶することにより、単一の選択を記憶することができる
。この結果を入力データ19としてマイクロコンピュー
タ5で判定することにより、多重選択があったかどうか
を認識できることになる。The control output circuit 6 at the corresponding address sends out a raw selection output signal 22 to the selection output detection signal line 10 . Here, the selection output check circuit 23 checks the selection output raw signal 2 of the selection output detection signal line 1o before outputting the selection output raw signal 22.
By storing the presence or absence of 2 at the rising edge of its selection complete input 18, a single selection can be stored. By determining this result using the input data 19 in the microcomputer 5, it is possible to recognize whether multiple selections have been made.
以下、本発明の一実施例を第2図から第3図により説明
する。An embodiment of the present invention will be described below with reference to FIGS. 2 and 3.
第2図に一実施例における選択出力チエツク回路を示す
。マイクロコンピュータ入出力共通バス9に接続される
制御出力回路6において、選択出力検出用信号線10の
選択出力生信号22はDTフリップフロップ24のD端
子に接続する。リレー回路7からの選択完了入力18は
、波形整形回路28を介してインバータ29とトライバ
30の入力に接続される。インバータ29の出力は、D
Tフリップフロップ24のT端子に接続する。FIG. 2 shows a selective output check circuit in one embodiment. In the control output circuit 6 connected to the microcomputer input/output common bus 9, the selection output raw signal 22 of the selection output detection signal line 10 is connected to the D terminal of the DT flip-flop 24. Selection completion input 18 from relay circuit 7 is connected to inputs of inverter 29 and driver 30 via waveform shaping circuit 28 . The output of the inverter 29 is D
Connect to the T terminal of the T flip-flop 24.
トライバ30の出力は選択出力生信号22に接続する。The output of driver 30 is connected to select output raw signal 22 .
DTフリップフロップ24の1出力は、マ4
イクロコンピュータ入出力共通バス9の入力データ19
に接続する。マイクロコンピュータ入出力共通バス9の
出力データは選択回路26とNANDゲト25の入力に
接続する。選択回路26の出力はNANDゲート25の
他の入力に接続する。One output of the DT flip-flop 24 is the input data 19 of the microcomputer input/output common bus 9.
Connect to. The output data of the microcomputer input/output common bus 9 is connected to the selection circuit 26 and the input of the NAND gate 25. The output of selection circuit 26 is connected to the other input of NAND gate 25.
NANDゲート25の出力はリレードライバ27の入力
に接続する。リレードライバ27の出力は、選択コート
出力15として、リレー回路7に接続する。マイクロコ
ンピュータ5からの出力データ14の特定アドレスは制
御出力回路6の選択回路26によりデコードされN A
N I)ゲー1−25のゲートの開閉を行なう。特定
アドレスに該当した制御出力回路6はリレー回路7に対
し、選択コード出力15を送出する。これを受けたリレ
ー回路7の選択コード出力15の動作結果としての選択
完了入力18は、波形整形回路28によりチャタリング
を除去した後DTフリップフロップ24のトリガとなる
。ここで選択出力検出用信号線10に他の制御出力回路
6の選択出力生信号22が無ければ、DTフリップフロ
ップ24の出力は1となる。もし他の制御出力回路6の
選択出力生信号22があれば、DTブリップフロップ2
4の出力は0となる。これは、選択完了入力18を選択
出力生信号22にドライバ30により出力する場合に、
ドライバ30の動作速度をインバータ29の動作速度よ
り遅くすることにより達成できる。The output of NAND gate 25 is connected to the input of relay driver 27. The output of the relay driver 27 is connected to the relay circuit 7 as the selection coat output 15. The specific address of the output data 14 from the microcomputer 5 is decoded by the selection circuit 26 of the control output circuit 6.
NI) Open and close the gate of game 1-25. The control output circuit 6 corresponding to the specific address sends out a selection code output 15 to the relay circuit 7. The selection completion input 18 as a result of the operation of the selection code output 15 of the relay circuit 7 which received this signal becomes a trigger for the DT flip-flop 24 after chattering is removed by the waveform shaping circuit 28 . Here, if there is no selection output raw signal 22 from another control output circuit 6 on the selection output detection signal line 10, the output of the DT flip-flop 24 becomes 1. If there is a selection output raw signal 22 of another control output circuit 6, the DT flip-flop 2
The output of 4 becomes 0. This means that when the selection completion input 18 is outputted as the selection output raw signal 22 by the driver 30,
This can be achieved by making the operating speed of the driver 30 slower than the operating speed of the inverter 29.
このようにして、DTフリップフロップ24の出力状態
をマイクロコンピュータ5が多重選択結果として、第3
図に示すフローチャー1・の毎く利用することができる
。In this way, the microcomputer 5 selects the output state of the DT flip-flop 24 as the result of multiple selection.
It can be used as in flowchart 1 shown in the figure.
本発明によれば、マイクロコンピュータの共通バス」二
に接続された複数の制御出力回路に対し、他の制御出力
回路が選択出力中でないことを確認しながら、被制御機
器を制御することができるので、多重選択による誤出力
を防ぐことができる。According to the present invention, it is possible to control a controlled device while confirming that no other control output circuit is in the process of selectively outputting a plurality of control output circuits connected to a common bus of a microcomputer. Therefore, erroneous output due to multiple selection can be prevented.
第1図は本発明の原理図、第2図は一実施例における選
択出力チエツク回路図、第3図は一実施例における処理
装置のマイクロプロセッサが制御7
出力回路に対して行なう機器選択の処理フローチャート
である。
1・・・親局、2・子局、3・・伝送装置、4・・伝送
装置、5・・・マイクロコンピュータ、6・・制御出力
回路、7・・リレー回路、8・・制御機器、9・・・マ
イクロコンピュータ入出力共通バス、10・・選択出力
検出用信号線、11 ・選択信号、12 ・制御信号、
13・・・受信データ、14・・出力データ、15・選
択コード出力、16・・制御コード出力、17・機器制
御出力、18・・・選択完了入力、19・・・入力デー
タ、20・・・送信データ、21・・・選択完了信号、
22・・・選択出力生信号、23・・選択出力チエツク
回路、24・・・DTフリップフロップ、25 NA
NDゲート、26・・・選択回路、27・・・リレード
ライバ、28・・波形整形回路、29・・・インバータ
、30・8
弔
2
図
特開平3
117197(4)
弔
図
/9−Z TO
1×FIG. 1 is a principle diagram of the present invention, FIG. 2 is a selection output check circuit diagram in one embodiment, and FIG. 3 is a device selection process performed on the control 7 output circuit by a microprocessor of a processing device in one embodiment. It is a flowchart. DESCRIPTION OF SYMBOLS 1... Master station, 2... Slave station, 3... Transmission device, 4... Transmission device, 5... Microcomputer, 6... Control output circuit, 7... Relay circuit, 8... Control equipment, 9... Microcomputer input/output common bus, 10... Signal line for selection output detection, 11 - Selection signal, 12 - Control signal,
13... Received data, 14... Output data, 15... Selection code output, 16... Control code output, 17. Equipment control output, 18... Selection completion input, 19... Input data, 20...・Transmission data, 21... selection completion signal,
22... Selection output raw signal, 23... Selection output check circuit, 24... DT flip-flop, 25 NA
ND gate, 26... Selection circuit, 27... Relay driver, 28... Waveform shaping circuit, 29... Inverter, 30.8 Funeral 2 Figure JP-A-3 117197 (4) Funeral diagram/9-Z TO 1×
Claims (1)
らの選択完了信号を受信することにより選択完了の確認
を行つた後に、該子局に制御信号を送信する遠方監視制
御装置において、該子局に制御出力回路の共通バス上に
選択出力検出用信号線を設けて、複数の制御出力回路が
多重選択された場合に多重選択を検出することを特徴と
する遠方監視制御装置における多重選択検出方式。1. Remote monitoring in which the master station sends a selection signal to the slave station, receives a selection completion signal from the slave station to confirm selection completion, and then sends a control signal to the slave station. In a control device, a signal line for selective output detection is provided on a common bus of control output circuits in the slave station, and multiple selection is detected when a plurality of control output circuits are multiple selected. Multiple selection detection method in control equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25191689A JPH03117197A (en) | 1989-09-29 | 1989-09-29 | Multiplex selection detection system in remote monitor controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25191689A JPH03117197A (en) | 1989-09-29 | 1989-09-29 | Multiplex selection detection system in remote monitor controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03117197A true JPH03117197A (en) | 1991-05-17 |
Family
ID=17229871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25191689A Pending JPH03117197A (en) | 1989-09-29 | 1989-09-29 | Multiplex selection detection system in remote monitor controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03117197A (en) |
-
1989
- 1989-09-29 JP JP25191689A patent/JPH03117197A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3845472A (en) | Data communication system employing a series loop | |
US4611274A (en) | Data transmission system via power supply line | |
JPH0210622B2 (en) | ||
JP2000112882A (en) | Data bus | |
JPH03117197A (en) | Multiplex selection detection system in remote monitor controller | |
JPH0648442B2 (en) | Sequence control device | |
JPH04286239A (en) | Communication equipment | |
JP3239371B2 (en) | Device connection processing method | |
JPH0787576A (en) | Remote control method for equipment | |
JP2936671B2 (en) | Communication device | |
JPH0311701B2 (en) | ||
JP3108478B2 (en) | Interrupt processing method for multiplex transmission system | |
JPH0332428B2 (en) | ||
JP2001146367A (en) | Elevator group supervisory operation control device | |
JPS6276843A (en) | Transmission control system | |
JPH05316127A (en) | Automatic self-address setting method in communication control system | |
JPH05158723A (en) | Abnormality diagnostic device for decentralized processing type controller | |
JPS6269304A (en) | Remote control equipment | |
JPH04185138A (en) | Communication controller | |
JPS6336598B2 (en) | ||
JPH02150139A (en) | Series controller | |
JPS63181008A (en) | Remote control system for numerical controller | |
JPH03289833A (en) | On-vehicle data transmitter | |
JPH06217195A (en) | Video equipment controller | |
JPH09106378A (en) | Interface method |