JPH0294735A - Command processing system for line controller - Google Patents

Command processing system for line controller

Info

Publication number
JPH0294735A
JPH0294735A JP63244021A JP24402188A JPH0294735A JP H0294735 A JPH0294735 A JP H0294735A JP 63244021 A JP63244021 A JP 63244021A JP 24402188 A JP24402188 A JP 24402188A JP H0294735 A JPH0294735 A JP H0294735A
Authority
JP
Japan
Prior art keywords
line
command
processing
lines
queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63244021A
Other languages
Japanese (ja)
Inventor
Satoshi Shimizu
聡 清水
Kenichi Kimura
健一 木村
Kenji Kawakita
謙二 川北
Masao Kunimoto
国本 雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63244021A priority Critical patent/JPH0294735A/en
Publication of JPH0294735A publication Critical patent/JPH0294735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To prevent the increase of hardware or the like due to the increase in buffer quantity caused by the increase in number of lines by processing a command commanding one and same transmission protocol processing to plural lines through a queue for each line. CONSTITUTION:Suppose that a host system writes a command commanding one and same transmission protocol processing to all lines (n) to a command queue 201 in a memory 2 via a bus 5. A line pointer B2 is 0 in the initial state, the transmission protocol processing is executed to a line 0 and a line pointer 132 is revised to point out the line 1 when the processing of the line 0 is finished. Then whether or not the line pointer is equal to all the line number (n) is discriminated, and when they are not equal to each other, that is, the processing for all the lines is not finished, a queue pointer 202 is not revised and the processing is finished. when a CPU reads a transaction in the queue next, since a de-queue pointer 202 points out the same command, the command is read again, the transmission protocol processing is applied to a line 1 and the line pointer 132 is revised to the line 2.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は上位システムからのコマンドを受け、複数回線
の伝送手順処理を制御する回線制御装置において、複数
回線の伝送手順処理を1命令で指示するコマンドのコマ
ンド処理方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is a line control device that receives commands from a host system and controls transmission procedure processing for multiple lines, instructing the transmission procedure processing for multiple lines with a single command. Regarding the command processing method for commands to be used.

〔従来の技術〕[Conventional technology]

従来の装置は、信学会、交換研資、5E−86−78(
1985)第19頁から第24頁に記載のように、上位
システムからのコマンドをキューを介して受付け、処理
開始から終了まで一括して処理する方式となっていた。
The conventional device is manufactured by IEICE, Exchange Research Fund, 5E-86-78 (
1985), as described on pages 19 to 24, the system accepted commands from the host system via a queue and processed them all at once from the start to the end.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は1回線の伝送手順処理を制御する装置に
適用されている技術であるため、これを複数回線の伝送
手順処理を制御する装置に適用すると以下の問題点が生
じた。
Since the above-mentioned conventional technology is applied to a device that controls transmission procedure processing for one line, the following problems arise when this technology is applied to a device that controls transmission procedure processing for a plurality of lines.

即ち、上位システムが複数回線に対して同一の手順処理
を指示する場合、上位システムが回線対応に複数のコマ
ンドを発行する方法より、それらをまとめて1つのコマ
ンドとする方法の方が上位システムの負荷が低減される
。回線Oから回線n−1までのn回線全回線に対して同
一の処理を指示するコマンドの処理フロー例を第2図(
b)に示す。しかし、この方法では1つのコマンドが複
数の回線に対する処理要求であるため、処理開始より処
理終了まで一括して処理すると、該回線数に比例して処
理時間が増大する。従って、該処理時間内の間、実時間
性の要求される回線の送受信処理が実行できなくなるた
め、十分に送受信バッファを設ける必要があり、これに
よりハードウェア量が大きくなる。また送受信バッファ
を大きくするとバッファによる処理遅延が大きくなり、
実時間性が失われる。
In other words, when a higher-level system instructs multiple lines to perform the same procedure, it is better for the higher-level system to combine them into one command than to issue multiple commands for each line. The load is reduced. Figure 2 shows an example of the processing flow of a command that instructs the same processing for all n lines from line O to line n-1.
Shown in b). However, in this method, one command is a processing request for a plurality of lines, so if processing is performed all at once from the start of processing to the end of processing, the processing time increases in proportion to the number of lines. Therefore, during this processing time, transmission and reception processing on the line that requires real-time performance cannot be executed, so it is necessary to provide a sufficient number of transmission and reception buffers, which increases the amount of hardware. Also, if the sending and receiving buffers are made larger, the processing delay caused by the buffers will increase.
Real time nature is lost.

本発明の目的は上記問題点を解決することにある。An object of the present invention is to solve the above problems.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、複数回線に対して同一の伝送手順処理を指
示するコマンドの処理において、該コマンドの実行の完
、未完、をリンク面に記憶する手段を設け、上位システ
ムよりキューを介して該コマンドが発行されると該コマ
ンドの処理していない回線(この時、全回線未処理であ
る。)を選択し、1回線の伝送手順処理を実行し、該回
線に対して該コマンドの実行を完了したことを記憶し、
該コマンドが全ての回線に対して実行されたかを判断し
、全ての回線に対して実行していない場合はデキュー処
理を実行しないことにより、該コマンドをキュー内に残
し、再度読みこまれ未実行の回線の伝送手順処理の起動
要因とし、全回線実行終了時にはデキュー処理を行い、
該コマンドをキューより廃棄することにより達成される
The above purpose is to provide a means for storing the completion or incompleteness of execution of a command in the link surface when processing a command that instructs multiple lines to perform the same transmission procedure processing, and to transmit the command from the upper system via a queue. When is issued, selects the line on which the command has not been processed (at this time, all lines are unprocessed), executes the transmission procedure process for one line, and completes the execution of the command on the line. remember what you did,
Determine whether the command has been executed for all lines, and if it has not been executed for all lines, do not perform dequeue processing, leave the command in the queue, read it again, and leave it unexecuted. It is used as the activation factor for the transmission procedure processing of the line, and when all line execution is completed, dequeue processing is performed.
This is accomplished by discarding the command from the queue.

〔作用〕[Effect]

複数回線に対して同一の伝送手順処理を指示するコマン
ドの処理を、1回線毎にキュー介して実行するように動
作する。それによって、1回線の処理を終了後、次の回
線の処理を開始するまでの期間は、任意に設定すること
が可能になり、この期間はコマンド以外の起動要因によ
り処理が実行可能になる。コマンド処理によるCPUの
占有時間は1回線の処理時間であり、回線数が増大して
も一定である。
It operates to process a command that instructs multiple lines to perform the same transmission procedure process via a queue for each line. As a result, it is possible to arbitrarily set the period from the end of processing of one line until the start of processing of the next line, and during this period, processing can be executed by an activation factor other than a command. The CPU occupation time due to command processing is the processing time for one line, and remains constant even if the number of lines increases.

〔実施例〕〔Example〕

以下、本発明の位置実施例を第1図より第2図を用いて
説明する。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.

第1図は伝送制御手順、例えば、CCITT、 I44
1で規定されるしAPD手順処理を行う回線制御装置の
全体構成図である。LAPD手順では1本の物理回線上
に複数の論理回線(レイヤ2リンク〉を設定し、同時に
制御する必要が必る。回線制御装置1は共通メモリ2を
介して上位システムと接続される。回線制御部@1はプ
ログラムを格納するメモリ11、該プログラムを実行す
るCPU12、該プログラムを実行するための定数及び
変数を記憶するメモリ13、回線上のフレームを送受信
する回線入出力部14より構成される。メモリ11とC
PU12はバス3により接続され、CP tJ 12と
メモリ13と回線入出力14とメモリ2はバス4により
接続される。またメモリ2は上位システムとバス5で接
続される。受信回線6と送信回線7は回線人出力部14
に接続される。
FIG. 1 shows transmission control procedures, such as CCITT, I44
1 is an overall configuration diagram of a line control device that performs APD procedure processing as defined in 1. In the LAPD procedure, it is necessary to set up multiple logical lines (layer 2 links) on one physical line and control them simultaneously.The line control device 1 is connected to the upper system via the common memory 2.Line The control unit @1 is composed of a memory 11 for storing a program, a CPU 12 for executing the program, a memory 13 for storing constants and variables for executing the program, and a line input/output unit 14 for transmitting and receiving frames on the line. .Memory 11 and C
The PU 12 is connected by a bus 3, and the CP tJ 12, the memory 13, the line input/output 14, and the memory 2 are connected by a bus 4. Further, the memory 2 is connected to the host system via a bus 5. The receiving line 6 and the transmitting line 7 are connected to the line person output section 14.
connected to.

上位システムが全回線(=n)に対して同一の伝送手順
処理を指示するコマンドをバス5を介してメモリ2上の
コマンドキュー201に対して書込んだとする。エンキ
ューポインタ202が該コマンドを指した時、CPUは
該コマンドをバス4を介して読み込み、処理を開始する
。図2は該コマンドの処理フローを示したフローチャー
トである。第2図(a)の本実施例のフローチャートで
ある。該コマンドを読み込み、その解析を行った後、回
線ポインタ(=k)の指す回線状態テーブルを用い、該
回線の伝送手順処理を行い、回線制御部14に対してフ
レームの送信を要求したり、メモリ2に対して上位シス
テムへの報告を出込む等、その状態に応じた処理を行う
。初期状態では回線ポインタB2はOであるため、回線
Oに対して伝送手順処理が実行される。回線ポインタ1
32は回線Oに対する処理が終了すると次に処理すべき
回線1を指す様に更新される。その後回線ポインタが全
回線数nに等しいか否かを判断し、等しくない、即ち全
回線への処理が終了していない時にはデキューポインタ
202の更新処理を行わずに終了する。次にCPUがキ
ュー内トランザクションを読み込むと、デキューポイン
タ202は該同−コマントを指しているため、該コマン
ドを再度読み込み、回線1に対して伝送手順処理を行い
、回線ポインタ132を回線2に更新する。これを繰り
返す事により回線n−1まで即ち全回線の伝送手順処理
を終了すると回線ポインタ132はnを示すため、デキ
ューポインタ202の更新処理を行ない、該コマンドの
処理を終了すると共に回線ポインタ132をゼロクリア
する。
Assume that the host system writes a command to the command queue 201 on the memory 2 via the bus 5 to instruct the same transmission procedure processing for all lines (=n). When the enqueue pointer 202 points to the command, the CPU reads the command via the bus 4 and starts processing. FIG. 2 is a flowchart showing the processing flow of this command. FIG. 2(a) is a flowchart of the present embodiment; FIG. After reading the command and analyzing it, it uses the line status table pointed to by the line pointer (=k) to process the transmission procedure for the line, requests the line control unit 14 to transmit a frame, It performs processing according to the state of the memory 2, such as inputting and outputting reports to the upper system. In the initial state, line pointer B2 is O, so the transmission procedure process is executed for line O. line pointer 1
32 is updated to point to line 1 to be processed next when processing for line O is completed. Thereafter, it is determined whether the line pointer is equal to the total number of lines n, and if not, that is, processing for all lines has not been completed, the process ends without updating the dequeue pointer 202. Next, when the CPU reads the transaction in the queue, the dequeue pointer 202 points to the same command, so it reads the command again, performs the transmission procedure processing for line 1, and updates the line pointer 132 to line 2. do. By repeating this process, the line pointer 132 will indicate n when the transmission procedure processing for all lines is completed, so the dequeue pointer 202 will be updated, and at the same time as the processing of the command is finished, the line pointer 132 will be updated. Clear to zero.

1回線毎にキューを用いて処理を分割しているため、1
回線の処理を終了するとコマンド処理以外の処理を行う
ことが可能になる。
Since processing is divided using queues for each line, 1
Once line processing is completed, it becomes possible to perform processing other than command processing.

本実施例では全回線に対して同一の処理を指示したが、
回線の状態、回線の種類等により規定される特定回線群
のみに対して処理を指示することも可能である。
In this example, the same processing was instructed for all lines, but
It is also possible to instruct processing only to a specific line group defined by the line status, line type, etc.

また、本実施例では各回線に対する処理を回線番号の若
番間にすることにより、各回線に対するコマンドの実行
の有無を回線ポインタにより記憶し、全回線に対するコ
マンドの実行終了を回線ポインタにより判断した。これ
に対して各回線毎に実行の完、未完を示すフラグを設け
、上記処理を実行することも可能である。
Furthermore, in this embodiment, processing for each line is performed using a smaller line number, so that the presence or absence of command execution for each line is stored using the line pointer, and the end of command execution for all lines is determined using the line pointer. . On the other hand, it is also possible to provide a flag indicating completion or incompleteness of execution for each line and execute the above process.

(発明の効果〕 本発明によれば、複数回線に対して同一の伝送手順処理
の指示を行うコマンドの処理を、1回線毎にキューを介
して処理することができるので、コマンド処理によるC
PU占有時間を1回線の処理時間と、回線数によらず一
定になる。これにより、送受信バッファ量を回線数によ
らず一定にすることが可能となり、回線数が増大した時
のバッファ量増大によるハードウェアの増大、及び処理
遅延の増大を防止する効果がある。
(Effects of the Invention) According to the present invention, a command that instructs multiple lines to perform the same transmission procedure can be processed for each line via a queue.
The PU occupation time is the processing time for one line, which is constant regardless of the number of lines. This makes it possible to keep the amount of transmission and reception buffers constant regardless of the number of lines, and has the effect of preventing an increase in hardware and processing delay due to an increase in the amount of buffers when the number of lines increases.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回線制御の全体構成図、第
2図(a)は同実施例の処理フロー図、第2図(b)は
従来例の処理フロー図である。 1・・・回線制御装置、2・・・メモリ、3,4.5−
バス、6・・・受信回線、7・・・送信回線、11・・
・メモリ、12・・・CPLJ、13・・・メモリ、1
4・・・回線入出力部、131・・・回線状態管理テー
ブル、132・・・回線ポインタ、201・・・コマン
ドキュー 202・・・デキューポインタ。 第1図
FIG. 1 is an overall configuration diagram of line control according to an embodiment of the present invention, FIG. 2(a) is a processing flow diagram of the same embodiment, and FIG. 2(b) is a processing flow diagram of a conventional example. 1... Line control device, 2... Memory, 3, 4.5-
bus, 6... receiving line, 7... sending line, 11...
・Memory, 12...CPLJ, 13...Memory, 1
4... Line input/output unit, 131... Line status management table, 132... Line pointer, 201... Command queue 202... Dequeue pointer. Figure 1

Claims (1)

【特許請求の範囲】[Claims] 1、上位システムからのコマンドを1面もしくは複数面
のキューを介して受付け、該コマンドの指示に従い、複
数の回線の伝送手順処理を制御する回線制御装置におい
て、複数の回線に対して同一の処理を指示するコマンド
を設け、該コマンドの実行の完、未完を回線毎に記憶す
る手段、前記キューより該コマンドを読み出し、該コマ
ンドが未実行の一回線を選択して、該コマンドによる伝
送手順処理を実行する手段、該コマンドを実行すべき全
ての回線に対して該コマンドを実行したか否かを判断す
る手段、該コマンドを全ての回線に対しては実行してい
ない場合は前記キューのデキュー処理を実行しないこと
により前記キューに該コマンドを残留させる手段を持つ
ことを特徴とする回線制御装置のコマンド処理方式。
1. In a line control device that accepts commands from a higher-level system via one or more queues and controls the transmission procedure processing of multiple lines according to the instructions of the command, it is possible to perform the same processing on multiple lines. means for storing completion or incomplete execution of the command for each line, reading the command from the queue, selecting one line on which the command has not been executed, and processing the transmission procedure using the command; a means for determining whether the command has been executed for all lines on which the command should be executed; and a means for dequeuing the queue if the command has not been executed for all lines. A command processing method for a line control device, comprising means for leaving the command in the queue by not executing the command.
JP63244021A 1988-09-30 1988-09-30 Command processing system for line controller Pending JPH0294735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63244021A JPH0294735A (en) 1988-09-30 1988-09-30 Command processing system for line controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63244021A JPH0294735A (en) 1988-09-30 1988-09-30 Command processing system for line controller

Publications (1)

Publication Number Publication Date
JPH0294735A true JPH0294735A (en) 1990-04-05

Family

ID=17112530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63244021A Pending JPH0294735A (en) 1988-09-30 1988-09-30 Command processing system for line controller

Country Status (1)

Country Link
JP (1) JPH0294735A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8090893B2 (en) * 2003-08-12 2012-01-03 Hitachi, Ltd. Input output control apparatus with a plurality of ports and single protocol processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8090893B2 (en) * 2003-08-12 2012-01-03 Hitachi, Ltd. Input output control apparatus with a plurality of ports and single protocol processing circuit

Similar Documents

Publication Publication Date Title
KR950002713B1 (en) Communications adapter
US5625846A (en) Transfer request queue control system using flags to indicate transfer request queue validity and whether to use round-robin system for dequeuing the corresponding queues
EP1503292A2 (en) DMA controller with bus occupation time limitation and sets of DMA parameters for a plurality of logical processors
US20040252709A1 (en) System having a plurality of threads being allocatable to a send or receive queue
JPH07210519A (en) Data transfer control method and transmission/reception controller
JPH0294735A (en) Command processing system for line controller
US7320044B1 (en) System, method, and computer program product for interrupt scheduling in processing communication
JPH0290839A (en) Command processing system for line controller
JPS62172840A (en) Transferring system for data
JP3115801B2 (en) Parallel computer system
JPH1196108A (en) Computer system and bus control device
JPH1165623A (en) Programmable controller
JP2522162B2 (en) Terminal sharing control method in virtual machine system
US7111301B1 (en) Request and completion queue load balancing
US6078545A (en) Data transfer circuit
JPS63261431A (en) Merge process control system
JP3317150B2 (en) Information processing device
KR0131860B1 (en) Apparatus for input/output of console in multiprocessor system and method of the same
JP3350699B2 (en) Programmable controller
JPS63826B2 (en)
JPH02211564A (en) Interruption circuit address informing system
JPH03262071A (en) Parallel computers
JP2003223428A (en) Data transfer device
JPS6245575B2 (en)
JPS61136153A (en) Command retrial system