JPH02500302A - カラー画像を表わす電気信号を記憶し取出すシステム、およびｖｒａｍにカラー・ビデオデータのフレームをパックする方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 別々に走査された広帯域及び狭帯域 の変数を用いた画像記憶 この発明は１例えば、コンピュータ装置などに用いられるようなテレビジョン表 示システムにおける画像記憶に関するものである。

（例えば１画像データを電話線を通して伝送したり、あるいは、画像データをコ ンパクトディスクに記憶したりすることができるように）経済的なフォーマット で符号化されたテレビジョン表示情報を復号するために小形コンピュータか用い られることかある。このような小形コンピュータには汎用メモリが設けられてお り、その一部を、受取った画像データの表示器への不規則的な流れと画像データ の規則的な流れとの間にバッファリンクを設けるための画像メモリとして用いる ことかてきる。汎用メモリ中の他のデータ記憶と互換的に用いるに適し、画像記 憶用としてメモリ中に専用部分をとる必要のない画像メモリ構成を提供すること が望まれる。

電話線やコンパクトディスクから得られるような帯域幅が制限されている媒体を 介して伝送するためにテレビジョン情報を符号化する場合、設計者は強力なビデ オ圧縮法にたよることを強制する。このような方法は、フレーム当り可能な限り 少量の新しい画像情報を伝送し、フレーム当り可能な限り大量の古い画像情報を 記憶するようにしており、新しい画像情報を、少なくともその全てをリアルタイ ムで伝送するということはできない、従って、表示をリアルタイムで書込むため には、ビデオ情報の少なくとも２フレ一ム分を記憶できるフレームバッファ記憶 メモリを用いることが必要である。このようなメモリは、非リアルタイムで受取 られた圧縮された画像データの流れから書込み、表示装置にリアルタイムて画像 データの規則的な流れを供給するためにそこから読出すことができる。フレーム バッファ記憶メモリは、圧縮されたビデオデータに含まれている命令に従って前 の画像データから更新された画像を作るのに便利なようにビットマ・ンブ編成（ ｂｉｔ−ｍａｐ−ｏｒｇａｎｉｚｅｄ）されてし）る。

今日の実用的見地から見ると、このような　フレームバッファ記憶メモリは大量 のメモリである。ルミナンス情報よりもクロミナンス情報を空間的により粗にサ ンプリングすると、記憶すべき情報の量をかなり減じることができる１例えば、 クロミナンスが線トレースの方向と線アドバンスの方向に、ルミナンスの４分の １の密度でサンプルされる場合には、符号化されるべきクロミナンス情報の量が １６分の１になる。これが一般的な場合であるが、クロミナンスかルミナンスと 同数のビット解像度を各々が有する２つの直交色差信号で表わされる場合は、フ レームバッファ記憶メモリに記憶されるべきクロミナンス情報の量は、符号化さ れるべきルミナンス情報の量の２倍から、符号化されるべきルミナンス情報の量 の僅か８分の１に減少する。

アドレス回部な記憶位置が表示スクリーン上の対応する画素、即ち、ピクセルを マツプし、かつその記憶位置がその対応するピクセルが明るいか暗いかを表わす １つのビットを記憶する画像メモリは、長い間、［ビットマツプ編成されている ］という風に表現されている。最近、この「ビットマツプ構成された」という用 語は、明るさに関係したピクセル変数か１ビツトでなく複数ビットて表わされる いくつかの画像メモリにも用いられるようになった。そのような明るさに関係し た変数は１例えば、ルミナンス変数てあり、あるいは１例えば、カラー表示の記 述に関して用いられる色差変数である。「ビットマツプ編成された」という用語 は拡張されて、各々かピクセル変数を表わしている複数ビット値を記憶する２つ の異なるメモリ構成に関して用い言及する場合に用いられる。

従来技術で知られている第１の一般的な型式の複数ビット変数ビットマツプ編成 メモリは多数のビット平面（ｐｌａｎｅ）を用い、ビット平面の数が１つのピク セルを表現する複数ビット変数中のビットの数に等しくされたものと考えること がてきる。ピクセル変数の第１のものの最上位ビットか、表示中のそれぞれのピ クセル位置をマツプするそれぞれのアドレスを有する記憶位置において第１のビ ット平面中に記憶され、第１のピクセル変数の次に上位のビットが、第１のビッ ト平面内における記憶位置のマツピングに対応するやり方で、表示におけるそれ ぞれのピクセル位置をマツプするそれぞれのアトレスを有する記憶位置において 第２のビット平面中に記憶される。以下、第１のビクセル変数中のより下位のビ ットへ進み、ついて、（他にビクセル変数がある場合は）各他のピクセル変数の 最上位ビットから最下位ビットへと進んていく。この型式のメモリは、単一のア ドレスに応答して、ある特定のピクセルについての全てのピクセル変数のそれぞ れの複数ビットを同時に供給する。基本的には１表示中の個々のピクセルの空間 的な位置は、空間的マツピングにおいては、それぞれの画像メモリアドレスに対 して１対ｌの対応関係を持っている。この空間的マツピングは、表示スクリーン のトレースと画像メモリアドレスの走査とにより統一を保たれる。これらのトレ ースと走査の各々は両者間の対応関係の予め定められたバタンに従りて行われる 。これらの操作の間の対応関係のバタンか保持されている限り、これらの操作が 実行される率と順序は画像メモリアドレスと表示ビクセル空間位置との間の空間 的マツピングには影響がない。

この第１の型式の画像メモリの変形として、ビット平面に共通アドレスが付され るのではなく、より大きなビット平面の成分として所定の枝番でアドレスされる ものがある。各ビクセル出力はメモリから並列に取出されるのではなく、ビット 平面をポーリングすることによって直列に取出される。このような画像メモリは 、現在ては、動く画室用としては遅すぎる。

従来技術で知られている複数ビット変数ビットマツプ編成画像メモリの第２の一 般的な型式のものては、画像メモリアドレスと表示ビクセルの空間位置との間に １対１の対応関係かある必要はない、所定の連環（サイクル）順序で配列された 複数ビットのピクセル変数の値のリストかあり、このサイクルは表示内のピクセ ルの空間位置のトレーシングのシーケンスで配列されている。リストは、ピクセ ル変数の各個中のビットが相対的な重みに応じて所定の順序に配列されたピクセ ル変数の値のストリングに変換される。値の各ストリングは所定ビット長のワー ドに分割され、ワードは画像メモリ中の連続したアドレスが付された位置にそれ ぞれ記憶される。この第２の一般型式の画像メモリはピクセルをアンラップ（包 装を解＜　−ｕｎｗｒａｐ）する機能を持ったフオーマタ（ｆｏｒａａｔｔｅｒ ）に読出されねばならない。フオーマタはワードを値のストリングに再構成し、 これらの値は解析されて各ピクセル変数の連続した値に変換される。各ピクセル の変数は、表示スクリーンの走査中にそのピクセルの空間位置に到達した時に得 られるように、フオーマタによりて時間的に配列される。

ピクセルを複数の変数、例えば、ルミナンス変数と２つのクロミナンス変数を用 いて表わす場合、これらの変数を各ピクセルについて所定の順序でグループにし 、各グループを複合ビクセル表示変数のそれぞれの値の副変数成分として用いる のが一般的な方法である。ついで。

この複合変数の値は、上述した第１または第２の型式の画像メモリとして編成さ れたビットマツプ編成メモリに記憶される。この方法は、複合変数の副変数成分 として用いられるビクセル表示変数が表示空間中に対応する点で、同じサンプリ ング密度でサンプルされる限りはある程度満足できる。しかし、画像メモリを保 護し、より高速の画像処理を可能とするためには、ピクセル変数を異るサンプリ ング密度でサンプルできることが望ましい。

すると、複合ビクセル表示変数を用いるこの方法は魅力的でなくなる。

１９８０年６月３日付で発行された米国特許第３，２０６，４５７号「カラー情 報のために補助メモリを用いるカラー表示器」において、　Ｊ、　Ａ、ワイズベ ・ンカー（Ｗｅｉｓｂｅｃｋｅｒ）及びＰ、に、パルツアー（Ｂａｌｔｚｅｒ） は、読出しアドレスか、密にサンプルされたビットマツプ編成に応じて表示空間 をマツプするルミナンス・オンリメモリと、読出しアドレスが、粗にサンプルさ れたビットマツプ編成に応じて表示空間をマツプするクロミナンス・オンリメモ リを記述している。「データメモリ」及び「小形補助メモリ」と呼ばれている別 々のメモリがルミナンス・オンリ情報とクロミナンス・オンリ情報のそれぞれの 記憶のために専用として用いられている。補助メモリ用の読出しアドレスは１画 像メモリからの読出し期間中に並列にメモリをアクセスするための構成における データメモリ用読出しアドレスの上位の方のビットである。ワイズベラカー及び パルツアーの画像メモリ構成は上述した複数ビット変数ビットマツプ編成メモリ の第１の一般型式の変形である。

ワイズベラカーとパルツアーのメモリのアーキテクチャは１つの複合画像メモリ の特定部分をルミナンスに割当て、他の特定部分をクロミナンスに割当てている 。デジタルメモリに記憶させるためにルミナンスに対してサブサンプルされたク ロミナンスが空間的に補間されてルミナンスと同じサンプリング密度の再サンプ ルされたクロミナンスが生成され、同じサンプル周波数のルミナンス信号とクロ ミナンス信号が線形結合されて成分原色信号（即ち、赤、緑及び青信号）が生成 されるビデオ画像記憶システムか知られている。走査線の方向の一次補間しか用 いることができないわけではない０例えば、この方向と走査線を横切る方向の両 方向に一次補間が行われる双一次（パイリニア゛）補間を用いることもできる。

ルミナンスよりも小さな密度でクロミナンスをサンプルすることにより１表示さ れた画像、特に、この画像がカメラからのものである場合、その画像の直ちに目 につくような劣化を伴うことなく行うことのできる画像メモリの記憶要件を減じ たいという要件のために、設計者はワイズベラカーとパルツアーによって示唆さ れた線に沿った画像メモリを構成しようとしている。しかし、ワイズベラカーと パルツアーの画像メモリ構成では１表示における空間位置がそれに関連するルミ ナンス値と共にクロミナンス値も持っているか否かにより１画像メモリアドレス に関連するピクセル表示ビットの数が変わる。このことは、画像メモリ中に使用 されない記憶ビットを持つことが許容されない場合には、メモリ内てのビットマ ツプ編成された画像情報のシフトの障害となる。しかし、使用されないビットを メモリ中に置くことは、ルミナンスよりもクロミナンスを空間的に粗にサンプル することによってもたらされる利点がある程度減じてしまうことになる０画像部 分を簡単に画像メモリ中でシフトできるということは、圧縮されたビデオデータ に応じて画像メモリ中てダイナミックな画像を再構成する場合に重要なことであ る。

発明者らはまた。ルミナンスに対してクロミナンスをサブサンプルする、第２の 一般型式の複数ビット変数ビットマツプ編成メモリの変形例において複合ピクセ ル表示変数を用いることも良い方法ではないことを発見した。複合ピクセル表示 変数は、読出された画像メモリ中のルミナンス・オンリピクセル表示変数と混合 される。

このようにすると、特に、圧縮ビデオデータの復号時に画像メモリ中で画像部分 のシフトが行われる時に、複雑なデータ解析問題が生じる。

最近市販されるようになった２重ボート型ダイナミックランダムアクセスメモリ は、いわゆる、「ビデオランダムアクセスメモリ」、即ちｒＶＲＡＭＪである。

このダイナミックメモリは、メモリに対する情報の書込みと読出しを行うことの できるランダムアクセス入／出力ポートに加え、１行のデータをビデオ走査速度 て直列に読出すことのてきる直列アクセスポートな備えている。ＶＲＡＭの主ダ イナミックランダムアクセスメモリ部分の行ハスは、ランダムアクセスポートか らの読出し期間に等しい期間に、データを並列にＶＲＡＭの小さな補助メモリは 転送するように配置されている。各ＶＲＡＭには補助メモリ読出し中、この補助 メモリのアドレスを走査するためにカウンタが設けられており、従って、この補 助メモリはシフトレジスタとして機爺てきる。補助メモリの並列ローディングの 後、カウンタが比較的高いクロック周波数でカウントして、補助メモリの内容が ＶＲＡＭの直列出力ポートを通して直列に読出される。クロック周波数は１例え ば、ルミナンス・オンリ画素かコンピュータ装置の表示モニタへ送られる速度と することもてきる。この読出しの速度は補助メモリのハスの基板に対するキャパ シタンスが、補助メモリのサイズが小さいことにより比較的低いので、達成可能 である。この出願の発明者らは、普通のランダムアクセスメモリも用いることが できるが、テレビジョン画像を記憶することのてきる汎用メモリにＶＲＡＭを用 い、ルミナンス・オンリ情報とクロミナンス・オンリ情報の２つを時分割マルチ プレクスベースて直列出力ボートを介して読出すようにすることが興味のあるこ とであると指摘している。

いくつかの型式のＶＲＡＭでは、データはシリアルアクセスポートを介して補助 メモリに直列に読込み、ＶＲＡＭの主ダイナミックランダムアクセス部分へ並列 に転送することもできる。この方法は、情報をＶＲＡＭのランダムアクセスポー トな介して書込む場合よりも速いＶＲＡＭの書込みを可能にする。

アナログ信号中のクロミナンス情報がアナログ信号中のルミナンス情報のクロス トークすることを防止するために、クロミナンス情報の線が時間圧縮され、ルミ ナンス情報の線と時間間挿（インタリーブ）されるように構成されたテレビジョ ン伝送システムが知られている。クロミナンスの時間圧縮と時間変移はデジタル ドメインで行われ、ついで、デジタル−アナログ変換によってアナログドメイン に変換される。このようなシステムは「マルチプレクス・アナログ・コンポーネ ント」伝送システム、あるいは、ｒＭＡｃＪ伝送システムとして知られている。

ルミナンス／クロミナンス間クロストークは、いまここて考えているような、ル ミナンスサンプルとクロミナンスサンプルが互いに分離されているデジタルテレ ビジョン伝送システムでは問題とならない。

この出願のは発明者らは、デジタル化されたクロミナンス情報の線のデジタル化 されたルミナンス情報の線との時間間挿は、ＶＲＡＭ中でルミナンス及びクロミ ナンス変数に対して別々のビットマツプ編成を用いることを可能にするので、Ｖ ＲＡＭの直列アクセスポートを介する読出しにおいて有効である。この出願の発 明者らが考えたルミナンス及びクロミナンス変数に別々のビットマツプ編成を用 いることにより、表示空間において、クロミナンスかサンプルされる密度かルミ ナンスより低い時に、単一のビットマツプ編成で複合ピクセル表示変数を使用す る場合に遭遇する問題は回避されよう０発明者らは別々のビットマツプ編成の使 用は、少なくともクロミナンスサンプルに対して速度（レート）バッファリング メモリを用いることによって可能となることを知った。

通常の交番フィールド線インタレーステレビジョン信号を処理して、水平走査周 波数の２倍て連続走査を行うテレビジョン受像機ては、ルミナンス及びクロミナ ンスの両方について、伸長された情報を受信し遅延させるために速度バッファリ ングメモリが用いられる。この速度バッファリングメモリは、線走査を横切る方 向の空間補間を支えるためのサンプルベッド（ｂｅｄ）情報を供給するという別 の目的を用いられる０例えば、１９８６年４月１日付けて発行された米国特許第 ４，５８０．１ｆｉ３号「並列編成メモリと１つの平均化回路とを有する順次走 査ビデオプロセッサ」において、ハートマイヤー（Ｗ、　Ｎ、　Ｈａｒｔｍｅｉ ｅｒ）はそのような装置を記述している。３つの線記憶メモリか周期的にライト ワン、リードトウー　（ｗｒｉｔｅ−ｏｎｅ、ｒｅａｄ−ｔｗｏ）ベースで動作 させられて、線走査を横切る方向の空間的補間な行う０発明者らは、彼らが関わ っている型のテレビジョン表示方式において、ＶＲＡＭの読出しに続く速度バッ ファリングと空間補間を行うために２つの線記憶メモリのみを使用する簡単な構 造を開発した。

発明の概要 広帯域ビデオ（例えば、ルミナンス）情報の線と狭帯域ビデオ（例えば、クロミ ナンス）情報の線とを画像メモリとして用いられたＶＲＡＭの読出しにおいて時 分割マルチプレクスすることか、この発明に従って構成された画像メモリシステ ムにおいてなされる。このようにすることにより、広帯域ビデオ情報及び狭帯域 ビデオ情報について画像メモリ中て別々のビットマツプ編成が可能となり、また 、広帯域ビデオ情報と狭帯域ビデオ情報の双方かＶＲＡＭの直列出力ポートを通 過するようにし、一方、ＶＲＡＭ直列出力データを広帯域ビデオ部分と狭帯域ビ デオ部分への複雑な解析を回避することかできる。

この発明の推奨実施例では、広帯域ビデオ情報は、表示線トレース期間中に、速 度バッファリングを行うことなく、ビデオ走査速度てリアルタイムにＶＲＡＭか ら読出される。別の形ては、広帯域ビデオ情報は、ＶＲＡＭ画像メモリと表示器 との間で速度バッファリンクが行われる。狭帯域ビデオ情報は、好ましくは表示 線リトレース期間中に、圧縮され変移された時間で読出される。ついで、狭帯域 ビデオ情報か組合わされて表示装置用駆動信号が生成される広帯域のビデオ情報 に対して狭帯域ビデオ情報を、適切な時間関係に置くために、速度バッファリン グ及び空間補間が用いられる。

この発明の別の態様は、狭帯域ビデオ情報の速度バッファリンクと空間補間を行 うための簡単な構造である。

この発明においては、ＶＲＡＭか速度バッファリングメモリに、スクリーン上に 現われる狭帯域データに応答して時間的に伸長されたものてはなく時間的に圧縮 された狭帯域ビデオデータを供給する。これにより空間補間が従来の空間補間器 よりも経済的なパーツである速度バッファリングメモリで支持されることかてき るようになる０例えば、パイリニア補間で２Ｘ２のサンプルベッドか用いられる 場合に線走査を横切る方向の空間補間を行うためには、２つの線記憶メモリて充 分である。フィールド走査における狭帯域ビデオデータの連続する走査線の１つ おきのものが１表示線リトレース期間中またはこれら表示線リトレース期間のう ちの選ばれたものの間て、第１の線記憶メモリに順次書込まれ、そのフィールド 走査中の狭帯域ビデオデータの他の残りの走査線が第２の線記憶メモリに順次書 込まれる。これら２つの線記憶メモリは表示線トレース期間中に読出される。読 出されたものは順序が入れかえられ、重み付けされ、−法合成されて、少なくと も線走査の方向の空間的補間が完成される。

この発明の他の態様は、広帯域ビデオ情報と狭帯域ビデオ情報の別々のビットマ ツプ編成を用いて、広帯域ビデオ情報と狭帯域ビデオ情報の線を時分割マルチプ レクスするようにＶＲＡＭを構成することである。

第１図は、クロマ・リサンプリング装置を含むこの発明を実施したテレビジョン 表示システムの概略図である。

第２図は、第１図のテレビジョン表示システムを実現するために使用できる補間 器で構成ブロックとして用いられる基本補間器ブロックの概略図である。

第３図と第４図は、各々か第２図の基本補間器ブロックの１またはそれ以上を用 いて構成され、第１図のテレビジョン表示システムで使用することのできる２つ の補間器の概略図である。

第５図は、第１図のテレビジョン表示システムで使用されるビデオ・ランダムア クセスメモリのアーキテクチャの概略図である。

第６図は、第５図のメモリアーキテクチャに対する直列出力ポートのアドレス指 定を生成するための回路の概略図である。

第７図は、第１図に示されたものの代りに使用できる別のクロマ・リサンプリン グ装置の概略回路図である。

第８図は、この発明の別の実施例においてＶＲＡＭから読出されるルミナンス情 報の速度バッファリングを与えるために、第１図または第７図のテレビジョン表 示システムのどちらかに加えることのできる改変の概略図である。

第９図〜第１６図は、この発明に従って、ＶＲＡＭの行に画像データが詰込まれ る様子を示す図である。

第１７図〜第２０図は、第１図のテレビジョン表示システムのそれぞれ異る特定 の実施例におけるクロミナンスデータのＶＲＡＭからクロミナンス・リサンプリ ング装置への転送を制御するための回路の概略図である。

第１図はコンパクトディスクに圧縮された形で記憶されているテレビジョン画像 をリアルタイム表示に変換するテレビジョン表示システムを示す、コンパクトデ ィスク・プレーヤ２か符号化された形のテレビジョン画像を図形（ｄｒａｗｉｎ ｇ）プロセッサ３に供給する。（コンパクトディスク・プレーヤの代りに、ウィ ンチェスタディスクのような、他のデータ源を用いることもできる０画像符号か 構成は、冗長度（リダンダンシ）を減じるために、既に再構成されて、ビデオ・ ランダムアクセスメモリ（即ち、ＶＲＡＭ）４の画像メモリ部分に記憶されてい る最近の画像からの今の画像の違いを表わすように設計されている。（後て詳・ 述するように、ＶＲＡＭ４は、実際には、コンポーネント・モノリシック・ＶＲ ＡＭからなるバンクアレーである。）図形プロセッサ３は、ＶＲＡＭ４の読／書 ランダムアクセスポートとＶＲＡＭ４の制御回路とに対するバス接続５を有し、 ＶＲＡＭ制御回路は、図形プロセッサ３がＶＲＡＭ４に記憶されている画像のう ちの任意のものをプロセッサ３自体に読出すことかできるようにし、また１図形 プロセッサ３が現在の、または、更新された画像をＶＲＡＭ４の画像メモリ部分 に書込むことがてきるようにする。ＶＲＡＭ４は。

そのランダムアクセス入／出力ボートに加えて、それから−行のデータかビデオ 周波数て直列に読出される直列出力ポートロを持っている。

ＶＲＡＭＪ中の記憶されている画像の性質はこの発明に特別な関係を持つ、ＶＲ ＡＭ４の画像メモリ部分は、ルミナンスサンプルとクロミナンスサンプルに関し て、別々にビットマツプ編成されている。画像メモリ中のビットマツプ編成にお いて、メモリ中の記憶位置が、その画像メモリから読出されたものから構成され る表示の画素、即ち「ピクセル」の記述な正角的にマツプする。ルミナンス及び クロミナンスサンプルか画像メモリ中の各記憶位置で組合わされるようにピクセ ルをビットマツプするように構成できる。しかし、時には、ルミナンスサンプル の方がクロミナンスサンプルよりも空間により密に詰込まれる。さらに１時には 、ルミナンスサンプルとクロミナンスサンプルの、空間中のサンプル密度の比が 変化することもある。クロミナンスサンプルを選ばれたルミナンスサンプルのみ と共に単一のビットマツプ編成に含めることは、そのような時にメモリの利用度 を低下させることになろう、なぜなら、実用的な面から言うと、各記憶位置は、 ビットマツプ中のその点でクロミナンス情報が実際にあるかないかには関係なく 、クロミナンス情報を記憶する能力を持っている必要があるであろうからである 。

発明者らは、この問題を１画像メモリのある部分でルミナンスサンプルに対して 空間において密にサンプルされたビットマツプ編成を採用し、画像メモリのほか の部分においてクロミナンスサンプルに対して別の、空間において粗にサンプル されたビウトマ・ノブ８或を用いることによって解決する。より粗な空間サンプ リングをより密な空間サンプリングのサブサンプリングにすると便利である。空 間サンプリング密度が変化する場合１画像メモリのルミナンスサンプルとクロミ ナンスサンプルとの間の割当て配分が変化する。

表示の線トレース期間中、ＶＲＡＭ４の補助メモリに並列にロートされた画像メ モリのより密にサンプルされたビットマツプ編成部分からのルミナンスサ、ンプ ルの線がＶＲＡＭ４の直列出力ポートロを通して直列に７オーマタ７に読出され る。フォーマタフはルミナンスまたはクロミナンスのいずれかに関するピクセル データを供給するために「ピクセルアンラップ」機能を果たす。フォーマタフの 動作の仕方は後に詳述する。線トレース期間中、７オーマタ７はルミナンスサン プルプルは，後に詳述するようにＶＲＡＭＪ中に［−次的に詰込まれている（Ｉ ｉｎｅａｒｌｙ　ｐａｃｋｅｄ）　Ｊと仮定する）をリタイム（ｒｅ−ｔｉ＋＊ ｅ）　Ｌ／て，デジタル−アナログ変換器８にピクセル走査速度で供給されるよ うにする。変換器８はビデオマトリクス回路９に、これらのルミナンスサンプル に対する連続したアナログＣ２応答を供給する。

表示の選択された縁りトレース期間中，画像メモリのより粗にサンプルされたビ ットマツプｉａｔ，された部分からの第１と第２のクロミナンス変数Ｃ，．Ｃ． のサンプルの線がＶＲＡＭ４から直列アクセス出力ポートロを通してフォーマタ フに読出されるべく選択される．これを行うやり方は，各選択された線リトレー ス期間中に、Ｃ，サンプルの１本の線を読出し，ついで、Ｃ２サンプルの線を読 出すというやり方である．このようにすると、Ｃ，とＣ２に対して別々のビット マツプ編成を用いることができ、それによって、コンパクトディスクプレーヤ３ からの符号化画像をＶＲＡＭ４中のビットマツプ編成画像データへ変換するため に必要な図形プロセッサ３が簡単になる．この簡素化は，Ｃ，と０２を含む計算 か別々にかつ直列に行うことができ、そのような計算は図形プロセッサ３とＶＲ ＡＭ４の間に簡単なインタフェースを用いるだけで行えるために可能となる．表 示処理中の変換器８及びクロマリサンプリング装置１０へのフォーマタフからの Ｃ□及びＣ２出力信号を時分割多重化も、線リトレース期間中の多重化（マルチ プレクシング）速度か低いのて、簡単になる。

フォーマタフは、Ｃｌサンプルと０２サンプルの別々のビットストリームをクロ ミナンスリサンプリング装置１０へ供給する際に，連続するＣ１と０２のサンプ ルを分離するという別のピクセルアンラップ機能を果たす。ＶＲＡＭ画像メモリ か推奨される方法で読出されると、Ｃ１サンプルのピットストリームがクロミナ ンスサンプリング装ＮｌＯに供給された後、Ｃ２サンプルのストリームか供給さ れる。クロミナンスサンプリンク装置１０はデジタル化されたＣ，及びＣ２変数 を，デジタル化されたルミナンスＹと同しサンプリング密度に再サンプル（リサ ンプル）する。Ｃ，サンプルはデジタル−アナログ変換器１１に供給され、変換 器１１はそのアナログＣ，応容ビデオマトリクス回路９に供給する．Ｃ２サンプ ルはデジタル−アナログ変換器１２に供給され、変換器１２はそのアナログＣ２ 応答をビデオマトリクス回路９に供給する。

クロミナンスリサンプリング装置はデジタル−アナログ変換器１１と１２に供給 されたＣ，及びＣ２サンプルを，デジタル−アナログ変換器８に供給されたＹサ ンプルと適正な時間整合関係に置く時間遅延を与える。このようにすることによ りて、Ｙ及びＣ，、Ｃ．信号をビデオマトリクス回路９中で相互にマトリクスし て、赤（Ｒ）、ｍ　（Ｇ）及び青（Ｂ）の駆動信号を生成することがてきる。こ れらのＲ．Ｇ及びＢを駆動信号はそれぞれビデオ増幅器１３，　１４．　１５て 増幅される．増幅された駆動信号は、ついで、映像管１６に供給されてカラー表 示を生成する。

第１図を更に参照して説明すると、表示同期発生器１８か映像管１５の偏向回路 １９に供給するための水平同期及び垂直同期パルスを発生する。表示同期発生器 １８はまた、ＶＲＡＭ読出し制御回路１７に表示のタイミングを知らせるために 信号を供給する．例えば、ＶＲＡＭ読出し制御回路１７は表示同期発生器１８か ら供給される水平同期バルスを計数する線カウンタを含んている。この線カウン タは、表示の各フレームの終了後、次のフレームの開始前に表示同期発生器１８ から供給される「フレーム間」パルスによってＯにリセットされる０表示同期発 生器１８は、また、制御回路１７に、ピクセル走査周波数の倍数の周波数のパル スを供給する。回路１７はこれらのパルスからスケーリングして、ＶＲＡＭ４と フォーマタフに供給される適当な「直列出力クロック」信号を生成する。

フォーマタフはＶＲＡＭ４の直列出力ボートからデータを「全幅で」取出すこと を可能にして、ボート６からデータかクロックされるクロック周波数を最低に保 つことができる。例えば、ボート６か３２ビット語幅を持つ場合は、線トレース 期間中、ボート６を通して読出される各３２ビット語がフォーマタフによって、 ４つの連続した８ビツトルミナンスサンプルに配分され、ＶＲＡＭ出力はピクセ ル走査周波数の４分の１で走査することか可能となる。フォーマタフはこのフォ ーマット化動作を制御回路１７からの命令に応答して行う、制御回路１７は、ま た、ＶＲＡＭ４のシフトレジスタへ並列に転送されるべきＶＲＡＭＪ中の行を選 択し、その後、シフトレジスタはその内容を直列アクセス出力ポートロを通して シフトして送出する。ＶＲＡＭ読出し制御回路１７は、また、このシフトレジス タにこのシフト作業用として正しい「直列出力クロック」を供給する。

この例を更に説明するが、その場合、クロミナンスサンプルＣ１と０２かすべて ８ビツトサンプルてあり、ルミナンスサンプルの４本目の線毎における４番目の ルミナンスサンプル毎に空間的にサブサンプルされるものとする。ある選択され た縁りトレース期間中、通常、これは線トレース期間の持続時間の５分の１であ るが、Ｃ８におけるサンプルの数と０２におけるサンプルの数の各々は、線トレ ース期間中のルミナンス信号Ｙのサンプルの数の４分の１である。線リトレース 期間中、ボート６を通して読出される各３２ビット語は４つの連続した８ビツト のＣ，サンプル、または４つの連続した８ビツトＣ２サンプルに配分されて、ク ロミナンスリサンプリング装置１０に供給される。Ｃ１走査線の１本当りのＣ８ のサンプルの数と０２走査線の１本当りの０２のサンプルの数の各々は、ルミナ ンスのその走査線の１本当りのサンプルの数の４分の１なのて、クロミナンスの その走査線の１本当りのサンプルの総数は、ルミナンスのその走査線の１本当り のサンプルの数の２分の１である。クロミナンスのその走査線の１本当りのサン プルの総数がＶＲＡＭ４の直列出力ポートロから、ルミナンスサンプルか表示さ れる線トレース期間の持続時間の５分の１の長さの謙りトレース期間で転送され ることになっているので、ＶＲＡＭ読出し制御回路１７は、繰りトレース中、直 列出力クロックの周波数を少なくとも２局倍にしなければならない。

クロミナンスサンプリング装置ｌＯは線記憶ランダムアクセスメモリ１０１　、 １０２　、１０３及び１０４を含んている。

これらの線記憶メモリの中の選択された１対のものが、選択された線リトレース 期間中にフォーマタフからそれぞれ与えられるＣ１サンプル及びＣ２サンプルに 応じて書込まれる。線記憶メモリ１０１と１０２は、Ｃ，サンプルの次々に選ば れる線によって交互に書込まれ、また、メモリ１０１と１０２は線トレース期間 中に読出されて、Ｃ。

サンプルの隣接する線を並列に２次元空間補間器１０５に供給する。線記憶メモ リ１０３と１０４はＣ２サンプルの連続して選ばれる線によって交互に書込まれ る。メモリ１０３と１０４は線トレース期間中に読出されて、Ｃ２サンプルの隣 接する線を並列に２次元空間補間器１０６に供給する。補間器１０５と１０６は りサンプルされた信号Ｃ８と０２をそれぞれデジタル−アナログ変換器１１と１ ２に供給する。ＣＩと０２は各々Ｙと同じ空間サンプリング密度にリサンプルさ れる。

第２図は、補間器１０５と１０６の各々をパイリニア（双１次）補間器とするた めのこれらの補間器１０５と１０６の構成の基礎として用いることのできる新規 な基本補間器ブロック２０を示す、ブロック２０からの出力ピクセル走査周波数 は、その入力端子ＩＮとＩＮ’への入力ピクセル走査周波数の２倍である。サブ サンプルされた画像空間中の隣接走査線からのピクセルサンプルのそれぞれのス トリームは補間器ブロック２０の端子ＩＮとＩＮ’に対して出力走査線率で繰返 し供給される。サブサンプルされた画像空間における各走査線２（０°１ン回ま たは、２　＜ｎ＊Ｉ＞　＋　１回、繰返され、２ＩＩ：　１の空間的補間が走査 線を横切る方向に行われる。ここで、ｎは正の整数て、少なくとも１である。走 査線を２（９′″１）回繰返すことにより、線記憶ＲＡ　Ｍ　１０１〜１０４の クロックを簡略化できる。いずれの場合にも、線記憶ＲＡ　Ｍ　１０１〜１０４ は、１縁りトレース期間ではなく、２つの連続する線リトレース期間中にロード することができる。

マルチプレクサ２１は「制御１」信号に応答して、空間補間のために端子ＩＮと ＩＮ′に供給されるピクセルのストリーム中、線走査の方向て時間的に早い方の ストリームを選択する。この補間の第１のステップとして、選択されたピクセル のストリームが１ビクセル遅延回路２２に供給される０選択されたストリームか らのピクセルは、加算器２３において２１回路２２によって１ビクセル遅延を受 けたその選択されたストリームからのピクセルと加算され、結果として得られた 和がビット桁シフタ２４で２分の１にされ、マルチプレクサ２１によって選択さ れたス　゛ドリーム中の２つの連続するピクセルの平均が供給される。マルチプ レクサ２５は回路２２の遅延ピクセル出力と２つの連続ピクセルの平均とを交互 に選択して補間器ブロック２０の端子ＯＵＴに送る。マルチプレクサ２５による この選択動作はピクセル入力周波数の２倍であるピクセル出力周波数で行われる 。

補間器ブロック２０の端子ＯＵＴ’は、端子０υ丁を通して供給される走査線に 先行する補間された走査線を表わす別のピクセルストリームを上記のピクセル出 力周波数で供給する。この補間された走査線は次のようにして生成される。補間 器ブロック２０の端子ＩＮとＩＮ’に供給されるピクセルのストリームは加算器 ２６で加算されて、ｌピクセル遅延回路２７に供給される０回路２７の出力は１ ビット桁シック２８によって２分の１とされ、走査線方向を横切る方向のみに補 間された補間走査線用のピクセルが供給される。走査線の方向にも補間された補 間走査線のピクセルは、（１）加算器２９において、加算器２６の出力と回路２ ７で１ピクセル分の遅延を受けた加算器２６の出力とを加算し、（２）加算器２ ９からの加算結果である和を、２ビット桁シフタ３０で、４で除算することによ りて発生される。マルチプレクサ３０が、線走査の方向には補間されている補間 走査線に対するピクセルとそうでないピクセルとを交互に選択して補間器ブロッ ク２ｏの端子ＯＵＴ′に供給する。このマルチプレクサ３１による選択は、ピク セル入力周波数の２倍であるピクセル出力周波数て行われる。

補間器ブロック２０は端子ＩＮとＩＮ’に供給された入力データなりサンプルし て、その端子ＯＵＴとＯＵＴ’に、４：１の高走査周波数でサンプルを供給する 。しかし、これらのサンプルは通常の走査線順序通りではない。

第３図は、走査線の方向と走査線を横切る方向の双方において２・１の空間補間 を行いたい場合において、どのようにして、第１図の補間器１０５と１０６を２ つの基本補間器ブロック２０−１と２０−２及びマルチプレクサ３２と３３を用 いて構成することが出来るかを示している。マルチプレクサ３２と３３は高い走 査周波数のＣ３及びＣ２サンプルを通常の走査線順序に配置するように動作する 。線記憶ＲＡＭｌ０Ｉ　、　１０２　、１０３及び１０４の各々は、再書込みの 前に４回（または３回）読出される。補間器１０５と１０６が第３図に従って構 成されている時は、ＲＡ　Ｍ　１０１と１０３が同時に書込まれ、ＲＡ　Ｍ　１ ０２と１０４か同時に書込まれる。補間器１０５と１０６か第３図に従って構成 される場合は、ＲＡＭｌ０Ｉと１０３の書込みとＲＡ　Ｍ　１０２と１０４の書 込みの間には走査線２本分のオフセットかある。

補間制御回路３４か基本補間器ブロック２０−１と２０−２の両方に、入力線ア ドバンス周波数で制ｉｌｌ信号を供給する０回路３４は、また、これらのブロッ クに（第３図の補間器では出力ピクセル走査周波数に等しい）入力走査周波数の ２倍の制御２信号を供給する０回路３４はさらに、入力線アドバンス周波数で切 換わる制御３信号をマルチプレクサ３２と３３の各々に供給する。マルチプレク サ３２と３３は、１組の１本おきの出力線の期間中に、ブロック２０−１と２０ −２のそれぞれの端子ＯＵＴ’からの２つの補間された信号を選択することによ りて、デジタル−アナログ変換器１１と１２に入力データを供給する。１本おき の出力線の中間の１組の期間では、マルチプレクサ３２と３３は、ブロック２０ −１と２０−２の端子ＯＵＴからの２本の補間された走査線を選択することによ り、変換器１１と１２に対する入力データを供給する。マルチプレクサ３２は、 線記憶ＲＡ　Ｍ　１０１及び１０２の再書込みの周波数を小さくするために逆転 した順序でこれらのＲＡＭに受入れられた走査線順序を補正して、Ｃ１の出力走 査線を正しい順序に配列する。同様にして、マルチプレクサ３３は、線記憶ＲＡ 　Ｍ　１０３と１０４中の走査線順序の逆転を補正してＣ２の出力走査線を正し い順序に配列する。単一の基本補間器ブロック２０−１と２０−２に代えて、複 数ｎの基本補間器ブロックをカスケード接続したにものを用いて、走査線の延び る方向と走査線を横切る方向の両方向に２′′：ｌの空間補間を行うことができ る。

第４図は、これらの方向の各々において４：１の空間補間を行うために、補間器 １０５と１０６をどのように構成するかを示す、補間器１０５のこの実施例にお いては、基本補間器ブロック２０−１に、別の基本補間器ブロック２０−３とマ ルチプレクサ３２がカスケード接続されている。

補間器１０６のこの実施例においては、基本補間器ブロック２０−２に、別の基 本補間器のブロック２０−４及びマルチプレクサ３３がカスケード接続されてい る。線記憶ＲＡＭｌ０Ｉ　、　１０２　、１０３及び１０４の各々は、補間器１ ０５と１０６が第４図に従ワて構成されている場合には、再書込みが行われる前 に８回（または、７回）読まれる。ＲＡＭ１０１と１０３か同時に書込まれ、Ｒ Ａ　Ｍ　１０２と１０４か同時に書込まれる。ＲＡ　Ｍ　１０１と１０３の書込 みとＲＡＭ１０２と１０４の書込みとの間には、補間器１０５と１０６が第４図 に従って構成されている場合には、４本の走査線分のオフセットかある。

補間制御回路３５がブロック２０−１と２０−２の両方にそれらの出力線アドバ ンス周波数の半分て制御１信号を供給する。補間制御回路３５は、また、線記憶 ＲＡ　Ｍ　１０１〜１０４からのピクセル走査周波数の２倍の周波数で制Ｗ２信 号をブロック２０−１と２０−２の両方に供給する。第４図の補間器ては、この 周波数は出力ピクセル走査周波数の２分の１に等しい。また補間制御回路３５は 入力線アドバンス周波数て切換わる制御３′信号をマルチプレクサ３２と３３に 供給する。第３図の補間回路におけると同様に、マルチプレクサ３２と３３が線 記憶ＲＡ　Ｍ　１０１〜１０４における線走査順序の反転を補正する。

基本補間器ブロック２０−１と２０−２は、それらの後にカスケード接続されて いる基本補間器ブロック２０−３と２０−４に、線記憶ＲＡ　Ｍ　１０１〜１０ ４から受取フた入力走査線の２倍の入力走査線を供給する。従って、補間制御回 路３５は基本補間器ブロック２０−３と２０−４の制ｉｌｌ信号接続部に、それ らのブロックの出力線アドバンス周波数の２分の１、即ち、基本補間器ブロック ２０−１と２０−２の出力線アドバンス周波数で、制御１′信号を供給する。

基本補間器ブロック２０−３と２０−４は、基本補間器ブロック２０−１と２０ −２から、線記憶ＲＡ　Ｍ　１０１〜１０４からのビクセル走査周波数の２倍で とりを受取る。補間制御回路３５は、基本補間器ブロック２０−３と２０−４の 制御１信号接続部に、線記憶ＲＡ　Ｍ　１０１〜１０４からのビクセル出力周波 数の４倍であるピクセル入力周波数の２倍の周波数で制御２′信号を供給する。

第５図は、１バンク分のＶＲＡＭ４の構成ＶＲＡＭ４の直列出力ボートをフォー マタフに接続する３２ビウト幅データバス６、及びビクセルアンラップ機爺を行 うフォーマタフの詳細を示す、ＶＲＡＭ４は８つの成分ＶＲＡＭからなる少なく とも１つのバンク４０を含む、第５図はルミナンス情報とクロミナンスデータが 別々のビットマツプｗＡＩＩｔて記憶てきることをよりよく理解てきるようにす るために示されている。

この発明の推奨実施例においては、ビットマツプは次のようなマツピング手順が とられたかのようにして、ＶＲＡＭ４に記憶される。数ビツトビクセルのデータ の各々は、所定の順序付は規則に従って並列ビットフォーマットから直列ビット フォーマットに変換される０次に。

各走査線中の連続するピクセルデータは順次、ストリングを形成するようにされ る。その結果得られる表示走査線を表わすビットのストリングは表示走査線の前 進（アドバンス）順序につながれてストリングを形成し、これによって形成され るより長いビットのストリングによって１枚の完全な画像フィールドの描写か得 られる０次に、このビットのストリングは「−次パッキング」と呼ばれる手順で ＶＲＡＭ４の連続した行にマツプされる。

−次パッキングを行うと、ＶＲＡＭ４中の記憶の密度を、ビクセルコードのビッ ト長をＶＲＡＭ４バンク、例えば、バンク４０の１行中のビットの数の約数であ る複数のコード長の中から選ぶにもかかわらず、可能な限り高くすることができ る。市販されている６４Ｋ　ｘ　４次分ＶＲＡＭは、１辺が２８ビウトの４つの 正方ダイナミックメモリアレーを含んており、また、４ビット幅の直列出力ボー トに対してバッファメモリとしての４個の入力／直列出力レジスタを提供するよ うに働くスタティックメモリを含んている。このような成分ＶＲＡＭの８個から なるバンクは２５６の４バイトデジタル語からなる２５６行を供給する。これら のダイメンジョンは、この明細書の以下の記述全体を通してＶＲＡＭ４に関する 例として示されているものである。

成分ＶＲＡＭ中でＶＲＡＭ４の直列出力ボートに対するバッファメモリとして働 くスタティックメモリのローディングは、省略して５ＲＡＣと称する「直列読出 しアドレスコート（ＳＥＲＩＡＬ　ＲＥＡＤ−０１１Ｔ　ＡＤＤＲＥＳＳ　Ｃ０ ＤＥ）Ｊによって制御される。５ＲＡＣは、「バンクアドレス」を含む隣接ビッ ト桁からなる第１のグループと１行アドレス」を含む隣接ビット桁からなる第２ のグループと、「列アドレス」を含む隣接ビット桁からなる第３のグループから なる３部構成コードである。５ＲＡＣの行アドレス部分及び列アドレス部分はＶ ＲＡＭ４中の記憶位置配置（プレースメント）を表わすが１表示ラスクの寸法形 状、ルミナンスピクセルコード用ビットマツプ編成あるいはクロミナンスピクセ ルコード用ビットマツプ編成に直接的な関係はない、５ＲＡＣはバンクアドレス をその最上位桁に符号化すると仮定されるてあろう。この方法は、後で成分ＶＲ ＡＭのバンクの追加を容易にするという点から好ましい、５ＲＡＣは列アドレス を８ビット桁からなる最下位グループに符号化し、行アドレスを８ビット桁から なる最下位から２番目のグループに符号化すると仮定されるであろう、バンクア ドレスの２１ａ個の値の各々はＶＲＡＭ４のそれぞれのバンクに単独に割当てら れ、それらのｍビットのその時の値が割当てられたＶＲＡＭ４のバンク４０に対 するバンクアドレスデコーダ３７がその値に応答して、ＶＲＡＭのバンク４０を ３２ビツトの輻データ６に読出しできるようにする。この構成を用いると、ＶＲ ＡＭ４のバンク４０等をバス６へ多重接続することが可能となる。

５ＲＡＣの行アドレス部分は、少なくともＶＲＡＭ４の選択されたバンク４０の 直列アクセス出力ポートに対してロードされるべき行の選択を決定する。バンク ４０は（ＶＲＡＭ４のその他のバンクと同様）、各々が４ビット幅の直列アクセ スポートな有する成分ＶＲＡＭ４１．４２．４３．４４．４５．４６．４７．４ ８からなる８個組からなる。

ＶＲＡＭ４の直列出力の行中のビットの数は１列当り３２ビウト×２５６列て、 合計２１！ビツトである。表示線のルミナンスまたはクロミナンス成分信号をＶ ＲＡＭ４の１行当りのビット数と２の整数乗で関係する数のビットで表わすと便 利である０例えば、高解像度ルミナンス成分信号の１本の表示線は１０２４個の ８ビツトピクセルからなり、ビットの数の点からみると、これは、ＶＲＡＭＪ中 の１行と１：ｌの比率関係にである。中程度の解像度のルミナンス成分信号の表 示線は１例えば、５１２個の８ビツトビクセルからなり、従って、ビットの数か らいえば、ＶＲＡＭＪ中の１行に対して１：２の関係にある。

もりと低い解像度のルミナンス成分信号の表示線は、例えば、２５６個の４ビツ トピクセルからなり、これは、ビットの数からいうと、ＶＲＡＭ４の１行とに８ の比率関係にある。これらはルミナンス成分信号に対して４：１で、表示線走査 方向と表示線前進（アドバンス）方向の両方向にサブサンプルされたクロミナン ス成分の４本の表示線は、ビットの数からいえば、ＶＲＡＭ４の１行に対して、 それぞれ、１：１６．１：３２及びｌ：２８の比の関係にある。

５ＲＡＣの列アドレス部分は、成分ＶＲＡＭ４１〜４８等におけるスタティック メモリの読出し中にカウンタによって生成されたそれらのメモリに対するアドレ ス中のオフセットを指定する。各成分ＶＲＡＭ中のスタティックメモリは、その 成分ＶＲＡＭ中の０値オフセツトを持つた対応するダイナミックメモリから並列 に書込まれる。

ＶＲＡＭ４の選択されたバンク４０中の成分ＶＲＡＭの直列出力ポートを介した スタティックメモリの直列読出しは、５ＲＡＣの列アドレス部分によって指定さ れる列位置から始まる。ＶＲＡＭ４の１つの行に複数の情報表示線か記憶される 場合は、Ｓ　ＲＡ　Ｃの列アドレス部分により、ＶＲＡＭ４からの直列読出しが 情報表示線の任意の１本の開始点から始めることができる。

表示線中のビットの数がＶＲＡＭ４中の行当りのビット数に等しいかこれを超え る場合を除き１選択されたバンク４０の成分ＶＲＡＭ４１〜４８中のスタティッ クメモリへ転送されるＶＲＡＭ４の行は、一般には、これらのスタティックメモ リが再書込みされる前に完全に読出されることはないであろう、その根本にある 理由は、ルミナンスピクセルコートは、謙りトレース期間中にＶＲＡＭ４からク ロミナンスピクセルコードか読出される同じ直列出力ポートを通して、線トレー ス期間中、ＶＲＡＭ４から読出されるためである。この２つのビットマツプ編成 間の時分割多重化は、２つのビットマツプ編成の異なる１つからデータが読出さ れるたびに、スタティックメモリが再書込みされることを必要とする。

ＶＲＡＭ４の任意特定のバンクはｍビットを有する５ＲＡＣのバンクアドレス部 分に応じて選択てきる。ここで２１″はＶＲＡＭ４中の成分ＶＲＡＭのバンクの 数である。ＶＲＡＭ４（７）各７＜　ン’）　Ｌｔ、ＶＲＡＭ４（７）／＜ンク ４Ｑのハング選択デコーダ３７と同様の、５ＲＡＣのバンクアドレス復号用のハ ング選択デコーダを備えている。ＶＲＡＭ４中の全ての成分ＶＲＡＭはＴ　Ｒ１ ０Ｅピン（図示せず）をそれぞれ備えている。これらのＴ　Ｒ１０Ｅピンの全て は、ＶＲＡＭ４のバンクの任意の１つの中の１行のデータか直列出力ポートにデ ータを供給するスタティックメモリへ転送される時に、「転送」信号として「低 」論理状態を受取る。さらに、選択されたバンクに対するＴ　Ｒ１０Ｅピンは、 この発明とは関係のない動作態様においてランダムアクセス出力／入力ポートか アクセスされる時に、「出力イネーブル」信号として低論理状態を受ける。転送 信号は、関連する各成分ＶＲＡＭのＲＡＳピンに「行アドレスストローブ」信号 か加えられた時のみ、命令として実行される。バンクアドレスデコーダ３７は、 成分ＶＲＡＭ４１〜４８の補助スタティックメモリ部分に一行のデータか転送さ れるときに、成分ＶＲＡＭ４１〜４８の選択されたバンク４０のＲＡＳピンのみ に、高−低遷移を供給する。

行／列アドレスマルチプレクサ３８か成分ＶＲＡＭ４１〜４８の８本のアドレス ビンに行アドレスを供給して、どのデータ行か直列出力のために転送されている かを示す。

すると、ＲＡＳは高なることが可能となり、列アドレスマルチプレクサ３８が列 アドレスを成分ＶＲＡＭ４１〜４８の８木のアドレスピンに供給する。ＶＲＡＭ ４１〜４８のＣＡＳビンには「列アドレスストローブ」信号が供給される。この 信号は低になる時、ＶＲＡＭ４１〜４８の内部アドレスカウンタを直列読出しに 対する適当なオフセットてロードする。すると、ＣＡＳは高になることが可能と なる。

ピクセルクロック・マルチプレクサ３９は、成分ＶＲＡＭの直列クロック（ＳＣ ）ピンに供給するために、「ルミナンス直列出力クロック」信号と「クロミナン ス直列出力クロック」信号の一方を選択する。バンクアドレスデコーダ３７が、 ＶＲＡＭ４からの直列出力中に、選択された成分ＶＲＡＭのバンク４０のみのＳ ＯＥピンに対して、「直列出力イネーブル」信号として低状態を供給する。これ によって、１＆分ＶＲＡＭ４１〜４８の直列出力ポートは３２ビツト幅バス６へ マルチプレクサされる。ルミナンス直列出力クロックとクロミナンス直列出力ク ロックは、両方共、「マスタクロック」信号からそれぞれプログラマブル除算に よって作られる。

直列出力ポートバス６からの連続した３２ビツト語をピクセルに分解するためフ ォーマタフの構造の詳細か第５図に示されている。３２ビツト語レジスタ５０は ３２個の連続したビットを保持するがこれらのビットの中のｎ個の最上位ビット がルミナンスまたはクロミナンスを表わすコードである０便宜上、ｎは２の整数 乗で、１６以下に制限される。プログラマブルマスクレジスタ５１が、１６ビツ ト桁の最上位位置のｎ個の「１」からなるグループと、最下位ビット位置中の（ １６−ｎ　）個の「０」からなるグループを保持する。マスクレジスタ５１の内 容とレジスタ５０に収容されている話の１６個の最上位ビットとは、その対応す るビット位置かＡＮＤゲートバンク５２てＡＮＤされ、ルミナンスまたはクロミ ナンスデータの選択された信号ピクセルが供給される。これらのデータか１６ビ ツトよりも短い場合は、より下位のビット位置には０が置かれる。（別の設計に おいては、このデータは、常に８ビツト以下とされ、マスクレジスタ５１は８ビ ツト長に短縮され、バンク５２にはＡＮＤゲートか８個だけ設けられる。） ＶＲＡＭ４の１行中の最初の３２ビツト語か直列出力ポートバス６を通してフォ ーマタフに供給されると、マルチプレクサ５３がその語を３２ビツト語レジスタ ５０に受入れる。ピクセルデータを規定しているその語のｎ個の最上位ビットは 、ＶＲＡＭＪ中のルミナンスビットマツプが走査される場合には、第１図に示さ れているデジタル−アナログ変換器８に供給され、また、ＶＲＡＭＪ中のクロミ ナンスビットマツプか走査されている場合には、クロマリサンプリング装置１０ の線記憶ＲＡ　Ｍ　１０１〜１０４の適当する１つに供給される。

次の（３２−ｎ）／ｎピクセルデータがデジタル−アナログ変換器８またはクロ マリサンプリング装置１０に供給されている時、マルチプレクサ５３は次々に、 ３２ビツトマルチビツトシフタ５４の（３２−ｎ）／ｎ連続出力を語レジスタ５ ０に受入れる。シフタ５４は「ピクセルクロック」バルスによってタイミングを とられた連続する各ピクセル毎に、ｎビットをより上位にシフトさせる。

モジュロ−ｎの第１のピクセルデータがデジタル−アナログ変換器８またはクロ マサンプリング装置１０に供給される時、マルチプレクサ５３は、古い話をシフ トする代りに新しい３２ビット語をレジスタ５０に受入れさせる。マルチプレク サ５３は、例えば、モジュロ−ｎピクセルカウンタの１つの出力を復号すること によって制御することができる。このカウンタは、２進シフタと共にマルチビッ トシフタ５４を構成する、ピクセルクロック周波数て計数するモジュロ−３２カ ウンタの最後のｎ段から成る。

当業者であって、上述したＶＲＡＭ４とフォーマタフとの間のインタフェースに ついての以上の説明を提供された者には、ＶＲＡＭ４のデジタル語１１Ａ成に可 能な変形及びそれらの変形を行うためにフォーマタフのアーキテクチャの変更が 容易に理解できよう、ＶＲＡＭ４から読出された各３２ビット語を用いると、ピ クセルの順序を、例えば、上述した順序と逆にすることがてき、その場合、フォ ーマタフの構造は次のように変更される。プログラマブルマスクレジスタ５１は 、その最下位（最上位てはなく）ビット位置にｎ個のｒｌ］からなるグループを 保持する。１６−ｎのｒＯＪからなるグループはマスクレジスタ５１の最上位ビ ・ント位置に保持される。１６個のＡＮＤゲートからなるバンク５２が語レジス タ５０の１６個の（最上位てはなく）最下位ビット位置から入力を受入れると共 に、変更されたマスク内容を持つマスクレジスタ５１からの入力も受取る。マル チビットシフタ５４は、各連続ピクセルかピクセルクロックパルスによってタイ ミングされると、ｎビットをより下位（上位てはなく）にシフトさせる。容易に 考えられる別の変形はＶＲＡＭＪ中の列読出しアドレスまたは話読出しアドレス を表示が水平に走査されるに伴って増加または減少させることである。

第６図は、第１図における５ＲＡＣを発生するＶＲＡＭ読出し制御器１７の部分 の構成の省略を示す。５ＲＡＣは、その時走査されているビットマツプ編成に対 する正しい５ＲＡＣを選択するマルチプレクサ５９の出力からＶＲＡＭ４に供給 される。これにより、各走査か特定のビットマツプ編成の一次バツクされたデー タのどの部分に沿って行われているか見失うことがなくなる。２つの５ＲＡＣ発 生器６０と７０か示されている。発生器６０はルミナンスピクセルデータの順次 続く線についての５ＲＡＣを発生する０発生器７０はクロミナンスピクセルデー タの順次続〈線についての５ＲＡＣを発生する。クロミナンスのＣ３及びＣ２表 示に対して２つの５ＲＡＣ発生器を用いずに、１つたけ５ＲＡＣ発生器７０を使 用すればよいようにするために、これらのＣ８及びＣ２表示は線毎に０１サンプ ルとＣ２サンプルをインタリーブしてＶＲＡＭ４に一次バツクされる。

５ＲＡＣ発生器６０は５ＲＡＣをマルチプレクサ５９の２つの入力のうちの一方 に供給するための５ＲＡＣラツチレジスタ６１を含んでいる。５ＲＡＣラツチレ ジスタ６１の内容「フィールドリトレースブランキング」パルスによって制御さ れるマルチプレクサ６２の出力から更新される。フィールドリトレース期間中、 フィールドリトレースブランキングパルスはマルチプレクサ６２なして、レジス タ６１の内容を更新するために、スタートアドレスレジスタ６３から供給される 「ルーマフイールド走査スタートアドレス」を選択する。ルーマフイールド走査 アドレスは、次のフィールドの左上角ルミナンスピクセルのＶＲＡＭ４中の記憶 位置を示す、これらのルーマフイールド走査スタートアドレスは、表示命令を記 憶するために保留しである主コンピユータメモリの一部にあるリストから所定の 順序で選択され、このルーマフイールド走査スタートアドレスのリストは図形プ ロセッサ３によって維持される。

フィールドトレース期間中、フィールドリトレースブランキングパルスが存在し なければ、マルチプレクサ６２は、５ＲＡＣラツチレジスタ６１の内容を更新す るために加算器６２の和出力を選択する。加算器６４は５ＲＡＣラツチレジスタ ６１とプログラマブル表示線ピッチラッチレジスタ６５から加数（ａｄｄｅｎｄ ａ）が供給される。ラッチレジスタ６５に記憶されている「画像線ピッチ」は、 画像ｆｉ１本当りのルミナンスサンプルの数とルミナンスサンプル１つ当りのル ミナンス表示ビットの数とＶＲＡＭ４中の列アドレス当りのビット数の逆数とを 乗じた積、即ち、画像線当りのルミナンス表示ビットの数を３２て除したもので ある。素子６１〜６５は、各線リトレース期間中に５ＲＡＣを画像線ピッチ分増 大させるアキュムレータとして動作する。画像線ピッチは図形プロセッサ３によ ってラッチレジスタ６５ヘロートされる０画像線ピッチはコンパクトディスクプ レーヤ２または他のビデオ源から供給され、また、これは、ＶＲＡＭ４中のビッ トマツプ編成されたルミナンス及びクロミナンスピクセルデータの各フィールド に先行する「フィールドへラダデータ」に入れると便利になる。

５ＲＡＣ発生器７０は５ＲＡＣをマルチプレクサ５９の２つの入力の他方に５Ｒ ＡＣを供給するための５ＲＡＣラツチレジスタ７１を含んている。５ＲＡＣラツ チレジスタ７１の内容はフィールドリトレースブランキングパルスによって制御 されるマルチプレクサ７２から更新される。フィールドリトレースブランキング パルス期間中、マルチプレクサ７２は、レジスタ７１の内容を更新するために、 スタートアドレスレジスタ７３から供給される「クロマフィールド走査スタート アドレス」を選択する。クロマフィールド走査スタートアドレスは次のフィール ドの右上角にあるＣ、ピクセルのＶＲＡＭＪ中の記憶位置を示す。

これらのクロマフィールド走査スタートアドレスはルーマフイールド走査スター トアドレスと共に、主コンピユータメモリの１表示命令を記憶するために保留さ れている部分にリストされており、これらのクロマフィールト走査スタートアド レスのリストは図形プロセッサ３によって保守される。

フィールドトレース期間中、フィールドリトレースブランキングパルスか存在し ないときは、マルチプレクサ７２は加算器７４の和出力を選択して、５ＲＡＣラ ツチレジスタ７１の内容を更新する。加算器７４は５ＲＡＣラツチレジスタ７１ とプログラマブル表示バンドピッチレジスタ７５から加数（ａｄｄｅｎｄａ）を 供給される。クロマ表示バンドはクロミナンス値のサンプリング相互間の表示線 の数である。ラッチレジスタ７５に記憶されている「クロマ表示ハントヒツチ」 は１クロマ表示バント当りのクロミナンスサンプルの数とクロミナンスサンプル １個当りのクロミナンス表示ビットの数とＶＲＡＭ４中の１列アドレス当りビッ ト数の逆数との積、即ち、ｌクロマ表示バンド当りのクロミナンス表示ビットの 数を３２で除したものである。素子７１〜７５は、クロマ表示ハント期間によっ て分けられた選択された線リトレース期間中にクロマ表示ハンドピッチによって ５ＲＡＣを増大させるアキュムレータとして動作する。クロマ表示ハントピッチ は図形プロセッサ３によってラッチレジスタ７５にロートされ、また、画像線ピ ッチと同様にして供給される。

ここて、第１図のテレビジョン表示システムて用いられるＣ１及びＣ２クロミナ ンス信号の性質を考察する。

この表示システムにおけるＣ１と０２は、加算または減算組合せ法を用いてルミ ナンス信号Ｙと線形結合され得る色差信号とすることかてきる。例えば、Ｙと付 加される原色の赤（Ｒ）、緑（Ｇ）及び青（Ｂ）のうちの２つとの間の差かＣ１ と０２を形成する、（Ｒ−Ｙ）及び（Ｂ−Ｙ）色信号かしばしば用いられる。色 差信号Ｙと他の混合色との間の差て形成することかてきる。ＮＴＳＣテレビジョ ン放送方式で使用されるものと同様のＩ及びＱ信号がそのような色差信号の例で ある。

ＣＩと０２は、また、ルミナンス信号に対して正規化された色差信号、例えば、 （（Ｒ／Ｙ）−１）と（（Ｂ／Ｙ）−１）、またはＩ／ＹとＱ／Ｙとすることも てきる。正規化は、このようなＣＩとＣ２をＹと線形結合する前にＹを乗じるこ とにより、Ｃ１と０２値号か取除かれる。

第７図は、第１図のテレビジョン表示システムのクロマリサンブリンク装置１０ の代りに用い得る他のクロマリサンプリング装置１００を示す、クロマリサンプ リング装置１００はクロミナンス情報を、それぞれＣＩと０２値を記憶するクロ ママツプメモリ１１５と１１６に対する読出しアドレスの形てＶＲＡＭ４に記憶 することを可能にする。これらの読出しアドレスは、Ｃ□と０２を直接表わすの に必要なコードよりも短いビット長のコードで表わすことかできる。クロママツ プメモリ１１５と１１６は並列にアドレスされ、従って、時間圧縮されたクロミ ナンス情報用速度バッファリングメモリとしては、１つの奇数線記憶メモリ１１ １と１つの偶数線記憶メモリ１１またけでよい。

クロママツプメモリ１１５はマルチプレクサ１１３と１１７によってマルチプレ クサされて、線記憶メモリ１１１と１１２の連続した読出しアドレス内容を、そ れぞれラッチ１２１とラッチ１２２に順次供給される奇数線Ｃ，サンプルのスト リームと偶数ｍ　ａ　ｒサンプルのストリームとに変換する。ラッチ１２１と１ ２２に供給されるサンプルのストリームは時間的にいくらかオフセットしている が、ラッチ１２１と１２２中の対をなすサンプルは時間的に並列にＣＩ補間器１ ０５に受入れられる。

同様にクロママツプメモリ１１６はマルチプレクサ１１３と１１８によつてマル チプレクサされて、線記憶メモリ１１１と１１２の連続する読出しアドレス内容 を順次ラッチ１２３に送られる奇数線Ｃ２サンプルのストリームに変換し、一方 、線記憶メモリ１１１と１１２の連続する読出しアドレス内容をラッチ１２４に 順次送られる偶数線Ｃ２サンプルのストリームに変換する。ラッチ１２３と１２ ４中の対をなすサンプルは時間的に並列に０２補間器１０６に受入れられる。

補間器１０５と１０６からのＣ，及びＣ２サンプルはフォーマタフ′から直接供 給される対応するＹサンプルと時間的に整合させられる。Ｃ８及びＣ２サンプル のストリームはデジタル−アナログ変換器１１と１２へ入力信号として供給され 、Ｙサンプルのストリームがデジタル−アナログ変換器８へ入力信号として供給 される。信号処理の残りの部分は前と同じように行われる。

第８図は、第１図または第７図のテレビジョン表示システムの変形においてピク セルアンラップ用フォーマタフとデジタル−アナログ変換器８との間て使用され ているルミナンス速度バッファメモリ８０を示す、速度バッファメモリ８０は、 各時間インタリーブされた表示線期間の組の期間中に書込まれるＹ奇数線記憶Ｒ Ａ　Ｍ　８１とＹ偶数線記憶ＲＡ　Ｍ　８２とを含んている。線記憶ＲＡ　Ｍ　 ８１と８２の書込みの速度は表示のピクセル走査速度と異ならせることかてきる ０代表的には、その速度は、線記憶ＲＡＭ１０１〜１０４または１１１〜１１２ に書込みができる期間を延長して縁りトレース期間と線トレース期間の一部とを 含めるようにするために、高くされている。Ｙｆｆｌ記憶ＲＡＭ８°１と８２の 一方が書込まれている各表示線トレース期間中、Ｙ線記憶ＲＡ　Ｍ　８１と８２ の他方はピクセル走査周波数て読出しが行われている。マルチプレクサ８３がこ の読出されたものをデジタル−アナログ変換器８への入力信号として選択する。

デジタル−アナログ変換器８のサンプル−ホールド動作はビデオマトリクス９に 供給されるアナログＹ信号に対しである程度の空間低域通過濾波な行うが、ピク セル走査周波数が比較的低い場合には、表示画像中に過度のルミナンスの「むら 」として現われるエーリアシングを抑圧するために、この濾波効果を補強するこ とがのぞましい。

ルミナンス速度バッファがとり得る別の形は、８ビットＹサンプルの丁度１本分 の記憶容量を持ったより高速のＲＡＭを用いる。Ｙサンプルはこの線記憶ＲＡＭ へＶＲＡＭ４から、線トレース期間の前半部分で１度に４個並列に書込まれ、つ いで、線トレース期間の全体を通して１度に１個ずつ直列に読出される。線トレ ース期間の後半ては、ＶＲＡＭ４の直列ボートがデータをＲＡＭ１０１〜１０４ または１１１〜１１２、あるいは、コンピュータシステムの他の部分へ転送する ために利用可能となる。

この発明の態様に従ってビデオ情報がＶＲＡＭにバックされる仕方を更に詳しく 説明する。クロミナンスかルミナンスに比してより粗に画像空間中でサンプルさ れる時に、この発明に従ってＶＲＡＭがどのように編成されるかを論じる前に、 ルミナンスとクロミナンスが画像空間で同じ密度でサンプルされる場合にＶＲＡ Ｍがどのように編成されるかを考えてみる。ルミナンスとクロミナンスを同じ密 度でサンプルすることは、第８図のルミナンス速度バッファメモリ８０を用いる この発明の実施例において可能である。

第９図は、第１図のテレビジョン表示システムを第８図のルミナンス速度バッフ ァメモリ８０を含むように改変したシステムのＶＲＡＭ４中に、Ｙ、Ｃ，及びｃ ２ビクセル変数に対する別々のビットマツプ編成が現われる可能性のある１つの 形を示す、ビデオの奇数フレームと偶数フレームがＶＲＡＭ４に記憶され、映像 管１６上に表示される画像の発生を維持するために一方のフレームか読出されて いる間、他方のフレームか更新される。各フレームのルミナンス内容の第１番目 の走査線から最後の走査線までがＶＲＡＭ４のそれぞれの連続した行に記憶され る。これらの行の各々は、図では、左から右に延びる長方形で表わされている。

各フレームのＣ１内容の１番目の走査線から最後の走査線も同様に記憶される。

各フレームの０２内容の１番目から最後までの走査線も同様である。

第９図ては、ＶＲＡＭ４の全行を示すことは困難なので、各フレーム中のＹ、Ｃ ，及びＣ２の３番目から最後から３番目まての走査線を含む行と、画像メモリの 外側のＶＲＡＭの行は省略されている。ピクセル変数Ｙ。

Ｃ１及びＣ２の各々について、これらの変数は直列な形で表わされており、線ト レース期間中の表示のピクセル走査の順に連ねられてとットストリームが形成さ れている。このピットストリームの連続するビットがＶＲＡＭ４の行の連続した 列状に配置された位置を占める。

ＶＲＡＭ４からの読出しの際、表示の連続する各線に対するＹ、Ｃ，及びＣ２走 査線は、連環的に順次読出される。第９図に示したＶＲＡＭ画像メモリバッキン グは、これを行うために複雑なバタンで行アドレスを行う必要がある。第６図に 示す７０のような２つのクロミナンス５ＲＡＣ発生器がルミナンス５ＲＡＣ発生 器６０のほかに必要となる０画像線ピッチレジスタ６５とそれに対応するクロマ バンドピッチレジスタか単一の画像線ピッチ値を記憶する。ルーマフイールド走 査スタートレジスタ６５とクロマフィールド走査スタートレジスタが、少なくと もフレーム当りの画像線の数だけ変位したスタートアドレスを記憶する。

第９図〜第１６図に関する説明において、奇数番目と偶数番目のフレームが言及 されている場合、それは１つのフレームが表示されている間に、次のフレームが ＶＲＡＭで形成されるというやり方に関係している。各フレームが、単一シャッ タあるいは複数シャッタ形式で、線飛越しを用いずに１フレームｌフイールドで 走査されようと、単一シャッタまたは複数シャッタ形式で、連続するフィールド で線飛越しをして、ｌフレーム２フイールドで走査されようと、それはこのＶＲ ＡＭバッキングには本質的に無関係である。当然のことながら、連続するフィー ルドで線飛越しを行うか否かは、ルー７及びクロマ５ＲＡＣ発生器のピッチレジ スタの内容に反映される。

第１０図は、ＶＲＡＭ４の行を書込む際にＹ、Ｃ，、Ｃ２の別々のビットマツプ 編成の線が互いにインタリーブされ、それによフて、ＶＲＡＭ４を連続した行ア ドレスを用いて読出せるようにしたものを示す、これらの行アドレスは第９図に 示したＶＲＡＭバッキング法に関連して述べたものと同様の５ＲＡＣ発生器によ って生成できる。しかし、ピッチレジスタは３画像線ピッチ値を記憶し、ルーマ フイールド走査スタートレジスタ６３とクロマフィールド走査スタートアドレス レジスタは１画像線分たけ変位した値を記憶する。第１０図のＶＲＡＭバッキン グ法と他の形式のバッキング法との間でプログラム可能にすることが必要とされ ていない場合には、ＶＲＡＭの行読出しアドレスはカウンタによって簡単に発生 させることができる。このＶＲＡＭアドレス指定の複雑さの低減の原理は、クロ ミナンスか画像空間に３いてルミナンスよりも低い密度てサンプルされる変形例 に応用して、クロマ５ＲＡＣ発生器７０を１つだけしか使用しなくてもよいよう にすることかてきる。

第１１図は、第９図のメモリバッキング法を採用して。

第１図のテレビジョン表示システムにおいて、ピクセル走査方向と線前進方向の 両方向において画像空間のＣ０及びＣ２サンプルがルミナンスサンプルの４分の １となるようにした場合にＶＲＡＭ４に生じ得るＹ、Ｃ，及びＣ２の別々のビッ トマツプ編成を示す、Ｃ１及びＣ２補間器１０５と１０６は第４図に示す形また はそれと同等の形をとる。クロミナンス値Ｃ，と０２の各々について整数Ｐ＋１ 本の走査線がある。従って、ルミナンスについては、奇数複数（４Ｐ＋１）本の 走査線がある０例えば。

Ｐは６３とすることかてき、従って、Ｃ８と０２の各々は６４本の走査線を持ち 、Ｙは２５３本の走査線を持つ、第１１図では、Ｐ＋１は４で割り切れるものと されている。そうてなければ、ＶＲＡＭＪ中の行のいくつかのものはＣ１及びＣ ２データで完全にバックされなくなってしまう、第１１図ではまた。Ｙ、Ｃ，及 びＣ２変数は振幅解像度のビット数か同してあり、線１本当りのルミナンスのサ ンプルを乗したビットの数は、ＶＲＡＭ中の１行当りのビット数に等しいものと されている。この形式のＶＲＡＭパッキグ法では、ルーフ５ＲＡＣ発生器６ｏの ほかに２つのクロマ５ＲＡＣ発生器が必要である。

第１２図は第１１図て用いたＶＲＡＭバッキング法を第１０図に関連して説明し た原理を用いて変更したものを示す、Ｃ８′及びＣ２走査線はＶＲＡＭ４の行で 交番し、従って、線リトレース中に読出されている時、連続する行及び列アドレ ス値によって走査される。この方法によれば、ルーフ５ＲＡＣ発生器６０と共に クロマ５ＲＡＣ発生器７０を１つたけ用いるたけてよいという利点かある。クロ マハンドピッチ発生器７５の内容は、ピッチユニットとして、同時に表示される 一対のＣ８及びＣ２走査線を取扱うことに注目されたい。

第１３図は、ルミナンスサンプル１つ当りのビット数と走査線１本当りのルミナ ンスサンプルの数との積かＶＲＡＭ４の１行当りのビット数の２分の１に減じら れた場合に第１２図のＶＲＡＭバッキング法がどのように変えられるかを示す。

第１２図と第１３図とを比較すると、この積がＶＲＡＭ４の１行当りのビット数 のより小さな２進分数（ｂｉｎａｒｙ　ｆｒａｃｔｉｏｎｓ）に減少すると、Ｖ ＲＡＭ４のバッキングかいかに変わるかが明らかとなる。最後のルミナンス走査 線またはクロミナンス走査線は常に完全であるとは限らない。

第１４図に示すように、このバッキングの欠陥は複雑なＶＲＡＭアドレス指定法 を用いなくても排除することがてきる。これを行うには、奇数フレームのルミナ ンスデータと偶数フレームのルミナンスデータをＶＲＡＭ４の連続した行に記憶 するために連結する。また、奇数フレームのクロミナンスと偶数フレームのクロ ミナンスか連結されてＶＲＡＭ４の連続する行に記憶される。これにより、Ｐ＋ １が４て割り切ない詩のバッキング効率か高められる。このバッキング法は、Ｊ レミナンスによって占有されずにあるＶＲＡＭ行の部分でクロマデータのバッキ ングをスタートさせることか容易になる。。

第１５図は１本の走査線中のクロミナンスサンプルの数が１本の走査線中のルミ ナンスサンプルの数の２分の１の時に、ＶＲＡＭ４がどのようにバックされるか を示す、このＶＲＡＭ４の編成は、Ｃ８及び０２値か、２つの方向においてルミ ナンス値の４分の１の密度で画像空間をサンプルする場合の第１図のテレビジョ ン表示システムの変形に現われるようなものがある。しかし、第１３図に示すＶ ＲＡＭバッキング法では、Ｃ３とＣ２は走査線毎に時分割多重されるものとして いたが、第１５図に示すＶＲＡＭ４のバッキングでは、Ｃ８と０２はビクセル毎 に時分割多重されているものとする。これを行うために、奇数線記憶ＲＡ　Ｍ　 １０１と１０３はＶＲＡＭ４から１つおきのクロミナンスサンプルで互い違いの 位相関係（ｓｔａｇｇｅｒｅｄ　ｐｈａｓｉｎｇ）て書き込まれ、その間、偶数 線記憶ＲＡ　Ｍ　１０２と１０４か並列に読出される。また、奇数線記憶ＲＡ　 Ｍ　１０１と１０３が並列に読出されている間に、偶数線記憶ＲＡ　Ｍ　１０２ と１０４は互い違いの位相で、ＶＲＡＭ４からの１つおきのクロミナンスサンプ ルて書込まれる。即ち、線記憶ＲＡ　Ｍ　１０１と１０３はサンプル毎にマルチ ブレクスされた入力を持ち、線記憶ＲＡ　Ｍ　１０２と１０４モ同様である。ル ーフ５ＲＡＣ発生器６０と共にクロマ５ＲＡＣ発生器７０１つだけが必要とされ る。

第１５図のＶＲＡＭ４のバッキング法は、その１走査線当りのクロミナンス（メ モリマツプアドレス）値の数か１走査線当りのルミナンス値の数の２分の１の時 の第７図のテレビジョン表示システムにおいても現われる。各クロミナンス走査 線は連続するクロママツプメモリアドレスを表わす一連のビットである。

第１６図はｌ走査線当りのクロミナンス（メモリマツプアドレス）値の数が１走 査線当りのルミナンス値の数の４分の１の場合の第７図のテレビジョン表示シス テムに現われるＶＲＡＭ４のバッキングを示す、第１５図と同様、第７図のテレ ビジョン表示システムについて考えた場合、１クロママツプアドレス当りのビッ ト数は第１６図においては、ルミナンスを表わす１ピクセル当りのビット数と等 しいとされている。

１９８６年１０月１４日付で出願され、名称が「カラーマトリクス回路とクロミ ナンスオンリデータを記憶する２つのカラーマツプメモリとを有する表示プロセ ッサ（ＤｉｓｐｌａｙＰｒｏｃｅｓｓｏｒ　ｗｉｔｈ　Ｃｏ１ｏｒ　Ｍａｔｒｉ ｘｉｎｇ　Ｃ４ｒｃｕｉｔｒｙ　ａｎｄ　Ｔｗ。

Ｃｏ１ｏｒ　Ｍａｐ　Ｍｅｍｏｒｉｅｓ　Ｓｔｏｒｉｎｇ　Ｃｈｒｏｍｉｎａｎ ｃｅ−Ｏｎｌｙ　Ｄａｔａ）」て、アールシーニー　コーポレーションに譲渡さ れた米国特許出願第９１８，５６５号において、フレーバ（Ｔ、　Ｒ。

Ｃｒａｖｅｒ）氏外か、ルミナンスに対して正規化された色差信号の形をとるＣ ０及びＣ２ピクセル変数を用いることを述べている。第７図のテレビジョン表示 装置で使用されるビデオマトリクスかこの形のＣ１及びＣ２変数を利用するもの である場合は、クロママツプアドレス中のビット数は、ルミナンス／クロミナン ス・トラッキングを損なうことなく、ルミナンス値を表わすビットの数よりも小 さくすることかできる。このことは、特に、１９８６年１０月１４日付て出願さ れ、アールシーニー　コーポレーションに譲渡された米国特許出願第９１８，５ ５２号「そのカラーマツプメモリをビデオランダムアクセスメモリの直列出力ボ ートから更新する表示プロセッサ」にシェリル（Ｊ、　Ｖ、　５ｈｅｒｒｉｌｌ ）氏外によって詳細に述べられているように、正規化された色差信号のそれぞれ のクロママツプアドレス値への適応形コードでクロママツプメモリ１１５と１１ ６の内容が表示シーケンス中に更新できるようにされている場合にあてはまる。

当業者であって、第９図〜第１６図を参照して開示された原理を知る者には、こ の発明と調和した種々のＶＲＡＭバッキング構成を容易に設計できる。

以上記述してきた第１図のテレビジョン表示システムにおいては１表示の選択さ れた線リトレース期間の各々の期間中、Ｃ１サンプルの線とそれに続くＣ２サン プルの線がＶＲＡＭ４から読出されて、クロマリサンプリング装置１０に供給さ れる。これを行うためには、線リトレース期間中のＣＩ及びＣ２サンプルに対す るクロック周波数は、線リトレース期間が、Ｃ８と０２がＹサンプリングに対し て４：１でサブサンプルされる線トレース期間の長さの５分のｌであるとした場 合、線トレース期間中、Ｙサンプルより高くならなければならない、この条件に より、ＶＲＡＭ４からのＣＩ及びＣ２のクロックの周波数は、１表示縁当りのＹ サンプルか多くされて表示の解像度が増大するにつけて、過大に高くなってしま う、線リトレース期間中のＶＲＡＭ４からのＣ８及びＣ２クロッキングの速度が 過大になるという問題を軽減するための第１の方法は、例えば第８図に関連して 説明したように、ルミナンス速度バッファメモリを用いる方法であるが、ルミナ ンス速度バッファメモリを用いる必要のない、この問題を軽減するための別の方 法がある。

この問題を軽減するための第２の方法は、補間器１０５と１０６が４本の線毎に クロミナンスサンプルの線を１本しか必要としないという事実を利用する。Ｃ， サブサンプルの新しい１本の線は、各４木目の表示線の直前の線リトレース期間 で線記憶ＲＡ　Ｍ　１０１と１０２の適当する一方にロードされることがてき、 Ｃ２サブサンプルの新しい１本の線が各４木目の表示線の直後の線リトレース期 間で線記憶ＲＡ　Ｍ　１０３と１０４の適当する一方にロードされることができ る。即ち、ＣＩサンプルの１本の線と対応するＣ２サンプルの線が、１繰りトレ ース期間てはなく、２線リトレ一ス期間にわたフてＶＲＡＭ４から読出される。

こうすることにより１ｗＡリトレース期間中のＶＲＡＭ４から０１及びＣ２サン プルのクロッキングの速度を半分にすることができる。このＶＲＡＭ４からの読 出しにおけるＣ８及びＣ２クロッキングを減少させる第２の方法は、ＶＲＡＭ４ におけるＣＩ及びＣ２データの記憶に何らの変更も要しない。

ＶＲＡＭ４からの読出しにおけるＣ１及ｕＣ２クロック周波数を減少させる第３ の方法は、前に述べたようなＣ８及びＣ２サブサンプルが空間的に整合している ことに左右されない、そうではなく、Ｃ８サブサンプルは、少なくとも表示走査 線に垂直な方向、好ましくは、これに加えて表示走査線と平行な方向に、ＣＩサ ブサンプルが０２サブサンプルと空間的にインタリーブされている。このサブサ ンプリング構成の変形は、ＶＲＡＭ４に０２サブサンプルによりＣ，サブサンプ ルの線を１本多く記憶させるか、または、Ｃ，サブサンプルよりもＣ２サブサン プルの線を１本多くＶＲＡＭ４に記憶させることによりて、＊もうまく実現され る。ＣＸと０２が表示走査線と垂直な方向に４：ｌでサブサンプルされる場合は 、Ｃ，サブサンプルを４木目の線リトレース期間毎にＶＲＡＭ４からダウンロー ドすることができ、Ｃ２サブサンプルは４木目の線リトレース期間毎にＶＲＡＭ ４からダウンロードすることができ、その場合、好ましくは、Ｃ，サブサンプル がダウンロードされる線リトレース期間と０２サブサンプルがダウンロードされ る線リトレース期間との間には、表示走査線２本分のオフセットを設ける。

ＶＲＡＭ４からの転送中のＣ，及びＣ２クロック周波数を低くするための第４の 方法は、上述した第２の方法と第３の方法の推奨例とを組合わせることである。

Ｃ。

サンプルの線は６対をなす連続する線リトレース期間中にＶＲＡＭ４から転送さ れる。これらの６対の連続する線リトレース期間は、Ｃ２サンプルの各線がＶＲ ＡＭ４から転送される連続線リトレース期間の他の対とインターリーブされてい る。

第１７図は、初めに説明した第１図のテレビジョン表示システムにおいて、ＶＲ ＡＭ４をクロマリサンプリング装置ＩＯへダウンロードするための命令がいかに して生成されるかを示す、第１図のＶＲＡＭ読出し制御回路１７は表示線カウン タ１７０を含んでいる。カウンタ１７０は８ビット幅カウント出力を持ち、表示 中の５１２本の有効（アクティブ）な線を許容するものとして示されている。こ のカウントは画像メモリの異なるフレームを選択するためにオフセット分だけ増 加させられる。カウンタ１７０は線リトレースパルスの前縁をカウントするが、 この線リトレースパルスはその後の有効表示線トレース期間と同じ番号が付され る。フィールドリトレース期間中、カウンタ１７０は、フィールド走査の直前の 線リトレースパルスから１本の線分前にカウンタ１７０に供給されるプリロード 線リトレースパルスの前と、そのプリロードリトレースパルスの後との２回、０ にリセットされる。デコーダ１７１がカウンタ１７０のカウント出力の２つの最 下位ビット中のＯ１状態をデコードして、出力ｒｌＪを供給する。この出力ｒｌ ＪはＡＮＤゲート１７２へ第１の入力として供給され、その第２の入力としては 、「１」になる、　（ＯＮＥ−ｇｏｉｎｇ）線リトレースパルスか与えられる。

ＡＮＤゲート１７２からの各連続する「１」出力に応答して、ＶＲＡＭ４から０ １サブサンプルの連続した線をダウンロードさせる命令が命令発生器１７３によ り生成され、ＶＲＡＭ４から０２サブサンプルの連続した線をダウンロードする ための命令か命令発生器１７４によって生成される。従って、プリロード線リト レースパルスはＣ１及びＣ２サブサンプルの１番目の線をＶＲＡＭ４からクロマ リサンプリング装置１０にロードする。Ｃ８及びＣ２サブサンプルの２木目の線 は１木目の表示線走査の直前に次の線リトレースパルスに応答してＶＲＡＭ４か らクロマリサンプリング装置１０ヘロートされる。その後、各（１＋４Ｐ）番目 の表示線の直前の線リトレース期間中に、線リトレースパルスとデコーダ１７１ からのｒｌＪとが同時に発生すると、ＡＮＤゲート１フ２が命令発生器１７３に ｒｌＪを送る０発生器１７３に送られたこのｒｌ］に応答して、発生器１７３は ｃ１サブサンプルの連続した線と０２サブサンプルの連続した線のローディング を指令する。

第１８図は、ＶＲＡＭ４からの読出し中に０１及びＣ２のクロッキング周波数を 減じる第２の方法を実行するために、どのように第１７図の装置に変更を加えた らよいかを示す、１個ではなく、２つのプリロード線リトレースパルスが、フィ ールドリトレース期間中、カウンタ１７０の０へのリセット相互間で供給される 。第１７図におけると同様、命令発生器１７３が、１番目のプリロード線リトレ ース期間及び（１＋４Ｐ）番目の表示線の前の線リトレース期間中に、ＶＲＡＭ ４からクロマリサンプリング装置ｌＯへＣ，サブサンプルの次の線をローディン グするための命令を発する。別のデコーダ１７５がカウンタ１７０のカウント出 力中の１０状態をデコードして、ＡＮＤゲート１７６への第１の入力としてｒｌ Ｊを供給する。ＡＮＤゲート１７６の他方の入力はｒｌＪになる線リトレースパ ルスを受取る。命令発生器１７４かＡＮＤゲート１７６からの「１」出力に応答 して、Ｃ２サブサンプルの次の線を、２番目のプリロード繰りトレース期間及び （２＋４Ｐ）番目の表示線に先行する線トレース期間中に、ＶＲＡＭ４からクロ マリサンプリング装置１ｏヘロードするための命令を発する。

第１９図は、ＶＲＡＭ４からの読出し時のＣ８及びＣ２クロッキング周波数を減 じる第３の方法を実行するために、どのように第１８図の装置を改変てきるかを 示す、１または２個てはなく、３個のプリロード線リトレースパルスがフィール ドリトレース期間中、カウンタ１０７の０へのリセット相互間て供給される。デ コーダ１７５の代りに、カウンタ１７０からのカウント出力中の１１状恩なデコ ートするデコーダ１７７か用いられる。デコーダはこの１１状態のみに応答して 、「１」をＡＮＤゲート１７６の入力に供給する。

第２０図は、前述した第４の方法によるＶＲＡＭ４のダウンロード用の命令をど のようにして生成できるかを示す。デコーダ１７１の応答とデコーダ１７５の応 答がＯＲゲート１７８へ入力信号として供給され、ＯＲゲート１７８からの応答 が線リトレースパルスと共にＡＮＤゲート１７２へ入力として供給される。命令 発生器１７３が「１」になるＡＮＤゲート１７２の出力信号に応答して、他の連 続する繰りトレース期間の対とインタリーブされた連続する線リトレース期間の 対の期間中に、ＶＲＡＭ４から、Ｃｒサンプルの半分の線がダウンロードされる ように命令する６上記他の対の線リトレース期間中、命令発生器１７４がＶＲＡ Ｍ４から０２サブサンプルの２分の１の線がダウンロードされるように指令する 。これを行うために、デコーダ１７７の応答がデコーダ１７９の応答とＯＲゲー ト１８０で組合わされ、ＯＲゲート１８０の応答は線リトレースパルスと共に入 力信号としてＡＮＤゲート１７６に供給される。デコーダ１７９はカウンタ１７ ０の出力の２っの最下位ビットがＯであることを検出して、「１］をＯＲゲート １８０に供給する。４個の線リトレースパルスかカウンタ１７０に対し、そのＯ へのリセットの後と有効フィールド走査の再開の前に供給される。

以上詳細に説明したこの発明を１発明の概要の第１バラグラフに記載したように 、よりジェネリックに考えようとするかも知れない。このジェネリックな発明の 他のスピーシーズは、別の米国特許出願て、ディスチャート（Ｒ，Ａ、　Ｄｉｓ ｃｈｅｒｔ）、スプレイブ（Ｄ、　Ｌ、　Ｓｐｒａｇｕｅ）　、フィーデル（Ｎ 、　Ｊ、　Ｆｅｄｒｉｅ）及びライアン（Ｌ、　Ｄ、　Ｒｙａｎ）によって述べ られている。　１９８７年３月　２日付米国特許出願第０２０．６３９号「別々 に走査されるカラー成分変数を用いた画像記憶（Ｉｍａｇｅ　Ｓｔｏｒａｇｅ　 Ｕｓｉｎｇ　５ｅｐａｒａｔｅｌｙ　５ｃａｎｎｅｄＣｏｌｏｒ　Ｃｏｍｐｏｎ ｅｎｔ　Ｖａｒｉａｂｌｅｓ）Ｊにおいては、狭帯域ビデオ情報は狭帯域の赤、 緑及び青成分から選ばれた２つの成分からなり、広帯域のビデオ情報は残りの狭 帯域成分とルミナンスディテールを含む、　１９８７年３月２日付米国特許出願 第０２０，９４０号「別々に走査されるルミナンスディテール及び狭帯域カラー 成分変数を用いた画像記憶（Ｉｍａｇｅ　Ｓｔｏｒａｇｅ　Ｕｓｉｎｇ　５ｅｐ ａｒａｔｅｌｙ　５ｃａｎｎｅｄ　Ｌｕｍ１ｎａｎｃｅ−Ｄａｔａｉｌ　ａｎｄ 　Ｎａｒｒｏｗｂａｎｄ　Ｃｏ１ｏｒ　Ｃｏｍｐｏｎｅｎｔ　Ｖａｒｉａｂｌｅ ｓ）Ｊにおいては、広帯域ビデオ情報はルミナンスディテールからなり、狭帯域 ビデオ情報は別々に赤、緑及び青成分を有する。広帯域ビデオ情報をルミナンス ディテールとするこの他のスピーシーズの変形が可能である。その１つにおいて は、ビデオ情報の３つの狭帯域成分をルミナンス成分と２つのクロミナンス成分 である。このような変形の別のものては、ビデオ情報の３つの狭帯域成分は、黄 、シアン及びマゼンダ成分である。ジェネリック発明のこれらのスピーシーズは 、このジェネリック発明の他のスピーシーズを代表するものであり、この後に示 されるジェネリックな請求の範囲はそのように解釈されねばならない。

才２図 才９図 才１０図 オ１３図 ｆｔｓ図 を岬！トレスｌ（ルス 宝膵調査報告

Claims (41)

【特許請求の範囲】
1. １．複数の記憶位置と入力ポートと直列アクセスポートとを有するビデオランダ ムアクセスメモリと、カラー画像を表わす電気信号を上記ビデオランダムアクセ スメモリにその入力ポートを介して書込んで、複数のカラー画像成分の各々に対 する別々のビットマップ編成に従って、その記憶位置に記憶させるための手段と 、上記ビデオランダムアクセスメモリから読出されるべき上記カラー画像成分の 各々に関するデータの線を時分割形式で周期的に選択するための手段と、各カラ ー画像成分の空間的に対応するサンプルを時間的に整合させるための手段と、 上記時間的に整合させられた空間的に対応するサンプルに応答して成分カラー信 号を発生するための手段と、を含む、カラー画像を表わす電気信号を記憶し取出 すためのシステム。
2. ２．複数の記憶位置と入力ポートと直列アクセス出力ポートとを有するビデオラ ンダムアクセスメモリと、カラー画像を表わす電気信号を上記ビデオランダムア クセスメモリにその入力ポートを介して書込んで、広帯域ビデオ情報と狭帯域ビ デオ情報に対して別々のビットマップ編成に従って、その記憶位置に記憶するた めの手段と、 上記ビデオランダムアクセスメモリからその直列アクセス出力ポートを介して、 １表示線トレース期間当り１本の線分の広帯域ビデオ情報を読出すために、広帯 域ビデオ情報を記憶している記憶位置の連続する行を選択するための手段と、 選択された表示線リトレース期間中に、ビデオランダムアクセスメモリからその 直列アクセス出力ポートを介して読出すために、狭帯域ビデオ情報を記憶する記 憶位置の連続した行を選択するための手段と、上記狭帯域ビデオ情報を上記広帯 域ビデオ情報と同じサンプリング密度にリサンプルするための手段と、同じサン プリング密度の広帯域ビデオ情報と狭帯域ビデオ情報の対応するサンプルを時間 的に整合させるための手段と、 広帯域ビデオ情報と狭帯域ビデオ情報の上記時間的に整合した対応するサンプル に応答して成分カラー信号を発生するための手段と、 を含む、カラー画像を表わす電気信号を記憶し取出すためのシステム。
3. ３．少なくとも時々は、上記ビデオランダムアクセスメモリが、上記広帯域ビデ オ情報用に比較的密にサンプルされたビットマップ編成を、また、上記狭帯域ビ デオ情報用に少なくとも１つの比較的粗にサンプルされたビットマップ編成を用 いる、請求の範囲２に記載のシステム。
4. ４．上記ビットマップ編成が上記ビデオランダムアクセスメモリに線形にパック されてている、請求の範囲３に記載のシステム。
5. ５．上記広帯域ビデオ情報がルミナンス情報であり、上記狭帯域ビデオ情報がク ロミナンス情報である、請求の範囲４に記載のシステム。
6. ６．上記狭帯域ビデオ情報が第１のクロミナンス成分情報と第２のクロミナンス 情報から成るものである、請求の範囲５に記載のシステム。
7. ７．上記ビデオランダムアクセスメモリに記憶されたカラー画像において、上記 第１のクロミナンス成分情報の粗なサンプルが上記第２のクロミナンス情報のサ ンプルと空間的に整合されている、請求の範囲６に記載のシステム。
8. ８．上記ビデオランダムアクセスメモリに記憶されたカラー画像において、上記 第１のクロミナンス成分情報の粗なサンプルが、少なくとも表示線に平行な方向 において、上記第２のクロミナンス情報のサンプルと空間的にインタリーブされ ている、請求の範囲６に記載のシステム。
9. ９．上記ビデオランダムアクセスメモリに記憶されたカラー画像において、上記 第１のクロミナンス成分情報の粗なサンプルが、少なくとも表示線に垂直な方向 において、上記第２のクロミナンス情報のサンプルと空間的にインタリーブされ ている、請求の範囲６に記載のシステム。
10. １０．複数の記憶位置と入力ポートと直列アクセス出力ポートとを有するビデオ ランダムアクセスメモリと、カラー画像を表わす電気信号を上記ビデオランダム アクセスメモリにその入力ポートを介して書込んで、その記憶位置に、ルミナン ス情報のための比較的密にサンプルされたビットマップ編成とクロミナンス情報 のための比較的粗にサンプルされたビットマップ編成とに従って記憶するための 手段と、 表示の各線トレース期間中に上記ビデオランダムアクセスメモリからその直列ア クセス出力ポートを介してルミナンス情報の１本の線を読出すために、上記密に サンプルされたビットマップ編成でルミナンス情報を記憶している記憶位置の連 続する行を選択するための手段と、表示の選択された線リトレース期間中に上記 ビデオランダムアクセスメモリからその直列アクセス出力ポートを介して読出す ために、上記粗にサンプルされたビットマップ編成でクロミナンス情報を記憶し ている記憶位置の連続する行を選択するための手段と、 上記ビデオランダムアクセスメモリの直列アクセス出力ポートが接続されている 入力ポートと、出力ポートとを有する第１のクロミナンス情報の奇数番目の走査 線のサンプルを記憶するための第１の線記憶メモリと、上記ビデオランダムアク セスメモリの直列アクセス出力ポートが接続されている入力ポートと、出力ポー トとを有する第１のクロミナンス情報の偶数番目の走査線のサンプルを記憶する ための第２の線記憶メモリと、２つの入力ポートと出力ポートとを有するパイプ ライン型の第１の２次元空間補間器と、 上記第１の２次元空間補間器の出力ポートから供給される第１のクロミナンス情 報サンプルを表示線トレース期間中に上記ビデオランダムアクセスメモリの直列 アクセス出力ポートから供給される対応するルミナンス情報サンプルと時間的に 整合させるような選択された時間に、上記第１と第２の線記憶メモリの出力ポー トから並列に上記第１の２次元空間補間器の入力ポートに読出すように動作する 手段と、 上記ビデオランダムアクセスメモリの直列アクセス出力ポートが接続されている 入力ポートと、出力ポートとを有する第２のクロミナンス情報の奇数番目の走査 線のサンプルを記憶するための第３の線記憶メモリと、上記ビデオランダムアク セスメモリの直列アクセス出力ポートが接続されている入力ポートと、出力ポー トとを有する第２のクロミナンス情報の偶数番目の走査線のサンプルを記憶する ための第４の線記憶メモリと、２つの入力ポートと出力ポートとを有するパイプ ライン型の第２の２次元空間補間器と、 上記第２の２次元空間補間器の出力ポートから供給される第２のクロミナンス情 報サンプルを表示線トレース期間中に上記ビデオランダムアクセスメモリの直列 アクセス出力ポートから供給される対応するルミナンス情報サンプルと時間的に 整合させるような選択された時間に、上記第３と第４の線記憶メモリの出力ポー トから並列に上記第２の２次元空間補間器の入力ポートに読出すように動作する 手段と、 上記時間的に調合させられたルミナンス情報、第１のクロミナンス情報及び第２ のクロミナンス情報のサンプルに応答して成分カラー信号を発生するための手段 と、を含む、カラー画像を表わす電気信号を記憶し取出すためのシステム。
11. １１．第２のクロミナンス情報の線と空間的にインタリーブされた第１のクロミ ナンス情報の線が上記表示の選択された線リトレース期間の各期間中に上記ビデ オランダムアクセスメモリから読出される、請求の範囲１０に記載のシステム。
12. １２．第２のクロミナンス情報の線が後続する第１のクロミナンス情報の線が上 記表示の選択された線リトレース期間の各期間中に上記ビデオランダムアクセス メモリから読出される、請求の範囲１０に記載のシステム。
13. １３．上記選択された線リトレース期間が時間的に隣接する線からなる対を単位 として選択され、第１のクロミナンス情報の各連続する線が各対の中の早い方の 線トレース期間中に上記ビデオランダムアクセスメモリから読出され、また、第 ２のクロミナンス情報の各連続する線が各対の遅い方の線トレース期間中に上記 ビデオランダムアクセスメモリから読出される、請求の範囲１０に記載のシステ ム。
14. １４．上記選択された線リトレース期間が周期的に選択され、かつ、フレーム走 査中に、時間的に発生した順序に連続した番号が付され、第１のクロミナンス情 報の各連続した線が各連続する奇数番目の線リトレース期間中に上記ビデオラン ダムアクセスメモリから読出され、また、第２のクロミナンス情報の各連続した 線が各連続する偶数番目の線リトレース期間中に上記ビデオランダムアクセスメ モリから読出される、請求の範囲１０に記載のシステム。
15. １５．上記パイプライン型の第１の２次元空間補間器が、上記第１の線記憶メモ リの出力ポートから上記第１の２次元空間補間器の一方の入力ポートに供給され る読出し情報と、上記第２の線記憶メモリの出力ポートから上記第１の２次元空 間補間器の他方の入力ポートに供給される読出し情報とを、走査線毎に選択する ための第１のマルチプレクサと、 上記第１のマルチプレクサのその時の選択情報と直前の選択情報とを同時に用い 得るようにするための手段と、 上記第１のマルチプレクサのその時の選択情報とその直前の選択情報との和の２ 分の１を求めるための手段と、 上記第１と第２の線記憶メモリの出力ポートから上記第１の２次元空間補間器の 入力ポートに供給された読出し情報の和を求めるための手段と、 同時に得られる、上記第１の２次元空間補間器の入力ポートに供給された直前の 読出し情報の和の２分の１と、上記第１の２次元空間補間器の入力ポートに供給 されたその時と直前の読出し情報の和の４分の１とをマトリクスするための手段 と、 上記第１のマルチプレクサの直前の選択情報と、上記第１のマルチプレクサのそ の時の選択情報及びその直前の選択情報の和の２分の１と、上記第１の２次元空 間補間器の入力ポートに供給される直前の読出し情報の和の２分の１と、上記第 １の２次元空間補間器の入力ポートに供給されるその時と直前の読出し情報の和 の４分の１との間で、ピクセル毎に選択を行う第２のマルチプレクサと、 を含むものであり、 さらに、上記パイプライン型の第２の２次元空間補間器が、 上記第３の線記憶メモリの出力ポートから上記第２の２次元空間補間器の一方の 入力ポートに供給される読出し情報と、上記第４の線記憶メモリの出力ポートか ら上記第２の２次元空間補間器の他方の入力ポートに供給される読出し情報とを 、走査線毎に選択するための第３のマルチプレクサと、 上記第３のマルチプレクサのその時の選択情報と直前の選択情報とを同時に用い 得るようにするための手段と、 上記第３のマルチプレクサのその時の選択情報とその直前の選択情報との和の２ 分の１を求めるための手段と、 上記第３と第４の線記憶メモリの出力ポートから上記第２の２次元空間補間器の 入力ポートに供給された読出し情報の和を求めるための手段と、 上記第２の２次元空間補間器の入力ポートに供給された直前の読出し情報の和の ２分の１と、上記第２の２次元空間補間器の入力ポートに供給されたその時と直 前の読出し情報の和の４分の１とを同時に利用できるようにするための手段と、 上記第３のマルチプレクサの直前の選択情報と、上記第３のマルチプレクサのそ の時の選択情報及びその直前の選択情報の和の２分の１と、上記第２の２次元空 間補間器の入力ポートに供給された直前の読出し情報の和の２分の１と、上記第 ２の２次元空間補間器の入力ポートに供給されるその時と直前の読出し情報の和 の４分の１との間で、ピクセル毎に選択を行う第４のマルチプレクサと、 を含むものである、請求の範囲１０に記載のシステム。
16. １６．上記パイプライン型の第１の２次元空間補間器が、第１と第２の入力ポー トと、上記第１の２次元空間補間器の出力ポートとなる出力ポートとを有する上 記第１の２次元空間補間器用の出力マルチプレクサと、上記第１と第２の線記憶 メモリの出力ポートと上記第１の２次元空間補間器用出力マルチプレクサの入力 ポートとの間に接続された第１の複数の２入力端子−２出力端子補間器モジュー ルのカスケード接続体と、を含むものであり、 上記パイプライン型の第２の空間補間器が、第１と第２の入力ポートと、上記第 ２の２次元空間補間器の出力ポートとなる出力ポートとを有する上記第２の２次 元空間補間器用の出力マルチプレクサと、上記第３と第４の線記憶メモリの出力 ポートと上記第２の２次元空間補間器用上記出力マルチプレクサの入力ポートと の間に接続された第２の複数の２入力端子補間器モジュールのカスケード接続体 と、 を含むものであり、 上記第１と第２の複数の補間器モジュール中の各補間器モジュールは、 その補間器モジュールの入力端子の第１と第２のものの間で選択を行うためのそ れぞれの入力マルチプレクサと、 その補間器モジュールの入力マルチプレクサのその時の選択情報と直前の選択情 報とを同時に利用できるようにするためのそれぞれの手段と、 その入力マルチプレクサのその時と直前の選択情報との和の２分の１を求めるた めの手段と、その補間器モジュールの入力マルチプレクサの直前の選択情報と、 その補間器モジュールの入力マルチプレクサのその時と直前の選択情報の和の上 記２分の１との中から選択して、その補間器モジュールの出力端子の第１のもの に供給するためのそれぞれの第１の出力マルチプレクサと、 その補間器モジュールの第１と第２の入力端子に供給された読出し情報の和を求 めるためのそれぞれの手段と、 その補間器モジュールの第１と第２の入力端子に供給される読出し情報の直前の 和の２分の１と、それらの読出し情報のその時と直前の和の４分の１とを同時に 利用可能にするためのそれぞれの手段と、 その補間器の第１と第２の入力端子に供給される読出し情報の直前の和と、それ らの読出し情報のその時と直前の和との和の４分の１との中から選択して、その 補間器モジュールの出力端子の第２のものに供給するためのそれぞれの第２の出 力マルチプレクサと、を含むものである、請求の範囲１０に記載のシステム。
17. １７．複数の記憶位置と、入力ポートと、直列アクセス出力ポートとを有するビ デオランダムアクセスメモリと、カラー画像を表わす電気信号を上記ビデオラン ダムアクセスメモリにその入力ポートを介して書込んで、その記憶位置に、ルミ ナンス情報のための比較的密にサンプルされたビットマップ編成とクロママップ 読出しアドレス情報のための比較的粗にサンプルされたビットマップ編成とに従 って記憶させるための手段と、上記ビデオランダムアクセスメモリからその直列 アクセス出力ポートを介して、各表示線トレース期間中にルミナンス情報の１本 の線を読出すために、上記密にサンプルされたビットマップ編成でルミナンス情 報を記憶している記憶位置の連続した行を選択するための手段と、上記ビデオラ ンダムアクセスメモリからその直列アクセス出力ポートを介して、選択された表 示線リトレース期間に読出すために、上記粗にサンプルされたビットマップ編成 でクロママップ読出しアドレス情報を記憶している記憶位置の連続する行を選択 するための手段と、上記ビデオランダムアクセスメモリの直列アクセス出力ポー トが接続されている入力ポートと、出力ポートとを有し、２線走査期間中に、ク ロママップ読出しアドレス情報の奇数番目の走査線のサンプルを記憶するための 第１の線記憶メモリと、 上記ビデオランダムアクセスメモリの直列アクセス出力ポートが接続されている 入力ポートと、出力ポートとを有し、２線走査期間中に、クロママップ読出しア ドレス情報の偶数番目の走査線のサンプルを記憶するための第２の線記憶メモリ と、 表示線トレース期間中の上記第１と第２の線記憶メモリの読出し中に動作して、 上記第１の線記憶メモリの出力ポートからと、上記第２の線記憶メモリの出力ポ ートから交互にマルチプレクスして、時間インタリーブされたクロママップ読出 しアドレス情報サンプルのストリームを供給するための手段と、 上記時間インタリーブされたクロママップ読出しアドレス情報サンプルのストリ ームを受けて第１のクロミナンス情報の対応するサンプルのストリームを発生す るための第１のクロママップメモリと、 ２つの入力ポートと、出力ポートとを有するパイプライン型の第１の２次元空間 補間器と、 上記第１の２次元空間補間器の入力ポートのそれぞれに供給するために、上記第 １の線記憶メモリと上記第２の線記憶メモリとからのクロママップ読出しアドレ ス情報のサンプルに応答して発生された第１のクロミナンス情報のサンプルを時 間的に整合させるための手段と、上記時間インタリーブされたカラーマップ読出 しアドレス情報サンプルのストリームを受けて第２のクロミナンス情報の対応す るサンプルのストリームを発生するための第２のクロママップメモリと、 ２つの入力ポートと、出力ポートとを有するパイプライン型の第２の２次元空間 補間号と、 上記第２の２次元空間補間器の入力ポートのそれぞれに供給するために、上記第 １の線記憶メモリと上記第２の線記憶メモリとからのクロママップ読出しアドレ ス情報のサンプルに応答して発生された第２のクロミナンス情報のサンプルを時 間的に整合させるための手段と、上記ビデオランダムアクセスメモリの直列アク セス出力ポートからのルミナンス情報のサンプルと、上記第１の２次元空間補間 器の出力ポートからの２次元的空間的に補間された第１のクロミナンス情報と、 上記第２の２次元空間補間器の出力ポートからの２次元的空間的に補間された第 ２のクロミナンス情報とに応答して、表示線トレース期間中に成分カラー信号を 発生する手段と、を含む、カラー画像を表わす電気信号を記憶し取出すためのシ ステム。
18. １８．ビデオランダムアクセスメモリをカラービデオデータのフレームまたは一 連のフレームでパックする方法であって、 上記フレームまたは一連のフレームのルミナンス値をデジタル化されたサンプル されたデータを用いて表わす段階と、 デジタル化サンプルデータルミナンス値の各々のもののビットをその重みに従っ て所定の直列順序に配列する段階と、 所定の直列順序のデジタル化サンプルデータルミナンス値をラスタ走査順序に従 ってストリングにして、ルミナンスビットストリームを生成する段階と、上記ビ デオランダムアクセスメモリのそれぞれの行に書込むために、ルミナンスビット ストリームを上記ビデオランダムアクセスメモリの１行当りのビット数よりも長 くない長さに分割する段階と、 上記フレームまたは一連のフレームのクロミナンス値をデジタル化されたサンプ ルされたデータを用いて表わす段階と、 このデジタル化サンプルデータクロミナンス値の各々のもののビットをその重み に従って所定の直列順序に配列する段階と、 所定の直列順序に配列されたデジタル化サンプルデータクロミナンス値をラスタ 走査順序に従ってストリングにして、クロミナンスビットストリームを生成する 段階と、 上記ビデオランダムアクセスメモリの別の行のそれぞれに書込むために、上記ク ロミナンスビットストリームを上記ビデオランダムアクセスメモリの１行当りの ビットの数よりも長くない長さに分割する段階と、を含む方法。
19. １９．上記サンプルデータクロミナンス値は画像空間におけるサンプリングの密 度が上記サンプルデータルミナンス値と同じである、請求の範囲１８の方法。
20. ２０．上記サンプルデータクロミナンス値は画像空間におけるサンプリングの密 度が上記サンプルデータルミナンス値より小さい、請求の範囲１８の方法。
21. ２１．ビデオランダムアクセスメモリをカラービデオデータのフレームまたは一 連のフレームでパックする方法であって、 上記フレームまたは一連のフレームのルミナンス値をデジタル化されたサンプル されたデータを用いて表わす段階と、 デジタル化サンプルデータルミナンス値の各々のもののビットをその重みに従っ て所定の直列順序に配列する段階と、 所定の直列順序のデジタル化サンプルデータルミナンス値をラスタ走査順序に従 ってストリングにして、ルミナンスビットストリームを生成する段階と、上記ビ デオランダムアクセスメモリのそれそれの行に書込むために、ルミナンスビット ストリームを上記ビデオランダムアクセスメモリの１行当りのビット数よりも長 くない長さに分割する段階と、 上記フレームまたは一連のフレームの第１及び第２の組のクロミナンス値をデジ タル化されたサンプルされたデータを用いて表わす段階と、 このデジタル化サンプルデータクロミナンス値の各々のビットをその重みに従っ て所定の直列順序に配列する段階と、 所定の直列順序に配列された上記第１の組中のデジタル化サンプルデータクロミ ナンス値をラスタ走査順序に従ってストリングにして、第１のクロミナンスビッ トストリームを生成する段階と、 所定の直列順序に配列された上記第２の組中のデジタル化サンプルデータクロミ ナンス値をラスタ走査順序に従ってストリングにして、第２のクロミナンスビッ トストリームを生成する段階と、 上記ビデオランダムアクセスメモリの別の行のそれぞれに書込むために、第１と 第２のクロミナンスビットストリームを上記ビデオランダムアクセスメモリの１ 行当りのビット数よりも長くない長さに分割する段階と、を含む方法。
22. ２２．上記サンプルデータクロミナンス値は画像空間におけるサンプリングの密 度が上記サンプルデータルミナンス値と同じである、請求の範囲２１の方法。
23. ２３．上記サンプルデータクロミナンス値が画像空間において上記サンプルデー タルミナンス値よりも粗にサンプルされている、請求の範囲２１の方法。
24. ２４．上記ルミナンスビットストリームの連続する上記長さ部分を上記ビデオラ ンダムアクセスメモリの連続する行の第１の組に書込む段階を含む、請求の範囲 ２１の方法。
25. ２５．上記第１のクロミナンスビットストリームの連続する上記長さ部分を上記 ビデオランダムアクセスメモリの連続する行の第２の組に書込む段階と、上記第 ２のクロミナンスビットストリームの連続する上記長さ部分を上記ビデオランダ ムアクセスメモリの連続する行の第３の組に書込む段階と、 を含み、 上記連続する行の第１、第２及び第３の組はいかなる行も共有しないものである 、請求の範囲２４の方法。
26. ２６．上記ルミナンスビットストリーム、上記第１のクロミナンスビットストリ ーム及び上記第２のクロミナンスビットストリームの連続する上記長さ部分を上 記ビデオランダムアクセスメモリの連続する行に周期的に書込む段階を含む、請 求の範囲２１の方法。
27. ２７．ビデオランダムアクセスメモリをカラービデオデータのフレームまたは一 連のフレームでパックする方法であって、 上記フレームまたは一連のフレームのルミナンス値をデジタル化されたサンプル されたデータを用いて表わす段階と、 デジタル化サンプルデータルミナンス値の各々のもののビットをその重みに従っ て所定の直列順序に配列する段階と、 所定の直列順序のデジタル化サンプルデータルミナンス値をラスタ走査順序に従 ってストリングにして、ルミナンスビットストリームを生成する段階と、上記ビ デオランダムアクセスメモリのそれぞれの行に書込むために、ルミナンスビット ストリームを上記ビデオランダムアクセスメモリの１行当りのビット数よりも長 くない長さに分割する段階と、 上記フレームまたは一連のフレームを画像空間内のサンプリング密度が等しいデ ジタル化されたサンプルされたデータで表わす第１と第２の組のクロミナンス値 を発生する最階と、 デジタル化サンプルデータクロミナンス値の各々のもののビットをその重みに従 って所定の直列順序に配列する段階と、 上記第１の組のクロミナンス値をラスタ走査順序に配列する段階と、 上記第２の組のクロミナンス値を上記ラスタ走査順序に従って配列する段階と、 上記のように配列された上記第１と第２の組のクロミナンス値のそれぞれをピク セル単位で交番させて、クロミナンスビットストリームを生成する段階と、上記 ビデオランダムアクセスメモリの別の行のそれぞれに書込むために、クロミナン スビットストリームを上記ビデオランダムアクセスメモリの１行当りのビットの 数よりも長くない長さに分割する段階と、を含む方法。
28. ２８．ビデオランダムアクセスメモリをカラービデオデータのフレームまたは一 連のフレームでパックする方法であって、 上記フレームまたは一連のフレームのルミナンス値をデジタル化されたサンプル されたデータを用いて表わす段階と、 デジタル化サンプルデータルミナンス値の各々のもののビットをその重みに従っ て所定の直列順序に配列する段階と、 所定の直列順序のデジタル化サンプルデータルミナンス値をラスタ走査順序に従 ってストリングにして、ルミナンスビットストリームを生成する段階と、上記ビ デオランダムアクセスメモリのそれぞれの行に書込むために、ルミナンスビット ストリームを上記ビデオランダムアクセスメモリの１行当りのビット数よりも長 くない長さに分割する段階と、 上記フレームまたは一連のフレームを画像空間内のサンプリング密度が等しいデ ジタル化されたサンプルされたデータで表わす第１と第２の組のクロミナンス値 を発生する段階と、 デジタル化サンプルデータクロミナンス値の各々のもののビットをその重みに従 って所定の直列順序に配列する段階と、 上記第１の組のクロミナンス値をラスタ走査順序に配列する段階と、 上記のように配列された上記第１と第２の組のクロミナンス値のそれぞれを線単 位で交番させて、クロミナンスビットストリームを生成する段階と、上記ビデオ ランダムアクセスメモリの別の行のそれぞれに書込むために、クロミナンスビッ トストリームを上記ビデオランダムアクセスメモリの１行当りのビットの数より も長くない長さに分割する段階と、を含む方法。
29. ２９．ビデオランダムアクセスメモリを複数の成分項を有するカラービデオデー タのフレームまたは一連のフレームでパックする方法であって、 上記フレームまたは一連のフレームについて、上記成分項の第１のものの値をデ ジタル化されたサンプルされたデータで表わす段階と、 このデジタル化された第１の成分項のサンプルデータの各々のもののビットをそ の重みに従って所定の直列順序に配列する段階と、 所定の直列順序に配列されたデジタル化された第１の成分項の値をラスタ走査順 序に従ってストリングにして、第１の成分項のビットストリームを生成する段階 と、 上記ビデオランダムアクセスメモリの連続する行のそれぞれに書込むために、第 １の成分項のビットストリームを上記ビデオランダムアクセスメモリの１行当り のビット数よりも長くない長さに分割する段階と、上記フレームまたは一連のフ レームについて、残りの成分項の値をデジタル化されたサンプルされたデータで 表わす段階と、 このデジタル化された残りの成分項のサンプルデータの各々のもののビットをそ の重みに従って所定の直列順序に配列する段階と、 所定の直列順序に配列されたデジタル化された残りの成分項のサンプルデータを ラスタ走査順序に従ってストリングにして、残りの成分項のビットストリームを 生成する段階と、 上記ビデオランダムアクセスメモリの別の行のそれぞれに書込むために、残りの 成分項のビットストリームを上記ビデオランダムアクセスメモリの１行当りのビ ット数よりも長くない長さに分割する段階と、を含む方法。
30. ３０．上記残りの成分項のサンプルデータは画像空間におけるサンプリングの密 度が上記第１の成分項のサンプルデータと同じものである、請求の範囲２９の方 法。
31. ３１．上記残りの成分項のサンプルデータが画像空間において上記第１の成分項 のサンプルデータよりも粗にサンプルされている、請求の範囲３０の方法。
32. ３２．ビデオランダムアクセスメモリを複数の成分項を有するカラービデオデー タのフレームまたは一連のフレームでパックする方法であって、 上記フレームまたは一連のフレームについて、上記成分項の第１のものの値をデ ジタル化されたサンプルされたデータで表わす段階と、 このデジタル化された第１の成分項のサンプルデータの各々のもののビットをそ の重みに従って所定の直列順序に配列する段階と、 この所定の直列順序に配列されたデジタル化された第１の成分項のサンプルデー タをラスタ走査順序に従ってストリングにして第１の成分項のビットストリーム を発生する段階と、 上記ビデオランダムアクセスメモリのそれぞれの行に書込むために、第１の成分 項のビットストリームを上記ビデオランダムアクセスメモリの１行当りのビット 数より長くない長さに分割する段階と、 上記フレームまたは一連のフレームについて、上記成分項の第２のものの値をデ ジタル化されたサンプルされたチータを表わす段階と、 このデジタル化された第２の成分項のサンプルデータの各々のもののビットをそ の重みに従って所定の直列順序に配列する段階と、 この所定の直列順序に配列されたデジタル化された第２の成分項のサンプルデー タをラスタ走査順序に従ってストリングにして、第２の成分項のビットストリー ムを発生する段階と、 上記ビデオランダムアクセスメモリのそれぞれの行に書込むために、第２の成分 項のビットストリームを上記ビデオランダムアクセスメモリの１行当りのビット 数より長くない長さに分割する段階と、 上記フレームまたは一連のフレームについて、上記成分項の第３のものの値をデ ジタル化されたサンプルされたデータで表わす段階と、 このデジタル化された第３の成分項のサンプルデータの各々のもののビットをそ の重みに従って所定の直列順序に配列する段階と、 この所定の直列順序に配列されたデジタル化された第３の成分項のサンプルデー タをラスタ走査順序に従ってストリングにして第３の成分項のビットストリーム を発生する段階と、 上記ビデオランダムアクセスメモリのそれぞれの行に書込むために、第３の成分 項のビットストリームを上記ビデオランダムアクセスメモリの１行当りのビット 数より長くない長さに分割する段階と、 を含む方法。
33. ３３．上記第２の成分項のサンプルデータは画像空間におけるサンプリングの密 度が上記第１の成分項のサンプルデータと同じである、請求の範囲３２の方法。
34. ３４．上記第３の成分項のサンプルデータは画像空間におけるサンプリングの密 度が上記第１の成分項のサンプルデータと同じである、請求の範囲３３の方法。
35. ３５．上記第２の成分項のサンプルデータと上記第３の成分項のサンプルデータ の各々が画像空間において上記サンプルデータルミナンス値よりも粗にサンプル されたものである、請求の範囲３２の方法。
36. ３６．上記第２の成分項のサンプルデータと上記第３の成分項のサンプルデータ はサンプリング密度が等しいものである、請求の範囲３５の方法。
37. ３７．上記第１の成分項のビットストリームの連続する長さ部分を上記ビデオラ ンダムアクセスメモリの連続する行からなる第１の組に書込む段階、 を含む、請求の範囲３２の方法。
38. ３８．上記第２の成分項のビットストリームの連続する長さ部分を上記ビデオラ ンダムアクセスメモリの連続する行からなる第２の組に書込む段階と、 上記第３の成分項のビットストリームの連続する長さ部分を上記ビデオランダム アクセスメモリの連続する行からなる第３の組に書込む段階と、 を含み、 上記連続する行の第１と第２と第３の組がいかなる行も共有していない、請求の 範囲３７の方法。
39. ３９．上記第１の成分項のビットストリームと、上記第２の成分項のビットスト リームと、上記第３の成分項のビットストリームとの連続する長さ部分を上記ビ デオランダムアクセスメモリの連続する行に周期的に書込む段階を含む、請求の 範囲３９の方法。
40. ４０．ビデオランダムアクセスメモリを複数の成分項を有するカラービデオデー タのフレームまたは一連のフレームでパックする方法であって、 上記フレームまたは一連のフレームについて、上記成分項の第１のものの値をデ ジタル化されたサンプルされたデータで表わす段階と、 上記フレームまたは一連のフレームについて、上記成分項の第２と第３のものの 値を画像空間で等しいサンプリング密度のデジタル化されたサンプルされたデー タとして表わす段階と、 デジタル化されたサンプルデータの各々のもののビットをその重みに従って所定 の順序に配列する段階と、所定の順序に配列されたデジタル化された第１の成分 項のサンプルデータをラスタ走査順序に従ってストリングにして、第１のビット ストリームを生成する段階と、上記ビデオランダムアクセスメモリのそれぞれの 行に書込むために、上記第１のビットストリームを上記ビデオランダムアクセス メモリの１行当りのビットの数より長くない長さに分割する段階と、 上記第２の成分項のサンプルデータをラスタ走査順序に従って配列する段階と、 上記第３の成分項のサンプルデータをラスタ走査順序に従って配列する段階と、 上記のように配列された上記第２の成分項のサンプルデータのそれぞれと上記第 ３の成分項のサンプルデータのそれぞれとを、ピクセル単位で交番させて、第２ のビットストリームを生成する段階と、 上記ビデオランダムアクセスメモリの別のそれぞれの行に書込むために、第２の ビットストリームを上記ビデオランダムアクセスメモリの１行当りのビットの数 より長くない長さに分割する段階と、 を含む方法。
41. ４１．ビデオランダムアクセスメモリを複数の成分項を有するカラービデオデー タのフレームまたは一連のフレームでパックする方法であって、 上記フレームまたは一連のフレームについて、上記成分項の第１のものの値をデ ジタル化されたサンプルされたデータで表わす段階と、 上記フレームまたは一連のフレームについて、上記成分項の小なくとも別の２つ のものの値を画像空間で等しいサンプリング密度のデジタル化されたサンプルさ れたデータとして表わす段階と、 デジタル化されたサンプルデータの各々のもののビットをその重みに従って所定 の順序に配列する段階と、所定の順序に配列されたデジタル化された第１の成分 項のサンプルデータをラスタ走査順序に従ってストリングにして、第１のビット ストリームを生成する段階と、上記ビデオランダムアクセスメモリのそれぞれの 行に書込むために、上記第１のビットストリームを上記ビデオランダムアクセス メモリの１行当りのビットの数より長くない長さに分割する段階と、 上記別の成分項のサンプルデータの各々をラスタ走査順序に従って配列する段階 と、 このように配列された上記別の成分項のサンプルデータの各々から線単位で選択 して第２のビットストリームを生成する段階と、 上記ビデオランダムアクセスメモリの別のそれぞれの行に書込むために、上記第 ２のビットストリームを上記ビデオランダムアクセスメモリの１行当りのビット の数より長くない長さに分割する段階と、 を含む方法。