JPH0249060B2 - - Google Patents

Info

Publication number
JPH0249060B2
JPH0249060B2 JP54154661A JP15466179A JPH0249060B2 JP H0249060 B2 JPH0249060 B2 JP H0249060B2 JP 54154661 A JP54154661 A JP 54154661A JP 15466179 A JP15466179 A JP 15466179A JP H0249060 B2 JPH0249060 B2 JP H0249060B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
oscillator
output
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54154661A
Other languages
Japanese (ja)
Other versions
JPS5676636A (en
Inventor
Noryuki Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15466179A priority Critical patent/JPS5676636A/en
Priority to GB8038131A priority patent/GB2065395B/en
Priority to US06/211,112 priority patent/US4388596A/en
Priority to DE19803044921 priority patent/DE3044921A1/en
Priority to FR8025373A priority patent/FR2471087A1/en
Priority to NL8006540A priority patent/NL8006540A/en
Priority to AT5855/80A priority patent/AT392861B/en
Priority to CA000365872A priority patent/CA1157537A/en
Publication of JPS5676636A publication Critical patent/JPS5676636A/en
Publication of JPH0249060B2 publication Critical patent/JPH0249060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明はVTRの再生系に設けられたたAPC
回路などに適用して好適な可変発振回路に関す
る。 カラー映像信号のうち搬送色信号(クロマ信
号)を低域変換した上で例えばFM変調された輝
度信号に重畳して記録するようにしたVTRでは、
その再生系にクロマ信号をもとの周波数に変換す
るための周波数変換回路が設けられているが、こ
の周波数変換回路には再生クロマ信号のほかに周
波数変換用のキヤリヤ信号が供給される。 この周波数変換用のキヤリア信号は第1図に示
すようなAPC回路10によつて形成される。図
において、端子1には周波数変換された再生クロ
マ信号より分離されたバースト信号SB(3.58MHz)
が供給され、これは基準発振器2より得られた基
準出力SR(3.58MHz)と位相比較器3で位相比較
され、その比較出力はローパスフイルタ4にて制
御電圧VCに変換され、この制御電圧VCは可変周
波数発振器5に供給されて、制御電圧VCに応じ
た周波数(3.58MHz+ジツタ成分)が得られる。 これは低域変換用の信号SL(この例では688K
Hz)と共に周波数変換回路6に供給されて、所定
の周波数(4.27MHz)を有するキヤリヤ信号SC
変換され、そしてこれが再生クロマ信号(688K
Hz)の伝送路に設けられた周波数変換回路(図示
しない)にキヤリヤ信号として供給される。 なお、8は低域信号SLを得る発振器(可変型)
である。 さて、このように構成されたAPC回路10で
は基準発振器2及び可変発振器5ともに発振素子
として水晶振動子2a,5aが使用されている
が、可変発振器5の発振素子として水晶振動子5
aを使用すると、この発振器の制御感度が一般に
低いので、色相が大幅に変化したようなときに
は、極く短時間のうちにもとの色相に補正するが
困難になる。 これに対し、低域用の発振器8などに用いられ
ている弛張発振器など(ただし、水晶発振器は除
く)は一般に制御感度が高く、数10kHz程度まで
周波数を可変することができるため、これを可変
発振器5として使用することも考えられるが、こ
れを使用すると制御感度があまり高過ぎるという
問題と、発振周波数のドリフトの問題が生ずる。 前者の問題点は周波数可変範囲が数10kHzある
ために、fH(15.75kHz)ごとにAPCループのロツ
ク点が存在することである。後者の問題点は弛張
発振器などの発振素子であるC、Rなどのバラツ
キや発振器の温度特性などの要因で、発振周波数
が大幅に変動(数100kHzのオーダー)してしま
うことである。このように周波数が変動するもの
では上述の可変発振器5として使用に耐えうるも
のではない。 前者に対しては制御電圧VCを適当に減衰させ
た上で供給すれば制御感度が低くなるので別段問
題はない。これに対し、後者の問題点はそう簡単
には解決できない。 そこで、この発明では制御感度の高い可変発振
器を使用した場合に生ずる周波数ドリフトの問題
を、比較的簡単な構成をもつて解決したものであ
る。 続いて、この発明の一例を上述した記録方式を
採るVTRに適用した場合につき、第2図以下を
参照して説明する。 第2図はこの発明に係る可変発振回路の一例を
示す系統図であつて、可変発振器5としては上述
したように水晶発振器を除く発振器(エミツタ結
合型マルチバイブレータなどの可変弛張発振器、
セラミツクフイルタを使用した可変発振器など)
が使用される。そして、この可変発振器5に供給
される制御電圧VCによつて可変される発振周波
数の最大値が±15kHzを越えないように制御感度
が調整される。例えば、±10kHz程度に調整され
る。 この発明では基準出力SRと可変発振器5の発振
出力SOとの周波数の差を検出する検出回路20が
設けられる。この検出回路20は第3図で示すよ
うに周波数差Δfに比例した検出出力(電圧)VD
を得るためのもので、検出出力VDは制御電圧VC
と共に高利得の差動増幅器21に供給され、差動
出力VYにはローパスフイルタ22を通じて制御
感度調整用のアンプ23に供給され、ここで得ら
れた出力電圧VXは、加算器24にて上述の制御
電圧VCに加算された上で可変発振器5に供給さ
れる。 さて、APC回路として使用されるこの可変発
振回路10をこのように構成した場合、可変発振
器5の発振周波数fVと制御電圧VC,VXとの関係
は(1)式のようになり、また検出回路20の検出出
力VDと周波数差Δfとの関係は(2)式のようになる。 fV=RR+K1VC+K2VX+fe ………(1) VD=K3Δf=K3(fV−fR) ………(2) ここに、 K1:制御電圧VCの端子からみた可変発振器5の
変調感度 K2:制御電圧VXの端子からみた可変発振器5の
変調感度、K2>K1 K3:検出回路20の復調感度 fe:ドリフトによるエラー周波数(ドリフト周波
数) (1)式より VC=1/K1(fV−fR−K2VX−fe) ………(3) また、差動出力VYは VY=K4(VC−VD) ………(4) ここに、 K4:差動増幅器21のゲイン (4)式に(2)、(3)式を代入して整理すると、(5)式の
ようになる。 VY=K4(1/K1−K3)(fV−fR) −K4/K1(K2VX+fe) ………(5) ここで、変調感度K1と復調感度K3の積を K1・K3=1 ………(6) のように選定すれば、(5)式は VY=−K4/K1(K2VX−fe) ………(7) となる。また、直流的には、VX=VYであるから、 VX=−K4/K1+K2K4・fe ………(8) 今、アンプゲインK4が十分大きいときは、(8)
式は VX=−1/K2・fe ………(9) となつて、これより(1)式は fV=fR+K1VC+K2(−1/K2fe)+fe =fR+K1VC ………(10) となつて、ドリフトによる発振周波数fVの変動が
除去される。 なお、(6)式の条件が若干ずれたときには可変発
振器5の中心周波数3.58MHzが若干ずれた状態で
安定する。 このように、可変発振器5の発振出力SOと基準
出力SRとの周波数差Δfに基づく検出出力VDを求
め、これが制御電圧VCに等しくなるように可変
発振器5を制御すれば、可変発振器5のドリフト
による発振周波数fVの変動を除去することができ
る。 すなわち、制御電圧VCが一定のとき、発振周
波数fVがドリフトによつてΔfVだけ変動すると、
検出出力VDはΔfVに比例してΔVDだけ増加し、そ
のため差動出力VYは−ΔVYだけ減少する。この
減少に伴つて制御用の出力電圧VXも−ΔVXだけ
減るために発振周波数fVの変動分ΔfVが零になる。 この状態で制御電圧VCが変化すれば、(10)式よ
り明らかなように、その変化分に応じて発振周波
数fVが制御されることになる。 また、制御電圧VCが、検出回路20の応答速
度より速い交流成分を含んでいるときは差動増幅
器21の出力VYは零にはならないが、ローパス
フイルタ22の時定数を長く選んでおけば、可変
発振器5に対し外乱を与えることはない。そし
て、制御電圧VCと検出出力VDが平均値同士が一
致するように制御電圧VXが制御され、これによ
つて発振器周波数fVは常に基準周波数fRに等しく
なる。 ところで、上述した周波数差を検出するための
検出回路20は第4図で示すように構成すること
によつて第3図のような特性をもつ検出出力VD
を得ることができる。 この第4図において、フリツプフロツプ回路3
0のセツト端子Sに発振出力SO(第5図B)が供
給され、リセツト端子Rに基準出力SR(同図A)
が供給されて同図Cのパルス出力Paが形成され、
これがローパスフイルタ31にて平滑され、その
出力Pb(同図D)が微分回路32に供給される。 発振周波数fVが基準周波数fRに比し低い場合と
高い場合とでは微分パルスPcの極性が相異する。 微分パルスPcは正のスライスレベルL1に選定
された第1のスライス回路33Aに供給されて同
図Fのスライス出力Pd1が形成され、そして負の
スライスレベルL2に選定された第2のスライス
回路33Bにて同図Gのスライス出力Pd2が形成
される。これらは夫々モノステーブルマルチバイ
ブレータ34A,34Bにて所定幅のパルス出力
Pe1,Pe2(同図H,I)となされたのち、合成回
路35において出力Pe1,Pe2のレベル通りに合
成される。パルス出力Pe1,Pe2の基準レベルを
Eoとするならば合成出力Pfは同図Jの如くなる。 従つて、この合成出力Pfをローパスフイルタ
36にて平滑すれば、発振周波数fVと基準周波数
fRとの周波数差に対応した直流出力(検出出力)
VD(同図J)が得られる。このように第4図に示
す構成にすれば第3図で示すような周波数差−検
出出力特性が得られる。 なお、この第4図において、マルチバイブレー
タ34A,34Bは省略してもよい。 第6図及び第7図は合成回路35の具体例であ
る。 第6図は電流回路として構成した場合であつ
て、一対の単位電流源40,41が並列接続さ
れ、その一方より出力端子35aが導出される。
そして一対のパルス出力Pe1,Pe2が電流源制御
用のデコーダ43に供給されて、このデコード出
力によつて電流源40,41のオン、オフが所望
の如く制御される。 例えば、第5図のように、fR>fVのとき検出出
力VDが最大となり、fR<fVで最小となるようにす
るには、fR>fVのとき、電流源40,41が共に
オンとなり、fR<fVのとき共にオフとなり、fR
fVのとき電流源40,41のいずれか一方のみオ
ンとなるように論理回路を組めばよい。 第7図は合成回路35を電圧回路として構成し
た場合であつて、3値例えば4V−6V−8Vを出力
する基準電圧源50とスイツチング回路51を有
し、このスイツチング回路51は図のように、フ
リツプフロツプ回路56、オア回路57そしてデ
コーダ58で構成された制御回路55の出力で所
望の如く制御される。論理動作の一例を(表−
1)に示す。
This invention is based on the APC installed in the VTR playback system.
The present invention relates to a variable oscillation circuit suitable for application to circuits, etc. In a VTR, the carrier color signal (chroma signal) of the color video signal is low frequency converted and then superimposed on, for example, an FM modulated luminance signal and recorded.
The reproduction system is provided with a frequency conversion circuit for converting the chroma signal to its original frequency, and this frequency conversion circuit is supplied with a carrier signal for frequency conversion in addition to the reproduction chroma signal. This carrier signal for frequency conversion is formed by an APC circuit 10 as shown in FIG. In the figure, terminal 1 has a burst signal S B (3.58MHz) separated from the frequency-converted reproduced chroma signal.
This is phase-compared with the reference output S R (3.58MHz) obtained from the reference oscillator 2 in the phase comparator 3, and the comparison output is converted into a control voltage V C in the low-pass filter 4, and this control The voltage V C is supplied to the variable frequency oscillator 5, and a frequency (3.58 MHz + jitter component) corresponding to the control voltage V C is obtained. This is the signal S L for low frequency conversion (688K in this example)
Hz) and is supplied to the frequency conversion circuit 6, where it is converted into a carrier signal S C having a predetermined frequency (4.27MHz), and this is converted into a reproduced chroma signal (688K
Hz) is supplied as a carrier signal to a frequency conversion circuit (not shown) provided on a transmission line. In addition, 8 is an oscillator (variable type) that obtains the low frequency signal S L
It is. Now, in the APC circuit 10 configured as described above, both the reference oscillator 2 and the variable oscillator 5 use crystal oscillators 2a and 5a as oscillating elements.
When a is used, the control sensitivity of this oscillator is generally low, so when the hue has changed significantly, it is difficult to correct it to the original hue in a very short time. On the other hand, relaxation oscillators (excluding crystal oscillators) used in the low-frequency oscillator 8 generally have high control sensitivity and can vary the frequency up to several tens of kHz; It is conceivable to use it as the oscillator 5, but using this would cause the problem of too high control sensitivity and the problem of oscillation frequency drift. The problem with the former is that since the frequency variable range is several tens of kHz, there is a lock point for the APC loop every f H (15.75 kHz). The problem with the latter is that the oscillation frequency fluctuates significantly (on the order of several 100 kHz) due to factors such as variations in C and R, which are oscillation elements such as a relaxation oscillator, and the temperature characteristics of the oscillator. A device whose frequency fluctuates in this manner cannot withstand use as the variable oscillator 5 described above. For the former, there is no particular problem because the control sensitivity will be lowered if the control voltage V C is supplied after being appropriately attenuated. On the other hand, the latter problem cannot be solved so easily. Therefore, the present invention solves the problem of frequency drift that occurs when a variable oscillator with high control sensitivity is used with a relatively simple configuration. Next, a case in which an example of the present invention is applied to a VTR employing the above-mentioned recording method will be described with reference to FIG. 2 and subsequent figures. FIG. 2 is a system diagram showing an example of the variable oscillator circuit according to the present invention, in which the variable oscillator 5 includes an oscillator other than the crystal oscillator (a variable relaxation oscillator such as an emitter-coupled multivibrator),
(variable oscillator using ceramic filter, etc.)
is used. The control sensitivity is adjusted so that the maximum value of the oscillation frequency varied by the control voltage V C supplied to the variable oscillator 5 does not exceed ±15 kHz. For example, it is adjusted to about ±10kHz. In the present invention, a detection circuit 20 is provided to detect the difference in frequency between the reference output S R and the oscillation output S O of the variable oscillator 5. As shown in FIG. 3, this detection circuit 20 has a detection output (voltage) V D proportional to the frequency difference Δf.
The detection output V D is the control voltage V C
The output voltage V It is added to the above-mentioned control voltage V C and then supplied to the variable oscillator 5. Now, when this variable oscillation circuit 10 used as an APC circuit is configured in this way, the relationship between the oscillation frequency f V of the variable oscillator 5 and the control voltages V C and V X is as shown in equation (1), Further, the relationship between the detection output V D of the detection circuit 20 and the frequency difference Δf is as shown in equation (2). f V = R R + K 1 V C + K 2 V Modulation sensitivity of the variable oscillator 5 seen from the terminal of the voltage V C K 2 : Modulation sensitivity of the variable oscillator 5 seen from the terminal of the control voltage V X , K 2 >K 1 K 3 : Demodulation sensitivity of the detection circuit 20 f e : Due to drift Error frequency (drift frequency) From formula (1), V C = 1/K 1 (f V −f R −K 2 V X −f e ) ………(3) Also, the differential output V Y is V Y = K 4 (V C − V D ) ......(4) Here, K 4 : Gain of differential amplifier 21 Substituting equations (2) and (3) into equation (4) and rearranging, (5) It becomes like the formula. V Y = K 4 (1/K 1 - K 3 ) (f V - f R ) - K 4 /K 1 (K 2 V X + f e ) ......(5) Here, modulation sensitivity K 1 and demodulation If the product of sensitivity K 3 is selected as K 1 · K 3 = 1 ...... (6), equation (5) becomes V Y = -K 4 /K 1 (K 2 V X - f e )... ...(7) becomes. Also , in terms of direct current , V X = V Y , so V (8)
The formula is V _ _ _ _ _ _ +f e =f R +K 1 V C (10) Thus, fluctuations in the oscillation frequency f V due to drift are removed. Note that when the condition of equation (6) is slightly shifted, the center frequency of the variable oscillator 5, 3.58 MHz, is stabilized with a slight shift. In this way, if the detection output V D is determined based on the frequency difference Δf between the oscillation output S O of the variable oscillator 5 and the reference output S R , and the variable oscillator 5 is controlled so that this becomes equal to the control voltage V C , the variable Fluctuations in the oscillation frequency fV due to the drift of the oscillator 5 can be removed. In other words, when the control voltage V C is constant, if the oscillation frequency f V changes by Δf V due to drift, then
The detection output V D increases by ΔV D in proportion to Δf V , and therefore the differential output V Y decreases by −ΔV Y. Along with this decrease, the control output voltage VX also decreases by -ΔVX , so that the variation ΔfV in the oscillation frequency fV becomes zero. If the control voltage V C changes in this state, the oscillation frequency f V will be controlled in accordance with the change, as is clear from equation (10). Furthermore, when the control voltage V C includes an AC component that is faster than the response speed of the detection circuit 20, the output V Y of the differential amplifier 21 will not become zero, but the time constant of the low-pass filter 22 should be selected to be long. For example, no disturbance is applied to the variable oscillator 5. Then, the control voltage VX is controlled so that the average values of the control voltage VC and the detection output VD match, and thereby the oscillator frequency fV is always equal to the reference frequency fR . By the way, by configuring the detection circuit 20 for detecting the frequency difference described above as shown in FIG. 4, a detection output V D having characteristics as shown in FIG. 3 can be obtained.
can be obtained. In this FIG. 4, the flip-flop circuit 3
The oscillation output S O (Figure 5B) is supplied to the 0 set terminal S, and the reference output S R (Figure 5A) is supplied to the reset terminal R.
is supplied to form the pulse output Pa of C in the same figure,
This is smoothed by a low-pass filter 31, and its output Pb (D in the figure) is supplied to a differentiating circuit 32. The polarity of the differential pulse Pc is different when the oscillation frequency fV is lower than the reference frequency fR and when it is higher. The differential pulse Pc is supplied to the first slice circuit 33A selected at the positive slice level L 1 to form the slice output Pd 1 shown in FIG. A slice output Pd 2 of G in the figure is formed in the slice circuit 33B. These are pulse outputs of a predetermined width from the monostable multivibrators 34A and 34B, respectively.
After the outputs Pe 1 and Pe 2 (H and I in the figure) are synthesized, the outputs Pe 1 and Pe 2 are synthesized in the synthesis circuit 35 according to the levels of the outputs Pe 1 and Pe 2 . Set the reference level of pulse output Pe 1 and Pe 2 to
If Eo is assumed, the composite output Pf will be as shown in J of the same figure. Therefore, if this composite output Pf is smoothed by the low-pass filter 36, the oscillation frequency fV and the reference frequency
DC output (detection output) corresponding to the frequency difference with f R
V D (J in the same figure) is obtained. With the configuration shown in FIG. 4 as described above, a frequency difference-detection output characteristic as shown in FIG. 3 can be obtained. In addition, in this FIG. 4, the multivibrators 34A and 34B may be omitted. 6 and 7 show specific examples of the synthesis circuit 35. FIG. FIG. 6 shows a case where the circuit is configured as a current circuit, in which a pair of unit current sources 40 and 41 are connected in parallel, and an output terminal 35a is led out from one of them.
The pair of pulse outputs Pe 1 and Pe 2 are then supplied to a decoder 43 for current source control, and the on/off of the current sources 40 and 41 is controlled as desired by this decoded output. For example, as shown in Fig. 5, in order to make the detection output V D maximum when f R > f V and minimum when f R < f V , when f R > f V , the current source 40 , 41 are both on, and when f R < f V , both are off, and f R =
A logic circuit may be constructed so that only one of the current sources 40 and 41 is turned on when fV . FIG. 7 shows a case where the synthesis circuit 35 is configured as a voltage circuit, and has a reference voltage source 50 that outputs three values, for example, 4V-6V-8V, and a switching circuit 51, and this switching circuit 51 is configured as a voltage circuit. , a flip-flop circuit 56, an OR circuit 57, and a decoder 58. An example of logical operation (Table-
Shown in 1).

【表】 第8図はVTRの再生系のAPC回路にこの発明
を適用した場合であつて、端子1には記録すべき
カラー映像信号より分離されたバースト信号SB
が供給される。端子7に得られたキヤリヤ信号SC
はクロマ信号(3.58MHz)の伝送路に設けられた
周波数変換回路(図示せず)に供給されて、クロ
マ信号が所望の如く低域変換される。このような
場合においても可変発振器5としてのドリフトの
あるいは発振器を使用してもドリフト周波数を1
〜2kHzに抑えることができる。 以上説明したように、この発明は、周波数差検
出回路20の出力VDから直流分すなわち電圧VC
をとり除いて、周波数の変動分のみをとり出し
て、それを増幅した後に電圧VCに加算して、
VCOに供給するように構成されているので、回
路定数のバラツキや温度特性による、小さな周波
数変動でさえも、これを除去して、VCOの発振
周波数を安定化できるという効果を有する。また
可変発振器5として水晶発振器を使用しないでも
APC回路を構成することができる。そのために、
可変発振器5の制御感度を水晶発振器を使用した
ときに比べ数倍高くすることができるため、引き
込み時間が短かくなり、色相が大幅に変化しても
これを極く短時間のうちに補正することができ
る。すなわち、例えば、VTRの搬送色信号の周
波数変換用信号の形成回路に使用すると、その効
果は顕著である。 また、この構成によれば、使用する水晶振動子
の数を1個少なくでき、、そしてドリフトが少な
いので15kHzごとに存在するAPCループのミスロ
ツクポイントがなくなる。そして、この構成によ
れば可変発振器5の制御感度を自由に選べる特徴
がある。
[Table] Figure 8 shows the case where the present invention is applied to the APC circuit of the reproduction system of a VTR, and terminal 1 receives a burst signal S B ′ separated from the color video signal to be recorded.
is supplied. Carrier signal S C obtained at terminal 7
is supplied to a frequency conversion circuit (not shown) provided on the transmission path of the chroma signal (3.58 MHz), and the chroma signal is converted to a low frequency as desired. Even in this case, the drift frequency can be reduced to 1 even if the variable oscillator 5 is used or an oscillator is used.
It can be suppressed to ~2kHz. As explained above, the present invention provides a direct current component, that is, a voltage V C from the output V D of the frequency difference detection circuit 20.
, remove only the frequency fluctuation, amplify it, and add it to the voltage V C.
Since it is configured to be supplied to the VCO, it has the effect of stabilizing the oscillation frequency of the VCO by eliminating even small frequency fluctuations due to variations in circuit constants or temperature characteristics. Also, even if a crystal oscillator is not used as the variable oscillator 5,
APC circuit can be configured. for that,
Since the control sensitivity of the variable oscillator 5 can be made several times higher than when using a crystal oscillator, the pull-in time is shortened, and even if the hue changes significantly, it can be corrected in an extremely short time. be able to. That is, when used, for example, in a signal forming circuit for frequency conversion of a carrier color signal of a VTR, the effect is remarkable. Moreover, according to this configuration, the number of crystal oscillators used can be reduced by one, and since there is little drift, there are no mislock points in the APC loop that exist every 15 kHz. According to this configuration, the control sensitivity of the variable oscillator 5 can be freely selected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のAPC回路の一例を示す系統図、
第2図及び第8図はこの発明に係る発振回路を再
生系及び記録系のAPC回路に適用した場合の一
例を示す系統図、第3図は周波数差検出回路の特
性図、第4図は周波数差検出回路の一例を示す系
統図、第5図はその動作説明に供する波形図、第
6図及び第7図は合成回路の具体例を示す接続図
である。 2は基準発振器、5は可変発振器、6は周波数
変換回路、20は周波数差検出回路、VC,VX
制御電圧である。
Figure 1 is a system diagram showing an example of a conventional APC circuit.
2 and 8 are system diagrams showing an example of the case where the oscillation circuit according to the present invention is applied to an APC circuit of a reproduction system and a recording system, FIG. 3 is a characteristic diagram of a frequency difference detection circuit, and FIG. FIG. 5 is a system diagram showing an example of a frequency difference detection circuit, FIG. 5 is a waveform diagram for explaining its operation, and FIGS. 6 and 7 are connection diagrams showing specific examples of a combining circuit. 2 is a reference oscillator, 5 is a variable oscillator, 6 is a frequency conversion circuit, 20 is a frequency difference detection circuit, and V C and V X are control voltages.

Claims (1)

【特許請求の範囲】 1 (a) 入力制御電圧に基づいて発振周波数が制
御される、水晶発振器に比べ発振周波数が変動
しやすい可変発振器5と、 (b) この可変発振器よりの出力信号と基準発振器
よりの出力信号との周波数差を検出する周波数
検出回路20と、 (c) 上記入力制御電圧と上記検出回路よりの上記
周波数差に応じた検出出力電圧との差をとり、
それを増幅する差動増幅回路21と、 (d) この差動増幅回路よりの出力電圧と上記入力
制御電圧とを加算する加算回路24とからなり (e) この加算回路よりの出力信号が上記可変発振
器に供給されて、上記入力制御電圧に基づいて
発振周波数が定められるとともにこの可変発振
器の発振周波数の変動が補正されるようにした
可変発振回路。
[Claims] 1. (a) A variable oscillator 5 whose oscillation frequency is controlled based on an input control voltage and whose oscillation frequency fluctuates more easily than a crystal oscillator; (b) An output signal from this variable oscillator and a reference. (c) taking the difference between the input control voltage and the detected output voltage from the detection circuit according to the frequency difference;
(d) an adder circuit 24 that adds the output voltage from this differential amplifier circuit and the above input control voltage; and (e) the output signal from this adder circuit is A variable oscillation circuit that is supplied to a variable oscillator to determine an oscillation frequency based on the input control voltage and to correct fluctuations in the oscillation frequency of the variable oscillator.
JP15466179A 1979-11-29 1979-11-29 Variable oscillation circuit Granted JPS5676636A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP15466179A JPS5676636A (en) 1979-11-29 1979-11-29 Variable oscillation circuit
GB8038131A GB2065395B (en) 1979-11-29 1980-11-27 Frequency controlled signal generating circuit arrangements
US06/211,112 US4388596A (en) 1979-11-29 1980-11-28 Frequency controlled signal generating circuit
DE19803044921 DE3044921A1 (en) 1979-11-29 1980-11-28 CIRCUIT FOR GENERATING A FREQUENCY-CONTROLLED SIGNAL
FR8025373A FR2471087A1 (en) 1979-11-29 1980-11-28 FREQUENCY CONTROL SIGNAL GENERATOR
NL8006540A NL8006540A (en) 1979-11-29 1980-12-01 CIRCUIT FOR GENERATING A FREQUENCY-CONTROLLED SIGNAL WITH AN INPUT SIGNAL SYNCHRONOUS.
AT5855/80A AT392861B (en) 1979-11-29 1980-12-01 CIRCUIT ARRANGEMENT FOR SYNCHRONOUSLY GENERATING A FREQUENCY-CONTROLLED SIGNAL WITH AN INPUT SIGNAL
CA000365872A CA1157537A (en) 1979-11-29 1980-12-01 Frequency controlled signal generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15466179A JPS5676636A (en) 1979-11-29 1979-11-29 Variable oscillation circuit

Publications (2)

Publication Number Publication Date
JPS5676636A JPS5676636A (en) 1981-06-24
JPH0249060B2 true JPH0249060B2 (en) 1990-10-29

Family

ID=15589116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15466179A Granted JPS5676636A (en) 1979-11-29 1979-11-29 Variable oscillation circuit

Country Status (1)

Country Link
JP (1) JPS5676636A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989037A (en) * 1982-11-12 1984-05-23 Victor Co Of Japan Ltd Phase locked loop circuit
JPH0669231B2 (en) * 1984-09-19 1994-08-31 三洋電機株式会社 Frequency stabilized oscillator
JPS63151881A (en) * 1986-12-16 1988-06-24 Furuno Electric Co Ltd Phase demodulator
JPS63252014A (en) * 1987-04-08 1988-10-19 Kokusai Denshin Denwa Co Ltd <Kdd> Phase locked loop system
US4929918A (en) * 1989-06-07 1990-05-29 International Business Machines Corporation Setting and dynamically adjusting VCO free-running frequency at system level
JP4833874B2 (en) * 2007-01-23 2011-12-07 日清製粉株式会社 Discharge hatch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924661A (en) * 1972-06-30 1974-03-05
JPS5260052A (en) * 1975-11-12 1977-05-18 Fujitsu Ltd Phase control circuit featuring self-run frequency setting medium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924661A (en) * 1972-06-30 1974-03-05
JPS5260052A (en) * 1975-11-12 1977-05-18 Fujitsu Ltd Phase control circuit featuring self-run frequency setting medium

Also Published As

Publication number Publication date
JPS5676636A (en) 1981-06-24

Similar Documents

Publication Publication Date Title
US4388596A (en) Frequency controlled signal generating circuit
JPH0787332B2 (en) Automatic time constant adjustment circuit for filter circuit
US4196445A (en) Time-base error correction
EP0447210B1 (en) Carrier reset FM modulator and method of frequency modulating video signals
JPH0249060B2 (en)
US4405937A (en) Chrominance signal reproducing apparatus
US4110761A (en) Color signal processing apparatus for video signal recording and reproducing system
US6246440B1 (en) Circuit for generating a reference signal
KR970009066B1 (en) Phase lock loop system
US4362906A (en) FM Receiver
US4124780A (en) FM stereophonic receiver providing a test signal
JPS5943036B2 (en) Circuit layout in color television encoder
US4364091A (en) Equalizing pulse removal circuit
KR970007810B1 (en) Automatic phase controlling circuit for processing reproduced chroma signals
JPS6362157B2 (en)
JP2693775B2 (en) Video receiving circuit
JPH0134434B2 (en)
US4435657A (en) Phase detector circuit
KR940011376B1 (en) Carrier frequency automatic control circuit for vtr
CA1077144A (en) Phase locked loop
JPS6297428A (en) Pll circuit
US5715353A (en) Sine-wave modulator and playback/recording modulator-demodulator for a high-fidelity video playback/recording system
JP3432999B2 (en) Color synchronization circuit
JPH0654849B2 (en) PLL synchronous detection circuit
JPH0347780B2 (en)