JPH0245904Y2 - - Google Patents

Info

Publication number
JPH0245904Y2
JPH0245904Y2 JP1984027884U JP2788484U JPH0245904Y2 JP H0245904 Y2 JPH0245904 Y2 JP H0245904Y2 JP 1984027884 U JP1984027884 U JP 1984027884U JP 2788484 U JP2788484 U JP 2788484U JP H0245904 Y2 JPH0245904 Y2 JP H0245904Y2
Authority
JP
Japan
Prior art keywords
circuit
output
brightness
signal
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984027884U
Other languages
Japanese (ja)
Other versions
JPS60140990U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984027884U priority Critical patent/JPS60140990U/en
Publication of JPS60140990U publication Critical patent/JPS60140990U/en
Application granted granted Critical
Publication of JPH0245904Y2 publication Critical patent/JPH0245904Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (技術分野) 本考案は、CRTとライトペンを組み合わせて
使用する装置において、CRTの輝度を自動的に
調整することができるようにしたCRTの自動輝
度調整回路に関する。
[Detailed Description of the Invention] (Technical Field) The present invention relates to an automatic brightness adjustment circuit for a CRT that can automatically adjust the brightness of a CRT in a device that uses a combination of a CRT and a light pen.

(従来技術) CRT表示とライトペンを組み合わせて、CRT
に表示されたシーケンス等に従つて、ライトペン
を用いてCRTと対話する形式で各種情報の入力
を行うシステムがある。このようなシステムで
は、CRTとライトペンを組み合わせて使用する
時の操作手順の過程を以下に示す3つの過程に分
けることができる。
(Prior technology) Combining a CRT display and a light pen, CRT
There is a system that inputs various information by interacting with a CRT using a light pen according to the sequence displayed on the screen. In such a system, the operating procedure when using a combination of a CRT and a light pen can be divided into the following three steps.

CRTもライトペンも使用していない過程 CRT表示のみ行い、ライトペンは使用して
いない過程 CRTもライトペンも使用している過程 そして、上記それぞれの過程における最適な
CRT表示輝度(以下単に輝度という)は異なつ
ている。従つて、このようなシステムを動作させ
る場合において、各過程において輝度が最適感度
になるように自動的に設定されることが望まし
い。しかしながら、現状では、最初設定した輝度
が各過程で共通に使用されるため、結果的に最大
輝度を必要とする上記第3の過程(CRTとライ
トペンを用いる過程)に合わせて輝度が設定され
る。このような従来方式によれば、上記第1の過
程においてはCRTを使用しないため輝度を全く
必要としないにも拘わらず、CRTに最大輝度が
与えられているので、CRTの焼きつきが発生し、
寿命も短くなる。
A process in which neither a CRT nor a light pen is used A process in which only CRT display is performed and no light pen is used A process in which both a CRT and a light pen are used
CRT display brightness (hereinafter simply referred to as brightness) varies. Therefore, when operating such a system, it is desirable that the brightness be automatically set to the optimum sensitivity in each step. However, currently, the initially set brightness is used in common for each process, so the brightness is ultimately set according to the third process (the process using a CRT and light pen) that requires maximum brightness. Ru. According to this conventional method, although the CRT is not used in the first process and therefore does not require any brightness, the maximum brightness is given to the CRT, so CRT burn-in does not occur. ,
Lifespan will also be shortened.

又、上記第2の過程の場合においても、第1の
過程の場合と同様、必要以上に輝度が高く設定さ
れているので、焼きつきが発生する。加えてこの
場合は、CRT表示を観察している操作者の眼に
も必要以上の負担を与えることとなる。このよう
な焼きつき発生等による輝度の低下、ライトペン
本体の感度の変化に対処するためには、操作者が
調節つまみ、キーボード等を操作して、その都
度、輝度再設定動作を行う必要がある。以上説明
した従来システムの問題点を列挙すると、以下の
通りである。
Also, in the second process, as in the first process, burn-in occurs because the brightness is set higher than necessary. In addition, in this case, unnecessary strain will be placed on the eyes of the operator observing the CRT display. In order to deal with reductions in brightness and changes in the sensitivity of the light pen body due to burn-in, the operator must reset the brightness each time by operating the adjustment knob, keyboard, etc. be. The problems of the conventional system described above are listed below.

(1) 輝度が常に最大輝度に設定されるため、
CRT表示面の焼きつきが発生しやすくなり、
寿命が短くなる。
(1) Brightness is always set to maximum brightness, so
Burn-in on the CRT display surface is more likely to occur,
Life expectancy will be shortened.

(2) 常に画像が最大輝度で表示されるため、操作
者の眼に過度の負担を与える。
(2) Images are always displayed at maximum brightness, which puts excessive strain on the eyes of the operator.

(3) CRTの輝度の低下、ライトペンの感度の変
化に対応するための調節操作を、その度毎に操
作者等が行わなければならない。
(3) The operator must perform adjustment operations each time to respond to a decrease in CRT brightness or a change in light pen sensitivity.

(考案の目的) 本考案は、このような点に鑑みてなされたもの
で、その目的は、上記各過程において最適な輝度
が自動的に設定されるようにしたCRTの自動輝
度調整回路を実現することにある。
(Purpose of the invention) The present invention was made in view of the above points, and its purpose is to realize an automatic brightness adjustment circuit for CRTs that automatically sets the optimum brightness in each of the above processes. It's about doing.

(考案の構成) このような目的を達成する本考案は、CRTを
ライトペンと組み合わせて使用する装置に用いる
回路であつて、CRTとライトペンの操作手順が CRTもライトペンも未使用 CRT表示のみ行いライトペンは未使用 CRTもライトペンも使用 の3つの過程の操作手順に分けられる場合におい
て、前記各過程を検出する検出回路と、該検出回
路の出力に応じて輝度情報を発生する輝度情報発
生回路とを具備し、前記3つの過程に応じて該輝
度情報発生回路の出力を可変できるように構成し
たことを特徴とするものである。
(Structure of the invention) The present invention, which achieves the above object, is a circuit used in a device that uses a CRT in combination with a light pen. In the case where the operation procedure can be divided into three steps (using both the CRT and the light pen), there is a detection circuit that detects each of the above steps, and a luminance information that generates luminance information according to the output of the detection circuit. The luminance information generating circuit is characterized in that it is provided with an information generating circuit, and is configured such that the output of the luminance information generating circuit can be varied according to the three processes described above.

(実施例) 以下、図面を参照し本考案の実施例を詳細に説
明する。
(Embodiments) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本考案の一実施例を示す電気的構成図
である。図において、1はライトペン(図示せ
ず)を動作させるときに生じるライトペンオンの
信号(以下LOと略す)を別途設けられたVT信
号でラツチして記憶するラツチ回路、2はVT信
号で同期がとれたLO信号の変化部分を表わすパ
ルスを発生するパルス発生回路、3はアツプダウ
ンカウンタU1にカウントアツプ中かカウントダ
ウン中かの信号を発生するアツプダウン信号発生
回路、4はパルス発生回路2より送られてくるパ
ルスを受けてこのパルスをアツプダウンカウンタ
U1にカウンタクロツクとして送るか否かの制御
を行うカウント制御回路、5は該カウント制御回
路4の出力をその一方の入力に受けるアンドゲー
ト、6はVT信号をアツプダウンカウンタU1のロ
ード用信号として使用するかカウンタクロツクと
して使用するかの切換えを行う切換回路である。
切換えはその入力部に設けられたスイツチSW1
より行う。7はVT信号を受け、該信号の変化を
取り出し、取り出した信号に同期をとり他の回路
を動かす動作制御回路、8は電源投入時に各回路
を初期値化するパワーオンリセツト回路、9は
LO信号がオンの時の入力データDINを記憶する記
憶回路、10は該記憶回路9の出力を受け、その
出力状態を内部クロツクと同期をとり、カウント
制御回路4をリセツトするタイミングを決めるタ
イミング制御回路である。
FIG. 1 is an electrical configuration diagram showing an embodiment of the present invention. In the figure, 1 is a latch circuit that latches and stores the light pen on signal (hereinafter abbreviated as LO) generated when operating a light pen (not shown) using a separately provided VT signal, and 2 is a VT signal. 3 is an up-down signal generating circuit that generates a signal indicating whether the up-down counter U1 is counting up or down; 4 is a pulse generating circuit 2 This pulse is sent to the up/down counter.
A count control circuit controls whether or not to send the VT signal to U1 as a counter clock, 5 is an AND gate that receives the output of the count control circuit 4 at one input, and 6 loads the VT signal to the up-down counter U1 . This is a switching circuit that switches between using the signal as a clock signal and as a counter clock.
Switching is performed by switch SW 1 provided at the input section. 7 is an operation control circuit that receives the VT signal, extracts changes in the signal, synchronizes with the extracted signal, and operates other circuits; 8 is a power-on reset circuit that initializes each circuit when the power is turned on; 9 is a power-on reset circuit;
A memory circuit 10 stores the input data D IN when the LO signal is on, and 10 receives the output of the memory circuit 9, synchronizes its output state with the internal clock, and determines the timing for resetting the count control circuit 4. It is a control circuit.

11はアツプダウンカウンタU1のロード信号
が動作したとき、該アツプダウンカウンタU1
入力されるべきデータを発生するデータ発生器
で、そのデータ値はスイツチSW2により決定され
る。即ち、アツプダウンカウンタU1は、データ
入力端子D1〜D4に入力されたデータをロード信
号で取込むことにより、カウンタ出力値Q1〜Q4
をプリセツトすることができるようになつてい
る。12はその一方の入力に切換回路6の出力
を、他方の入力にパワーオンリセツト回路8の出
力を受けるアンドゲートで、その出力はロード信
号としてアツプダウンカウンタU1のロード端子
に入力する。13はスイツチSW3によりつくられ
或いはCPU(図示せず)から送られてきた輝度情
報を受けて、何れか一方をデイスプレイ時の輝度
情報として出力する輝度情報発生回路である。輝
度情報としてどちらの信号を用いるかは、スイツ
チSW4により指定するようになつている。
Reference numeral 11 denotes a data generator that generates data to be input to the up-down counter U1 when the load signal of the up-down counter U1 is activated, and the data value is determined by the switch SW2 . That is, the up-down counter U 1 takes in the data input to the data input terminals D 1 to D 4 using the load signal, thereby obtaining the counter output values Q 1 to Q 4 .
It is now possible to preset. 12 is an AND gate which receives the output of the switching circuit 6 at one input and the output of the power-on reset circuit 8 at the other input, and its output is inputted as a load signal to the load terminal of the up-down counter U1 . 13 is a brightness information generating circuit which receives brightness information generated by the switch SW 3 or sent from the CPU (not shown) and outputs either one as brightness information during display. Which signal is used as luminance information is specified by a switch SW4 .

14はアツプダウンカウンタU1の出力が全て
0であるかどうかを検出し、その結果でカウント
制御回路4をリセツトするゼロ検出回路、15乃
至17は輝度情報発生回路13の出力をスイツチ
SW5からの信号でゲートをかけて輝度情報合成回
路U2に伝えるアンドゲート、18は該輝度情報
合成回路U2の出力が最大値か否かの検出を行い、
最大値のときに、即ち輝度情報合成回路U2の出
力Q1〜Q4が全て“1”のときにカウント制御回
路4をリセツトする最大値検出回路、19はカウ
ント制御回路4をリセツトする信号を合成するア
ンドゲート、20は輝度情報合成回路U2の出力
(輝度情報信号)を受けて実際の輝度信号に変換
する輝度変換回路である。そして、該輝度変換回
路20の出力はCRT(図示せず)に輝度信号とし
て送られる。このように構成された回路の動作を
説明すれば、以下の通りである。
14 is a zero detection circuit that detects whether the outputs of the up-down counter U1 are all 0 and resets the count control circuit 4 based on the result; 15 to 17 are switches for the output of the luminance information generation circuit 13;
An AND gate 18 gates the signal from SW 5 and transmits it to the luminance information synthesis circuit U 2 , which detects whether the output of the luminance information synthesis circuit U 2 is the maximum value.
A maximum value detection circuit that resets the count control circuit 4 when the maximum value is reached, that is, when the outputs Q 1 to Q 4 of the luminance information synthesis circuit U 2 are all "1"; 19 is a signal that resets the count control circuit 4; 20 is a luminance conversion circuit that receives the output (luminance information signal) of the luminance information synthesis circuit U 2 and converts it into an actual luminance signal. The output of the luminance conversion circuit 20 is sent to a CRT (not shown) as a luminance signal. The operation of the circuit configured as described above will be explained as follows.

先ず、第1の過程の場合について説明する。こ
のときは、ライトペン(図示せず。以下同じ)が
収納場所(図示せず)に収納されているため、ス
イツチSW5が接地されており、輝度情報入力B1
〜B4は全て“0”になり、輝度情報合成回路U2
は、最低の値を出力する。従つて、該輝度情報合
成回路U2の出力を受ける輝度変換回路20の出
力も最低になり、CRT表示の輝度は充分に低く
抑えられる。第2図はこのときの各部の動作を示
すタイミングチヤートである。図において、イは
スイツチSW5の接点状態を、ロは輝度情報合成回
路U2のB入力を、ハはA入力を、そしてニはそ
のQ出力を示している。
First, the case of the first process will be explained. At this time, the light pen (not shown; the same applies hereinafter) is stored in the storage location (not shown), so switch SW 5 is grounded, and brightness information input B 1
~ B 4 are all “0”, and the luminance information synthesis circuit U 2
prints the lowest value. Therefore, the output of the brightness conversion circuit 20 that receives the output of the brightness information synthesis circuit U2 also becomes the lowest, and the brightness of the CRT display can be suppressed to a sufficiently low level. FIG. 2 is a timing chart showing the operation of each part at this time. In the figure, A shows the contact state of the switch SW 5 , B shows the B input of the luminance information synthesis circuit U 2 , C shows the A input, and D shows its Q output.

イはローレベル“0”が接地された状態を示し
ている。時刻tでライトペンが収納場所に収納さ
れると、スイツチSW5が接地され、輝度情報合成
回路U2のB入力が0になり、従つて、そのQ出
力も0になることを示している。ここで、スイツ
チSW5は、ライトペンが収納場所にあるかどうか
の情報を得るために設けられたもので、収納場所
に取り付けられる。そして、ライトペンが収納さ
れたらそのスイツチ接点がオンになり接地される
ようになつている。ライトペンが収納場所にある
限り、輝度情報は最低値に設定される。即ち、
CRTの未使用の時は輝度をできるだけ下げて、
結果としてCRTの寿命を延長することになる。
A shows a state in which the low level "0" is grounded. When the light pen is stored in the storage location at time t, switch SW 5 is grounded, the B input of the luminance information synthesis circuit U 2 becomes 0, and therefore its Q output also becomes 0. . Here, the switch SW 5 is provided to obtain information as to whether or not the light pen is in the storage location, and is attached to the storage location. When the light pen is retracted, the switch contact is turned on and grounded. As long as the light pen is in the storage location, the brightness information is set to the lowest value. That is,
When the CRT is not in use, lower the brightness as much as possible.
As a result, the lifespan of the CRT will be extended.

ライトペンを収納場所から取り出すことで、第
2の過程に進む。ライトペンが収納場所から取り
出されたことは、スイツチSW5が検出する。この
ときアンドゲート15〜17は全部開くので、ス
イツチSW3で設定された輝度情報或いはCPUか
ら転送されてくる輝度情報の何れかが、輝度情報
合成回路U2を経て輝度変換回路20に送られる。
該輝度変換回路20の出力はCRTに送られ、
CRTに所定の輝度表示がなされる。第3図はこ
の過程の各部の動作を示すタイミングチヤートで
ある。図中イ〜ニの波形は第2図に示すそれと対
応している。この場合、時刻t1において輝度情報
合成回路U2のA入力(アツプダウンカウンタU1
の出力)は0になり、t2でライトペンが収納場所
から取り出される。この結果、輝度情報合成回路
U2のB入力に輝度情報発生回路13の輝度情報
出力が入力され、そのまま輝度情報として輝度変
換回路20に入り、輝度変換される。従つて、
CRTには輝度情報発生回路13で発生した輝度
情報に応じた輝度の表示がなされることになる。
By taking out the light pen from the storage location, proceed to the second process. Switch SW 5 detects that the light pen is removed from its storage location. At this time, AND gates 15 to 17 are all opened, so either the luminance information set by switch SW 3 or the luminance information transferred from the CPU is sent to the luminance conversion circuit 20 via the luminance information synthesis circuit U 2 . .
The output of the luminance conversion circuit 20 is sent to the CRT,
A predetermined brightness display is made on the CRT. FIG. 3 is a timing chart showing the operation of each part in this process. The waveforms A to D in the figure correspond to those shown in FIG. In this case, at time t1 , the A input of the luminance information synthesis circuit U2 (up-down counter U1
) becomes 0, and the light pen is removed from its storage location at t 2 . As a result, the luminance information synthesis circuit
The brightness information output from the brightness information generation circuit 13 is input to the B input of U2 , and is directly input to the brightness conversion circuit 20 as brightness information, where it is converted into brightness. Therefore,
The CRT will display a brightness according to the brightness information generated by the brightness information generating circuit 13.

取り出されたライトペンを動作させると、前述
したライトペンオン信号LOが発生し、該LO信号
を本回路が受信することで、第3の過程に進む。
この過程では、ライトペンの位置情報の入力を確
実に行うため、CRTの輝度を上昇させる必要が
ある。輝度を上昇させるための輝度情報として
は、固定値を使用する場合と、可変情報も併せて
使用する場合に分けることができる。
When the removed light pen is operated, the aforementioned light pen on signal LO is generated, and this circuit receives the LO signal to proceed to the third process.
During this process, it is necessary to increase the brightness of the CRT to ensure that the light pen position information is input. Brightness information for increasing brightness can be divided into cases where a fixed value is used and cases where variable information is also used.

先ず、輝度情報として固定値のみを使用する場
合について説明する。ライトペンオン信号LOが
ラツチ回路1に受けつけられている間に、信号
VTが切換回路6及びアンドゲート12を経由
し、ロード信号としてアツプダウンカウンタU1
に与えられる。ここで、スイツチSW1は、VT信
号をロード信号として用いるようにその接点が作
用する。例えば接点が閉じて接地されたときに、
ロード信号となるように予め決めておけばよい。
同時にスイツチSW2で設定された固定データが、
データ発生器11からアツプダウンカウンタU1
のプリセツト入力D1〜D4に与えられる。このプ
リセツトデータが、先のロード信号により該アツ
プダウンカウンタU1内部に取り込まれ、プリセ
ツトされる。プリセツトされた固定データは、ア
ツプダウンカウンタU1から出力され、輝度情報
合成回路U2のデータ入力A1〜A4に与えられる。
この固定輝度情報信号は該輝度情報合成回路U2
でB入力からのデータと合成され、輝度変換回路
20に送られ、該輝度変換回路20は入力信号に
応じた輝度信号をCRTに与える。CRTには、ラ
イトペンの位置情報を正確に検出するための、高
輝度表示がなされる。
First, a case where only fixed values are used as luminance information will be described. While the light pen-on signal LO is being accepted by latch circuit 1, the signal
VT passes through the switching circuit 6 and the AND gate 12, and outputs the up/down counter U1 as a load signal.
given to. Here, the contacts of the switch SW1 act to use the VT signal as a load signal. For example, when the contact is closed and grounded,
It may be determined in advance to be a load signal.
At the same time, the fixed data set on switch SW 2 is
Up-down counter U 1 from data generator 11
are applied to preset inputs D 1 to D 4 . This preset data is taken into the up-down counter U1 by the previous load signal and is preset. The preset fixed data is output from the up-down counter U1 and applied to data inputs A1 to A4 of the luminance information synthesis circuit U2 .
This fixed luminance information signal is sent to the luminance information synthesis circuit U 2
It is combined with the data from the B input and sent to the luminance conversion circuit 20, which provides a luminance signal corresponding to the input signal to the CRT. The CRT has a high-brightness display to accurately detect the position information of the light pen.

第4図はこのときの各部の動作を示すタイミン
グチヤートである。図において、イはスイツチ
SW5の接点状態を、ロは輝度情報合成回路U2
B入力を、ハはA入力を、ニはそのQ出力を、ホ
はVT信号を、ヘはライトペンオン信号を、トは
ラツチ回路1の出力を、チはアンドゲート12の
出力を、リはデータ発生器11の出力を、ヌはパ
ルス発生回路2の出力を、ルは動作制御回路7の
出力をそれぞれ示す。時刻t1ではスイツチSW5
“1”になり輝度情報発生回路13から出力され
た輝度情報が輝度情報合成回路U2のB入力に入
る。従つて、輝度情報合成回路U2のQ出力端子
Q1〜Q4からは、一定の値のデータが出力される。
ここで、時刻t2において、ヘに示すようにライト
ペンオン信号LOが発生すると、リに示すように
データ発生器11は固定データを出力し、アツプ
ダウンカウンタU1のD入力D1〜D4に入る。この
データがチに示すロード信号によつて、内部に取
り込まれる。輝度情報合成回路U2は、該アツプ
ダウンカウンタU1の出力と輝度情報発生回路1
3の出力を合成する。従つて、輝度情報合成回路
U2の出力は、ニに示すように時刻t3でロード信号
チと同期して増大し、輝度信号もこの値により定
まり固定される。
FIG. 4 is a timing chart showing the operation of each part at this time. In the diagram, A is a switch.
The contact state of SW 5 is shown, B is the B input of the brightness information synthesis circuit U 2 , C is the A input, D is its Q output, E is the VT signal, F is the light pen-on signal, and G is the latch. 1 shows the output of the circuit 1, 1 the output of the AND gate 12, 1 the output of the data generator 11, 2 the output of the pulse generating circuit 2, and 1 the output of the operation control circuit 7. At time t1 , the switch SW5 becomes "1" and the brightness information output from the brightness information generation circuit 13 enters the B input of the brightness information synthesis circuit U2 . Therefore, the Q output terminal of the luminance information synthesis circuit U2
Data of a constant value is output from Q1 to Q4 .
Here, at time t2 , when the light pen-on signal LO is generated as shown in F, the data generator 11 outputs fixed data as shown in R, and the D inputs D1 to D of the up-down counter U1 are output. Enter 4 . This data is taken internally by the load signal shown in (h). The luminance information synthesis circuit U 2 combines the output of the up-down counter U 1 and the luminance information generation circuit 1.
Combine the outputs of 3. Therefore, the luminance information synthesis circuit
The output of U 2 increases in synchronization with the load signal Q at time t 3 as shown in D, and the luminance signal is also determined and fixed by this value.

次に、固定輝度情報に加えて、可変輝度情報も
併せ使用する場合について説明する。このときに
は、切換回路6のスイツチSW1を切り換えて、
VT信号がクロツク信号としてアンドゲート5に
入力するようにする。ラツチ回路1の出力変化
は、続くパルス発生回路2で幅の狭いパルスに変
換される。この変換されたパルスはカウント制御
回路4をセツトし、そのQ出力を“1”にする。
これによりアンドゲート5が開き、クロツクパル
スがアツプダウンカウンタU1のクロツク入力に
入り、カウント動作が開始される。このときのア
ツプダウン情態は、アツプダウン信号発生回路3
から該アツプダウンカウンタのアツプダウン入力
部に入力される。例えば、ライトペンオン信号
LOがオンの時にアツプ、オフのときにダウン情
報に与えるようにすることができる。アツプダウ
ンカウンタU1は、電源投入時に、パワーオンリ
セツト回路8からのリセツト信号によりクリアさ
れ、その出力Q1〜Q4が全て“0”に初期値化さ
れる。そして、LO信号がオンのときには、該ア
ツプダウンカウンタU1はクロツクをカウントし、
その出力は増大する。このときには、アツプダウ
ンカウンタU1の出力は漸次増大する。輝度情報
合成回路U2は、このアツプダウンカウンタの出
力と輝度情報発生回路13からの出力を合成し、
輝度情報信号として出力する。この出力は、輝度
変換回路20で輝度信号に変換された後、CRT
に送られる。
Next, a case where variable brightness information is used in addition to fixed brightness information will be described. At this time, switch SW 1 of the switching circuit 6,
The VT signal is input to the AND gate 5 as a clock signal. The output change of the latch circuit 1 is converted into a narrow pulse by the subsequent pulse generating circuit 2. This converted pulse sets the count control circuit 4 and makes its Q output "1".
This opens the AND gate 5, and a clock pulse enters the clock input of the up-down counter U1 , starting a counting operation. The up-down state at this time is the up-down signal generation circuit 3.
is input to the up-down input section of the up-down counter. For example, light pen on signal
It can be configured to give up information when LO is on and down information when it is off. The up-down counter U1 is cleared by a reset signal from the power-on reset circuit 8 when the power is turned on, and its outputs Q1 to Q4 are all initialized to "0". Then, when the LO signal is on, the up-down counter U1 counts the clock,
Its output increases. At this time, the output of the up-down counter U1 gradually increases. The luminance information synthesis circuit U 2 synthesizes the output of this up-down counter and the output from the luminance information generation circuit 13,
Output as a luminance information signal. This output is converted into a brightness signal by the brightness conversion circuit 20 and then
sent to.

この輝度信号が増大している間はCRTの表示
輝度も増大する。このようにして記憶回路9に入
力データDINが入力されない間は、アツプダウン
カウンタU1はアツプカウントを継続する。そし
て、輝度情報合成回路U2のQ出力Q1〜Q4が全て
“1”になると、最大値検出回路18はこのこと
を検出し、アンドゲート19を介してカウント制
御回路4をリセツトする。該カウント制御回路4
がリセツトされると、そのQ出力は“0”にな
り、アンドゲート5が閉じて、アツプダウンカウ
ンタU1はカウント動作を停止する。尚、記憶回
路9に入力データDINが入力されると、タイミン
グ制御回路10から制御パルスが発生し、前述し
た場合と同様カウント制御回路4をリセツトし、
アツプダウンカウンタU1の計数動作を停止させ
る。この時点でアツプダウンカウンタU1の出力
は固定され、従つて、輝度変換回路20の輝度信
号出力も一定になる。即ち、CRTの表示輝度が
所定の輝度に達したときに入力データDINを記憶
回路9に与えるようにすればCRT表示輝度を固
定できる。
While this brightness signal is increasing, the display brightness of the CRT also increases. In this manner, while the input data D IN is not input to the memory circuit 9, the up-down counter U1 continues to count up. When the Q outputs Q 1 to Q 4 of the luminance information synthesis circuit U 2 all become "1", the maximum value detection circuit 18 detects this and resets the count control circuit 4 via the AND gate 19. The count control circuit 4
When is reset, its Q output becomes "0", AND gate 5 closes, and up-down counter U1 stops counting. Incidentally, when the input data D IN is input to the memory circuit 9, a control pulse is generated from the timing control circuit 10, and the count control circuit 4 is reset as in the case described above.
Stop the counting operation of up-down counter U1 . At this point, the output of the up-down counter U1 is fixed, and therefore the luminance signal output of the luminance conversion circuit 20 is also constant. That is, the CRT display brightness can be fixed by supplying the input data D IN to the storage circuit 9 when the CRT display brightness reaches a predetermined brightness.

第5図はカウントアツプ時の各部の動作を示す
タイミングチヤートである。図において、イ〜ト
までの波形は第4図のものと同じである。チはア
ツプダウン信号発生回路3の出力を、リはアンド
ゲート5の出力(クロツクパルス)を、ヌはアン
ドゲート12の出力(ロード信号)を、ルは最大
値検出回路18の出力を、ヲはアンドゲート19
の出力(リセツトパルス)をそれぞれ示してい
る。時刻t1ではスイツチSW5が開いて、輝度情報
合成回路U2のB入力にはロに示すように輝度情
報発生回路13からの輝度情報が入力される。こ
の結果、該輝度情報合成回路U2のQ出力はニに
示すように一定値となる。時刻t2で、ヘに示すよ
うにライトペンオン信号LOがオン(“1”レベ
ル)になると、これを受けて時刻t3でパルス発生
回路2はパルスを発生し、カウント制御回路4を
セツトし、そのQ出力を“1”にしてアンドゲー
ト5を開く。同時にアツプダウン信号発生回路3
は“0”から“1”に転じる。この結果、アツプ
ダウンカウンタU1はニに示すようにアツプカウ
ントを開始する。カウント開始時点は、VT信号
がカウントクロツクとしてアンドゲート5からア
ツプダウンカウンタU1に入る時刻t4である。そし
て、アツプダウンカウンタU1のQ出力Q1〜Q4
全て“1”になると、ルに示すように最大値検出
回路18が時刻t5で作動し、カウント制御回路4
にヲで示すようなリセツトパルスを送り、カウン
トを停止させる。
FIG. 5 is a timing chart showing the operation of each part during count-up. In the figure, the waveforms from I to I are the same as those in FIG. H is the output of the up-down signal generation circuit 3, R is the output of the AND gate 5 (clock pulse), N is the output of the AND gate 12 (load signal), R is the output of the maximum value detection circuit 18, W is the AND gate gate 19
The outputs (reset pulses) are shown respectively. At time t1 , the switch SW5 is opened, and the brightness information from the brightness information generation circuit 13 is inputted to the B input of the brightness information synthesis circuit U2 as shown in FIG. As a result, the Q output of the luminance information synthesis circuit U2 becomes a constant value as shown in d. At time t2 , the light pen on signal LO turns on (level "1") as shown in F. In response to this, the pulse generation circuit 2 generates a pulse at time t3 , and sets the count control circuit 4. Then, the Q output is set to "1" and the AND gate 5 is opened. At the same time, up-down signal generation circuit 3
changes from “0” to “1”. As a result, the up-down counter U1 starts counting up as shown in d. The counting start point is time t4 when the VT signal enters the up-down counter U1 from the AND gate 5 as a count clock. Then, when the Q outputs Q 1 to Q 4 of the up-down counter U 1 all become "1", the maximum value detection circuit 18 operates at time t 5 as shown in FIG.
Send a reset pulse as shown in 2 to stop the count.

次に、ライトペン動作が不要になると、ライト
ペンオン信号LOがオフになる。LO信号がオフに
なると、ラツチ回路1の出力がアツプダウン信号
発生回路3に入り、該アツプダウン信号発生回路
3の出力はダウン信号となつてアツプダウンカウ
ンタU1に入る。従つて、アツプダウンカウンタ
U1はこの時点からダウンモードになる。同時に
パルス発生回路2で発生したパルスによりカウン
ト制御回路4をセツトし、そのQ出力を“1”に
する。これによりアンドゲート5が開き、切換回
路6から送られてくるVT信号は、カウンタクロ
ツクとしてアツプダウンカウンタU1に与えられ
る。この結果、アツプダウンカウンタU1はダウ
ンカウントを開始する。従つて、その出力は漸減
する。アツプダウンカウンタU1出力と、輝度情
報発生回路13の出力を合成する輝度情報合成回
路U2の出力も漸減する。従つて、該輝度情報合
成回路U2の出力を受ける輝度変換回路20の出
力も漸減し、CRT表示の輝度も低くなつてくる。
そして、アツプダウンカウンタU1のQ出力Q1
Q4が全て“0”になると、ゼロ検出回路14が
このことを検出し、アンドゲート19を介してカ
ウント制御回路4をリセツトする。これにより、
該カウント制御回路4のQ出力は“0”になり、
アンドゲート5を閉じ、アツプダウンカウンタ
U1のカウント動作を停止させる。この状態にお
いて、輝度情報合成回路U2から出力されるデー
タは輝度情報発生回路13で発生する輝度情報の
みとなる。即ち、CRTの表示のみとなり、輝度
もそれに応じて低いものとなる。
Then, when light pen operation is no longer required, the light pen on signal LO is turned off. When the LO signal turns off, the output of the latch circuit 1 enters the up-down signal generating circuit 3, and the output of the up-down signal generating circuit 3 becomes a down signal and enters the up-down counter U1 . Therefore, the up-down counter
U 1 goes into down mode from this point on. At the same time, the count control circuit 4 is set by the pulse generated by the pulse generation circuit 2, and its Q output is set to "1". This opens AND gate 5, and the VT signal sent from switching circuit 6 is applied to up-down counter U1 as a counter clock. As a result, the up-down counter U1 starts counting down. Therefore, its output gradually decreases. The output of the brightness information synthesis circuit U2 , which combines the output of the up-down counter U1 and the output of the brightness information generation circuit 13 , also gradually decreases. Therefore, the output of the brightness conversion circuit 20 that receives the output of the brightness information synthesis circuit U2 also gradually decreases, and the brightness of the CRT display also becomes lower.
Then, the Q output Q 1 of the up-down counter U 1 ~
When Q4 becomes all "0", the zero detection circuit 14 detects this and resets the count control circuit 4 via the AND gate 19. This results in
The Q output of the count control circuit 4 becomes "0",
Close AND gate 5 and start up/down counter
Stop U 1 's counting operation. In this state, the data output from the luminance information synthesis circuit U 2 is only the luminance information generated by the luminance information generation circuit 13. In other words, only the CRT display is displayed, and the brightness is correspondingly low.

第6図はカウントダウン時の各部の動作を示す
タイミングチヤートである。図において、イ〜リ
までは第5図と同じである。ヌはゼロ検出回路1
4の出力を、ルはアンドゲート19の出力をそれ
ぞれ示している。時刻t1では、スイツチSW5が開
いて、輝度情報合成回路U2のB入力にはロに示
すように輝度情報発生回路13からの輝度情報が
入力される。この結果、該輝度情報合成回路U2
のQ出力は、ニに示すように一定値となる。時刻
t2で、ヘに示すようにライトペンオン信号がオフ
(“0”レベル)になると、トに示すように時刻t3
でラツチ回路1の出力が“0”になり、該ラツチ
回路1の出力を受けるアツプダウン信号発生回路
3の出力も“0”になり、アツプダウンカウンタ
U1はダウンカウントモードになる。従つて、該
アツプダウンカウンタU1の出力を受ける輝度情
報合成回路U2のQ出力もニに示すように時刻t4
ら漸次減少していく。そして、アツプダウンカウ
ンタU1の出力が0になると、ヌに示すようにゼ
ロ検出回路14が時刻t5で作動し、カウント制御
回路4にルで示すようなリセツトパルスを送り、
カウントを停止させる。
FIG. 6 is a timing chart showing the operation of each part during countdown. In the figure, I to I are the same as FIG. 5. nu is zero detection circuit 1
4 represents the output of AND gate 19, and 1 represents the output of AND gate 19, respectively. At time t1 , the switch SW5 is opened, and the brightness information from the brightness information generation circuit 13 is inputted to the B input of the brightness information synthesis circuit U2 as shown in FIG. As a result, the luminance information synthesis circuit U 2
The Q output of is a constant value as shown in d. time
At time t 2 , when the light pen on signal turns off (“0” level) as shown in F, at time t 3 as shown in G
Then, the output of the latch circuit 1 becomes "0", the output of the up-down signal generation circuit 3 which receives the output of the latch circuit 1 also becomes "0", and the up-down counter
U 1 goes into down count mode. Therefore, the Q output of the luminance information synthesis circuit U 2 receiving the output of the up-down counter U 1 also gradually decreases from time t 4 as shown in D. Then, when the output of the up-down counter U1 becomes 0, the zero detection circuit 14 operates at time t5 as shown in Figure 1, and sends a reset pulse to the count control circuit 4 as shown in Figure 4.
Stop counting.

第7図は入力データDIN検出時の各部の動作を
示すタイミングチヤートである。図において、イ
〜リは第6図と同じである。ヲはパルス発生回路
2の出力をそれぞれ示す。カウントアツプ動作中
に、ヌに示すように時刻t1でデータ入力DINが入
ると、ルに示すように時刻t2でリセツトパルスが
発生してカウント制御回路4をリセツトし、カウ
ントを停止させる。
FIG. 7 is a timing chart showing the operation of each part when input data D IN is detected. In the figure, I to I are the same as in FIG. wo indicates the output of the pulse generation circuit 2, respectively. During count-up operation, when the data input D IN is input at time t1 as shown in Figure 1 , a reset pulse is generated at time t2 as shown in Figure 4, which resets the count control circuit 4 and stops counting. .

(考案の効果) 以上詳細に説明したように、本考案によれば、
CRTとライトペンを組み合わせて使用する装置
のCRTとライトペンの組み合わせ操作手順が前
述したように第1の過程乃至第3の過程に分けら
れる場合に、これら各過程を検出する検出回路を
設け、該検出回路の出力に応じて輝度情報を発生
するようにしたことにより、各過程において最適
な輝度を自動的に設定することができる。
(Effects of the invention) As explained in detail above, according to the invention,
When the operation procedure for combining a CRT and a light pen in a device that uses a combination of a CRT and a light pen is divided into the first to third processes as described above, a detection circuit is provided to detect each of these processes, By generating brightness information according to the output of the detection circuit, the optimum brightness can be automatically set in each process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の一実施例を示す電気的構成
図、第2図は第1の過程における各部の動作を示
すタイミングチヤート、第3図は第2の過程にお
ける各部の動作を示すタイミングチヤート、第4
図は第3の過程における固定値入力のときの各部
の動作を示すタイミングチヤート、第5図は第3
の過程におけるカウントアツプ時の各部の動作を
示すタイミングチヤート、第6図は同じくカウン
トダウン時の各部の動作を示すタイミングチヤー
ト、第7図は同じく入力データ検出時の各部の動
作を示すタイミングチヤートである。 1……ラツチ回路、2……パルス発生回路、3
……アツプダウン信号発生回路、4……カウント
制御回路、5,12,15〜17,19……アン
ドゲート、6……切換回路、7……動作制御回
路、8……パワーオンリセツト回路、9……記憶
回路、10……タイミング制御回路、11……デ
ータ発生器、13……輝度情報発生回路、14…
…ゼロ検出回路、18……最大値検出回路、20
……輝度変換回路。
Fig. 1 is an electrical configuration diagram showing an embodiment of the present invention, Fig. 2 is a timing chart showing the operation of each part in the first process, and Fig. 3 is a timing chart showing the operation of each part in the second process. , 4th
The figure is a timing chart showing the operation of each part when a fixed value is input in the third process.
FIG. 6 is a timing chart showing the operation of each part during count-up in the process of count-up, FIG. 7 is a timing chart showing the operation of each part during count-down, and FIG. 7 is a timing chart showing the operation of each part during input data detection. . 1...Latch circuit, 2...Pulse generation circuit, 3
...Up-down signal generation circuit, 4...Count control circuit, 5, 12, 15 to 17, 19...AND gate, 6...Switching circuit, 7...Operation control circuit, 8...Power-on reset circuit, 9 ...Storage circuit, 10...Timing control circuit, 11...Data generator, 13...Brightness information generation circuit, 14...
...Zero detection circuit, 18...Maximum value detection circuit, 20
...Brightness conversion circuit.

Claims (1)

【実用新案登録請求の範囲】 CRTをライトペンと組み合わせて使用する装
置に用いる回路であつて、CRTとライトペンの
操作手順が CRTもライトペンも未使用 CRT表示のみ行いライトペンは未使用 CRTもライトペンも使用 の3つの過程の操作手順に分けられる場合におい
て、前記各過程を検出する検出回路と、該検出回
路の出力に応じて輝度情報を発生する輝度情報発
生回路とを具備し、前記3つの過程に応じて該輝
度情報発生回路の出力を可変できるように構成し
たことを特徴とするCRTの自動輝度調整回路。
[Claims for Utility Model Registration] A circuit used in a device that uses a CRT in combination with a light pen, where the operating procedure for the CRT and light pen is such that neither the CRT nor the light pen is used, the CRT displays only, the light pen is not used, and the CRT In the case where the operation procedure of the light pen is divided into three steps of use, the method includes a detection circuit that detects each of the steps, and a luminance information generation circuit that generates luminance information according to the output of the detection circuit, An automatic brightness adjustment circuit for a CRT, characterized in that the output of the brightness information generation circuit can be varied according to the three processes described above.
JP1984027884U 1984-02-28 1984-02-28 CRT automatic brightness adjustment circuit Granted JPS60140990U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984027884U JPS60140990U (en) 1984-02-28 1984-02-28 CRT automatic brightness adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984027884U JPS60140990U (en) 1984-02-28 1984-02-28 CRT automatic brightness adjustment circuit

Publications (2)

Publication Number Publication Date
JPS60140990U JPS60140990U (en) 1985-09-18
JPH0245904Y2 true JPH0245904Y2 (en) 1990-12-04

Family

ID=30830333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984027884U Granted JPS60140990U (en) 1984-02-28 1984-02-28 CRT automatic brightness adjustment circuit

Country Status (1)

Country Link
JP (1) JPS60140990U (en)

Also Published As

Publication number Publication date
JPS60140990U (en) 1985-09-18

Similar Documents

Publication Publication Date Title
US5572263A (en) Video signal selection circuit
JP2002175063A (en) After-image improvement system for lcd
US4642519A (en) Digital wave observation apparatus
JPH0245904Y2 (en)
KR100265710B1 (en) Flat panel display apparatus having auto tracking control function
KR0127764B1 (en) Method & apparatus for controlling the characteristics of camcorder
US4099372A (en) Timekeeping apparatus with power line dropout provisions
JPS63188120A (en) Lcd contrast control system
JP3305339B2 (en) Multi-scan display
US4847616A (en) Mode selection circuit
JP2573573B2 (en) Plasma display
JPH03117176A (en) Remote control system for television receiver
JP2888264B2 (en) Peak sample output circuit
JPH01295297A (en) Digital control display monitor
GB2094009A (en) Method and apparatus for displaying logic functions
JPS6219996Y2 (en)
JP2890670B2 (en) Synchronous operation compatible waveform generator
JP2520836Y2 (en) Video switching device
KR19980058695A (en) Display device and control method thereof
JPH0547417Y2 (en)
JP2512993B2 (en) Reset circuit
JP3397656B2 (en) Semiconductor device
JPS62201836U (en)
JPH0469697A (en) Digital input device
JPH07271334A (en) Wrongful-access prevention display device and computer system