JPH0235383A - Inspecting circuit of high-impedance output - Google Patents
Inspecting circuit of high-impedance outputInfo
- Publication number
- JPH0235383A JPH0235383A JP63186208A JP18620888A JPH0235383A JP H0235383 A JPH0235383 A JP H0235383A JP 63186208 A JP63186208 A JP 63186208A JP 18620888 A JP18620888 A JP 18620888A JP H0235383 A JPH0235383 A JP H0235383A
- Authority
- JP
- Japan
- Prior art keywords
- output
- impedance
- function
- output terminal
- pulse oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 18
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 6
- 238000007689 inspection Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタル電子回路ハイインピーダンス機能を
持つ出力において、ファンクション系テス）Ｒにハイイ
ンピーダンスの判定を可能とする検査回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test circuit that makes it possible to determine high impedance in a functional test (R) in the output of a digital electronic circuit having a high impedance function.
従来、この種のハイインピーダンス機能を有する出力の
検査はハイインピーダンス時に外部抵抗によりプルアッ
プを行う方法や、ハイインピーダンスになるファンクシ
ョンパターンでパターン走行を停止し、出力端子より出
力される電流値により判定を行うというスタティック状
態でのリーク電流測定という方法が用いられてきた。Conventionally, outputs with this type of high-impedance function have been tested using methods such as pulling up with an external resistor when the impedance is high, or stopping the pattern running when the function pattern becomes high-impedance, and determining the current value output from the output terminal. A method of measuring leakage current in a static state has been used.
上述した従来のハイインピーダンス機能を有する出力の
検査方法において、外部抵抗によるプルアップを用いる
方法では、ハイインピーダンス時と高レベル出力時の区
別がつかないという欠点がある。In the above-described conventional method for testing an output having a high impedance function, the method using a pull-up using an external resistor has a drawback that it is impossible to distinguish between high impedance and high level output.
また、スタティック状態でのリーク電流測定という方法
では、ハイインピーダンスになるファンクションパター
ンでパターン走行を停止しなければならず、ハイインピ
ーダンス機能を有する出力端子が多数存在する場合、ま
た全ファンクションパターン中にハイインピーダンスを
与えるパターンが多数存在する場合には、ハイインピー
ダンスの全出力全パターンの検査を行うのに、テストフ
ロダラムの複雑化を招き、また多大なテスト時間を必要
とするという欠点がある。In addition, in the method of measuring leakage current in a static state, pattern running must be stopped at a function pattern that becomes high impedance. When there are a large number of patterns that provide impedance, there are drawbacks in that testing all high-impedance output patterns complicates the test flow column and requires a large amount of testing time.
本発明のハイインピーダンス出力の検査回路は出力端子
に負荷を介したパルス発振器を接続し、またこの出力端
子より発振検出部に接続するという構成を有している。The high impedance output test circuit of the present invention has a configuration in which a pulse oscillator is connected to an output terminal via a load, and this output terminal is connected to an oscillation detection section.
この構成により、パルス発振器の周波数をファンクショ
ンパターン走行の周波数に対し充分大きく設定すること
により、ファンクションパターン走行時において、ハイ
インピーダンス機能を有する出力がハイインピーダンス
の時のみにパルス発振器の出力が負荷を通り出力端子よ
り発振検出部へ入力される。この発振検出部を判定する
ことによりファンクションパターン走行中にリアルタイ
ムでパターン走行を停止することなくハイインピーダン
スの検査を行うことが可能となる。With this configuration, by setting the frequency of the pulse oscillator sufficiently larger than the frequency of the function pattern running, the output of the pulse oscillator passes through the load only when the output with the high impedance function is high impedance during the function pattern running. It is input to the oscillation detection section from the output terminal. By determining this oscillation detection section, it becomes possible to perform a high impedance test in real time while the function pattern is running without stopping the pattern running.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
ファンクションパターン走行時に、ハイインピーンス機
能を有する出力回路１が高レベル出力時には、パルス発
振器４の出力は負荷３を介しているために負荷３の出力
端子２側では高レベルに固定される。同様に低レベル出
力時には低レベルに固定される。このために発振検出部
５はパルス発振器４よりの出力を検知することができな
い。When the output circuit 1 having a high impedance function outputs a high level when the function pattern is running, the output of the pulse oscillator 4 is fixed at a high level on the output terminal 2 side of the load 3 because it passes through the load 3. Similarly, when outputting a low level, it is fixed at a low level. For this reason, the oscillation detector 5 cannot detect the output from the pulse oscillator 4.
一方ハイインピーダンス時には出力端子２側から見たハ
イインピーダンス機能を有する出力回路１の出力インピ
ーダンスは負荷３に対し極めて大きくなり、パルス発振
器４よりの出力を減衰なく受は取り検知することが可能
となる。On the other hand, at high impedance, the output impedance of the output circuit 1 having a high impedance function as seen from the output terminal 2 side becomes extremely large with respect to the load 3, making it possible to receive and detect the output from the pulse oscillator 4 without attenuation. .
第２図は本発明の他の実施例のブロック図である。出力
端子２よりトランスファリレー６を介し、トランスファ
リレー６の接点１２がＩ１０マルチプレクザ及び判定部
１１に入り、接点１３が負荷３を介しパルス発振器４に
接続される。また接点１３はコンパレータ７を通り発振
検出部５へ入り発振検出部５より発振検知の情報が判定
部９へ入力される。トランスファリレー６の制御及び判
定部９でのハイインピーダンスの判定が同期信号ライン
１０から与えられる試料のハイインピーダンス期待値フ
ァンクションパターンに同期するという構成を有する。FIG. 2 is a block diagram of another embodiment of the invention. A contact 12 of the transfer relay 6 enters the I10 multiplexer and determination unit 11 from the output terminal 2 via the transfer relay 6, and a contact 13 is connected to the pulse oscillator 4 via the load 3. Further, the contact point 13 passes through the comparator 7 and enters the oscillation detecting section 5, and information on oscillation detection is input from the oscillating detecting section 5 to the determining section 9. The control of the transfer relay 6 and the determination of high impedance by the determination unit 9 are synchronized with the high impedance expected value function pattern of the sample given from the synchronization signal line 10.
この実施例では、ファンクションパターン走行中にハイ
インピーダンス期待のファンクションパターン時のみに
トランスファリレー６が切り換わり、また判定部９では
ハイインピーダンス判定状態となる。これによりトラン
スファリレーの接点１２側にＩ１０マルチプレクザ及び
判定部１１を接続することにより試料の通常の高レベル
、低レベル出力時のファンクションテストトハイインピ
ーダンス出力時のファンクションテストを１回のファン
クションパターン走行で実施することができる。また、
ハイインピーダンス時にパルス発振器４の出力がコンパ
レータ７を通るためにコンパレータ７のスレッシュホー
ルド８の設定によりハイインピーダンス時の出力のイン
ピーダンスチエツクも同時に実施できるという利点があ
る。In this embodiment, the transfer relay 6 is switched only when the function pattern is expected to be high impedance during running of the function pattern, and the determination unit 9 enters the high impedance determination state. By connecting the I10 multiplexer and the determination unit 11 to the contact 12 side of the transfer relay, a function test at normal high level and low level output of the sample and a function test at high impedance output can be performed in one function pattern run. can do. Also,
Since the output of the pulse oscillator 4 passes through the comparator 7 when the impedance is high, there is an advantage that an impedance check of the output when the impedance is high can be performed at the same time by setting the threshold 8 of the comparator 7.
一
〔発明の効果〕
以上説明したように、本発明はハイインピーダンス機能
を有する出力に負荷を介し、パルス発振器を接続すると
いう簡易な回路構成のみにより、従来実施してきたハイ
インピーダンス測定に対し、特定のファンクションパタ
ーンでパターンを止めスタティック状態での測定を行う
ことなく、１回のファンクションパターン走行だけでフ
ァンクションパターン中の全ハイインピーダンスを検査
することが可能である。1 [Effects of the Invention] As explained above, the present invention has a simple circuit configuration in which a pulse oscillator is connected to an output having a high impedance function through a load. It is possible to test all high impedances in a function pattern by running the function pattern once without stopping the pattern at the function pattern and performing measurements in a static state.
これにより、テスト時間の大巾な短縮及び全ハイインピ
ーダンスモードを検査することからの信頼性の向上が見
込まれる。また、汎用ＬＳＩテスターに同機能を取り込
むことにより、１回のファンクション走行によりハイイ
ンピーダンスを含めた試料の全出力状態のテストが可能
となり、経済的でかつ信頼性の高い検査ができるという
効果がある。This is expected to significantly reduce test time and improve reliability from testing all high impedance modes. In addition, by incorporating this function into a general-purpose LSI tester, it becomes possible to test all output states of the sample, including high impedance, in one function run, resulting in economical and highly reliable testing. .
第１図は本発明の一実施例によるハイインピーダンス出
力の検査回路のブロック図である。第２図は本発明の他
の実施例による検査回路のブロック図である。
１・・・・・・ハイインピーダンス出力回路、２・・・
・・・出力端子、３・・・・・・負荷、４・・・・・・
パルス発振器、５・・発振検出部、６・・・・・・トラ
ンスファリレー、７・・・・コンパレータ、８・・・・
・・スレッシュホールド、９・・・・判定部、１０・・
・・・・同期信号ライン、１１・・■１０マルチプレク
ザ及び判定部、１２．１３・・・・接点。
代理人 弁理士 内 原 晋FIG. 1 is a block diagram of a high impedance output test circuit according to an embodiment of the present invention. FIG. 2 is a block diagram of a test circuit according to another embodiment of the invention. 1... High impedance output circuit, 2...
...Output terminal, 3...Load, 4...
Pulse oscillator, 5...Oscillation detection unit, 6...Transfer relay, 7...Comparator, 8...
...Threshold, 9...Judgment section, 10...
... Synchronization signal line, 11...■10 multiplexer and determination section, 12.13... Contact. Agent Patent Attorney Susumu Uchihara
Claims (1)
回路の該出力を生じる出力端子を負荷を通してパルス発
振器に接続し、かつ該出力端子が発振検出部に入力され
ているという構成を持つことを特徴とするハイインピー
ダンス出力の検査回路。An output terminal of an electronic circuit having an output circuit having a high impedance function that generates the output is connected to a pulse oscillator through a load, and the output terminal is input to an oscillation detection section. High impedance output test circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63186208A JPH0235383A (en) | 1988-07-25 | 1988-07-25 | Inspecting circuit of high-impedance output |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63186208A JPH0235383A (en) | 1988-07-25 | 1988-07-25 | Inspecting circuit of high-impedance output |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0235383A true JPH0235383A (en) | 1990-02-05 |
Family
ID=16184263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63186208A Pending JPH0235383A (en) | 1988-07-25 | 1988-07-25 | Inspecting circuit of high-impedance output |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235383A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846131A (en) * | 1993-07-28 | 1998-12-08 | Sega Enterprises, Ltd. | Information storage medium and electronic device using the same for authentication purposes |
| US6102800A (en) * | 1993-07-28 | 2000-08-15 | Sega Enterprises, Ltd. | Information storage medium and electronic device using the same |
-
1988
- 1988-07-25 JP JP63186208A patent/JPH0235383A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846131A (en) * | 1993-07-28 | 1998-12-08 | Sega Enterprises, Ltd. | Information storage medium and electronic device using the same for authentication purposes |
| US6034930A (en) * | 1993-07-28 | 2000-03-07 | Sega Enterprises, Ltd. | Information storage medium and electronic device using the same for authentication purposes |
| US6102800A (en) * | 1993-07-28 | 2000-08-15 | Sega Enterprises, Ltd. | Information storage medium and electronic device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63175780A (en) | Logic integrated circuit | |
| JPS5492069A (en) | Circuit for detecting and inspecting fault in ic | |
| JPH0782042B2 (en) | Unstable data recognition circuit | |
| JPH0235383A (en) | Inspecting circuit of high-impedance output | |
| KR20030068052A (en) | High speed interconnect circuit test method and apparatus | |
| JPS645461B2 (en) | ||
| KR900013609A (en) | Event Limit Inspection Structures for Integrated Circuits | |
| JP3686039B2 (en) | Semiconductor integrated circuit device and method of using the same | |
| KR100731796B1 (en) | Semiconductor device, test method for semiconductor device, and tester for semiconductor device | |
| KR100429633B1 (en) | Boundary Scan Test System and Method for the Same | |
| JPH0210178A (en) | Logic circuit | |
| KR19990035741U (en) | Device to be tested using internal memory | |
| KR960002275B1 (en) | Ic tester capable of changing strobe position in accordance with | |
| JPH01156681A (en) | Circuit board inspecting method | |
| JP2527623Y2 (en) | IC test equipment | |
| JP3465257B2 (en) | IC tester | |
| KR0135332B1 (en) | Double integrated circuit test apparatus and method with automatic control adapter | |
| JPH01100474A (en) | Circuit board inspector | |
| KR900001312Y1 (en) | Wireless pwa detecting apparatus | |
| KR19980072237A (en) | System board inspection apparatus and method of personal digital assistant | |
| KR940003414B1 (en) | Signal lebel testing circuit | |
| KR950008421Y1 (en) | Test window constrol circuit of in circuit tester using a gray code | |
| JPS63256872A (en) | Two-point measurement type continuity tester | |
| KR20020089761A (en) | Apparatus for detecting delay fault of electrical and electronics engineers 1149.1 | |
| JP2003084045A (en) | Test device and method for semiconductor integrated circuit |