JPH0233134A - Optical switch - Google Patents

Optical switch

Info

Publication number
JPH0233134A
JPH0233134A JP63183853A JP18385388A JPH0233134A JP H0233134 A JPH0233134 A JP H0233134A JP 63183853 A JP63183853 A JP 63183853A JP 18385388 A JP18385388 A JP 18385388A JP H0233134 A JPH0233134 A JP H0233134A
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
type
semiconductor
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63183853A
Other languages
Japanese (ja)
Inventor
Takeshi Ueki
健 植木
Yoshiyuki Kamata
鎌田 良行
Hisaharu Yanagawa
柳川 久治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP63183853A priority Critical patent/JPH0233134A/en
Publication of JPH0233134A publication Critical patent/JPH0233134A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Communication System (AREA)

Abstract

PURPOSE:To form a p-n junction between a core layer and a semiconductor layer as a continuous growth surface and to suppress a diffusion to the core layer side of n type impurities by forming a p type semiconductor layer positioned on the upper face of an n type semiconductor core layer by epitaxial growth. CONSTITUTION:On an n type semiconductor substrate 1 on which the lower electrode 11 has been formed, an n type semiconductor lower clad layer 13 and an n type semiconductor core layer 14 are laminated successively. On this core layer 14, a p type semiconductor thin layer 15 is formed, and also, the upper clad layer 16 and a p type semiconductor cap layer 17 whose refractive index is the same as that of the thin layer 15 are brought to continuous growth. Subsequently, by executing photolithography and a wet etching processing, a ridge corresponding to waveguides A-D is formed, and thereafter, an insulating thin film 18 is formed and covered thereon. In the end, a window 18a is pierced in a prescribed part of the insulating thin film 18, and by diffusing Zn from this window 18a by a vapor phase diffusing method, a p type impurity area 10 is formed in a part of the clad layer 16 and the cap layer 17, and the continuity of a p-n junction surface is secured.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は導波路交差型光スイッチに関し、更に詳しくは
材料として半導体を用いた電流注入型の光スィッチに関
する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a waveguide crossing type optical switch, and more particularly to a current injection type optical switch using a semiconductor as a material.

(従来の技術) 光通信の分野においては、光路を電気的に変更すること
ができる光スィッチが重要視されている。
(Prior Art) In the field of optical communications, optical switches that can electrically change optical paths are considered important.

とくに、半導体光スィッチは、半導体レーザやフォトダ
イオードなどの能動素子と一緒にモノリシック集積化が
可能であるという点で大いに注目を集めている。
In particular, semiconductor optical switches have attracted much attention because they can be monolithically integrated together with active elements such as semiconductor lasers and photodiodes.

このような半導体光スィッチの1つとして、導波路交差
型で電流注入型の光スィッチが知られている。この光ス
ィッチは、導波路の交差部分に電流注入領域を形成し、
ここから、所定値の電流を注入することにより、この交
差部分でプラズマ分散効果または/およびバンドフィリ
ング効果を起させてその部分の屈折率を低下させ、その
結果導波光を全反射させ、その伝搬方向を変化させるこ
とにより、光の伝搬する導波路を変化せさてスイッチン
グ作用を起させるものである。 そのようなスイッチの
うちIXZ光スイッチの1例を、斜視図として第51!
lに、また第5図のVl−Vl線に沿う断面図を第6図
として示す。
As one such semiconductor optical switch, a waveguide crossing type current injection type optical switch is known. This optical switch forms a current injection region at the intersection of the waveguides,
From here, by injecting a predetermined value of current, a plasma dispersion effect and/or band filling effect is caused at this intersection, reducing the refractive index of that area, resulting in total reflection of the guided light and its propagation. By changing the direction, the waveguide through which the light propagates is changed to cause a switching effect. Among such switches, the 51st example of the IXZ optical switch is shown as a perspective view!
1, and a sectional view taken along the line Vl--Vl in FIG. 5 is shown in FIG.

まず第6図において、下部電極61の上にはオーミック
接触をもって、例えばn″G、A、のようなn型半導体
からなる基板62が形成されている。
First, in FIG. 6, a substrate 62 made of an n-type semiconductor such as n''G, A, etc. is formed on a lower electrode 61 with ohmic contact.

基板62の上面には、n型半導体から成る下部クラッド
層63、同じくn型半導体から成るコア層64が順次積
層して形成される。この場合、下部クラッド層63は、
コア層64よりもその屈折率が小さいことが必要である
。そのようなことから、例えば、下部クラッド層63は
n −A j! G a A *で、またコア層64は
n −G a A *で構成されている。
On the upper surface of the substrate 62, a lower cladding layer 63 made of an n-type semiconductor and a core layer 64 also made of an n-type semiconductor are sequentially laminated. In this case, the lower cladding layer 63 is
It is necessary that its refractive index be smaller than that of the core layer 64. For this reason, for example, the lower cladding layer 63 has n −A j! G a A *, and the core layer 64 is composed of n - G a A *.

そして、このコア層64の上に、第5図で示したように
、リッジ状に導波路A、B、C,Dが所定の交差角で交
差して形成されている。
On this core layer 64, as shown in FIG. 5, waveguides A, B, C, and D are formed in a ridge shape, intersecting each other at a predetermined intersection angle.

導波路は、コア層64よりも屈折率が小さく、例えばn
 −A I G m A mのようなn型半導体から成
る上部クラッド層と、その上に形成される例えばp″G
、A、のようなp型半導体から成るキャップ層66から
構成されている。
The waveguide has a refractive index lower than that of the core layer 64, for example n
- An upper cladding layer made of an n-type semiconductor such as A
, A, and a cap layer 66 made of a p-type semiconductor such as A.

各導波路の交差部分における導波路長方向に沿う少な(
とも片側の部分には、例えばS + Otのような絶縁
材から成る絶縁薄膜67が形成されている。そして、こ
の絶縁薄膜67の導波路長方向には、キャップ層66に
まで達する窓67aが穿設されている。
Along the waveguide length direction at the intersection of each waveguide (
On both sides, an insulating thin film 67 made of an insulating material such as S + Ot is formed. A window 67a that reaches the cap layer 66 is formed in the insulating thin film 67 in the waveguide length direction.

この窓67aからは、Znのようなp型不純物を、例え
ば気相拡散法で前記したキャップ層66、上部クラッド
層65の中に拡散せしめることによりp型不純物領域6
Bが形成される。
Through this window 67a, a p-type impurity region 6 is formed by diffusing a p-type impurity such as Zn into the cap layer 66 and upper cladding layer 65 described above by, for example, vapor phase diffusion.
B is formed.

そして、上記窓67aを密閉し、キャップ層66と接触
した状態で上部電極69が形成される。
Then, the window 67a is sealed and the upper electrode 69 is formed in contact with the cap layer 66.

この上部電極69と下部電極61の間に電圧を印加して
、両極間に所定量の電流を注入すると、p型不純物領域
68と上部クラッド層65との界面ではプラズマ分散効
果が発揮され、その部分の屈折率が低下してそこが反射
面に転化する。したがって、例えば導波路Aから導入さ
れた光は交差部分に発生した低屈折率部分を反射面とし
て導波路C方向に伝搬していくことになる。すなわち、
スイッチング効果が発生する。
When a voltage is applied between the upper electrode 69 and the lower electrode 61 and a predetermined amount of current is injected between the two electrodes, a plasma dispersion effect is exhibited at the interface between the p-type impurity region 68 and the upper cladding layer 65. The refractive index of the part decreases, turning it into a reflective surface. Therefore, for example, light introduced from waveguide A propagates in the direction of waveguide C using the low refractive index portion generated at the intersection as a reflection surface. That is,
A switching effect occurs.

第7図は他のタイプの光スィッチを例示する平面図で、
第8図はその■−■線に沿う断面図を例示するものであ
る。
FIG. 7 is a plan view illustrating another type of optical switch,
FIG. 8 illustrates a cross-sectional view taken along the line ■-■.

このタイプの光スィッチの場合、下部電極81の上には
、例えばn型1nPのような基板82がオ−ミック接触
をもって形成されている。基板82の上面には、交差部
分の導波路長方向に伸びるリッジ溝83aが刻設され、
ここにn型1.GaAsPのようなコア層83が形成さ
れている。
In the case of this type of optical switch, a substrate 82, such as n-type 1nP, is formed on the lower electrode 81 with ohmic contact. A ridge groove 83a extending in the waveguide length direction at the intersection portion is carved on the upper surface of the substrate 82.
Here is n type 1. A core layer 83 such as GaAsP is formed.

コア層83の上面には、第7図の斜線で示したような導
波路の交差部分の片側に、例えばp型1nPから成る電
流注入ji84aと更にその上面に積層された例えばp
′″型1 * G a A s Pから成るキャップ層
84bを形成して電流注入領域84が構成されている。
On the upper surface of the core layer 83, on one side of the intersection of the waveguides as shown by diagonal lines in FIG.
A current injection region 84 is formed by forming a cap layer 84b made of ``'' type 1*GaAsP.

そしてこの電流注入領域84以外の個所には、該電流注
入領域よりも抵抗値が高く、例えばInPから成る埋込
み層85が形成される。
A buried layer 85 made of, for example, InP and having a higher resistance value than the current injection region is formed at a location other than the current injection region 84.

これらキャップ層84b、埋込み層85の上面には、キ
ャップ層84bの一部に相当する個所に窓86aを有す
る5108の絶縁11111186が形成され、更にそ
の上には窓86aを介してキャップ層84bと接触する
上部電極87が形成されている。
A 5108 insulator 11111186 having a window 86a at a portion corresponding to a part of the cap layer 84b is formed on the upper surface of the cap layer 84b and the buried layer 85, and the cap layer 84b is formed on the upper surface of the cap layer 84b through the window 86a. A contacting upper electrode 87 is formed.

このタイプの光スィッチの場合、上記した電流注入領域
84と埋込み層85は次のようにして形成されている。
In the case of this type of optical switch, the above-described current injection region 84 and buried layer 85 are formed as follows.

すなわち、コア層83の上面の全面に、電流注入領域を
構成する半導体を所定厚みにエピタキシャル成長せしめ
、しかるのちに、埋込み層を形成すべき個所をエツチン
グして除去する。そして、埋込み層を構成する高抵抗の
半導体をこの埋込み層形成位置にエピタキシャル成長せ
しめるのである。
That is, the semiconductor constituting the current injection region is epitaxially grown on the entire upper surface of the core layer 83 to a predetermined thickness, and then the portion where the buried layer is to be formed is removed by etching. Then, a high-resistance semiconductor constituting the buried layer is epitaxially grown at this buried layer formation position.

(発明が解決しようとする課題) これら光スィッチのうち、まず、前者のようなp型不純
物領域68を形成するタイプの光スィッチには次のよう
な問題がある。すなわち、p型不純物領域68を形成す
るときに、上部クラッド層65とこのp型不純物領域6
8のフロント面68aとのPn接合面が画然と形成され
ないことがあり、また、フロント面68aとコア層64
との間のギャップ幅を制御することが困難であるという
問題である。
(Problems to be Solved by the Invention) Among these optical switches, the former type of optical switch in which a p-type impurity region 68 is formed has the following problems. That is, when forming p-type impurity region 68, upper cladding layer 65 and this p-type impurity region 6
In some cases, the Pn bonding surface between the front surface 68a and the core layer 64 may not be clearly formed.
The problem is that it is difficult to control the gap width between the two.

−aにpn接合面が画然と形成されている方がスイッチ
ング機能は優れている。また、コア層の近辺に不純物領
域が存在すると光吸収によるロスが増大する。したがっ
て光動作の点からすると、不純物領域とコア層とのギャ
ップ幅は大きくとった方が有利である。一方、不純物領
域への電流住人時に電流はクラッド層内で広がる。この
電波法がりを抑制するためには、不純物領域とコア層と
のギャップ幅を小さくとった方が有利となる。
The switching function is better if the pn junction surface is clearly formed at -a. Further, if an impurity region exists near the core layer, loss due to light absorption increases. Therefore, from the point of view of optical operation, it is advantageous to increase the gap width between the impurity region and the core layer. On the other hand, when current flows into the impurity region, the current spreads within the cladding layer. In order to suppress this radio wave distortion, it is advantageous to reduce the gap width between the impurity region and the core layer.

したがって、このタイプの光スィッチの場合、そのスイ
ッチング機能を高めるためには、まずもって、p型不純
物領域のフロント面68aとコア層64との間が適正な
ギャップ幅となるように厳密に制御することが必要とな
る。
Therefore, in the case of this type of optical switch, in order to enhance its switching function, it is first necessary to strictly control the gap width between the front surface 68a of the p-type impurity region and the core layer 64 to be appropriate. This is necessary.

しかしながら、上記したような気相拡散法で上部クラッ
ドN65内にp型不純物を拡散せしめる場合、拡散によ
る不純物の濃度勾配は指数関数的となるので拡散の深さ
を所定値に設定する、すなわち拡散領域のフロント面6
8aをコア層64の上面からの適正位置に形成すること
は極めて困難である。
However, when the p-type impurity is diffused into the upper cladding N65 by the vapor phase diffusion method described above, the concentration gradient of the impurity due to diffusion becomes exponential, so the depth of diffusion is set to a predetermined value, that is, the diffusion depth is Front face of area 6
It is extremely difficult to form 8a at an appropriate position from the top surface of the core layer 64.

後者のタイプの光スィッチの場合、リッジ部におけるp
n接合は、各層のエピタキシャル成長によつて形成され
るので画然となるのであるが、しかし、埋込み層85の
形成に伴なって行なう大気中でのエツチング処理などに
より、埋込み層85と電流注入領域84およびコア層8
3との界面において、埋込み層85の結晶性が劣化する
という問題が生ずる。また、工程数も多くなり、経済面
でも有利とはいえない。
For the latter type of optical switch, p at the ridge
The n-junction is clearly formed because it is formed by epitaxial growth of each layer. 84 and core layer 8
A problem arises in that the crystallinity of the buried layer 85 deteriorates at the interface with the buried layer 85. Furthermore, the number of steps increases, and it cannot be said to be advantageous from an economic point of view.

本発明は従来の電流注入型光スイッチにおける上記した
ような問題点を解消した光スィッチの提供を目的とする
An object of the present invention is to provide an optical switch that solves the above-mentioned problems in conventional current injection type optical switches.

(課題を解決するための手段) 上記目的を達成するために、本発明においては、下部電
極と;該下部電極の上に形成されたn型半導体基板と:
咳n型半導体基板の上に形成されたn型半導体下部クラ
ッド層と;該n型半導体下部クラッド層の上に形成され
たn型半導体コア層と;該n型半導体コア層の上に形成
されたp型半導体薄層、該p型半導体薄層上に形成され
たn型半導体上部クラッド層および該n型半導体上部ク
ラッド層上に形成された半導体キャップ層から成り、該
半導体キャップ層の上面から前記p型半導体薄層または
該薄層内にまで至るp型不純物領域が一部に形成されて
いるリッジと;前記半導体キャップ層の上面および前記
n型半導体コア層の一部を被覆し、前記半導体キャップ
層に達する窓が形成されている絶&I薄膜と;少なくと
も前記窓の上に形成された上部電極とを備えていること
を特徴とする導波路交差型光スイッチが提供される。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a lower electrode; an n-type semiconductor substrate formed on the lower electrode;
an n-type semiconductor lower cladding layer formed on the n-type semiconductor substrate; an n-type semiconductor core layer formed on the n-type semiconductor lower cladding layer; and an n-type semiconductor core layer formed on the n-type semiconductor core layer. a p-type semiconductor thin layer, an n-type semiconductor upper cladding layer formed on the p-type semiconductor thin layer, and a semiconductor cap layer formed on the n-type semiconductor upper cladding layer; a ridge partially formed with the p-type semiconductor thin layer or a p-type impurity region extending into the thin layer; covering the upper surface of the semiconductor cap layer and a part of the n-type semiconductor core layer; A cross-waveguide optical switch is provided, comprising: an insulated thin film in which a window reaching a semiconductor cap layer is formed; and an upper electrode formed at least on the window.

本発明の光スィッチは、第5図および第6図に示した従
来構造の光スィッチにおいて、n型半導体コア層64と
n型半導体上部クラッド7165との間に所定の厚みの
p型半導体薄層を介在せしめ、また、p型不純物領域6
8のフロント面68aを少な(とも前記P型半導体薄層
の層内にとどめた構造のリッジを備えていることを特徴
とするものである。
The optical switch of the present invention has a p-type semiconductor thin layer of a predetermined thickness between the n-type semiconductor core layer 64 and the n-type semiconductor upper cladding 7165 in the conventional optical switch shown in FIGS. 5 and 6. Also, p-type impurity region 6
The front surface 68a of No. 8 is characterized by having a small ridge (both of which remain within the P-type semiconductor thin layer).

ここで、前記p型半導体yINはその上面に形成される
上部クラッド層と同じ屈折率となるように組成を決定す
ることが好ましい、そして、この薄層形成に際しては、
コア層の上面に、例えばMOCVD法により、所定組成
のp型半導体をエピタキシャル成長せしめればよい、こ
の場合、層厚は格別限定されないが、通常0.05〜0
.5μm程度である。
Here, it is preferable that the composition of the p-type semiconductor yIN is determined so that it has the same refractive index as the upper cladding layer formed on its upper surface, and when forming this thin layer,
A p-type semiconductor of a predetermined composition may be epitaxially grown on the upper surface of the core layer by, for example, MOCVD. In this case, the layer thickness is not particularly limited, but is usually 0.05 to 0.
.. It is about 5 μm.

p型不純物領域は、その拡散の深さが前記したp型半導
体TiINを通りこしてその下部に位置するコア層に達
することがなければどのような深さであってもよい。し
かし、前述した電流拡散の問題からすれば、上記した薄
層と上部クラッド層の界面近辺が適切である。
The p-type impurity region may have any depth as long as the diffusion depth does not pass through the p-type semiconductor TiIN and reach the underlying core layer. However, in view of the above-mentioned current diffusion problem, the vicinity of the interface between the above-mentioned thin layer and the upper cladding layer is appropriate.

(作用) 本発明の光スィッチにおいては、n型半導体コア層の上
に位置するp型半導体薄層は、エピタキシャル成長せし
められた所定厚みの層であるため、両者間のpn接合面
は連続成長面として画然とし、スイッチング機能を向上
せしめることになる。
(Function) In the optical switch of the present invention, the p-type semiconductor thin layer located on the n-type semiconductor core layer is an epitaxially grown layer of a predetermined thickness, so that the p-n junction between the two is a continuous growth surface. This will clearly improve the switching function.

また、この薄層は所定の厚みを有し、しかもp型半導体
であるため、窓から上部クラッド層内に拡散されるp型
不純物のコア層側への拡散が多少とも抑制されるように
なる。そのため、この薄層の介在によりp型不純物領域
を形成する際の制御が容易になる。
In addition, since this thin layer has a predetermined thickness and is a p-type semiconductor, the diffusion of p-type impurities from the window into the upper cladding layer toward the core layer side is suppressed to some extent. . Therefore, the presence of this thin layer facilitates control when forming the p-type impurity region.

(発明の実施例) 以下に本発明の実施例スイッチを添付図面に基づいて説
明する。
(Embodiments of the Invention) A switch according to an embodiment of the present invention will be described below with reference to the accompanying drawings.

実施例1 第1図に斜視図を、第2図に■−■線に沿う導波路交差
部分の断面図を示すような、導波路交差型の1×2光ス
イツチを次のようにして製造した。
Example 1 A 1×2 optical switch of the waveguide crossing type was manufactured as follows, as shown in Fig. 1, a perspective view, and Fig. 2, a cross-sectional view of the waveguide crossing portion along the line ■-■. did.

すなわち、まず、n9型G、A、基板12の上に、MO
CVD法により、順次、n−型A I G、A sの下
部クラッド層13、n−型G、A、のコア層14、p゛
型AI G、A、の薄層15、薄層15と同じ屈折率の
n−型A f G、A、の上部クラッド層16およびP
9型G、A、のキャップ層17を連続成長せしめた。
That is, first, on the n9 type G, A, and the substrate 12, the MO
By the CVD method, the lower cladding layer 13 of the n-type AIG, As, the core layer 14 of the n-type G,A, the thin layer 15 of the p-type AIG, A, and the thin layer 15 are sequentially formed. Upper cladding layer 16 of n-type A f G, A, and P with the same refractive index
Cap layers 17 of type 9 G and A were continuously grown.

ついで、フォトリソグラフィとウェットエツチング処理
を施して第1図に示したように導波路A。
Then, photolithography and wet etching were performed to form the waveguide A as shown in FIG.

B、C,Dに相当するりフジを形成したのち、スパッタ
リング法により、上面をS t Oxの絶縁Tll膜1
8で被覆した。その後、フォトリソグラフィとウェット
エツチング処理により、絶縁薄膜18の所定個所に窓1
8aを穿設した。
After forming the ridges corresponding to B, C, and D, the upper surface is coated with an insulating Tll film 1 of S t Ox by sputtering method.
8. Thereafter, windows 1 are formed at predetermined locations on the insulating thin film 18 by photolithography and wet etching.
8a was drilled.

この窓leaから、気相拡散法により、Znを拡散せし
め、p型不純物領域19を上部クラッド層16およびキ
ャップ1117の一部に形成した。
Zn was diffused from this window lea by a vapor phase diffusion method to form a p-type impurity region 19 in part of the upper cladding layer 16 and the cap 1117.

このとき、拡散領域19のフロント面が薄層15と接触
するように制御した。
At this time, the front surface of the diffusion region 19 was controlled to be in contact with the thin layer 15.

最後に、真空蒸着法あるいはスパッタリング法により、
Cr/Auを用いて上部電極2oを形成し、真空蒸着法
によりA u G e N i / A uを用いて下
部電極11を形成した。上記実施例ではp型不純物領域
19は拡散法により形成したが、イオン注入法によって
p型不純物領域を形成しても良い。
Finally, by vacuum evaporation method or sputtering method,
The upper electrode 2o was formed using Cr/Au, and the lower electrode 11 was formed using AuGeNi/Au by vacuum evaporation. In the above embodiment, the p-type impurity region 19 was formed by a diffusion method, but the p-type impurity region may also be formed by an ion implantation method.

実施例2 第3図の斜視図、第3図のIV−IV線に沿う導波路交
差部分の断面図に示したような2×2光スイツチを実施
例1と同様にして製造した。
Example 2 A 2×2 optical switch as shown in the perspective view of FIG. 3 and the cross-sectional view of the waveguide intersection along line IV-IV in FIG. 3 was manufactured in the same manner as in Example 1.

この光スィッチの場合は、2×2スイツチであるという
ことからして電流注入用の窓が各導波路の交差部分の中
央に形成されている。それゆえ、p型不純物領域はりフ
ジの中央に形成されている。
In the case of this optical switch, since it is a 2×2 switch, a window for current injection is formed at the center of the intersection of each waveguide. Therefore, the p-type impurity region is formed at the center of the beam.

この光スィッチも実施例1の光スィッチの場合と同様な
スイッチング機能を発揮した。
This optical switch also exhibited the same switching function as the optical switch of Example 1.

(発明の効果) 以上の説明で明らかなように、本発明の光スィッチの場
合、n型半導体コア層の上面に位置するp型半導体薄層
はエピタキシャル成長によって形成されているので、両
者間におけるpn接合は連続成長面になっているため、
不純物拡散法により形成されたpn接合面よりも高性能
となる。
(Effects of the Invention) As is clear from the above explanation, in the case of the optical switch of the present invention, the p-type semiconductor thin layer located on the upper surface of the n-type semiconductor core layer is formed by epitaxial growth. Since the junction is a continuous growth surface,
The performance is higher than that of a pn junction formed by an impurity diffusion method.

また、このp型半導体薄層においては、p型不純物拡散
速度が他の部分よりも若干遅いので、電流注入用のp型
不純物領域を上部クラッド層に形成するときのフロント
面の深さ制御が行ないやすくなる。
In addition, in this p-type semiconductor thin layer, the p-type impurity diffusion rate is slightly slower than in other parts, so it is difficult to control the depth of the front surface when forming the p-type impurity region for current injection in the upper cladding layer. It becomes easier to do.

なお、本発明の光スィッチの場合は、電流性入部形成の
ための結晶再成長は不要であり、埋込み層形成タイプの
光スィッチに比べ、埋込み層界面の結晶性の劣化を招く
こともなく、また工程数も少なくなりその工業的メリッ
トは大きい。
In addition, in the case of the optical switch of the present invention, crystal regrowth for forming the current conductive part is not required, and compared to a buried layer forming type optical switch, there is no deterioration of crystallinity at the buried layer interface. In addition, the number of steps is reduced, which has great industrial merits.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は1×2光スイツチの本発明実施例の斜視図、第
2図は第1図の■−■線に沿う断面図、第3図は2×2
光スイツチの本発明実施例の斜視図、第4図は第3図の
■−IV線に沿う断面図、第5図は従来の1×2スイツ
チの斜視図、第6図は第5図のV[−Vl線に沿う断面
図、第7図は他の従来例の平面図、第8図は第7図の■
−■線に沿う断面図である。 11・・・下部電極、12・・・n型半導体基板、13
・・・n型半導体下部クラッド層、14・・・n型半導
体コア層、15・・・p型半導体薄層、16・・・n型
半導体上部クラッド層、17・・・p型半導体キャップ
層、18・・・絶縁薄膜、18a・・・窓、19・・・
p型不純物饋域、20・・・上部電極。
Figure 1 is a perspective view of a 1x2 optical switch according to an embodiment of the present invention, Figure 2 is a sectional view taken along the line ■-■ in Figure 1, and Figure 3 is a 2x2 optical switch.
FIG. 4 is a sectional view taken along the line ■-IV of FIG. 3, FIG. 5 is a perspective view of a conventional 1×2 switch, and FIG. 7 is a plan view of another conventional example, and FIG. 8 is a cross-sectional view along the line V[-Vl.
It is a cross-sectional view along the -■ line. 11... Lower electrode, 12... N-type semiconductor substrate, 13
... n-type semiconductor lower cladding layer, 14 ... n-type semiconductor core layer, 15 ... p-type semiconductor thin layer, 16 ... n-type semiconductor upper cladding layer, 17 ... p-type semiconductor cap layer , 18... Insulating thin film, 18a... Window, 19...
p-type impurity region, 20...upper electrode;

Claims (4)

【特許請求の範囲】[Claims] (1)下部電極と;該下部電極の上に形成されたn型半
導体基板と;該n型半導体基板の上に形成されたn型半
導体下部クラッド層と;該n型半導体下部クラッド層の
上に形成されたn型半導体コア層と;該n型半導体コア
層の上に形成されたp型半導体薄層、該p型半導体薄層
上に形成されたn型半導体上部クラッド層および該n型
半導体上部クラッド層上に形成された半導体キャップ層
から成り、該半導体キャップ層の上面から前記p型半導
体薄層または該薄層内にまで至るp型不純物領域が一部
に形成されているリッジと;前記半導体キャップ層の上
面および前記n型半導体コア層の一部を被覆し、前記半
導体キャップ層に達する窓が形成されている絶縁薄膜と
;少なくとも前記窓の上に形成された上部電極とを備え
ていることを特徴とする導波路交差型光スイッチ。
(1) a lower electrode; an n-type semiconductor substrate formed on the lower electrode; an n-type semiconductor lower cladding layer formed on the n-type semiconductor substrate; and an n-type semiconductor lower cladding layer formed on the n-type semiconductor lower cladding layer. an n-type semiconductor core layer formed on the n-type semiconductor core layer; a p-type semiconductor thin layer formed on the n-type semiconductor core layer; an n-type semiconductor upper cladding layer formed on the p-type semiconductor thin layer; and the n-type semiconductor thin layer formed on the p-type semiconductor thin layer; a ridge consisting of a semiconductor cap layer formed on a semiconductor upper cladding layer, in which a p-type impurity region extending from the upper surface of the semiconductor cap layer to the p-type semiconductor thin layer or into the thin layer is formed; an insulating thin film that covers the upper surface of the semiconductor cap layer and a part of the n-type semiconductor core layer, and in which a window reaching the semiconductor cap layer is formed; and an upper electrode formed at least on the window. A cross-waveguide optical switch characterized by:
(2)前期p型不純物領域が拡散法または/およびイオ
ン注入法で形成されている請求項1記載の導波路交差型
光スイッチ。
(2) The waveguide crossing optical switch according to claim 1, wherein the p-type impurity region is formed by a diffusion method and/or an ion implantation method.
(3)前記半導体が、いずれも周期律表III、V族元素
から成る化合物半導体である請求項1記載の導波路交差
型光スイッチ。
(3) The waveguide crossing type optical switch according to claim 1, wherein the semiconductor is a compound semiconductor composed of elements of groups III and V of the periodic table.
(4)前期半導体がケイ素である請求項1記載の導波路
交差型光スイッチ。
(4) The waveguide crossing optical switch according to claim 1, wherein the semiconductor is silicon.
JP63183853A 1988-07-22 1988-07-22 Optical switch Pending JPH0233134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63183853A JPH0233134A (en) 1988-07-22 1988-07-22 Optical switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63183853A JPH0233134A (en) 1988-07-22 1988-07-22 Optical switch

Publications (1)

Publication Number Publication Date
JPH0233134A true JPH0233134A (en) 1990-02-02

Family

ID=16142973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63183853A Pending JPH0233134A (en) 1988-07-22 1988-07-22 Optical switch

Country Status (1)

Country Link
JP (1) JPH0233134A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285863A (en) * 1991-01-10 1994-02-15 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Engine compartment of a fork-lift truck

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285863A (en) * 1991-01-10 1994-02-15 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Engine compartment of a fork-lift truck

Similar Documents

Publication Publication Date Title
EP0543369B1 (en) Modulator or switch with vertically-coupled anti-resonant reflecting optical waveguides ("arrow") on silicon
JPS6371826A (en) Optical semiconductor device
JP3162424B2 (en) Waveguide photodetector and method of manufacturing the same
US5737350A (en) Semiconductor laser having multi-quantum barrier including complex barrier structure and method of making the semiconductor laser
JPS62174728A (en) Optical switch
JPH0233134A (en) Optical switch
JP2792826B2 (en) Optical switch and method of manufacturing the same
KR930009600B1 (en) Semiconductor device
JPH06130236A (en) Cross type optical switch
JPH03198392A (en) Manufacture of optical semiconductor integrated device
JP3346975B2 (en) Optical semiconductor device and method of manufacturing the same
JPH02184825A (en) Integrated semiconductor device having photoelectric switching element
KR950009631B1 (en) Internal total reflection type semiconductor optical switch
JPH05119359A (en) Substrate type optical switch and production thereof
JPH02298923A (en) Semiconductor optical switch
JPH02118620A (en) Optical switch
JPS60173519A (en) Semiconductor optical switch
JP2986034B2 (en) Semiconductor directional coupler
JPS63202722A (en) Optical switch
JPH02259731A (en) Optical waveguide device and method for using this device
JPH0545077B2 (en)
JPH03278030A (en) Total reflection type optical waveguide switch
JPH05204003A (en) Substrate type optical switch and its production
JPH09105959A (en) Optical switch
JPS6354234B2 (en)