JPH02278288A - ビデオ信号合成方式 - Google Patents
ビデオ信号合成方式Info
- Publication number
- JPH02278288A JPH02278288A JP1100940A JP10094089A JPH02278288A JP H02278288 A JPH02278288 A JP H02278288A JP 1100940 A JP1100940 A JP 1100940A JP 10094089 A JP10094089 A JP 10094089A JP H02278288 A JPH02278288 A JP H02278288A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- display timing
- subcarrier
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 title claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000003786 synthesis reaction Methods 0.000 claims description 15
- 238000001308 synthesis method Methods 0.000 claims description 4
- NPOJQCVWMSKXDN-UHFFFAOYSA-N Dacthal Chemical compound COC(=O)C1=C(Cl)C(Cl)=C(C(=O)OC)C(Cl)=C1Cl NPOJQCVWMSKXDN-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
メモリから読み出した画像をカラーのビデオ信号に合成
して送出するビデオ信号合成方式に関し、高安定度のク
ロックから発生した同期信号、サブキャリア、制御信号
をもとにＶＲＡＭから映像信号を読み出してカラーのビ
デオ信号に合成し、画質を向上させることを目的とし、 周波数安定度の高いクロックを発生するクロック発生部
と、このクロック発生部から入力されたクロックをもと
にＶＲＡＭから複数ピントを持つシリアルの映像信号（
デジタル）を読み出させる制御信号、およびビデオ信号
を合成するための同期信号（ＳＹＮＣ） 、サブキャリ
アを発生する表示タイミング発生部と、この表示タイミ
ング発生部から入力された制御信号によって複数ビット
を持つシリアルの映像信号（デジタル）を送出するＶＲ
ＡＭと、このＶＲＡＭから送出された映像信号および上
記表示タイミング発生部から入力されたサブキャリア信
号、同期信号（ＳＹＮＣ）をもとに、カラーのビデオ信
号を合成するビデオ信号合成部とを備え、このビデオ信
号合成部によって合成した後のカラーのビデオ信号を送
出するように構成する。
して送出するビデオ信号合成方式に関し、高安定度のク
ロックから発生した同期信号、サブキャリア、制御信号
をもとにＶＲＡＭから映像信号を読み出してカラーのビ
デオ信号に合成し、画質を向上させることを目的とし、 周波数安定度の高いクロックを発生するクロック発生部
と、このクロック発生部から入力されたクロックをもと
にＶＲＡＭから複数ピントを持つシリアルの映像信号（
デジタル）を読み出させる制御信号、およびビデオ信号
を合成するための同期信号（ＳＹＮＣ） 、サブキャリ
アを発生する表示タイミング発生部と、この表示タイミ
ング発生部から入力された制御信号によって複数ビット
を持つシリアルの映像信号（デジタル）を送出するＶＲ
ＡＭと、このＶＲＡＭから送出された映像信号および上
記表示タイミング発生部から入力されたサブキャリア信
号、同期信号（ＳＹＮＣ）をもとに、カラーのビデオ信
号を合成するビデオ信号合成部とを備え、このビデオ信
号合成部によって合成した後のカラーのビデオ信号を送
出するように構成する。
〔産業上の利用分野）
本発明は、メモリから読み出した画像をカラーのビデオ
信号に合成して送出するビデオ信号合成方式に関するも
のである。
信号に合成して送出するビデオ信号合成方式に関するも
のである。
〔従来の技術と発明が解決しようとする課題〕従来、パ
ソコンなどで画面をメモリに書き込み、これを読み出し
てカラーのビデオ信号に変換してデイスプレィ上に表示
する際、パソコンが持つクロックなどを使用してこれに
同期してメモリから信号を取り出してビデオ信号に変換
し、表示するようにしていた。このため、インタレース
が厳密に行われないと共に、サブキャリアと映像信号と
の間などの位相差によって画質低下を招くという問題が
あった。
ソコンなどで画面をメモリに書き込み、これを読み出し
てカラーのビデオ信号に変換してデイスプレィ上に表示
する際、パソコンが持つクロックなどを使用してこれに
同期してメモリから信号を取り出してビデオ信号に変換
し、表示するようにしていた。このため、インタレース
が厳密に行われないと共に、サブキャリアと映像信号と
の間などの位相差によって画質低下を招くという問題が
あった。
本発明は、高安定度のクロックから発生した同期信号、
サブキャリア、制御信号をもとにＶＲＡＭから映像信号
を読み出してカラーのビデオ信号に合成し、画質を向上
させることを目的としている。
サブキャリア、制御信号をもとにＶＲＡＭから映像信号
を読み出してカラーのビデオ信号に合成し、画質を向上
させることを目的としている。
第１図を参照して課題を解決する手段を説明する。
第１図において、クロック発生部１は、高安定度のクロ
ックを発生するものである。
ックを発生するものである。
表示タイミング発生部２は、クロック発生部ｌから入力
されたクロックをもとにＶＲＡＭ３から複数ビットを持
つシリアルの映像信号（デジタル）を読み出させる制御
信号、更にカラーのビデオ信号を合成するためのサブキ
ャリア、同期信号（ＳＹＮＣ）を発生するものである。
されたクロックをもとにＶＲＡＭ３から複数ビットを持
つシリアルの映像信号（デジタル）を読み出させる制御
信号、更にカラーのビデオ信号を合成するためのサブキ
ャリア、同期信号（ＳＹＮＣ）を発生するものである。
ＶＲＡＭ３は、表示タイミング発生部２から入力された
制御信号によって複数ビットを持つシリアルの映像信号
（デジタル）を送出するものである。
制御信号によって複数ビットを持つシリアルの映像信号
（デジタル）を送出するものである。
ＤＡＣ４ば、ディジタルの映像信号をアナログの映像信
号に変換するものである。
号に変換するものである。
ビデオ信号合成部５ば、ＶＲＡＭ３から送出され、ＤＡ
Ｃ４によってアナログに変換された映像信号（ＲＧＢ）
、および表示タイミング発生部２から入力されたサブ
キャリア信号、同期信号（ＳＹＮＣ）をもとに、カラー
のビデオ信号を合成するものである。
Ｃ４によってアナログに変換された映像信号（ＲＧＢ）
、および表示タイミング発生部２から入力されたサブ
キャリア信号、同期信号（ＳＹＮＣ）をもとに、カラー
のビデオ信号を合成するものである。
本発明は、第１図に示すように、クロック発生部工から
入力されたクロックをもとに、表示タイミング発生部２
が制御信号をＶＲＡＭ３に入力してシリアルの複数ビッ
トを持つ映像信号をＤＡＣ４に入力し、アナログの映像
信号（ＲＧＢ）に変換してビデオ信号合成部５に入力さ
せると共に、表示タイミング発生部２が発生させたサブ
キャリア、同期信号（ＳＹＮＣ）をビデオ信号合成部５
に入力し、ビデオ信号合成部５がこれらをもとにカラー
のビデオ信号に合成して出力するようにしている。
入力されたクロックをもとに、表示タイミング発生部２
が制御信号をＶＲＡＭ３に入力してシリアルの複数ビッ
トを持つ映像信号をＤＡＣ４に入力し、アナログの映像
信号（ＲＧＢ）に変換してビデオ信号合成部５に入力さ
せると共に、表示タイミング発生部２が発生させたサブ
キャリア、同期信号（ＳＹＮＣ）をビデオ信号合成部５
に入力し、ビデオ信号合成部５がこれらをもとにカラー
のビデオ信号に合成して出力するようにしている。
従って、ＶＲＡＭ３から制御信号をもとに読み出した映
像信号について、更に同期信号およびサブキャリアによ
ってカラーのビデオ信号に合成して出力することにより
、送出するビデオ信号についてインタレースを行うと共
にサブキャリアと映像信号との間などの位相を正確に保
持させ、画質を向上させることが可能となる。
像信号について、更に同期信号およびサブキャリアによ
ってカラーのビデオ信号に合成して出力することにより
、送出するビデオ信号についてインタレースを行うと共
にサブキャリアと映像信号との間などの位相を正確に保
持させ、画質を向上させることが可能となる。
（作用〕
〔実施例〕
次に、第１図から第５図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第１図において、クロック発生部１は、高安定度のクロ
ックを発生するものである。このクロックをもとにサブ
キャリ？ （３，５７９５４５ＭＨ２，通称３．５８Ｍ
Ｈ２）などを発生するために、発生されるクロックに高
安定度が要求されるものである。
ックを発生するものである。このクロックをもとにサブ
キャリ？ （３，５７９５４５ＭＨ２，通称３．５８Ｍ
Ｈ２）などを発生するために、発生されるクロックに高
安定度が要求されるものである。
表示タイミング発生部２ば、入力されたクロ・７りをも
とに制御信号（＊ＲＡＳ、＊ＣＡＳＳＳＡＳ％＊ＡＣＫ
、＊ＬＤ、＊ＳＦＴなど）、およびサブキャリア、同期
信号（ＳＹＮＣ）などを発生するものである（第２図、
第３図参照）。
とに制御信号（＊ＲＡＳ、＊ＣＡＳＳＳＡＳ％＊ＡＣＫ
、＊ＬＤ、＊ＳＦＴなど）、およびサブキャリア、同期
信号（ＳＹＮＣ）などを発生するものである（第２図、
第３図参照）。
ＶＲＡＭ （ビデオＲＡＭ）３は、例えばデュアルポー
トＲＡＭであって、ＣＰＵから並列にＲＡＭ部にデータ
を書き込むことができると共に、このＲＡＭ部から読み
だしたデータ（例えば３２ビツト幅のデータ）を１ビク
セルの色情報を表す１５ビツトにして、送出する構造を
持つビデオＲＡＭである（第２図、第３図参照）。
トＲＡＭであって、ＣＰＵから並列にＲＡＭ部にデータ
を書き込むことができると共に、このＲＡＭ部から読み
だしたデータ（例えば３２ビツト幅のデータ）を１ビク
セルの色情報を表す１５ビツトにして、送出する構造を
持つビデオＲＡＭである（第２図、第３図参照）。
ＤＡＣ（ＤＡコンバータ）４ば、デジタルの映像信号を
アナログの映像信号（ＲＧＢ）に変換するものである。
アナログの映像信号（ＲＧＢ）に変換するものである。
ビデオ信号合成部５ば、入力された映像信号、サブキャ
リア、同期信号（ＳＹＮＣ）をもとに、カラーのビデオ
信号（ＮＴＣ３方式のビデオ信号）を合成するものであ
る。
リア、同期信号（ＳＹＮＣ）をもとに、カラーのビデオ
信号（ＮＴＣ３方式のビデオ信号）を合成するものであ
る。
次に、第２図から第５図を用いて第１図構成および動作
を順次詳細に説明する。
を順次詳細に説明する。
第２図は映像信号の読み出し構成例を示し、第３図は映
像信号の読み出し説明図を示す、ここで、表示タイミン
グ発生部２、ＶＲＡＭ３、ＤＡＣ４は、第１図に示すと
同じものを表す。
像信号の読み出し説明図を示す、ここで、表示タイミン
グ発生部２、ＶＲＡＭ３、ＤＡＣ４は、第１図に示すと
同じものを表す。
第２図において、表示タイミング発生部２ば、クロック
発生部１から入力されたクロックをもとに制御信号とし
て、＊ＲＡＳ、＊ＣＡＳ、５ＡＳ（サムアクセスストロ
ーブ、ＳＡＭからデータを取り出す信号）をＶＲＡＭ３
を構成するＲＡＭ３−１に入力すると共に、本ＡＣＫ、
＊ＬＤ、＊ＳＦＴをシフトレジスタ３−２に入力する（
第２図、第３図（イ）参照）、また、サブキャリア、同
期信号（ＳＹＮＣ’）を図示外のビデオ信号合成部５に
入力する。
発生部１から入力されたクロックをもとに制御信号とし
て、＊ＲＡＳ、＊ＣＡＳ、５ＡＳ（サムアクセスストロ
ーブ、ＳＡＭからデータを取り出す信号）をＶＲＡＭ３
を構成するＲＡＭ３−１に入力すると共に、本ＡＣＫ、
＊ＬＤ、＊ＳＦＴをシフトレジスタ３−２に入力する（
第２図、第３図（イ）参照）、また、サブキャリア、同
期信号（ＳＹＮＣ’）を図示外のビデオ信号合成部５に
入力する。
ＶＲＡＭ３を構成するＲＡＭ３−１は、＊ＲＡＳ、＊Ｃ
ＡＳ、ＳＡＳの入力に対応して、３２ビツトのデータを
シフトレジスタ３−３に転送するものである（第３図（
イ）参照）、ここで、第３図（ロ）に示すように、ＲＡ
Ｍ３−１から読み出されてＳＡＭ３−２にセットされた
３２ビツトのデータが、ＳＡＳに対応してシリアルにＳ
Ｄ（シリアルデータバス）を介してシフトレジスタ３−
３に転送されてセントされる。
ＡＳ、ＳＡＳの入力に対応して、３２ビツトのデータを
シフトレジスタ３−３に転送するものである（第３図（
イ）参照）、ここで、第３図（ロ）に示すように、ＲＡ
Ｍ３−１から読み出されてＳＡＭ３−２にセットされた
３２ビツトのデータが、ＳＡＳに対応してシリアルにＳ
Ｄ（シリアルデータバス）を介してシフトレジスタ３−
３に転送されてセントされる。
ＶＲＡＭ３を構成するシフトレジスタ３−３は、セント
された３２ビツトを２つのグループに分け、１つの１６
ビツトのうちの１５ビツトを１ピクセルの映像信号（デ
ジタル、ＲＧＢ各５ビット）としてＤＡＣ４に送出する
ものである。
された３２ビツトを２つのグループに分け、１つの１６
ビツトのうちの１５ビツトを１ピクセルの映像信号（デ
ジタル、ＲＧＢ各５ビット）としてＤＡＣ４に送出する
ものである。
ＤＡＣ４ば、入力された１５ビツトの映像信号（デジタ
ル゛）について、５ビツトづつアナログの映像信号（Ｒ
，Ｇ、Ｂ）に変換するものである。
ル゛）について、５ビツトづつアナログの映像信号（Ｒ
，Ｇ、Ｂ）に変換するものである。
以上の動作によって、表示タイミング発生部２から入力
された制御信号をもとに、ＶＲＡＭ３からデジタルの映
像信号をピクセル単位に読み出し、これをＤＡＣ４によ
ってアナログの映像信号（Ｒ。
された制御信号をもとに、ＶＲＡＭ３からデジタルの映
像信号をピクセル単位に読み出し、これをＤＡＣ４によ
ってアナログの映像信号（Ｒ。
Ｇ、Ｂ）に変換するようにしている。
第３図（イ）は第２図構成の動作波形図を示し、第３図
（ロ）ばデュアルポートＲＡＭの構造を示す。
（ロ）ばデュアルポートＲＡＭの構造を示す。
次に、第４図はビデオ信号合成説明図を示す。
第４図（イ）において、サブキャリアは、３゜５８ＨＨ
ｚＯ色信号副搬送波である。
ｚＯ色信号副搬送波である。
同期信号（ＳＹＮＣ，１５，７５ＫＨｚ）は、ＮＴＳＣ
方式による水平方向の同期信号である。
方式による水平方向の同期信号である。
映像信号（ＲＧＢ）は、第２図ＤＡＣ４によってアナロ
グに変換された後の映像信号である。
グに変換された後の映像信号である。
ビデオ信号は、サブキャリア、同期信号（ＳＹＮＣ）、
映像信号（ＲＧＢ）をもとに、ＮＴＳＣ方式の規格に合
致するように図示模式的に表したように合成した信号で
ある。
映像信号（ＲＧＢ）をもとに、ＮＴＳＣ方式の規格に合
致するように図示模式的に表したように合成した信号で
ある。
第４図（ロ）は、サブキャリア、同期信号（ＳＹＮＣ）
、および映像信号を入力とし、ビデオ信号を出力する
ビデオ信号合成部５の動作を模式的に表したものである
。
、および映像信号を入力とし、ビデオ信号を出力する
ビデオ信号合成部５の動作を模式的に表したものである
。
第５図ば、表示タイミング発生部２により出力されるサ
ブキャリアと同期信号の関係図を示す。
ブキャリアと同期信号の関係図を示す。
同期信号は、Ｃ０ＬＯＩ？ ＦＩＥＬ［ｌ ｌ、３・・
・におけるものと、Ｃ０ＬＯＲＦＩＥＬＤ ２．４・・
・におけるものとの間に、図示のようにインクレースさ
れるように構成されている。また、サブキャリアは、ｃ
ｏｔ。
・におけるものと、Ｃ０ＬＯＲＦＩＥＬＤ ２．４・・
・におけるものとの間に、図示のようにインクレースさ
れるように構成されている。また、サブキャリアは、ｃ
ｏｔ。
１ｉ ＦＩＥＬＤ １．２．３に示すように、イタレー
スに対応して位相が順次９０°づつずれ、Ｃ０ＬＯＲＦ
ＩＥＬＤ４で元の位相に戻るように構成されている（Ｎ
ＴＳＣ方式）。
スに対応して位相が順次９０°づつずれ、Ｃ０ＬＯＲＦ
ＩＥＬＤ４で元の位相に戻るように構成されている（Ｎ
ＴＳＣ方式）。
尚、本実施例は、ＮＴＳＣ方式について説明したが、Ｐ
ＡＬ、ＳＥＣＡＭなどの他の方式についても同様に実施
するようにしてもよい。
ＡＬ、ＳＥＣＡＭなどの他の方式についても同様に実施
するようにしてもよい。
中リアによってカラーのビデオ信号に合成して出力する
構成を採用しているため、送出するビデオ信号について
インタレースを行うと共にサブキャリアおよび映像信号
の間などの位相を正確に保持させ、画質を向上させるこ
とができる。
構成を採用しているため、送出するビデオ信号について
インタレースを行うと共にサブキャリアおよび映像信号
の間などの位相を正確に保持させ、画質を向上させるこ
とができる。
第１図は本発明の１実施例構成図、第２図は映像信号の
読出し構成例、第３図は映像信号の続出し説明図、第４
図はビデオ信号合成説明図、第５図は表示タイミング発
生部より出力されるサブキャリアと同期信号の関係図を
示す。 図中、１はクロンク発生部、２ば表示タイミング発生部
、３はＶＲＡＭ （映像信号発生部）、４ばＤＡＣ１５
ばビデオ信号合成部を表す。 〔発明の効果〕
読出し構成例、第３図は映像信号の続出し説明図、第４
図はビデオ信号合成説明図、第５図は表示タイミング発
生部より出力されるサブキャリアと同期信号の関係図を
示す。 図中、１はクロンク発生部、２ば表示タイミング発生部
、３はＶＲＡＭ （映像信号発生部）、４ばＤＡＣ１５
ばビデオ信号合成部を表す。 〔発明の効果〕
Claims (1)
- 【特許請求の範囲】 メモリから読み出した画像をカラーのビデオ信号に合成
して送出するビデオ信号合成方式において、 周波数安定度の高いクロックを発生するクロック発生部
（１）と、 このクロック発生部（１）から入力されたクロックをも
とにＶＲＡＭ（３）から複数ビットを持つシリアルの映
像信号（デジタル）を読み出させる制御信号、およびビ
デオ信号を合成するための同期信号（ＳＹＮＣ）、サブ
キャリアを発生する表示タイミング発生部（２）と、 この表示タイミング発生部（２）から入力された制御信
号によって複数ビットを持つシリアルの映像信号（デジ
タル）を送出するＶＲＡＭ（３）と、このＶＲＡＭ（３
）から送出された映像信号および上記表示タイミング発
生部（２）から入力されたサブキャリア信号、同期信号
（ＳＹＮＣ）をもとに、カラーのビデオ信号を合成する
ビデオ信号合成部（５）とを備え、 このビデオ信号合成部（５）によって合成した後のカラ
ーのビデオ信号を送出するように構成したことを特徴と
するビデオ信号合成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100940A JPH02278288A (ja) | 1989-04-20 | 1989-04-20 | ビデオ信号合成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100940A JPH02278288A (ja) | 1989-04-20 | 1989-04-20 | ビデオ信号合成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278288A true JPH02278288A (ja) | 1990-11-14 |
Family
ID=14287350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100940A Pending JPH02278288A (ja) | 1989-04-20 | 1989-04-20 | ビデオ信号合成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278288A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122034A (en) * | 1978-03-15 | 1979-09-21 | Toshiba Corp | Reproductive screen coloring display unit |
| JPS54122031A (en) * | 1978-03-15 | 1979-09-21 | Toshiba Corp | Television screen display unit |
| JPS54128627A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Display unit for television screen |
| JPS5526792A (en) * | 1978-08-17 | 1980-02-26 | Toshiba Corp | Television screen display unit |
| JPS59131979A (ja) * | 1982-09-29 | 1984-07-28 | テキサス・インスツルメンツ・インコ−ポレイテツド | 直列／並列アクセスメモリを使用するビデオデイスプレイ装置 |
| JPS61233782A (ja) * | 1985-04-10 | 1986-10-18 | 日本ビクター株式会社 | Ｐａｌ方式カラ−映像信号発生器 |
| JPS62106496A (ja) * | 1985-11-05 | 1987-05-16 | 日本電気株式会社 | グラフイツクデイスプレイコントロ−ラを使つた複合映像信号発生回路 |
-
1989
- 1989-04-20 JP JP1100940A patent/JPH02278288A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122034A (en) * | 1978-03-15 | 1979-09-21 | Toshiba Corp | Reproductive screen coloring display unit |
| JPS54122031A (en) * | 1978-03-15 | 1979-09-21 | Toshiba Corp | Television screen display unit |
| JPS54128627A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Display unit for television screen |
| JPS5526792A (en) * | 1978-08-17 | 1980-02-26 | Toshiba Corp | Television screen display unit |
| JPS59131979A (ja) * | 1982-09-29 | 1984-07-28 | テキサス・インスツルメンツ・インコ−ポレイテツド | 直列／並列アクセスメモリを使用するビデオデイスプレイ装置 |
| JPS61233782A (ja) * | 1985-04-10 | 1986-10-18 | 日本ビクター株式会社 | Ｐａｌ方式カラ−映像信号発生器 |
| JPS62106496A (ja) * | 1985-11-05 | 1987-05-16 | 日本電気株式会社 | グラフイツクデイスプレイコントロ−ラを使つた複合映像信号発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146345B1 (ko) | 수퍼임포즈장치 | |
| US5455628A (en) | Converter to convert a computer graphics signal to an interlaced video signal | |
| JPH087567B2 (ja) | 画像表示装置 | |
| JPH09107557A (ja) | コンピュータビデオ信号からテレビジョンカラー副搬送波周波数信号を導出する装置及び方法 | |
| US4745462A (en) | Image storage using separately scanned color component variables | |
| JP4445122B2 (ja) | ２タップ／３タップフリッカフィルタリングのためのシステム及び方法 | |
| US6552750B1 (en) | Apparatus for improving the presentation of graphics data on a television display | |
| JPH04299687A (ja) | テレビジョン方式変換装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JPH02278288A (ja) | ビデオ信号合成方式 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2558347B2 (ja) | ビデオ信号合成方式 | |
| TWI288393B (en) | Signal processing apparatus and image output apparatus | |
| US5485218A (en) | Image processor for producing even field video data based on odd field video data | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JPH0833716B2 (ja) | 映像信号変換装置 | |
| JPH01126686A (ja) | ビデオ合成装置 | |
| JPH074023B2 (ja) | テレビ画像拡大方法 | |
| JPH0359696A (ja) | 画像信号の合成装置 | |
| JPS61146088A (ja) | 画像合成装置 | |
| JP2830954B2 (ja) | テレビジョン信号処理装置 | |
| KR970019420A (ko) | 커서 디스플레이 회로 | |
| JPH05284508A (ja) | 異種映像信号間の変換合成信号処理装置 | |
| JPH0281093A (ja) | 画面合成装置 |