JPH02272774A - Active matrix circuit board - Google Patents

Active matrix circuit board

Info

Publication number
JPH02272774A
JPH02272774A JP9282689A JP9282689A JPH02272774A JP H02272774 A JPH02272774 A JP H02272774A JP 9282689 A JP9282689 A JP 9282689A JP 9282689 A JP9282689 A JP 9282689A JP H02272774 A JPH02272774 A JP H02272774A
Authority
JP
Japan
Prior art keywords
film
electrode
conductive film
transparent conductive
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9282689A
Other languages
Japanese (ja)
Inventor
Eiji Matsuzaki
永二 松崎
Takao Takano
隆男 高野
Toshiyuki Koshimo
敏之 小下
Yoshifumi Yoritomi
頼富 美文
Akihiro Kenmochi
釼持 秋広
Mitsuo Nakatani
中谷 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9282689A priority Critical patent/JPH02272774A/en
Publication of JPH02272774A publication Critical patent/JPH02272774A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To manufacture a transparent conductive film while protecting it against etchant, etc., by laminating a conductive film which can be selectively etched on the transparent conductive film, and forming in a multilayer structure of the conductive film including a layer formed of aluminum film. CONSTITUTION:A drain bus line 9 is formed in a multilayer structure in which wirings of a metal film 92 made of aluminum, etc., are laminated on wirings made of a transparent conductive film 97 and a metal film 91 such as a chromium film, etc., and the wiring width of the film 92 is formed to be larger than wirings made of the films 97, 91. At the drain and source electrodes 5, 6 of a thin film transistor 89, patterns 51, 61 formed of the same material as that of the film 92 of the drain bus line 9 are extended from the pattern made of the films 97, 7 and conductive films 521, 621, and a drain electrode 5, a source electrode 6 are electrically connected with a semiconductor film 4. With this structure, after the film 97 is photoetched, a defect due to a remaining foreign material can be alleviated, and the transparent conductive film can be protected against medicines such as etchant, developer, etc.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非晶質シリコン薄膜トランジスタをスイッチン
グ素子としたアクティブマトリクス回路基板とその製造
方法ならびにそれを用いた画像表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix circuit board using amorphous silicon thin film transistors as switching elements, a method for manufacturing the same, and an image display device using the same.

〔従来の技術〕[Conventional technology]

軽量・薄型・低消費電力・フルカラー表示等の特長を有
する液晶表示装置の大容量化・高画質化のために、非晶
質シリコン薄膜トランジスタをスイッチング素子とした
アクティブマトリクス回路基板を用いた液晶表示装置が
実用化された。
Liquid crystal display devices that use active matrix circuit boards with amorphous silicon thin film transistors as switching elements are used to increase capacity and improve image quality of liquid crystal display devices, which have features such as being lightweight, thin, low power consumption, and full-color display. was put into practical use.

第4図に、非晶質シリコントランジスタ(アクティブマ
トリクス回路基板の一部)の構造とその製造プロセスの
一例を示す。この種のものについては、例えば、エレク
トロニクス レター 19.第506頁から第507頁
(1983年)(Electronics Lett、
19,506〜507(1983))において論じられ
ている。第4図では、製造プロセスを途中から示してい
る。図において、1はガラス板等の絶縁性基板を、2は
クロム等の金属膜からなるゲート電極(第1の電極)を
、3はシリコン窒化膜等の絶縁性薄膜からなるゲート絶
縁膜を、4は非晶質シリコン膜からなる半導体膜を、4
1と51.61はリン等を添加した非晶質シリコン膜か
らなるn型の半導体膜を、52と62はアルミニウム等
の金属膜からなるドレイン電極あるいはソース電極(第
2.第3の電極)を、7は表示画素電極を、1oはフォ
トレジストを示す。以下、薄膜トランジスタ部を中心に
、アクティブマトリクス回路基板の代表的な製造プロセ
スの概略を第4図により説明する。
FIG. 4 shows an example of the structure of an amorphous silicon transistor (part of an active matrix circuit board) and its manufacturing process. For this kind of thing, see, for example, Electronics Letter 19. Pages 506 to 507 (1983) (Electronics Lett,
19, 506-507 (1983)). FIG. 4 shows the manufacturing process from the middle. In the figure, 1 is an insulating substrate such as a glass plate, 2 is a gate electrode (first electrode) made of a metal film such as chromium, and 3 is a gate insulating film made of an insulating thin film such as a silicon nitride film. 4 is a semiconductor film made of an amorphous silicon film;
1 and 51.61 are n-type semiconductor films made of an amorphous silicon film doped with phosphorus, etc., and 52 and 62 are drain electrodes or source electrodes (second and third electrodes) made of metal films such as aluminum. , 7 represents a display pixel electrode, and 1o represents a photoresist. Hereinafter, a typical manufacturing process for an active matrix circuit board will be outlined with reference to FIG. 4, focusing on the thin film transistor section.

(イ)tIA縁性縁板基板1上パッタリング法等により
、クロム等の金属膜を成膜し、周知のフォトエツチング
工程を用いてゲート電極パターン2を形成する。次いで
、プラズマCVD法等により、ゲート絶縁膜3としてシ
リコン窒化膜、半導体膜4として非晶質シリコン膜、n
型の半導体膜41としてリンを添加した非晶質シリコン
膜を連続成膜する。周知のフォトレジスト工程とCF、
hやSF、を含むガスを用いたドライエツチングにより
、非晶質シリコン膜の島状パターン4を形成する。
(a) A metal film such as chromium is formed on the tIA edge plate substrate 1 by a sputtering method or the like, and a gate electrode pattern 2 is formed using a well-known photoetching process. Next, a silicon nitride film is formed as the gate insulating film 3, an amorphous silicon film is formed as the semiconductor film 4, and an n
An amorphous silicon film doped with phosphorus is continuously formed as a mold semiconductor film 41 . Well-known photoresist process and CF,
An island pattern 4 of an amorphous silicon film is formed by dry etching using a gas containing h and SF.

(ロ)ゲート電極2と接続されたグー1−バスライン(
図示せず)の外部電気回路との接続端子を出すために、
ゲート絶縁膜3のフォトエツチングを行う。
(b) Goo 1-bus line connected to gate electrode 2 (
(not shown) to bring out connection terminals with external electrical circuits.
Photoetching of the gate insulating film 3 is performed.

(ハ)スパッタリング法等により、酸化スズと酸化イン
ジウムからなる透明導電膜を成膜し1周知のフォトエツ
チング工程により表示画素電極パターン7を形成する。
(c) A transparent conductive film made of tin oxide and indium oxide is formed by sputtering or the like, and a display pixel electrode pattern 7 is formed by a well-known photoetching process.

(ニ)スパッタリング法等により、アルミニウム等の金
属膜を成膜する。次いで、周知のフォトエツチング工程
により、トレイン電極5とソース電極6のパターンを形
成し、CF4やSF、を含むガスを用いたドライエツチ
ングにより、薄膜トランジスタのチャネル上に存在する
n型の非晶質シリコン膜を除去して電極部のオーミック
接触51と61を分離する。図ではフォトレジストを除
去する前の状態を示している。
(d) A metal film such as aluminum is formed by a sputtering method or the like. Next, patterns for the train electrode 5 and source electrode 6 are formed by a well-known photoetching process, and the n-type amorphous silicon present on the channel of the thin film transistor is etched by dry etching using a gas containing CF4 or SF. The membrane is removed to separate the ohmic contacts 51 and 61 of the electrode section. The figure shows the state before the photoresist is removed.

以上で第4図に示した薄膜トランジスタ(アクティダマ
1−リクス回路基板)が完成する。
With the above steps, the thin film transistor (Actidama 1-RIX circuit board) shown in FIG. 4 is completed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、表示画素電極に用いる透明導電膜の耐
薬品性、透明導電膜パターン形成後に成膜されるドレイ
ン電極やソース電極、バスラインを形成する導電膜(バ
スラインの低抵抗化のためにアルミニウム系の薄膜を用
いることが多い)との相性については配慮がされておら
ず、場合によっては、下記状況によりしどか不良が発生
し易いという問題があった。
The above conventional technology has been developed to improve chemical resistance of transparent conductive films used for display pixel electrodes, drain electrodes and source electrodes that are formed after forming a transparent conductive film pattern, and conductive films that form bus lines (to reduce the resistance of bus lines). No consideration has been given to compatibility with aluminum-based thin films (in which aluminum-based thin films are often used), and in some cases, there has been a problem in that under the following circumstances, deterioration is likely to occur.

(1)前記透明導電膜パターンが薬品(たとえば、アル
ミニウム膜のエツチング液等)により犯されることがあ
る。
(1) The transparent conductive film pattern may be damaged by chemicals (for example, an etching solution for aluminum film, etc.).

(2)前記透明導電膜パターンとアルミニウム膜を共存
させ、アルミニウム膜のパターン化にポジ型のフォトレ
ジストを用いた場合、レジスI−現像時に電池作用によ
り前記透明導電膜パターンが腐蝕する。
(2) When the transparent conductive film pattern and the aluminum film coexist and a positive photoresist is used to pattern the aluminum film, the transparent conductive film pattern is corroded by battery action during resist I development.

(3)前記透明導電膜パターン形成後の清浄化が難しく
、ドレイン電極やソース電極、バスラインに用いる前記
導電膜にピンホールが多発することがある。
(3) Cleaning after forming the transparent conductive film pattern is difficult, and pinholes may occur frequently in the conductive film used for drain electrodes, source electrodes, and bus lines.

本発明の目的は、透明導電膜を保護しながら製造でき、
かつ、透明導電膜とその上に成膜する薄膜との相性を良
くするアクティブマトリクス基板の構造とその製造方法
ならびにそれを用いた画像表示装置を提供することにあ
る。
The object of the present invention is to be able to manufacture a transparent conductive film while protecting it,
Another object of the present invention is to provide a structure of an active matrix substrate that improves compatibility between a transparent conductive film and a thin film formed thereon, a method for manufacturing the same, and an image display device using the same.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、上記目的を達成するために、(a)  ドレ
インバスラインを構成する低抵抗材料であるアルミニウ
ム系薄膜と酸化インジウムや酸化スズからなる透明導電
膜の間に化学的に安定で前記透明導電膜との選択エツチ
ングの可能な導電膜を挿入し、 (b)前記透明導電膜と挿入する前記導電膜を順次連続
成膜し、この重ね膜を単一膜のように取り扱い、同一フ
ォトエツチング工程により表示画素電極およびバスライ
ンの第1層目を作製し、(c)アルミニウム系薄膜層を
含む少なくともIWJ以上の多層膜により、ゲートバス
ラインやドレイン電極、ソース電極を形成した後に表示
画素電極上の不透明な導電膜を除去する、 ようにしたものである。
In order to achieve the above object, the present invention provides (a) a chemically stable and transparent conductive film between an aluminum-based thin film, which is a low-resistance material constituting a drain bus line, and a transparent conductive film made of indium oxide or tin oxide; Inserting a conductive film that can be selectively etched with the conductive film; (b) sequentially forming the transparent conductive film and the conductive film to be inserted, handling this overlapping film as a single film, and performing the same photo-etching; The first layer of the display pixel electrode and the bus line is produced by the process, and (c) the gate bus line, drain electrode, and source electrode are formed by a multilayer film of at least IWJ or more including an aluminum-based thin film layer, and then the display pixel electrode is formed. The upper opaque conductive film is removed.

〔作用〕[Effect]

酸化インジウムと/あるいは酸化スズからなる透明導電
膜のフォトエツチングにより表示画素電極およびバスラ
インを形成する前に前記透明導電膜を被覆するように成
膜した導電膜(金属膜)は。
A conductive film (metal film) is formed to cover a transparent conductive film made of indium oxide and/or tin oxide before forming display pixel electrodes and bus lines by photoetching the transparent conductive film.

前記透明導電膜のフォトエツチング工程による異物発生
を防ぎ、透明導電膜の表面を保護しているので、前記透
明導電膜上に成膜した薄膜におけるピンホール発生を著
しく低減し、アルミニウム膜のエツチング液やポジレジ
スト現像液等の薬品による前記透明導電膜の腐蝕を防止
できる効果がある。
Since the generation of foreign matter during the photo-etching process of the transparent conductive film is prevented and the surface of the transparent conductive film is protected, the occurrence of pinholes in the thin film formed on the transparent conductive film is significantly reduced, and the etching solution for the aluminum film is This has the effect of preventing corrosion of the transparent conductive film caused by chemicals such as a positive resist developer and the like.

〔実施例〕〔Example〕

実施例1 以下、本発明の一実施例を第1図〜第2図により説明す
る。
Example 1 An example of the present invention will be described below with reference to FIGS. 1 and 2.

第1図(、)は非晶質シリコン薄膜トランジスタを用い
たアクティブマトリクス回路の等価回路を、同図(b)
は薄膜トランジスタのアクティブマトリクス回路基板内
における断面図を、同図(c)はアクティブマトリクス
回路基板内のドレインバスラインの同図(a)のA−A
方向の断面図を示す。図において、1はガラス板等の絶
縁性基板を、2はクロム等の金属膜からなるゲート電極
を、3はシリコン窒化膜等シリコン系絶縁薄膜からなる
ゲートl/IA縁膜を、4は非晶質シリコン膜からなる
半導体膜を、51と61はリンを添加したn型の非晶質
シリコン膜からなる半導体膜を、5はドレイン電極を、
6はソース電極を、7は酸化スズや酸化インジウムから
なる表示画素電極を、97は表示画素電極と同一透明導
電膜からなるドレインバスラインの一部を、521と6
21はクロム膜等前記透明導電膜との選択エツチングの
可能な金属膜を、522と622はアルミニウム等の低
抵抗金属膜を、8はゲートバスラインを、9はドレイン
バスラインを、91は521や621と同一材料による
ドレインバスラインを植成する層を、92は522や6
22と同一材料によるドレインバスラインを構成する層
を−25は液晶を、89は薄膜トランジスタを示す。本
実施例では、以下のところに本発明を適用している。
Figure 1 (,) shows the equivalent circuit of an active matrix circuit using amorphous silicon thin film transistors, and Figure 1 (b) shows the equivalent circuit of an active matrix circuit using amorphous silicon thin film transistors.
is a cross-sectional view of the thin film transistor in the active matrix circuit board, and figure (c) is a cross-sectional view of the drain bus line in the active matrix circuit board, taken along line A-A in figure (a).
A cross-sectional view of the direction is shown. In the figure, 1 is an insulating substrate such as a glass plate, 2 is a gate electrode made of a metal film such as chromium, 3 is a gate l/IA edge film made of a silicon-based insulating thin film such as a silicon nitride film, and 4 is a non-containing insulating substrate. A semiconductor film made of a crystalline silicon film, 51 and 61 a semiconductor film made of an n-type amorphous silicon film doped with phosphorus, 5 a drain electrode,
6 is a source electrode, 7 is a display pixel electrode made of tin oxide or indium oxide, 97 is a part of a drain bus line made of the same transparent conductive film as the display pixel electrode, 521 and 6
21 is a metal film such as a chromium film that can be selectively etched with the transparent conductive film, 522 and 622 are low resistance metal films such as aluminum, 8 is a gate bus line, 9 is a drain bus line, 91 is 521 92 is a layer for implanting a drain bus line made of the same material as 522 and 621.
The layer constituting the drain bus line is made of the same material as 22, -25 is a liquid crystal, and 89 is a thin film transistor. In this embodiment, the present invention is applied to the following points.

(1)ドレインバスラインを透明導電膜97とクロム膜
等金属膜91からなる配線(第1の配線)上にアルミニ
ウム膜等の金属膜92からなる配線(第2の配線)を積
層した多層構造としている。
(1) The drain bus line has a multilayer structure in which a wiring made of a metal film 92 such as an aluminum film (second wiring) is laminated on a wiring made of a transparent conductive film 97 and a metal film 91 such as a chromium film (first wiring) It is said that

(2)ドレインバスラインにおいて、アルミニウム膜等
の金属膜92からなる配線(第2の配線)の配、線幅を
透明導電膜97とクロム膜等金属膜91からなる配線(
第1の配線)より大きくしている。
(2) In the drain bus line, the wiring (second wiring) made of a metal film 92 such as an aluminum film and the line width are changed to the wiring (second wiring) made of a transparent conductive film 97 and a metal film 91 such as a chromium film.
(first wiring).

(3)薄膜トランジスタのドレイン電極(第2の電極)
とソース電極(第3の電極)において、透明導電膜97
,7と第1の導電膜521,621からなるパターンよ
りドレインバスライン9の第2の配線を構成する導電膜
92と同一材料で形成したパターン51.61をはみだ
させ、ドレイン電極とソース電極と半導体膜の電気的接
触とした。
(3) Drain electrode (second electrode) of thin film transistor
and a source electrode (third electrode), a transparent conductive film 97
, 7 and the first conductive films 521, 621, the patterns 51 and 61 formed of the same material as the conductive film 92 constituting the second wiring of the drain bus line 9 are made to protrude from the pattern consisting of the drain electrode and the source. This was used as an electrical contact between the electrode and the semiconductor film.

以下、第2図により第1図に示したアクティブマトリク
ス回路基板の製造プロセスの概略を薄膜トランジスタを
中心に説明する。
Hereinafter, with reference to FIG. 2, an outline of the manufacturing process of the active matrix circuit board shown in FIG. 1 will be explained, focusing on thin film transistors.

(A)ガラス板等の絶縁性基板1上に、クロム(Cr)
膜等の金属膜をスパッタリング法等により成膜し、周知
のフォトエツチング工程によりゲート電極(第1の電極
)2のパターンヲ形成する。
(A) Chromium (Cr) on an insulating substrate 1 such as a glass plate
A metal film such as a film is formed by a sputtering method or the like, and a pattern of a gate electrode (first electrode) 2 is formed by a well-known photoetching process.

(B)プラズマCV D (Chemical  Va
porDeposition )法等によりゲート絶縁
膜3とするシリコン窒化膜と半導体膜・1とする非晶質
シリコン膜、n型の非晶質シリコン膜41を成膜する。
(B) Plasma CV D (Chemical Va
A silicon nitride film serving as the gate insulating film 3, an amorphous silicon film serving as the semiconductor film 1, and an n-type amorphous silicon film 41 are formed by a porDeposition method or the like.

(C)周知のフォトエツチング工程とフッ素化合物気体
を用いたドライエツチングにより、非晶質シリコン膜か
らなる半導体膜アイランドパターン4を形成する。
(C) A semiconductor film island pattern 4 made of an amorphous silicon film is formed by a well-known photoetching process and dry etching using a fluorine compound gas.

(D)ゲートバスライン8(図示せず)の外部電気回路
との接続端子を出すために、ゲート絶縁膜3のフォトエ
ツチングを行う。
(D) Photoetching is performed on the gate insulating film 3 in order to expose a connection terminal of the gate bus line 8 (not shown) to an external electric circuit.

(E)酸化スズと酸化インジウムからなる透明導電膜と
クロム膜等の金属膜をスパッタリング法等により成膜し
、周知のフォトエツチング工程により透明導電膜とクロ
ム膜等の金属膜からなる表示画素電極とソース電極部(
7+621)、透明導電膜とクロム膜等の金属膜からな
るドレイン電極(97+521)を形成する。ここでは
、同一フォトレジストパターンにより透明導電膜とクロ
ム膜等の金属膜をエツチングするが、クロム膜エツチン
グ→透明導電膜エツチング→クロム膜エツチングとして
、クロム膜等の金属膜エツチングパターン(521,6
21)を透明導電膜エツチングパターン(97,7)の
内側になるようにして、透明導電膜パターンの下部への
クロム膜パターンの後退を防止しても良い。
(E) A display pixel electrode consisting of a transparent conductive film made of tin oxide and indium oxide and a metal film such as a chromium film is formed by a sputtering method or the like, and a transparent conductive film and a metal film such as a chromium film are formed by a well-known photoetching process. and source electrode part (
7+621), and a drain electrode (97+521) consisting of a transparent conductive film and a metal film such as a chromium film is formed. Here, a transparent conductive film and a metal film such as a chromium film are etched using the same photoresist pattern.
21) may be placed inside the transparent conductive film etching pattern (97, 7) to prevent the chromium film pattern from retreating to the lower part of the transparent conductive film pattern.

(F)アルミニウム等の金属膜をスパッタリング法等で
成膜し、周知のフォトエツチング工程により金属膜から
なる電極パターン52と62を形成する。次いで、表示
画素電極7上に存在するクロム膜等の金属膜621を除
去する。ここでも、さらに、アルミニウム等の金属膜の
エツチング液に浸し、アルミニウム等の金属膜からなる
パターン622をクロム膜等の金属膜パターン621の
内側になるようにしても良い。その後、周知のフッ素化
合物気体を用いたドライエツチングにより、薄膜1−ラ
ンジスタのチャネル上のn型の非晶質シリコン膜を51
と61に分離し、ドレイン電極(第2の電極)5とソー
ス電極(第3の電極)6とする。図では、フォトレジス
トパターンも図示している。
(F) A metal film such as aluminum is formed by sputtering or the like, and electrode patterns 52 and 62 made of the metal film are formed by a well-known photoetching process. Next, the metal film 621 such as a chromium film existing on the display pixel electrode 7 is removed. Here, the pattern 622 made of a metal film such as aluminum may be placed inside the metal film pattern 621 such as a chromium film by immersing it in an etching solution for a metal film such as aluminum. Thereafter, by dry etching using a well-known fluorine compound gas, the n-type amorphous silicon film on the channel of the thin film 1-transistor was removed by 51 cm.
and 61 to form a drain electrode (second electrode) 5 and a source electrode (third electrode) 6. The figure also shows a photoresist pattern.

路基板が完成する。本発明を適用した工程は(E)と(
F)で、要約すると以下のようになる。
The road board is completed. The steps to which the present invention is applied are (E) and (
F) can be summarized as follows.

(1)透明導電膜とクロム膜の積層膜を単一膜のように
扱い、同一フォトエツチング工程で透明導電膜とクロム
膜のM層膜からなる表示画素電極パターンとドレインバ
スラインを構成する第1の配線を形成している。
(1) The laminated film of a transparent conductive film and a chromium film is treated as a single film, and a display pixel electrode pattern and a drain bus line consisting of an M-layer film of a transparent conductive film and a chromium film are formed in the same photoetching process. 1 wiring is formed.

(2)ドレイン電極、ソース電極、ドレインバスライン
を形成した後に、表示画素電極上に存在するクロム膜を
除去している。
(2) After forming the drain electrode, source electrode, and drain bus line, the chromium film present on the display pixel electrode is removed.

以上、本発明の適用により、透明導電膜のフォトエツチ
ング後に残留する異物の影響を著しく軽減でき、また、
アルミニウム膜のエツチング液やフォトエツチング時の
現像液による透明導電膜の損傷を防止できる。たとえば
、第4図に示したように、従来法によりアクティブマト
リクス回路基板ポジ型のフォトレジストを用いて作製し
た場合には、100画素あたり、1〜2ケのピンホール
が発生し、また、表示画素電極に変質が生ずることが多
かった。それに対し、本発明を適用することにより、1
0万画素程度ではほとんど観測されないようになった。
As described above, by applying the present invention, the influence of foreign particles remaining after photoetching a transparent conductive film can be significantly reduced, and
Damage to the transparent conductive film caused by an etching solution for the aluminum film or a developer during photoetching can be prevented. For example, as shown in Figure 4, when an active matrix circuit board is manufactured using a positive type photoresist by the conventional method, one to two pinholes occur per 100 pixels, and the display Deterioration often occurred in the pixel electrodes. In contrast, by applying the present invention, 1
At around 00,000 pixels, it is hardly observed.

このような効果は、本発明において透明導電膜を選択エ
ツチングの可能な金属膜により被覆したことによって得
られている。特に、本実施例のように、表示画素電極を
酸化インジウムや酸化スズからなる透明導電膜とし、ド
レインバスラインを眞記透明導電膜とアルミニウム系薄
膜の積層膜とする場合に有効である。ポジレジストの現
像液による電池作用を防止するためには、透明導電膜と
アルミニウム系薄膜が現像液中で接触して存在しないよ
うにすることも重要である。これに対しては、ドレイン
バスラインを構成する第2の配線(アルミニウム系薄膜
を含む)の配線幅を第1の配線(透明導電膜を含む)配
線幅より大きなパターンとし、第2の配線を構成する薄
膜とフォトレジストの多層膜により第1の配線を現像液
から保護することも有効である。アクティブマトリクス
回路基板における画素の大きさから、ドレインバスライ
ンを構成する第2の配線の第1の配線幅より大きくする
配線幅は0.1〜50μmと考えられるが、1〜5μm
が実際的である。
Such an effect is obtained in the present invention by covering the transparent conductive film with a metal film that can be selectively etched. This is particularly effective when, as in this embodiment, the display pixel electrode is a transparent conductive film made of indium oxide or tin oxide, and the drain bus line is a laminated film of a transparent conductive film and an aluminum-based thin film. In order to prevent the battery action caused by the positive resist developer, it is also important to prevent the transparent conductive film and the aluminum thin film from coming into contact with each other in the developer. To deal with this, the wiring width of the second wiring (including the aluminum thin film) constituting the drain bus line is made larger than the wiring width of the first wiring (including the transparent conductive film), and the second wiring is It is also effective to protect the first wiring from the developer using a multilayer film of a thin film and a photoresist. Based on the size of the pixels on the active matrix circuit board, the width of the second wiring constituting the drain bus line that is larger than the first wiring width is considered to be 0.1 to 50 μm, but it is 1 to 5 μm.
is practical.

本実施例では、ドレインバスライン(第2のバスライン
)を構成する第1の配線の透明導電膜上に積層する第1
の導電膜をクロム膜としているが、前記透明導電膜との
選択エツチングが可能で、接着性に問題がなければ良く
、必ずしもクロム膜に限るものではない。さらに、ドレ
インバスライン(第2のバスライン)を構成する第2の
配線をアルミニウム系薄膜としているが、SiやTi、
Pt、Pd等の元素を含んだアルミニウム膜としても差
支えなく、アルミニウム膜からなる暦を含む多層構造と
しても良い。また、ドレインバスライン(第2のバスラ
イン)を構成する第2の配線による第1の配線の被覆状
態を良好なものにするために、前記第1の導電膜による
配線の配線幅を透明導電膜による配線より小さくするこ
とも本発明の効果を上げる上で有効である。ドレインバ
スライン(第2のバスライン)の配線幅を考えると、こ
の第1の導電膜からなる配線の配線幅を0〜10μmの
大きさで透明導電膜からなる配線よす小さくしておくの
が実際的である。
In this example, a first conductive film is laminated on a transparent conductive film of a first wiring constituting a drain bus line (second bus line).
Although the conductive film is a chromium film, it is not necessarily limited to a chromium film as long as it can be selectively etched with the transparent conductive film and there is no problem with adhesion. Furthermore, although the second wiring constituting the drain bus line (second bus line) is made of an aluminum-based thin film, Si, Ti,
It may be an aluminum film containing elements such as Pt or Pd, or may have a multilayer structure including an aluminum film. In addition, in order to improve the covering state of the first wiring with the second wiring constituting the drain bus line (second bus line), the wiring width of the wiring formed by the first conductive film is changed to a transparent conductive layer. It is also effective to make the wiring smaller than that of film wiring in order to increase the effects of the present invention. Considering the wiring width of the drain bus line (second bus line), it is recommended to make the wiring width of the first conductive film 0 to 10 μm smaller than the wiring made of the transparent conductive film. is practical.

実施例2 本実施例は実施例1に示した薄膜トランジスタ及びアク
ティブマトリクス回路基板を用いた液晶表示装置からな
る画像表示装置に関するもので、第3図(a)はその要
部の平面図、同図(b)は断面図を示したものである。
Example 2 This example relates to an image display device consisting of a liquid crystal display device using the thin film transistor and active matrix circuit board shown in Example 1, and FIG. 3(a) is a plan view of the main part thereof. (b) shows a cross-sectional view.

図において、80は第1図に示した薄膜トランジスタ8
9のドレイン電極5にドレインバスライン9を接続し、
ゲート電極2にゲートバスライン8を接続し、ソiス電
極6に表示画素電極7を接続してなるアクティブマトリ
クス回路基板、20は偏光板、21はカラーフィルタ、
23は透明導電膜からなる表示画素電極7の対向電極で
同じく透明導電膜から構成されているもの、22.26
はそれぞれ保護膜、24は配向膜、25はその空隙に充
填された液晶を示す。
In the figure, 80 is the thin film transistor 8 shown in FIG.
Connect the drain bus line 9 to the drain electrode 5 of 9,
An active matrix circuit board in which a gate bus line 8 is connected to the gate electrode 2, and a display pixel electrode 7 is connected to the source electrode 6, 20 is a polarizing plate, 21 is a color filter,
23 is a counter electrode of the display pixel electrode 7 made of a transparent conductive film, which is also made of a transparent conductive film; 22.26;
24 represents a protective film, 24 represents an alignment film, and 25 represents a liquid crystal filling the void.

この画像表示装置の例は、上記のような構成でカラー表
示用のものを示している。また、この表示装置は、周知
のカラー液晶表示装置の製造工程と同様な製造工程で容
易に製造することができる。
This example of the image display device has the above-described configuration and is for color display. Further, this display device can be easily manufactured using a manufacturing process similar to that of a well-known color liquid crystal display device.

なお、実際の表示装置においては、第5図に示した構成
の他に、周知の画像表示駆動手段として、各種電気回路
制御系及び背面からの照明手段等が設けられる。
Note that in an actual display device, in addition to the configuration shown in FIG. 5, various electric circuit control systems, illumination means from the back, etc. are provided as well-known image display driving means.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、透明導電膜とその上に形成した選択エ
ツチングの可能な導電膜からなる積層膜を単一膜のよう
に取扱ってアクティブマトリクス回路基板を製造するの
で、透明導電膜のフォトエツチング後に残留する異物の
影響を著しく軽減でき、透明導電膜をエツチング液や現
像液等の薬品に対して保護できる効果がある。従って、
かかるアクティブマトリクス回路基板及び画像表示装置
においては、透明導電膜の損傷および透明導電膜フォト
エツチング後に残留する異物による欠陥発生を著しく低
減できるので、ドレインバスラインおよび表示画素電極
の製造歩留りを大幅に改善できる効果がある。
According to the present invention, since an active matrix circuit board is manufactured by handling a laminated film consisting of a transparent conductive film and a selectively etched conductive film formed thereon as if it were a single film, the transparent conductive film can be photo-etched. This has the effect of significantly reducing the influence of foreign matter remaining afterwards and protecting the transparent conductive film from chemicals such as etching solution and developer. Therefore,
In such active matrix circuit boards and image display devices, damage to the transparent conductive film and occurrence of defects due to foreign matter remaining after photo-etching the transparent conductive film can be significantly reduced, so the manufacturing yield of drain bus lines and display pixel electrodes can be greatly improved. There is an effect that can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)は本発明の一実施例のアクティブマトリク
ス回路の等価回路、(b)は同アクティブマトリクス回
路基板に用いた薄膜トランジスタの断面図、(C)は同
アクティブマトリクス回路基板におけるドレインバスラ
インの断面図、第2図は第1図に示したアクティブマト
リクス回路基板製造プロセスの一実施例を薄膜トランジ
スタ部で示した説明図、第3図(a)j (b)は本発
明による画像表示装置の一実施例を示すそれぞれ平面図
と断面図、第4図は従来例のアクティブマトリクス回路
基板における薄膜トランジスタ部の構造の断面図である
。 1・・・絶縁性基板、2・・・ゲート電極(第1の電極
)、3・・・グー1〜絶縁膜、4・・・半導体膜、5・
・・ドレイン電極(第2の電極)、6・・・ソース電極
(第3の電極)、7・・・表示画素電極、8・・・ゲー
トバスライン、9・・・ドレインバスライン、41,5
1゜61・・・n型の半導体膜、52.62・・・金属
膜。 20・・・偏光板、21・・・カラーフィルタ、22゜
26・・・保護膜、23・・・対向電極、24・・・配
向膜。 25・・・液晶。 80・・・アクティブマ1〜リクス回路基板、 89・・・薄膜トランジスタ。 10・・・フォト レジスト、 521゜ 621・・・クロム膜、 522゜ 622・・・アルミニウム膜。 F−JL4>/iy、ライ>、   2j−*に、  
 8!−4横>y’、p/x!jt、tt−n’14t
h’f導ノ4ζ議、  σ2.tz−#lL繰Jす4i
・る*a。 易2目 /θ−−−2オトレヲヌY。 41−・−匁型の午添停猟 24・−・白′ご勾に警、2ター−5Jjh。
FIG. 1(a) is an equivalent circuit of an active matrix circuit according to an embodiment of the present invention, FIG. 1(b) is a cross-sectional view of a thin film transistor used in the same active matrix circuit board, and FIG. 1(C) is a drain bus in the same active matrix circuit board. 2 is an explanatory diagram showing an embodiment of the active matrix circuit board manufacturing process shown in FIG. 1 in terms of a thin film transistor section; FIGS. 3(a) and 3(b) are image displays according to the present invention. FIG. 4 is a plan view and a cross-sectional view showing one embodiment of the device, respectively, and FIG. 4 is a cross-sectional view of the structure of a thin film transistor section in a conventional active matrix circuit board. DESCRIPTION OF SYMBOLS 1... Insulating substrate, 2... Gate electrode (first electrode), 3... Goo 1~insulating film, 4... Semiconductor film, 5...
... Drain electrode (second electrode), 6... Source electrode (third electrode), 7... Display pixel electrode, 8... Gate bus line, 9... Drain bus line, 41, 5
1°61...n-type semiconductor film, 52.62...metal film. 20... Polarizing plate, 21... Color filter, 22° 26... Protective film, 23... Counter electrode, 24... Alignment film. 25...Liquid crystal. 80...Active polymer 1~RISC circuit board, 89...Thin film transistor. 10...Photoresist, 521°621...Chromium film, 522°622...Aluminum film. F-JL4>/iy, Rai>, 2j-*,
8! -4 horizontal>y', p/x! jt, tt-n'14t
h'f guide 4ζ discussion, σ2. tz-#lL repeat 4i
・ru*a. Easy 2 eyes/θ---2 Otrewonu Y. 41---Momme-type noon soe-huge 24---White police officer, 2 ter-5Jjh.

Claims (1)

【特許請求の範囲】[Claims] 1、絶縁性基板上にゲート電極として働く第1の電極、
当該第1の電極を覆うように形成したゲート絶縁膜、当
該ゲート絶縁膜上に少なくとも一部が前記第1の電極上
にくるように配置されたシリコンを主成分とする薄膜よ
りなる半導体膜パターン、当該半導体膜パターンの両端
に少なくとも前記第1の電極と重なり部を持つドレイン
電極あるいはソース電極として働く第2、第3の電極を
配してなる薄膜トランジスタを複数個マトリクス状に配
置し、各薄膜トランジスタの前記第1の電極を接続して
第1のバスラインとし、前記第2の電極を接続して第2
のバスラインとし、前記第3の電極に透明導電膜からな
る表示画素電極を接続してなるアクティブマトリクス回
路基板において、前記第2のバスラインを前記表示画素
電極を構成する透明導電膜上に第1の導電膜を積層して
なる第1の配線とアルミニウム膜より構成された層を含
む少なくとも1層以上の導電膜からなる第2の配線から
なる多層構造としたことを特徴とするアクティブマトリ
クス回路基板。
1. A first electrode serving as a gate electrode on an insulating substrate;
a gate insulating film formed to cover the first electrode; a semiconductor film pattern made of a thin film mainly composed of silicon disposed on the gate insulating film so that at least a portion thereof is on the first electrode; , a plurality of thin film transistors each having second and third electrodes serving as a drain electrode or a source electrode having at least an overlapping portion with the first electrode are arranged at both ends of the semiconductor film pattern, and each thin film transistor is arranged in a matrix. The first electrodes are connected to form a first bus line, and the second electrodes are connected to form a second bus line.
In an active matrix circuit board comprising a bus line and a display pixel electrode made of a transparent conductive film connected to the third electrode, the second bus line is connected to the third electrode on the transparent conductive film constituting the display pixel electrode. An active matrix circuit characterized in that it has a multilayer structure consisting of a first wiring formed by laminating one conductive film and a second wiring formed of at least one conductive film including a layer made of an aluminum film. substrate.
JP9282689A 1989-04-14 1989-04-14 Active matrix circuit board Pending JPH02272774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9282689A JPH02272774A (en) 1989-04-14 1989-04-14 Active matrix circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9282689A JPH02272774A (en) 1989-04-14 1989-04-14 Active matrix circuit board

Publications (1)

Publication Number Publication Date
JPH02272774A true JPH02272774A (en) 1990-11-07

Family

ID=14065239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9282689A Pending JPH02272774A (en) 1989-04-14 1989-04-14 Active matrix circuit board

Country Status (1)

Country Link
JP (1) JPH02272774A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203638A (en) * 2004-01-16 2005-07-28 Semiconductor Energy Lab Co Ltd Semiconductor film, its deposition method, semiconductor device and its fabrication process
JP2009071289A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Semiconductor device, and manufacturing method thereof
JP2009071288A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2009135482A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203638A (en) * 2004-01-16 2005-07-28 Semiconductor Energy Lab Co Ltd Semiconductor film, its deposition method, semiconductor device and its fabrication process
JP2009071289A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Semiconductor device, and manufacturing method thereof
JP2009071288A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2009135482A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Thin-film transistor and display having the same

Similar Documents

Publication Publication Date Title
JP3717078B2 (en) Method for manufacturing liquid crystal display device and liquid crystal display device
US5917564A (en) Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby
JP4238956B2 (en) Copper wiring board, manufacturing method thereof, and liquid crystal display device
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR20080059889A (en) An array substrate of thin film transistor liquid crystal display device and the method for fabricating thereof
JP2006047985A (en) Array substrate for liquid crystal display device and fabrication method thereof
US6327443B1 (en) Liquid crystal display device
JP2007219493A (en) Array substrate for liquid crystal display device and fabrication method thereof
JPH1117188A (en) Active matrix substrate
KR20050067934A (en) Method for forming metal line and method for manufacturing liquid crystal display device using the same
JP4166300B2 (en) Manufacturing method of liquid crystal display device
CN100485470C (en) Liquid crystal display device and method for manufacturing the same
KR100558714B1 (en) Liquid crystal display and fabricating method thereof
KR101294689B1 (en) Method of Fabricating Fringe Field Switching Mode Liquid Crystal Display Device
JPS6349914B2 (en)
JPH02272774A (en) Active matrix circuit board
KR20010066256A (en) liquid crystal display device and fabrication method thereof
JP2911347B2 (en) Manufacturing method of liquid crystal display device
KR100558716B1 (en) Liquid crystal display panel and fabricating method thereof
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
US20060054889A1 (en) Thin film transistor array panel
KR100637061B1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR100583313B1 (en) Liquid crystal display and fabricating method thereof
KR100558715B1 (en) Liquid crystal display panel and fabricating method thereof
KR101252480B1 (en) Liquid crystal display device and method for fabricating the same