JPH02272490A - Liquid crystal display device and power source unit for liquid crystal display device - Google Patents

Liquid crystal display device and power source unit for liquid crystal display device

Info

Publication number
JPH02272490A
JPH02272490A JP1092832A JP9283289A JPH02272490A JP H02272490 A JPH02272490 A JP H02272490A JP 1092832 A JP1092832 A JP 1092832A JP 9283289 A JP9283289 A JP 9283289A JP H02272490 A JPH02272490 A JP H02272490A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
potential
display device
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1092832A
Other languages
Japanese (ja)
Inventor
Nobuaki Kabuto
展明 甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1092832A priority Critical patent/JPH02272490A/en
Publication of JPH02272490A publication Critical patent/JPH02272490A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent charge from being accumulated in a liquid crystal cell by means of turning on/off a power source by supplying a selected potential to a corresponding gate bus in a liquid crystal panel for a prescribed time by means of all analog switches in a vertical scanning circuit when a detecting circuit detects the turned on/off state of the power source. CONSTITUTION:When a detecting circuit 4 detects the turned on/off state of the power source, the selected potential is supplied by the respective analog switches in a vertical scanning circuit 2, and respective picture element transistors (TR) 13 connected to respective gate buses are all turned on. By inputting the potential equivalent to the potential of a facing common electrode instead of a video signal to a horizontal scanning circuit 3, the potential is supplied through respective drain buses D1 and D2 and the respective TRs 13 to the respective liquid crystal driving electrodes, and as a result, a voltage is not impressed to the respective liquid crystal cell 14. Thus by preventing the charge in the liquid crystal display panel from being accumulated at the time of turning on/off the power source, a baking phenomenon and a display deterioration such as a flicker are not generated even when the turning on/off operations of the power source are repeated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶テレビ等のアクティブマトリクス形液晶
表示装置及び液晶表示装置用電源装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an active matrix type liquid crystal display device such as a liquid crystal television and a power supply device for the liquid crystal display device.

〔従来の技術〕[Conventional technology]

従来、アクティブマトリクス形液晶嵌示パネルを用いた
液晶テレビは、テレビ技#1988年6月号PP50−
64に論じられているように構成されており、その′電
圧改形については、テレビジョン学会誌v01.42.
 mlO(1988) PP27−33において論じら
れている。
Conventionally, liquid crystal televisions using active matrix type liquid crystal display panels were manufactured using TV technology # June 1988 issue PP50-
64, and its voltage modification is described in the Journal of the Television Society v01.42.
mlO (1988) PP27-33.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、液晶表示装置の4源オン・オフ時の配
魔がされておらず、電源オン・オフのくり返しにより、
液j!i+表示パネル内に載荷が蓄積され、焼付現象や
フジフカなどの表示品質が劣化する可能性があった。
In the above-mentioned conventional technology, there is no control over when the four power sources of the liquid crystal display device are turned on and off, and due to repeated power on and off,
Liquid j! There was a possibility that the load would accumulate in the i+ display panel, resulting in deterioration of display quality such as burn-in phenomenon and fujifu.

本発明の目的は、液晶表示装置の′−電源オンオフのく
り返しKよる表示品質劣化を防止することにある。
An object of the present invention is to prevent display quality deterioration due to repeated power on/off cycles of a liquid crystal display device.

〔課題を解決するための手段〕[Means to solve the problem]

上記した目的を達成するために、本発明では、液晶表示
装置に用いられるIl!源のオンまたはオフを検出する
検出回路を設け、該検出回路が前記電源のオンまたはオ
フを検出した時、垂直走査回路内の全てのアナログスイ
ッチより、それぞれ、所定の期間、選択電位を液晶狭示
パネル内の対応するゲートバス忙供給する様にすると共
に、前記液晶表示パネルの対向共通電極の電位と等しい
′電位を映像信号に代えて水平走査回路に入力するよう
にした。
In order to achieve the above object, the present invention provides Il! used in a liquid crystal display device. A detection circuit for detecting whether the power source is on or off is provided, and when the detection circuit detects the on or off state of the power source, each of the analog switches in the vertical scanning circuit applies a selected potential to the liquid crystal for a predetermined period. In addition, a potential equal to the potential of the opposing common electrode of the liquid crystal display panel is input to the horizontal scanning circuit in place of the video signal.

〔作用〕[Effect]

前記検出回路が前記dL源のオンまたはオフを検出した
時、垂直走査回路内の各アナログスイッチによって、所
定の期間、各ゲートバスに選択′電位が供給されること
より、各ゲートバスに接続された各画素トランジスタは
全てオンする。そして、前記水平走査回路に映像信号に
代えて対向共通電極の′電位と等しい電位を入力するこ
とにより、各ドレインバス、各画素トランジスタを介し
て各液晶駆動電極にその電位が供給され、その結果、各
液晶セルには電圧が印ガロされたい状態とンよる。
When the detection circuit detects whether the dL source is turned on or off, each analog switch in the vertical scanning circuit supplies a selected potential to each gate bus for a predetermined period, so that the dL source is connected to each gate bus. All pixel transistors are turned on. Then, by inputting a potential equal to the potential of the opposing common electrode to the horizontal scanning circuit instead of the video signal, that potential is supplied to each liquid crystal drive electrode via each drain bus and each pixel transistor, and as a result, , depending on the state in which a voltage is to be applied to each liquid crystal cell.

こうして、4源オン又はオフ時の、液晶表示パネル内の
電荷積蓄を防止すること九より、電源オン・オフをくり
返しても液晶表示パネル内の′−荷蓄蓄積生じないので
、液晶素子を完全交流駆動することができ、焼付現象や
フリッカ等の表示品劣化が生じることがない。
In this way, the charge accumulation inside the liquid crystal display panel is prevented when the four power sources are turned on or off, and even if the power is turned on and off repeatedly, there is no charge accumulation inside the liquid crystal display panel, so the liquid crystal element is completely removed. It can be driven by alternating current and does not cause display deterioration such as burn-in or flicker.

〔実施例〕〔Example〕

以下、本発明の第1の実施例を第1図により説明する。 A first embodiment of the present invention will be described below with reference to FIG.

第1図は本発明の第1の実施例としての液晶表示’A 
stを示すブロック図である。
Figure 1 shows a liquid crystal display 'A' as a first embodiment of the present invention.
It is a block diagram showing st.

第1図において、1はアクティブマド9クス液晶表示パ
ネルであり、横方向に配線されたゲートバスG1.G2
.・・・と、縦方向に配線されたドレインバスDI、D
2.・・・の交点に画素トランジスタ13と画素駆動電
極81、G2、・・・・を形成したアクティブマトリク
ス基板(図示せず)と、対向共通1極aaを形成したガ
ラス基板(図示せず)との間に液晶(図示せず)を封入
し、前記各交点に液晶セル14を形咬したものである。
In FIG. 1, reference numeral 1 denotes an active matrix 9x liquid crystal display panel, and gate buses G1 . G2
.. ...and drain buses DI and D wired vertically.
2. An active matrix substrate (not shown) in which the pixel transistor 13 and pixel drive electrodes 81, G2, . . . are formed at the intersections of . A liquid crystal (not shown) is sealed between the two, and a liquid crystal cell 14 is formed at each of the intersection points.

2は垂直走査回路であり、シフトレジスタ21とスイッ
チ22で構成されている。3は水平走査回路、4は電源
オン・オフ検出回路、41はオア回路、42はスイッチ
である。
2 is a vertical scanning circuit, which is composed of a shift register 21 and a switch 22. 3 is a horizontal scanning circuit, 4 is a power on/off detection circuit, 41 is an OR circuit, and 42 is a switch.

第2図は第1図の実施例における各部動作波形例を示す
波形図である。
FIG. 2 is a waveform diagram showing an example of operation waveforms of each part in the embodiment of FIG. 1.

また、第3図は゛電源オン・オフ回路で制御されるオア
回路41やスイッチ42を持たない、従来の液晶表示装
置を示すブロック図であり、1ii1%4図は第3図の
従来例における各部動作改形例を示す阪形図である。
Furthermore, FIG. 3 is a block diagram showing a conventional liquid crystal display device that does not have an OR circuit 41 or switch 42 controlled by a power on/off circuit, and FIG. FIG. 7 is a slant-shaped diagram showing an example of a modified operation.

以下、第2図及び第4図の阪形図を参照し、第1図の実
施例と第3図の従来例とを対比させて説明する。
Hereinafter, the embodiment shown in FIG. 1 and the conventional example shown in FIG. 3 will be compared and explained with reference to the rectangular diagrams shown in FIGS. 2 and 4.

まず、第1図の実施例では、通常表示状態において、電
源オン・オフ検出回路4の出力は’L”となっており、
オア回路41の出力波形STY’として、端子203に
加えられる垂直走査開始信号STYが得られ、シフトレ
ジスタ21に入力される。また、スイッチ42は端子3
01に加えられる映像信号を選択し、水平走査回路5に
与える。
First, in the embodiment shown in FIG. 1, the output of the power on/off detection circuit 4 is 'L' in the normal display state.
As the output waveform STY' of the OR circuit 41, a vertical scanning start signal STY is obtained which is applied to the terminal 203 and is input to the shift register 21. In addition, the switch 42 is connected to the terminal 3
01 is selected and applied to the horizontal scanning circuit 5.

シフトレジスタ21は、入力データ波形ST’7’と端
子204に印加される垂直走査クロ2りにより順次選択
信号を形成してスイッチ22を制御し、端子201に加
えられる画素トランジスタ13をオンさせるゲート・オ
/電位iHと、端子202に加えられる画素トランジス
タ15をオフさせるゲート・オフ電位VGLとを順次出
力し、ゲートバスG1.G2.・・・に、第2図に同名
の波形で示した順次選択波形G1゜G2.・・・を与え
る。
The shift register 21 is a gate that sequentially forms a selection signal using the input data waveform ST'7' and the vertical scanning clock signal applied to the terminal 204, controls the switch 22, and turns on the pixel transistor 13 applied to the terminal 201. - Sequentially outputs the on/off potential iH and the gate off potential VGL that turns off the pixel transistor 15, which is applied to the terminal 202, and connects the gate bus G1. G2. . . ., the sequentially selected waveforms G1°G2 . ···give.

この順次選択波形G1.G2.・・・に同期して、水平
走査回路5より、端子301に加えられた映像信号を駆
動する画素の位置に応じてサンプリングして得られた信
号がドレインバスDI = D2 *・・−に順次送出
されると、画素トランジスタ15が適宜オン・オフを繰
り返し、画素電極S、、 S、、・・・に、第2図の波
形例に示す波形が与えられることになる。
This sequential selection waveform G1. G2. ..., signals obtained by sampling the video signal applied to the terminal 301 according to the position of the pixel to be driven are sequentially sent from the horizontal scanning circuit 5 to the drain bus DI = D2 *...-. When the signal is sent out, the pixel transistor 15 repeatedly turns on and off as appropriate, and the waveform shown in the waveform example shown in FIG. 2 is applied to the pixel electrodes S, S, . . . .

一方、通常表示状態では、電源オン・オフ検出回路4が
無い第3図の従来例においても、端子206に加えられ
る垂直走査開始信号BT”lが直接シフトレジスタ21
に入力される点と、端子301に加えられる映像信号が
直接水平走査回路3に入力される点さえ除けば、第1図
の実施例の動作と同じとなる。
On the other hand, in the normal display state, even in the conventional example shown in FIG.
The operation is the same as that of the embodiment shown in FIG. 1, except that the video signal is input to the terminal 301 and the video signal applied to the terminal 301 is directly input to the horizontal scanning circuit 3.

次に、電源オフ時の動作について説明する。Next, the operation when the power is turned off will be explained.

まず、電源オン・オフ検出回路4が無い第5図の従来例
の場合、電源がオフになると、垂直走査回路2、水平走
査回路3の動作が止まってしまうため、′電源オフ時に
各画素電極St、S、、・・・に与えられてい九電圧が
、各液晶セル14の容量分により保持され、液晶セル1
4に直流電圧が印加されてしまう危険があった。液晶セ
ル14に直流電圧が印加される状態が続くと、液晶セル
14を構成する配向膜等に′載荷が蓄積され、再び電源
をオンにした時、フリッカや焼付(表示画像を変えても
、以前の表示内容が残る現象)などの原因となる場合が
ある。
First, in the case of the conventional example shown in FIG. 5 without the power on/off detection circuit 4, when the power is turned off, the vertical scanning circuit 2 and the horizontal scanning circuit 3 stop operating. The nine voltages applied to St, S, . . . are held by the capacity of each liquid crystal cell 14, and the liquid crystal cell 1
There was a risk that DC voltage would be applied to 4. If a DC voltage continues to be applied to the liquid crystal cell 14, a load will accumulate on the alignment film, etc. that make up the liquid crystal cell 14, and when the power is turned on again, flickering and burn-in (even if the displayed image is changed) will occur. This may cause problems such as a phenomenon in which the previous display contents remain.

特に、電源オン・オフをくり返すと上記蓄積心待が積算
されてしまう危険もあった。
In particular, if the power is turned on and off repeatedly, there is a risk that the above-mentioned accumulated anticipation will be accumulated.

これに対し、第1図の実施例では、tt源オフを、4源
オン・オフ検出回路3により検出して、d形DOFを1
H′″にした後、少なくとも1フイ一ルド以上の期間、
液晶表示パネル1部分の正常動作釦必要な最低電源電圧
を確保すると共沈、その期間中はオア回路41の出力8
TV’を1H′とし、かつ、スイッチ42により、水平
走査回路3に映像信号の代わりに対向共通電極COの電
位”ICOMを入力している。
On the other hand, in the embodiment shown in FIG. 1, the tt source off is detected by the four source on/off detection circuit 3, and the
After setting it to H''', for at least one field or more,
Normal operation button for the LCD panel 1 part Co-precipitation occurs when the required minimum power supply voltage is secured, and during that period, the output 8 of the OR circuit 41
TV' is set to 1H', and the potential "ICOM" of the opposing common electrode CO is inputted to the horizontal scanning circuit 3 by the switch 42 instead of the video signal.

シフトレジスタ21のデータ入力が′H“となっている
ので、端子204に入力される垂直クロツクに応じて、
シフトレジスタ21の出力は順次’H”となり、1フイ
一ルド期間以内に全出力1H″′となる。
Since the data input to the shift register 21 is at 'H', depending on the vertical clock input to the terminal 204,
The output of the shift register 21 becomes ``H'' sequentially, and the entire output becomes 1H'' within one field period.

このため、最低電源電圧が確保されている間に、スイッ
チ22は全て端子201側IC接戊され、液晶表示へネ
ル1のゲート電極Gj、G2.・・・にゲート・オン′
電位VGHをそれぞれ印加し、全ての画素トランジスタ
13をオンさせる。
Therefore, while the minimum power supply voltage is secured, all the switches 22 are connected to the terminal 201 side IC, and the gate electrodes Gj, G2 . Gate on'
The potential VGH is applied to each pixel transistor 13 to turn on all the pixel transistors 13.

一方、水平走査回路3には映像信号の代わりに対向共通
電極COの電位VOOMが与えられているので、全ての
ドレインバスJ 、D2 、 @ e *には電位vQ
 OMが出力されている。従って、全ての画素電極81
゜s2.・・・には画素トランジスタ15を通して、対
向共通電極COに与えられる電位VOOMと同じ電位が
供給されることになり、液晶セル14には電圧か印加さ
れない状態となる。
On the other hand, since the horizontal scanning circuit 3 is given the potential VOOM of the opposing common electrode CO instead of the video signal, all the drain buses J, D2, @e* have the potential vQ.
OM is being output. Therefore, all pixel electrodes 81
゜s2. ... are supplied with the same potential as the potential VOOM applied to the opposing common electrode CO through the pixel transistor 15, and no voltage is applied to the liquid crystal cell 14.

この状態を実現した後、電源を完全にオフすれば、液晶
セル14に電圧がかかっていないため、液晶セル14内
に電荷が蓄櫨される心配がなくなる。
After achieving this state, if the power is completely turned off, no voltage is applied to the liquid crystal cell 14, so there is no need to worry about charge accumulation within the liquid crystal cell 14.

すなわち、電源のオン・オフをくり返しても、フリッカ
や焼付などの異常現象を防止することができる。
That is, even if the power is repeatedly turned on and off, abnormal phenomena such as flicker and burn-in can be prevented.

以上、゛電源をオフする場合を例にとり動作を説明した
が、−源をオンする場合でも、電源オン直後は映像信号
が異常であることが考えられるので、正常な映像信号が
与えられると考えられる時まで、ゲート・オン電位vG
Hを全ゲートバスに印加し、かつ対向共通電極COの電
位vQ ovを全ドレインバスに印加しておいた方が良
い場合もある。
The operation above has been explained using the case of turning off the power as an example, but even when turning on the power, the video signal may be abnormal immediately after the power is turned on, so it is assumed that a normal video signal will be provided. until the gate on potential vG
In some cases, it may be better to apply H to all gate buses and apply the potential vQ ov of the opposing common electrode CO to all drain buses.

次に、第5図は本発明の第2の実施例を示すブロック図
、第6図は第5図の実施例における各部動作鼓形例を示
す仮形図である。
Next, FIG. 5 is a block diagram showing a second embodiment of the present invention, and FIG. 6 is a temporary diagram showing an example of the operation of each part in the embodiment of FIG.

第5図の実施例において、第1図の実施例とほぼ同機能
のブロック九は同じ記号を符している。
In the embodiment of FIG. 5, block 9 having substantially the same function as in the embodiment of FIG. 1 has the same symbol.

第5図の実施例が、第1図の実施例と異なる点は、オア
回路41を省き、シフトレジスタ210代わりに、セッ
ト端子S K ’H″ルベルが入力されると、全ての出
力に1H″″が出力されるセット機能付シフトレジスタ
51を用いた垂直走査回路5を用いている点である。
The embodiment shown in FIG. 5 differs from the embodiment shown in FIG. The point is that a vertical scanning circuit 5 using a shift register 51 with a set function that outputs "" is used.

第5図の実施例によれば、゛1源オフを4源オン・オフ
検出回路4により検知すると、直ちにセット機能付シフ
トレジスタ51の出力は全て1H″となるため、ゲート
バスG1.G2.・・・は全てゲート・オン電位VGH
となる。
According to the embodiment shown in FIG. 5, when the four-source on/off detection circuit 4 detects that one source is off, all the outputs of the shift register with set function 51 become 1H'', so that the gate buses G1, G2... ... are all gate on potentials VGH
becomes.

一方、水平走査回路60入力が映18信号から対向共通
′Ilt極Coの電位VCOMに切換った後、ドレイン
バスDI、D2.・・・に電位vOOMを出力するまで
に1水平走査周期必要であり、さらに画素トランジスタ
を通して画素電極s1.s2.・・・に電位vooMが
与えられるまで約1水平走査周期必要である。
On the other hand, after the input of the horizontal scanning circuit 60 is switched from the video 18 signal to the potential VCOM of the opposing common pole Co, drain buses DI, D2. It takes one horizontal scanning period to output the potential vOOM to the pixel electrodes s1, . . . through the pixel transistor. s2. Approximately one horizontal scanning period is required until the potential vooM is applied to .

従って、′ig5図の実施例では液晶表示パネル1の正
常動作に必要な最低電源電圧を、電源オフを検出後、約
2水平走査周期以上確保すればよく、第1図の実施例に
比べて最低電源電圧を確保しなければならない期間を短
かくすることができる利点がある。
Therefore, in the embodiment shown in FIG.'ig5, the minimum power supply voltage required for normal operation of the liquid crystal display panel 1 needs to be maintained at about 2 horizontal scanning periods or more after detecting power-off, and compared to the embodiment shown in FIG. This has the advantage that the period during which the minimum power supply voltage must be ensured can be shortened.

第7図は本発明の第3の実施例を示すブロック図である
FIG. 7 is a block diagram showing a third embodiment of the present invention.

第7図の実施例が、第1図の実施例と異なる点は、オア
回路41の代わりに4源オン・オフ検出回路4で制御さ
れるスイッチ43を設けた点である。
The embodiment shown in FIG. 7 differs from the embodiment shown in FIG. 1 in that a switch 43 controlled by a four-source on/off detection circuit 4 is provided in place of the OR circuit 41.

スイッチ45は、検出信号DOFの1H″で端子201
に印加されるゲート・オン電位VGH,’L″′で端子
202に印加されるゲート・オン電位VGLを出力し、
垂直走査回路2に印加している。従って、電源オフをI
E源オン・オフ検出回路4が検出して検出信号DOFが
’ L ”となると同時に、スイッチ2H7Cはゲート
・オン′電位”/GH(、か入力されなくなり、ゲート
バスGl、G2.・・・は全てゲート・オン′電位VG
H,トなる。
The switch 45 closes the terminal 201 at 1H'' of the detection signal DOF.
Outputs the gate-on potential VGL applied to the terminal 202 at the gate-on potential VGH, 'L″' applied to the terminal 202;
It is applied to the vertical scanning circuit 2. Therefore, when turning off the power
At the same time as the E source on/off detection circuit 4 detects and the detection signal DOF becomes 'L', the switch 2H7C is no longer input with the gate on' potential '/GH (, gate buses Gl, G2, . . . are all gate-on' potentials VG
H, it's true.

すなわち、第1図の実施例と同一の垂直走査回路2を用
いながらi@5図の実施例と同じように、最低′1源電
圧を確保しなければならない期間を短かくすることがで
きると言う利点を持つ。
In other words, while using the same vertical scanning circuit 2 as in the embodiment of FIG. 1, it is possible to shorten the period during which the minimum '1 source voltage must be ensured, as in the embodiment of i@5. It has the advantage of saying.

第8図は本発明の第4の実施例を示すブロック図である
FIG. 8 is a block diagram showing a fourth embodiment of the present invention.

第8図の実施例が1ii144図の実施例と異なる点は
、垂直走査回路5に代わり、アクティブ素子を使わない
パッシブ方式ツイストネマチック形マトリクス液晶表示
パネルのコラムドライバとして一般に使われるre、例
えば日立RHD 61105等を垂直走査回路20とし
て用いている点である。
The embodiment of FIG. 8 differs from the embodiment of FIG. 61105 or the like is used as the vertical scanning circuit 20.

垂直走査回路20は、シフトレジスタ21の出力と−j
御傷信号の組合せによりスイッチ23をスイッチ制御面
%24によりて制御し、スイッチ23の入力である4本
の信号線に与えられる電位のうち1つを垂直走査回路2
0の出力とするものである。従って、制御信号Mとして
、電源オン・オフ検出信号DOFを用い、かつ制御信号
M(すなわち検出信号DOF)とシフトレジスタ21の
出力が共に’L”の場合に端子202に与えられるゲー
ト・オフ電位VGLを、その他の組合せの場合には端子
201に与えられるゲート・オン′域位VGHを、それ
ぞれ選択出力するように接続することにより、液晶表示
バJ、ル11r第5図の実施例と同様に駆動できる。
The vertical scanning circuit 20 connects the output of the shift register 21 and -j
The switch 23 is controlled by the switch control surface % 24 according to the combination of the damage signals, and one of the potentials applied to the four signal lines that are input to the switch 23 is applied to the vertical scanning circuit 2.
The output is 0. Therefore, when the power on/off detection signal DOF is used as the control signal M, and the control signal M (that is, the detection signal DOF) and the output of the shift register 21 are both 'L', the gate-off potential applied to the terminal 202 By connecting VGL so as to selectively output the gate-on range VGH applied to the terminal 201 in the case of other combinations, the liquid crystal display bars J and 11r can be connected in the same manner as in the embodiment shown in FIG. It can be driven to

また、第8図の実施例では、垂直走査回路20として、
前述のように一般市販の工Cが使えるため、特に専用I
Cを開発する必要がないと言う利点がある。
Further, in the embodiment shown in FIG. 8, as the vertical scanning circuit 20,
As mentioned above, since general commercially available machine C can be used, special
The advantage is that there is no need to develop C.

さて、以上述べてきた各実施例においては、それぞれ、
゛1源オン・オフ検出回路4を用いているが、その構成
については詳しく述べなかった。
Now, in each of the embodiments described above,
Although a single source on/off detection circuit 4 is used, its configuration was not described in detail.

そこで、次に、1源オン・オフ検出回路4の構成及び動
作について説明する。
Therefore, next, the configuration and operation of the single source on/off detection circuit 4 will be explained.

第9図は本発明で用いられるItHオン・オフ恢出回路
の一具体例を示すブロック図、である。
FIG. 9 is a block diagram showing a specific example of the ItH on/off detection circuit used in the present invention.

第9図の具体例では、1源オン・オフ回路4は、コンパ
レータ421、ツェナーダイオード422、抵抗423
.424.425、−x ンf’ンf 450 カらw
iされる。
In the specific example of FIG. 9, the one-source on/off circuit 4 includes a comparator 421, a Zener diode 422, and a resistor 423.
.. 424.425, -x nf'nf 450 kara w
I will be treated.

端子401はオン・オフ可能なスイッチ(図示せず)t
−介して電源(図示せず)に接続されており、その電源
電圧は端午411t−介して液I#&S示装置全装置全
体される。また、端子412はit#、オン・オフ検出
パルスを出力するための′−電源オンオフ検出端子であ
る。
The terminal 401 is a switch (not shown) that can be turned on and off.
It is connected to a power supply (not shown) through the 411-T, and the power supply voltage is supplied to the entire liquid I#&S display device through the 411T-. Further, the terminal 412 is a '-power on/off detection terminal for outputting it#, an on/off detection pulse.

一万、コンパレータ421の+側入力には、抵抗423
とツェナーダイオード4221cよぬ基準電位Vref
が与えられ、〜個入力には抵抗424と425で′1を
源電位を分割した電位V、か与えられる。
10,000, a resistor 423 is connected to the + side input of the comparator 421.
and Zener diode 4221c reference potential Vref
is applied, and a potential V obtained by dividing the source potential by '1' is applied to the ~ inputs by resistors 424 and 425.

端子401に接続されたスイッチ(図示せず)がオン状
態で、端子401が電源(図示せず)とつながっており
、所定の電位が供給されている時には、V1!ンVre
tとなるようにしておくことにより、端子412に′L
″ルベルが得られる。そして、スイッチ(図示せず)が
オフされ、端子401妙1′4源から切り離されると、
端子401の電位が下がりs ’g <vratとなる
念め、端子412に″H″ルベルが得られ、電源のオフ
を検出でき九ことになる。−諏オンについても同様であ
る。
When a switch (not shown) connected to the terminal 401 is on, the terminal 401 is connected to a power source (not shown), and a predetermined potential is supplied, V1! Vre
t, the terminal 412 has 'L'.
"rebel" is obtained. Then, when the switch (not shown) is turned off and the terminal 401 is disconnected from the source,
In order to ensure that the potential at the terminal 401 decreases and s'g <vrat, an "H" level is obtained at the terminal 412, and it is possible to detect the power off. - The same applies to Suion.

また、゛4源オフ後も、コンダンf 450によりて、
液晶表示装置全体へ供給する電位が、しばら(の間、液
晶表示装置が正常に動作する電圧範囲を維持することが
できる。
In addition, even after the 4 source is turned off, due to the condenser f450,
The potential supplied to the entire liquid crystal display device can be maintained within a voltage range in which the liquid crystal display device operates normally for a while.

第10図は本発明で用いられる電源オン・オフ検出回路
の他の具体例を示すブロック図である。
FIG. 10 is a block diagram showing another specific example of the power on/off detection circuit used in the present invention.

8g10図の具体例では、電源オン・オフ回路4は、抵
抗426、ブツシュスイッチ427、単安定マルチバイ
ブレータ42B、D型フリップフロクプ429、OR回
路430、スイッチ431で構成される。
In the specific example shown in FIG. 8g10, the power on/off circuit 4 includes a resistor 426, a bushing switch 427, a monostable multivibrator 42B, a D-type flip-flop 429, an OR circuit 430, and a switch 431.

ま九、第11図は、第10図の具体例における各部慮作
彼形例を示す波形図である。
FIG. 11 is a waveform diagram showing an example of the configuration of each part in the specific example of FIG.

まず、′電源オン時の動作を説明する。First, the operation when the power is turned on will be explained.

ブツシュスイッチ427を押すと、単安定マルチバイブ
レータ428の入力波形INが1L″となって、トリガ
がかかり、単安定マルチバイブレータ428の出力成形
DO7は、単安定マルチバイブレータ428の持つ固有
の遅延時間τの期間′rが得られる。
When the bush switch 427 is pressed, the input waveform IN of the monostable multivibrator 428 becomes 1L'', a trigger is applied, and the output shaping DO7 of the monostable multivibrator 428 is determined by the inherent delay time of the monostable multivibrator 428. The period 'r of τ is obtained.

このパルスが、電源オン検出パルスとなる。同時に、こ
のパルスがD型フリクプフロック429に入力され、状
態が反転し、置形Qが1H″′となる。オ−1回路43
0により、波形Qと波形DOFの調理和VONが形成さ
れ、スイッチ451が閉じ、端子411を介して液晶表
示装置全体に電源電位が供給される。
This pulse becomes the power-on detection pulse. At the same time, this pulse is input to the D-type flipflock 429, the state is reversed, and the output signal Q becomes 1H''.O-1 circuit 43
0, the combined sum VON of the waveform Q and the waveform DOF is formed, the switch 451 is closed, and the power supply potential is supplied to the entire liquid crystal display device via the terminal 411.

電源オフ時は、オンと同様に、ブツシュスイッチ427
を押すことにより、波形工)i K #L″′が入力さ
れ、単安定マルチバイプレ〜り428により時間1陥r
のパルスが波形DOFに生じる。このパルスが1源オフ
検出パルスとなる。このパルスを受けて、D型フリクプ
フロップ429の出力波形qは反転し、″L″ルベルと
なるが、スイッチ431を制御する信号VONは、オア
回路430により成形Qと波形DOFの論理和であるた
め、′1源オフ検出パルスがなくなる( −L mレベ
ルとなる)までの間、スイッチ431が閉じ、液晶表示
装置全体に電源電位を供給することができる。
When the power is turned off, the button switch 427 is pressed as when it is turned on.
By pressing , the corrugator) i K #L''' is input, and the monostable multi-byte circuit 428 causes a time 1 error.
pulses occur in the waveform DOF. This pulse becomes the one-source off detection pulse. In response to this pulse, the output waveform q of the D-type flip-flop 429 is inverted and becomes "L" level, but since the signal VON that controls the switch 431 is the logical sum of the shaped Q and the waveform DOF by the OR circuit 430, , '1 Until the source-off detection pulse disappears (becomes -Lm level), the switch 431 is closed and the power supply potential can be supplied to the entire liquid crystal display device.

尚、複数の電源電位が必要な場合は、任意の1つの電源
電位につながる制御回路440により、電源電位の数だ
け用意されたスイッチの開閉を制御するようにすれば良
い。
If a plurality of power supply potentials are required, the control circuit 440 connected to any one power supply potential may be used to control opening and closing of switches prepared as many as the number of power supply potentials.

さて、次に、第12図は本発明の第5の実施例を示すブ
ロック図である。
Now, next, FIG. 12 is a block diagram showing a fifth embodiment of the present invention.

第12図において、8は電源供給部分を除いた液晶表示
装置であり、9は電源制御部、94は複数電圧発生回路
である。ここで、電源制御部9は、′電源オフ・オフ検
出回路4と、例えば、トランジスタ等を用いたスイッチ
92、抵抗93で構成される。
In FIG. 12, 8 is a liquid crystal display device excluding a power supply section, 9 is a power supply control section, and 94 is a multiple voltage generation circuit. Here, the power supply control section 9 is composed of a power off/off detection circuit 4, a switch 92 using a transistor or the like, and a resistor 93, for example.

一方、vlは端子201に加えられる電位であり、ゲー
ト・オン電位VGHに等しく、またv2は制御回路6等
に電流を供給する′電源電位、Vsとv4はビデオ信号
処理回路7や水平走査回路5の映像信号等のアナログ信
号処理に必要なt流を供給するit電源電位Vsは端子
202に加えられる′電位、である。
On the other hand, vl is a potential applied to the terminal 201, which is equal to the gate-on potential VGH, v2 is a power supply potential that supplies current to the control circuit 6, etc., and Vs and v4 are the video signal processing circuit 7 and the horizontal scanning circuit. The it power supply potential Vs that supplies the t current necessary for analog signal processing such as the video signal of No. 5 is a potential applied to the terminal 202.

第12図の実施例では、通常表示状態において、スイッ
チ92がオフしており、かつ、電位Vsを与える信号線
に流れる電流は微少であり、抵抗95での電圧降下がほ
ぼ無視できるので、電位Vsは、ゲート・オフ電位VG
Lと等しくなる。tmオン・オフ検出回路4により′電
源オフを検出すると、スイッチ92がオンし、電位v5
は電位v1、即ち、ゲート・オン電位VGHとほぼ等し
くなる。この様忙、電源オフを検出すると同時に、端子
202に加えられる電位v5をゲート・オン電位VGH
[近づけることにより、第7図の実施例とほぼ同様な動
作と効果を実現することができる。尚、抵抗93は複数
電圧発生回路94の内部インピーダンスで代用し、省略
することもできる。
In the embodiment shown in FIG. 12, in the normal display state, the switch 92 is off, and the current flowing through the signal line giving the potential Vs is very small, and the voltage drop across the resistor 95 can be almost ignored. Vs is the gate off potential VG
It becomes equal to L. When the tm on/off detection circuit 4 detects that the power is off, the switch 92 is turned on and the potential v5
is approximately equal to the potential v1, that is, the gate-on potential VGH. In this case, at the same time as detecting power off, the potential V5 applied to the terminal 202 is set to the gate on potential VGH.
[By bringing them closer together, it is possible to achieve almost the same operation and effect as the embodiment shown in FIG. Note that the resistor 93 can be omitted by replacing it with the internal impedance of the multiple voltage generating circuit 94.

第13図は本発明の第6の実施例を示すブロック図であ
る。
FIG. 13 is a block diagram showing a sixth embodiment of the present invention.

第15図の実施例が、第12図の実施例と異なる点は、
電源制御部9tl−簡略化して、ツェナーダイオード9
1で構成しd位V+ 、V2 、viをそれぞれ与える
信号線を短絡した電源制御部90を用いている点である
The difference between the embodiment shown in FIG. 15 and the embodiment shown in FIG. 12 is as follows.
Power supply control section 9tl - simplified, Zener diode 9
1, and uses a power supply control section 90 in which signal lines for supplying d positions V+, V2, and vi, respectively, are short-circuited.

”JE 位V+ l V2 * Vs トL テ、例え
ば+5v、1電位v4として、例えば−1五5v、電位
5vとして、例えば−20v。
``JE position V+ l V2 * Vs to L Te, for example +5V, 1 potential V4, for example -155V, potential 5V, for example -20V.

ツェナーダイオード91のツェナー電圧を例えば6vと
して、第15図の実施例を説明する。
The embodiment of FIG. 15 will be described assuming that the Zener voltage of the Zener diode 91 is, for example, 6V.

通常表示状態ではツェナーダイオード91はオフしてい
る。41![がオフされ、覆a電圧発生回路94の出力
電圧が低下し始めた時、液晶表示装置8内のアナログ処
理回路とつながっている′電位v4を与える信号線に必
要な電流が、電位v5に与える信号線に必要な1流に比
べて多いとすると、′載位v4の方が電位v5よりも速
く上昇する(すなわち、早くOvに近づ()。そして、
電位v4と載位Vsの電位差が6vになった時、ツェナ
ーダイオード91がオンする。すなわち、ツェナーダイ
オード91が第12図の実施例における電源オン・オフ
検出回路4として動く。
In the normal display state, the Zener diode 91 is off. 41! When [ is turned off and the output voltage of the cover voltage generation circuit 94 begins to decrease, the current required for the signal line that supplies the potential v4, which is connected to the analog processing circuit in the liquid crystal display device 8, reaches the potential v5. Assuming that the number of currents is greater than the one current required for the signal line to be supplied, the potential V4 rises faster than the potential V5 (that is, it approaches Ov earlier ()).
When the potential difference between the potential v4 and the potential Vs becomes 6V, the Zener diode 91 is turned on. That is, the Zener diode 91 operates as the power on/off detection circuit 4 in the embodiment of FIG.

さらに電位v4が上昇する( gvに近づく)と、ツェ
ナーダイオード91がオンしているため、電位V5も電
位v4と同じ速度で上昇することになる。従って、ツェ
ナーダイオード91が、第12図の実施例のスイッチ9
2と同様な働きをすることになる。
When the potential v4 further increases (approaches gv), the Zener diode 91 is turned on, so the potential V5 also increases at the same speed as the potential v4. Therefore, the Zener diode 91 is the switch 9 of the embodiment of FIG.
It will function in the same way as 2.

第13図の実施例は、第12図の実施例に比べて、遡源
オフ検出後、全ゲートバスの電位をゲートオン電位VG
Hとすることができないので、液晶セル内4荷蓄償を完
全に防止することはできないが、ツェナーダイオード9
1の追加だけで、ツェナーダイオード91を用いない場
合に比べて液晶セル内電荷蓄積量を減少させる効果があ
り、従って、フリッカや焼付を減らすことができる。
The embodiment shown in FIG. 13 is different from the embodiment shown in FIG.
Since it is not possible to completely prevent the accumulation of charges in the liquid crystal cell, the Zener diode 9
1 has the effect of reducing the amount of charge accumulated in the liquid crystal cell compared to the case where the Zener diode 91 is not used, and therefore flicker and burn-in can be reduced.

〔発明の効果〕〔Effect of the invention〕

以上、述べてきたように、本発明によれば、電源オン又
はオフによる。液晶セル内の′1荷蓄積を防止あるいは
軽減することができるので、液晶表示装置の゛電源のオ
ン、オフをくり返しても、液晶表示パネル上にフリッカ
や焼付のない良好な画像を得られると言う効果かある。
As described above, according to the present invention, the power is turned on or off. Since it is possible to prevent or reduce the accumulation of '1' in the liquid crystal cell, it is possible to obtain a good image without flickering or burn-in on the liquid crystal display panel even if the power of the liquid crystal display device is repeatedly turned on and off. It has some effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例を示すブロック図、第2
図は第1図の実施例における各部動作波形例を示す波形
図、第3図は従来の液晶表示装置を示すブロック図、第
4図は第3図の従来例における各部動作彼形例を示す波
形図、第5図は本発明の第2の実施例を示すブロック図
、第6図は第5図の実施例における各部動作彼形例を示
す成形図、第7図は本発明の第5の実施例を示すブロツ
図、第8図は本発明の第4の実施例を示すブロック図、
第9図は本発明で用いられる電源オン・オフ検出回路の
一具体例を示すブロック図、第10図は本発明で用いら
れる電源オン・オフ検出回路の肋の具体例を示すブロッ
ク図、第11図は第10図の具体例における各部動作改
形例を示す波形図、第12図は本発明の第5の実施例を
示すブロック図、第16図は本発明の$6の実施例を示
すブロック図、である。 1・・・液晶表示パネル、5・・・水平走査回路、2゜
5、0・・・垂直走査回路、4・・・′¥jL源オン・
オフ慎出回路、6・・・制御回路、7・・・ビデオ信号
処理回路、8・・・電源供給部分を除いた液晶表示装置
、?・・・電源制御部、21・・・シフトレジスタ、5
1・・・セット機能付シフトレジスタ、  22.42
.45.92・・・スイッチ、CO・・・対向共通電極
、13・・・IIfi素トランジスタ、14・・・液晶
セル。 躬 2 口 S八 qco)−’( S^ 吊 η 一−−−−−vcoM 消 乙 虐 高 国
FIG. 1 is a block diagram showing a first embodiment of the present invention;
The figure is a waveform diagram showing an example of the operation waveform of each part in the embodiment of Fig. 1, Fig. 3 is a block diagram showing a conventional liquid crystal display device, and Fig. 4 is a waveform diagram showing an example of the operation of each part in the conventional example of Fig. 3. 5 is a block diagram showing the second embodiment of the present invention, FIG. 6 is a molding diagram showing an example of the operation of each part in the embodiment of FIG. 5, and FIG. 7 is a block diagram showing the second embodiment of the present invention. FIG. 8 is a block diagram showing a fourth embodiment of the present invention,
FIG. 9 is a block diagram showing a specific example of the power on/off detection circuit used in the present invention, FIG. 10 is a block diagram showing a specific example of the power on/off detection circuit used in the present invention, and FIG. FIG. 11 is a waveform diagram showing a modified example of the operation of each part in the specific example of FIG. 10, FIG. 12 is a block diagram showing a fifth embodiment of the present invention, and FIG. 16 is a $6 embodiment of the present invention. FIG. 1...Liquid crystal display panel, 5...Horizontal scanning circuit, 2゜5, 0...Vertical scanning circuit, 4...'\jL source on/
OFF detection circuit, 6...control circuit, 7...video signal processing circuit, 8...liquid crystal display device excluding power supply section, ? . . . Power control unit, 21 . . . Shift register, 5
1...Shift register with set function, 22.42
.. 45.92...Switch, CO...Opposing common electrode, 13...IIfi elementary transistor, 14...Liquid crystal cell.躬 2 口S8qco)-'( S^ 連 η 1------vcoM すえつ郎高国

Claims (1)

【特許請求の範囲】 1、一対の基板の間に液晶を封入して成り、前記基板の
うち、少なくとも一方の基板は、その表面上に、ほぼ横
方向にのびる複数のゲートバスと、ほぼ縦方向にのびる
複数のドレインバスと、前記ゲートバスとドレインバス
の交点にそれぞれ配される画素トランジスタ及び液晶駆
動電極と、を備えた液晶表示手段と、 選択状態と非選択状態とを示す走査開始信号を入力し、
該走査開始信号を順次遅延して複数の出力より順次出力
するシフトレジスタと、該シフトレジスタの各出力と複
数の前記ゲートバスとにそれぞれ対応して配され、選択
電位と非選択電位とをそれぞれ入力し、対応するシフト
レジスタの出力からの出力信号が選択状態を示している
時には、入力された前記選択電位を、非選択状態を示し
ている時には、入力された前記非選択電位を、それぞれ
、対応するゲートバスに供給する複数のアナログスイッ
チと、を備えた垂直走査回路と、 入力される映像信号をサンプリングして、前記ドレイン
バスにそれぞれ供給する水平走査回路と、を有するアク
ティブマトリクス形液晶表示装置において、 該液晶表示装置に用いられる電源のオンまたはオフを検
出する検出回路と、該検出回路が前記電源のオンまたは
オフを検出した時、前記シフトレジスタに入力される前
記走査開始信号を、所定の期間、選択状態を示す信号に
する手段と、を設けたことを特徴とする液晶表示装置。 2、請求項1に記載の液晶表示装置において、前記液晶
表示手段の基板のうち、画像トランジスタ等を備えてい
ない他方の基板は、その表面上に対向共通電極を備える
と共に、該対向共通電極の電位と等しい電位を前記映像
信号と切り換えて前記水平走査回路に入力するスイッチ
を設けたことを特徴とする液晶表示装置。 3、請求項1または2に記載の液晶表示装置において、
前記検出回路が前記電源のオフを検出した後、少なくと
も全てのゲートバスに前記選択電位が供給されるまでの
間、前記液晶表示装置が正常動作をするのに必要な電源
電圧を確保することを特徴とする液晶表示装置。 4、一対の基板の間に液晶を封入して成り、前記基板の
うち、少なくとも一方の基板は、その表面上に、ほぼ横
方向にのびる複数のゲートバスと、ほぼ縦方向にのびる
複数のドレインバスと、前記ゲートバスとドレインバス
の交点にそれぞれ配される画素トランジスタ及び液晶駆
動電極と、を備えた液晶表示手段と、 選択状態と非選択状態とを示す走査開始信号を入力し、
該走査開始信号を順次遅延して複数の出力より順次出力
するシフトレジスタと、該シフトレジスタの各出力と複
数の前記ゲートバスとにそれぞれ対応して配され、選択
電位と非選択電位とをそれぞれ入力し、対応するシフト
レジスタの出力からの出力信号が選択状態を示している
時には、入力された前記選択電位を、非選択状態を示し
ている時には、入力された前記非選択電圧を、それぞれ
、対応するゲートバスに供給する複数のアナログスイッ
チと、を備えた垂直走査回路と、 入力される映像信号をサンプリングして、前記ドレイン
バスにそれぞれ供給する水平走査回路と、を有するアク
ティブマトリクス形液晶表示装置において、 該液晶表示装置に用いられる電源のオンまたはオフを検
出する検出回路を設け、該横出回路が前記電源のオンま
たはオフを検出した時、全てのアナログスイッチは、そ
れぞれ、直ちに所定の期間、入力された前記選択電位を
対応するゲートバスに供給することを特徴とする液晶表
示装置。 5、請求項4に記載の液晶表示装置において、前記シフ
トレジスタは、その各出力より出力される出力信号が、
前記検出回路が前記電源のオンまたはオフを検出した時
、全ての選択状態を示すようになるセット形シフトレジ
ストから成ることを特徴とする液晶表示装置。 6、請求項4に記載の液晶表示装置において、前記検出
回路が前記電源のオンまたはオフを検出した時、各アナ
ログスイッチにそれぞれ入力される前記非選択電位を選
択電位と等しい電位に切り換える手段を有することを特
徴とする液晶表示装置。 7、請求項5または6に記載の液晶表示装置において、
前記液晶表示手段の基板のうち、画素トランジスタ等を
備えていない他方の基板は、その表面上に対向共通電極
を備えると共に、該対向共通電極の電位と等しい電位を
前記映像信号と切り換えて前記水平走査回路に入力する
スイッチを設けたことを特徴とする液晶表示装置。 8、一対の基板の間に液晶を封入して成り、前記基板の
うち、少なくとも一方の基板は、その表面上に、ほぼ横
方向にのびる複数のゲートバスと、ほぼ縦方向にのびる
複数のドレインバスと、前記ゲートバスとドレインバス
の交点にそれぞれ配される画素トランジスタ及び液晶駆
動電極と、を備えた液晶表示手段と、 選択状態と非選択状態とを示す走査開始信号を入力し、
該走査開始信号を順次遅延して複数の出力より順次出力
するシフトレジスタと、該シフトレジスタの各出力と複
数の前記ゲートバスとにそれぞれ対応して配され、選択
電位と非選択電位とをそれぞれ入力し、対応するシフト
レジスタの出力からの出力信号が選択状態を示している
時には、入力された前記選択電位を、非選択状態を示し
ている時には、入力された前記非選択電圧を、それぞれ
、対応するゲートバスに供給する複数のアナログスイッ
チと、を備えた垂直走査回路と、 入力される映像信号をサンプリングして、前記ドレイン
バスにそれぞれ供給する水平走査回路と、を有するアク
ティブマトリクス形液晶表示装置において、 該液晶表示装置に用いられる電源のオフを検出する検出
回路と、該検出回路が前記電源のオフを検出した時、各
アナログスイッチにそれぞれ入力される非選択電位を前
記選択電位と等しい電位に近づける手段と、を設けたこ
とを特徴とする液晶表示装置。 9、一対の基板の間に液晶を封入して成り、前記基板の
うち、少なくとも一方の基板は、その表面上に、ほぼ横
方向にのびる複数のゲートバスと、ほぼ縦方向にのびる
複数のドレインバスと、前記ゲートバスとドレインバス
の交点にそれぞれ配される画素トランジスタ及び液晶駆
動電極と、を備えた液晶表示手段と、 選択状態と非選択状態とを示す走査開始信号を入力し、
該走査開始信号を順次遅延して複数の出力より順次出力
するシフトレジスタと、該シフトレジスタの各出力と複
数の前記ゲートバスとにそれぞれ対応して配され、選択
電位と非選択電位とをそれぞれ入力し、対応するシフト
レジスタの出力からの出力信号が選択状態を示している
時には、入力された前記選択電位を、非選択状態を示し
ている時には、入力された前記非選択電位を、それぞれ
、対応するゲートバスに供給する複数のアナログスイッ
チと、を備えた垂直走査回路と、 入力される映像信号をサンプリングして、前記ドレイン
バスにそれぞれ供給する水平走査回路と、 を有するアクティブマトリクス形液晶表示装置に、該液
晶表示装置を動作させるために必要な前記選択電位や非
選択電位等の電源電圧を電源より供給する液晶表示装置
用電源装置において、 前記電源のオフを検出する検出回路と、該検出回路が前
記電源のオフを検出した時、前記液晶表示装置に供給さ
れる前記非選択電位を前記選択電位と等しい電位に近づ
ける手段と、を有することを特徴とする液晶表示装置用
電源装置。
[Claims] 1. A liquid crystal is sealed between a pair of substrates, and at least one of the substrates has a plurality of gate buses extending substantially horizontally on its surface, and a plurality of gate buses extending substantially vertically on its surface. a liquid crystal display means comprising a plurality of drain buses extending in the direction, pixel transistors and liquid crystal drive electrodes respectively arranged at intersections of the gate bus and the drain bus, and a scanning start signal indicating a selected state and a non-selected state. Enter
a shift register that sequentially delays the scanning start signal and sequentially outputs it from a plurality of outputs; and a shift register that is arranged correspondingly to each output of the shift register and the plurality of gate buses, and has a selection potential and a non-selection potential, respectively. When the input signal and the output signal from the output of the corresponding shift register indicate a selected state, the input selection potential is inputted, and when the output signal from the output of the corresponding shift register indicates a non-selection state, the input non-selection potential is used. An active matrix type liquid crystal display comprising: a vertical scanning circuit including a plurality of analog switches that supply signals to corresponding gate buses; and a horizontal scanning circuit that samples input video signals and supplies the sampled video signals to the respective drain buses. In the apparatus, a detection circuit that detects whether a power source used in the liquid crystal display device is turned on or off; and when the detection circuit detects whether the power source is turned on or off, the scanning start signal is input to the shift register; A liquid crystal display device comprising means for generating a signal indicating a selected state for a predetermined period. 2. In the liquid crystal display device according to claim 1, of the substrates of the liquid crystal display means, the other substrate not provided with an image transistor etc. is provided with a counter common electrode on its surface, and a counter common electrode of the counter common electrode. A liquid crystal display device characterized in that a switch is provided for switching a potential equal to the potential to the video signal and inputting the same to the horizontal scanning circuit. 3. The liquid crystal display device according to claim 1 or 2,
After the detection circuit detects that the power supply is turned off, a power supply voltage necessary for normal operation of the liquid crystal display device is secured at least until all gate buses are supplied with the selection potential. Characteristic liquid crystal display device. 4. A liquid crystal is sealed between a pair of substrates, and at least one of the substrates has, on its surface, a plurality of gate buses extending substantially horizontally and a plurality of drains extending substantially vertically. a liquid crystal display means comprising a bus, a pixel transistor and a liquid crystal drive electrode respectively arranged at the intersection of the gate bus and the drain bus, and inputting a scan start signal indicating a selected state and a non-selected state;
a shift register that sequentially delays the scanning start signal and sequentially outputs it from a plurality of outputs; and a shift register that is arranged correspondingly to each output of the shift register and the plurality of gate buses, and has a selection potential and a non-selection potential, respectively. When the input signal and the output signal from the output of the corresponding shift register indicate a selected state, the input selection potential is input, and when the output signal indicates a non-selection state, the input non-selection voltage. An active matrix type liquid crystal display comprising: a vertical scanning circuit including a plurality of analog switches that supply signals to corresponding gate buses; and a horizontal scanning circuit that samples input video signals and supplies the sampled video signals to the respective drain buses. The device is provided with a detection circuit that detects whether the power source used in the liquid crystal display device is turned on or off, and when the side output circuit detects that the power source is turned on or off, all the analog switches immediately switch to a predetermined state. A liquid crystal display device characterized in that the input selection potential is supplied to a corresponding gate bus for a period. 5. The liquid crystal display device according to claim 4, wherein the shift register has an output signal outputted from each output thereof.
A liquid crystal display device comprising a set type shift resist that indicates all selection states when the detection circuit detects whether the power source is turned on or off. 6. The liquid crystal display device according to claim 4, further comprising means for switching the non-selection potential input to each analog switch to a potential equal to the selection potential when the detection circuit detects on or off of the power supply. A liquid crystal display device comprising: 7. The liquid crystal display device according to claim 5 or 6,
Among the substrates of the liquid crystal display means, the other substrate not provided with pixel transistors etc. is provided with a common electrode on its surface, and a potential equal to the potential of the common electrode is switched to the video signal to generate the horizontal signal. A liquid crystal display device characterized by being provided with a switch for inputting to a scanning circuit. 8. A liquid crystal is sealed between a pair of substrates, and at least one of the substrates has on its surface a plurality of gate buses extending substantially horizontally and a plurality of drains extending substantially vertically. a liquid crystal display means comprising a bus, a pixel transistor and a liquid crystal drive electrode respectively arranged at the intersection of the gate bus and the drain bus, and inputting a scan start signal indicating a selected state and a non-selected state;
a shift register that sequentially delays the scanning start signal and sequentially outputs it from a plurality of outputs; and a shift register that is arranged correspondingly to each output of the shift register and the plurality of gate buses, and has a selection potential and a non-selection potential, respectively. When the input signal and the output signal from the output of the corresponding shift register indicate a selected state, the input selection potential is input, and when the output signal indicates a non-selection state, the input non-selection voltage. An active matrix type liquid crystal display comprising: a vertical scanning circuit including a plurality of analog switches that supply signals to corresponding gate buses; and a horizontal scanning circuit that samples input video signals and supplies the sampled video signals to the respective drain buses. In the device, a detection circuit for detecting power off used in the liquid crystal display device, and when the detection circuit detects power off, a non-selection potential input to each analog switch is equal to the selection potential. A liquid crystal display device characterized in that it is provided with means for approaching a potential. 9. A liquid crystal is sealed between a pair of substrates, and at least one of the substrates has a plurality of gate buses extending substantially horizontally and a plurality of drains extending substantially vertically on its surface. a liquid crystal display means comprising a bus, a pixel transistor and a liquid crystal drive electrode respectively arranged at the intersection of the gate bus and the drain bus, and inputting a scan start signal indicating a selected state and a non-selected state;
a shift register that sequentially delays the scanning start signal and sequentially outputs it from a plurality of outputs; and a shift register that is arranged correspondingly to each output of the shift register and the plurality of gate buses, and has a selection potential and a non-selection potential, respectively. When the input signal and the output signal from the output of the corresponding shift register indicate a selected state, the input selection potential is inputted, and when the output signal from the output of the corresponding shift register indicates a non-selection state, the input non-selection potential is used. An active matrix liquid crystal display comprising: a vertical scanning circuit including a plurality of analog switches that supply the corresponding gate buses; and a horizontal scanning circuit that samples input video signals and supplies the sampled video signals to the respective drain buses. A power supply device for a liquid crystal display device that supplies power supply voltages such as the selection potential and non-selection potential necessary for operating the liquid crystal display device from a power source, comprising: a detection circuit that detects when the power source is turned off; A power supply device for a liquid crystal display device, comprising means for bringing the non-selection potential supplied to the liquid crystal display device close to a potential equal to the selection potential when a detection circuit detects that the power supply is turned off.
JP1092832A 1989-04-14 1989-04-14 Liquid crystal display device and power source unit for liquid crystal display device Pending JPH02272490A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1092832A JPH02272490A (en) 1989-04-14 1989-04-14 Liquid crystal display device and power source unit for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1092832A JPH02272490A (en) 1989-04-14 1989-04-14 Liquid crystal display device and power source unit for liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH02272490A true JPH02272490A (en) 1990-11-07

Family

ID=14065407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1092832A Pending JPH02272490A (en) 1989-04-14 1989-04-14 Liquid crystal display device and power source unit for liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH02272490A (en)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2783629A1 (en) * 1998-09-19 2000-03-24 Lg Philips Lcd Co Ltd Active matrix liquid crystal display (LCD) apparatus has gate driver with shift register that receives at least two voltages and outputs, one of the voltages driving pixels
WO2000021063A1 (en) * 1998-10-06 2000-04-13 Canon Kabushiki Kaisha Method of controlling image display
JP2000347627A (en) * 1999-06-02 2000-12-15 Sony Corp Liquid crystal display
US6421038B1 (en) 1998-09-19 2002-07-16 Lg. Philips Lcd Co., Ltd. Active matrix liquid crystal display
WO2003102910A1 (en) * 2002-05-31 2003-12-11 Sony Corporation Liquid crystal display device, control method thereof, and mobile terminal
JP2004191697A (en) * 2002-12-12 2004-07-08 Sony Corp Liquid crystal display device, method of controlling the same, and portable terminal
JP2005227629A (en) * 2004-02-13 2005-08-25 Sharp Corp Active matrix type display device and its driving method, electronic information equipment
US6961034B2 (en) 2000-01-25 2005-11-01 Nec Lcd Technologies, Ltd. Liquid crystal display device for preventing and afterimage
KR100533896B1 (en) * 2000-12-04 2005-12-07 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
US7002542B2 (en) 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
US7068628B2 (en) 2000-05-22 2006-06-27 At&T Corp. MIMO OFDM system
WO2006085555A1 (en) * 2005-02-10 2006-08-17 Sharp Kabushiki Kaisha Drive circuit and drive method for liquid crystal device
JP2006276627A (en) * 2005-03-30 2006-10-12 Seiko Epson Corp Information display device and electrode driving circuit
KR100704786B1 (en) * 2004-08-02 2007-04-10 세이코 엡슨 가부시키가이샤 Display panel drive circuit, display device, and electronic equipment
WO2007080655A1 (en) * 2006-01-16 2007-07-19 Fujitsu Limited Display element drive method, display element, and electronic terminal
WO2007108177A1 (en) * 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha Display apparatus and method for driving the same
US7304626B2 (en) 1998-03-27 2007-12-04 Sharp Kabushiki Kaisha Display device and display method
JP2008165226A (en) * 2006-12-29 2008-07-17 Lg Display Co Ltd Liquid crystal display device, driving circuit for liquid crystal display device, and driving method for liquid crystal display device
JP2008164843A (en) * 2006-12-27 2008-07-17 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
CN100419844C (en) * 2004-10-04 2008-09-17 夏普株式会社 Display element drive unit, display device including the same, and display element drive method
WO2009084267A1 (en) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Shift register and display device
JP2010107732A (en) * 2008-10-30 2010-05-13 Toshiba Mobile Display Co Ltd Liquid crystal display device
US8411006B2 (en) 2005-11-04 2013-04-02 Sharp Kabushiki Kaisha Display device including scan signal line driving circuits connected via signal wiring
WO2013129239A1 (en) * 2012-02-29 2013-09-06 シャープ株式会社 Drive device and display device
US8754836B2 (en) 2006-12-29 2014-06-17 Lg Display Co., Ltd. Liquid crystal device and method of driving the same
JP2014228561A (en) * 2013-05-17 2014-12-08 シャープ株式会社 Liquid crystal display device, control method of liquid crystal display device, control program of liquid crystal display device, and recording medium for the same
WO2015022776A1 (en) * 2013-08-14 2015-02-19 Seiko Epson Corporation Driving control device of electro-optical panel, electro-optical device, imaging apparatus, and driving control method of electro-optical panel
WO2016086639A1 (en) * 2014-12-02 2016-06-09 京东方科技集团股份有限公司 Device and method for driving display panel, and display device

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696969B2 (en) 1998-03-27 2010-04-13 Sharp Kabushiki Kaisha Display device and display method
US7304626B2 (en) 1998-03-27 2007-12-04 Sharp Kabushiki Kaisha Display device and display method
US8035597B2 (en) 1998-03-27 2011-10-11 Sharp Kabushiki Kaisha Display device and display method
US7586477B2 (en) 1998-09-19 2009-09-08 Lg Display Co., Ltd. Active matrix liquid crystal display
US6421038B1 (en) 1998-09-19 2002-07-16 Lg. Philips Lcd Co., Ltd. Active matrix liquid crystal display
FR2783629A1 (en) * 1998-09-19 2000-03-24 Lg Philips Lcd Co Ltd Active matrix liquid crystal display (LCD) apparatus has gate driver with shift register that receives at least two voltages and outputs, one of the voltages driving pixels
US7002542B2 (en) 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
WO2000021063A1 (en) * 1998-10-06 2000-04-13 Canon Kabushiki Kaisha Method of controlling image display
US7268750B2 (en) 1998-10-06 2007-09-11 Canon Kabushiki Kaisha Method of controlling image display
US6972741B1 (en) 1998-10-06 2005-12-06 Canon Kabushiki Kaisha Method of controlling image display
JP2000347627A (en) * 1999-06-02 2000-12-15 Sony Corp Liquid crystal display
US6961034B2 (en) 2000-01-25 2005-11-01 Nec Lcd Technologies, Ltd. Liquid crystal display device for preventing and afterimage
US7068628B2 (en) 2000-05-22 2006-06-27 At&T Corp. MIMO OFDM system
US9426009B2 (en) 2000-05-22 2016-08-23 At&T Intellectual Property Ii, L.P. MIMO OFDM system
US7292212B2 (en) 2000-12-04 2007-11-06 Hitachi, Ltd. Liquid crystal display device
KR100533896B1 (en) * 2000-12-04 2005-12-07 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
US7864170B2 (en) 2002-05-31 2011-01-04 Sony Corporation Liquid crystal display device, method of controlling the same, and mobile terminal
KR101074567B1 (en) * 2002-05-31 2011-10-17 소니 주식회사 Liquid crystal display device, control method thereof, and mobile terminal
US7209132B2 (en) 2002-05-31 2007-04-24 Sony Corporation Liquid crystal display device, method of controlling the same, and mobile terminal
JP2004004244A (en) * 2002-05-31 2004-01-08 Sony Corp Liquid crystal display, controlling method therefor, and portable terminal
US7796126B2 (en) 2002-05-31 2010-09-14 Sony Corporation Liquid crystal display device, method of controlling the same, and mobile terminal
WO2003102910A1 (en) * 2002-05-31 2003-12-11 Sony Corporation Liquid crystal display device, control method thereof, and mobile terminal
JP2004191697A (en) * 2002-12-12 2004-07-08 Sony Corp Liquid crystal display device, method of controlling the same, and portable terminal
JP2005227629A (en) * 2004-02-13 2005-08-25 Sharp Corp Active matrix type display device and its driving method, electronic information equipment
KR100704786B1 (en) * 2004-08-02 2007-04-10 세이코 엡슨 가부시키가이샤 Display panel drive circuit, display device, and electronic equipment
CN100419844C (en) * 2004-10-04 2008-09-17 夏普株式会社 Display element drive unit, display device including the same, and display element drive method
US7633476B2 (en) 2004-10-04 2009-12-15 Sharp Kabushiki Kaisha Display element drive unit, display device including the same, and display element drive method
WO2006085555A1 (en) * 2005-02-10 2006-08-17 Sharp Kabushiki Kaisha Drive circuit and drive method for liquid crystal device
JPWO2006085555A1 (en) * 2005-02-10 2008-06-26 シャープ株式会社 Driving circuit and driving method for liquid crystal display device
US8120563B2 (en) 2005-02-10 2012-02-21 Sharp Kabushiki Kaisha LCD device and drive circuit for discharging pixels in a stepwise manner during a display on sequence
JP2006276627A (en) * 2005-03-30 2006-10-12 Seiko Epson Corp Information display device and electrode driving circuit
US8411006B2 (en) 2005-11-04 2013-04-02 Sharp Kabushiki Kaisha Display device including scan signal line driving circuits connected via signal wiring
WO2007080655A1 (en) * 2006-01-16 2007-07-19 Fujitsu Limited Display element drive method, display element, and electronic terminal
JP4782191B2 (en) * 2006-03-23 2011-09-28 シャープ株式会社 Display device and driving method thereof
WO2007108177A1 (en) * 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha Display apparatus and method for driving the same
US8085236B2 (en) 2006-03-23 2011-12-27 Sharp Kabushiki Kaisha Display apparatus and method for driving the same
US8188964B2 (en) 2006-12-27 2012-05-29 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device
JP2008164843A (en) * 2006-12-27 2008-07-17 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
US9190023B2 (en) 2006-12-29 2015-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
JP2008165226A (en) * 2006-12-29 2008-07-17 Lg Display Co Ltd Liquid crystal display device, driving circuit for liquid crystal display device, and driving method for liquid crystal display device
US8754836B2 (en) 2006-12-29 2014-06-17 Lg Display Co., Ltd. Liquid crystal device and method of driving the same
KR101480313B1 (en) * 2006-12-29 2015-01-08 엘지디스플레이 주식회사 Liquid crystal display
WO2009084267A1 (en) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Shift register and display device
US8223112B2 (en) 2007-12-27 2012-07-17 Sharp Kabushiki Kaisha Shift register receiving all-on signal and display device
US8378945B2 (en) 2008-10-30 2013-02-19 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2010107732A (en) * 2008-10-30 2010-05-13 Toshiba Mobile Display Co Ltd Liquid crystal display device
WO2013129239A1 (en) * 2012-02-29 2013-09-06 シャープ株式会社 Drive device and display device
JPWO2013129239A1 (en) * 2012-02-29 2015-07-30 シャープ株式会社 Driving device and display device
JP2014228561A (en) * 2013-05-17 2014-12-08 シャープ株式会社 Liquid crystal display device, control method of liquid crystal display device, control program of liquid crystal display device, and recording medium for the same
JP2015036772A (en) * 2013-08-14 2015-02-23 セイコーエプソン株式会社 Drive control device for electro-optic panel, electro-optic device, imaging device, and drive control method for electro-optic panel
CN105453167A (en) * 2013-08-14 2016-03-30 精工爱普生株式会社 Driving control device of electro-optical panel, electro-optical device, imaging apparatus, and driving control method of electro-optical panel
WO2015022776A1 (en) * 2013-08-14 2015-02-19 Seiko Epson Corporation Driving control device of electro-optical panel, electro-optical device, imaging apparatus, and driving control method of electro-optical panel
CN105453167B (en) * 2013-08-14 2018-03-27 精工爱普生株式会社 The drive dynamic control device of electrooptic panel, electro-optical device, the drive control method of imaging device and electrooptic panel
US10062343B2 (en) 2013-08-14 2018-08-28 Seiko Epson Corporation Driving control device of electro-optical panel, electro-optical device, imaging apparatus, and driving control method of electro-optical panel
WO2016086639A1 (en) * 2014-12-02 2016-06-09 京东方科技集团股份有限公司 Device and method for driving display panel, and display device
US9767758B2 (en) 2014-12-02 2017-09-19 Boe Technology Group Co., Ltd. Driving apparatus of display panel and driving method thereof, display device

Similar Documents

Publication Publication Date Title
JPH02272490A (en) Liquid crystal display device and power source unit for liquid crystal display device
US6243066B1 (en) Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits
KR100553325B1 (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
US7705822B2 (en) Liquid crystal display
US8432343B2 (en) Liquid crystal display device and driving method thereof
US20080084371A1 (en) Liquid crystal display for preventing residual image phenomenon and related method thereof
CN101071240A (en) Liquid crystal display panel, liquid crystal display device having the same, and driving method thereof
Kimura et al. 18.2: A 2.15 inch QCIF Reflective Color TFT‐LCD with Digital memory on Glass (DMOG)
JPH08251518A (en) Drive circuit
KR100864495B1 (en) A liquid crystal display apparatus
US7079096B2 (en) Image display device and display driving method
US20050156861A1 (en) Gate driver, liquid crystal display device and driving method thereof
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
EP1527435A1 (en) Method and circuit for driving a liquid crystal display
KR101227405B1 (en) LCD and driving unit and driving method thereof
JP3770360B2 (en) Liquid crystal display device, control circuit thereof, and liquid crystal display panel driving method
US20060181498A1 (en) Display device
KR20070068984A (en) Apparatus and method for driving a liquid crystal display
JP3160142B2 (en) Liquid crystal display
JP3160143B2 (en) Liquid crystal display
KR100412120B1 (en) Circuit for driving for liquid crystal display device and method for driving the same
JPH08171366A (en) Source driver circuit
JPH09258175A (en) Drive device
JPH04371997A (en) Liquid crystal driving device
JP2001343921A (en) Display device