JPH0225211B2 - - Google Patents
Info
- Publication number
- JPH0225211B2 JPH0225211B2 JP55171294A JP17129480A JPH0225211B2 JP H0225211 B2 JPH0225211 B2 JP H0225211B2 JP 55171294 A JP55171294 A JP 55171294A JP 17129480 A JP17129480 A JP 17129480A JP H0225211 B2 JPH0225211 B2 JP H0225211B2
- Authority
- JP
- Japan
- Prior art keywords
- pack
- electronic device
- circuit
- signal
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims 2
- 230000037431 insertion Effects 0.000 description 10
- 238000003780 insertion Methods 0.000 description 10
- 230000006378 damage Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
- G06F15/0216—Constructional details or arrangements
Description
【発明の詳細な説明】
本発明は卓上電子計算機等の電子機器におい
て、増設用のパツク等を追加挿入する際の方式に
関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for additionally inserting an expansion pack or the like into an electronic device such as a desktop computer.
卓上電子計算機等にては、基本構成をできるだ
け小規模構成に仕上げておき、客の要望に応じて
上記電子計算機の規模を大きくするために、例え
ば三角函数の処理のプログラムが記憶されている
リード・オンリー・メモリー(ROM)が実装さ
れている函数ROMパツク、或いは外部の端末装
置等を処理するためのインターフエイスの処理機
構が構成されているインターフエイスパツク等が
用意されていて、上記電子計算機にはこれらのパ
ツクを挿入するためのスロツト(穴)が複数個装
備されており、このスロツトに上記パツクを挿入
して基本では比較的小規模の卓上電子計算機をよ
り上位の電子計算機に拡張して使用される。とこ
ろが、この上記パツクを電子計算機のスロツトに
挿入する際には、上記電子計算機の電源を1度
OFFにしてから、上記パツク類を挿入しないと
パツク内部の電気回路の破壊や、又上記電子計算
機内部でのパツク挿入時の信号ライン等のノイズ
による誤動作等が発生し、思いもよらぬ損害を受
けることになる。 For desktop electronic computers, etc., the basic configuration is made as small as possible, and in order to increase the scale of the computer according to the customer's request, for example, a lead that stores a program for processing trigonometric functions is used.・Function ROM packs equipped with only memory (ROM) or interface packs configured with interface processing mechanisms for processing external terminal devices, etc. are prepared, and the above-mentioned computer is equipped with multiple slots (holes) for inserting these packs, and by inserting the above packs into these slots, you can basically expand a relatively small desktop computer into a higher-level computer. used. However, when inserting this pack into the slot of a computer, the computer must be powered off once.
If you do not insert the above-mentioned packs after turning it off, the electrical circuit inside the pack may be destroyed, or malfunctions may occur due to noise in the signal line etc. when the pack is inserted inside the above-mentioned computer, resulting in unexpected damage. I will receive it.
又上記パツク類を挿入するために卓上電子計算
機の電源をOFFにすることは、すでに記憶され
ているプログラムや計算データ類を消してしまう
か或いは一時それらを不揮発性のメモリーに特避
させねばならぬ。 Additionally, turning off the power to the desktop computer in order to insert the above packs requires erasing already stored programs and calculation data, or temporarily evacuating them to non-volatile memory. No.
本発明は上記のような事故及びオペレーターの
手間をはぶくことを目的とした電源をOFFせず
にパツク類を電子計算機に挿入することができる
ような方式を提供するものである。 The present invention provides a method for inserting packages into a computer without turning off the power in order to avoid the above-mentioned accidents and trouble for the operator.
以下図に示した本発明の方式の一実施例を用い
て本発明の説明を行う。 The present invention will be explained below using an embodiment of the method of the present invention shown in the drawings.
第1図において、パツク1の内部にロジツク基
板2が実装されており、このロジツク基板上に例
えば三角函数用のROM(リード・オンリー・メ
モリー)及びこの周辺電気回路が実装されてい
る。このパツク1を本体の卓上電子計算機に挿入
した際、パツク1の内部のロジツク基板2と電気
的な接続をするためのコネクター4が上記電子計
算機内に設けられている。上記電子計算機内部に
は、又、上記コネクター4の挿入口より少し手前
に図の1点鎖線の位置にてスイツチのON/OFF
を検知するようにマイクロスイツチ3が設置され
ている。 In FIG. 1, a logic board 2 is mounted inside a pack 1, and on this logic board, for example, a ROM (read only memory) for trigonometric functions and its peripheral electric circuits are mounted. A connector 4 is provided in the computer for electrical connection to the logic board 2 inside the pack 1 when the pack 1 is inserted into the desktop computer. Inside the above-mentioned computer, there is also an ON/OFF switch at the position indicated by the dashed-dotted line in the figure, a little before the insertion opening of the above-mentioned connector 4.
A micro switch 3 is installed to detect.
従つてパツク1が上記電子計算機のスロツトに
挿入されると、まずパツクの外壁がマイクロスイ
ツチ3の検知棒を上部へ押し上げてマイクロスイ
ツチ3の接点がONとなる。更にパツクを深く挿
入するとパツク内部のロジツク基板2のコンタク
ト部16が上記電子計算機のコネクター4に挿入
され、コネクター4とロジツク基板のコンタクト
部6が接合する。そしてパツクを最深部まで挿入
すると、パツク上部にきざまれたミゾ5にマイク
ロスイツチの検知棒が入り、マイクロスイツチが
OFFする方向に逆もどりする。 Therefore, when the pack 1 is inserted into the slot of the computer, the outer wall of the pack first pushes the detection rod of the microswitch 3 upward, turning the contact of the microswitch 3 ON. When the pack is further inserted deeper, the contact portion 16 of the logic board 2 inside the pack is inserted into the connector 4 of the computer, and the connector 4 and the contact portion 6 of the logic board are joined. Then, when the pack is inserted to the deepest point, the detection rod of the micro switch enters the groove 5 cut out on the top of the pack, and the micro switch is activated.
Return to the direction of OFF.
第2図に本発明の電気回路構成の一例図を示
す。上記のマイクロスイツチ3がパツクが挿入さ
れてONすると、アンプを1段通り、この出力A
は更にワンシヨツトOS1に入力される。このOS
1は信号Aの立下がりにてトリガーされる。この
ワンシヨツトの側の出力と信号AがANDゲー
ト8へ入力される。この信号A及びOS1及びゲ
ート8の出力の波形を第3図示す。このゲート8
の出力信号が9〜12のトライ・ステートのレシ
ーバーのトライ・ステイト・コントロール・ゲー
ト(第2の信号線に接続された回路)に入力さ
れ、マイクロスイツチ3がONされたことによ
り、このトライ・ステイト・コントロール・ゲー
ト入力信号が第3図の8の如く0レベルとなり、
9〜12のトライ・ステイト・レシーバーの出力
端子はハイ・インピーダンスとなつてコネクター
4からの入力信号にどのようなノイズが入つてき
ても電子計算機内部には信号を伝えない。又、こ
のアンドゲート8の出力信号は、ドライバー13
〜15のトライ・ステイト・コントロール・ゲー
ト(第2の信号線に接続された回路)にも入つて
いるため、コネクター4(接続体)からの出力端
子もマイクロスイツチ3がON状態の時にはハ
イ・インピーダンスとなつて信号を外部へ、即ち
挿入されたパツクへ伝えなくなる。そしてパツク
1が完全に挿入されてしまうと、マイクロスイツ
チ3の検知棒がミゾ5に入るためにマイクロスイ
ツチ3はOFF状態にもどる。即ち、信号Aは1
レベルになる。ところがマイクロスイツチにはチ
ヤタリングが存在するために、OS1はマイクロ
スイツチがOFF時にも動作する。従つて、アン
ドゲートの出力は第3図に示す如く、マイクロス
イツチ3がONになつた時より、マイクロスイツ
チ3がOFFになつた時からOS1の時間分後まで
0レベルとなる。即ち、パツクが挿入された時か
ら完全に挿入完了後、OS1の時間分後まで入出
力のインターフエイス回路は動作しない状態に保
持しておく。又信号Aはワンシヨツト回路OS2
にも入力される。このOS2のQの出力とAとが
NANDゲート16へ入力される。この出力信号
は、トランジスタQ1のベースへ入力される。こ
のトランジスターによつてトランジスタQ2を
ON/OFFされる。このトランジスタQ2は挿入
されたパツクへ第1の信号線を介して電力を供給
させるためのトランジスタである。即ち、
NANDゲート16の出力信号が0の時はこのト
ランジスタQ2はOFFとなり、挿入パツクへ電
源を供給しない。第3図にて説明すると、マイク
ロSWがONになつた時、即ちパツクが挿入され
始めた時からマイクロSWがOFFになり、更に
OS2の時間分後までトランジスタQ2はOFFと
なる。即ち、挿入開始から完全挿入終了までパツ
クには電源を供給しないことによりパツク内の電
気回路の破壊を防止する。又、計時手段であるワ
ンシヨツトOS1,OS2の時定数T1,T2をT1>
T2としておくことにより、パツクに電源が完全
に供給され、パツク内の回路上の状態が落着いて
から計算機側はラインドライバー及びレシーバー
のトライ・ステイト・コントロールを1にするこ
とになる。これにより、完全に挿入パツク側が正
常状態になつてから計算機側がI/Oの信号を受
け付け、又、出力を開始するために誤動作は検出
されない。 FIG. 2 shows an example of the electric circuit configuration of the present invention. When the above micro switch 3 is turned ON after the pack is inserted, the output A passes through one stage of the amplifier.
is further input to the one-shot OS1. This OS
1 is triggered at the falling edge of signal A. The output from this one shot side and signal A are input to AND gate 8. The waveforms of this signal A, OS1, and the output of gate 8 are shown in FIG. This gate 8
The output signal is input to the tri-state control gates (circuits connected to the second signal line) of tri-state receivers 9 to 12, and microswitch 3 is turned on. The state control gate input signal becomes 0 level as shown in 8 in Figure 3,
The output terminals of the tri-state receivers 9 to 12 become high impedance, and no matter what kind of noise enters the input signal from the connector 4, the signal is not transmitted to the inside of the computer. Moreover, the output signal of this AND gate 8 is sent to the driver 13.
Since it is also included in the tri-state control gate (circuit connected to the second signal line) of ~15, the output terminal from connector 4 (connection body) is also high when micro switch 3 is in the ON state. This creates impedance and prevents the signal from being transmitted to the outside, ie, to the inserted pack. When the pack 1 is completely inserted, the detection rod of the micro switch 3 enters the groove 5, and the micro switch 3 returns to the OFF state. That is, signal A is 1
become the level. However, since the microswitch has chattering, OS1 operates even when the microswitch is turned off. Therefore, as shown in FIG. 3, the output of the AND gate remains at the 0 level from the time the microswitch 3 is turned on until a time period of OS1 has passed since the microswitch 3 is turned off. That is, the input/output interface circuit is kept inactive from the time when the pack is inserted until after the time of OS1 after the insertion is completely completed. Also, signal A is one shot circuit OS2
is also entered. The output of Q of this OS2 and A are
The signal is input to the NAND gate 16. This output signal is input to the base of transistor Q1. By this transistor, transistor Q2
Turns ON/OFF. This transistor Q2 is a transistor for supplying power to the inserted pack via the first signal line. That is,
When the output signal of the NAND gate 16 is 0, this transistor Q2 is turned off and no power is supplied to the insertion pack. To explain with Figure 3, when the micro SW turns ON, that is, when the pack starts to be inserted, the micro SW turns OFF, and then
Transistor Q2 remains OFF until after the time of OS2. That is, by not supplying power to the pack from the start of insertion to the end of complete insertion, destruction of the electrical circuit within the pack is prevented. In addition, the time constants T 1 and T 2 of the one-shot OS1 and OS2, which are the timekeeping means, are T1>
By setting it to T2, the computer side will set the tri-state control of the line driver and receiver to 1 after the power is completely supplied to the pack and the circuit condition inside the pack has calmed down. As a result, the computer side accepts I/O signals and starts outputting after the insertion pack side is completely in a normal state, so no malfunction is detected.
上記の如く本発明を用いると、パツクの挿入に
対応して先ず電源回路を除く各種信号線が接続さ
れ、その後、該パツクに対して電力が供給される
構成であるから、電力が供給された状態で各種信
号線が接続される場合に発生する信号線のノイズ
が除去できる。つまり、前述したパツクの挿入を
実施すれば、挿入動作実行中はパツクと卓上電子
計算機内部との信号の送受回路は完全に切り離さ
れており、計算機内部には何らの防害も与えずに
すむ。又、パツクへの電源供給も挿入実行中は完
全に切り離されており、パツク内部の電気回路を
破壊する恐れもない。又、完全に挿入完了後、電
源が供給され、次にある時間後信号が能動状態と
なるために、電源供給直後に起こる電気的不安定
からの誤動作も生じない。このように、オペレー
ターに不必要な注意を強いることなく、非常に有
意義である。 As described above, when the present invention is used, various signal lines except the power circuit are first connected in response to the insertion of a pack, and then power is supplied to the pack, so power is supplied to the pack. It is possible to remove signal line noise that occurs when various signal lines are connected in the same state. In other words, if the pack is inserted as described above, the signal transmission/reception circuit between the pack and the inside of the desktop computer is completely disconnected during the insertion operation, and there is no need to provide any damage protection to the inside of the computer. . Furthermore, the power supply to the pack is completely disconnected during insertion, so there is no risk of destroying the electrical circuit inside the pack. Further, after the insertion is completely completed, power is supplied and the signal becomes active after a certain period of time, so that malfunctions due to electrical instability that occur immediately after power supply does not occur. In this way, it is very beneficial without imposing unnecessary attention on the operator.
第1図は本発明の機械的構成の一例図、第2図
は本発明の電気的な構成の一例図、第3図はその
タイミングチヤート図である。
図において、1……パツク、2……パツク内ロ
ジツク基板、3……マイクロスイツチ、4……計
算機内のコネクター、5……パツクのミゾ部、6
……プリント基板コンタクト部、7……アンプ、
8……ANDゲート、9,10,11,12……
トライ・ステイト・ライン・レシーバー、13,
14,15……トライ・ステイト・ライン・ドラ
イバー、16……NANDゲート。
FIG. 1 is an example of the mechanical configuration of the present invention, FIG. 2 is an example of the electrical configuration of the present invention, and FIG. 3 is a timing chart thereof. In the figure, 1... Pack, 2... Logic board inside the pack, 3... Micro switch, 4... Connector inside the computer, 5... Groove of the pack, 6
...Printed circuit board contact section, 7...Amplifier,
8...AND gate, 9, 10, 11, 12...
Tri-State Line Receiver, 13,
14, 15...Tri-state line driver, 16...NAND gate.
Claims (1)
回路パツクを着脱可能としてその装置により該回
路パツクとの間に信号伝送を行わせる電子機器に
おいて、前記電子機器に対して回路パツクが装着
途中状態であるか若しくは装着完了直後であるか
を検知する検知手段と、前記検知手段により回路
パツクが前記装着途中状態であることを検知する
と前記電子機器側の回路による信号伝送を停止状
態にさせ、前記装着完了直後であることを検知す
ると前記電子機器側から回路パツクへ電源を供給
した後に該信号伝送を実行する制御手段とを備え
たことを特徴とする電子機器。 2 前記検知手段は回路パツクの所定位置に形成
した溝部によつて動作するスイツチを備えたこと
を特徴とする特許請求の範囲第1項記載の電子機
器。[Scope of Claims] 1. An electronic device in which a circuit pack comprising a storage element and its peripheral electric circuit is removably installed and a device is used to transmit signals between the circuit pack, a detection means for detecting whether the circuit pack is in the middle of installation or has just been completed; and when the detection means detects that the circuit pack is in the middle of installation, the circuit of the electronic device transmits a signal. 1. An electronic device, characterized in that the electronic device is brought into a stopped state, and when it detects that the mounting is completed, the electronic device supplies power to the circuit pack from the electronic device side and then executes the signal transmission. 2. The electronic device according to claim 1, wherein the detection means includes a switch operated by a groove formed in a predetermined position of the circuit pack.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55171294A JPS5794845A (en) | 1980-12-03 | 1980-12-03 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55171294A JPS5794845A (en) | 1980-12-03 | 1980-12-03 | Electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5794845A JPS5794845A (en) | 1982-06-12 |
JPH0225211B2 true JPH0225211B2 (en) | 1990-06-01 |
Family
ID=15920629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55171294A Granted JPS5794845A (en) | 1980-12-03 | 1980-12-03 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5794845A (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59101098A (en) * | 1982-11-30 | 1984-06-11 | Toshiba Corp | Device for preventing missing of storage information in storage device |
JPS60167049A (en) * | 1984-02-09 | 1985-08-30 | Trio Kenwood Corp | Transfer system for storage data |
JPS6242199U (en) * | 1985-09-03 | 1987-03-13 | ||
JPS62169848U (en) * | 1986-04-17 | 1987-10-28 | ||
JPH01137389A (en) * | 1987-11-25 | 1989-05-30 | Mutoh Ind Ltd | Cassette with built-in ic memory |
JPH0340012A (en) * | 1990-07-12 | 1991-02-20 | Seiko Epson Corp | Connecting system |
JPH0752378B2 (en) * | 1990-08-24 | 1995-06-05 | セイコーエプソン株式会社 | Information processing equipment |
JPH06134158A (en) * | 1992-10-23 | 1994-05-17 | Janome Sewing Mach Co Ltd | Sewing machine provided with safety detector for data card |
JPH11110886A (en) * | 1997-10-02 | 1999-04-23 | Nippon Columbia Co Ltd | Disk device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519351A (en) * | 1974-07-12 | 1976-01-26 | Hitachi Ltd | |
JPS51108519A (en) * | 1975-03-19 | 1976-09-25 | Hitachi Ltd | KATSUSENSOBATSUKANONA PURAGUIN PATSUKEEJI |
-
1980
- 1980-12-03 JP JP55171294A patent/JPS5794845A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519351A (en) * | 1974-07-12 | 1976-01-26 | Hitachi Ltd | |
JPS51108519A (en) * | 1975-03-19 | 1976-09-25 | Hitachi Ltd | KATSUSENSOBATSUKANONA PURAGUIN PATSUKEEJI |
Also Published As
Publication number | Publication date |
---|---|
JPS5794845A (en) | 1982-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5555510A (en) | Automatic computer card insertion and removal algorithm | |
US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
EP0356237A3 (en) | Integrated Circuit Card | |
JPH0225211B2 (en) | ||
EP0378307A3 (en) | Prevention of alteration of data stored in secure integrated circuit chip memory | |
EP0370529A3 (en) | Microcomputer having eeprom | |
EP0370493B1 (en) | Electric circuit device with an improved cartridge connection circuit | |
EP0785508B1 (en) | Method of controlling data writing into on-board microcomputer | |
JP2511950B2 (en) | Interface circuit | |
US5861833A (en) | Runaway prevention in a remote controller | |
JP2535546B2 (en) | Memory card | |
JPH01219918A (en) | Electronic apparatus | |
JPH0640436B2 (en) | Electronic device with memory pack | |
JPH10177080A (en) | Circuit board structure | |
JPH01276286A (en) | Memory card and its connector | |
JPS6226740B2 (en) | ||
JPH0218741B2 (en) | ||
JP3074652B2 (en) | Electronic device connection structure | |
JPS58148488A (en) | Electronic circuit board | |
KR100227617B1 (en) | Circuit for stabilizing data in printer | |
KR920007776Y1 (en) | Circuit for checking wrong data signal | |
JPH0632403B2 (en) | Board connection device | |
KR100224964B1 (en) | Hot swappable scsi backpanel | |
JPS633171Y2 (en) | ||
JPS62177783A (en) | Preventing device for abnormal insertion of memory cartridge |