JPH02234244A - Extended storage control system - Google Patents
Extended storage control systemInfo
- Publication number
- JPH02234244A JPH02234244A JP5363389A JP5363389A JPH02234244A JP H02234244 A JPH02234244 A JP H02234244A JP 5363389 A JP5363389 A JP 5363389A JP 5363389 A JP5363389 A JP 5363389A JP H02234244 A JPH02234244 A JP H02234244A
- Authority
- JP
- Japan
- Prior art keywords
- request
- storage device
- main
- reply data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 192
- 230000004044 response Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000013500 data storage Methods 0.000 description 19
- 239000012536 storage buffer Substances 0.000 description 19
- 239000000872 buffer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は主記憶装置と拡張記憶装置に接続されたメモリ
アクセス制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a memory access control device connected to a main storage device and an expanded storage device.
［従来の技術コ
従来、主記憶装置と拡張記憶装置に接続されたメモリア
クセス制御装置において、リクエスト受付ポート部には
要求元からのリクエストを入力するリクエスト受付ポー
ト部と、その他に主記憶装置から拡張記憶装置へデー・
夕を転送するための拡張記憶アクセス専用ポートと、拡
張記憶装置から主記憶装置へデータを転送するための主
記憶アクセス専用ポートとが必要とされた。リクエスト
受付゜ポート部では、要求元からのリクエストが主記憶
装置へのアクセス要求か、主記憶装置から拡張記憶装置
へのデータ転送要求か、あるいは拡張記憶装置から主記
憶装置へのデータ転送要求かを判定し７、次のように処
理を行なう。[Conventional technology] Conventionally, in a memory access control device connected to a main storage device and an expanded storage device, a request reception port section inputs a request from a request source, and a request reception port section that inputs a request from the main storage device. Data to expanded storage
A dedicated extended storage access port for transferring data and a main storage access dedicated port for transferring data from the expanded storage device to the main storage device were required. The request reception port section determines whether the request from the request source is an access request to the main storage, a request to transfer data from the main storage to the expanded storage, or a request to transfer data from the expanded storage to the main storage. 7, and performs the following processing.
（１）主記憶装置へのアクセス要求の場合リクエスト受
付ポート部において主記憶装置に対するビジーチェック
を行ない、主記憶装置へアクセス要求を出力して処理す
る。(1) In the case of an access request to the main storage device, the request reception port unit performs a busy check on the main storage device, and outputs the access request to the main storage device for processing.
（２）主記憶装置から拡張記憶装置へのデータ転送要求
の場合
リクエスト受付ポート部において初めに主記憶装置に対
するビジーチェックを行ない、読み出し要求を主記憶装
置へ出力する。リクエストは、リクエスト受付ポート部
で複数のリクエストに分解されるため、そのリクエスト
に対するリブライデー夕がすべてそろった時、リプライ
データとともに拡張記憶アクセス専用ポートへ出力され
る。拡張記憶アクセス専用ポートでは拡張記憶装置に対
するビジーチェックを行ない、主記憶装置からのリプラ
イデータと書き込み要求を拡張記憶装置へ出力して、主
記憶装置から拡張記憶装置への転送処理を行なう。(2) In the case of a data transfer request from the main storage device to the expanded storage device, the request reception port section first performs a busy check on the main storage device, and outputs a read request to the main storage device. Since a request is decomposed into a plurality of requests at the request reception port section, when all the requests for the request are completed, they are output to the extended storage access dedicated port along with the reply data. The expanded storage access dedicated port performs a busy check on the expanded storage device, outputs reply data and write requests from the main storage device to the expanded storage device, and performs transfer processing from the main storage device to the expanded storage device.
（３）拡張記憶装置から主記憶装置へのデータ転送要求
の場合
リクエスト受付ポート部において初めに拡張記憶装置に
対するビジーチェックを行ない、読み出し要求を拡張記
憶装置へ出力する。リクエストは、リクエスト受付ポー
ト部で複数のリクエストに分解されるため、そのリクエ
ストに対するリブライデー夕がすべてそろった時、リブ
ライデー夕とともに主記憶アクセス専用ポートへ出力さ
れる。主記憶アクセス専用ポートでは主記憶装置に対す
るビジーチェックを行ない、拡張記憶装置からのリプラ
イデータと書き込み要求を主記憶装置へ出力して、拡張
記憶装置から主記憶装置への転送処理を行なう。(3) In the case of a data transfer request from the expanded storage device to the main storage device, the request reception port section first performs a busy check on the expanded storage device, and outputs a read request to the expanded storage device. Since a request is decomposed into a plurality of requests at the request reception port section, when all the request data for the request is collected, it is outputted together with the request data to the main memory access dedicated port. The main memory access dedicated port performs a busy check on the main memory, outputs reply data and write requests from the extended memory to the main memory, and performs transfer processing from the extended memory to the main memory.
以上のように、リクエスト受付ポート部において要求元
からのリクエストが主記憶装置へのアクセス要求か、主
記憶装置から拡張記憶装置へのデータ転送要求か、ある
いは拡張記憶装置から主記憶装置へのデータ転送要求か
の判定を行ない、主記憶装置に対するビジーチェックと
拡張記憶装置に対するビジーチェックをそれぞれ個別に
行なっていた。As described above, the request reception port determines whether the request from the request source is an access request to the main storage device, a data transfer request from the main storage device to the expanded storage device, or a data transfer request from the expanded storage device to the main storage device. It is determined whether the request is a transfer request, and a busy check for the main storage device and a busy check for the extended storage device are performed separately.
［発明が解決しようとする課ｍ］
上述した従来のメモリアクセス制御装置は、リクエスト
受付ポート部で要求元からのリクエストの種類を判定し
、主記憶装置に対するリクエストのビジーチェック並び
に拡張記憶装置に対するリクエストのビジーチェックを
それぞれ個別に行なっているので、制御が複雑になると
いう問題点がある。[Problem to be Solved by the Invention] The conventional memory access control device described above determines the type of request from the request source at the request reception port, performs a busy check on the request to the main storage device, and performs a busy check on the request to the expansion storage device. Since the busy check is performed individually for each, there is a problem that control becomes complicated.
［課順を解決するための手段コ
本発明による拡張記憶制御方式は、複数の要求元と、主
記憶装置と、拡張記憶装置とに接続され、前記要求元か
らの前記主記憶装置へのアクセス要求、前記主記憶装置
から前記拡張記憶装置への第１のデータ転送要求、及び
前記拡張記憶装置から前記主記憶装置への第２のデータ
転送要求を含む要求に対する処理を行うメモリアクセス
制御装置に於いて、
前記要求元からの複数の要求を受付け、複数の受付けら
れた要求を出力するリクエスト受付ポート と 、
前記複数の受付けられた要求に対するビジーチェックを
行い、該複数の受付けられた要求の間で優先度を判定し
て１つの要求を選択し、選択された要求を出力する選択
手段と、
前記選択された要求が、前記アクセス要求であるか、前
記第１のデータ転送要求であるか、或いは前記第２のデ
ータ転送要求であるかの判定を行う判定手段と、
前記判定手段により前記選択された要求が前記アクセス
要求と判定された場合に、該選択された要求から前記主
記憶装置に対する第１の読出ｌ，要求或いは第１の書込
み要求を生成し、該生成された第１の読出し要求或いは
第１の書込み要求を第１の要求アドレス、データと共に
前記主記憶装置に送出しで、該主記憶装置から第１のリ
プライデータを発生させる主記憶アクセス手段と、前記
第１のリプライデータを受取り、前記選択された要求を
発生した要求元へ、該受取りだ第１のリプライデータを
返すリプライデータ返却手段と、
前記判定手段により前記選択された要求が前記第１のデ
ータ転送要求と判定された場合に、該選択された要求か
ら前記主記憶装置への第２の要求アドレスと第２の読出
し要求を生成し、該生成された第２の要求アドレスと第
２の読出し要求を前記リクエスト受付ポートへ出力する
第１の出力手段と、
該第１の出力手段からの前記第２の読出し要求に対する
前記主記憶装置からの第２のリプライデータを格納する
第１の格納手段と、
該第１の格納手段により前記第２のリプライデータが格
納されたとき、前記拡張記憶装置に対する第１の書込み
アドレスと第２の書込み要求を生成し、該生成された第
１の書込みアドレスと第２の書込み要求を前記第１の格
納手段に格納された前記第２のリプライデータとともに
前記拡張記憶装置へ出力する第２の出力手段と、
前記判定手段により前記選択された要求が前記第２のデ
ータ転送要求と判定された場合に、該選択された要求か
ら前記拡張記憶装置への第３の要求アドレスと第３の読
出し要求を生成し、該生成された第３の要求アドレスと
第３の読出し要求を前記拡張記憶装置へ出力する第３の
出力手段と、該第２の出力手段からの前記第３の読出し
要求に対する前記拡張記憶装置からの第３のリプライデ
ータを格納する第２の格納手段と、
該第３の格納手段により前記第３のりプライデ−タが格
納されたとき、前記主記憶装置に対する第２の書込みア
ドレスと第３の書込み要求を生成し、該生成された第２
の書込みアドレスと第３の書込み要求を前記第２の格納
手段に格納された前記・第３のリプライデータとともに
前記リクエスト受付ポートへ出力する第４の出力手段と
を有し、選択された要求がアクセス要求であるか第１の
データ転送要求であるか或いは第２のデータ転送要求で
あるかの判定を、ビジーチェック及び優先度判定の後に
行うことを特徴とする。[Means for resolving assignment order] The expanded storage control system according to the present invention is connected to a plurality of request sources, a main storage device, and an expanded storage device, and is connected to a plurality of request sources, a main storage device, and an expanded storage device, and is connected to a plurality of request sources to access the main storage device. a memory access control device that processes requests including a request, a first data transfer request from the main storage device to the expanded storage device, and a second data transfer request from the expanded storage device to the main storage device; a request reception port that accepts a plurality of requests from the request source and outputs the plurality of accepted requests; and a request reception port that performs a busy check on the plurality of accepted requests and performs a busy check between the plurality of accepted requests. a selection means for determining a priority, selecting one request, and outputting the selected request; and whether the selected request is the access request or the first data transfer request; or determining means for determining whether the selected request is the second data transfer request; generating a first read request or a first write request, and sending the generated first read request or first write request to the main storage device together with the first request address and data; main memory access means for generating first reply data from the main memory; receiving the first reply data; and returning the received first reply data to the request source that generated the selected request. reply data return means; when the selected request is determined by the determining means to be the first data transfer request, a second request address and a second request address from the selected request to the main storage device; a first output means for generating a read request and outputting the generated second request address and second read request to the request reception port; and a first output means for outputting the second read request from the first output means. a first storage means for storing second reply data from the main storage device in response to a request; and when the second reply data is stored by the first storage means, a first reply data for the extended storage device is stored. generating a write address and a second write request, and storing the generated first write address and second write request together with the second reply data stored in the first storage device; a second output means for outputting a third request address from the selected request to the extended storage device when the selected request is determined by the determining means to be the second data transfer request; and third output means for generating a third read request and outputting the generated third request address and third read request to the expanded storage device; a second storage means for storing third reply data from the extended storage device in response to the third read request; and when the third reply data is stored by the third storage means, the third reply data is stored in the main storage device. generate a second write address and a third write request for the generated second write address;
and a fourth output means for outputting the write address and the third write request to the request reception port together with the third reply data stored in the second storage means, It is characterized in that the determination of whether it is an access request, a first data transfer request, or a second data transfer request is performed after a busy check and a priority determination.
［実施例］ 次に、本発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.
第１図を参照すると、本発明の一実施例によるメモリア
クセス制御装置は、演算処理装置や入出力装置などのリ
クエスト要求元と、主記憶装置と、拡張記憶装置とに接
続されている。本実施例では要求元として装置Ａ、装置
Ｂ１装置Ｃの３つの装置を有する
メモリアクセス制御装置は、リクエスト受付ポート部１
０と、リクエスト処理部８０と、その他の拡張記憶制御
関係の金物とから構成される。Referring to FIG. 1, a memory access control device according to an embodiment of the present invention is connected to a request source such as an arithmetic processing unit or an input/output device, a main storage device, and an expanded storage device. In this embodiment, a memory access control device having three devices, device A, device B, and device C as request sources, has a request receiving port unit 1.
0, a request processing unit 80, and other extended storage control-related hardware.
リクエスト受付ポート部１０は、各々の装置からリクエ
ストを受け付ける装置Ａリクエスト受付バッファ２０、
装置Ｂリクエスト受付バッファ３０、及び装置Ｃリクエ
スト受付バッファ４０を有する。ここで、要求元からの
リクエストとは、書き込み、読み出しなどの動作指示を
示すリクエストコード、リクエストアドレス、ストアデ
ータなどである。５０，６０．７０は上記バッファ２０
，３０．４０の出力を受ける装置Ａ−Ｂ−Ｃバッファ読
み出しレジスタである。The request reception port section 10 includes a device A request reception buffer 20 that receives requests from each device;
It has a device B request reception buffer 30 and a device C request reception buffer 40. Here, the request from the request source includes a request code, a request address, store data, etc. indicating operation instructions such as writing and reading. 50, 60.70 is the above buffer 20
, 30.40 are device A-B-C buffer read registers.
９０は選択回路で、装置Ａ−Ｂ−Ｃのリクエストのうち
主記憶装置へのアクセス要求に対するビジーチェックを
行ない、そのビジーチェックにバスした主記憶装置への
アクセス要求と、主記憶装置と拡張記憶装置間のデータ
転送要求の間で優先度を判定して一つのリクエストを選
択し、選択されたリクエストを主記憶アクセス制御部１
００と拡張記憶アクセス判定回路１５０へ出力する。Reference numeral 90 denotes a selection circuit that performs a busy check for access requests to the main storage device among the requests of devices A-B-C, and selects the access requests to the main storage device that have passed the bus for the busy check, the main storage device and extended storage. The priority is determined among data transfer requests between devices, one request is selected, and the selected request is sent to the main memory access control unit 1.
00 and is output to the extended storage access determination circuit 150.
一般的に、主記憶装置はＸＮのインタリーブ構成をとっ
ているので、本実施例でも同じ＜ＸＮのインタリーブ構
成にしている。すなわち、主記憶装置はＮバンクから構
成され、それぞれのバンクに対してビジーＦ／Ｆが存在
し、要求元からのアクセスバンクと前記ビジーＦ／Ｆの
チェックを行なっている。Generally, the main storage device has an XN interleave configuration, so this embodiment also uses the same <XN interleave configuration. That is, the main memory device is composed of N banks, each bank has a busy F/F, and the access bank from the request source and the busy F/F are checked.
主記憶アクセス制御部１００は、選択回路９０の出力（
選択されたリクエスト）を受ける。選択回路９Ｇの出力
はリクエストコード、リクエストアドレス、及びストア
データである。これらの情報を元に、主記憶アクセス制
御部１００は、主記憶装置１１０に対してアクセス要求
を生成し出力する。そして、主記憶アクセス制御部１０
０は、それに対する主記憶装置１１０からのリプライデ
ータを受取り、後述する要求元のりプライレジスタ１２
０，１３０，１４０へ出力する。The main memory access control unit 100 outputs the selection circuit 90 (
(selected request). The output of the selection circuit 9G is a request code, a request address, and store data. Based on this information, the main memory access control unit 100 generates and outputs an access request to the main memory device 110. Then, the main memory access control unit 10
0 receives the reply data from the main storage device 110, and sends it to the requester reply register 12, which will be described later.
Output to 0,130,140.
主記憶装置１１０は、主記憶アクセス制御部１００から
のアクセス要求に対しリプライデー夕を返す。The main storage device 110 returns a reply date in response to an access request from the main storage access control unit 100.
リブライレジスタ１２０は装置Ａへの主記憶装置１１０
からのりプライデータを格納するレジスタであり、装置
Ａに対してリプライデータを出力する。リブライレジス
タ１３０は装置Ｂへのリプライデータを格納するレジス
タであり、装置Ｂに対してリプライデー夕を出力する。The library register 120 is the main storage device 110 for device A.
This is a register that stores reply data, and outputs reply data to device A. The rewrite register 130 is a register that stores reply data to device B, and outputs the reply data to device B.
リプライレジスタ１４０は装置Ｃへのリプライデータを
格納するレジスタであり、装置Ｃに対してリブライデー
夕を出力する。The reply register 140 is a register that stores reply data to the device C, and outputs reply data to the device C.
拡張記憶アクセス判定回路１５０は、選択回路９０の出
力が主記憶装置１１０へのアクセス要求か、主記憶装置
１１０から拡張記憶装置２００へのデータ転送要求か、
あるいは拡張記憶装置２００から主記憶装置１１０への
データ転送要求かの判定を行う。主記憶装置１１０と拡
張記憶装置２００間のデータ転送要求の時、主記憶アク
セス制御部１００は主記憶装置１１０に対して何もアク
セスを発生しない。The expanded storage access determination circuit 150 determines whether the output of the selection circuit 90 is an access request to the main storage device 110 or a data transfer request from the main storage device 110 to the expanded storage device 200.
Alternatively, it is determined whether the request is a data transfer request from the extended storage device 200 to the main storage device 110. When a data transfer request is made between the main storage device 110 and the expanded storage device 200, the main storage access control unit 100 does not generate any access to the main storage device 110.
本実施例でのアクセス単位は、主記憶装置、拡張記憶装
置とも８Ｂ（バイト）とし、主記憶装置と拡張記憶装置
間の転送単位は４ ｋＢ （ １ページ）とする。また
、リクエストアドレスには主記憶アドレス並びに拡張記
憶アドレスを含んでいるものとする。In this embodiment, the access unit is 8B (byte) for both the main storage device and the expansion storage device, and the transfer unit between the main storage device and the expansion storage device is 4 kB (1 page). Further, it is assumed that the request address includes a main memory address and an extended memory address.
上記のインタフェースを減らすには、あらかじめメモリ
アクセス制御装置内に片方のアドレスを設定した後、も
う一方のアドレスと共にアクセス要求を出力するなど色
々な方法が考えられる。Various methods can be considered to reduce the number of interfaces mentioned above, such as setting one address in the memory access control device in advance and then outputting an access request together with the other address.
１６０は主記憶アクセス・アドレス生成部であり、選択
回路９０、拡張記憶アクセス判定回路１５０、及び拡張
記憶リプライデータ格納バッファ１９０の出力を入力す
る。この部分の動作としては、次の２つがある。Reference numeral 160 denotes a main memory access/address generation unit, which inputs the outputs of the selection circuit 90, extended memory access determination circuit 150, and extended memory reply data storage buffer 190. There are two operations in this part:
（１）主記憶装置から拡張記憶装置への転送の時選択回
路９０の出力から主記憶装置１１０のリクエストアドレ
スを入力し、主記憶装置１１０に対する読み出し要求を
生成する。そして、前記リクエストアドレスを８Ｂづつ
更新しながら４ ｋＢ／８Ｂ−５１２回、装置Ｃバッフ
ァ読み出しレジスタ７０に出力する。この際、装置Ｃの
リクエストと競合するが、それは両リクエスト間で優先
度論理をとることなどにより制御可能である。(1) When transferring from the main storage device to the expanded storage device The request address of the main storage device 110 is input from the output of the selection circuit 90, and a read request to the main storage device 110 is generated. Then, the request address is outputted to the device C buffer read register 70 4 kB/8B-512 times while updating the request address by 8B. At this time, there is a conflict with the request from device C, but this can be controlled by establishing priority logic between both requests.
（２）拡張記憶装置から主記憶装置への転送の時拡張記
憶装置２００からのリプライデータを有する拡張記憶リ
プライデータ格納バッファ１９０の出力を受け、主記憶
装置１１０に対する書き込み要求を生成する。そして書
き込みアドレスを８Ｂづつ更新しながら４ ｋＢ／ ８
Ｂ − ５ １ ２回、拡張記憶リプライデータ格納
バッファ１９０内のリプライデータとともに装置Ｃバッ
ファ読み出しレジスタ７０へ出力する。(2) At the time of transfer from the extended storage device to the main storage device: Upon receiving the output of the extended storage reply data storage buffer 190 containing the reply data from the extended storage device 200, a write request to the main storage device 110 is generated. Then, while updating the write address in 8B increments, 4 kB/8
B-5 1 It is output to the device C buffer read register 70 along with the reply data in the extended storage reply data storage buffer 190 twice.
１７０は拡張記憶アクセス・アドレス生成部であり、選
択回路９０、拡張記憶アクセス判定回路１５０、及び主
記憶リプライデータ格納バッファ１８０の田力を入力す
る。この部分の動作としては、次の２つがある。Reference numeral 170 denotes an extended storage access/address generation section, which inputs the data of the selection circuit 90, the extended storage access determination circuit 150, and the main memory reply data storage buffer 180. There are two operations in this part:
（１）主記憶装置から拡張記憶装置への転送の時主記憶
装置１１０からのリプライデータを有する主記憶リプラ
イデータ格納バッファ１８０の出力を受け、拡張記憶装
置２００に対する書き込み要求を生成する。そして、書
き込みアドレスを８Ｂづつ更新しながら４ｋｌ３／８Ｂ
−５１２回、主記憶リプライデータ格納バッファ１８０
内のリプライデータとともに拡張記憶装置２００へ出力
する。(1) When transferring from the main storage device to the expanded storage device: Upon receiving the output of the main storage reply data storage buffer 180 containing the reply data from the main storage device 110, a write request to the expanded storage device 200 is generated. Then, while updating the write address by 8B, 4kl3/8B
-512 times, main memory reply data storage buffer 180
It is output to the extended storage device 200 along with the reply data within.
（２）拡張記憶装置から主記憶装置への転送の時選択回
路９０の出力から拡張記憶装置２００のリクエストアド
レスを入力し、拡張記憶装置２００に対する読み出し要
求を生成する。そして、前記リクエストアドレスを８Ｂ
づつ更新しながら４ ｋＢ／ ８ Ｂ − ５ １ ２
回、拡張記憶装置２００へ出力する。(2) At the time of transfer from the expanded storage device to the main storage device, the request address of the expanded storage device 200 is input from the output of the selection circuit 90, and a read request to the expanded storage device 200 is generated. Then, set the request address to 8B.
4 kB/8 B - 5 1 2 while updating
The data is output to the extended storage device 200 once.
以上述べたように、本実施例では、拡張記憶装置２００
とのインタフェースを８Ｂ単位で行なっているが、他に
も１２８Ｂ単位で行なうなど色々な方法が考えられる。As described above, in this embodiment, the extended storage device 200
Although the interface is performed in 8B units, there are various other methods such as 128B units.
１２８Ｂ単位で行なった場合の拡張記憶装置２００に対
するアクセスは４ｋＢ／１２８Ｂ−３２回となる。また
、主記憶リプライデータ格納バッファ１８０、並びに拡
張記憶リプライデータ格納バッファ１９０の容量は、拡
張記憶装置２００との１回のアクセスに対する転送量な
どによって制御しやすいように求められる。When access is performed in units of 128B, the access to the extended storage device 200 is 4kB/128B-32 times. Further, the capacities of the main memory reply data storage buffer 180 and the extended storage reply data storage buffer 190 are determined to be easily controllable depending on the transfer amount for one access to the extended storage device 200 and the like.
主記憶リプライデータ格納バッファ１８０は、主記憶装
置１１０からのりプライデータを格納する。このバッフ
ァ１８０に格納されるのは、主記憶アクセス●アドレス
生成部１６０から装置Ｃバッファ読み出しレジスタ７０
にリクエストが出力され、そのリクエスト処理に対する
リブライが返ってきた時であり、この時、装置Ｃに対し
てはリブライを返さない。主記憶リプライデータ格納バ
ッファ１８０の出力は拡張記憶アクセス・アドレス生成
部１７０に入力され、このリブライデー夕が拡張記憶装
置２００に対するストアデータとなる。The main memory reply data storage buffer 180 stores reply data from the main memory 110. What is stored in this buffer 180 is the main memory access address generator 160 to the device C buffer read register 70.
This is when a request is output and a libri for the request processing is returned, and at this time, no libri is returned to device C. The output of the main memory reply data storage buffer 180 is input to the extended storage access/address generation section 170, and this reply data becomes store data for the extended storage device 200.
拡張記憶リプライデータ格納バッファ１９０は、拡張記
憶装置２００への読み出し要求に対するリブライデー夕
を格納する。拡張記憶リプライデータ格納バッファ１９
０の出力は主記憶アクセス・アドレス生成部１６０に入
力され、このリブライデー夕が装置Ｃバッファ読み出し
レジスタ７ｏを介して主記憶装置１１０に対するストア
データとなる。The extended storage reply data storage buffer 190 stores reply data in response to a read request to the extended storage device 200. Extended memory reply data storage buffer 19
The output of 0 is input to the main memory access/address generation section 160, and this libridate becomes store data for the main memory 110 via the device C buffer read register 7o.
拡張記憶装置２００は、一般的に主記憶容口に比較して
数倍以上の容量を有することが多い。本実施例では８Ｂ
単位のアクセスとなっているが、ブロック単位（例えば
１２８Ｂ）で行なうことも可能である。拡張記憶装置２
００の動作としては、拡張記憶アクセス・アドレス生成
部１７０からのアクセス要求に対し、リプライデー夕を
拡張記憶リプライデータ格納バッファ１９０に返す。（
当然書き込み要求時にはリプライデータはない。）主記
憶装置１１０と拡張記憶装置２００間の転送処理の動作
を要約すると、
（１）主記憶装置から拡張記憶装置への転送の場合要求
元からのリクエストが拡張記憶アクセス判定回路１５０
で主記憶装置から拡張記憶装置へのデータ転送要求であ
ると判定されると、選択回路９０からそのリクエストの
リクエストコードとアドレスが主記憶アクセス・アドレ
ス生成部１６０に入力される。主記憶アクセス・アドレ
ス生成部１６０は、リクエスト・アドレスを８’Ｂづつ
更新しながら４ｋＢ／Ｂ−５１２回、読み出し要求とと
もに装置Ｃバッファ読み出しレジスタ７０に出力する。The expanded storage device 200 generally has a capacity several times or more than the main memory capacity. In this example, 8B
Although access is performed in units, it is also possible to access in blocks (for example, 128B). Expanded storage device 2
The operation of 00 is to return a reply date to the extended storage reply data storage buffer 190 in response to an access request from the extended storage access address generation section 170. (
Naturally, there is no reply data at the time of a write request. ) To summarize the operation of the transfer process between the main storage device 110 and the expanded storage device 200, (1) In the case of transfer from the main storage device to the expanded storage device, a request from the request source is sent to the expanded storage access determination circuit 150.
If it is determined that the request is a data transfer request from the main storage device to the expanded storage device, the request code and address of the request are input from the selection circuit 90 to the main storage access/address generation unit 160. The main memory access address generation unit 160 updates the request address by 8'B and outputs it to the device C buffer read register 70 along with the read request 4kB/B-512 times.
装置Ｃバッファ読み出しレジスタ７０での装置Ｃとのリ
クエストの競合は優先論理などで処理される。ビジーチ
ェックにパスすると、リクエストは主記憶アクセス制御
部１００に入力され、主記憶アクセス制御部１００は主
記憶装置］１−０に対する読み出し処理を行なう。主記
憶装置１１０からのリプライデータが主記憶アクセス制
御部１００に返ると、このリブライデー夕は要求元リブ
ライレジスタ１２０，１３０，１４０にセットされるこ
となく、主記憶リプライデータ格納バッファ１８０に格
納される。次に、主記憶リプライデータ格納バッファ１
８ ０の出力は拡張記憶アクセス・アドレス生成部１
７０に人力され、拡張記憶アクセス・アドレス生成部１
７０は拡張記憶装置に対する書き込み要求を生成する。Request conflict with device C in device C buffer read register 70 is handled by priority logic or the like. If the busy check is passed, the request is input to the main memory access control unit 100, and the main memory access control unit 100 performs read processing for the main memory device ]1-0. When the reply data from the main storage device 110 is returned to the main memory access control unit 100, the reply data is stored in the main memory reply data storage buffer 180 without being set in the request source libre registers 120, 130, 140. Ru. Next, main memory reply data storage buffer 1
8 0 output is extended storage access address generation unit 1
Extended storage access/address generation section 1
70 generates a write request to the expanded storage device.
主記憶リプライデータ格納バッファ１８０からのリプラ
イデータと書き込み要求は、拡張記憶アクセス・アドレ
ス生成部１７０から書き込みアドレスを更新しながら拡
張記憶装置２００に川力され、これにより主記憶装置１
１０のデータが拡張記憶装置２００へ転送される。The reply data and write request from the main memory reply data storage buffer 180 are sent to the extended storage device 200 while updating the write address from the extended storage access/address generation unit 170.
10 data are transferred to the expanded storage device 200.
（２）拡張記憶装置から主記憶装置への転送の場合要求
元からのリクエストが拡張記憶アクセス判定回路１５０
で拡張記憶装置から主記憶装置へのデータ転送要求であ
ると判定されると、選択回路９０からそのリクエストの
リクエストコードとアドレスが拡張記憶アクセス・アド
レス生成部１７０に入力される。拡張記憶アクセス・ア
ドレス生成部１７０は、リクエスト・アドレスを８Ｂづ
つ更新しながら４ｋＢ／Ｂ−５１２回、読み出し要求と
共に拡張記憶装置２００に出力する。拡張記憶装置２０
０からのリプライデータは拡張記憶リプライデータ格納
バッファ１９０に格納される。(2) In the case of transfer from an extended storage device to a main storage device, a request from a request source is sent to the extended storage access determination circuit 150.
If it is determined that the request is a data transfer request from the expanded storage device to the main storage device, the request code and address of the request are input from the selection circuit 90 to the expanded storage access/address generation unit 170. The expanded storage access address generation unit 170 outputs the request address to the expanded storage device 200 along with the read request 4kB/B-512 times while updating the request address by 8B. Expanded storage device 20
The reply data from 0 is stored in the extended storage reply data storage buffer 190.
次に拡張記憶リプライデータ格納バッファ１９０の出力
は、主記憶アクセス・アドレス生成部１６０に入力され
、主記憶アクセス・アドレス生成部１６０は主記憶装置
に対する書き込み要求を生成する。拡張記憶リプライデ
ータ格納バッファ〕９０からのリプライデータと書き込
み要求は、主記憶アクセス・アドレス生成部１６０から
書き込みアドレスを更新しながら装置Ｃバッファ読み出
しレジスタ７０へ出力される。前記リクエス１・がビジ
ーチェックにバスすると、選択回路９０を経由して主記
憶アクセス制御部１００に送られ、主記憶アクセス制御
部１００は主記憶装置コ−１０に対して書き込み要求を
発生し、これにより拡張記憶装置２００のデータが主記
憶装置］１０へ転送される。Next, the output of the extended memory reply data storage buffer 190 is input to the main memory access address generation section 160, and the main memory access address generation section 160 generates a write request to the main memory device. The reply data and write request from the expanded memory reply data storage buffer] 90 are output from the main memory access address generation unit 160 to the device C buffer read register 70 while updating the write address. When the request 1 is bused to the busy check, it is sent to the main memory access control unit 100 via the selection circuit 90, and the main memory access control unit 100 issues a write request to the main memory unit 10. As a result, the data in the extended storage device 200 is transferred to the main storage device]10.
［発明の効果コ
以上説明したように本発明は、複数の要求元からのリク
エストが主記憶装置へのアクセス要求か、主記憶装置か
ら拡張記憶装置へのデータ転送要求か、あるいは拡張記
憶装置から主記憶装置へのデータ転送要求かの判定をリ
クエスト受付ポート部で行なうのではなく、ビジーチェ
ックと優先度を判定して複数リクエストの中から１つの
リクエストを選択した後、上記３つのリクエスト種別の
判定を行ない処理することにより、主記憶装置と拡張記
憶装置間の転送制御が簡略化され、ハードウエア量も削
減できるという効果がある。[Effects of the Invention] As explained above, the present invention has the advantage that requests from multiple request sources are requests for access to the main storage device, requests for data transfer from the main storage device to the expanded storage device, or requests from the expanded storage device. Instead of determining whether it is a data transfer request to the main storage device at the request reception port, the request reception port determines the busy check and priority, selects one request from multiple requests, and then selects one request from among multiple requests. By making the determination and processing, the transfer control between the main storage device and the expanded storage device is simplified, and the amount of hardware can be reduced.
置。Place.
第１図は本発明の一実施例によるメモリアクセス制御装
置の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a memory access control device according to an embodiment of the present invention.
Claims (1)
接続され、前記要求元からの前記主記憶装置へのアクセ
ス要求、前記主記憶装置から前記拡張記憶装置への第１
のデータ転送要求、及び前記拡張記憶装置から前記主記
憶装置への第２のデータ転送要求を含む要求に対する処
理を行うメモリアクセス制御装置に於いて、 前記要求元からの複数の要求を受付け、複数の受付けら
れた要求を出力するリクエスト受付ポートと、 前記複数の受付けられた要求に対するビジーチェックを
行い、該複数の受付けられた要求の間で優先度を判定し
て１つの要求を選択し、選択された要求を出力する選択
手段と、 前記選択された要求が、前記アクセス要求であるか、前
記第１のデータ転送要求であるか、或いは前記第２のデ
ータ転送要求であるかの判定を行う判定手段と、 前記判定手段により前記選択された要求が前記アクセス
要求と判定された場合に、該選択された要求から前記主
記憶装置に対する第１の読出し要求或いは第１の書込み
要求を生成し、該生成された第１の読出し要求或いは第
１の書込み要求を第１の要求アドレス、データと共に前
記主記憶装置に送出して、該主記憶装置から第１のリプ
ライデータを発生させる主記憶アクセス手段と、 前記第１のリプライデータを受取り、前記選択された要
求を発生した要求元へ、該受取った第１のリプライデー
タを返すリプライデータ返却手段と、 前記判定手段により前記選択された要求が前記第１のデ
ータ転送要求と判定された場合に、該選択された要求か
ら前記主記憶装置への第２の要求アドレスと第２の読出
し要求を生成し、該生成された第２の要求アドレスと第
２の読出し要求を前記リクエスト受付ポートへ出力する
第１の出力手段と、 該第１の出力手段からの前記第２の読出し要求に対する
前記主記憶装置からの第２のリプライデータを格納する
第１の格納手段と、 該第１の格納手段により前記第２のリプライデータが格
納されたとき、前記拡張記憶装置に対する第１の書込み
アドレスと第２の書込み要求を生成し、該生成された第
１の書込みアドレスと第２の書込み要求を前記第１の格
納手段に格納された前記第２のリプライデータとともに
前記拡張記憶装置へ出力する第２の出力手段と、 前記判定手段により前記選択された要求が前記第２のデ
ータ転送要求と判定された場合に、該選択された要求か
ら前記拡張記憶装置への第３の要求アドレスと第３の読
出し要求を生成し、該生成された第３の要求アドレスと
第３の読出し要求を前記拡張記憶装置へ出力する第３の
出力手段と、該第３の出力手段からの前記第３の読出し
要求に対する前記拡張記憶装置からの第３のリプライデ
ータを格納する第２の格納手段と、 該第２の格納手段により前記第３のリプライデータが格
納されたとき、前記主記憶装置に対する第２の書込みア
ドレスと第３の書込み要求を生成し、該生成された第２
の書込みアドレスと第３の書込み要求を前記第２の格納
手段に格納された前記第３のリプライデータとともに前
記リクエスト受付ポートへ出力する第４の出力手段とを
有し、選択された要求がアクセス要求であるか第１のデ
ータ転送要求であるか或いは第２のデータ転送要求であ
るかの判定を、ビジーチェック及び優先度判定の後に行
うことを特徴とする拡張記憶制御方式。[Scope of Claims] 1. Connected to a plurality of request sources, a main storage device, and an extended storage device, and an access request from the request source to the main storage device, and an access request from the main storage device to the expanded storage device. 1st to
in a memory access control device that processes requests including a second data transfer request from the expanded storage device to the main storage device; a request reception port that outputs the accepted requests; and a request reception port that performs a busy check on the plurality of accepted requests, determines the priority among the plurality of accepted requests, selects one request, and selects the request. selecting means for outputting the selected request; and determining whether the selected request is the access request, the first data transfer request, or the second data transfer request. determining means; when the selected request is determined by the determining means to be the access request, generating a first read request or a first write request to the main storage device from the selected request; main memory access means for sending the generated first read request or first write request to the main memory device together with the first request address and data, and generating first reply data from the main memory device; and a reply data return unit that receives the first reply data and returns the received first reply data to the request source that generated the selected request, and the determination unit determines that the selected request is If it is determined to be a first data transfer request, a second request address and a second read request to the main storage device are generated from the selected request, and the generated second request address and a first output means for outputting a second read request to the request reception port; and a second output means for storing second reply data from the main storage device in response to the second read request from the first output means. 1 storage means; when the second reply data is stored by the first storage means, generate a first write address and a second write request for the extended storage device; a second output means for outputting the first write address and the second write request together with the second reply data stored in the first storage means to the expanded storage device; If the request is determined to be the second data transfer request, generate a third request address and a third read request to the expanded storage device from the selected request, and third output means for outputting a request address and a third read request to the extended storage device; and third reply data from the extended storage device in response to the third read request from the third output means. a second storage means for storing; and when the third reply data is stored by the second storage means, generating a second write address and a third write request for the main storage device; the second
and a fourth output means for outputting the write address and the third write request together with the third reply data stored in the second storage means to the request reception port, An extended storage control method characterized in that a determination as to whether the request is a request, a first data transfer request, or a second data transfer request is made after a busy check and a priority determination.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5363389A JPH02234244A (en) | 1989-03-08 | 1989-03-08 | Extended storage control system |
| FR9002872A FR2644260B1 (en) | 1989-03-08 | 1990-03-07 | MEMORY ACCESS CONTROL DEVICE FOR SIMPLE CONTROL |
| US08/134,874 US5432923A (en) | 1989-03-08 | 1993-10-12 | Memory access control device capable of carrying out data transfer between main memory and expanded memory with simple control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5363389A JPH02234244A (en) | 1989-03-08 | 1989-03-08 | Extended storage control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02234244A true JPH02234244A (en) | 1990-09-17 |
Family
ID=12948307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5363389A Pending JPH02234244A (en) | 1989-03-08 | 1989-03-08 | Extended storage control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02234244A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167761A (en) * | 1983-03-14 | 1984-09-21 | Hitachi Ltd | Computer system |
| JPS61239339A (en) * | 1985-04-16 | 1986-10-24 | Fujitsu Ltd | System for controlling transfer of page data |
| JPH0236443A (en) * | 1988-07-27 | 1990-02-06 | Nec Corp | System for controlling expansion storage |
-
1989
- 1989-03-08 JP JP5363389A patent/JPH02234244A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167761A (en) * | 1983-03-14 | 1984-09-21 | Hitachi Ltd | Computer system |
| JPS61239339A (en) * | 1985-04-16 | 1986-10-24 | Fujitsu Ltd | System for controlling transfer of page data |
| JPH0236443A (en) * | 1988-07-27 | 1990-02-06 | Nec Corp | System for controlling expansion storage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060145A (en) | Memory access system for pipelined data paths to and from storage | |
| US6470380B1 (en) | Signal processing device accessible as memory | |
| US5377339A (en) | Computer for simultaneously executing instructions temporarily stored in a cache memory with a corresponding decision result | |
| EP0622737A2 (en) | High performance memory system | |
| JPS618785A (en) | Access control system for storage device | |
| JP2008181551A (en) | Vector tailgating for computer provided with vector register | |
| US6665768B1 (en) | Table look-up operation for SIMD processors with interleaved memory systems | |
| US5825788A (en) | Data ordering for cache data transfer | |
| US5526487A (en) | System for multiprocessor communication | |
| JPH02234244A (en) | Extended storage control system | |
| JPH0562380B2 (en) | ||
| US5548752A (en) | Method and system for storing data in a memory device | |
| JPS6156546B2 (en) | ||
| JP2684752B2 (en) | Extended storage control method | |
| JPH0236443A (en) | System for controlling expansion storage | |
| JP3655658B2 (en) | Numerical controller | |
| EP0284094B1 (en) | Tandem priority resolver | |
| JP4520949B2 (en) | Parallel processing device and parallel processing method | |
| JPH0831076B2 (en) | I / O processor | |
| JP2000066946A (en) | Memory controller | |
| JPS6074074A (en) | Priority control system | |
| JP2591362B2 (en) | Data selection processing method | |
| JPH05250256A (en) | Memory access method | |
| JPH0719221B2 (en) | Memory control method | |
| JPH0368045A (en) | Main memory control system |