JPH0219663B2 - - Google Patents

Info

Publication number
JPH0219663B2
JPH0219663B2 JP1024986A JP1024986A JPH0219663B2 JP H0219663 B2 JPH0219663 B2 JP H0219663B2 JP 1024986 A JP1024986 A JP 1024986A JP 1024986 A JP1024986 A JP 1024986A JP H0219663 B2 JPH0219663 B2 JP H0219663B2
Authority
JP
Japan
Prior art keywords
output
bit
code
rom
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1024986A
Other languages
Japanese (ja)
Other versions
JPS62169554A (en
Inventor
Masayasu Myake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP1024986A priority Critical patent/JPS62169554A/en
Publication of JPS62169554A publication Critical patent/JPS62169554A/en
Publication of JPH0219663B2 publication Critical patent/JPH0219663B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

(産業上の利用分野) 本発明はGMSK(Gaussian Filtered
Minimum Shift Keying)、TFM(Tamed
Fsequency Madulation)、CCPSK(Compact
Spectrum Constant envelope Phase Shift
Keying)等の特に移動通信において使用される
デイジタルFM(周波数変調、FSK)方式で使用
される直交変調器において直交変調波を発生させ
るのにROMメモリである波形メモリを使用する
場合に入力符号列の符号シーケンスによつて変調
波形が異なるため符号シーケンスによりどの変調
波形を出力するかを制御する象限管理回路を提供
するものである。(デイジタルFMの前記諸方式
についてはたとえば文献1…電子通信学会誌1982
年2月p.192〜198技術展望参照) (従来の技術) 従来はデイジタルFM波を直交変調で発生させ
る場合に象限管理の必要があることは文献等に述
べられているが具体的な手段は開示されていない
ようである。 (発明の具体的な目的) デイジタルFMに使用する直交変調器では直交
変調器の作用が線形であるため変調波を入力のデ
イジタル符号列から直ちに線形操作によつて得る
ことはできない。このため変調波は一般に非線形
変換された波形をROMに記憶させ、入力符号に
よつてこの波形メモリROMより変調波を読み出
すが、この場合入力符号の並び方によつては同じ
符号でも前後の符号の影響によつて変調波が異な
らなければならない。従つて入力符号列によつて
出力する変調波を制御する必要がある。これを実
現するのが本発明による象限管理回路である。 ここで本発明の基礎となる事項を説明する。な
お直交変調器は第1図、象限管理回路は第3図に
よつて後に説明する。 (1) デイジタルFM(FSK)の変調波は公知のよ
うに次式で表される。 v(t)=cos〔ωct+θ(t)〕 ……(A) ωcは搬送波の角周波数、θ(t)は情報信号
に関連する位相変化でデイジタルFMの基本的
な信号である。FSKのうち移動無線に適する
方式は前記のように種々あるがたとえばMSK
(Minimum Phase Shift Keying)は狭帯域
FSKの一種で周波数は±ΔKと離散的に偏移す
るが位相は連続的に変移する。FSKでは変調
指数を0.5に選ぶと符号に対応する信号波は互
いに直交しMSKと呼ばれ電力スペクトルの集
中性がよいことがよく知られておりGMSK方
式の原形でもあるのでMSKの場合を例にとつ
て以下説明する。MSKの場合にはθ(t)=±
πt/2T(Tは第2図のように符号の1タイムス
ロツトの時間=ビツト周期)、T秒後の位相偏
移は従つて±π/2。位相θ(t)は情報信号
が“1”のとき連続的に位相が90゜進み、“0”
のときは連続的に90゜遅れる。この関係は入力
のデイジタル符号と位相変化の一例を示した第
4図に示されている。第4図において破線は
MSKの場合、実線はGMSK,CCPSKの場合
の各例を示す。この位相面上で符号の連鎖と位
相の変化は符号長を適当に区切ると対応づけら
れることが知られている。たとえばCCPSK方
式で発表されている符号と位相変化の例は第5
図のようでこれは3ビツトの符号列の場合であ
る。(文献2:岡井他、狭帯域定包絡線デイジ
タル位相変調方式、電子通信学会技術研究報告
(CS79−133)p.55−62参照)。 符号列に対する第5図の位相変化と第4図の
位相変化との間には次の関係がある。タイムス
ロツト2では101の符号列となるから第5図d
の下側の位相変化になる。タイムスロツト3で
は011の符号列となるから第5図cの上側の位
相変化になる。このようにして3ビツトの符号
列とそれに対応する第5図の8種の位相変化パ
ターンより第4図の連続した符号列に対する位
相変化が求められることがわかるであろう。 (2) 位相面管理が必要な理由 第4図のタイムスロツト2と9の“0”は前
後に“1”があつて101の符号列となるから第
5図dの下側の位相波形を読出して位相面の連
続性を保つことができる。しかしタイムスロツ
ト2では位相の変化はπ/2と0の間であるが
タイムスロツト9では0と−π/2の間で位相
が変化する。このことはsin波とcos波を考えれ
ばこの位相変化に対しcos波は同一の波形にな
るがsin波は極性が反転した波形になる。従つ
て直交変調器でsin波とcos波を読み出す場合に
同じ位相変化でもその着目するタイムスロツト
の瞬時位相の存在する象限を正しく知らなけれ
ば正確な変調波は得られない。従つて符号の系
列の監視とそれに対応した象限管理が必要であ
る。 以上の説明のように同じ符号系列を持つタイ
ムスロツトでも直交変調器に出力されるべき
sin波とcos波は瞬時位相が存在する象限によつ
て波形が異なることから象限管理回路を付加す
ることによつてこの出力波形の不確定さを除く
ことができる。 (発明の構成と動作) デイジタルFM波を直交変調によつて発生させ
る場合に直交変調器を用い波形メモリROMから
変調波を読み出す場合に本発明の象限管理回路を
使用すると簡単な回路で容易に実用できる直交変
調器が実現できる。 まず図面について説明する。第1図は従来提示
されている直交変調器の構成例図、第2図は第1
図の直交変調器の理想状態における位相面ダイヤ
グラムと出力波形図、第3図は第1図の各部波形
図、第6図は本発明による象限管理回路の構成例
図、第7図は第6図の回路のタイムチヤート、第
8図は本発明による象限管理回路を設けた直交変
調器の構成例図である。なお以下は簡略のため入
力データを監視するビツト数を3としMSKの場
合について説明する。 第1図においてDは1データ分すなわち1ビツ
ト遅延素子で、波形メモリ1は入力データに対し
前記第5図の位相変化に対応する位相面のsin波
とcos波を出力する。ただし波形メモリはデータ
クロツク(1タイムスロツト分の時間)をその整
数倍のクロツクでサンプルした各成分の波形を記
憶するものでデータの開始点から始めて1データ
分の波形を読み出す。そしてメモリテーブル、カ
ウンタ、D/A変換器および低域波器(LPF)
で構成されている。また同図中の2はOSC(局部
発振器)、3は90゜位相器、は乗算器、Σは加算
器である。 第1図の各部の動作を説明する前に第2図につ
いて説明する。入力符号列を第2図のaのようで
あるとすれば「101」と続く入力データの中央の
「0」に相当する波形を読み出す場合bの位相面
で「a−b−c」の場合の“b”と「d−e−
f」の場合の“e”はその位相面上で存在する象
限が異なるためc図に示すように出力波形が異な
る。このような場合に対処するため第6図の象限
管理回路によつて出力波形を制御することは後に
説明するが第2図を考察すると1→0、または0
→1と入力符号が変化する場合は位相面での信号
が存在する象限は変わらない。また1→1と続く
場合は象限が増加し、0→0と続けば象限が減る
ことがわかる。このような判定を行うのが象限管
理回路である。 次に第1図の各部動作を第3図の各部波形によ
つて説明する。第3図aの入力データは第2図の
aと同じとし、(1,a)はデータが1、位相面
はaの意味である。第1図において入力データ列
は2個の遅延素子を通り前記のように3つの符号
によるデータ系列で前記波形メモリ内の波形メモ
リテーブルの指定のテーブルを決める。この決め
られたテーブル内にはその入力データ列に対応す
る波形が蓄えられている。この波形はデータクロ
ツクの整数倍の速度を持つクロツク(第3図では
データクロツクの6倍の読み出しクロツクbとし
て示してある。)で順次読み出される。読み出す
方法はデータの切替り点でリセツトされる読み出
しクロツクで動作するカウンタの出力でメモリの
読み出し番地を指定することによつて読み出され
る。この読み出された出力はD/A変換されて出
力される。(第3図dのように)。D/A変換後の
出力は階段波形であるから低域波器(LPF)
で低域成分のみが抽出され連続波となつて変調器
の乗算器へ入力される(第3図e、第8図参照)。 第1図の直交変調器は次の原理で動作する。
OSC2よりの搬送波成分の角周波数をω0とし、
下側の経路の信号をCU(t)とすると CU(t)=sinω0t ……(1) 同様に上側(位相器3側)の経路の信号CL
(t)は CL(t)=cosω0t ……(2) また波形メモリから読み出すsin成分の波形BS
(t)は0t<Tとして BS(t)=sin(π/2Tt) ……(3) 同様にcos成分の波形BC(t)は BC(t)=cos(π/2Tt) ……(4) 従つて変調出力S(t)は S(t)=BC(t)CL(t)−BS(t)CU(t) =cos(π/2Tt)cosω0t−sin(π/2Tt)sinω0t =cos(ω0+π/2Tt) ……(5) (5)式より第1図に示す直交変調器の変調出力は
一定振幅であることがわかる。なお波形メモリ1
はこの例では前記のように3ビツト連続したデー
タ列の中の中央のビツトに対する波形を記憶する
ためのものである。 次に本発明の象限管理回路によつて第6図の実
施例によつて説明する。第1図に示した直交変調
器において第2図に示した符号系列が入力した場
合、第2図bに示す位相面の状態がbとeにおい
てはそれぞれが対応するデータは「0」であり、
その前後に位置するデータは「1」であるから第
1図に示す回路ではbとeの状態を区別すること
はできない。しかしbとeではそれらの存在する
位相面はbが0〜π/2の間であり、eはπ/2
〜πの間である。従つてこのそれぞれの位相面に
対するsin成分とcos成分は第2図cのように互に
異なつている。第6図においてD1とD2はそれぞ
れ1ビツトの遅延回路または素子、4は2進法の
AND回路、5はEX−OR回路(法2の加算回
路)、6はクロツク入力をカウントする可逆
(Up/Doun以下U/Dと略記する。)カウンタで
AND4よりのU/D制御信号とEX−OR回路よ
りのイネーブル信号によつて制御される。 第7図は第6図の回路のタイムチヤートであ
る。この図においてaは第2図bの位相面で示し
た着目するビツトと対応する記号で、bは第2図
aに示した入力符号列である。データ入力すなわ
ち入力符号列は第6図の遅延素子列に入力し、着
目するビツトすなわちD2の出力g2とそれに先行
するビツトの出力(D1の出力)g1がU/Dカウ
ンタ6の制御を行うAND回路4とEX−OR回路
5に入力する。このうちAND回路4は着目する
ビツトと先行するビツトの符号が共に“1”のと
きのみU/Dカウンタを1だけUPカウントする
ように制御する。第7図a中のdとcの関係がこ
の例に当たる。このときAND回路4の出力は第
7図cに示すようにビツトdのところで“1”に
なる。同様にg1とg2が“0”のときはU/Dカウ
ンタは1だけ減少する。他方EX−OR回路5は
入力する2つのデータが異なるときのみ“1”と
なりその時に限つてU/Dカウンタ6のカウント
動作を禁止し出力は変わらない。従つていま着目
するビツトを第7図aのdとすればその先行する
ビツトはcで、cとdは同符号であるから
EXOR5の出力は“0”となる。このときAND
回路4の出力は“1”であるからU/Dカウンタ
6はアツプカウントを行いその出力は図示のA端
子に“1”として表われる。なおA,BはU/D
カウンタ6の出力端子で第8図に示すようにその
出力は波形メモリ1の象限制御信号として用いら
れる。A端子が“1”になつたことはA=0、B
=0の状態から1象限(π/2ラジアン)進んだ
状態にあることを示している。このように符号
“1”が2ビツト連続した場合には位相面でデー
タが変化する位置がπ/2だけ増え(第2図b参
照)、“0”が2ビツト連続した場合には逆にπ/
2だけ減少し、「1と0」または「0と1」のよ
うに続いた場合には象限は変化しないように象限
制御信号A,Bを発生することができる。ここで
は象限とA,B出力との対応を次のようにとつて
いる。
(Field of Industrial Application) The present invention is based on GMSK (Gaussian Filtered)
Minimum Shift Keying), TFM (Tamed
Fsequency Madulation), CCPSK (Compact
Spectrum Constant envelope Phase Shift
Input code string when using waveform memory, which is ROM memory, to generate orthogonal modulated waves in quadrature modulators used in digital FM (frequency modulation, FSK) systems used in mobile communications, such as Since the modulation waveform differs depending on the code sequence, a quadrant management circuit is provided that controls which modulation waveform is output depending on the code sequence. (For the above-mentioned methods of digital FM, see Reference 1...Journal of the Institute of Electronics and Communication Engineers 1982.
(Refer to February 2015, p. 192-198 Technology Outlook) (Conventional technology) Conventionally, when generating digital FM waves using orthogonal modulation, it has been stated in the literature that quadrant management is necessary, but there is no specific method. does not seem to have been disclosed. (Specific Object of the Invention) In the orthogonal modulator used for digital FM, since the action of the orthogonal modulator is linear, the modulated wave cannot be obtained immediately from the input digital code string by linear operation. For this reason, the modulated wave is generally a non-linearly converted waveform stored in ROM, and the modulated wave is read out from this waveform memory ROM according to the input code. The modulating wave must be different depending on the influence. Therefore, it is necessary to control the output modulated wave according to the input code string. The quadrant management circuit according to the present invention realizes this. Here, the basics of the present invention will be explained. The quadrature modulator will be explained later with reference to FIG. 1, and the quadrant management circuit will be explained later with reference to FIG. (1) As is well known, the modulated wave of digital FM (FSK) is expressed by the following equation. v(t)=cos [ω c t+θ(t)] ...(A) ω c is the angular frequency of the carrier wave, and θ(t) is the phase change related to the information signal, which is a fundamental signal of digital FM. As mentioned above, there are various methods of FSK that are suitable for mobile radio, but for example, MSK
(Minimum Phase Shift Keying) is a narrowband
A type of FSK in which the frequency shifts discretely to ±ΔK, but the phase shifts continuously. In FSK, when the modulation index is chosen to be 0.5, the signal waves corresponding to the codes are orthogonal to each other, and it is called MSK.It is well known that the power spectrum has good concentration, and it is also the original form of the GMSK system, so let's take the case of MSK as an example. This will be explained below. In the case of MSK, θ(t)=±
πt/2T (T is the time of one time slot of the code=bit period as shown in FIG. 2), and the phase shift after T seconds is therefore ±π/2. The phase θ(t) continuously advances by 90° when the information signal is “1” and becomes “0”.
When , there is a continuous delay of 90°. This relationship is illustrated in FIG. 4, which shows an example of input digital code and phase changes. In Figure 4, the dashed line is
In the case of MSK, the solid line shows each example in the case of GMSK and CCPSK. It is known that on this phase plane, the chain of codes and the change in phase can be associated by appropriately dividing the code length. For example, the example of the code and phase change announced in the CCPSK system is the 5th example.
As shown in the figure, this is the case of a 3-bit code string. (Reference 2: Okai et al., Narrowband Constant Envelope Digital Phase Modulation Method, Technical Research Report of the Institute of Electronics and Communication Engineers (CS79-133) p.55-62). The following relationship exists between the phase change in FIG. 5 and the phase change in FIG. 4 for the code string. In time slot 2, the code string is 101, so Figure 5d
This results in a phase change below . In time slot 3, the code string is 011, so the phase change is as shown in the upper part of FIG. 5c. It will be seen that in this way, the phase changes for the continuous code strings shown in FIG. 4 can be determined from the 3-bit code strings and the eight types of phase change patterns shown in FIG. 5 corresponding to the 3-bit code strings. (2) Reason why phase plane management is necessary Since the “0” in time slots 2 and 9 in Figure 4 has “1” before and after it, resulting in a code string of 101, the phase waveform on the lower side of Figure 5 d can be It is possible to read out and maintain the continuity of the phase plane. However, in time slot 2, the phase changes between π/2 and 0, while in time slot 9, the phase changes between 0 and -π/2. This means that if we consider sine waves and cosine waves, the cosine wave will have the same waveform in response to this phase change, but the sine wave will have a waveform with reversed polarity. Therefore, when reading out a sine wave and a cosine wave using a quadrature modulator, even if the phase changes are the same, accurate modulated waves cannot be obtained unless the quadrant in which the instantaneous phase of the time slot of interest exists is accurately known. Therefore, it is necessary to monitor the code series and manage quadrants accordingly. As explained above, even time slots with the same code sequence should be output to the quadrature modulator.
Since the waveforms of the sine wave and the cosine wave differ depending on the quadrant in which the instantaneous phase exists, uncertainty in the output waveform can be removed by adding a quadrant management circuit. (Structure and operation of the invention) When a quadrature modulator is used to generate a digital FM wave by orthogonal modulation, the quadrant management circuit of the present invention can be used to easily read a modulated wave from a waveform memory ROM using a simple circuit. A practical quadrature modulator can be realized. First, the drawings will be explained. Figure 1 is an example of the configuration of a conventional quadrature modulator, and Figure 2 is the
The phase plane diagram and output waveform diagram in the ideal state of the quadrature modulator shown in the figure, FIG. 3 is a waveform diagram of each part of FIG. 1, FIG. FIG. 8 is a time chart of the circuit shown in the figure, and is a diagram showing an example of the configuration of a quadrature modulator provided with a quadrant management circuit according to the present invention. In the following, for the sake of simplicity, the case of MSK will be explained, assuming that the number of bits to monitor input data is 3. In FIG. 1, D is a delay element for one data, that is, one bit, and the waveform memory 1 outputs a sine wave and a cosine wave of a phase plane corresponding to the phase change shown in FIG. 5 with respect to input data. However, the waveform memory stores the waveform of each component sampled by an integer multiple of the data clock (time for one time slot), and reads out the waveform for one data starting from the data start point. and memory table, counter, D/A converter and low frequency filter (LPF)
It is made up of. Further, in the figure, 2 is an OSC (local oscillator), 3 is a 90° phase shifter, 3 is a multiplier, and Σ is an adder. Before explaining the operation of each part in FIG. 1, FIG. 2 will be explained. If the input code string is as shown in Figure 2 a, when reading out a waveform corresponding to "101" and the central "0" of the input data, if the phase plane of b is "a-b-c". “b” and “d-e-
In the case of "f", "e" exists in different quadrants on its phase plane, so the output waveforms are different as shown in Figure c. In order to deal with such a case, the output waveform is controlled by the quadrant management circuit shown in Fig. 6, which will be explained later.
→1 When the input sign changes, the quadrant in which the signal exists in the phase plane does not change. It can also be seen that if the number continues from 1 to 1, the number of quadrants increases, and if it continues from 0 to 0, the number of quadrants decreases. A quadrant management circuit makes such a determination. Next, the operation of each part shown in FIG. 1 will be explained using the waveforms of each part shown in FIG. The input data in FIG. 3a is the same as that in FIG. 2, and (1, a) means that the data is 1 and the phase plane is a. In FIG. 1, an input data string passes through two delay elements and determines a specified table of the waveform memory table in the waveform memory using a data sequence of three codes as described above. This predetermined table stores waveforms corresponding to the input data string. This waveform is sequentially read out by a clock having a speed that is an integer multiple of the data clock (in FIG. 3, it is shown as a read clock b that is six times faster than the data clock). Data is read by specifying a read address in the memory using the output of a counter operated by a read clock that is reset at a data switching point. This read output is D/A converted and output. (as in Figure 3d). The output after D/A conversion is a staircase waveform, so a low-pass filter (LPF) is used.
Only the low-frequency components are extracted and converted into a continuous wave, which is input to the multiplier of the modulator (see Fig. 3e and Fig. 8). The quadrature modulator of FIG. 1 operates on the following principle.
Let the angular frequency of the carrier wave component from OSC2 be ω 0 ,
If the signal on the lower path is C U (t), then C U (t) = sinω 0 t ...(1) Similarly, the signal on the upper path (on the phase shifter 3 side) is C L
(t) is C L (t) = cosω 0 t ...(2) Also, the waveform of the sine component read from the waveform memory B S
(t) is 0t<T, B S (t)=sin(π/2Tt)...(3) Similarly, the cos component waveform B C (t) is B C (t)=cos(π/2Tt)... …(4) Therefore, the modulation output S(t) is S(t)=B C (t) C L (t) − B S (t) C U (t) = cos (π/2Tt) cosω 0 t− sin(π/2Tt) sinω 0 t =cos(ω 0 +π/2Tt) (5) From equation (5), it can be seen that the modulated output of the orthogonal modulator shown in FIG. 1 has a constant amplitude. Note that waveform memory 1
In this example, as mentioned above, the waveform for the center bit in the 3-bit continuous data string is stored. Next, the quadrant management circuit of the present invention will be explained using the embodiment shown in FIG. When the code sequence shown in FIG. 2 is input to the quadrature modulator shown in FIG. 1, the phase plane states shown in FIG. ,
Since the data located before and after that is "1", the circuit shown in FIG. 1 cannot distinguish between the states b and e. However, for b and e, the phase plane in which they exist is between 0 and π/2, and e is between π/2
~π. Therefore, the sine component and cosine component for each phase plane are different from each other as shown in FIG. 2c. In Figure 6, D 1 and D 2 are each 1-bit delay circuits or elements, and 4 is a binary system.
5 is an EX-OR circuit (modulo 2 addition circuit), and 6 is a reversible (U p /Doun abbreviated as U/D) counter that counts clock input.
It is controlled by the U/D control signal from AND4 and the enable signal from the EX-OR circuit. FIG. 7 is a time chart of the circuit shown in FIG. In this figure, a is a symbol corresponding to the bit of interest shown in the phase plane of FIG. 2b, and b is the input code string shown in FIG. 2a. The data input , that is , the input code string, is input to the delay element string shown in FIG . It is input to an AND circuit 4 and an EX-OR circuit 5 which perform control. Among these, the AND circuit 4 controls the U/D counter to count up by 1 only when the sign of the bit of interest and the preceding bit are both "1". The relationship between d and c in FIG. 7a corresponds to this example. At this time, the output of the AND circuit 4 becomes "1" at bit d, as shown in FIG. 7c. Similarly, when g 1 and g 2 are "0", the U/D counter decreases by 1. On the other hand, the EX-OR circuit 5 becomes "1" only when the two input data are different, inhibiting the counting operation of the U/D counter 6 only at that time, and the output remains unchanged. Therefore, if the bit we are looking at now is d in Figure 7a, the preceding bit is c, and since c and d have the same sign.
The output of EXOR5 becomes "0". At this time, AND
Since the output of the circuit 4 is "1", the U/D counter 6 performs up-counting, and the output appears as "1" at the A terminal shown in the figure. Note that A and B are U/D.
The output from the output terminal of the counter 6 is used as a quadrant control signal for the waveform memory 1, as shown in FIG. When the A terminal becomes “1”, A=0, B
It shows that the state is one quadrant (π/2 radian) advanced from the state of =0. In this way, when there are two consecutive bits of code "1", the position where data changes in the phase plane increases by π/2 (see Figure 2b), and vice versa when there are two consecutive bits of "0". π/
The quadrant control signals A and B can be generated so that the quadrant does not change when the number decreases by 2 and continues like "1 and 0" or "0 and 1". Here, the correspondence between the quadrants and the A and B outputs is established as follows.

【表】 たとえばA,B共に0からA=1、B=0にな
れば(3)式および(4)式の位相はπ/2増え sin(π/2Tt+(π/2)=cos(π/2Tt) cos(π/2Tt+(π/2)=−sin(π/2Tt) のようになる。 波形メモリについてさらに説明すればA,Bの
信号、すなわち各象限におけるsin成分、cos成分
をあらかじめ計算を行い波形メモリ(ROM)に
蓄積しておき「A,B」、「g1,g2,g3」の組合わ
せを順次選択することによつて指定のデータビツ
トが存在する象限と位相変化のしかたが指定され
る。従つて第5図の各位相変化8種の各象限にお
けるsin成分、cos成分4種、計4×8=32種のパ
ターンがROMに蓄積される。このパターン(波
形)は25=32、すなわち5ビツトの制御ラインで
任意の1種が選定される。 第8図は本発明の象限管理回路を付設した直交
変調器の構成例図である。図中1点鎖線で囲んだ
部分は第6図と同じ象限管理回路でその他の部分
は第1図の直交変調器と同じである。ただし波形
メモリ1の出力側のD/A変換器、LPFは第1
図の場合には前記のように波形メモリ内に設けて
あると説明したものである。第8図に示すように
波形メモリ1のメモリテーブルを象限管理回路か
らの信号A,Bと入力データ列によつて読み出す
べき波形メモリの特定のメモリテーブルを指定す
ることによつて発明の具体的な目的の項で述べた
ような不確定性を除くことができる。 なお前記直交変調の説明式(1)〜(5)においは
MSK方式の波形で説明したが第4図に示すよう
にMSK以外の波形でも同様であるがBS(t)、BC
(t)の波形がより複雑になる。この場合BS
(t)、BC(t)は位相変化の関数をθ(t)とす
るとBS(t)=sinθ(t)、BC(t)=cosθ(t)と

りこれらを(5)式に代入すると最初の式(A)が得られ
る。このときのθ(t)の変化は第5図に示す形
で与えられる。 (発明の効果) デイジタルFM波の発生に直交変調器を用い、
波形メモリから変調波を読み出す場合に本発明に
よる象限管理回路を使用すると簡単な回路であり
ながら容易に直交変調器を構成することができ
る。本発明の説明および第2図においてはMSK
方式を例にとつているが本発明の回路は変調指数
が0.5のデイジタルFMであればTFM、CCPSKな
どの方式にも適用可能である。 なお変調指数が0.5の場合には符号が連続して
“1”なら1ビツトの間にπ/2だけ位相が進み、
位相は周期が2πであるから位相面を管理する状
態数は前記のうよに4でよい。変調指数が0.5以
外の場合は変調指数で2を除した数だけの位相面
上の管理すべき状態が存在するがU/Dカウンタ
の段数および入力データ列を監視するビツト数を
変えることによつて容易に本発明を拡張すること
ができる。 このようにして本発明回路は入力デイジタル符
号列によつて象限を管理することができ、U/D
カウンタの出力である象限制御信号によつて波形
メモリROMより出力すれば正しい変調波が得ら
れる。
[Table] For example, if both A and B go from 0 to A=1 and B=0, the phase of equations (3) and (4) increases by π/2 sin(π/2Tt+(π/2)=cos(π /2Tt) cos(π/2Tt+(π/2)=-sin(π/2Tt) Calculations are made and stored in the waveform memory (ROM), and by sequentially selecting combinations of "A, B", "g 1 , g 2 , g 3 ", the quadrant and phase in which the specified data bit exists can be determined. The method of change is specified. Therefore, a total of 4 × 8 = 32 patterns, 4 types of sine components and 4 types of cos components in each quadrant of each of the 8 types of phase changes in Fig. 5, are stored in the ROM. This pattern ( The waveform) is 2 5 = 32, that is, any one type is selected by the 5-bit control line. Fig. 8 is a diagram showing an example of the configuration of a quadrature modulator equipped with the quadrant management circuit of the present invention. The part surrounded by the dashed dotted line is the same quadrant management circuit as in Figure 6, and the other parts are the same as the orthogonal modulator in Figure 1.However, the D/A converter and LPF on the output side of waveform memory 1 are the same as those in Figure 6.
In the case of the figure, it is explained that it is provided in the waveform memory as described above. As shown in FIG. 8, the invention can be realized by specifying a specific memory table of the waveform memory 1 to be read out using the signals A and B from the quadrant management circuit and the input data string. It is possible to eliminate uncertainties such as those mentioned in the section on purpose. In addition, the explanatory formulas (1) to (5) of the orthogonal modulation are
The explanation was given using the waveform of the MSK method, but as shown in Figure 4, the same applies to waveforms other than MSK, but B S (t), B C
(t) waveform becomes more complex. In this case B S
(t), B C (t) are the function of phase change as θ (t), then B S (t) = sin θ (t), B C (t) = cos θ (t), and these can be expressed as equation (5). By substituting, we get the first equation (A). The change in θ(t) at this time is given in the form shown in FIG. (Effect of the invention) Using a quadrature modulator to generate digital FM waves,
If the quadrant management circuit according to the present invention is used when reading a modulated wave from a waveform memory, a quadrature modulator can be easily configured with a simple circuit. In the description of the invention and in FIG.
Although the system is taken as an example, the circuit of the present invention can also be applied to systems such as TFM and CCPSK as long as the modulation index is digital FM of 0.5. Note that when the modulation index is 0.5, if the code is "1" continuously, the phase advances by π/2 during 1 bit,
Since the phase has a period of 2π, the number of states for managing the phase plane may be 4 as described above. When the modulation index is other than 0.5, there are as many states to manage on the phase plane as the number divided by 2 by the modulation index, but this can be done by changing the number of U/D counter stages and the number of bits monitoring the input data string. Therefore, the present invention can be easily extended. In this way, the circuit of the present invention can manage quadrants according to the input digital code string, and the U/D
Correct modulated waves can be obtained by outputting from the waveform memory ROM in accordance with the quadrant control signal that is the output of the counter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の直交変調器の構成例図、第2図
は直交変調器の理想状態における位相面ダイヤグ
ラムと出力波形図、第3図は第1図の各部波形
図、第4図はデイジタルFMにおける入力符号と
位相変化の対応図、第5図は3ビツトの符号列の
場合の符号の組合わせによる位相変化の状況図、
第6図は本発明による象限管理回路の構成例図、
第7図は第6図の回路のタイムチヤート、第8図
は本発明の象限管理回路を直交変調器に付設した
場合の具体的な構成例図である。 1…波形メモリ、2…発振器、3…π/2ラジ
アン位相器、4…AND回路、5…EX−OR回路、
6…アツプ/ダウンカウンタ、D1,D3…1ビツ
ト遅延回路。
Figure 1 is a configuration example diagram of a conventional quadrature modulator, Figure 2 is a phase plane diagram and output waveform diagram of the quadrature modulator in an ideal state, Figure 3 is a waveform diagram of each part of Figure 1, and Figure 4 is a digital A correspondence diagram of input codes and phase changes in FM. Figure 5 is a diagram of phase changes due to code combinations in the case of a 3-bit code string.
FIG. 6 is a configuration example diagram of a quadrant management circuit according to the present invention;
FIG. 7 is a time chart of the circuit shown in FIG. 6, and FIG. 8 is a diagram showing a specific configuration example when the quadrant management circuit of the present invention is attached to a quadrature modulator. 1... Waveform memory, 2... Oscillator, 3... π/2 radian phase shifter, 4... AND circuit, 5... EX-OR circuit,
6...Up/down counter, D1 , D3 ...1 bit delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 デイジタル周波数変調方式の送信機に用いら
れる直交変調器において直交変調波を発生するに
当つて波形メモリとなるリードオンリメモリ
(ROM)を使用する場合に入力符号列の符号シ
ーケンスによつてどの変調波形を前記ROMより
出力するかを制御する直交変調器用象限管理回路
であつて、前記直列入力符号を1ビツトずつ遅延
させて所定数のビツト列の並列符号を発生させ前
記ROMにも出力を供給する遅延素子の直列回路
と、前記並列符号中の着目ビツトとその先行ビツ
トとを入力としそれらの値が共に2進符号の
“1”のときのみ出力“1”を発生するANDゲー
トと、前記2ビツトが互いに異なるときのみ出力
“1”を発生するEX−OR(エクスクルーシブ
OR)回路と、前記ANDゲートの出力が“1”の
ときのみ1を計上し、前記入力符号中の着目ビツ
トとその先行ビツトが共に“0”のときには1を
減じ、また前記EX−ORゲートの出力が“1”
の場合には現状維持となつて、前記ROMに入力
するビツト列の並列符号と共にその2進出力を前
記ROMに入力させて該ROMより発生する波形
の象限制御を行う制御信号を供給する可逆カウン
タとを具備したことを特徴とする直交変調器の象
限管理回路。
1. When using a read-only memory (ROM) that serves as a waveform memory when generating orthogonal modulated waves in a quadrature modulator used in a digital frequency modulation transmitter, which modulation method is used depending on the code sequence of the input code string? A quadrant management circuit for a quadrature modulator that controls whether a waveform is output from the ROM, which delays the serial input code one bit at a time to generate parallel codes of a predetermined number of bit strings, and also supplies the output to the ROM. a series circuit of delay elements; an AND gate that receives the bit of interest in the parallel code and its preceding bit and generates an output of "1" only when both of these values are "1" of the binary code; EX-OR (exclusive) generates an output “1” only when two bits are different from each other.
OR) circuit, counts 1 only when the output of the AND gate is "1", subtracts 1 when the bit of interest in the input code and its preceding bit are both "0", and counts 1 when the output of the AND gate output is “1”
In this case, the status quo is maintained, and the reversible counter supplies a control signal for quadrant control of the waveform generated by the ROM by inputting its binary output to the ROM together with the parallel code of the bit string input to the ROM. A quadrant management circuit for a quadrature modulator, comprising:
JP1024986A 1986-01-22 1986-01-22 Quadrant control circuit for dc/ac modulator Granted JPS62169554A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1024986A JPS62169554A (en) 1986-01-22 1986-01-22 Quadrant control circuit for dc/ac modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1024986A JPS62169554A (en) 1986-01-22 1986-01-22 Quadrant control circuit for dc/ac modulator

Publications (2)

Publication Number Publication Date
JPS62169554A JPS62169554A (en) 1987-07-25
JPH0219663B2 true JPH0219663B2 (en) 1990-05-02

Family

ID=11745032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1024986A Granted JPS62169554A (en) 1986-01-22 1986-01-22 Quadrant control circuit for dc/ac modulator

Country Status (1)

Country Link
JP (1) JPS62169554A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542263B2 (en) * 1989-07-29 1996-10-09 シャープ株式会社 Digital FM modulator
KR930009458B1 (en) * 1991-01-25 1993-10-04 삼성전자 주식회사 Transmission message signal generating method and circuit in automobile tracing device
JPH0543641U (en) * 1991-11-05 1993-06-11 横河電機株式会社 IQ signal generator for digital modulation
WO1998049812A1 (en) * 1997-04-25 1998-11-05 Hitachi, Ltd. Modulation circuit and radio terminal
TWI339049B (en) * 2006-03-09 2011-03-11 Princeton Technology Corp Gfsk/fsk modulation circuit and related method implemented in a digital manner

Also Published As

Publication number Publication date
JPS62169554A (en) 1987-07-25

Similar Documents

Publication Publication Date Title
JP2853230B2 (en) Digital filter device
US6025758A (en) Method and apparatus for performing digital data signal modulation
JPH0777388B2 (en) Data frequency modulator with shift control
EP0531100B1 (en) Baseband pulse shaper for GMSK modulators
WO1990012451A1 (en) Frequency modulator
JPH0219663B2 (en)
JPH06315039A (en) Pi/4 shift dqpsk modulator
CA1167167A (en) Method and apparatus for synthesizing a modulated carrier to reduce interchannel interference in a digital communication system
JPH0257746B2 (en)
US5838208A (en) Modulation of transmission data signal in sychronous with transmission clock signal
JP4292355B2 (en) GMSK modulation circuit
US20050157816A1 (en) Circuit and method for binary modulation
JP3169755B2 (en) Method and apparatus for demodulating a digital phase modulation signal
Kopta et al. New universal all-digital CPM modulator
JP2596350B2 (en) FSK modulator
KR940004196B1 (en) Gmsk digital modulate apparatus and method
SU1388974A2 (en) Phase modulator
JPS60153249A (en) Fs modulating system
JPS6149865B2 (en)
KR950005149B1 (en) Gaussian-filtered minimum shift keying digital modulation circuit
JP2002190839A (en) Gfsk orthogonal modulator and modulation method
JPS5925502B2 (en) MSK signal synchronous demodulation method
JPH0654922B2 (en) Modulation circuit
KR0154087B1 (en) Cpm signal generator
JPH0738651B2 (en) FSK demodulation circuit