JPH02177679A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH02177679A
JPH02177679A JP29463889A JP29463889A JPH02177679A JP H02177679 A JPH02177679 A JP H02177679A JP 29463889 A JP29463889 A JP 29463889A JP 29463889 A JP29463889 A JP 29463889A JP H02177679 A JPH02177679 A JP H02177679A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
display
circuit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29463889A
Other languages
Japanese (ja)
Other versions
JPH0529916B2 (en
Inventor
Minoru Hosokawa
稔 細川
Katsuyuki Ikeda
勝幸 池田
Satoru Yazawa
矢沢 悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29463889A priority Critical patent/JPH02177679A/en
Publication of JPH02177679A publication Critical patent/JPH02177679A/en
Publication of JPH0529916B2 publication Critical patent/JPH0529916B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To form a picture display device in which the display performance of liquid crystal is sufficiently used by inverting a phase in units of either picture elements or scanning lines in the cycle of one frame. CONSTITUTION:A liquid crystal display device is equipped with a picture display signal generating means to invert the polarity of a picture element display signal synchronously with the field cycle of a picture display signal and supply the polarity inverted picture display signal to a picture element electrode. Further, the device is equipped with a common signal generating means to generate two level voltage to be inverted synchronously with the field cycle and supply the two level voltage to be inverted to a common electrode as a common electrode signal. A common electrode potential is changed into 9-6(a) and 9-6(b) and set for a waveform 9-1 and a waveform 9-2 respectively. Namely, the common electrode potential is alternated between 9-6(a) and 9-6(b) in the polarity inverting cycle of a signal to drive the liquid crystal. Thus, satisfactory display can be obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マ!・リクス型の液晶表示パネルによるテレ
ビ等の画1象表示装置に関する。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention is directed to ma! -Relates to a single image display device such as a television using a liquid crystal display panel.

〔従来の技術〕[Conventional technology]

液晶の電気光学効果を利用して各種の表示装置が考案、
或は実用化されている。これらは、液晶分子の配向特性
、誘電異方性、光学異方性等の組み合せによるもので、
−殻内な通称としてDSM。
Various display devices were devised using the electro-optic effect of liquid crystals.
Or it has been put into practical use. These are due to the combination of alignment characteristics of liquid crystal molecules, dielectric anisotropy, optical anisotropy, etc.
- DSM as an internal common name.

TN、GH,等の呼び名がある。これら液晶の共通の特
徴として、受光型の表示効果を有する事、比較的高抵抗
である事、表示特性における閾値が各パラメータに対し
て緩慢或は不安定である事、等が揚げられる。ここで受
光型及び高抵抗である点は、液晶が他の表示体に比較し
て優位とされ、表示体として実用化される所以であるが
、逆に、閾値特性が他の表示素子より劣り、液晶の駆動
条件を複雑、難問化させている。更に、直流駆動に対す
る寿命が短い点も、駆動条件を難しくする要因となって
いる。
There are names such as TN, GH, etc. Common features of these liquid crystals include that they have a light-receiving display effect, that they have relatively high resistance, and that the threshold value of the display characteristics is slow or unstable with respect to each parameter. The fact that it is a light-receiving type and has high resistance is why liquid crystals are superior to other display elements and are put into practical use as display elements; however, on the other hand, their threshold characteristics are inferior to other display elements. This makes the driving conditions for liquid crystals complicated and difficult. Furthermore, the short lifespan compared to DC drive is another factor that makes the drive conditions difficult.

第1図は、従来の実施例を示す表示パネル周辺の回路図
で、例えば文献S ID77D IGESTP64〜6
5等に実施例が見られる。図中、2−1はテレビ映像信
号等の画1象信号入力、2−2は同期分離信号、2−3
は同期分離信号よりタイミングクロック等の制御信号を
発生する回路である。
FIG. 1 is a circuit diagram around a display panel showing a conventional embodiment, for example, in the document S ID77D IGESTP64-6.
Examples can be seen in 5th grade. In the figure, 2-1 is an image signal input such as a TV video signal, 2-2 is a synchronization separation signal, and 2-3
is a circuit that generates a control signal such as a timing clock from a synchronous separation signal.

2−4.2−5は7トリクス表示部の縦線或は溝線を制
御して各マトリクス画素に表示信号を分配走査する回路
である。2−4は2−1から人力される直列画像信号を
並列変換して各画素に直列接続したトランジスタのドレ
イン側に供給してやるドレイン駆動回路。2−5は、2
−3出力クロツクにより各画素に直列接続したトランジ
スタのゲートをライン毎に順次ON、OFF制御して、
画像信号を画素に読み込ませるゲート駆動回路である。
2-4.2-5 is a circuit that controls the vertical lines or groove lines of the 7-trix display section and distributes and scans display signals to each matrix pixel. 2-4 is a drain drive circuit that converts the serial image signal manually input from 2-1 into parallel and supplies it to the drain side of the transistor connected in series to each pixel. 2-5 is 2
-3 The gates of the transistors connected in series to each pixel are sequentially turned ON and OFF for each line using the output clock.
This is a gate drive circuit that reads image signals into pixels.

各マトリクス部に配置されたトランジスタの出力側ドレ
イン2−6は、液晶表示体の各画素電極に結合されてい
る。文献S ID78DIGEST  P96〜97に
述べれられている如(、従来第1図の回路による7トリ
クス表示にあっては、液晶駆動は直流駆動になるもので
あった。第1図にあっては、液晶マトリクス表示体部の
液晶を挾む電極の内容画素N11iに対向した電極は、
全表示面にわたって共通電極から成り、電位はGNDレ
ベルにとられていてMOS)ランジスタのサブストレー
ト及び並列に配置されたキャパシターの共通側電極電位
と一致する。この為、液晶材料には直流寿命を長く保つ
目的で、酸化還元剤をドープする等の処理が必要とされ
た。
The output side drains 2-6 of the transistors arranged in each matrix section are coupled to each pixel electrode of the liquid crystal display. As stated in Document S ID78DIGEST P96-97 (in the conventional 7-trix display using the circuit shown in Fig. 1, the liquid crystal drive was a direct current drive. In Fig. 1, the liquid crystal Contents of the electrodes sandwiching the liquid crystal of the matrix display body The electrodes facing the pixel N11i are as follows:
It consists of a common electrode over the entire display surface, and the potential is set at the GND level and matches the common side electrode potential of the substrate of the MOS transistor and the capacitors arranged in parallel. For this reason, liquid crystal materials require treatments such as doping with redox agents in order to maintain a long DC life.

ここで、第1図の回路における信号の波形と電位の関係
を第2図に示す。3−1は端子2−1に供給される画像
信号であり、3−2はブロック2−4において画1象信
号を各7トリクスのデータ線毎にサンプリングする際の
同期信号である。横軸tは時間、縦軸Vは電圧を表わす
。3−3は画像信号の黒レベル、3−4は白レベルを表
わし、液晶の閾1ii!電圧と飽和電圧にそれぞれ相当
する。電圧0は第1図のGNDに相当し、基板及び共通
電If!電1立である。
Here, the relationship between the signal waveform and potential in the circuit of FIG. 1 is shown in FIG. Reference numeral 3-1 is an image signal supplied to the terminal 2-1, and reference numeral 3-2 is a synchronization signal when the image signal is sampled for each seven-trix data line in the block 2-4. The horizontal axis t represents time, and the vertical axis V represents voltage. 3-3 represents the black level of the image signal, 3-4 represents the white level, and the liquid crystal threshold 1ii! Corresponds to voltage and saturation voltage, respectively. Voltage 0 corresponds to GND in FIG. 1, and the substrate and common voltage If! There is only one electric line.

更に本発明に関連する別の従来回路例を第3図に揚げる
。具体的にはS ID78DIGESTP94〜95等
に実施例が見られる。第3図中、4−1は第1図2−1
に対応し、画像信号人力である。4−2はローパスフィ
ルター、4−3は増幅器、4−4はA/D変換器、4−
5はデータエンコーダ、4−8は直列並列変換シフトレ
ジスタである。画像信号人力4−1はローパスフィルタ
、増幅器を経て該当表示パネルの表示性能に対応した帯
域の画像信号に変換された後、A/D変換器によってデ
ィジタルコード変換される。4−8は被変換画像ディジ
タル画像データをマトリクスの各データ線に並列出力す
る。並列出力データは各データ線毎に設けられたD/A
変換器に入力されてアナログ画像信号に復帰される。こ
の際、D/A変換器出力信号の利得は、利得制御回路4
−9によって制御され、液晶の(1r1圧−コントラス
ト)相関特性と画像信号のコントラストが一致する如く
調整される。更にD/A出力はバッファ増幅器4−12
に入力される。4−12はオフセットバイアスレベル、
’1.!整回路4−10により画像信号の基準レベルが
液晶の閾値付近に対応する如く調整して画像信号がデー
タ線に出力する。4−6は同期分離回路、4−7はタイ
ミング信号発生回路、4−13は7トリクス表示部のク
ロック線を制御する回路で、2−5に対応する。4−1
6は表示マトリクス部であり、構成は第1図中2−7に
等しい故、図を省略しである。第3図に示す回路例にあ
っても第1図と同様に、液晶駆動は直流で行なわれてい
る。又、第3図では、マトリクス表示部のデータ線に供
給される画像信号に対し利得制御回路4−9とオフセッ
トバイアスレベル制御回路4−10とがあって、信号レ
ベルを液晶表示体の特性に適合させる事を可能にしてい
る。
Furthermore, another example of a conventional circuit related to the present invention is shown in FIG. Specifically, examples can be found in S ID78DIGESTP94-95, etc. In Figure 3, 4-1 is Figure 1 2-1
Corresponds to the image signal human power. 4-2 is a low-pass filter, 4-3 is an amplifier, 4-4 is an A/D converter, 4-
5 is a data encoder, and 4-8 is a serial/parallel conversion shift register. The image signal 4-1 is converted into an image signal of a band corresponding to the display performance of the display panel through a low-pass filter and an amplifier, and then converted into a digital code by an A/D converter. 4-8 outputs the converted image digital image data to each data line of the matrix in parallel. Parallel output data is provided by D/A for each data line.
The signal is input to a converter and converted back into an analog image signal. At this time, the gain of the D/A converter output signal is controlled by the gain control circuit 4.
-9, and is adjusted so that the (1r1 pressure-contrast) correlation characteristic of the liquid crystal matches the contrast of the image signal. Furthermore, the D/A output is a buffer amplifier 4-12.
is input. 4-12 is the offset bias level,
'1. ! The adjustment circuit 4-10 adjusts the reference level of the image signal so that it corresponds to the vicinity of the threshold value of the liquid crystal, and outputs the image signal to the data line. 4-6 is a synchronization separation circuit, 4-7 is a timing signal generation circuit, and 4-13 is a circuit for controlling the clock line of the 7-trix display section, which corresponds to 2-5. 4-1
Reference numeral 6 denotes a display matrix section, whose configuration is the same as 2-7 in FIG. 1, so the illustration is omitted. In the circuit example shown in FIG. 3 as well, the liquid crystal is driven by direct current, as in FIG. 1. Further, in FIG. 3, there is a gain control circuit 4-9 and an offset bias level control circuit 4-10 for the image signal supplied to the data line of the matrix display section, which adjusts the signal level according to the characteristics of the liquid crystal display. It allows for adaptation.

〔従来技術の問題点〕 上述のような従来の回路にあっては、各データ線毎に利
得調整するD/A変換器とオフセット調整するバッファ
増幅器とを設けて、それぞれを同一の制御信号線によっ
て調整するものである。従って、第3図からも明らかな
如く、データ線数に等しい数のD/A変換器とバッファ
ー増幅器を必要とし、データ線駆動回路が極めて複雑と
なる。
[Problems with the Prior Art] In the conventional circuit as described above, a D/A converter that adjusts the gain and a buffer amplifier that adjusts the offset are provided for each data line, and each is connected to the same control signal line. It is adjusted by Therefore, as is clear from FIG. 3, the number of D/A converters and buffer amplifiers equal to the number of data lines is required, making the data line driving circuit extremely complicated.

更に、各D/A、或はバッファーを構成する増幅器は、
利得その他の増幅特性が一致していなければならない。
Furthermore, each D/A or amplifier constituting the buffer is
Gain and other amplification characteristics must match.

無調整状態で各増幅器の特性が一致する事は素子製造上
不可能に近く、従って予め、増幅器毎に調整をしなけれ
ばならない。
It is nearly impossible to match the characteristics of each amplifier without adjustment in terms of element manufacturing, so adjustment must be made for each amplifier in advance.

〔発明の目的〕[Purpose of the invention]

本発明は、係る従来の欠点を改良して、液晶の表示性能
を十分に活かした画像表示装置を提供するものである。
The present invention aims to improve the conventional drawbacks and provide an image display device that fully utilizes the display performance of liquid crystal.

本発明によれば、文献Dlsplay  conf、1
976  P51のいわゆるダイナミック駆動方式に比
較してマトリクス走査線数を大幅に増しても、液晶の表
示コントラスト性能を少しも損なわず、又、表示駆動に
要する印加電圧も高くなる事はない。更に、画面のちら
つき(いわゆるフリッカ)が発生することもない。
According to the invention, the document Dlspray conf, 1
Even if the number of matrix scanning lines is greatly increased compared to the so-called dynamic drive method of 976P51, the display contrast performance of the liquid crystal will not be impaired in the slightest, and the applied voltage required for display drive will not increase. Furthermore, screen flickering (so-called flicker) does not occur.

又、本発明は液晶を交流駆動するものであるから、液晶
の寿命を長く保つ事が可能であり、酸化還元剤等の添加
物を混入する必要もなくなる。本発明を実施する回路に
あっては、第3図に比較し大幅に簡略化され、且つコン
トラスト、明るさ等の調整についても極めて容易に行な
えるもので、実用性が高く、第2図の如きバラツキの要
因を持たない。
Furthermore, since the present invention drives the liquid crystal with alternating current, it is possible to maintain the life of the liquid crystal for a long time, and there is no need to mix additives such as redox agents. The circuit implementing the present invention is greatly simplified compared to the one shown in FIG. There are no factors that cause such variations.

〔実 施 例〕〔Example〕

第4図は、本発明になる液晶画像表示装置を用いてテレ
ビジョン受像機を構成した場合の全体図を示すブロック
図である。図中、5−1はアンテナより入力される受信
電波より所定のチャンネルの周波数を選択するチューナ
一部である。5−2は中間周波増幅器から映]象検波に
至る回路、5−4は音声中間周波、検波、出力等の回路
、5−5は映像信号より水平、垂直等の各同期信号を分
離する回路である。5−3は本発明に係る映像増幅回路
ブロックで、後段のマトリクス表示部データ信号ラッチ
回路5−8に、液晶表示画像信号を出力する。5−9は
データ線駆動回路である。5−6.5−7は、同期信号
分離回路5−5の出力を受けてそれぞれ5−8にデータ
ラッチ信号を、5−10にマトリクス表示部クロック線
(横線)駆動用のタイミング信号をlj%給する。5−
11は電源で、共通電極5−13 (−点鎖線)に対し
ては後述の共通電極電圧を供給する。5−12はマトリ
クス型の液晶表示パネルを表わし、その詳細は第5図の
如くなる。6−1はゲート駆動回路、6−2はドレイン
駆動回路で、マトリクス表示部の各画素6−3毎に画素
mWに画像信号を選択的に供給するトランジスタが供給
されている。各トランジスタの出力が結合する画素の電
極はすべて、液晶を挾む1対の平板の内の片方の平板に
あり、各電極は、当該電極が配置されている平板上では
一応電気的に分離独立している。液晶を挾む平板の内、
上記平板に対向する平板上には、表示部全体にわたって
単一の共通電極が設けられている。
FIG. 4 is a block diagram showing an overall view of a television receiver constructed using the liquid crystal image display device according to the present invention. In the figure, 5-1 is a part of a tuner that selects the frequency of a predetermined channel from received radio waves input from an antenna. 5-2 is a circuit from the intermediate frequency amplifier to image detection, 5-4 is a circuit for audio intermediate frequency, detection, output, etc., and 5-5 is a circuit for separating horizontal, vertical, etc. synchronization signals from the video signal. It is. Reference numeral 5-3 denotes a video amplification circuit block according to the present invention, which outputs a liquid crystal display image signal to a subsequent stage matrix display section data signal latch circuit 5-8. 5-9 is a data line driving circuit. 5-6. 5-7 receives the output of the synchronization signal separation circuit 5-5, and sends a data latch signal to 5-8, and a timing signal for driving the matrix display clock line (horizontal line) to 5-10. % pay. 5-
Reference numeral 11 denotes a power source, which supplies a common electrode voltage to be described later to the common electrode 5-13 (-dotted chain line). 5-12 represents a matrix type liquid crystal display panel, the details of which are shown in FIG. 6-1 is a gate drive circuit, and 6-2 is a drain drive circuit, each of which is provided with a transistor for selectively supplying an image signal to the pixel mW for each pixel 6-3 of the matrix display section. All of the pixel electrodes to which the outputs of each transistor are connected are located on one of a pair of flat plates that sandwich the liquid crystal, and each electrode is electrically separated and independent on the flat plate on which the electrode is placed. are doing. Among the flat plates that sandwich the liquid crystal,
A single common electrode is provided on the flat plate facing the above flat plate over the entire display section.

ここで各トランジスタの基板電位と各画素毎に設けられ
ているキャパシタの片側電極電位は共通じてGNDf1
位に一致しているが、液晶表示部共通電極電位6−4は
GND電位でない。 第4図の如<、トランジスタ及び
キャパシタを各画素毎に構成した一例について、その部
分図を第6図、第7図に示す。
Here, the substrate potential of each transistor and the one-side electrode potential of the capacitor provided for each pixel are commonly connected to GNDf1.
However, the common electrode potential 6-4 of the liquid crystal display section is not the GND potential. As shown in FIG. 4, partial views of an example in which transistors and capacitors are configured for each pixel are shown in FIGS. 6 and 7.

第6図は、液晶を挾む1対の平板の白画素毎に分離され
マトリクス配列した電極がある側の平板の断面図である
。図中、7−1はシリコン基板である。7−2は、7−
1とは反対導電型の拡散層であり、7−3は7−1と同
じ導電型の拡散層であり、ストッパー及びキャパシタの
電極として動く。又、7−4はゲート酸化膜であり、そ
の膜厚は400〜2000 程度である。7−5はポリ
シリコンであり、7−5 (a)はMOSトランジスタ
のゲートflili、7−5 (b)はキャパシタのW
lmである。7−6はフィールド酸化膜、7−7は絶縁
膜、7−8はアルミニウム電極である。第6図にあって
は、各画素をスイッチングするトランジスタは、シリコ
ンゲートMOSトランジスタにて構成されており、又、
液晶の各画素と並列に配置したキャパシタの電極は、シ
リコン基板自体とポリシリコン7−5 (b)となる。
FIG. 6 is a sectional view of a pair of flat plates sandwiching a liquid crystal on the side where electrodes are arranged in a matrix and separated for each white pixel. In the figure, 7-1 is a silicon substrate. 7-2 is 7-
1 is a diffusion layer of the opposite conductivity type, and 7-3 is a diffusion layer of the same conductivity type as 7-1, which functions as a stopper and a capacitor electrode. Further, 7-4 is a gate oxide film, and its film thickness is about 400 to 2,000 .ANG. 7-5 is polysilicon, 7-5 (a) is the gate flili of the MOS transistor, and 7-5 (b) is the W of the capacitor.
lm. 7-6 is a field oxide film, 7-7 is an insulating film, and 7-8 is an aluminum electrode. In FIG. 6, the transistors that switch each pixel are composed of silicon gate MOS transistors, and
The electrodes of the capacitor arranged in parallel with each pixel of the liquid crystal are the silicon substrate itself and polysilicon 7-5 (b).

この場合、シリコン基板はGND電位に保持され、第6
図に示す如く、キャパシタの片側電極とトランジスタの
基板電位は一致してGNDレベルとなる。
In this case, the silicon substrate is held at GND potential, and the sixth
As shown in the figure, the one side electrode of the capacitor and the substrate potential of the transistor match and become GND level.

第7図は、7トリクス状に配置された駆動回路の平面図
を示すもので、図中のA−A’断面図が第6図に1目当
する。図中、8−2から8−8までそれぞれ7−2から
7−8に&、l応する。又、第7図には、第6図中のド
レイン電極7−8 (b)は図が複雑にならない様省略
しである。第7図において画素は、二点鎖線で示す領域
である。従って液晶に電圧を印加するいわゆる画素電極
は、トランジスタ或いは縦横に走る信号[8−5(a)
、8−8(a)等と絶縁された形で、第7図のパターン
の上側にほぼ二点鎖線の如く配置される事になる。先述
した通り7−1はモノリシックなシリコン結晶基板であ
るが、第5図の回路を構成する方法は、他にも色々あり
、例えば、薄膜技術もその一つとして挙げられる。第5
図において各トランジスタはMOSFETで構成されて
いるが、池のスイッチング素子であっても構わない。
FIG. 7 shows a plan view of the drive circuit arranged in a 7-trix pattern, and the AA' cross-sectional view in the figure corresponds to FIG. In the figure, 8-2 to 8-8 correspond to 7-2 to 7-8, respectively. Further, in FIG. 7, the drain electrode 7-8 (b) in FIG. 6 is omitted so as not to complicate the drawing. In FIG. 7, the pixels are areas indicated by two-dot chain lines. Therefore, the so-called pixel electrode that applies voltage to the liquid crystal is connected to a transistor or a signal [8-5(a)
, 8-8(a), etc., and are arranged above the pattern in FIG. 7 almost as shown by the two-dot chain line. As mentioned above, 7-1 is a monolithic silicon crystal substrate, but there are various other methods for configuring the circuit shown in FIG. 5, including thin film technology. Fifth
In the figure, each transistor is composed of a MOSFET, but it may also be a switching element.

次に、本発明になる信号の波形の例を第8図に示す。図
中、9−1及び9−2は、共に画像信号である。9−6
に示す一点鎖線は、液晶マトリクス表示体部共通電極側
電位を示し、液晶の各マトリクス画像電極に印加される
画像信号の電圧極性は、成る周期で反転を繰り返す。例
えば、テレビ放送用画像信号であっては、一画面の映像
信号を1フレームとし、更に1フレームを二つのフィー
ルドに分離して、各1フイールド毎に画面の飛び越し走
査を行なっている。ここで第8図において、例えば9−
1は、第1及び第2フイールドを含めた1フレームの画
1象信号の内の1水平走査線にt目当するものとする。
Next, FIG. 8 shows an example of a signal waveform according to the present invention. In the figure, both 9-1 and 9-2 are image signals. 9-6
The one-dot chain line shown in 2 indicates the potential on the common electrode side of the liquid crystal matrix display body, and the voltage polarity of the image signal applied to each matrix image electrode of the liquid crystal is repeatedly inverted at the same period. For example, in the case of image signals for television broadcasting, one screen of video signal is taken as one frame, one frame is further divided into two fields, and interlaced scanning of the screen is performed for each field. Here, in FIG. 8, for example, 9-
1, it is assumed that t is aimed at one horizontal scanning line of one image signal of one frame including the first and second fields.

そして9−2は、前記1フレーム分の信号に続く次の1
フレーム分の画1象信号の内の同じ表示部分に対応する
画像信号である。
9-2 is the next one following the signal for one frame.
These are image signals corresponding to the same display portion of one image signal for a frame.

9−3は画1象すンプリング同期信号であり、9−4に
示ず期間がマトリクス表示パネルを横方向に表示画素1
本分を表示する期間にtn当する。9−5はテレビ画1
象信号の水平帰線期間に相当する。
9-3 is a sampling synchronization signal that represents one image, and the period is not shown in 9-4.
It corresponds to the period in which the duty is displayed. 9-5 is TV picture 1
corresponds to the horizontal retrace period of the image signal.

第8図縦軸において、0電位、即ち9−11を、例えば
表示体基板7−1の電位とし、9−10を9−11に対
応する表示体部回路電圧とする。この場合、第5図の各
画素毎に配置されるスイッチ用トランジスタは、例えば
Pチャンネル型のエンハンスメントMO3FETでIN
成できる。9−10を基W、7−1の電位にとる場合は
、前記スイッチ用トランジスタをN型のMOSで構成す
ればよい。
In the vertical axis of FIG. 8, 0 potential, that is, 9-11, is the potential of the display substrate 7-1, for example, and 9-10 is the display body circuit voltage corresponding to 9-11. In this case, the switching transistor arranged for each pixel in FIG. 5 is, for example, a P-channel enhancement MO3FET.
Can be done. When 9-10 is set to the potential of base W and 7-1, the switching transistor may be constructed of an N-type MOS.

画1象信号9−1の振幅は、波線9−7から波線9−8
の間にある。9−7は画像信号の黒、9−8は白に対応
する。信号の直線性については、液晶の印加電圧と表示
コントラストの相関特性によって補正された増幅器を介
在させる事により、原画像信号の直線性が液晶によって
歪められない様にすればよい。画rib rg号9−1
と9−2を交互に各液晶表示画素電極に印加する目的は
、液晶を交流駆動する事によって表示体寿命を長くする
事にある。交流信号に変換して液晶を駆動する際、液晶
の交番電圧駆動に浮う表示画像のちらつきが生ずる。こ
れは印加電圧極性の反転に応じて液晶分子の電気的双極
子の向く方向も変化するからである。ちらつきを減する
、或は実効的に無視できる様にする方法として、以下の
方法が考えられる。
The amplitude of the image signal 9-1 is from the wavy line 9-7 to the wavy line 9-8.
It's between. 9-7 corresponds to black of the image signal, and 9-8 corresponds to white. Regarding the linearity of the signal, it is sufficient to prevent the linearity of the original image signal from being distorted by the liquid crystal by interposing an amplifier that is corrected based on the correlation characteristic between the applied voltage of the liquid crystal and the display contrast. Picture rib RG No. 9-1
The purpose of applying 9-2 and 9-2 alternately to each liquid crystal display pixel electrode is to extend the life of the display by AC driving the liquid crystal. When converting the signal into an alternating current signal to drive the liquid crystal, flickering of the displayed image occurs due to the alternating voltage drive of the liquid crystal. This is because the direction in which the electric dipole of the liquid crystal molecules faces also changes in response to the reversal of the applied voltage polarity. The following methods can be considered as methods for reducing flickering or making it effectively negligible.

即ち、眼が応答するよりも速い周期で、位相を反転させ
ればよい。
In other words, the phase may be reversed at a cycle faster than the eye can respond.

(1)フレーム周期で位相を反転し、該フレーム周期を
略30Hz或はそれ以上にする。
(1) The phase is inverted at the frame period, and the frame period is approximately 30 Hz or more.

(2)1フレームの期間内で画素単位若しくは走査線単
位で位(目を反転し、実効的反転周期を高くする。
(2) Invert each pixel or scanning line within one frame period to increase the effective inversion period.

更に、上記の応用により様々な方法が考えられる。テレ
ビ画像をマトリクス表示する場合には、マトリクス構成
する画像数を、テレビ映像信号の実効的画素数(或は分
解能)より少ない数で実現しようとする場合がある。こ
の時、例えばテレビ映像信号の1フイールド(1/2フ
レーム)分のマトリクスで液晶画1象を構成すれば、第
1フイールドと第2フィールド分の信号をそれぞれ位相
反転し、同一画素に2フイ一ルド分の信号を60H2の
周波数で表示する事が可能となる。画質としての分解能
は減するが、原画信号の差に伴うちらつきは液晶自体の
応答性能によって打消され、第1フイールドと第2フイ
ールドの平均的な画像が表示される。更に(2)の方式
であって、画素単位で極性の方向を切り換え、1フレー
ム内の画像表示信号が正極性と負極性の両方の信号とな
る様に選択し、各画素の交流周期を1フレーム単位とす
れば、増幅器の直線性、或は各画素に設けられたトラン
ジスタのスイッチング特性の直線性が、動作電圧幅(9
−11から9−10の範囲)において十分に得られない
場合でも、表示効果の点から見た非直線性が実効的に無
視できる事になる。
Furthermore, various methods can be considered depending on the above application. When displaying television images in a matrix, the number of images constituting the matrix may be smaller than the effective number of pixels (or resolution) of the television video signal. At this time, for example, if one liquid crystal image is constructed from a matrix for one field (1/2 frame) of a TV video signal, the phases of the signals for the first field and the second field are inverted, and two frames are displayed on the same pixel. It becomes possible to display a signal for one pulse at a frequency of 60H2. Although the resolution in terms of image quality is reduced, flickering due to the difference in original image signals is canceled by the response performance of the liquid crystal itself, and an average image of the first field and the second field is displayed. Furthermore, in the method (2), the polarity direction is switched for each pixel, and the image display signal within one frame is selected to be both positive and negative polarity signals, and the AC cycle of each pixel is set to 1. In units of frames, the linearity of the amplifier or the linearity of the switching characteristics of the transistor provided in each pixel depends on the operating voltage width (9
-11 to 9-10), the nonlinearity from the viewpoint of display effect can be effectively ignored.

共通電極電位は、波形9−1と波形9−2に対して9−
6(a)と9−6 (b)の如く変えて設定する。即ち
、液晶を駆動する信号の極性反転周期で共a電極電位を
9−6(a)と9−6 (b)の間で交番させる。
The common electrode potential is 9- for waveform 9-1 and waveform 9-2.
6(a) and 9-6(b). That is, the potential of the common a electrodes is alternated between 9-6(a) and 9-6(b) at the polarity reversal period of the signal that drives the liquid crystal.

上記の本実施例の効果について以下に詳述する。The effects of the above embodiment will be described in detail below.

第9図(a)に示す如く、従来の駆動方法は、固定の共
通電極電位V(、に対し、映像信号■4.をフィールド
毎に極性反転していた為、映像信号用の電I!A[(u
として■4.のレベルを必要とし、かつトランジスタの
デー1−tli位としてVatのレベルを必要としてい
た。
As shown in FIG. 9(a), in the conventional driving method, the polarity of the video signal 4. is inverted for each field with respect to the fixed common electrode potential V(,). A[(u
As ■4. In addition, the level of Vat was required as the level of transistor data 1-tli.

これに対し、本実施例にあっては、第9図(b)に示す
如く共通fliim位をフィールド毎にVO2間で2レ
ベルのUuでふらせることとしたから、映像信号v−m
をフィールド毎に極性反転したとしても、映像信号用の
電源電位は上記V□より半減された■12のレベルでよ
く、さらに、トランジスタのゲート電位は上記VGIよ
り半減されたVO2でよい。
On the other hand, in this embodiment, as shown in FIG. 9(b), since the common fliim is made to fluctuate at two levels Uu between VO2 for each field, the video signal v-m
Even if the polarity of is inverted for each field, the power supply potential for the video signal may be at the level 12, which is half of the V□, and the gate potential of the transistor may be VO2, which is half the VGI.

又、一般にトランジスタは、第9図(C)に示す如く、
寄生容ff1c+、C2を有する。このような容量結合
によって以下の様なオフセット電圧ΔVが液晶電極に発
生する。
In addition, in general, a transistor, as shown in FIG. 9(C),
It has parasitic capacitance ff1c+, C2. Due to such capacitive coupling, the following offset voltage ΔV is generated in the liquid crystal electrode.

AV=Vc −C+ / (C+ +CI)CLは液晶
の容量である。
AV=Vc-C+/(C++CI)CL is the capacitance of the liquid crystal.

この電圧Δ■は、常に一方向であるから、液晶に印加さ
れる信号は、フィールド毎に見かけ上非対称となる。こ
の非対称性により、いわゆるフリッカ(ちらつき)が発
生する。オフセット電圧ΔVは上式よりゲート電圧v6
に依存する為、v。
Since this voltage Δ■ is always unidirectional, the signals applied to the liquid crystal appear to be asymmetrical for each field. This asymmetry causes so-called flicker. From the above formula, the offset voltage ΔV is the gate voltage v6
Because it depends on v.

が低ければ低い程、フリッカはめだたなくなる。The lower the value, the less noticeable the flicker will be.

このような問題に対し、本発明にあっては、上述した如
く、従来に比ベゲート電圧を大幅に低減できる為、この
フリッカをめだたなくさせる効果を得ることができる。
In order to solve this problem, in the present invention, as described above, the gate voltage can be significantly reduced compared to the conventional method, so that the effect of making this flicker less noticeable can be obtained.

以上の如く電位設定及び画像信号の反転をすれば、液晶
表示体部駆動回路の動作電圧、若しくは電源電圧を液晶
駆動に必要な電圧Vs+α程度にして交流駆動を可能と
するものである。ここでaの要素としては、第5図駆動
回路トランジスタのスレッショルド電圧とトランジスタ
ON時のチャンネル抵抗値がある。サンプリング周期内
で確実に画像に対応する信号を書き込む為に、ドレイン
の信号レベルに対しゲート電圧レベルをスレッショルド
電圧以上にとる必要がある。ゲー+−yar立9−10
に対してドレイン電位が9−8(a)の時と9−8 (
b)の時では、画像信号書き込みの応答速度に差が生ず
る。この為本発明では、9−6(a)又は9−8 (b
)に対し9−10の電位をトランジスタのスレッショル
ド電位の2倍以上に設定する事を提案する。特に、テレ
ビ映像信号を本発明に係る液晶表示装置に出力する時、
1水平走査信号時間は63.5μsecであり、この内
部線時間は10μsec程度である。従って、各画素へ
の書き込み時間は10μsecの帰線期間内に取り、約
数B s e c程度に限定される。従来、例えば公開
特許公報550−1O993Ft、10に示される如く
、2−4のドレイン駆動回路を並列に2回路設け、一方
の回路にデータをサンプリングしている期間中に、他方
の回路の既にサンプリングされているデータを画素に書
き込ませる方法があった。この場合、書き込み時間は6
3.5μsecである。
By setting the potential and inverting the image signal as described above, the operating voltage or power supply voltage of the liquid crystal display drive circuit can be set to approximately the voltage Vs+α necessary for driving the liquid crystal, thereby enabling AC driving. Here, the elements of a include the threshold voltage of the drive circuit transistor shown in FIG. 5 and the channel resistance value when the transistor is turned on. In order to reliably write a signal corresponding to an image within the sampling period, it is necessary to set the gate voltage level higher than the threshold voltage with respect to the drain signal level. Game+-yar standing 9-10
When the drain potential is 9-8 (a) and 9-8 (
In case b), a difference occurs in the response speed of image signal writing. Therefore, in the present invention, 9-6(a) or 9-8(b
), it is proposed to set the potential of 9-10 to more than twice the threshold potential of the transistor. In particular, when outputting a television video signal to the liquid crystal display device according to the present invention,
One horizontal scanning signal time is 63.5 μsec, and this internal line time is about 10 μsec. Therefore, the writing time for each pixel is taken within the retrace period of 10 μsec, and is limited to about a divisor B sec. Conventionally, as shown in Japanese Unexamined Patent Publication No. 550-1O993Ft, 10, two 2-4 drain drive circuits are provided in parallel, and during a period when data is being sampled in one circuit, data is already sampled in the other circuit. There was a method to write the data that was displayed to the pixels. In this case, the writing time is 6
It is 3.5 μsec.

本発明にあっては、データサンプリングドレイン駆動回
路6−2は各出力に対して一つのサンプリング回路で済
ませる事により、回路を簡略化するものである。この為
に前述した如くゲート印加信号電圧を大きくしてやり、
入力画像信号レベルの違いによって書き込みの際に誤差
が生じない事、及び帰線期間内で画素データを正しく書
き換えられる様にしてやるものである。トランジスタが
Pチャンネル型MO3の場合、ゲート印加信号電位若し
くは回路電位を、ドレイン信号の最低レベルより更に少
なくともトランジスタスレッショルド電圧の2倍以上低
くなる如く設定する。NチャネルMO5の場合は、逆に
電位を高く設定する。
In the present invention, the data sampling drain drive circuit 6-2 simplifies the circuit by requiring one sampling circuit for each output. For this purpose, as mentioned above, the gate applied signal voltage is increased.
This ensures that errors do not occur during writing due to differences in input image signal levels, and that pixel data can be rewritten correctly within the retrace period. When the transistor is a P-channel type MO3, the gate applied signal potential or circuit potential is set to be lower than the lowest level of the drain signal and at least twice the transistor threshold voltage. In the case of N-channel MO5, on the contrary, the potential is set high.

第10図は、上記説明を実現する回路の一実施例である
。10−2.10−3.10−4は画像信号増幅器、1
0−5.10−7.10−8は第5図中ブロック6−2
に相当する。10−6は切換スイッチ回路であり、10
−6出力が、第5図6−8の画像信号人力となる。
FIG. 10 shows an embodiment of a circuit that implements the above description. 10-2.10-3.10-4 is an image signal amplifier, 1
0-5.10-7.10-8 is block 6-2 in Figure 5
corresponds to 10-6 is a changeover switch circuit;
-6 output becomes the image signal input of FIG. 5, 6-8.

以下、動作を説明する。】0−1は原画像信号入力、1
0−2は序段増幅器で、10−9に増幅率調整端子があ
る。10−3.10−4は差動増幅器である。10−3
の正極性入力端子と10−4の負極性入力端子に、同一
の信号即ち、1〇−2出力を結合する。10−3負極性
入力端子と10−4正極性入力端子とは結合させて、1
0−10に端子がでている。10−3及び10−4は、
増幅器としてほぼ同一の特性が得られる様に、予め設定
されている。10−10端子は、液晶による表示画像の
明度を#7,1整する為の端子で、可変直流電圧が印加
されている。例えば10−3.1〇−4の各出力信号は
、第8図9−1及び9−2にそれぞれ対応する。この時
、10−9は9−8と9−7との差分、即ち振幅、換言
すれば表画面1象のコントラストを調整する。10−1
0は9−7と9−6との差分を調整する。10−3 (
10−4)の利得は適宜設定すればよい。10−6はス
イッチ回路であり、前述の如く液晶に交流駆動信号を供
給する際に、10−3及び10−4の各出力信号を切り
換え、選択的に出力してやる回路である。スイッチ素子
としては、バイポーラ或はMOS等のトランジスタその
(也各種の方式が考えられるが、第5図の如く表示基板
に半導体を用い該半導体基板内部にブロック2−4を収
める場合には、10−6も同様の構造で作る事が望まし
く、いわゆるトランスミッションゲート等の構成が挙げ
られる。段階の回路10−7も同様である。10−5は
各スイッチ素子10−7を制御する信号を順次、例えば
左から右に発生する回路で、シフトレジスタで構成され
る。10−8はスイッチによりサンプリングされた画1
象すンプリング信号を記憶保持し、各画素?1!極に分
配する為の回路である。10−8以降は、駆動部を含め
た液晶マトリクス表示体部、即ち第4図に相当する。
The operation will be explained below. ]0-1 is the original image signal input, 1
0-2 is an initial stage amplifier, and 10-9 has an amplification factor adjustment terminal. 10-3 and 10-4 are differential amplifiers. 10-3
The same signal, ie, the 10-2 output, is coupled to the positive input terminal of 10-4 and the negative input terminal of 10-4. 10-3 negative polarity input terminal and 10-4 positive polarity input terminal are combined,
There are terminals at 0-10. 10-3 and 10-4 are
It is set in advance so that almost the same characteristics can be obtained as an amplifier. The 10-10 terminal is a terminal for adjusting the brightness of the image displayed by the liquid crystal to #7 and 1, and a variable DC voltage is applied thereto. For example, each output signal of 10-3.10-4 corresponds to FIG. 8, 9-1 and 9-2, respectively. At this time, 10-9 adjusts the difference between 9-8 and 9-7, that is, the amplitude, in other words, the contrast of one image on the front screen. 10-1
0 adjusts the difference between 9-7 and 9-6. 10-3 (
The gain of 10-4) may be set appropriately. Reference numeral 10-6 is a switch circuit, which switches the respective output signals of 10-3 and 10-4 and selectively outputs them when supplying an AC drive signal to the liquid crystal as described above. As the switch element, a transistor such as a bipolar or MOS transistor (and various other types can be considered), but when a semiconductor is used for the display substrate and the block 2-4 is housed inside the semiconductor substrate as shown in FIG. -6 is preferably made with a similar structure, such as a structure such as a so-called transmission gate.The same is true for the stage circuit 10-7.10-5 sequentially transmits a signal to control each switch element 10-7 For example, the circuit generates data from left to right and is composed of a shift register.10-8 is the image 1 sampled by the switch.
The image sampling signal is memorized and retained for each pixel? 1! This is a circuit for distributing to the poles. 10-8 and subsequent parts correspond to the liquid crystal matrix display section including the drive section, that is, FIG. 4.

第11図は、更に別の実施例である。第11図は、第1
0図中10−2.10−3.10−4の増幅器の構成を
変えたものである。11−1と11−2は振幅がほぼ一
致し、極性の相反する画像信号である。図中、上側の増
幅回路(トランジスタ11−3.1l−5)と下側の増
幅回路(トランジスタ11−13.1l−14)とは、
回路の構成及び増幅特性が一致する如く設計されている
FIG. 11 shows yet another embodiment. Figure 11 shows the first
The configuration of the amplifiers 10-2, 10-3, and 10-4 in Figure 0 is changed. Image signals 11-1 and 11-2 have substantially the same amplitude and opposite polarity. In the figure, the upper amplifier circuit (transistor 11-3.1l-5) and the lower amplifier circuit (transistor 11-13.1l-14) are as follows.
The circuit configuration and amplification characteristics are designed to match.

11−4.11−8は増幅系の利得制御使用可変抵抗で
あって、液晶表示画像のコントラスト調整をする。11
−4.11−8は波線に示す11−10によって連動し
、外部から手動で調整できる。
11-4 and 11-8 are variable resistors used for gain control of the amplification system, and adjust the contrast of the liquid crystal display image. 11
-4.11-8 is interlocked with 11-10 shown by the dotted line, and can be manually adjusted from the outside.

11−7.11−9は出力電位レベルを制御する、即ち
液晶画像表示の明度を変える可変抵抗であり、波線11
−11によって連動し、外部から手動で調整できる。但
し、11−7と11−9とは電位レベルが反対方向に動
作し、各々の出力は第9図9−1と9−2の如くレベル
9−6を中心に対称性が維持される。11−12は第1
0図10−6に相当する画像信号極性切換スイッチ回路
である。
11-7 and 11-9 are variable resistors that control the output potential level, that is, change the brightness of the liquid crystal image display;
-11, and can be adjusted manually from the outside. However, potential levels 11-7 and 11-9 operate in opposite directions, and their respective outputs maintain symmetry about level 9-6 as shown in FIG. 9, 9-1 and 9-2. 11-12 is the first
This is an image signal polarity changeover switch circuit corresponding to FIG. 10-6.

本発明は、実施例として挙げた回路以外の構成によって
も実現可能である。更に、コントラスト、明度の調整は
、」二記の如く手動で制御する事も、又、液晶の表示度
合を基準パターン表示信号レベルに対応させて自動的に
光検出し、利得或はバイアスレベルを自動制御する事も
当然可能となる。
The present invention can also be realized by a configuration other than the circuit described as an example. Furthermore, the contrast and brightness can be adjusted manually as described in ``2'', or the gain or bias level can be adjusted by automatically detecting light by making the display level of the liquid crystal correspond to the reference pattern display signal level. Naturally, automatic control is also possible.

本発明の詳細な説明では、第5図の如くシリコン基板を
液晶を挾む一方の平板に利用し、且つ、シリコン基板内
にトランジスタを構成しであるか、他に例えば、多結晶
材料による薄膜技術等によって、ガラス基板上に各素子
を構成する、或はその他の方法によって実現可能である
。第4図において、各画素をスイッチングする為に設け
たトランジスタは1個のMO5型トランジスタであるが
、素子の直線性、或は応答速度、動作電圧等を改良する
為に、P型及びN型の2種類のMOSFETを)9捕型
に結合してスイッチングを行なう事もできる。勿論、M
OSFET以外の素子で構成する事も可能である。
In the detailed description of the present invention, as shown in FIG. This can be realized by configuring each element on a glass substrate or by other methods depending on technology. In Fig. 4, the transistor provided for switching each pixel is one MO5 type transistor, but in order to improve the linearity, response speed, operating voltage, etc. of the element, P type and N type transistors are used. It is also possible to perform switching by combining two types of MOSFETs in a nine-capture configuration. Of course, M
It is also possible to configure it with elements other than OSFET.

第4図において、液晶各画素と並列にキャパシターを配
置しであるが、この場合、先に述べた如くキャパシター
の画電極は液晶画素電極を完全に並列に結合されるもの
ではなく、共通電極側電位をそれぞれ別々に設定しであ
る。これは、第5図の構造をとる事によってキャパシタ
ーの共通側電極を基板で代用できるからである。この際
、液晶画素に印加される画像信号に応じてキャパシター
に加わるバイアス電位の極性並びに大きさは、液晶画素
電極のバイアス電位と異なるが、表示に係る実効的な電
気特性としては、第1図に示した場合と同じ効果を有す
るものである。
In Fig. 4, a capacitor is placed in parallel with each pixel of the liquid crystal, but in this case, as mentioned earlier, the picture electrode of the capacitor is not connected completely in parallel with the liquid crystal pixel electrode, but the common electrode side The potentials are set separately for each. This is because by adopting the structure shown in FIG. 5, the common side electrode of the capacitor can be replaced by the substrate. At this time, the polarity and magnitude of the bias potential applied to the capacitor in accordance with the image signal applied to the liquid crystal pixel are different from the bias potential of the liquid crystal pixel electrode, but the effective electrical characteristics related to display are shown in Figure 1. This has the same effect as the case shown in .

本発明に係る表示装置に使用する液晶については、TN
型液晶を説明しただけであるが、最初に述べたDSMS
GH,その他の液晶についても基本的に動作性能が変わ
るものではない。
Regarding the liquid crystal used in the display device according to the present invention, TN
Although I have only explained the type liquid crystal, the DSMS mentioned at the beginning
The operating performance of GH and other liquid crystals remains basically the same.

〔発明の効果〕〔Effect of the invention〕

上述の如く本発明は、一対の基板間に液晶が封入され、
該基板の一方の基板上には共通透明電極が形成され、該
基板の他方の基板上にはマトリクス状に配列された複数
の画素電極が形成され、該画素電極にはスイッチング素
子が接続されてなる液晶表示装置において、画像表示信
号のフィールド周期と同期して該画素表示信号の極性を
反転し、該極性反転された画像表示信号を該画素電極に
供給する画像表示信号発生手段と、該フィールド周期と
同期して反転する2レベルの電圧を発生し、該反転する
2レベル電圧を共通電極信号として該共通電極にCj(
給する共通信号発生手段とよりなり、該フィールド周期
は該画像信号のフレーム周期の172以下の周期である
ようにしたから、液晶の表示駆動に要する電圧を従来の
半分以下としたとしても液晶の表示品質を1員なうこと
もなく良好な表示を得ることができる。又、画像信号及
び共通信号の反転タイミングをフレーム周期の1/2以
下の周期を有するフィールド周期で行なうようにしたた
め、反転による画1象のずれや、交番駆動に伴う画面の
ちらつきも生ずることもなく、長期に安定した画像を得
ることができる効果を有する。
As described above, in the present invention, liquid crystal is sealed between a pair of substrates,
A common transparent electrode is formed on one of the substrates, a plurality of pixel electrodes arranged in a matrix are formed on the other substrate, and a switching element is connected to the pixel electrode. In a liquid crystal display device, an image display signal generating means for inverting the polarity of the pixel display signal in synchronization with a field period of the image display signal and supplying the polarity-inverted image display signal to the pixel electrode; A two-level voltage that is inverted in synchronization with the cycle is generated, and the inverted two-level voltage is used as a common electrode signal to be applied to the common electrode Cj (
Since the field period is set to be less than 172 times the frame period of the image signal, even if the voltage required to drive the liquid crystal display is reduced to less than half of the conventional voltage, the liquid crystal Good display can be obtained without affecting the display quality. In addition, since the inversion timing of the image signal and the common signal is performed in a field period having a period of 1/2 or less of the frame period, a shift in one image due to inversion and screen flickering due to alternating driving may occur. This has the effect of making it possible to obtain stable images over a long period of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の表示回路図。 第2図は、従来の信号図。 第3図は、別の従来の表示回路図。 第4図は、本発明の一実施例を示すブロック図。 第5図は、本発明になる表示回路図の例。 第6図は、表示装置の部分断面図の例。 第7図は、第6図の平面図。 第8図は、本発明の実施例における信号波形図。 第9図(a)〜(C)は、従来の本発明の1g号波′形
比較図及び模式回路図。 第10図及び第11図は、本発明の実施回路図。 5−12・・・・・7トリクス表示部 7−1・・・・・・シリコン!仮 R−8(a)  ・・・マトリクス表示駆動用データ線 8−5 (a)  ・・・7トリクス表示駆動用クロッ
ク線 8−5 (b)  ・・・キャパシター電極3−1.9
−1.9−2 ・・・画像信号 10−2・・・・・画像信号増幅器 10−3.104・差動増幅器 以上 出願人 セイコーエプソン株式会比 代理人 弁理士  鈴木喜三部 (rIh1名)V 第 図 第6図 (α) 第9図 第10図
FIG. 1 is a conventional display circuit diagram. FIG. 2 is a conventional signal diagram. FIG. 3 is another conventional display circuit diagram. FIG. 4 is a block diagram showing one embodiment of the present invention. FIG. 5 is an example of a display circuit diagram according to the present invention. FIG. 6 is an example of a partial cross-sectional view of a display device. FIG. 7 is a plan view of FIG. 6. FIG. 8 is a signal waveform diagram in an embodiment of the present invention. FIGS. 9(a) to 9(C) are a comparison diagram and a schematic circuit diagram of the 1g waveform of the conventional invention. 10 and 11 are circuit diagrams for implementing the present invention. 5-12...7 Trix display section 7-1...Silicon! Temporary R-8 (a) ... Data line for driving matrix display 8-5 (a) ... Clock line for driving seven matrix display 8-5 (b) ... Capacitor electrode 3-1.9
-1.9-2...Image signal 10-2...Image signal amplifier 10-3.104, differential amplifier and above Applicant Seiko Epson Corporation Representative Patent attorney Kizobe Suzuki (rIh1 person) )V Figure 6 (α) Figure 9 Figure 10

Claims (2)

【特許請求の範囲】[Claims] (1)一対の基板間に液晶が封入され、該基板の一方の
基板上には、マトリクス状に配列された複数本の走査線
と複数本の信号線、該走査線と該信号線の交点にはスイ
ッチング素子と画素電極が形成されてなり、フレーム毎
に画像表示信号が画素電極に供給されてなる液晶表示装
置において、1フレームの周期内で画素単位若しくは走
査線単位で位相を反転したことを特徴とする液晶表示装
置。
(1) A liquid crystal is sealed between a pair of substrates, and on one of the substrates, there are multiple scanning lines and multiple signal lines arranged in a matrix, and the intersections of the scanning lines and the signal lines. In a liquid crystal display device in which a switching element and a pixel electrode are formed, and an image display signal is supplied to the pixel electrode every frame, the phase is inverted in units of pixels or scanning lines within one frame period. A liquid crystal display device featuring:
(2)前記画素単位で極性の方向を切り換え、1フレー
ム内の画像表示信号が正極性と負極性の両方の信号とな
るように選択し、各画素の交流周期を1フレーム単位と
することを特徴とする請求項1記載の液晶表示装置。
(2) Switching the polarity direction for each pixel, selecting so that the image display signal within one frame is both a positive polarity signal and a negative polarity signal, and setting the alternating current cycle of each pixel in one frame unit. The liquid crystal display device according to claim 1.
JP29463889A 1989-11-13 1989-11-13 Liquid crystal display device Granted JPH02177679A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29463889A JPH02177679A (en) 1989-11-13 1989-11-13 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29463889A JPH02177679A (en) 1989-11-13 1989-11-13 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21119688A Division JPH01138590A (en) 1988-08-25 1988-08-25 Liquid crystal display device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP3008521A Division JPH07120145B2 (en) 1991-01-28 1991-01-28 Liquid crystal display device and amplifier circuit for liquid crystal display device
JP6088380A Division JP2590729B2 (en) 1994-04-26 1994-04-26 Liquid crystal display device and amplifier circuit for liquid crystal display device
JP8838194A Division JPH07122784B2 (en) 1994-04-26 1994-04-26 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH02177679A true JPH02177679A (en) 1990-07-10
JPH0529916B2 JPH0529916B2 (en) 1993-05-06

Family

ID=17810357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29463889A Granted JPH02177679A (en) 1989-11-13 1989-11-13 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH02177679A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752070B1 (en) * 1998-04-23 2007-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid display device, projection type image display unit and active matrix display device
US7479939B1 (en) 1991-02-16 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US8199173B2 (en) 2004-07-15 2012-06-12 Nlt Technologies, Ltd. Liquid crystal display apparatus, portable device, and drive method for liquid crystal display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124026A (en) * 1977-04-05 1978-10-30 Matsushita Electric Ind Co Ltd Display panel driving device
JPS5498525A (en) * 1978-01-20 1979-08-03 Matsushita Electric Ind Co Ltd Driving circuit for liquid crystal display unit
JPS6118755A (en) * 1984-07-06 1986-01-27 Hokko Chem Ind Co Ltd Arylsulfonyl fatty acid amide derivative, its preparation, and herbicide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124026A (en) * 1977-04-05 1978-10-30 Matsushita Electric Ind Co Ltd Display panel driving device
JPS5498525A (en) * 1978-01-20 1979-08-03 Matsushita Electric Ind Co Ltd Driving circuit for liquid crystal display unit
JPS6118755A (en) * 1984-07-06 1986-01-27 Hokko Chem Ind Co Ltd Arylsulfonyl fatty acid amide derivative, its preparation, and herbicide

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7479939B1 (en) 1991-02-16 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100752070B1 (en) * 1998-04-23 2007-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid display device, projection type image display unit and active matrix display device
US8199173B2 (en) 2004-07-15 2012-06-12 Nlt Technologies, Ltd. Liquid crystal display apparatus, portable device, and drive method for liquid crystal display apparatus

Also Published As

Publication number Publication date
JPH0529916B2 (en) 1993-05-06

Similar Documents

Publication Publication Date Title
JPS6258195B2 (en)
JP2997356B2 (en) Driving method of liquid crystal display device
US6621481B1 (en) Shift register, display device, image sensing element driving apparatus, and image sensing apparatus
JPS61112188A (en) Image display unit
JP3405579B2 (en) Liquid crystal display
KR20030081336A (en) Drive circuit for liquid crystal displays and method therefor
JPH07181927A (en) Image display device
JP2002041003A (en) Liquid-crystal display device and method for driving liquid-crystal
JPH02177679A (en) Liquid crystal display device
JPS6118755B2 (en)
JPH01138590A (en) Liquid crystal display device
JPH10221675A (en) Liquid crystal display device and driving method therefor
KR100330650B1 (en) Signal processing device
JP3311224B2 (en) Display element inversion signal generation circuit and display device using the same
JPS6214152B2 (en)
JPH06180561A (en) Liquid crystal display device
JP2590729B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
JPH07122784B2 (en) Liquid crystal display
JP3226090B2 (en) Liquid crystal display
JPH10268258A (en) Liquid crystal picture display device
JPH0241039B2 (en)
JPH04140716A (en) Liquid crystal display device
JPH06138439A (en) Liquid crystal display device
JPS649638B2 (en)
JPH06202076A (en) Active matrix type liquid crystal display device and its driving method