JPH02120951A - Secret data storage device - Google Patents

Secret data storage device

Info

Publication number
JPH02120951A
JPH02120951A JP63272920A JP27292088A JPH02120951A JP H02120951 A JPH02120951 A JP H02120951A JP 63272920 A JP63272920 A JP 63272920A JP 27292088 A JP27292088 A JP 27292088A JP H02120951 A JPH02120951 A JP H02120951A
Authority
JP
Japan
Prior art keywords
secret data
data
initial information
writing
secret
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63272920A
Other languages
Japanese (ja)
Inventor
Shigeru Tashiro
成 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63272920A priority Critical patent/JPH02120951A/en
Publication of JPH02120951A publication Critical patent/JPH02120951A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To efficiently and surely write secret data without reducing safeness by including a function for erasing initial information after checking the existence of the initial information and then writing secret data in a single integrated circuit element. CONSTITUTION:When an external write request signal and secret data are inputted, a central control part 3 outputs a comparison request signal to a write enable decision part 7 and the decision part 7 reads out data contents in a memory area for writing the secret data of a secret data memory 5 and compares the read contents with reference initial information to check their coincidence. The central control part 3 stores the secret data in the memory area writing the initial information instead of the initial information through a data bus 11. Even when an external write request is inputted to the central control part 3 thereafter, coincidence with the initial information can not be obtained and data writing in the cipher data memory 5 is disabled. Thus, a secret code can be efficiently and surely written.

Description

【発明の詳細な説明】 し発明の目的コ (産業上の利用分野) 本発明は、秘密データ記憶装置に関する。[Detailed description of the invention] The purpose of the invention (Industrial application field) The present invention relates to a secret data storage device.

(従来の技術) 近年の電子技術の発展の成果の一つとして、カード内に
CPUやメモリを内蔵してなるICカードが注目されて
いる。ICカードは、内蔵するCPtJによる制御性お
よびメモリによる情報記憶量の膨大さから、近い将来に
は各個人が所行して多方面で活用することが期待されて
いる媒体である。
(Prior Art) As one of the results of the development of electronic technology in recent years, IC cards that have a built-in CPU and memory are attracting attention. IC cards are a medium that is expected to be used by individuals in the near future and utilized in a wide range of fields due to the controllability provided by the built-in CPtJ and the enormous amount of information stored in the memory.

ところで、ICカードにあっては、その将来に渡っての
汎用性に伴って発生し得る不正等を防止する」−で、所
有者個人を特定するための他人に知られてはならない何
らかの秘、密コードを記憶しておく必要があり、そのだ
めの対策がICカードの汎用化を実現する上で重要な課
題である。その対策としては、例えば特開昭59−86
348号公報に開示される技術がある。この技術は、集
積回路素子内に、Mビットの特定の暗号化キーワードと
プログラムのために用いられるNビットの付勢コード語
を別々に蓄えるM+N個の蓄積f、>’L置を持ち、M
+Nビットが最初第1の2進値にセットされている外部
プログラム可能読出し専用記憶レジスタと、該レジスタ
のN個の蓄積位置に最初蓄えられている該Nビットの付
勢コード語に応動して該レジスタを付勢し該特定の暗号
化キーワードを該レジスタのM個の蓄積位置へ書込むこ
とを可能にするとともに、その後該Nビット付勢コード
語が予め定めた第2の2進値になることによって永久に
消勢されて該M+N個の値が変えられることを防止する
ゲート手段とを有することを要旨とするものである。
By the way, when it comes to IC cards, it is important to prevent fraud, etc. that may occur as a result of their future versatility. It is necessary to memorize secret codes, and countermeasures against this are an important issue in realizing the general use of IC cards. As a countermeasure against this, for example,
There is a technique disclosed in Japanese Patent No. 348. This technique has M+N storage f,>'L locations in an integrated circuit device that separately store M-bit specific encryption keywords and N-bit activation codewords used for the program;
+N bits are initially set to a first binary value in an external programmable read-only storage register; energizing the register to enable the specific encryption keyword to be written to M storage locations in the register, and subsequently converting the N-bit energized codeword to a predetermined second binary value. The gist of the present invention is to include gate means for permanently deactivating the M+N values by preventing the M+N values from being changed.

(発明が解決しようとする課題) し、かしながら、上述した開示技術にあっては、秘密デ
ータの書込みのためにNビットの付勢コードを必要とす
るため、その分秘密コードの書込み可能容量が低下する
、またこの付勢コードが書込み後消勢されて利用されな
いため、メモリの利用効率か悪いあるいは確実な書込み
ができないおそれがあるといった不具合がある。
(Problem to be Solved by the Invention) However, in the disclosed technique described above, since an N-bit activation code is required for writing secret data, it is possible to write the secret code accordingly. There is a problem that the capacity decreases, and since this energizing code is deactivated after writing and is not used, there is a possibility that the memory is used inefficiently or that writing cannot be performed reliably.

なお、ここでは、ICカードを例にとって説明したが、
これに限らす秘密情報を用いて処理を行うものにおいて
は同様の課題を有する。
Note that here, we have explained using an IC card as an example, but
Similar problems arise in those that perform processing using confidential information limited to this.

本発明は上記に鑑みてなされたもので、秘密データの書
込みを保安性を低下することなく効率的に且つ確実に行
えるようにした秘密データ記憶装置を提供することにあ
る。
The present invention has been made in view of the above, and an object of the present invention is to provide a secret data storage device in which secret data can be written efficiently and reliably without reducing security.

[発明の構成コ (課題を解決するための手段) 」二足目的を達成するため、本発明は、単一の集積回路
素子内に構成され外部からの秘密データを記憶する機能
を具備する装置であって、少なくとも初期情報および秘
密データを記憶する不揮発性の記憶手段と、秘密データ
の書込み要求時に記憶手段において初期情報が記憶され
ていることを検出して書込み許可信号を出力する書込許
可判定手段と、書込み許可信号を受けて記憶手段に対し
初期情報を消去すると共に秘密データを書込む書込み制
御手段と、を有することを要旨とする。
[Structure of the Invention (Means for Solving the Problems)] To achieve the two objectives, the present invention provides a device configured in a single integrated circuit element and having the function of storing secret data from outside. a non-volatile storage means for storing at least initial information and secret data, and a write permission for detecting that the initial information is stored in the storage means and outputting a write permission signal when writing the secret data is requested. The gist of the present invention is to include a determining means, and a write control means for erasing initial information and writing secret data in the storage means upon receiving a write permission signal.

(作用) 本発明に係る秘密データ記憶装置にあっては、不揮発性
のメモリの内容がその製造工程において特定の値に定め
ることができることに着目して、秘密データの書込みに
際してこの特定の値に相当する初期情報の存在を確認し
た上で、この初期情報を消去する一方当該秘密データを
書込む機能を単一集積回路素子内に構成したものである
(Function) In the secret data storage device according to the present invention, focusing on the fact that the contents of the nonvolatile memory can be set to a specific value during the manufacturing process, the content of the nonvolatile memory is set to a specific value when writing secret data. After confirming the existence of corresponding initial information, the function of erasing this initial information and writing the secret data is configured in a single integrated circuit element.

(実施例) 以下、図面を用いて本発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明の一実施例に係る秘密データ記憶装置の
構成ブロック図である。本実施例に係る秘密データ記憶
装置は、集積回路素子1内に構成されており、中央制御
部3、秘密データメモリ5、書込許可判定部7およびベ
リファイ部9を具備する構成である。
FIG. 1 is a block diagram of a secret data storage device according to an embodiment of the present invention. The secret data storage device according to this embodiment is configured in an integrated circuit element 1 and includes a central control section 3, a secret data memory 5, a write permission determination section 7, and a verify section 9.

秘密データメモリ5は、不揮発性の記憶手段を構成し、
外部からの秘密データを記憶するものである。なお、こ
の秘密データを記憶するメモリ領域は、秘密データの書
込み前には未だ書込みがなされていないことを示す初期
情報が記憶されている。この初期情報としては、製造工
程において所定の値に設定されるものである。
The secret data memory 5 constitutes a non-volatile storage means,
It stores secret data from outside. Note that, in the memory area for storing this secret data, initial information indicating that no writing has been done yet is stored before the secret data is written. This initial information is set to a predetermined value during the manufacturing process.

書込許可判定部7は、中央制御部3が外部からの秘密デ
ータの外部書込み要求信号を受けたときに出力する比較
要求信号を受けて、秘密データメモリ5における初期情
報の存否を検出し、初期情報が記憶されているときに秘
密データの書込みを中央制御部3に対し許可するもので
ある。
The write permission determination unit 7 receives a comparison request signal that is output when the central control unit 3 receives an external write request signal for secret data from the outside, and detects the presence or absence of initial information in the secret data memory 5. This allows the central control unit 3 to write secret data when the initial information is stored.

ベリファイ部9は、中央制御部3による秘密データの秘
密データメモリ5への書込みに関し、秘密データの書込
みが確実になされたことを判定するものである。
The verifying section 9 determines whether the writing of the secret data into the secret data memory 5 by the central control section 3 has been done reliably.

中央制御部3は、書込み制御手段を構成するもので、秘
密データメモリ5、書込許可判定部7・およびベリファ
イ部9の動作を制御する機能を有するものである。
The central control section 3 constitutes a write control means, and has a function of controlling the operations of the secret data memory 5, the write permission determination section 7, and the verify section 9.

次に、本実施例の作用を第2図に示すタイミングチャー
トを用いて説明する。第2図において、(A)および(
B)は中央制御部3へのそれぞれ外部書込み要求信号お
よび秘密データを含む書込みデータ、(C)は比較要求
信号、(D)は秘密データメモリ5に対する読出し要求
信号、(E)は書込許可判定部7における処理結果を示
す比較結果フラグ信号、(F)は中央制御部3から秘密
データメモリ5に対する内部書込み要求信号、(G)は
データバス11−にのデータ信号、(H)は中央制御部
3からベリファイ部9へのベリファイ要求信号、(I)
はベリファイ部9における処理結果を示すベリファイ結
果信号を示す。
Next, the operation of this embodiment will be explained using the timing chart shown in FIG. In Figure 2, (A) and (
B) is an external write request signal to the central control unit 3 and write data including secret data, (C) is a comparison request signal, (D) is a read request signal to the secret data memory 5, and (E) is write permission. A comparison result flag signal indicating the processing result in the determination unit 7, (F) is an internal write request signal from the central control unit 3 to the secret data memory 5, (G) is a data signal to the data bus 11-, (H) is a central Verification request signal from control unit 3 to verification unit 9, (I)
indicates a verify result signal indicating a processing result in the verify section 9.

今、秘密データを書込むべく中央制御部3に対し外部か
ら外部書込み要求信号および秘密データか人力されると
(第2図(A)、(B)) 、中央制御部3は、ます書
込許可判定部7に対し比較要求信号を出力する(第2図
(C))。
Now, when an external write request signal and secret data are manually inputted to the central control unit 3 from the outside in order to write the confidential data (Fig. 2 (A) and (B)), the central control unit 3 immediately starts writing. A comparison request signal is output to the permission determination unit 7 (FIG. 2(C)).

書込許可判定部7は、この比較要求信号を受けると、秘
、密データメモリ5に対し読出要求信−士を出力しく第
2図(D)における信号a)、秘密データを書込むべき
メモリ領域のデータ内容を読み出す(第2図(G)にお
けるデータa)。秘密データーF込み前においては、メ
モリの製造時に予め記憶された初期情報が書込まれてい
るはずであるから、書込許可判定部7は予め内部に記憶
せしめられている基準初期情報とこれとの一致を比較確
認し、中央制御部3に対し書込み可能である旨を比較結
果フラグ信号として出力する(第2図(E))。
When the write permission determination unit 7 receives this comparison request signal, it outputs a read request request to the confidential data memory 5.The signal a) in FIG. The data contents of the area are read (data a in FIG. 2(G)). Before writing the secret data F, the initial information stored in advance at the time of manufacturing the memory should have been written, so the write permission determination unit 7 compares this with the reference initial information stored internally in advance. It compares and confirms whether they match, and outputs a comparison result flag signal indicating that writing is possible to the central control unit 3 (FIG. 2(E)).

中央制御部3は、この比較結果フラグ信号を受けると、
秘密データメモリ5に対し内部書込み要求信号を出力(
第2図(F))したトで、データバス11を介して秘密
データの書込みを開始する(第2図(G)におけるデー
タbおよびデータd)。ここで、秘密データとしては、
初期情報が書込まれていたメモリ領域に初期情報に代わ
って記憶される。このため、中央制御部3は、書込み開
始と共に、ベリファイ部9に対しベリファイ要求信号を
出力する(第2図(H))。ベリファイ部9は、中央制
御部3による書込みに応じて逐次秘密データメモリ5に
対し書込まれたデータの読み出し要求を行なって中央制
御部3への書込みデータとの一致を検出して(第2図(
D)における信−号すおよび信号C9第2図(G)にお
けるデータCおよびデータe)、正しく書込みが終了し
たことをベリファイ結果信号として中央制御部3に出力
する(第2図(■))。これにより、中央制御部3は書
込みを終了することになる。
When the central control unit 3 receives this comparison result flag signal,
Outputs an internal write request signal to the secret data memory 5 (
2(F)), writing of secret data is started via the data bus 11 (data b and data d in FIG. 2(G)). Here, the secret data is
The initial information is stored in the memory area where the initial information was written in place of the initial information. Therefore, the central control unit 3 outputs a verify request signal to the verify unit 9 at the same time as writing starts ((H) in FIG. 2). The verify unit 9 sequentially requests the secret data memory 5 to read the written data in response to the writing by the central control unit 3, detects a match with the data written to the central control unit 3 (second figure(
D) and signal C9 data C and data e) in FIG. 2 (G) are output to the central control unit 3 as a verify result signal indicating that writing has been completed correctly (FIG. 2 (■)) . As a result, the central control unit 3 ends the writing.

この後は、中央制御部3に対し外部書込み要求が人力さ
れても(第2図(A)、  (B)) 、書込許可判定
部7の処理においては初期情報の一致が得られることは
ないため、書込み不可の旨が比較結果フラグ信号として
出力されることになり、暗号データメモリ5への書込み
が不可能となる。
After this, even if an external write request is made manually to the central control unit 3 (Fig. 2 (A), (B)), the initial information will not match in the processing of the write permission determination unit 7. Therefore, the fact that writing is not possible is outputted as a comparison result flag signal, and writing to the encrypted data memory 5 becomes impossible.

したかって、本実施例によれば、従来技術のように付勢
コードを何ら必要とすることなく、対重的で確実な秘密
コードの書込みを行うことができる。
Therefore, according to this embodiment, a secret code can be written in a reliable and reliable manner without requiring any energizing code unlike the prior art.

なお、本実施例では、書込み制御をハード的に実行する
ようにしているか、CPUの制御下においてソフト的に
実行してもよい。具体的には、例えば第3図に示す如く
、書込用プログラム23、ベリファイ用プログラム25
およびこれらの制御プログラム27をRAM29にロー
ドするだめのプログラムロードプロクラム31と、秘密
データメモリ5内の初期情報の記憶を検出するための書
込許可判定用ブロクラム33とをROM2 ]内に具備
する構成とする。そして、CPUB5に対する+e、密
データの書込みのためのプログラムロード要求信号が人
力されると、CPU35は、書込許可判定用プログラム
33に基づき秘密データメモリ5内の初期情報の記憶を
確認後、プロクラ1、ロードプログラム31により書込
用プログラム23、ベリファイ用プログラム25および
制御プロクラム27をRAM17上にロードさせ、これ
に基づいて秘密データメモリ5に対し外部からの秘密デ
ータの書込み処理を行う。このため、書込許可判定用プ
ログラム33の実行中において、初期情報の記憶が確認
できない場合、プログラムロードプログラム31が実行
されず、もって書込み処理も行われないことになるので
ある。この変形例では、秘密データの書込み終了後に電
源を遮断する等によりRAM29にロードされたプログ
ラムを消去すれはよく、セキュリティか高い。なお、第
3図において、37はCPU35と秘密データメモリと
の間のインタフェースである。
In this embodiment, the write control may be executed by hardware, or may be executed by software under the control of the CPU. Specifically, as shown in FIG. 3, for example, a write program 23, a verify program 25
The ROM 2 includes a program load program 31 for loading these control programs 27 into the RAM 29, and a write permission determination block 33 for detecting storage of initial information in the secret data memory 5. shall be. Then, when +e to the CPUB 5 and a program load request signal for writing confidential data are input manually, the CPU 35 confirms the storage of the initial information in the confidential data memory 5 based on the write permission determination program 33, and then executes the program load request signal for writing confidential data. 1. The load program 31 loads the write program 23, the verify program 25, and the control program 27 onto the RAM 17, and based on these, writes secret data from the outside into the secret data memory 5. Therefore, if the storage of the initial information cannot be confirmed while the write permission determination program 33 is being executed, the program load program 31 will not be executed and therefore the write process will not be performed. In this modification, it is easy to erase the program loaded into the RAM 29 by turning off the power after writing the confidential data, and the security is high. In addition, in FIG. 3, 37 is an interface between the CPU 35 and the secret data memory.

[発明の効果] 以」−説明したように本発明によれば、不揮発性のメモ
リの内容がその製造工程において特定の値に定めること
ができることに着目して、秘密データの書込みに際して
この特定の値に相当する初期情報の存在を確認した上で
、この初期情報を消去する一方当該秘密データを書込む
機能を単一集積回路素子内に構成したもので、秘密デー
タの書込みを保安性を低下することな(効率的に且つ確
実に行なうことができる。
[Effects of the Invention] As explained above, according to the present invention, focusing on the fact that the contents of a non-volatile memory can be set to a specific value during the manufacturing process, this specific value is set when writing confidential data. After confirming the existence of initial information corresponding to a value, the function of erasing this initial information and writing the secret data is configured in a single integrated circuit element, reducing the security of writing secret data. (It can be done efficiently and reliably.)

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成を示す図、第2図は第
1図の作用を説明するための図、第3図は本発明の他の
実施例を示す図である。
FIG. 1 is a diagram showing the configuration of one embodiment of the present invention, FIG. 2 is a diagram for explaining the operation of FIG. 1, and FIG. 3 is a diagram showing another embodiment of the present invention.

Claims (1)

【特許請求の範囲】 単一の集積回路素子内に構成され外部からの秘密データ
を記憶する機能を具備する装置であって、少なくとも初
期情報および秘密データを記憶する不揮発性の記憶手段
と、 秘密データの書込み要求時に記憶手段において初期情報
が記憶されていることを検出して書込み許可信号を出力
する書込許可判定手段と、 書込み許可信号を受けて記憶手段に対し初期情報を消去
すると共に秘密データを書込む書込み制御手段と、 を有することを特徴とする秘密データ記憶装置。
[Scope of Claim] A device configured in a single integrated circuit element and having a function of storing secret data from the outside, comprising a non-volatile storage means for storing at least initial information and secret data; write permission determination means that detects that initial information is stored in the storage means at the time of a data write request and outputs a write permission signal; and upon receiving the write permission signal, erases the initial information from the storage means and makes it confidential A secret data storage device comprising: a write control means for writing data;
JP63272920A 1988-10-31 1988-10-31 Secret data storage device Pending JPH02120951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63272920A JPH02120951A (en) 1988-10-31 1988-10-31 Secret data storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63272920A JPH02120951A (en) 1988-10-31 1988-10-31 Secret data storage device

Publications (1)

Publication Number Publication Date
JPH02120951A true JPH02120951A (en) 1990-05-08

Family

ID=17520598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63272920A Pending JPH02120951A (en) 1988-10-31 1988-10-31 Secret data storage device

Country Status (1)

Country Link
JP (1) JPH02120951A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998034193A1 (en) * 1997-01-30 1998-08-06 Rohm Co., Ltd. Ic card and method of using ic card

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998034193A1 (en) * 1997-01-30 1998-08-06 Rohm Co., Ltd. Ic card and method of using ic card
US6742117B1 (en) 1997-01-30 2004-05-25 Rohm Co., Ltd. IC card and method of using IC card

Similar Documents

Publication Publication Date Title
JP2506061B2 (en) Method for performing an operation between a data carrier comprising a microprocessor and at least one programmable read-only memory and the outside
EP0707270B1 (en) Method and apparatus for validating system operation
JP5114617B2 (en) Secure terminal, program, and method for protecting private key
KR101197556B1 (en) Device and method capable of verifying program operation of non-volatile memory and memory card including the same
JPS6138519B2 (en)
EP1669863A2 (en) Secure booting apparatus and method
JPS62164187A (en) Test program start up system
JP4822231B2 (en) Fault detection due to long perturbations
JP2003249084A (en) Constitution and method for programming and verifying eeprom page, and corresponding computer software product and corresponding computer-readable storage medium
US6965977B2 (en) Tamper-resistant method and data processing system using the same
JP4708703B2 (en) Program execution controlled by portable data storage media
CN101213556B (en) Mechanism to evaluate a token enabled computer system
US7836219B1 (en) System and method for authentication of embedded RAID on a host RAID card
KR100838671B1 (en) Portable information processor having password code checking function
EP3454216A1 (en) Method for protecting unauthorized data access from a memory
US5237531A (en) Read-only memory having a security circuit preventing unauthorized memory retrieval
JPH02120951A (en) Secret data storage device
US11010296B2 (en) Temporarily storing memory contents
JP3086052B2 (en) EEPROM
JP2522002B2 (en) Storage medium processing device
GB2263348A (en) Securing program code.
KR100232086B1 (en) A secure memory card
JP2000259801A (en) Memory device for ic card with initialization function
JPS6356743A (en) Program data check system
JPH11167525A (en) Nonvolatile-memory mixedly mounted microcomputer and nonvolatile memory rewriting method thereof, and recording medium where nonvolatile memory rewriting program of nonvolatile-memory mixedly mounted microcomputer is recorded