JPH02100431A - Automatic recovery system at the time of generation of in-multiplexing/separating device alarm - Google Patents

Automatic recovery system at the time of generation of in-multiplexing/separating device alarm

Info

Publication number
JPH02100431A
JPH02100431A JP25281988A JP25281988A JPH02100431A JP H02100431 A JPH02100431 A JP H02100431A JP 25281988 A JP25281988 A JP 25281988A JP 25281988 A JP25281988 A JP 25281988A JP H02100431 A JPH02100431 A JP H02100431A
Authority
JP
Japan
Prior art keywords
order group
section
output
comparison
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25281988A
Other languages
Japanese (ja)
Inventor
Seiichiro Hirayama
平山 誠一郎
Hirohisa Miyaou
宮應 裕久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25281988A priority Critical patent/JPH02100431A/en
Publication of JPH02100431A publication Critical patent/JPH02100431A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To shorten the data transmission cut-off time at the time of a fault by switching immediately and automatically the system to a normal system, when an in-device alarm is generated. CONSTITUTION:A pattern generating means 1 for generating pattern information for searching a fault of the respective transmission lines of a lower order group and a higher order group provides an output and adds it to a phase correcting means 2 and an output which is brought to phase correction is added to a comparing and deciding means 3 together with an output from a check system multiplexing part 12 and they are compared and decided. Subsequently, by inputting an output which is compared and selected to a selection control signal means 4 together with outputs of a first comparing part 13 and a second comparing part 23, a selection control signal is outputted. Accordingly, by using the selection control signal, two signals inputted to each of a first - a fourth means 5-8 are selected and switched, and when an in-device alarm is generated, the system is switched automatically to a normal system by deciding whether a fault occurs in a main system or a check system. In such a way, the data transmission cut-off time can be shortened.

Description

【発明の詳細な説明】 〔概 要〕 ディジタルな多重・分離装置の二重路チェック警報監視
方式に関し、 障害発生後直ちに正常な系への切り替え制御を行い、デ
ータ伝送断時間を短縮する回路方式を提供することを目
的とし、 低次群情報をメイン系多重部を介して高次群情報として
伝送し、かつメイン系多重部とチェック系多重部の二重
路を介して伝送される両情報を第1比較部で比較するこ
とによりいずれの通路の障害かを検知し、さらに高次群
情報をメイン系分離部を介して高次群情報として伝送し
、かつメイン系分離部とチェック系分離部の二重路を介
して伝送される両情報を第2比較部で比較することによ
りいずれの通路の障害を検知し、前記送信系および受信
系を伝送するそれぞれの情報の監視を行うものにおいて
、前記低次群および高次群のそれぞれの二重路の障害探
索を行うためのパターン情報を発生するパターン発生手
段と、前記パターン発生手段からのパターン情報を一定
時間だけ遅延させる位相補正を行う位相補正手段と、該
位相補正手段からの出力と前記チェック系多重部からの
出力の比較判定を行う比較判定手段と、前記第1比較部
と第2比較部および比較判定手段からの出力をそれぞれ
入力し、選択制御信号を出力する選択制御手段と、該選
択制御手段からの選択制御信号を入力し、送信側または
受信側のそれぞれのメイン系とチェック系を選択切り替
え行うために、低次群入力側に接続された第1選択手段
と、高次群出力側に接続された第2選択手段と、高次群
入力側に接続された第3選択手段と、低次群出力側に接
続された第4選択手段と、 を設けてメイン系の障害かチェック系の障害のいずれで
あるかを判定して正常な系に自動的に切り替えるように
構成する。
[Detailed Description of the Invention] [Summary] A circuit system that controls switching to a normal system immediately after a failure occurs and shortens data transmission interruption time, regarding a dual path check alarm monitoring system for digital multiplexing and demultiplexing equipment. The purpose of this system is to transmit low-order group information as high-order group information via the main multiplex section, and to transmit both information transmitted via a dual path between the main multiplex section and the check multiplex section. 1 Comparison section detects which path is at fault by comparison, and further transmits higher-order group information as higher-order group information via the main system separation section, and also connects the main system separation section and the check system separation section with a double path. A second comparing section compares both pieces of information transmitted through the transmission system to detect a failure in either path, and monitor the respective information transmitted through the transmission system and the reception system. a pattern generating means for generating pattern information for searching for faults in each double path of a higher order group; a phase correcting means for performing phase correction to delay the pattern information from the pattern generating means by a predetermined time; Comparing and determining means for comparing and determining the output from the means and the output from the check system multiplexing section, inputting the outputs from the first comparing section, the second comparing section and the comparing and determining means, respectively, and outputting a selection control signal. a selection control means for inputting a selection control signal from the selection control means to select and switch between a main system and a check system on each of the transmitting side or the receiving side, a first circuit connected to the low-order group input side; The main system includes a selection means, a second selection means connected to the high-order group output side, a third selection means connected to the high-order group input side, and a fourth selection means connected to the low-order group output side. The configuration is configured to determine whether it is a failure in the system or a failure in the check system, and automatically switch to a normal system.

〔産業上の利用分野〕[Industrial application field]

本発明は、ディジタルな多重・分離装置の二重路チェッ
ク警報監視方式に関する。
The present invention relates to a dual path check alarm monitoring system for digital multiplexing/demultiplexing equipment.

近年のディジタル伝送方式のハイアラーキとして、64
kbitを基準に、1次群に1.544 Mbit 。
As a hierarchy of digital transmission systems in recent years, 64
Based on kbit, 1.544 Mbit for the primary group.

2次群に6.312 Mbit 、 3次群に32.0
64Mbit 。
6.312 Mbit for 2nd order group, 32.0 for 3rd order group
64Mbit.

4次群に97.728Mbit 、 5次群として39
7.200 Mbitの伝送速度をそれぞれもちいて、
n次群をm次群に多重化する多重化装置により、音声、
音声およびデータ、データ、・・・等を伝送する方法が
用いられている。
97.728Mbit for 4th order group, 39Mbit for 5th order group
7. Using a transmission speed of 200 Mbit,
A multiplexing device that multiplexes the n-th order group into the m-th order group allows audio,
Methods for transmitting voice and data, data, etc. are used.

近年のディジタル伝送方式では、システムの高信顧化の
ため、伝送装置自身の障害監視と切り替え制御が要求さ
れ、更にデータ伝送の高速化に伴って切り替え制御の迅
速化が要求されている。
In recent digital transmission systems, in order to increase the reliability of the system, failure monitoring and switching control of the transmission equipment itself are required, and furthermore, with the increase in data transmission speed, there is a demand for faster switching control.

このためディジタルな多重・分離装置においては、障害
発生後直ちに正常な系への切り替え制御を行ってデータ
伝送断時間を短縮する必要がある。
For this reason, in a digital multiplexing/demultiplexing device, it is necessary to control switching to a normal system immediately after a failure occurs to shorten data transmission interruption time.

〔従来の技術〕[Conventional technology]

第4図は従来の一実施例の構成を示す図である。 FIG. 4 is a diagram showing the configuration of a conventional embodiment.

図中、10は第1インタフェース部、IIは第1送信側
メモリ111と第1多重部112よりなるメイン系多重
部、12は第2送信側メモリ121と第2多重部122
よりなるチェック系多重部であり、13は第1比較部、
工4は第2インタフェース部である。また、20は第3
インタフェース部、21は第1分離部211と第1受信
側メモリ212よりなるメイン系分離部、22は第2分
離部221と第2受信メモリ222よりなるメイン系分
離部であり、23は第2比較部、24は第4インタフェ
ース部である。
In the figure, 10 is a first interface section, II is a main multiplexing section consisting of a first transmitting side memory 111 and a first multiplexing section 112, and 12 is a second transmitting side memory 121 and a second multiplexing section 122.
13 is a check system multiplexing section consisting of a first comparison section,
Section 4 is a second interface section. Also, 20 is the third
21 is a main system separation section consisting of a first separation section 211 and a first reception side memory 212; 22 is a main system separation section consisting of a second separation section 221 and a second reception memory 222; 23 is a main system separation section consisting of a second separation section 221 and a second reception memory 222; The comparison section 24 is a fourth interface section.

第1インタフェース部10に入力した往路の各チャネル
の低次群情報(N次群)は、第1インタフェース部10
においてバイポーラ信号からユニポーラ信号に極性変換
して、メイン系多重部1工とチェック系多重部12に入
力して往路の並列路を構成する。そしてメイン系多重部
11では、入力する低次群情報を第1送信側メモリ11
1で先き入れ先だしにて記憶し速度変換して出力し、こ
の第1送信側メモリ111の出力は他チャネル情報と共
に第1多重部11にて多重化されてメイン系情報として
出力する。また同様にチェック系多重部12では、入力
する低次群情報を第2送信側メモリ121に先き入れ先
だしにて記憶し速度変換して出力し、第2送信側メモ1
月21の出力は他チャネル情報と共に第2多重部122
で多重化されてチェック系情報として出力する。更に第
1多重部112で多重化されたメイン系多重情報は、第
2インタフェース部14を介して1次群上位である(N
+1)次群の高次群情報となって出力される。なおこの
とき、メイン系多重部11の出力とチェック系多重部1
2の出力はともに第1比較部13に入力し、/イン系あ
るいはチェック系の何れか一方の系に故障が生じたこと
を第1比較部13で比較検知し、エラー信号を出力して
表示して障害の警報監視を行っている。
The low-order group information (N-order group) of each channel on the outward path input to the first interface section 10 is transmitted to the first interface section 10.
The polarity of the signal is converted from a bipolar signal to a unipolar signal, and the signal is inputted to a main multiplexing section 1 and a check multiplexing section 12 to form an outgoing parallel path. Then, the main system multiplexer 11 transfers the input low-order group information to the first transmitting side memory 11.
1, the data is stored in a first-in, first-out manner and output after speed conversion.The output of the first transmitting side memory 111 is multiplexed with other channel information in the first multiplexer 11 and output as main system information. Similarly, the check system multiplexer 12 stores the input low-order group information in the second transmitting side memory 121 in a first-in, first-out manner, converts the speed, and outputs the input low-order group information to the second transmitting side memory 121.
The output of month 21 is sent to the second multiplexer 122 along with other channel information.
is multiplexed and output as check information. Further, the main system multiplexed information multiplexed by the first multiplexing section 112 is sent to the upper primary group via the second interface section 14 (N
+1) Output as high-order group information of the next group. At this time, the output of the main system multiplexer 11 and the check system multiplexer 1
Both outputs of 2 are input to the first comparison section 13, and the first comparison section 13 compares and detects that a failure has occurred in either the /in system or the check system, and outputs and displays an error signal. and performs warning monitoring for failures.

同様に、第3インタフェース部20に入力した高次群の
(N + 1)次群の復路の入力情報は、バイポーラ信
号からユニポーラ信号に変換されてメイン系分離部21
とチェック系分離部22に入力する。そしてメイン系分
離部21では、第3インタフェース部20から入力した
多重化チャネル情報を第1分離部211において分離し
、その一つのチャネル分の情報を第1受信側メモリ21
2に入力して記憶し速度変換してメイン系情報として出
力する。また同様にチェック系分離部22では、第3イ
ンタフェース部20からの多重化チャネル情報を第2分
離部221において分離し、その一つのチャネル情報を
第2受信側メモリ222に入力して記憶し速度変換しチ
ェック系情報として出力する。そして第1受信側メモリ
212からの出力は、第4インタフェース部24を介し
て1次群下位のN次群の低次群のチャネル情報となって
出力される。なおこのとき、メイン系分離部21の出力
とチェック系分離部22の出力は、ともに第1比較部2
3に入力してメイン系がチェック系かのいずれか一方の
系に故障が生じたこ造を第2比較部23で比較検知し、
エラー信号を出力して表示して障害の警報監視を行って
いる。
Similarly, the return input information of the (N + 1)-order group of the higher-order group input to the third interface unit 20 is converted from a bipolar signal to a unipolar signal and sent to the main system separation unit 21.
is input to the check system separation unit 22. Then, in the main system separation unit 21, the multiplexed channel information input from the third interface unit 20 is separated in the first separation unit 211, and the information for one channel is stored in the first reception side memory 21.
2, store it, convert the speed, and output it as main system information. Similarly, in the check system separation unit 22, the multiplexed channel information from the third interface unit 20 is separated in the second separation unit 221, and one channel information is inputted to the second reception side memory 222 and stored, and the speed is increased. Convert and output as check information. The output from the first receiving side memory 212 is output via the fourth interface unit 24 as channel information of a low-order group of an N-order group lower than the first-order group. At this time, the output of the main system separation section 21 and the output of the check system separation section 22 are both output from the first comparison section 2.
3, the main system is the check system, and the second comparison unit 23 compares and detects a failure in either system.
It outputs and displays error signals to monitor failures.

上記した従来の警報監視方法では、伝送路に故障が生じ
て情報が伝送されなくなったときでも、単にエラー信号
を検知して表示しているのみであり、故障の表示が有っ
てから障害修理を行ってシステムの復旧を図るという方
法をとっている。
In the conventional alarm monitoring method described above, even when a failure occurs in the transmission line and information is no longer transmitted, the error signal is simply detected and displayed, and the failure is repaired only after the failure is indicated. The method is to restore the system by performing the following steps.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従って、従来の障害の警報監視の方法では、故障発生か
ら復旧までに時間がかかり、その間データ伝送が停止す
るといった問題を生じていた。
Therefore, in the conventional fault alarm monitoring method, it takes time to recover from the occurrence of a fault, and data transmission is stopped during that time.

本発明は、障害発生後直ちに正常な系への切り替え制御
を行い、データ伝送断時間を短縮する回路方式を提供す
ることを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit system that controls switching to a normal system immediately after a failure occurs and reduces data transmission interruption time.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理構成を示す図である。 FIG. 1 is a diagram showing the basic configuration of the present invention.

図中、11のメイン系多重部と12のチェック系多重部
は低次群から高次群に至る伝送路を構成しており、11
と12の両多重部により往路の二重路を形成するととも
に13の第1比較部により両多重部11゜12の障害を
検出するものであり、また反対に21のメイン系分離部
と22のチェック系分離部は高次群から低次群に至る伝
送路を構成しており、11と12の両分離部により復路
の二重路を形成すると共に23の第2比較部により両分
離部21.22の障害を検出するものであり、更に、l
はパターン発生手段であり、前記低次群および高次群の
それぞれの伝送路の障害探索を行うためのパターン情報
を発生するもの、2は位相補正手段であり、前記パター
ン発生部1からのパターン情報の遅延位相の補正を行う
もの、3は比較判定手段であり、該位相補正手段2から
の遅延された出力と前記チェック系多重部12からの出
力との比較判定を行うものであり、また4は選択制御手
段であり、前記第1比較部13.第2比較部23.比較
判定手段3からのそれぞれの出力を入力し、選択制御信
号を出力するもの、なお5は低次群入力側に接続された
第1選択手段、6は高次群出力側に接続された第2選択
手段、7は高次群入力側に接続された第3選択手段、8
は低次群出力側に接続された第4選択手段である。
In the figure, 11 main system multiplexing units and 12 check system multiplexing units constitute a transmission path from a low-order group to a high-order group.
The multiplexing sections 11 and 12 form an outbound dual path, and the first comparison section 13 detects failures in both the multiplexing sections 11 and 12. Conversely, the main system separation section 21 and the main system separation section 22 The check system separation section constitutes a transmission path from the high-order group to the low-order group, and both the separation sections 11 and 12 form a double return path, and the second comparison section 23 connects both separation sections 21 and 22. It detects the failure of l.
2 is a pattern generation means that generates pattern information for searching for faults in the respective transmission paths of the low-order group and the high-order group; 2 is a phase correction means that generates pattern information from the pattern generation section 1; 3 is a comparison/judgment means that performs a comparison and judgment between the delayed output from the phase correction means 2 and the output from the check system multiplexing section 12; and 4: selection control means, and the first comparison section 13. Second comparison section 23. A means for inputting the respective outputs from the comparison/judgment means 3 and outputting a selection control signal; 5 is a first selection means connected to the low-order group input side, and 6 is a second selection means connected to the high-order group output side. Means 7 is a third selection means connected to the higher-order group input side, 8
is a fourth selection means connected to the low-order group output side.

この第1選択手段5〜第4選択手段8では、前記選択制
御手段4からの選択制御信号を入力して自回路に加えら
るれる二つの信号の選択切り替えることにより、メイン
系かチェック系の障害のいずれであるかを判定して正常
な系に自動的に切り替えるように構成するものである。
The first selection means 5 to the fourth selection means 8 input the selection control signal from the selection control means 4 and switch between the two signals to be applied to the own circuit, thereby selecting between the main system and the check system. The system is configured to determine which system is at fault and automatically switch to a normal system.

〔作 用〕[For production]

本発明では、第1図に示すように、パターン発生手段1
が出力して位相補正手段2に加えて位相補正された出力
を、チェック系多重部12からの出力と共に比較判定手
段3に加えて比較判定し、さらに該比較判定手段3が比
較選定した出力を第1比較部13と第2比較部23ノ出
力と共に選択制御借手段4に入力することにより選択制
御信号を出力するようにする。
In the present invention, as shown in FIG.
The phase-corrected output which is output by the phase correction means 2 is added to the comparison and judgment means 3 together with the output from the check system multiplexing section 12 for comparison and judgment, and furthermore, the comparison and judgment means 3 compares and selects the output. A selection control signal is outputted by inputting it to the selection control borrowing means 4 together with the outputs of the first comparison section 13 and the second comparison section 23.

従って該選択制御信号をもちいて、第1選択手段5.第
2選択手段6.第3選択手段7.第4選択手段8のそれ
ぞれに入力する二つの信号を選択し切り替えを行うよう
にし、装置内警報が発注したときにメイン系かチェック
系の障害かを判定して正常な系に自動的切り替えが可と
なる。
Therefore, using the selection control signal, the first selection means 5. Second selection means6. Third selection means7. Two signals input to each of the fourth selection means 8 are selected and switched, and when an alarm in the device is issued, it is determined whether there is a failure in the main system or the check system, and automatic switching to the normal system is performed. Yes.

〔実 施 例〕〔Example〕

第2図は本発明の一実施例の構成を示す図である。図中
、1〜8は発明の回路であり、■はパターン発生手段と
してのパターン発生部、2は位相補正手段としての位相
補正部、3は比較判定手段としての比較判定回路、4は
選択制御手段としてのセレクタ制御部である。また5〜
8は選択手段であるそれぞれのセレクタであり、5は第
1セレクタ、6は第2セレクタ、7は第3セレクタ、8
は第4セレクタである。なお10−14および20〜2
4は従来例で説明した通りである。
FIG. 2 is a diagram showing the configuration of an embodiment of the present invention. In the figure, 1 to 8 are circuits of the invention, ■ is a pattern generation section as a pattern generation means, 2 is a phase correction section as a phase correction means, 3 is a comparison judgment circuit as a comparison judgment means, and 4 is selection control. This is a selector control section as a means. 5 again
8 is each selector which is a selection means, 5 is a first selector, 6 is a second selector, 7 is a third selector, 8
is the fourth selector. Furthermore, 10-14 and 20-2
4 is as explained in the conventional example.

また第3図(その工)はメイン系多重部IIとチェック
系多重部12の障害切り分けのフローチャートを示す図
、また第3図(その2)はメイン系分離部21とチェッ
ク系分離部22の障害切り分けのフローチャートを示す
図である。以下第2図と第3図(その1)と第3図(そ
の2)を用いてその動作を説明する。
Furthermore, FIG. 3 (Part 2) is a flowchart showing fault isolation between the main system multiplexer II and the check system multiplexer 12, and FIG. It is a figure which shows the flowchart of fault isolation. The operation will be explained below using FIG. 2, FIG. 3 (Part 1), and FIG. 3 (Part 2).

第2図に示す回路構成の系が正常に動作しているときに
は、第1インタフェース部10を通った低次群情報は、
第1セレクタ5の端子aが通常はオン、第2セレクタ6
の端子aも通常はオンであるため、メイン系多重部11
と第2セレクタ6、第2インタフェース部14を通り、
入力した低次群情報の1次群だけ上位の高次群情報とし
て出力される。
When the system with the circuit configuration shown in FIG. 2 is operating normally, the low-order group information passing through the first interface section 10 is
Terminal a of the first selector 5 is normally on, second selector 6
Since the terminal a of the main system multiplexing section 11 is also normally on,
and passes through the second selector 6 and the second interface section 14,
Only the first order group of the input low order group information is output as higher order group information.

また反対に、第2インタフェース部20に入力した高次
群情報は、第3セレクタ7の端子aが通常はオン、また
第4セレクタ8の端子aが通常オンであるためメイン系
分離部21、第4セレクタ8、第4インタフェース部2
4を通り、高次群情報より1次群だけ下位の低次群情、
@として出力される。
On the other hand, since the terminal a of the third selector 7 is normally on and the terminal a of the fourth selector 8 is normally on, the high-order group information input to the second interface section 20 is transmitted to the main system separation section 21 and the fourth Selector 8, fourth interface section 2
4, the lower-order group information is lower than the higher-order group information by the first-order group,
Output as @.

いま第1比較部13にエラーが発生してエラー信号の出
力があったとする。これはメイン系多重部11か、或い
はチェック系多重部12のいずれかが障害を生じている
ことを示している。この場合の障害切り分けのフローチ
ャートは、第2図(その1)に示す通りである。第1比
較部13で検出されたエラー?が有り(Y[!S) と
なったときは、第1比較部13の出力はセレクタ制御部
4に入力して選択制御信号を出力し、第1セレクタ5、
第3セレクタ7のそれぞれに加えられて、これら2つの
セレクタの端子aをオフにしまた端子すをオンに切り替
える。従って、障害監視のためのパターン発生部1から
のパターン情報は、第3セレクタ7の端子す。
Assume that an error occurs in the first comparator 13 and an error signal is output. This indicates that either the main system multiplexer 11 or the check system multiplexer 12 has a failure. A flowchart for fault isolation in this case is as shown in FIG. 2 (Part 1). Error detected by first comparison unit 13? is present (Y[!S), the output of the first comparison section 13 is input to the selector control section 4 to output a selection control signal, and the first selector 5,
is applied to each of the third selectors 7 to switch terminal a of these two selectors off and terminal a on. Therefore, the pattern information from the pattern generating section 1 for fault monitoring is sent to the terminal of the third selector 7.

チェック系分離部22.第1セレクタの端子す、チェッ
ク系多重部12を通って比較判定回路3に至り、比較判
定回路3において位相補正部2を通ってきたパターン発
生部1からのパターン情報と比較される。
Check system separation section 22. The terminal of the first selector passes through the check system multiplexing section 12 to a comparison/judgment circuit 3, where it is compared with the pattern information from the pattern generation section 1 that has passed through the phase correction section 2.

この比較判定回路3の比較結果であるエラー?が無しく
NO)のときは(即ちこのときはチェック系多重部12
は正常であり、メイン系多重部11が異常である)、第
2セレクタ6の端子aをオフにまた端子すをオンに切り
替えられて、第1インタフェース部IOからの出力は第
1セレクタ5.チェック系多重部12.第2セレクタ6
を通って第2インタフェース部14へ出力される。また
第1比較部13の出力がエラー有り(YES)のときは
、第1インタフェース部10からの出力は、メイン系多
重部11と第2セレクタ6を通って第2インタフェース
部工4へ出力される。
Error which is the comparison result of this comparison judgment circuit 3? If there is no
is normal and the main system multiplexer 11 is abnormal), the terminal a of the second selector 6 is switched off and the terminal a is switched on, and the output from the first interface section IO is sent to the first selector 5. Check system multiplexing section 12. Second selector 6
The signal is output to the second interface unit 14 through the . Further, when the output of the first comparison section 13 indicates that there is an error (YES), the output from the first interface section 10 is outputted to the second interface section 4 through the main system multiplex section 11 and the second selector 6. Ru.

次ぎに第2比較部23にエラーが発生してエラー信号の
出力があったとする。この場合の障害切り分けのフロー
チャートは、第3図(その2)に示す通りであり、上記
した第3図(その1)と略同様の動作をする。このとき
第2比較部23にエラー?有り(YES)となったとす
ると、第2比較部23の出力はセレクタ制御部4に入力
して選択制御信号を出力し、第1セレクタ5と第3セレ
クタ7のそれぞれの各端子aをオフにし、また各端子す
をオンに切り替える。従ってパターン発生部lの情報は
、第3セレクタ7の端子b1チェック系分離部22、第
1セレクタ5の端子すを通り、チェック系多重部12を
通って比較判定回路3に至る。
Next, assume that an error occurs in the second comparing section 23 and an error signal is output. The flowchart for fault isolation in this case is as shown in FIG. 3 (Part 2), and the operation is substantially the same as that in FIG. 3 (Part 1) described above. At this time, is there an error in the second comparison section 23? If yes (YES), the output of the second comparator 23 is input to the selector control unit 4, which outputs a selection control signal, and turns off each terminal a of the first selector 5 and third selector 7. , and also toggles each terminal on. Therefore, the information from the pattern generation section 1 passes through the terminal b1 of the third selector 7, the check system separation section 22, the terminal 2 of the first selector 5, and the check system multiplex section 12 to reach the comparison/judgment circuit 3.

なお比較判定回路3では、位相補正部2を通ったパター
ン発生部lからのパターン情報が加えられて比較される
。この比較判定回路3の比較結果であるエラー出力が無
い(NO)のとき、即ちこのときはチェック系分離部2
2は正常である(メイン系分離型部21が異常である)
ことを示しており、第4セレクタ8の端子aをオフに、
また端子すをオンに切り替える。従って第3インタフェ
ース部20からの入力は、第3セレクタ7、チェック系
分離部22、第4セレクタ8を通って第4インタフェー
ス部24へ出力される。また第1比較部13の出力が有
り(YES)のときはチェック系分離部22の異常を示
しており、第1インタフェース部20からの入力は、第
3セレクタ7、メイン系分離部21、第4セレクタ8を
通って第4インタフェース部14へ出力される。
Note that in the comparison/judgment circuit 3, pattern information from the pattern generation section l that has passed through the phase correction section 2 is added and compared. When there is no error output (NO) as the comparison result of the comparison/judgment circuit 3, that is, in this case, the check system separation unit 2
2 is normal (main system separate type part 21 is abnormal)
This indicates that the terminal a of the fourth selector 8 is turned off,
Also turn on the terminal. Therefore, the input from the third interface section 20 is outputted to the fourth interface section 24 through the third selector 7, the check system separation section 22, and the fourth selector 8. Further, when there is an output from the first comparison section 13 (YES), it indicates an abnormality in the check system separation section 22, and the input from the first interface section 20 is transmitted to the third selector 7, the main system separation section 21, and the main system separation section 21. 4 selector 8 and is output to the fourth interface section 14.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、ディ
ジタルな多重・分離装置内に発生する装置内警II(エ
ラー信号)が発生した場合、直ちに自動的に切り替える
ことが可能となり、障害時のデータ断時間を短縮できる
効果が大きく、システムの高倍転化に大きく貢献できる
As is clear from the above explanation, according to the present invention, when an internal alarm II (error signal) occurs in a digital multiplexing/demultiplexing device, it is possible to immediately switch automatically, and in the event of a failure. It has a great effect of reducing data outage time, and can greatly contribute to increasing system efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理構成を示す図、 第2図は本発明の一実施例の構成を示す図、第3図(そ
の1)はメイン系多重部11とチェック系多重部12の
障害切り分けのフローチャートを示す図、 第3図は(その2)は、メイン系分離部11とチェック
系分離部12の障害切り分けのフローチャートを示す図
、 第4図は従来の一実施例の回路構成を示す図、である。 21はメイン系分離部、22はチェック系分離部、23
は第2比較部、 を示す。 図において、 1はパターン発生手段(パターン発生部)、2は位相補
正手段(位相補正部)、 3は比較判定手段(比較判定部)、 4は選択制御手段(i!!沢制御部)、5は第1選択手
段(第1セレクタ)、 6は第2選択手段(第2セレクタ)、 7は第3選択手段(第3セレクタ)、 8は第4選択手段(第4セレクタ)、 11はメイン系多重部、12はチェック系多重部、13
は第1比較部、 第 図 αの1) め70−子ヤードを零Tr!lj 第3図 (々/+2)
FIG. 1 is a diagram showing the principle configuration of the present invention, FIG. 2 is a diagram showing the configuration of an embodiment of the present invention, and FIG. FIG. 3 (Part 2) is a flowchart showing a fault isolation process for the main system isolation section 11 and the check system isolation section 12. FIG. 4 shows the circuit configuration of a conventional embodiment. FIG. 21 is the main system separation section, 22 is the check system separation section, 23
indicates the second comparison part. In the figure, 1 is a pattern generation means (pattern generation section), 2 is a phase correction means (phase correction section), 3 is a comparison judgment means (comparison judgment section), 4 is a selection control means (i!! stream control section), 5 is a first selection means (first selector), 6 is a second selection means (second selector), 7 is a third selection means (third selector), 8 is a fourth selection means (fourth selector), 11 is Main system multiplex section, 12 is check system multiplex section, 13
is the first comparison part, Figure α 1) Me70-child yard is zero Tr! lj Figure 3 (3/+2)

Claims (1)

【特許請求の範囲】 低次群情報をメイン系多重部(11)を介して高次群情
報として伝送し、かつメイン系多重部(11)とチェッ
ク系多重部(12)の二重路を介して伝送される両情報
を第1比較部(13)で比較することによりいずれの通
路の障害かを検知し、 さらに高次群情報をメイン系分離部(21)を介して高
次群情報として伝送し、かつメイン系分離部(21)と
チェック系分離部(22)の二重路を介して伝送される
両情報を第2比較部(23)で比較することによりいず
れの通路の障害を検知し、前記送信系および受信系を伝
送するそれぞれの情報の監視を行うものにおいて、 前記低次群および高次群のそれぞれの二重路の障害探索
を行うためのパターン情報を発生するパターン発生手段
(1)と、 前記パターン発生手段(1)からのパターン情報を一定
時間だけ遅延させる位相補正を行う位相補正手段(2)
と、 該位相補正手段(2)からの出力と前記チェック系多重
部(12)からの出力の比較判定を行う比較判定手段(
3)と、 前記第1比較部(13)と第2比較部(23)および比
較判定手段(3)からの出力をそれぞれ入力し、選択制
御信号を出力する選択制御手段(4)と、該選択制御手
段(4)からの選択制御1信号を入力し、送信側または
受信側のそれぞれのメイン系とチェック系を選択切り替
え行うために、低次群入力側に接続された第1選択手段
(5)と、高次群出力側に接続された第2選択手段(6
)と、高次群入力側に接続された第3選択手段(7)と
、低次群出力側に接続された第4選択手段(8)と、 を設け、メイン系の障害かチェック系の障害であるかを
判定して正常な系に自動的に切り替えることを特徴とす
る多重・分離装置内警報発生時の自動復旧方式。
[Claims] Low-order group information is transmitted as high-order group information via a main system multiplexer (11), and via a double path between a main system multiplexer (11) and a check system multiplexer (12). The first comparing section (13) compares both pieces of transmitted information to detect which path is at fault, and further transmits the higher-order group information as higher-order group information via the main system separation section (21). The second comparison unit (23) compares both pieces of information transmitted via the dual path between the system separation unit (21) and the check system separation unit (22) to detect a fault in either path, and the transmission A pattern generating means (1) for generating pattern information for searching for faults in dual paths of each of the low-order group and the high-order group; Phase correction means (2) that performs phase correction to delay the pattern information from the pattern generation means (1) by a certain period of time.
and a comparison/determination means for comparing and determining the output from the phase correction means (2) and the output from the check system multiplexing section (12).
3), a selection control means (4) which inputs the outputs from the first comparison section (13), the second comparison section (23) and the comparison determination means (3), respectively, and outputs a selection control signal; In order to input the selection control 1 signal from the selection control means (4) and selectively switch between the main system and the check system on the transmitting side or the receiving side, the first selecting means (4) is connected to the low-order group input side. 5) and a second selection means (6) connected to the higher order group output side.
), a third selection means (7) connected to the high-order group input side, and a fourth selection means (8) connected to the low-order group output side. An automatic recovery method when an alarm occurs in the multiplexing/demultiplexing equipment, which is characterized by determining whether the system is present and automatically switching to a normal system.
JP25281988A 1988-10-05 1988-10-05 Automatic recovery system at the time of generation of in-multiplexing/separating device alarm Pending JPH02100431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25281988A JPH02100431A (en) 1988-10-05 1988-10-05 Automatic recovery system at the time of generation of in-multiplexing/separating device alarm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25281988A JPH02100431A (en) 1988-10-05 1988-10-05 Automatic recovery system at the time of generation of in-multiplexing/separating device alarm

Publications (1)

Publication Number Publication Date
JPH02100431A true JPH02100431A (en) 1990-04-12

Family

ID=17242650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25281988A Pending JPH02100431A (en) 1988-10-05 1988-10-05 Automatic recovery system at the time of generation of in-multiplexing/separating device alarm

Country Status (1)

Country Link
JP (1) JPH02100431A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435426A (en) * 1990-05-30 1992-02-06 Fujitsu Denso Ltd Device for monitoring multiplex conversion unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435426A (en) * 1990-05-30 1992-02-06 Fujitsu Denso Ltd Device for monitoring multiplex conversion unit

Similar Documents

Publication Publication Date Title
JP3581765B2 (en) Path switching method and apparatus in complex ring network system
JPH02100431A (en) Automatic recovery system at the time of generation of in-multiplexing/separating device alarm
JPH11112389A (en) Switching system for line without hit and transmission device
JPH0212062B2 (en)
US5710767A (en) Automatic data bypass of a removed/failed CDMA channel unit
JP2996364B2 (en) Transmission method
JPS60187160A (en) Information system for trouble of loop transmission line
JPS60182832A (en) Supervisory system of multiplex separating device
JP2656563B2 (en) Multiplexing / separating device
JP2793233B2 (en) Circuit diagnosis method for digital multiplexer
JPH0710061B2 (en) Demultiplexing circuit
JP2003008597A (en) Clock path changeover method
JPH06164563A (en) Synchronizing signal reproducing/repeating system
JPH09305206A (en) Controller for hydraulic power plant
JP2000032134A (en) Switch device
JP2009081516A (en) Transmission system
JPH10303960A (en) Connection switching circuit of ring system
JPH03210844A (en) Fault detection circuit
JP2000004187A (en) Transmission line switching system
JPH05284132A (en) Signal processing system
JPH01151390A (en) Channel for digital automatic exchange by redundant structure
JPH0563675A (en) Digital multiplex converter
JPH0630474B2 (en) Backup circuit monitoring method
JPH01125138A (en) Switching control information transmission system
JPH1168688A (en) Channel switching control circuit