JPH0198036A - Program debugging system - Google Patents

Program debugging system

Info

Publication number
JPH0198036A
JPH0198036A JP62255364A JP25536487A JPH0198036A JP H0198036 A JPH0198036 A JP H0198036A JP 62255364 A JP62255364 A JP 62255364A JP 25536487 A JP25536487 A JP 25536487A JP H0198036 A JPH0198036 A JP H0198036A
Authority
JP
Japan
Prior art keywords
program
trace information
trace
information
correct answer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62255364A
Other languages
Japanese (ja)
Inventor
Makoto Oi
誠 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62255364A priority Critical patent/JPH0198036A/en
Publication of JPH0198036A publication Critical patent/JPH0198036A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To improve the efficiency of a debugging job by correcting simulatively the relevant part of a program when an error of the trace information is detected and continuing the debugging job. CONSTITUTION:The trace output instruction signal set by the execution of a program is received and written into a trace information memory 2 via an output control part 6. A debug information output deciding part 4 compares the trace information with the correct answer data. When no coincidence is obtained between said information and data, the stored 2 trace information is written into a debug information memory part 5 and the correct answer data is set at the corresponding part where the relevant trace information of the program is delivered. While it is prevented to write the debug information given from the part 2 to the part 5 when the coincidence is obtained from said comparison. Therefore a correct answer data setting control part 9 sets the correct answer data at the relevant part of the program and corrects simulatively the error of the program when no coincidence is obtained from said comparison.

Description

【発明の詳細な説明】 【産業上の利用分野J この発明は、電子計算機のプログラムをデバッグするた
めの装置に係り、特にデバッグ修正データの設定を制御
するプログラムデバッグ方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application J] The present invention relates to a device for debugging a computer program, and more particularly to a program debugging method for controlling the setting of debugging correction data.

〔従来の技術J 第3図は、例えば特願昭62−89555号に示された
従来のデバッグ装置である。
[Prior Art J] Fig. 3 shows a conventional debugging device as shown in Japanese Patent Application No. 62-89555, for example.

第3図においてlは正解データ設定部、2はトレース情
報記憶部、3は正解データ記憶部、4はデバッグ情報出
力判定部(転送制御手段)、5はデバッグ情報記憶部、
8は入力制御部、6は出力制御部、7は初期化制御部で
ある。
In FIG. 3, l is a correct data setting section, 2 is a trace information storage section, 3 is a correct data storage section, 4 is a debug information output determination section (transfer control means), 5 is a debug information storage section,
8 is an input control section, 6 is an output control section, and 7 is an initialization control section.

第4図は第3図に示したデバッグ装置におけるデバッグ
方法の手順を示すフローチャートであり、5T(1)〜
(14)は各ステップを示す。
FIG. 4 is a flowchart showing the steps of the debugging method in the debugging device shown in FIG.
(14) indicates each step.

次に作用について$4図を参照しながら説明する。Next, the operation will be explained with reference to the $4 diagram.

5’/(ックノ対象となるプログラムのトレース情報を
得たいチェックポイントにトレース出力命令を挿入する
(ステップS ’I’ (1) )。次−で、正解デー
タ設定部IKよりプログツふのチェックポイントにおけ
る正解データをチェックポイント毎ニ設定しくステップ
5T(2))、正解データ記憶部3に記憶させる(ステ
ップ5T(3))11次いで、マイクロプロセッサが初
期化命令を実行すると(ステラ7’5T(4))、初期
化制御部7がマイクロプロセッサより初期比倍ちを授受
しくステップS T (5) )、トレース情報記憶部
2とデパック情報記憶部5を初期化する(ステップS 
T (6) )。次いで、デパックの対象となるプログ
ラムを実行する(ステップ5T(7))。このグログツ
ム実行により設定されたチェックポイントを通過する毎
に、挿入され九(組み込まれた)トレース出力命令信号
を授受し、出力制御部6を介してトレース情報をトレー
ス情報記憶部2に書き込む(ステップ!9 T (8)
 )。次いで、デパック情報出力判定部4で前記トレー
ス情報と前記正解データとが一致するかどうかを比較、
判定しくステップS T (9) )、No(両者が不
一致の場合)ならばトレース情報記憶部2に記憶さnた
トレース情報をデパック情報としてデパック情報記憶部
5に書き込み(ステップS T (10) )、ステッ
プ5T(1)に戻る。
5'/(Insert a trace output command at the checkpoint where you want to obtain trace information of the target program (Step S 'I' (1)).Next, select the checkpoint of the program from the correct data setting section IK. Set the correct answer data for each checkpoint (step 5T(2)) and store it in the correct data storage unit 3 (step 5T(3))11.Next, when the microprocessor executes the initialization command (Stella 7'5T( 4)), the initialization control unit 7 receives and receives the initial ratio multiplication from the microprocessor (step ST (5)), initializes the trace information storage unit 2 and the depack information storage unit 5 (step S
T(6)). Next, the program to be depacked is executed (step 5T(7)). Each time a set checkpoint is passed through the execution of this glog, an inserted (incorporated) trace output command signal is sent and received, and trace information is written to the trace information storage unit 2 via the output control unit 6 (step !9 T (8)
). Next, the Depack information output determination unit 4 compares whether the trace information and the correct answer data match,
If the determination is positive (step ST (9)), and No (if they do not match), the trace information stored in the trace information storage unit 2 is written as depack information to the depack information storage unit 5 (step ST (10)). ), return to step 5T(1).

一方、ステップ5T(9)の判定でYESの場合は、ト
レース情報記憶部2から読み出したデパック情報のデパ
ック情報記憶部5への書き込みを抑制しくステップS 
T (11) ) 、次の命令6理を実行する。
On the other hand, if the determination in step 5T(9) is YES, the step S
T (11)), executes the following instruction 6.

次いで、プログラム実効終了を待機しくステップS T
 (12)、プログツム実行終了後、入力制伍部8がデ
パック情報記憶部5KJI検されたデパック情報(トレ
ース情報と正解データとが不一致の場合)をプロセッサ
から入力される入力命令により読み出しくステップS 
T (13) ) 、プロセッサKE送しくステップS
 T(14)、制御を終了する。
Next, step S T waits for the end of the program execution.
(12) After the execution of the program, the input control section 8 reads out the depack information detected by the depack information storage section 5KJI (in case the trace information and the correct data do not match) according to the input command input from the processor.
T (13)), processor KE sends step S
T(14), end the control.

[発明が解決しようとする問題点」 従来のデバッグ方式は以上の様な方法であるため、ある
トレース情報によりプログラムの誤りが険出された後に
はプログラムは誤動作を行なっていると考えられ、その
後のトレース情報の出力値については正誤の信憑性がな
く、上記当該トレース出力命令を通過した後のプログラ
ムの誤りを検出するためにはプログラムを修正し九上で
再度デバッグを行う事が必要であり、全ての誤りを険出
するためにはプログラムの修正とデバッグを何回もくり
返さなければならず、デバッグ効率が著しく低下してし
まう問題点があった。
[Problem to be solved by the invention] Since the conventional debugging method is as described above, once an error in the program is revealed by certain trace information, it is assumed that the program is malfunctioning, and then There is no reliability as to whether the output value of the trace information is correct or incorrect, and in order to detect errors in the program after passing the above trace output command, it is necessary to modify the program and debug it again on Kuue. However, in order to uncover all errors, the program must be modified and debugged many times, resulting in a significant drop in debugging efficiency.

この発明は上記の様な問題点を解消するためになされた
もので、−回のプログラムの起動中におけるトレース情
報出力値全てにおいて信憑性のある正誤判断ができると
ともに、−回のプログラム起動中におけるトレース情報
により判定されるプログラムの誤りを一度のデバッグで
全て険出できるデバッグ方式を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and it is possible to make reliable judgments of correctness and error for all trace information output values during - times of program startup, and also to The purpose of this invention is to obtain a debugging method that can detect all program errors determined by trace information in a single debugging process.

c問題点を解決するための手段〕 この発明/c係るプログツムデバッグ方式Fi前記トレ
ース情報と前記正解データを比較して、当該トレースを
出力したプログラムの該当箇所に正解データを設定する
手段を採用したものである。
Means for Solving Problem c] The program debugging method according to the present invention/c adopts means for comparing the trace information and the correct data and setting the correct data in the corresponding part of the program that outputs the trace. This is what I did.

〔作用J この発明におけるプログラムデバッグ方式は前記トレー
ス情報と正解データを比較し誤りと判定された時にプロ
グラムの該当部分に正解データを設定し、プログラムの
誤りを模擬的に修正した上で、デバッギングを継続させ
る。
[Operation J] The program debugging method in this invention compares the trace information with the correct data, and when it is determined that there is an error, sets the correct data in the corresponding part of the program, corrects the program error in a simulated manner, and then debugs the program. Make it continue.

[発明の実施例〕 以下この発明の一実施例について説明する。第1図は仁
の発明〆ζよるデバッグ方式の動作手順を説明するフロ
ーチャートであり、STI〜ST6及びS T 107
〜5Tl16は各ステップを表わす。
[Embodiment of the Invention] An embodiment of the invention will be described below. FIG. 1 is a flowchart explaining the operation procedure of the debugging method according to Jin's invention〆ζ.
~5Tl16 represents each step.

またSTI〜ST6は前記第4図の説明において述べた
同一符号の地理と同じ地理を表わす。ST1〜ST6の
動作ののちにデバッグの対象となるプログラムの実行を
關始する(8T107)、このプログラムの実行により
設定された(組み込まれた)トレース出力命令信号を授
受し出力制御部6を介してトレース情報記憶部2に書き
込む。次いで、デバッグ情報出力判定部4でnIJ記ト
シトレース情報記正解データとが一致するか否か比較し
、判定しく5TIII)、N万(両者が不一致の場合)
ならばトレース情報記憶部2に記憶されたトレース情報
とデバッグ情報としてデバッグ情報記憶s5に書き込む
(S T 112 )とともに、正解データをプログラ
ムの当該トレースを出力した該当部分に設定する(EI
Tl13)、一方S T illの判定でYESと判定
された場合は、トレース情報記憶部2から読み出したデ
バッグ情報のデバッグ情報記憶部5への書き込みを抑止
する( 8 T 114 )。
Further, STI to ST6 represent the same geographies as the geographies with the same reference numerals described in the explanation of FIG. 4 above. After the operations of ST1 to ST6, the execution of the program to be debugged is started (8T107), and the trace output command signal set (incorporated) by the execution of this program is sent and received via the output control unit 6. and write it into the trace information storage section 2. Next, the debug information output determination unit 4 compares whether or not the correct answer data recorded in the trace information recorded in nIJ matches or not, and determines whether the data matches the correct answer data recorded in the trace information or not.
If so, the trace information stored in the trace information storage unit 2 and debug information are written to the debug information storage s5 (ST112), and the correct data is set in the corresponding part of the program where the trace is output (EI
On the other hand, if the determination of STill is YES, writing of the debug information read from the trace information storage section 2 to the debug information storage section 5 is inhibited (8T114).

以上のS T 110〜S T 113又はS T 1
14までの動作は全トレース情報を出力してプログラム
の火打が終了するまで続けられる( 8 T 108及
び5TI09)。次に第2図ンζりいて説明する。第2
因において図中の蚕81〜8は前記第3図における同番
号と同じ機能をもつ、9は正解データ設定制御部であり
、正解データとトレース情報が一致しない場合に、正解
データをプログラムの該当部分に設定し、これによりプ
ログラムの誤りが模擬的に修正される。
ST 110 to ST 113 or ST 1 above
The operations up to 14 are continued until all trace information is output and the program flash is completed (8T108 and 5TI09). Next, the explanation will be given with reference to Figure 2. Second
Incidentally, silkworms 81 to 8 in the figure have the same functions as the same numbers in FIG. This allows errors in the program to be corrected in a simulated manner.

c発明の効果〕 以上のようにこの発明によれば、トレース情報の誤りが
検出された時に模擬的にプログラムの当該部分を修正し
た上でデバッギングをR1&iさせるため、各トレース
情報出力に対する正誤判断は定に信憑性をもち、−回の
グログツム起動中に判定され得るプログラムの誤りを一
度のデバッグで全て検出できるため、デバッグ作業の効
率が著しく向上する効果がある。
[Effects of the Invention] As described above, according to the present invention, when an error in trace information is detected, the relevant part of the program is modified in a simulated manner and debugging is performed in R1&i. This has the effect of significantly improving the efficiency of debugging work because it has a certain level of reliability and can detect all program errors that could be determined during - times of Glogzum activations in a single debugging session.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるデバッグ方式の手順を説明する
フローチャート、第2図はこの発明によるデバッグ方式
の一実施例であるデバッグ装置のブロック図、第3図は
従来のデバッグ方式におけるデバッグ装置のブロック図
、第4図は従来のデバッグ方式の手順を示すフローチャ
ートである。 図において、lは正解ダータ設定部、2はトレース情報
記憶部、3は正解データ記憶部、4はデバッグ情報出力
判定部、5はデバッグ情報記憶部、6は出力制御部、7
は初期化’MJm部、8は入力側a1部、9は正解デー
タ設定制御部である。 なお、図中同一符号は同−又は相当部分を示す。
FIG. 1 is a flowchart explaining the procedure of the debugging method according to the present invention, FIG. 2 is a block diagram of a debugging device which is an embodiment of the debugging method according to the present invention, and FIG. 3 is a block diagram of a debugging device in a conventional debugging method. 4 are flowcharts showing the procedure of the conventional debugging method. In the figure, l is a correct data setting section, 2 is a trace information storage section, 3 is a correct data storage section, 4 is a debug information output determination section, 5 is a debug information storage section, 6 is an output control section, and 7
8 is an initialization 'MJm section, 8 is an input side a1 section, and 9 is a correct data setting control section. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] プログラムの任意のチェックポイントに挿入されたトレ
ース出力命令に基づいて出力されるトレース情報に対応
する正解データをあらかじめ記憶する正解データ記憶手
段と、前記プログラムの任意のチェックポイントに挿入
されたトレース出力命令に基づいて出力される前記トレ
ース情報を記憶するトレース情報記憶手段と、このトレ
ース情報記憶手段に記憶された前記トレース情報と前記
正解データ記憶手段に記憶された正解データとを比較し
、前記トレース情報の前記プロセッサへの転送を制御す
る転送制御手段とを備えたことを特徴とするプログラム
デバック方式において、前記トレース情報が前記正解デ
ータと異なる時に、正解データをプログラムの該当する
誤つた箇所に設定してデバッギングを継続させることを
可能としたことを特徴とするプログラムデバッグ方式。
Correct data storage means for storing in advance correct data corresponding to trace information to be output based on a trace output instruction inserted at an arbitrary checkpoint of a program; and a trace output instruction inserted at an arbitrary checkpoint of the program. trace information storage means for storing the trace information output based on the trace information storage means, and the trace information stored in the trace information storage means and the correct answer data stored in the correct answer data storage means are compared, and the trace information transfer control means for controlling transfer of the information to the processor, when the trace information differs from the correct data, correct data is set to the corresponding erroneous part of the program. A program debugging method characterized by making it possible to continue debugging.
JP62255364A 1987-10-09 1987-10-09 Program debugging system Pending JPH0198036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62255364A JPH0198036A (en) 1987-10-09 1987-10-09 Program debugging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62255364A JPH0198036A (en) 1987-10-09 1987-10-09 Program debugging system

Publications (1)

Publication Number Publication Date
JPH0198036A true JPH0198036A (en) 1989-04-17

Family

ID=17277747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62255364A Pending JPH0198036A (en) 1987-10-09 1987-10-09 Program debugging system

Country Status (1)

Country Link
JP (1) JPH0198036A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344603B2 (en) 2001-12-27 2008-03-18 Az Electronic Materials Usa Corp. Solvent for treating polysilazane and method of treating polysilazane with the solvent

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344603B2 (en) 2001-12-27 2008-03-18 Az Electronic Materials Usa Corp. Solvent for treating polysilazane and method of treating polysilazane with the solvent

Similar Documents

Publication Publication Date Title
JPS5958547A (en) Error processing system of microprogram controller
JPH0198036A (en) Program debugging system
US5146458A (en) Data transfer checking system
JP3130798B2 (en) Bus transfer device
EP0655686B1 (en) Retry control method and device for control processor
CN117289974A (en) FPGA programming file trusted update loading system and method for DCS controller
JPS58201152A (en) Automatic information acquition system
JPS6286441A (en) Data trace system
JP2665039B2 (en) Micro program controller
JPS60169906A (en) Programmable controller
JPH03211619A (en) Data processor
CN117289591A (en) FPGA-based trusted chip redundancy control method and system
JPH01309421A (en) Error correction system
JPS59218555A (en) Microprogram control device
JPH0237436A (en) Microprogram controller
JPS61290543A (en) Error generating device
JPS6142304B2 (en)
JPS63265337A (en) Fault detecting circuit for processor device
JPH0512004A (en) Instruction execution system
JPH06103176A (en) Processing method for nonvolatile memory
JPH04326133A (en) Debugger processing system
JPS60254336A (en) Guarantee control system of condition code
JPS63311443A (en) Error restoration processing system
JPS623471A (en) Magnetic disk control device
JPS6095644A (en) Debugging method of rom data