JPH0147960B2 - - Google Patents

Info

Publication number
JPH0147960B2
JPH0147960B2 JP56013391A JP1339181A JPH0147960B2 JP H0147960 B2 JPH0147960 B2 JP H0147960B2 JP 56013391 A JP56013391 A JP 56013391A JP 1339181 A JP1339181 A JP 1339181A JP H0147960 B2 JPH0147960 B2 JP H0147960B2
Authority
JP
Japan
Prior art keywords
reset
circuit
signal
channel
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56013391A
Other languages
Japanese (ja)
Other versions
JPS57127293A (en
Inventor
Hitoshi Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1339181A priority Critical patent/JPS57127293A/en
Publication of JPS57127293A publication Critical patent/JPS57127293A/en
Publication of JPH0147960B2 publication Critical patent/JPH0147960B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、受信表示システムに関するものであ
る。 本発明の目的とするところは、どの発信ユニツ
トにより表示したかを確実に判別できる上、用済
み確認ができ、しかも電気代を低減できるように
することにある。 食堂などの各テーブルに発信ユニツトを設け、
カウンター部に受信ユニツトを設けて各発信ユニ
ツトよりそれぞれ固有の識別可能な電波を出すよ
うにし、この電波を受信ユニツトで受信して表示
する受信表示システムにおいて、受信ユニツトの
表示部が作動して継続して表示している場合は、
多数の表示がなされると識別を誤まることにな
る。したがつて、一度表示部が作動してもこれを
リセツトすることが必要であるが、自動リセツト
するものにあつては、確認もれが出る危険があ
り、又、発信ユニツト側からリセツトするように
したものにあつては、いたづらでリセツトされる
危険がある。 本発明はかかる点に鑑みてなされたもので、以
下実施例により詳細に説明する。 第1図において、11,12は発信ユニツトで、
複数個所からそれぞれの発信ユニツト固有の識別
可能な電波を出すもので、この電波を受信ユニツ
ト2で受け、この受信ユニツト2の表示部3でチ
ヤンネル表示を行なう。4はチヤンネル設定部、
5は表示モード切替スイツチである。6はリセツ
トユニツトで、リセツト釦7を操作することによ
り表示部3の表示をリセツトさせるものであり、
尚、第1図のものは電波によりリセツトされるも
のであるが、受信ユニツト2とリセツトユニツト
6を接続して有線式リセツト方式としてもよい。 第2図は発信ユニツト11,12の回路図を示す
ものであつて、ピンボードのようなもので形成さ
れたチヤンネル設定部8と、マイクロコンピユー
タのような演算処理LSIで形成された変調波発生
回路9と、この変調波発生回路9に基準クロツク
信号を供給する発振周波数300KHz程度の基準信
号発生回路10と、300KHz程度の発振周波数を
有する搬送波発生回路11と、この搬送波発生回
路11に直列接続されるとともに上記変調波発生
回路9の出力により制御される変調回路12とに
より構成されている。しかして変調波発生回路9
はチヤンネル設定部8の4行6列の各端子に夫々
接続されており、チヤンネル設定部8の4行の各
行において各変調周波数を選択するとともに6列
の各列において時系列における夫々のタイミング
を指定するものであつて、変調波発生回路9の出
力により6列の各列の読み出しタイミングを順次
指定してその指定された列におけるチヤンネル設
定された行(即ちそのタイミングに発生するべき
変調周波数の指定データ)を変調波発生回路9に
読み込み、この読み込まれたデータ信号に基いて
基準信号発生回路10出力の基準クロツク信号を
分周し、所定の変調周波数信号を出力する。かく
て変調波発生回路9の出力として得られた時系列
の各時刻タイミング毎に刻々と変化する変調周波
数信号は変調回路12に入力され、搬送波発生回
路11で発生された300MHzの搬送波に、4個の
変調周波数を6個時系列に組合せ配列した変調周
波数信号による変調を与え、発振コイル13に兼
用されたアンテナから空間に放出される。従つて
送信される電波は第3図に示すように時系列の第
1乃至第6の各時間タイミング毎に4個の変調周
波数のうちのいずれかの周波数で変調された信号
として送出されるものである。 第4図は受信ユニツト2の回路ブロツク図を示
すものであつて、例えばトランジスタ2個の超再
生回路により構成されるフロントエンド14と、
利得80dB程度に設定されたゲインアンプ15と、
夫々中心周波数をf1〜f4に設定した4個の帯域通
過型のフイルタ回路161…164と、これらフイ
ルタ回路161…164の各出力を夫々判別するコ
ンパレータ171…174と、ピンボードのような
もので形成されたチヤンネル設定部4と、マイク
ロコンピユータのような演算処理LSIで形成され
上記コンパレータ171…174群の出力及びチヤ
ンネル設定部4の出力を入力するチヤンネル判別
回路18を有し、チヤンネル判別回路18は入力
信号を内部メモリーに格納し、これと自己設定チ
ヤンネルとを比較し、一致していればストローブ
信号を出して単安定発振器19を介して報知音発
生回路20にチヤンネル一致信号を出す。ただ
し、自己設定チヤンネルは一部を内部回路に有
し、これによつて出力状態(2進10進化デコーダ
21への出力)を変更する。第4図ではS5とS6
情報処理機能を内部に有している。21は2進10
進化デコーダ、22はR/Sラツチ、23は出力
状態変更回路、24はドライバー回路で、これら
はチヤンネル判別回路18からの出力で表示部3
に設けた表示素子251,252…25Nを駆動し
てチヤンネル表示するもので、出力状態変更回路
23は表示モード切替スイツチ5により、例えば
5分間タイマa、1分間タイマb、R/Sラツチ
Cのように変更できるものである。 発信ユニツト11,12のチヤンネル設定部8は
第5図のように1回路4接点スイツチS1〜S5と1
回路2接点スイツチS6とで構成される。ここで、
スイツチS5,S6のみをとり出して変調波発生回路
9のコード信号をみるとつぎのようになる。
The present invention relates to a reception display system. An object of the present invention is to make it possible to reliably determine which transmitting unit is used to display a message, to confirm that the message has been used, and to reduce electricity costs. A transmission unit is installed at each table in the cafeteria, etc.
In a reception display system in which a reception unit is provided in the counter section and each transmission unit emits a unique and identifiable radio wave, and the reception unit receives and displays the radio waves, the display section of the reception unit operates and continues. If it is displayed as
If a large number of indications are given, identification may be mistaken. Therefore, even if the display section is activated once, it is necessary to reset it, but if the display section is automatically reset, there is a risk of omission of confirmation, and it is necessary to reset it from the transmitting unit side. There is a risk that it will be reset by accident. The present invention has been made in view of this point, and will be explained in detail below with reference to Examples. In Figure 1, 1 1 and 1 2 are transmitting units;
Radio waves unique to each transmitting unit are emitted from a plurality of locations, and these radio waves are received by a receiving unit 2, and a channel is displayed on a display section 3 of the receiving unit 2. 4 is the channel setting section,
5 is a display mode changeover switch. 6 is a reset unit that resets the display on the display section 3 by operating a reset button 7;
Although the reset system shown in FIG. 1 is reset using radio waves, a wired reset system may be used by connecting the receiving unit 2 and the reset unit 6. FIG. 2 shows a circuit diagram of the transmitting units 1 1 and 1 2 , in which the channel setting section 8 is formed by something like a pin board, and the modulation section is formed by an arithmetic processing LSI such as a microcomputer. A wave generating circuit 9, a reference signal generating circuit 10 with an oscillation frequency of about 300 KHz that supplies a reference clock signal to the modulated wave generating circuit 9, a carrier wave generating circuit 11 having an oscillating frequency of about 300 KHz, and a carrier wave generating circuit 11 with an oscillating frequency of about 300 KHz. The modulating circuit 12 is connected in series and is controlled by the output of the modulated wave generating circuit 9. Therefore, the modulated wave generation circuit 9
are connected to the respective terminals in the 4th row and 6th column of the channel setting section 8, and each of the 4th row of the channel setting section 8 selects each modulation frequency, and each of the 6th column selects each timing in time series. The output of the modulated wave generation circuit 9 sequentially specifies the readout timing of each of the six columns, and the channel set row in the specified column (that is, the modulation frequency to be generated at that timing) is specified. The reference clock signal output from the reference signal generating circuit 10 is frequency-divided based on the read data signal to output a predetermined modulated frequency signal. The modulated frequency signal, which is obtained as the output of the modulated wave generation circuit 9 and which changes moment by moment at each time point in the time series, is input to the modulation circuit 12, and the 300MHz carrier wave generated by the carrier wave generation circuit 11 is It is modulated by a modulation frequency signal obtained by combining and arranging six modulation frequencies in time series, and is emitted into space from an antenna that also serves as the oscillation coil 13. Therefore, as shown in Figure 3, the transmitted radio waves are sent as signals modulated at one of the four modulation frequencies at each of the first to sixth time timings in the time series. It is. FIG. 4 shows a circuit block diagram of the receiving unit 2, which includes, for example, a front end 14 composed of a super regenerative circuit including two transistors,
A gain amplifier 15 whose gain is set to about 80 dB,
Four band-pass type filter circuits 16 1 ... 16 4 whose center frequencies are set to f 1 to f 4 respectively, and comparators 17 1 ... 17 4 that respectively discriminate the outputs of these filter circuits 16 1 ... 16 4 . , a channel setting unit 4 formed of something like a pin board, and a channel determination unit formed of an arithmetic processing LSI such as a microcomputer and inputting the outputs of the four groups of comparators 17 1 ... 17 and the output of the channel setting unit 4. The channel discrimination circuit 18 stores the input signal in an internal memory, compares it with the self-set channel, and if they match, outputs a strobe signal and generates a notification sound via the monostable oscillator 19. A channel match signal is provided to circuit 20. However, the self-setting channel has a part in an internal circuit, thereby changing the output state (output to the binary decimal evolution decoder 21). In Fig. 4, the information processing functions of S5 and S6 are internally included. 21 is binary 10
An evolution decoder, 22 is an R/S latch, 23 is an output state changing circuit, and 24 is a driver circuit, these are outputs from the channel discrimination circuit 18 and displayed on the display section 3.
The display elements 25 1 , 25 2 . It can be changed like C. The channel setting section 8 of the transmitting units 1 1 and 1 2 has 1 circuit 4 contact switches S 1 to S 5 and 1 as shown in FIG.
The circuit consists of a two-contact switch S6 . here,
If we take out only the switches S 5 and S 6 and look at the code signal of the modulated wave generation circuit 9, we get the following.

【表】 ここで、スイツチS6は前述のように1回路2接
点スイツチを使用しているため、コード信号
0000、0010、0100、……1110は得られるのでセツ
ト信号として使用できるが、0001、0011、0101、
……1111は得られないため、この信号を受信ユニ
ツト2のリセツト信号に使用する。即ち、受信ユ
ニツト2のチヤンネル判別回路18から第6図の
ように得られた0000〜1111の16チヤンネル信号を
2進10進化デコーダ21により10進信号に変換
し、R/Sラツチ22に入力することによつてコ
ード信号0000、0010、0100…1110をセツト信号と
し、0001、0011、0101……1111をリセツト信号と
することができる。したがつて、表示モード切替
スイツチ15をR/SラツチCに切替えることに
よりリセツトユニツト16から無線又は有線で前
述のチヤンネルコード信号をチヤンネル判別回路
18に与えれば発信ユニツト11,12でセツトさ
れたチヤンネルの表示をリセツトできる。尚、第
5図に示すように、5つの1回路4接点のスイツ
チと1つの1回路2接点のスイツチとで、セツト
手段及びリセツト手段を構成しているものであ
り、特に、リセツト手段において、リセツト信号
としてのS6のビツトデータをセツト手段のセツト
信号とは逆にして用いているものである。ここ
で、セツト手段及びリセツト手段において、5つ
の1回路4接点のスイツチS1〜S5を夫々チヤンネ
ルに割り当てているものであり、第3図に示すよ
うに、例えばスイツチS1〜S5をf2,f1,f3,f4,f2
に設定している。そして、スイツチS6をセツト信
号又はリセツト信号に応じて設定される。つま
り、セツト信号であれば、S6の部分は、第5図か
ら明らかなように、f1若しくはf3であり、リセツ
ト信号であれば、f2若しくはf4となる。 今、受信アンテナ26で受信された変調搬送波
信号はフロントエンド14で増巾及び復調され、
ゲインアンプ15を介して各フイルタ回路161
…164に並列に入力される。フイルタ回路161
…164は4個の変調周波数f1…f4の夫々に対応し
ており、そのとき受信された復調信号の周波数に
合致するフイルタ回路161…164から出力を生
じ、コンパレータ171…174により対応する各
フイルタ回路161…164に出力が生じたか否か
が判別され、このためそのとき受信された復調信
号の周波数に従つていずれかのコンパレータ17
…174に出力が生じてチヤンネル判別回路18
に入力されることになる。チヤンネル判別回路1
8は上述のようにコンパレータ171…174の各
出力を入力するとともに、チヤンネル設定部4の
ピンボードマトリツクスに対し順次信号を指定し
この指定された列におけるチヤンネル設定が行な
われた行からの出力を読み込むようにしてあり、
まず時系列における第1番目の復調信号によりい
ずれかのコンパレータ171…174に出力が生じ
たとすると、この出力を生じたコンパレータ17
…174の番号と、時系列の第1番目として第1
列目の読み出し指令信号がチヤンネル設定部4に
与えられたときチヤンネル判別回路18に読み込
まれたこの第1列目におけるチヤンネル設定され
た行の番号とがチヤンネル判別回路18により比
較判別され、一致すると次の第2番目の復調信号
によるコンパレータ171…174の作動を待機す
るとともにチヤンネル設定部4に第2列目の読み
出し指令信号を与え、この第2番目の時間タイミ
ングにも出力を生じたコンパレータ171…174
の番号と、第2列目におけるチヤンネル設定され
た行の番号とが一致すると、さらに同様にして第
3番目の受信待期状態になる。かくて第1番目か
ら第6番目の時間タイミングにおける作動したコ
ンパレータ171…174の番号が夫々チヤンネル
設定部4の第1列目から第4列目およびチヤンネ
ル判別回路18の内部に夫々チヤンネル設定され
た行の番号に全て一致したとき、受信ユニツト2
のチヤンネルが呼び出されたことを判別し、チヤ
ンネル一致信号を出力して報知音発生回路20を
動作させて報知音を発するとともに表示素子25
,252…25Nを点灯させてチヤンネル表示を
行なう。この表示をリセツトさせる場合にはリセ
ツトユニツト6のリセツト釦7の操作により前述
のようにしてリセツトできる。 叙上のように本発明は、受信ユニツトでチヤン
ネル表示した表示をリセツトユニツトによりリセ
ツト可能にしたから、どの発信ユニツトにより表
示したかを確実に判別できる上、用済み確認がで
き、しかも不要な表示をしないため電気代を低減
できるという効果を奏するものである。また、識
別可能なデータ信号を作成する1回路4接点の複
数のスイツチとセツト信号を作成する1回路2接
点の1つのスイツチとで上記セツト手段を構成
し、識別可能なデータ信号を作成しセツト手段の
1回路4接点のスイツチと同数の1回路4接点の
スイツチとリセツト信号をセツト信号とはビツト
データを逆に形成する1回路2接点の1つのスイ
ツチとで上記リセツト手段を構成しているから、
セツト信号とリセツト信号とを明確に区別するこ
とができ、特に、発信ユニツト側からはリセツト
信号は送出されず、いたずら等でリセツトされる
こともなく、しかも、リセツト信号をセツト信号
とはビツトデータを逆にしていることから、セツ
ト信号をリセツト信号とを対応して使用すること
ができ、セツト手段とリセツト手段とを同じ種類
のスイツチ構成で形成できて、使用部品の種類が
増加せず、また、セツト手段及びリセツト手段を
容易に構成できる効果を奏するものである。
[Table] Here, since Switch S 6 uses a 1-circuit 2-contact switch as described above, the code signal
0000, 0010, 0100, ...1110 can be obtained and can be used as a set signal, but 0001, 0011, 0101,
... Since 1111 cannot be obtained, this signal is used as a reset signal for the receiving unit 2. That is, the 16 channel signals from 0000 to 1111 obtained from the channel discrimination circuit 18 of the receiving unit 2 as shown in FIG. In this way, the code signals 0000, 0010, 0100...1110 can be used as set signals, and the code signals 0001, 0011, 0101...1111 can be used as reset signals. Therefore, by switching the display mode changeover switch 15 to the R/S latch C, if the above-mentioned channel code signal is applied wirelessly or wired from the reset unit 16 to the channel discrimination circuit 18, it will be set in the transmitting units 1 1 and 1 2 . You can reset the displayed channels. As shown in FIG. 5, five switches with one circuit and four contacts and one switch with two contacts and one circuit constitute the setting means and the reset means. The bit data of S6 as a reset signal is used in the opposite manner to the set signal of the setting means. Here, in the set means and reset means, five switches S 1 to S 5 of one circuit and four contacts are assigned to each channel, and as shown in FIG. 3, for example, switches S 1 to S 5 are assigned to channels. f 2 , f 1 , f 3 , f 4 , f 2
It is set to . The switch S6 is then set in response to the set signal or reset signal. That is, if it is a set signal, the part S6 is f1 or f3 , as is clear from FIG. 5, and if it is a reset signal, it is f2 or f4 . Now, the modulated carrier signal received by the receiving antenna 26 is amplified and demodulated by the front end 14,
Each filter circuit 16 1 via the gain amplifier 15
...16 Input in parallel to 4 . Filter circuit 16 1
... 164 corresponds to each of the four modulation frequencies f1 ... f4 , outputs are produced from the filter circuits 161 ... 164 that match the frequency of the demodulated signal received at that time, and the comparators 171 ... 17 4 , it is determined whether or not an output has occurred in each corresponding filter circuit 16 1 ... 16 4. Therefore, depending on the frequency of the demodulated signal received at that time, one of the comparators 17
Output is generated at 1 ...17 4 and the channel discrimination circuit 18
will be entered into. Channel discrimination circuit 1
8 inputs each output of the comparators 17 1 ... 17 4 as described above, and sequentially specifies signals to the pinboard matrix of the channel setting section 4, starting from the row where the channel setting in the specified column is performed. It is configured to read the output of
First, if an output is generated in any of the comparators 17 1 ... 17 4 due to the first demodulated signal in the time series, then the comparator 17 that generated this output
1 ...17 Number 4 and number 1 as the first in the time series
When the column read command signal is given to the channel setting section 4, the channel discriminating circuit 18 compares and discriminates the row number for which the channel is set in the first column, which is read into the channel discriminating circuit 18, and if they match. While waiting for the comparators 17 1 ... 17 4 to be activated by the next second demodulated signal, a read command signal for the second column is given to the channel setting section 4, and an output is also generated at this second time timing. Comparator 17 1 ...17 4
If the number matches the number of the channel-set row in the second column, the third reception waiting state is entered in the same manner. In this way, the numbers of the activated comparators 17 1 ... 17 4 at the first to sixth time timings are set as channels in the first to fourth columns of the channel setting section 4 and inside the channel discrimination circuit 18, respectively. When all row numbers match, receiving unit 2
It is determined that the channel of
1 , 25 2 . . . 25N is lit to display the channel. If this display is to be reset, it can be reset by operating the reset button 7 of the reset unit 6 as described above. As described above, the present invention makes it possible to reset the channel display displayed by the receiving unit using the reset unit, so that it is possible to reliably determine which transmitting unit has displayed the channel, and it is also possible to confirm that the channel has been used, and to eliminate unnecessary displays. This has the effect of reducing electricity costs since it does not cause any damage. Further, the above-mentioned setting means is constituted by a plurality of switches each having four contacts in one circuit for creating an identifiable data signal and one switch having two contacts in one circuit for creating a set signal, and the set means is configured to create an identifiable data signal and set it. The above-mentioned reset means is constituted by the same number of switches having four contacts per circuit as the means, and one switch having two contacts per circuit which forms bit data inversely to the reset signal from the reset signal. from,
It is possible to clearly distinguish between a set signal and a reset signal, and in particular, the reset signal is not sent from the transmitting unit and cannot be reset due to mischief, etc., and the reset signal is different from the set signal when it is bit data. Since these are reversed, the set signal and the reset signal can be used in correspondence, and the set means and reset means can be formed with the same type of switch configuration, so the number of types of parts used does not increase. Further, it is possible to easily configure the setting means and the reset means.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明受信表示システムの一実施例の
正面図、第2図は同上の発信ユニツトの回路図、
第3図は同上の発信信号波形図、第4図は同上の
受信ユニツトのブロツク回路図、第5図は同上の
発信ユニツトのチヤンネル設定部の構成図、第6
図は同上の受信ユニツトの要部回路図である。 11,12…発信ユニツト、2…受信ユニツト、
3…表示部、6はリセツトユニツト。
FIG. 1 is a front view of an embodiment of the reception display system of the present invention, and FIG. 2 is a circuit diagram of the same transmitting unit.
Figure 3 is a waveform diagram of the transmitting signal as above, Figure 4 is a block circuit diagram of the receiving unit as above, Figure 5 is a configuration diagram of the channel setting section of the transmitting unit as above, and Figure 6 is a diagram of the channel setting section of the transmitting unit as above.
The figure is a circuit diagram of the main part of the receiving unit same as above. 1 1 , 1 2 ... transmitting unit, 2 ... receiving unit,
3...Display section, 6 is a reset unit.

Claims (1)

【特許請求の範囲】[Claims] 1 複数箇所からその箇所固有の識別可能な電波
を出す発信ユニツトから出された電波を受信して
表示する受信表示システムにおいて、上記発信ユ
ニツトにチヤンネル表示用のセツト手段を設ける
と共に、リセツトユニツトに上記セツト手段によ
りチヤンネル表示された表示をリセツト可能にす
るリセツト手段を設け、上記識別可能なデータ信
号を作成する1回路4接点の複数のスイツチとセ
ツト信号を作成する1回路2接点の1つのスイツ
チとで上記セツト手段を構成し、識別可能なデー
タ信号を作成しセツト手段の1回路4接点のスイ
ツチと同数の1回路4接点のスイツチとリセツト
信号をセツト信号とはビツトデータを逆に形成す
る1回路2接点の1つのスイツチとで上記リセツ
ト手段を構成して成ることを特徴とする受信表示
システム。
1. In a reception display system that receives and displays radio waves emitted from a transmitting unit that emits radio waves unique to each location from multiple locations, the transmitting unit is provided with a setting means for channel display, and the reset unit is provided with the above-mentioned A reset means is provided to enable the channel display to be reset by the set means, and includes a plurality of switches each having four contacts per circuit for creating the above-mentioned identifiable data signal, and one switch having two contacts per circuit for creating the set signal. The above-mentioned set means is constructed by creating an identifiable data signal, and generates a reset signal by using the same number of switches having four contacts per circuit as the switches having four contacts per circuit of the setting means. A reception display system characterized in that said reset means is constituted by one switch of two circuit contacts.
JP1339181A 1981-01-31 1981-01-31 Receiving indication system Granted JPS57127293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1339181A JPS57127293A (en) 1981-01-31 1981-01-31 Receiving indication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1339181A JPS57127293A (en) 1981-01-31 1981-01-31 Receiving indication system

Publications (2)

Publication Number Publication Date
JPS57127293A JPS57127293A (en) 1982-08-07
JPH0147960B2 true JPH0147960B2 (en) 1989-10-17

Family

ID=11831801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1339181A Granted JPS57127293A (en) 1981-01-31 1981-01-31 Receiving indication system

Country Status (1)

Country Link
JP (1) JPS57127293A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100895A (en) * 1984-10-22 1986-05-19 松下電工株式会社 Residence monitor
JPS61100893A (en) * 1984-10-22 1986-05-19 松下電工株式会社 Residence monitor
KR950009205B1 (en) * 1988-07-04 1995-08-16 삼성전자주식회사 Channel indicating apparatus in satellite broadcasting system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5087299A (en) * 1973-12-05 1975-07-14
JPS526806A (en) * 1975-07-04 1977-01-19 Hitachi Ltd Dove-tail pin for a turbine rotor blade

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5087299A (en) * 1973-12-05 1975-07-14
JPS526806A (en) * 1975-07-04 1977-01-19 Hitachi Ltd Dove-tail pin for a turbine rotor blade

Also Published As

Publication number Publication date
JPS57127293A (en) 1982-08-07

Similar Documents

Publication Publication Date Title
US4696054A (en) Pocketable wireless transmitter and receiver
US4427980A (en) Encoder for transmitted message activation code
US5872562A (en) Universal remote control transmitter with simplified device identification
US4392135A (en) Paging receivers
US4769643A (en) Transmitter driver for programmable remote control transmitter
US3893074A (en) Remote control system utilizing signal frequency sequence
US4554665A (en) Radio receiver incorporating a data operated squelch system
JPH0642647B2 (en) Selective call receiver capable of receiving message information
AU634706B2 (en) Universal remote control transmitter with simplified device identification
JPH0147960B2 (en)
US3355709A (en) Code receiver responsive to plural tones in sequence
JPH0110716Y2 (en)
JPH0110715Y2 (en)
EP0190743A2 (en) Control signal generation circuit for wireless remote control signal transmitter
JPH036508B2 (en)
JPH0259516B2 (en)
JPS5953755B2 (en) Multi-channel remote control system
JPH11122680A (en) Wireless remote control system
JPS6048959B2 (en) wireless remote control
JP2817312B2 (en) Contactless ID card
JPS6320206Y2 (en)
JP2690687B2 (en) Radio selective call receiver
JPH01170132A (en) Radio selection call receiver
JPH0935166A (en) Alarm device
JPS62121632U (en)