JPH01287857A - 回転ヘッドの位相制御回路 - Google Patents
回転ヘッドの位相制御回路Info
- Publication number
- JPH01287857A JPH01287857A JP63116841A JP11684188A JPH01287857A JP H01287857 A JPH01287857 A JP H01287857A JP 63116841 A JP63116841 A JP 63116841A JP 11684188 A JP11684188 A JP 11684188A JP H01287857 A JPH01287857 A JP H01287857A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- phase
- circuit
- rotating head
- target value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000001934 delay Effects 0.000 abstract description 2
- 230000011664 signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、磁気テープ上を回転ヘッドによってヘリカル
スキャンニングして信号を記録再生するテープレコーダ
における回転ヘッドの位相制御回路に関するものである
。
スキャンニングして信号を記録再生するテープレコーダ
における回転ヘッドの位相制御回路に関するものである
。
従来、この種のテープレコーダは映像信号、音声信号等
の信号の記録再生用として用いられている。ところが、
回転ヘッドが磁気テープ上を正確にヘリカルスキャンニ
ングする必要がある。そのための方法として、従来は第
４図に示すものがある。１は回転ヘッド２を取付けた回
転ドラムであり、磁気テープ（図示せず）が装架される
。３はドラムｌを回転させるためのモータである。回転
ヘッド２は所定の回転速度で回転されるために、ドラム
１の回転速度を検出する周波数検出用ピックアップ（磁
気ヘッド）４を設け、このピックアップ４の出力を周波
数・電圧変換回路（以下ＦＶコンバータと記載する）５
で周波数を速度誤差成分として電圧変換し、目標電圧源
６の目標電圧との差異を加算回路７で得て駆動アンプ７
．８でモータ３の回転速度を制御するものである。即ち
、ピックアップ４、ＦＶコンバータ５、加算回路７等で
構成される回転速度制御手段によってモータ３が予め定
められた所定の速度で常時回転するように制御されてい
る。一方、回転へラド２は同期信号に対して位相制御が
される必要がある。そのため、ドラム１の位相検出用ピ
ックアンプ（磁気ヘッド）９を設け、このピックアップ
９の出力を遅延回路１０を介し、同期信号との差異を得
て電圧に変換する位相差・電圧変換回路（ＰＶコンバー
タと記載する）１１に供給する制御回路が用いられてい
る。Ｐ■コンバータ１１は同期信号入力端子１２に供給
される同期信号を基準に位相差を検出し、この検出され
た差異を位相誤差成分として電圧変換し加算回路１３で
回転速度制御回路の速度誤差値と加算し、位相誤差値が
零になるようにモータ３を制御する位相制御手段が構成
されている。
の信号の記録再生用として用いられている。ところが、
回転ヘッドが磁気テープ上を正確にヘリカルスキャンニ
ングする必要がある。そのための方法として、従来は第
４図に示すものがある。１は回転ヘッド２を取付けた回
転ドラムであり、磁気テープ（図示せず）が装架される
。３はドラムｌを回転させるためのモータである。回転
ヘッド２は所定の回転速度で回転されるために、ドラム
１の回転速度を検出する周波数検出用ピックアップ（磁
気ヘッド）４を設け、このピックアップ４の出力を周波
数・電圧変換回路（以下ＦＶコンバータと記載する）５
で周波数を速度誤差成分として電圧変換し、目標電圧源
６の目標電圧との差異を加算回路７で得て駆動アンプ７
．８でモータ３の回転速度を制御するものである。即ち
、ピックアップ４、ＦＶコンバータ５、加算回路７等で
構成される回転速度制御手段によってモータ３が予め定
められた所定の速度で常時回転するように制御されてい
る。一方、回転へラド２は同期信号に対して位相制御が
される必要がある。そのため、ドラム１の位相検出用ピ
ックアンプ（磁気ヘッド）９を設け、このピックアップ
９の出力を遅延回路１０を介し、同期信号との差異を得
て電圧に変換する位相差・電圧変換回路（ＰＶコンバー
タと記載する）１１に供給する制御回路が用いられてい
る。Ｐ■コンバータ１１は同期信号入力端子１２に供給
される同期信号を基準に位相差を検出し、この検出され
た差異を位相誤差成分として電圧変換し加算回路１３で
回転速度制御回路の速度誤差値と加算し、位相誤差値が
零になるようにモータ３を制御する位相制御手段が構成
されている。
このようにして、回転ヘッドの速度、位相は所定状態を
維持するように制御され、安定なヘリカルスキャンニン
グがなされるものである。しかし、位相ドリフトを考慮
すれば、上記の従来例では十分な制御が得られない。そ
のため、第５図に示す位相ドリフトを減少させた制御回
路が考えられていた。これは、第４図の従来例に対し、
ピックアップ９の出力と同期信号との位相差を検出し、
この検出された差異を電圧変換し、ドリフト補正信号と
して得るＰ■コンバータ１４を設けたものである。そし
て、Ｐ■コンバータ１４の出力をドリフト補正信号とし
て加算回路１３に供給しドリフトを減少させるものであ
る。
維持するように制御され、安定なヘリカルスキャンニン
グがなされるものである。しかし、位相ドリフトを考慮
すれば、上記の従来例では十分な制御が得られない。そ
のため、第５図に示す位相ドリフトを減少させた制御回
路が考えられていた。これは、第４図の従来例に対し、
ピックアップ９の出力と同期信号との位相差を検出し、
この検出された差異を電圧変換し、ドリフト補正信号と
して得るＰ■コンバータ１４を設けたものである。そし
て、Ｐ■コンバータ１４の出力をドリフト補正信号とし
て加算回路１３に供給しドリフトを減少させるものであ
る。
しかしながら、従来は、制御のための目標値はアナログ
電圧であるため、このアナログ電圧値が変動し易い。そ
のため、目標値が変動し、高精度の制御がなされないと
いう問題点があった。また、位相誤差を減少させるため
には、制御系のゲインを非常に大きくする必要がある。
電圧であるため、このアナログ電圧値が変動し易い。そ
のため、目標値が変動し、高精度の制御がなされないと
いう問題点があった。また、位相誤差を減少させるため
には、制御系のゲインを非常に大きくする必要がある。
そのため制御系が不安定になり確実な制御動作がなされ
ないという問題点があった。
ないという問題点があった。
本発明は、上記問題点に鑑みてなされたものであり、回
転ヘッドの位相制御が正確に安定してなされる位相制御
回路を提供することを目的とする。
転ヘッドの位相制御が正確に安定してなされる位相制御
回路を提供することを目的とする。
本発明における上記目的を達成させるための手段は、磁
気テープ上をヘリカルスキャンニングする回転ヘッドと
、該回転ヘッドを駆動するためのモータと、該モータを
制御して前記回転ヘッドの回転速度を所定速度に維持す
るための回転速度制御手段と、前記回転ヘッドの位相を
検出し同期信号との位相差を比較しデジタル信号に変換
して行うための位相差・デジタル変換回路と、該位相差
・デジタル変換回路の出力と目標値とをデジタル値とし
て比較する目標値比較回路と、該目標値比較回路の出力
によって前記回転ヘッドの位相を表わすデジタル信号を
遅延させるデジタル遅延回路と、該デジタル遅延回路の
出力信号を電圧に変換して前記モータを制御し位相制御
を行うための位相差・電圧変換回路とからなることを特
徴とする回転ヘッドの位相制御回路に係るものである。
気テープ上をヘリカルスキャンニングする回転ヘッドと
、該回転ヘッドを駆動するためのモータと、該モータを
制御して前記回転ヘッドの回転速度を所定速度に維持す
るための回転速度制御手段と、前記回転ヘッドの位相を
検出し同期信号との位相差を比較しデジタル信号に変換
して行うための位相差・デジタル変換回路と、該位相差
・デジタル変換回路の出力と目標値とをデジタル値とし
て比較する目標値比較回路と、該目標値比較回路の出力
によって前記回転ヘッドの位相を表わすデジタル信号を
遅延させるデジタル遅延回路と、該デジタル遅延回路の
出力信号を電圧に変換して前記モータを制御し位相制御
を行うための位相差・電圧変換回路とからなることを特
徴とする回転ヘッドの位相制御回路に係るものである。
上記構成において、回転ヘッドの回転位相状態は同期信
号、目標値とデジタル値として比較され、この比較結果
に基づいて回転ヘッドから検出された信号はデジタル遅
延回路によって遅延され、誤差信号として電圧に変換さ
れてモータを制御することを図っている。
号、目標値とデジタル値として比較され、この比較結果
に基づいて回転ヘッドから検出された信号はデジタル遅
延回路によって遅延され、誤差信号として電圧に変換さ
れてモータを制御することを図っている。
以下、本発明の一実施例を図面と共に説明するが、従来
と同一部分は同一符号を付してその説明を省略する。
と同一部分は同一符号を付してその説明を省略する。
第１図はその一実施例のブロック図である。２０はピッ
ク７ソプ９とＰ■コンバータ１１との間に介挿されたデ
ジタル遅延回路、２１はピンクアップ９の出力と同期信
号入力端子１２の同期信号との位相差をデジタル値とし
て得るための位相差・デジタル変換回路（以下ＰＤコン
バータと記載する）、２２は目標値をデジタル値として
予め設定された目標値発生回路、２３はＰＤコンバータ
２１と目標値発生回路２２の出力の差異を得るための加
算回路であり、これらＰＤコンバータ２１、目標値発生
回路２２、加算回路２３によって比較回路２４が形成さ
れている。加算回路２４の出力は、デジタル遅延回路２
０の遅延動作を制御するように、デジタル遅延回路２０
に遅延時間指令値として供給されるようになっている。
ク７ソプ９とＰ■コンバータ１１との間に介挿されたデ
ジタル遅延回路、２１はピンクアップ９の出力と同期信
号入力端子１２の同期信号との位相差をデジタル値とし
て得るための位相差・デジタル変換回路（以下ＰＤコン
バータと記載する）、２２は目標値をデジタル値として
予め設定された目標値発生回路、２３はＰＤコンバータ
２１と目標値発生回路２２の出力の差異を得るための加
算回路であり、これらＰＤコンバータ２１、目標値発生
回路２２、加算回路２３によって比較回路２４が形成さ
れている。加算回路２４の出力は、デジタル遅延回路２
０の遅延動作を制御するように、デジタル遅延回路２０
に遅延時間指令値として供給されるようになっている。
第２図は本発明の一実施例におけるＰＶコンバータ１１
の回路構成の一例である。２５は同期信号の入力端子で
あり、コンデンサＣ１抵抗ＲによってコンデンサＣの両
端に同期信号に同期した鋸歯状波が得られる。２６はサ
ンプリングパルス入力端子であって、サンプリングパル
スによってスイッチ回路２７を開閉し、鋸歯状波のレベ
ルをサンプリングする。そして、サンプリングされたレ
ベルはアンプ２８を介し、出力端子２９に位相誤差信号
として得られるものである。
の回路構成の一例である。２５は同期信号の入力端子で
あり、コンデンサＣ１抵抗ＲによってコンデンサＣの両
端に同期信号に同期した鋸歯状波が得られる。２６はサ
ンプリングパルス入力端子であって、サンプリングパル
スによってスイッチ回路２７を開閉し、鋸歯状波のレベ
ルをサンプリングする。そして、サンプリングされたレ
ベルはアンプ２８を介し、出力端子２９に位相誤差信号
として得られるものである。
次に、以上の構成における実施例の動作について第３図
の波形図と共に説明する。
の波形図と共に説明する。
モータ３はピックアップ４、ＦＶコンバータ５によって
検出される速度誤差信号によって回転ヘッド２が所定速
度で回転されるように制御される。
検出される速度誤差信号によって回転ヘッド２が所定速
度で回転されるように制御される。
回転ヘッド２の位相制御は、第３図（Ａ）で示す同期信
号ａとピックアップ９で得られるパルス信号すとの位相
差を検出し、この検出出力をデジタル値を変換し、この
デジタル値と目標値発生回路２２のデジタル値とを比較
し、この比較して得られた値でピックアップ９の出力を
デジタル的に遅延させ、同期信号ａとの差異を検出して
電圧に変換し、モータ３の回転位相を制御して行なう。
号ａとピックアップ９で得られるパルス信号すとの位相
差を検出し、この検出出力をデジタル値を変換し、この
デジタル値と目標値発生回路２２のデジタル値とを比較
し、この比較して得られた値でピックアップ９の出力を
デジタル的に遅延させ、同期信号ａとの差異を検出して
電圧に変換し、モータ３の回転位相を制御して行なう。
今、第３図における実施状態の位相関係で制御系が安定
しているとき、同期信号とピックアップ９の検出出力と
の位相差の目標値が破線で示す場合、時間τ、−τ１′
を減少させる値として比較回路２４で読取る。この読取
られた値はデジタル的な遅延時間指令値としてデジタル
遅延回路２０で遅延回路をτ１−τ１′だけ短かくする
と、デジタル遅延回路２０の出力は第３図（Ｃ）で示す
τ２−τ２′だけ遅延されたパルス信号Ｃが得られる。
しているとき、同期信号とピックアップ９の検出出力と
の位相差の目標値が破線で示す場合、時間τ、−τ１′
を減少させる値として比較回路２４で読取る。この読取
られた値はデジタル的な遅延時間指令値としてデジタル
遅延回路２０で遅延回路をτ１−τ１′だけ短かくする
と、デジタル遅延回路２０の出力は第３図（Ｃ）で示す
τ２−τ２′だけ遅延されたパルス信号Ｃが得られる。
Ｐ■コンバータ１１では、入力端子２５に入力された同
期信号ａに基づいて第３図（Ｄ）で示す鋸歯状波ｄが得
られる。時間τ２−τ２′となると第３図（Ｅ）で示す
サンプリングパルスｅが時間τ２−τ２′分移動する。
期信号ａに基づいて第３図（Ｄ）で示す鋸歯状波ｄが得
られる。時間τ２−τ２′となると第３図（Ｅ）で示す
サンプリングパルスｅが時間τ２−τ２′分移動する。
最初の状態は鋸歯状波ｄの電圧Ｖで安定しているため、
破線で示すサンプリングパルスｅでの電圧が電圧Ｖにな
るには、鋸歯状波ｄはサンプリングパルスｅの移動骨だ
け時間がずれる。即ち、鋸歯状波ｄは同期信号ａの時間
τ１′の点まで移動し、正確な位相補正がなされる。
破線で示すサンプリングパルスｅでの電圧が電圧Ｖにな
るには、鋸歯状波ｄはサンプリングパルスｅの移動骨だ
け時間がずれる。即ち、鋸歯状波ｄは同期信号ａの時間
τ１′の点まで移動し、正確な位相補正がなされる。
このようにして、モータ３は回転ヘッド２が磁気テープ
上をヘリカルスキャンニングして回転するように作動す
るが、速度と位相が制御され、磁気テープ上への信号の
記録再生が行なわれる。
上をヘリカルスキャンニングして回転するように作動す
るが、速度と位相が制御され、磁気テープ上への信号の
記録再生が行なわれる。
以上のように、本発明によれば、回転ヘッドの回転位相
状態は同期信号、目標値とデジタル値として比較され、
遅延動作もデジタル的に遅延されるため、目標値の変動
がなく常時、確実な制御がなされる。また、デジタル的
な処理のため制御系のゲインを大きくする必要がなく安
定な制御状態が得られ、しかも、集積回路で回路を構成
でき性能的、コスト的に有利な回転ヘッドの位相制御回
路を得ることができる。
状態は同期信号、目標値とデジタル値として比較され、
遅延動作もデジタル的に遅延されるため、目標値の変動
がなく常時、確実な制御がなされる。また、デジタル的
な処理のため制御系のゲインを大きくする必要がなく安
定な制御状態が得られ、しかも、集積回路で回路を構成
でき性能的、コスト的に有利な回転ヘッドの位相制御回
路を得ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
そのｐｖコンバータ部分の実施例を示す回路図、第３図
は本発明の一実施例における動作説明のための波形図、
第４図は従来の制御回路の一例を示すブロック図、第５
図は従来の制御回路の他の例を示すブロック図である。 １・・・回転ドラム、２・・・回転ヘッド、３・・・モ
ータ、４・・・周波数検出用ピックアップ、５・・・Ｆ
Ｖコンバータ、８・・・駆動アンプ、９・・・位相検出
用ピックアップ、１１・・・位相差・電圧変換回路、２
０・・・デジタル遅延回路、２１・・・位相差・デジタ
ル変換回路、２２・・・目標値発生回路、２４・・・比
較回路。 手続ネ１１１正書 １．事件の表示 昭和６３年特訂願第１１６８４１号 ２、発明の名称 回転ヘッドの位相制御回路 ３、補正をする賃 事件どの関係 特許出願人 住所 神奈川県横浜市神奈用区守屋町３１目１２番地自
梵補正 ５、補正の対象 図面 ７１．、・〉 ６、補正の内容 （１）図面、第１図を別紙のように補正する。 以 上
そのｐｖコンバータ部分の実施例を示す回路図、第３図
は本発明の一実施例における動作説明のための波形図、
第４図は従来の制御回路の一例を示すブロック図、第５
図は従来の制御回路の他の例を示すブロック図である。 １・・・回転ドラム、２・・・回転ヘッド、３・・・モ
ータ、４・・・周波数検出用ピックアップ、５・・・Ｆ
Ｖコンバータ、８・・・駆動アンプ、９・・・位相検出
用ピックアップ、１１・・・位相差・電圧変換回路、２
０・・・デジタル遅延回路、２１・・・位相差・デジタ
ル変換回路、２２・・・目標値発生回路、２４・・・比
較回路。 手続ネ１１１正書 １．事件の表示 昭和６３年特訂願第１１６８４１号 ２、発明の名称 回転ヘッドの位相制御回路 ３、補正をする賃 事件どの関係 特許出願人 住所 神奈川県横浜市神奈用区守屋町３１目１２番地自
梵補正 ５、補正の対象 図面 ７１．、・〉 ６、補正の内容 （１）図面、第１図を別紙のように補正する。 以 上
Claims (1)
- 磁気テープ上をヘリカルスキャンニングする回転ヘッド
と、該回転ヘッドを駆動するためのモータと、該モータ
を制御して前記回転ヘッドの回転速度を所定速度に維持
するための回転速度制御手段と、前記回転ヘッドの位相
を検出し同期信号との位相差を比較しデジタル信号に変
換して行うための位相差・デジタル変換回路と、該位相
差・デジタル変換回路の出力と目標値とをデジタル値と
して比較する目標値比較回路と、該目標値比較回路の出
力によって前記回転ヘッドの位相を表わすデジタル信号
を遅延させるデジタル遅延回路と、該デジタル遅延回路
の出力信号を電圧に変換して前記モータを制御し位相制
御を行うための位相差・電圧変換回路とからなることを
特徴とする回転ヘッドの位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116841A JPH01287857A (ja) | 1988-05-16 | 1988-05-16 | 回転ヘッドの位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63116841A JPH01287857A (ja) | 1988-05-16 | 1988-05-16 | 回転ヘッドの位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01287857A true JPH01287857A (ja) | 1989-11-20 |
Family
ID=14696952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63116841A Pending JPH01287857A (ja) | 1988-05-16 | 1988-05-16 | 回転ヘッドの位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01287857A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU583750B2 (en) * | 1986-10-02 | 1989-05-04 | Nidc Australia Pty Ltd | Treatment of waste and a rotary kiln therefor |
| EP0891082A2 (en) * | 1994-10-28 | 1999-01-13 | Hitachi, Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US6163644A (en) * | 1995-04-27 | 2000-12-19 | Hitachi, Ltd. | Method and apparatus for receiving and/or reproducing digital signal |
-
1988
- 1988-05-16 JP JP63116841A patent/JPH01287857A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU583750B2 (en) * | 1986-10-02 | 1989-05-04 | Nidc Australia Pty Ltd | Treatment of waste and a rotary kiln therefor |
| US6600870B1 (en) | 1994-10-28 | 2003-07-29 | Hitachi, Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8270812B2 (en) | 1994-10-28 | 2012-09-18 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US6041161A (en) * | 1994-10-28 | 2000-03-21 | Hitachi, Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8340501B2 (en) | 1994-10-28 | 2012-12-25 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8306395B2 (en) | 1994-10-28 | 2012-11-06 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| EP0891082A2 (en) * | 1994-10-28 | 1999-01-13 | Hitachi, Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| EP0891082A3 (en) * | 1994-10-28 | 1999-03-03 | Hitachi, Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US7319808B2 (en) | 1994-10-28 | 2008-01-15 | Hitachi, Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US8254758B2 (en) | 1994-10-28 | 2012-08-28 | Hitachi Consumer Electronics Co., Ltd. | Input-output circuit, recording apparatus and reproduction apparatus for digital video signal |
| US7844986B2 (en) | 1995-04-27 | 2010-11-30 | Hitachi Consumer Electronics Co., Ltd. | Method and apparatus for receiving a digital signal and apparatus for recording and reproducing the digital signal |
| US6757478B2 (en) | 1995-04-27 | 2004-06-29 | Hitachi, Ltd. | Method and apparatus for receiving a digital signal and apparatus for recording and reproducing the digital signal |
| US6321025B1 (en) | 1995-04-27 | 2001-11-20 | Hitachi, Ltd | Method and apparatus for receiving and/or reproducing digital signal |
| US6163644A (en) * | 1995-04-27 | 2000-12-19 | Hitachi, Ltd. | Method and apparatus for receiving and/or reproducing digital signal |
| US8699864B2 (en) | 1995-04-27 | 2014-04-15 | Hitachi Consumer Electronics Co., Ltd. | Method and apparatus for receiving a digital signal and apparatus for recording and reproducing the digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773367B2 (ja) | 記録情報再生装置 | |
| US5012358A (en) | Tracking control apparatus for use with magnetic tape having video track and control track | |
| JP2898991B2 (ja) | 回転制御装置 | |
| US4528603A (en) | Drum servo control with reduced head phase error during editing | |
| JPH01287857A (ja) | 回転ヘッドの位相制御回路 | |
| EP0508827B1 (en) | Tracking control device | |
| KR920000142B1 (ko) | 위상검파 회로 | |
| JP3053493B2 (ja) | 学習型映像信号時間軸補正装置 | |
| JP2937826B2 (ja) | 多重方式ｖｔｒのヘッドスイッチング自動調整方法及びその装置 | |
| JP2501485B2 (ja) | 時間軸補正装置 | |
| JP3172071B2 (ja) | 磁気記録再生装置 | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPH0161275B2 (ja) | ||
| JP3815056B2 (ja) | 時間軸補正装置 | |
| JP3049717B2 (ja) | 映像信号再生装置 | |
| JP2651053B2 (ja) | サーボ回路 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JP3363523B2 (ja) | 磁気記録再生装置 | |
| JPS6136435B2 (ja) | ||
| JPH01201864A (ja) | 時間軸制御方式 | |
| JPS63204558A (ja) | ビデオデイスクプレ−ヤの時間軸補正回路 | |
| JPH0583668A (ja) | ビデオデイスク再生装置 | |
| JPH0721634A (ja) | 磁気記録再生装置 | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPH01220995A (ja) | 時間軸補正装置 |