JPH01276196A - Image display controller - Google Patents

Image display controller

Info

Publication number
JPH01276196A
JPH01276196A JP63106977A JP10697788A JPH01276196A JP H01276196 A JPH01276196 A JP H01276196A JP 63106977 A JP63106977 A JP 63106977A JP 10697788 A JP10697788 A JP 10697788A JP H01276196 A JPH01276196 A JP H01276196A
Authority
JP
Japan
Prior art keywords
image display
task
controller
image
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63106977A
Other languages
Japanese (ja)
Inventor
Yasuhiro Iwamoto
岩本 康浩
Noritaka Egami
江上 憲位
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63106977A priority Critical patent/JPH01276196A/en
Publication of JPH01276196A publication Critical patent/JPH01276196A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the size and cost of a device by selecting plural image display devices with a selection signal and storing attribute information on an image to be displayed on the devices in a selected frame memory. CONSTITUTION:When a CPU 1 sends a task switch command to a graphic controller 3, the controller 3 interprets the command and actuates a task switch 3a. Then necessary and sufficient information for the processing of a task 0 which is stored previously in a register group 3b is transferred to an area 4a assigned for the task 0 in a TCB 4. Then an area 4b assigned to a task 1 in the TCB 4 is transferred to the register group 3b in the controller 3. The controller 3 selects the attribute information on the image from respective memory areas in order and stores them in frame memories 5a-5c, and it is displayed on CRT display devices 7a-7c.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数種類の画像を単一のグラフィックコン
トローラの制御のもとに複数の画像表示装置に同時表示
させる画像表示制御装置に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an image display control device that simultaneously displays multiple types of images on multiple image display devices under the control of a single graphic controller. be.

〔従来の技術〕[Conventional technology]

第5図は従来の画像表示制御装置の構成を示すブロック
図である0図において、(1) はホストCP U 、
  (2)はコノホストCPU(1)(7)プログラム
、データ等を格納するメインメモリ、 (3)はグラフ
ィックコントローラ、(5)はCRT表示装置に表示す
るデータを格納するフレームメモリ、(6)はD/A変
換装置、 (7)はCRT表示装置である。
FIG. 5 is a block diagram showing the configuration of a conventional image display control device. In FIG. 0, (1) is a host CPU,
(2) is the main memory for storing programs, data, etc. of the Konohost CPU (1), (7), (3) is the graphic controller, (5) is the frame memory for storing data to be displayed on the CRT display device, and (6) is the main memory for storing programs, data, etc. The D/A converter (7) is a CRT display device.

次に上記構成に基づき従来装置の動作について説明する
Next, the operation of the conventional device will be explained based on the above configuration.

ホストCP U (1)が描画コマンドをグラフィック
コントローラ (3)へ送信すると、グラフィックコン
トローラ (3)はその描画コマンドを解釈して、その
描画コマンドに基づいてフレームメモリ(5)を書き換
える(描画する)、フレームメモリ(5)からは表示画
像データ(アプリケーションソフト)がグラフィックコ
ントローラ (3)によって周期的に読み出され、その
データをD/A変換装置 (6)によってアナログ信号
のビデオ信号に変換したのちCRT表示装置(7)へ出
力する。またグラフィックコントローラ (3)はCR
T表示装置(7)へ水平同期信号、垂直同期信号等のタ
イミング信号を発生する。
When the host CPU (1) sends a drawing command to the graphics controller (3), the graphics controller (3) interprets the drawing command and rewrites (draws) the frame memory (5) based on the drawing command. Display image data (application software) is periodically read out from the frame memory (5) by the graphic controller (3), and the data is converted into an analog video signal by the D/A converter (6). Output to CRT display device (7). Also, the graphics controller (3) is CR
It generates timing signals such as horizontal synchronization signals and vertical synchronization signals to the T display device (7).

〔発明が解決しようとする課B) 従来の画像表示制御装置は以上のように構成されている
ので、並行して処理される複数種類のアプリケーション
ソフトを複数の画像表示装置に同時表示させたい場合は
、第6図に示すように各アプリケーションソフトに対し
てCRT制御装置がそれぞれ1台づつ必要であり、複数
種類のアプリケーションソフトを同時表示できる画像表
示制御装置を実現しようとすると非常にコスト高になる
と共に、装置自体大型化する問題点があった。
[Problem B to be Solved by the Invention] Conventional image display control devices are configured as described above, so when it is desired to simultaneously display multiple types of application software that are processed in parallel on multiple image display devices. As shown in Fig. 6, one CRT control device is required for each application software, and it becomes extremely costly to realize an image display control device that can display multiple types of application software simultaneously. At the same time, there was a problem in that the device itself became larger.

この発明は上記のような問題点を解消するためになされ
たもので、小型で、且つ低コストで複数画像を同時表示
し得る画像表示制御装置を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an image display control device that is small in size and can display a plurality of images simultaneously at low cost.

〔課題を解決するための手段〕 この発明に係る画像表示制御装置は、複数台の画像表示
装置と、これら各画像表示装置に対応するフレームメモ
リと、各画像表示装置に表示する画像の属性情報を、各
画像表示装置に対応したメモリ領域に格納したメモリと
、マイクロプロセッサから出力された領域選択情報に基
づき上記メモリより該当メモリ領域、フレームメモリ及
び画像表示装置を選択すると共に、属性情報に基づき表
示画像情報を生成し、選択されたフレームメモリへ記憶
させるグラフィックコントローラとを設けたものである
[Means for Solving the Problems] An image display control device according to the present invention includes a plurality of image display devices, a frame memory corresponding to each of these image display devices, and attribute information of an image displayed on each image display device. is stored in the memory area corresponding to each image display device, and selects the corresponding memory area, frame memory, and image display device from the memory based on the area selection information output from the microprocessor, and also selects the corresponding memory area, frame memory, and image display device based on the attribute information. A graphics controller that generates display image information and stores it in a selected frame memory is provided.

〔作用〕[Effect]

この発明によるグラフィックコントローラは、マイクロ
ブロセッから画像を表示する画像表示装置の選択信号を
入力すると、その選択信号に基づいて該当画像表示装置
に表示する画像の属性情報を、画像表示装置に対応する
メモリ領域から選択してフレームメモリへ送出する。従
って複数台ある画像表示装置にそれぞれ複数種類の画像
を同時表示するにしても、グラフィックコントローラは
マイクロプロセッサから順次し入力されてくる選択信号
に基づいて、各メモリ領域より各画像表示装置対応の属
性情報を選択し、フレームメモリへ送出すれば、単一の
グラフィックコントローラで複数台の画像表示装置を同
時に表示制御できる。
When a selection signal of an image display device for displaying an image is inputted from a microprocessor, a graphic controller according to the present invention transmits attribute information of an image to be displayed on the corresponding image display device based on the selection signal to the image display device. Select from memory area and send to frame memory. Therefore, even if multiple types of images are displayed simultaneously on each of multiple image display devices, the graphics controller selects attributes corresponding to each image display device from each memory area based on selection signals input sequentially from the microprocessor. By selecting information and sending it to the frame memory, a single graphics controller can control the display of multiple image display devices simultaneously.

(実施例〕 以下、この発明の一実施例を図について説明する。第1
図において、(1)はホストCP Ll 、  (2)
はメインメモリ、(3)はグラフィックコントローラ、
(3a)はタスクスイッチ装置、(3b)はレジスタ群
、(4)はTCB (タスクコントロールボックス) 
、(4a) 、 (4b) 、 (4c)はそれぞれタ
スク0,1、・ nに割りあてられた領域、(5a) 
、 (5b) 、 (5c)はそれぞれタスク0.1、
・・・nに対するフレームメモリ、(6a) 、 (6
b) 、 (8c)はそれぞれタスク0.1、・・・n
に対するD/A変換装置、(7a) 、 (7b) 、
 (7c)はそれぞれタスク0.1、・・・nに対する
CRT表示装置、 (8)はCRT制御装置である。
(Example) Hereinafter, an example of the present invention will be explained with reference to the drawings.
In the figure, (1) is the host CP Ll, (2)
is the main memory, (3) is the graphics controller,
(3a) is a task switch device, (3b) is a register group, (4) is a TCB (task control box)
, (4a), (4b), and (4c) are the areas allocated to tasks 0, 1, and n, respectively, and (5a)
, (5b) and (5c) are task 0.1, respectively.
...Frame memory for n, (6a), (6
b), (8c) are tasks 0.1,...n, respectively
D/A converter for (7a), (7b),
(7c) is a CRT display device for tasks 0.1, . . . n, respectively, and (8) is a CRT control device.

次に動作について説明する。タスクOからタスク1にタ
スクスイッチをおこす場合について述べる。ホストc 
p U (1)が、グラフィックコントローラ (3)
に対しタスクスイッチコマンドを送信すると、グラフィ
ックコントローラ (3)はそのコマンドを解釈しタス
クスイッチ装置(3a)を起動させる。すると以前にレ
ジスタ群(3b)内に納められていたタスク0の処理に
必要十分な情報はTCB(4)内のタスク0に割りあて
られた領域(4a)に転送される。そして、転送後、T
 CB (4)内のタスク1に割りあてられた領域(4
b)をグラフィックコントローラ (3)内のレジスタ
群(3b)に転送する。
Next, the operation will be explained. The case of causing a task switch from task O to task 1 will be described. host c
p U (1) is the graphics controller (3)
When a task switch command is sent to the graphics controller (3), the graphics controller (3) interprets the command and activates the task switch device (3a). Then, the information necessary and sufficient for the processing of task 0 previously stored in the register group (3b) is transferred to the area (4a) allocated to task 0 in the TCB (4). Then, after transfer, T
Area (4) allocated to task 1 in CB (4)
b) to the register group (3b) in the graphics controller (3).

この様子をフローチャートにして描くと、第2図のよう
になる。
If this situation were drawn as a flowchart, it would look like Figure 2.

ここで、タスク処理に必要十分な情報とは、例えば画素
のビット数、前景色、背景色、線種、カレントポインタ
等である。
Here, the information necessary and sufficient for task processing includes, for example, the number of bits of pixels, foreground color, background color, line type, current pointer, and the like.

このように、それぞれタスクを割りあてられた複数のア
プリケーションソフトは、このタスクスイッチ機能によ
り1台のグラフィックコントローラを共同で利用して、
それぞれのフレームメモリに描画可能となる。
In this way, multiple application software each assigned a task can jointly use one graphics controller using this task switch function.
It becomes possible to draw in each frame memory.

ただし、フレームメモリ(5a) 、 (5b) 、 
(5c)を読み出して、CRT表示装置(7a) 、 
(7b) 、 (7c) ヘ出力する際のタイミング信
号は全て共通でよい。
However, frame memory (5a), (5b),
(5c) is read out, and the CRT display device (7a),
The timing signals for outputting to (7b) and (7c) may all be common.

なお、上記実施例ではそれぞれのアプリケーションソフ
トの表示を別々のCRT表示装置に行なわせたものを示
したが、それらのアプリケーションソフトの表示を同一
のCRT表示装置に、第3図に示すようなウィンドウを
用いて行なってもよい。
In the above embodiment, each application software is displayed on a separate CRT display device, but the application software can be displayed on the same CRT display device in a window like the one shown in FIG. It may also be done using

更に、上記実施例では第4図(a)に示すようなグラフ
ィックコントローラ (3)がホストCPU(1)から
タスクスイッチコマンドを受は取った時にタスクスイッ
チを行なうものを示したが、ホストCP U (1)か
らグラフィックコントローラ (3)に与える第4図(
b) に示すようなコマンド列ごとにタスク番号を与え
、グラフィックコントローラ(3)がそのたびにタスク
番号を調べて現行のタスク番号と異なる時のみタスクス
イッチを行なう用い方をしてもよい。
Furthermore, in the above embodiment, the graphic controller (3) as shown in FIG. 4(a) performs a task switch when it receives a task switch command from the host CPU (1), but the host CPU Figure 4 (1) gives the graphic controller (3)
b) A task number may be assigned to each command string as shown in (b), and the graphic controller (3) checks the task number each time and performs task switching only when it differs from the current task number.

また、上記実施例では複数のアプリケーションソフトが
同一ホストCPUで処理されている場合について説明し
たが、それぞれのアプリケーションソフトが同一システ
ムバスにつながる別々のホストCPUで処理されていて
もよく、上記実施例と同様の効果を奏する。
Further, in the above embodiment, a case has been described in which a plurality of application software are processed by the same host CPU, but each application software may be processed by separate host CPUs connected to the same system bus. It has the same effect as.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、グラフィックコントロ
ーラはマイクロプロセッサから送出される画像表示装置
の選択信号に基づいて、複数台ある画像表示装置を順次
選択すると同時に、選択された画像表示装置に表示する
画像の属性情報を各メモリ領域より順次選択してフレー
ムメモリへ記憶させる構成としたので、阜−のグラフィ
ックコントローラで複数種類の画像を複数の画像表示装
置に同時表示することが可能となり、そのため構成が簡
単で、低価格、小型化が可能な画像表示制御装置が実現
できる。
As described above, according to the present invention, the graphic controller sequentially selects a plurality of image display devices based on the image display device selection signal sent from the microprocessor, and at the same time displays images on the selected image display device. Since the configuration is such that image attribute information is sequentially selected from each memory area and stored in the frame memory, it is possible to simultaneously display multiple types of images on multiple image display devices using the graphics controller in the office. It is possible to realize an image display control device that is simple, inexpensive, and miniaturized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による画像表示制御装置を
示すブロック図、第2図は本実施例の動作を示すフロー
チャート、第3図はこの発明の他の実施例を示すCRT
画面上のウィンドウを示す図、第4図はこの発明の他の
実施例を示すコマンド列の図、第5図は従来の画像表示
制御装置を示すブロック図、第6図は従来の画像表示制
御装置を用いて複数のアプリケーションソフトを表示さ
せる装置を示すブロック図である。 図において、 (1)はホストCPU。 (3)はグラフィックコントローラ、 (3a)はタスクスイッチ装置、 (4)はタスクコントロールボックス、(5a)〜(5
c)はフレームメモリ、(7a) 〜(7c)はCRT
表示装置。 なお、図中、同一符号は同−又は相当部分を示す。
FIG. 1 is a block diagram showing an image display control device according to an embodiment of the present invention, FIG. 2 is a flowchart showing the operation of this embodiment, and FIG. 3 is a CRT showing another embodiment of the invention.
4 is a diagram showing a command sequence showing another embodiment of the present invention. FIG. 5 is a block diagram showing a conventional image display control device. FIG. 6 is a diagram showing a conventional image display control device. FIG. 2 is a block diagram showing a device that displays a plurality of application software using the device. In the figure, (1) is the host CPU. (3) is a graphic controller, (3a) is a task switch device, (4) is a task control box, (5a) to (5)
c) is frame memory, (7a) to (7c) are CRT
Display device. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims]  複数台の画像表示装置と、これら各画像表示装置に対
応するフレームメモリと、各画像表示装置に表示する画
像の属性情報を、各画像表示装置に対応したメモリ領域
に格納したメモリと、マイクロプロセッサから出力され
た領域選択情報に基づき上記メモリより該当メモリ領域
、フレームメモリ及び画像表示装置を選択すると共に、
属性情報に基づき表示画像情報を生成し、選択されたフ
レームメモリへ記憶させるグラフィックコントローラと
を備えたことを特徴とする画像表示制御装置。
A plurality of image display devices, a frame memory corresponding to each of these image display devices, a memory that stores attribute information of images to be displayed on each image display device in a memory area corresponding to each image display device, and a microprocessor. Selecting the corresponding memory area, frame memory, and image display device from the memory based on the area selection information output from the
An image display control device comprising: a graphics controller that generates display image information based on attribute information and stores it in a selected frame memory.
JP63106977A 1988-04-27 1988-04-27 Image display controller Pending JPH01276196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63106977A JPH01276196A (en) 1988-04-27 1988-04-27 Image display controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63106977A JPH01276196A (en) 1988-04-27 1988-04-27 Image display controller

Publications (1)

Publication Number Publication Date
JPH01276196A true JPH01276196A (en) 1989-11-06

Family

ID=14447344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63106977A Pending JPH01276196A (en) 1988-04-27 1988-04-27 Image display controller

Country Status (1)

Country Link
JP (1) JPH01276196A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330147U (en) * 1989-06-28 1991-03-25

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330147U (en) * 1989-06-28 1991-03-25

Similar Documents

Publication Publication Date Title
US5065343A (en) Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer
US5696540A (en) Display controller
EP0553549B1 (en) Architecture for transferring pixel streams
US5818434A (en) Method and apparatus for controlling image display
JPH01276196A (en) Image display controller
JP2530880B2 (en) Graphic display device
JP2508544B2 (en) Graphic display device
JPH0682267B2 (en) Display device
JPH0869368A (en) Image output device
JPH03235993A (en) Multiwindow display system
JPS61273675A (en) 3-dimensional address generating circuit
JPH036510B2 (en)
JPS61203487A (en) Image memory control system
JPH03196189A (en) Image signal processor
JPH0535243A (en) Image processor
JPS6224296A (en) Animation display unit
JPH05158450A (en) Display control device for scanning type display
JPH05143037A (en) Coordinate data processing circuit of cursor generator
JPH04252326A (en) Image synthesizing/display device containing plural frame buffers
JPH02154296A (en) Video image scrolling system
JPH01155429A (en) Multiwindow display system
JPH1011047A (en) Picture display controller
JPH06308927A (en) Display device
JPH04110998A (en) Display controller
JPS636684A (en) Multi-image control device