JPH01135142A - 受信データ検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は、固定局と複数移動局または移動局相互がＨＦ
（短波）回線によってデータ伝送を行う場合のダイバー
シティ受信の同期補正をビット単位で行う受信データ検
出方式に関するものである。

（従来の技術） 固定局と複数移動局または移動局相互間がＨＦ回線によ
ってデータ伝送を行う場合、従来はダイバーシティ受信
方式の受信側でその都度、時間。

場所などによってモニターした上で最適とみなした受信
系を選んで受信を行っているが、ＨＦ回線特有のフェー
ジング、マルチパルス等の雑音によって同期がずれ、同
期位相の補正を行っても同期のずれに追従する有効な方
法がないため誤りのデータが多く符号歪も大きいため、
連続して良品質のデータを受信することが困難であった
。

（発明の目的） 本発明の目的は、上述のような欠点を除くため、自動的
にＳ／Ｎの良好な受信系を選び、ＨＦ回線特有のフェー
ジング、マルチパル等の雑音による同期ずれや同期補正
の乱れを追従補正することにより連続して良好な回線品
質を確保した受信データ検出方式を提供することにある
。

（発明の構成と動作） 本発明は、ＨＦ回線によってデータ伝送を行う場合、受
信側の移動局が地理的にどのように散在していても、複
数波中の最適１波を選択して偏波面入射角・スペースダ
イバーシティの受信方式で常にビット単位に複数受信系
のＳ／Ｎを比較して良い方の受信系を選んでデータを出
力し、かつ良好な受信系側のビット同期追従補正を可能
にして、ビット誤り率を改善するとともにＨＦ回線で発
生するフェージング、マルチパス等による雑音障害を防
止し、しかも短時間の雑音発生に対しても有効なビット
同期の受信データを検出することを特徴とするものであ
る。しかもこの方式はいがなる変復調方式の受信装置に
も適用でき、特に広い地域の複数移動局に対して連続し
て良品質回線を確保してデータ受信が行われることを実
現したものである。

以下図面により本発明の詳細な説明する。

第１図は、本発明を適用しようとする固定局Ａと移動局
ＢＩ、Ｂ２　、Ｂ２・・・ＢｆｉがＨＦ帯の無線周波ｆ
＋、ｆｚ・・・ｆゎにてディジタルデータを送受信する
場合、第２図は移動局Ｂ、、Ｂ、、Ｂ、。

Ｂ４・・・Ｂ７が相互に同様の送受信を行う場合の通信
系の系統図である。

第３図は固定局あるいは移動局の送信側ハードウェア構
成例で、３１はコンピュータ又はテレタイプライタ等の
送信端末、３２は送信端末３１がらのディジタル符号を
無線周波で送信するための変調器（ＭＯＤ）で、送信機
ＴＸ、アンテナ３３により送信される。通常ＦＳＸ　（
周波数偏移）又はＰＳＫ（位相偏移）変調方式が採用さ
れ、かつ、伝送路途中での混信、マルチパス、フェージ
ング等による影響を避けるために、伝送帯域内に１チャ
ネル当りの変調速度が１０（１〜１５０　ｂｐｓ（ｂｉ
ｔ／ｓ）程度の複数のサブチャネルを設ける。

第４図は受信系の系統図で、（１）は１台のアンテナ４
１と受信機ＲＸで受信する場合、（２）は本発明を適用
する２系統のアンテナ４４．４５と受信機ＲＸ、。

ＲＸ２を設けた偏波面入射角・スペースダイバーシティ
受信方式によるブロック図である。（１）の４２は受信
信号を復調検波する復調器（ＤＥＭ）　、４３はコンピ
ュータ、プリンタ等の受信端末である。

（２）の受信機ＲＸ、、ＲＸ２の出力は、復調器（ＤＥ
Ｍ）４６に入力される。この場合、ＲＸ、とＲＸ。

のどちらの受信系が良好かを受信データのビット単位に
Ｓ／Ｎを比較検出して受信系を切替え、受信端末４７へ
出力する。データ伝送の変復調方式には各種の方式があ
るが、以下ＦＳＫ方式の場合について説明する。

第５図は、本発明の第１の実施例として第４図（２）の
復調器４６の篩細を示すもので、無線周波ｆｌ＋ｆ２・
・・ｆアのそれぞれの伝送帯域の中にサブチャネルを１
チヤネルだけ割当てられた場合のダイバーシティ受信方
式によるＦＳＫ変調波の受信復調検波回路の構成例図を
示す。アンテナ５１と受信機ＲＸ、に接続されたサブチ
ャネルＣＨＩの復調部、アンテナ５２と受信機ＲＸ、に
接続されたサブチャネルＣＨ２１の復調部、及び２つの
受信系ＲＸ、、ＲＸ２に共通な同期回路部から構成され
ている。

第７図は、本発明の第２の実施例として第４図（２）の
復調器４６の詳細を示すもので、第６図に示す伝送帯域
Δｆの中に複数のサブチャネルＣＨＩ（ｆ＋。）〜ＣＨ
ｎ（ｆａｎ）を配置し、各サブチャネルごとに１００〜
１５０ｂｐｓのＦＳＫ変調されたマルチチャネルのデー
タを受信復調するための受信復調検波回路の構成例図で
ある。

第８図はＦＳＸ変調波のサブチャネル当りの信号スペク
トラムで、縦軸はレベルの高さを示し、ｆｏＩｍはマー
ク周波数、ｆ０１８はスペース周波数である。入力され
る２進ディジタル信号によって変調器はマーク、スペー
スの周波数に変換して変調信号を作り出ず。ｆｏＩ　は
ｆ。−とｆｔＮ’Ｊの中心周波数で、受信側のＳ／Ｎが
悪化すればｆｏｌ□とｆ。Ｉｓ共通の雑音領域にあるｆ
。１成分が増加し、スペクトラムは第８図の（１）から
（２）のように変化する。従って受信側ではＳ／Ｎの判
定にｆｏｏ、とｆ。＋ｓの信号成分（Ｓ）とｆ。１の雑
音成分（Ｎ）の差を積分しＳ／Ｎ信号として用いる。こ
のＳ／Ｎ信号によりビット単位のダイバーシティ切替及
びビット同期補正を行うか否かの同期制御を行う。但し
、雑音による誤動作を防止するためＳ／Ｎ信号の値が一
定値以上のときのみビット同期補正をするものとする。

本発明の第１の実施例として伝送帯域Δｆの中にサブチ
ャネルとして１チヤネルのみを設定した低速ＦＳＫデー
タ伝送の受信装置の構成と動作を第５図によって詳しく
説明する。

第５図の受信機ＲＸ、にはＣＨＩの１チヤネルの復調検
波回路が接続されており、ダイバーシティ受信のもう一
方の受信機ＲＸ２にはＣＨ２１の１チヤネルの復調検波
回路が接続されている。ＣＨ２１の復調検波回路はＣＨ
Ｉと同様の回路構成を有するので詳細図は省略する。Ｒ
Ｘ、受信系の５３は共通増幅器、５４，５５．５６はそ
れぞれマーク周波数ｆｉｌ□、中心周波数ｆ０１．スペ
ース周波数ｆ。、Ｓの各成分を取り出す帯域フィルタで
ある。伝送帯域Δｆの中に１チヤネルのみの低速データ
伝送の場合、ＨＦ回線のフェージング幅を考え中心周波
数ｆ０１に対し一例として±２００Ｈｚ程度のシフト幅
でマーク周波数ｆ０１１１＋　スペース周波数ｆｕｒｓ
が設定される。

この場合のマーク周波数ｆｏｌ□、スペース周波数ｆＯ
Ｉ＠を取り出す帯域フィルタの帯域幅Δｆｍ、Δｆｓは
、それぞれ約５０〜７５Ｈｚ程度にとる。５７，５８．
５９は増幅器、５０１，５０２，５０３はダイオード検
波器で、ここで入力は直流成分に変換され、それぞれマ
ーク信号、中心周波数成分、スペース信号の検波出力が
得られる。５０４は差動増幅器で、マーク、スペース信
号成分を取り出し増幅器５０５を経て積分器５０６に送
られ、ここで信号成分を１ビットずつ積分する。５０７
はサンプリング回路で、積分器５０６からの信号を検出
する役目をもっている。また５０８はマーク、スペース
両信号ｆｏ＋ｍ、ｆｏ＋ｓの加算器で、この加算器５０
８の出力（信号成分）と中心周波数ｆ。１のダイオード
検波器５０２の出力（雑音成分）との差を加算器５０９
でとり、これをＳ／Ｎ信号成分として増幅器５１０にて
増幅後、積分器５１１にて１ビットずつのＳ／Ｎ信号を
積分し、サンプリング回路５１２によってＳ／Ｎ信号を
取り出す。

５１３は比較回路で、サンプリング回路５１２からのＲ
Ｘ　１受信系ＣＨＩ　（７）Ｓ／Ｎ信号と、ＲＸ２受信
系ＣＨ２１のＳ／Ｎ信号を比較して良い方の受信系を選
択し、切替器５１４にＳ／Ｎの良い方の受信系のデータ
出力をビット単位に切替信号として出力する。このよう
にビット単位のＳ／Ｎ信号を比較して受信系を切替える
ダイバーシティの受信方式が実現できる。

ＲＸ　Ｉ、　ＲＸ　２両受信系に共通して設けられた１
つの同期回路には、水晶発振器５１６３分周器５１７．
タイミングパルス発生器５１８と、ＲＸ　を受信系のＣ
Ｈｌのサンプリング回路５０７の出力を受けて微分する
微分回路５１５、ＲＸ２受信系のＣＨ２１の同様のサン
プリング回路の出力を受けて微分する微分回路５２０、
及びそれぞれの微分回路５１５，５２０　カら得られる
変換点パルス１．２のいずれかを選ぶ切替器５１９があ
り、選ばれた変換点パルスがタイミングパルス発生器５
１８を動作させてクエンチパルスＣＫＬＣＫ２１及びサ
ンプリングパルスＣＫ２．　ＣＫ２２を取り出す。この
クエンチパルスＣＫ２．　ＣＫ２１及びサンプリングパ
ルスＣＫ２．　ＣＫ２２はそれぞれＣＨＬ　ＣＨ２１の
積分器、サンプリング回路に供給される。

次に本発明の第２の実施例として、第６図の伝送帯域Δ
ｆの中に複数のサブチャネルＣＨＩ　（ｆ、、）〜ＣＨ
ｎ（ｆ＋７）を配置しサブチャネル毎に復調検波回路を
もつ低速ＦＳＸデータ伝送の受信装置を第７図によって
詳しく説明する。第７図の受信機ＲｘＩには受信データ
をサブチャネル毎に分配する分配器７２１を介してＣＨ
Ｉ〜ＣＨｎの各サブチャネルの復調検波回路が分岐接続
されており、ダイバーシティ受信のもう一方の受信機Ｒ
Ｘ２には同様に分配器７２２を介してＣＨ２１〜ＣＨ２
ｎの各サブチャネルの復調検波回路が分岐接続されてい
る。

各サブチャネルの復調検波回路の構成と動作は、第５図
の第１の実施例の場合と同様であるが、ＲＸ、、ＲＸ２
の両受信系のＳ／Ｎ信号によるダイバーシティ判定は、
それぞれの受信系のサブチャネルの内１つのサブチャネ
ル、例えばＣＨＩとＣＨ２１を選び受信データのビット
単位でＳ／Ｎ信号を比較回路７１３で比較し、良い方の
受信系を選択し切替器７１４で切替えて出力信号を取り
出している。

サブチャネルの設定として例えば伝送帯域Δｆ＝３　ｋ
Ｈｚの中に１１０Ｈｚ間隔で１６チヤネル（ｎ　＝　１
５）のサブチャネルを設けるときは、各サブチャネルの
中心周波数ｆ１１１（但しｎ　＝　Ｏ〜１５）に対して
±４５．５Ｈｚのシフト幅でマーク、スペース周波数が
決められ、これらの帯域フィルタ７４，７５．７６の帯
域幅はそれぞれ約ｆ１．．±１０Ｈｚ程度にとる。

ＣＨＩ、ＣＨ２１の積分器、サンプリング回路に供給す
るクエンチパルスＣＫＬ　ＣＫ２１及びサンプリングパ
ルスＣＫ２．　ＣＫ２２は、第５図の場合と同様に微分
回路７１５，７２０　、切替器７１９及び水晶発振器７
１６、分周器７１７．タイミングパルス発生器７１８か
らなる同期回路部分からとり出される。７２３，７２４
はＣＨ１〜ＣＨｎ及びＣＨ２１〜ＣＨ２ｎのサブチャネ
ル毎に復調検波されたディジタル信号を切替器７１４に
並直列変換して出力するための符号処理回路である。

第９図は、第５図及び第７図の実施例についての受信デ
ータのタイムチャートであるが、動作はいずれの実施例
の場合も同じなので第５図の場合について説明する。図
中の（１）と（２）は２つの受信系ＲＸＬＲＸ、で同時
にそれぞれ受信したサブチャネルの復調検波出力波形で
（１）はＲＸ、受信系の差動増幅器５０４の出力、（２
）はＲＸ２受信系の同様の回路出力で１ビット長をＴと
すればサブチャネル当りのシンボルレートが７５ｂｐｓ
の場合Ｔ＝１／７５＝１３．３ｍｓ　（５０ｂｐｓでは
２０ｍ５）　　となる。（３）はＲＸ、受信系の受信デ
ータを積分器５０６で積分した後の波形、（４）はＳ／
Ｎ信号を積分器５１１で積分した後の波形である。また
（７）、　（８）はＲＸ、受信系の同じ積分器の出力波
形である。この積分時間及び（３）の積分結果からデー
タの“１”、“０”をサンプルトリガするクロックにつ
いてはＲＸ、、ＲＸ２の受信系毎にビット単位で同期が
とれていることが本発明の重要な特徴の一つである。す
なわち（５）は１ビット当りの積分時間を決定するため
のクエンチパルスＣＫＩで、（６）は１ビット毎に“１
″、“０″の符号検出またはＳ／Ｎを判定するために用
いるサンプリングパルスＣＫ２である。なおＲＸ、受信
系ではＣＫＩはＣＫ２１、ＣＫ２はＣＫ２２に相当する
。

（９）はサンプリング回路５０７から取出されたＲ　Ｘ
　＋受信系のＣＨＩのデータ信号波形で、出力データと
して切替器５１４に入力されると同時に同期補正に用い
るために微分回路５１５に入力される。０口）は微分回
路５１５から得られた変換点パルス１の波形であり切替
器５１９に入力される。ＲＸ、受信系もＲＸ、受信系と
同様にしてＣＨ２１のデータ信号の積分器出力波形（７
）がサンプリング回路を経て（９）に相当する波形とな
ってＣＨ２１データとして切替器５１４に入力されると
当時に微分回路５２０にも人力され、００）の波形に相
当する変換点パルス２を取出して切替器５１９に入力さ
れる。切替器５１９で選ばれたＳ／Ｎの良い方の変換点
パルスは前に説明したように同期回路のタイミングパル
ス発生器５１８を作動させクエンチパルスＣＫＬ　ＣＫ
２１とサンプリングパルスＣＫ２．　ＣＫ２２を作り出
す。すなわち受信した検波出力データ信号（９）からビ
ットの変換点を抽出し、第９図（５）のクエンチパルス
ＣＫＩ　と（６）のサンプリングパルスＣＫ２の位相補
正を常時ＲχＩ、ＲＸ２の受信系毎に実施するもので、
第５図のＣＫｌ、　ＣＫ２．　ＣＫ２Ｌ　　ＣＫ２２が
これに相当する。ＲＸ１とＲＸ２のどちらのビットを採
用するかは、前述のように両受信系のＳ／Ｎ信号を比較
回路５１３で判定し、その結果の切替選択信号にてビッ
ト毎に切替器５１４を作動させ、どちらかの受信系のデ
ータ信号を出力させる。これらをさらに詳しく次に説明
する。

第９図の（４）と（８）で示した各受信系のＳ／Ｎ積分
出力をサンプリング回路５１２でサンプリングクロック
のタイミングでサンプリングして出力させ、Ｓ／Ｎ比較
回路５１３で比較判定し、その良好な方の受信系の出力
を選択出力とするための切替信号を切替器５１４に送る
。一方微分回路５１５，５２０からの変換点パルスによ
るクロック系の位相修正も、ビット毎にＳ／Ｎの良好な
系によってビット同期が行われるように、切替器５１９
においてＳ／Ｎ良好な系の変換点パルスを選択出力して
ビット位相補正が行われる。このようにＲＸ、、ＲＸ２
の両受信系に共通する１つのビット同期回路を設けてダ
イバーシティ受信によってビット単位に出力を切替えて
も、ビット幅の差は小さく符号歪も少ないため、回路構
成上きわめて経済的である。

次に、本発明の大きな特徴であるビット同期補正につい
て説明する。

本発明のビット同期補正は、受信入力信号を復調検波し
た後のデータ符号を微分回路を通すことによって、デー
タが“１”から“Ｏ″、又は“０″から１”に変わるの
際の変換点（ビットの区切り）パルスを抽出し、その変
換点パルスを基準として受信側のクロックパルスの位相
補正を行うという方法を提供するものである。

受信側のクロックパルスは原振の水晶発振器５１６の出
力を分周器５１７で分周して得られる。例えば、サブチ
ャネルの伝送速度が７５ｂｐｓの場合は７５）１ｚ（周
期Ｔ　＝１／７５＝１３．３ｍ５）　、５０ｂｐｓの場
合は５０Ｈｚ（Ｔ＝２０ｍｓ）である。このクロックパ
ルスは、最終的には前述の積分時間を決定するクエンチ
パルスＣＫＬ　ＣＫ２Ｌ、及びデータとＳ／Ｎ信号をサ
ンプル検出する（１，０の判定）サンプリングパルスＣ
Ｋ２．　ＣＫ２２となり、その位相タイミングは変換点
パルスによりビット毎に補正される。

また変換点パルスと受信側の同期用クロックの進み、遅
れの位相関係が大きくずれている場合と僅かの場合があ
るが、前者の場合には粗調補正、すなわち受信側の同期
用クロックの引込み幅（又は補正幅）を大きくシ（本発
明では例として１変換点パルスで７５ｂｐｓＯ時０．８
３３ｍ５．５０ｂｐｓの時１．２５ｍｓの補正）、後者
の場合には逆に微調補正ずなわち補正幅を小さく（粗調
時の１７２４すなわち７５ｂｐｓで０．０５２　ｍｓ　
、５０ｂｐｓで０．０７８ｍ５の補正幅）する。

従って、受信側の同期用クロック（７５ｂｐｓでは７５
Ｈｚ、５Ｑｂｐｓでは５０Ｈｚ　）に対して、受信デー
タ符号から抽出した変換点パルスの位相が進んでいるか
、遅れているかを判定すると同時にこの位相進み／遅れ
幅がどの程度か（粗調領域か微調領域か）によって以後
の位相補正処理が行われる。

第１０図は、同期用クロックに対し、変換点パルスがど
のような条件にあるかによって、位相補正の同期用クロ
ックの処理方法をまとめたものである。このように粗調
／微調の切替は、ある時は補正速度を上げ、またある時
は補正速度を減少させて位相遅れ／進の補正を行うこと
により常に早く正確なタイミングで受信データ検出を実
施することができる。

またＳ／Ｎが悪く雑音成分が大きい時、雑音の変換点が
抽出されて位相補正を行うという誤動作を防止するため
、Ｓ／Ｎが規定値以下のときは位相補正が行われないよ
うに設定されている。

通常は、最初に受信データが入力すると粗調動作によっ
て速く位相補正を行い、−旦同期引込みがある程度行わ
れると以後は微調動作による安定した同期補正になる。

またこのように安定した位相補正を行うために、粗調同
期補正については受信データからの変換点パルスが１〜
２個程度到来してもずくに微調から粗調動作に移らない
で微調動作を続け、いくつか連続して粗調用の変換点パ
ルスが来た時のみ粗調動作を始め、微調引込みの領域ま
で追い込んでいくように考慮されている。

以下受信データ伝送速度が７５ｂｐｓΦ場合について説
明する。但しく　）内は５０ｂｐｓの場合の数値を示す
。

第１１図は、受信データ符号と受信側の同期用クロック
の位相のずれと補正について説明するだめのタイムチャ
ートを示す。（１１）はサンプリング回路５０７または
７０７の出力で、到来受信データ符号が〔ｏ　１０１１
０１０・・・〕の場合の符号配列である。（１２）はこ
れを微分回路５１５，５２０　、または７１５゜７２０
で微分した後のビットの変換点パルスＰ、〜Ｐ６である
。　（１３）、（１４）、（１５）は同期用クロック周
波数に対して、（１３）は変換点パルスがｔ、だけ進ん
でいる場合、（１４）は位相の遅れ、進みが理想的に０
０時、（１５）は変換点パルスがｔ２だけ遅れているこ
とを示すものである。また、Ａ、Ｂ、Ｃは変換点パルス
Ｐ３に対して、同期用クロ・ツクの位相のずれがどのス
リット（領域）にあるかを示すもので、Ｂは微調領域、
Ａ、　　Ｃは粗調領域と判定して以後の位相補正が行わ
れる。第１１図の例では（１３）は微調引込み、（１５
）は粗鋼引込みとなる。

第１２図は、第５図及び第７図のタイミングパルス発生
器５１８及び７１８のさらに詳しいブロック図で、本発
明による位相補正の動作を説明するための回路ブロック
図を示す。

第１２図の１２１はタイミングパルスを作り出すための
原振の水晶発振器で、（第５図の５１６、第７図の７１
６に相当）　２４５７．６ｋＨｚ（１６３８，４ｋＨｚ
）を発振し分周器１２２によってタイミングパルスを作
り出し最終のビット同期の安定度を確保する。分周器１
２２は１／２’　＝　１／１２８分周をし■のクロック
周波数は２４５７．６　Ｘ　１／２７＝　１９．２ｋＨ
ｚ　（１２，８ｋＨｚ）となる。切替器１２４、は■の
繰り返しクロックパルスが次の分周器１２５に入力する
際に、微調補正の進み検出の場合にはクロックパルスを
１個付加する制御をし、又微調補正の遅れ検出の場合に
はクロックパルスを１個消去する制御をして出力する。

このようにすれば次の分周器１２５以後のクロックパル
スの位相が前者の場合には進み、後者の場合には遅れる
。

（これは第１３図、第１５図のタイムチャートでさらに
詳しく説明する） １２５は１／２４の分周器で、■では１９．２ｋＨｚＸ
１／２’−１，２ｋ）ｌｚ（８００１１ｚ）の繰り返し
周波数となる。切替器１２６は、切替器１２４と同様に
クロックパルスを１個付加したり消去したりする機能を
もつ粗調用の回路である。

即ち、補正するためのパルス付加あるいは消去を、繰り
返し周波数の高い領域でする場合と低い領域でする場合
では最終の同期用クロックの位相補正の幅が異なり、前
者は補正幅の少ない微調補正、後者は補正幅の大きい粗
調補正となる。１２７は最終の７５ｂｐｓ　（５０ｂｐ
ｓ）ビットタイミングパルスを作り出すための分周器で
、１７２４分周され、■にはビット同期補正するための
同期用クロック７５Ｈｚ（５０Ｈｚ）が出力される。

一方、ライン■からはＳ／Ｎ検出後、規定値以上の良好
時のみ変換点パルスが到来し、進み検出回路１２８．遅
れ検出回路１２９に入力し、■のラインから入力される
同期用クロックとの位相関係を判定する。すなわち、第
１１図（１３）　、　（１５）で示した位相の進み、遅
れのどちらの条件にあるかを判定するもので、（１３）
の条件では進み検出回路１２８が作動し、パルス付加回
路１２０１により１パルスを付加して以後の分周器のク
ロックパルスの位相を進ませる。また、第１１図（１５
）の条件では遅れ検出回路１２９が作動し、パルス消去
回路１２０２により１パルスを消去し、以後の分周器の
クロック周波数の位相を遅らせる。付加回路１２０１．
消去回路１２０２の出力は切替器１２３で、粗調／微調
判定回路１２０８からの■のラインを介して入力される
制御信号によって、微調の場合は切替器１２４を経て分
周器１２５へ、粗調の場合は切替器１２６を経て分周器
１２７へ入力される。

次に粗調／微調の判定について説明する。１２０３〜１
２０８は、その判定を行うための回路構成で、変換点パ
ルスはライン■を経て、オールカウンタ１２０５、■粗
調スリット１２０３およびＯ粗調スリット１２０４に入
力される。同時にライン■を経て入力される同期用クロ
ック７５Ｈｚ　（５０Ｈｚ）とつき合わせて第１１図で
説明したように変換点パルスＰ３がＡのスリットにある
場合には■粗調スリット１２０３を、Ｃのスリットにあ
る場合にはｅ粗調スリッ）　１２０４を通過してそれぞ
れスリットカウンタ１２０６．１２０７に入力される。

オールカウンタ１２０５、スリットカウンタ１２０６．
１２０７では、各々予めカウンタに設定しである数まで
カウントされた時に制御信号として■。

■、■のラインを経て粗調／微調判定回路１２０８に出
力され、粗調／微調のいずれに該当するかを判定する。

従って、同期用クロック７５Ｈｚ　（５０Ｈｚ）に対し
て変換点パルスＰ３がいかなる位置にあってもオールカ
ウンタ１２０５はカウント作動をし、また第１１図Ａの
位置に変換点パルスＰ３があればスリットカウンタ１２
０６が、Ｃの位置にあればスリットカウンタ１２０７が
カウント作動する。この２つのスリットカウンタ１２０
６、または１２０７のカウント数が多いと粗調判定とな
り、受信した変換点パルスに対して受信クロック７５Ｈ
ｚ　（５０Ｈｚ）の位相を大幅に進ませるか、遅らせる
動作を行う。２つのスリットカウンタで同じ数だけ変換
点パルスをカウントした時は直ちに制御信号が出てオー
ルカウンタをリセットするため変換点パルスがＢの位置
に集中してこない限り微調とはならない。また、Ａ、Ｃ
のスリットに変換点パルスが１〜２個程度の時は２つの
スリットカウンタから制御信号が出ないように設定され
ている。すなわち、１度微ｍｌ　ｆＪ域に入り込むとオ
ールカウンタの出力のみがセットされ、それによって粗
調／微調判定回路１２０８により３つのカウンタ１２０
５〜１２０７が再びリセットされるため、微調の進み／
遅れ判定のみで位相補正され安定領域に入る。

以上のような位相補正を行えば、データ受信開始時には
同期引込みが速くなされ、また混信等による１〜２ビッ
トの誤った受信データの変換点パルスでは簡単に粗調作
動をして大幅な同期補正を行うことはない。また、連続
データ受信の状態では、微調作動は安定領域の内で微調
の進み遅れ補正を行い、常に正しいデータを出力するこ
とができる。これらの動作が同期補正されたクエンチパ
ルスＣＫＬ　ＣＫ２１及びサンプリングパルスＣＫ２゜
ＣＫ２２により正しいタイミングで実行される。

次に具体的なビット同期補正の方法を説明する。

第１３図は、第１１図（１５）の遅れ検出がなされた場
合で位相補正を粗調する時の動作を説明するタイムチャ
ートで、１ビット分だけを拡大して示しである。すなわ
ち第１１図の受信側の同期用クロック（１５）に対し受
信データ符号の変換点パルスＰ３が遅れている場合の同
期引込みによる粗調補正について説明する。第１３図（
２１−１）は補正前の同期用クロックパルス７５Ｈｚ　
（５０Ｈｚ）で繰り返し周期Ｔは、Ｔ＝　１３．３ｍｓ
　（２０ｍｓ）となる。（２１−２）は（２１−１）を
πラジアン位相を反転した７５Ｈｚ　（５０Ｈｚ）のク
ロックパルスで、周期Ｔは（２１−１）と等しく　１３
．３ｍｓである。第１２図の回路ブロック図では最終の
分周器１２７の出力である。第１２図■のラインは、（
２１−１）　、　（２１−２）の両方のクロックパルス
が、進み検出回路１２８．遅れ検出回路１２９に入力す
るように接続され、受信データ符号を微分波形成形して
得られる変換点パルス（２２）の■との位相関係を判別
して進み、遅れ検出のいずれかを決定する。第１３図の
例では変換点パルス■の点で（２３）に示すように遅れ
検出回路１２９が立上る。

第１４図は、第１２図の遅れ検出回路１２９と、消去回
路１２０２の部分の動作を説明するための回路構成図で
（２２）の変換点パルス■と同期用クロックパルス（２
１−１）　、　（２１−２）から遅れ検出器１４１によ
って出力波形（２３）が得られ、（２４）とのＮＡＮＤ
回路１４２の出力Ｏのラインには、そのＮＡＮＤ出力Ｃ
１″と“１″で“Ｏ”）がＤタイプの１パルス発生器１
４３に入力される。ここで第１３図（２４）は、説明を
わかりやすくするために示した（２１−１）と同じ７５
Ｈｚ　（５０Ｈｚ）のクロックパルスである。

一方、第１２図の水晶発振器１２１５分周器１２２．１
２５によって作られたタイミングクロックパルス６００
Ｈｚ　（４００Ｈｚ）をさらにπ／２ラジアン位相を遅
らせた第１３図（２５）のクロックパルス６００Ｈｚ　
（４００Ｈｚ）　−π／２を○のラインへ入力すると、
第１３図（２６）のタイムチャートで示したように１パ
ルスが発生し■のラインに出力する。このパルス幅は（
２５）のクロックパルス幅と等しく、１／６００　’ｉ
１．６７ｍ５（１／４００′：２．５ｍ５）である。こ
の１パルスは、■′のラインを経て遅れ検出器１４１に
人力されリセットされる。

■のラインには分周器１２５で分周して作り出されたタ
イミングクロックパルス（２７−１）が入力され、これ
を（２６）の１パルスとＡＮＤ回路１４４でＡＮＤをと
って、（２７−２）で示すように（２７−１）のａの１
パルスを消去した（２７−１）のクロックパルス１２０
０Ｈｚ（８００Ｈｚ）が■のラインに出力され切替器１
２３に人力される。以上が第１２図の遅検出回路１２９
．消去回路１２０２の機能である。

■の出力（２７−２）が切替器１２３を経て粗調制御の
ラインへ出力され、切替器１２６を通して波形（２７−
１）に示すａの１パルスだけ消去された波形（２７−’
２）１２００Ｈｚ　（８００Ｈｚ　）によって以後の分
周を行い分周器・１２７テ分周しテ（２８）（７）６０
０Ｈ２（’４００Ｈｚ）、　（２９）（７）　３００ｔ
ｌｚ　（２００１（ｚ）　、　（３０）の１５０Ｈｚ　
（１００Ｈｚ）を順次作り出し、最終的に、（３１）に
示す補正後の同期用クロックパルス７５Ｈｚ　（５０）
ｉｚ）が得られる。

すなわち第１３図の（２１−１）と（３１）の波形を比
較すると判るように、（２２）の変換点パルス■により
（２１−１）の位相をｔ２１だけ遅らせることができる
。ｔ２１は粗調の場合、０．８３３ｍ５　（１，２５ｍ
５）となる。すなわち１つの変換点パルスで粗調時は０
．８３３ｍ５　（１，２５ｍ５）の遅れ又は進みの補正
を行うことが出来る。

次に第１５図は、第１１図（１３）の進み検出がなされ
た時第１２図の回路によって微調による位相進みの補正
を行う場合のタイムチャートで、１ビット分だけ拡大し
て示しである。すなわち第１１図の受信側の同期用のク
ロック（１３）に対して受信データ符号の変換点パルス
Ｐ３が進んでいる場合の同期引込みによる微調補正につ
いて説明する。第１５図（４１）は補正前の同期用クロ
ックパルスで、繰り返し周期Ｔは、Ｔ＝１３．３ｍｓ　
（２０ｍｓ）となる。第１２図の回路ブロック図ではラ
イン■のクロック波形である。（４２）の■は第１２図
■のラインの受信データ符号による変換点パルスで、そ
の変換点パルス■と（４１）の同期用クロックの位相条
件を検出すると、ディジタル符号で両方とも“１″であ
るから進み検出回路１２８が動作し第１５図（４３）の
タイムチャートで示すように立上る。（４４）は同期用
クロック（４１）をπラジアンだけ位相をずらしたクロ
ックであり、後に記述するように１パルス発生の条件ク
ロックとして用いる。第１５図の（４５）〜（５１）の
タイムチャートは、説明をわかりやすくするために（４
１）〜（４４）の場合より時間軸の範囲を拡大して記述
しである。（４５）は３８．４ｋＨｚ（２５，６ｋＨｚ
）の繰り返しクロックで、第１２図の水晶発振器１２１
で発振させた２４５７．６ｋＨｚ　（１６３８，４ｋＨ
ｚ）の出力を分周器１２２によって分周して得られたク
ロック周波数である。これをさらに同じ分周器１２２で
２分周して（４６）の１９．２（１２，８）ｋＨｚが得
られる。（４７）は（４６）をπ／２ラジアン位相を遅
らせたクロックで１９．２（１２，８）ｋＨｚ　−π／
２となる。

第１６図は、第１２図の進検出回路１２８．付加回路１
２０ｆの部分の動作を説明するための回路構成図である
。進検出器１６１の入力には変換点パルス（４２）と同
期用の７５Ｈｚのクロック（４２）が入力され、両者の
位相条件を判断して変換点パルス■の時点で、進検出器
１６１が作動し、その出力には第１５図（４３）で示す
出力波形が得られる。この出力（４３）と（４４）の７
５Ｈｚ（５０）１ｚ）　−ｒｃクロックをＮＡＮＤ回路
１６２（“１＃と“１″で出力“０”）に入力すると、
その出力■のラインに第１６図で矢印で示すクロック波
形が現れ、Ｄタイ１フ９９１フ０９１回路からなる１パ
ルス発生器１６３のＤ入力となる。１パルス発生器１６
３の入力Ｃに第１５図（４７）の１９．２ｋｌｌｚ　（
１２，８ｋＨｚ）　−ｒｃ　／２のクロックが入力され
ると、出力■には第１５図の（４８）に示すパルス幅１
／１９．２（１２，８）ｋ）１ｚ＃０．０５２（０，０
７８）　ｍｓの１パルスが得られる。進み検出器１６１
は、１パルス発生器１６３のＱ出力からライン■に出力
される（４８）と逆位相のパルスが出力し、リセットラ
イン■“を経て元の状態にリセットされる。ライン■に
出力される１パルス（４８）と、１９．２（１２，８）
ｋ）Ｉｚのクロック（４６）をＥＸＣＬＵＳＴＶＥ　Ｎ
ＯＲ回路１６４（真理値表では入力が“１”、“１”又
はθ″、“Ｏ”のとき出力が“０”、入力が“ド、“０
”又は“０″、“１″のとき出力が“ｌ”）を通すと１
パルス発生の前後で第１５図（４９）ｂ、ｃに示すよう
に１パルスが付加されたクロックが得られる。これが第
１６図■のラインへ出力され、切替器１２３．１２４を
経て以後の分周器１２５゜１２７のクロックの位相補正
が行われる。即ち第１５図（４９）のｂクロック以後の
位相が進む。これが第１５図（５０）、　（５１）、（
５２）及び（５３）のタイムチャート波形である。但し
、（５２）　、　（５３）の横軸の時間間隔は（４１）
〜（４４）と等しい割合のタイムチャートである。（５
３）は補正後の同期用クロック７５Ｈｚ　（５０Ｈｚ）
で、補正前の（４１）に比べて１つの変換点パルス■に
よってｔ＋＋　＝０．０５２　ｍｓ　（０，０７８ｍｓ
）の同期引込みをして位相の進み補正がなさている。こ
の補正後のクロックパルスによってサンプリングパルス
ＣＫ２．　ＣＫ２２、クエンチパルスＣＫｌ、　ＣＫ２
１の位相タイミングが決定される。

第１４図、第１６図の１パルス発生の出力は、第１２図
の切替器１２３に入力されるが、ここで補正幅の大きい
時すなわち粗調の時は切替器１２６を経て分周器１２７
に入力し、補正幅の小さい時すなわち微調の時は切替器
１２４を経て分周器１２５に入力される。本例では粗調
時は６００　（４００）　Ｈｚ、微調時は９．６（６，
４ｋＨｚ）のクロックパルスの位相を補正することによ
って同期用クロックパルス７５Ｈｚ　（５０Ｈｚ）が補
正され正常な受信データが得られる。

以上遅れ検出による粗調の場合と、進み検出による微調
の場合の２つの実施例について詳しく説明したように、
本発明は受信装置の内部の同期用クロックパルスを、受
信データから取り出した変換点パルスと、ビット毎に相
互の位相関係を比較し、第１１図のスリット幅Ａ、Ｂ、
Ｃのいずれであるかを検出して進み／遅れ及びずれ幅を
同時に判定し、かつ、ずれ幅を粗調／微調の２段階に分
けて補正することを最大の特徴とした受信データ検出方
式である。

本発明のビット同期補正の方法は、本例ではＦＳＫの変
復調方式で説明したが、他のいかなる変復調方式でも復
調検波後に本発明を採用することができ、ＨＦ回線のよ
うに回線品質の悪い無線回線を用いても特に受信開始時
には比較的早く同期引込みができ、かつ受信途中では微
調作動による同期補正を続けることにより安定した受信
データ検出が可能である。またＳ／Ｎ信号検出制御を設
けであるため雑音によるビット同期補正の誤動作もない
。しかも複数の受信系をもつダイバーシティ受信の場合
でも１つのビット同期回路を切替えて共通使用出来るた
め、回路構成も経済的で、かつ最終出力の符号歪も少な
くすることができる。

（発明の効果） 本発明によれば、特に移動速度の早い航空機あるいは遠
距離に散在する船舶を含む移動体が、固定局からの一方
的に連続して複数の周波数で送信されるデータを受信す
る際に、最小の受信設備で良品質の無線伝送回線を構成
することが可能であす、また時々刻々受信電界が変化す
るため連続して良好な受信が困難であった従来の無線回
線の受信品質を大幅に改善すること、送受信設備を簡単
にすること、伝送効率を改善したこと等は本発明の著し
い効果である。

【図面の簡単な説明】

第１図は本発明を実施した固定局と移動局の通信系統図
、第２図は本発明を実施した移動局相互の通信系統図、
第３図は送信系の構成図、第４図は受信系の構成図、第
５図は本発明の第１の実施例である復調検波回路概要図
、第６図は複数サブチャネルを有する変調信号スペクト
ラム何回、第７図は本発明の第２の実施例である複数サ
ブチャネルの受信装置の復調検波回路概要図、第８図は
ＦＳＸ変調波の信号スペクトラム別図、第９図は第５図
の概要図における各部のタイムチャート、第１０図は本
発明による同期位相補正処理の判断図、第１１図は本発
明の詳細な説明するための受信データと同期用クロック
のタイムチャート、第１２図は本発明の位相補正の方法
を説明する回路ブロック図、第１３図は本発明による遅
れ位相の補正を説明するためのタイムチャート、第１４
圓は第１３図の遅れ位相の補正方法を説明するための回
路ブロック図、第１５図は本発明による進み位相の補正
を説明するためのタイムチャート、第１６図は第１５図
の進み位相の補正方法を説明するための回路ブロック図
である。 Ａ・・・固定局、　Ｂ、〜Ｂ１１・・・移動局、ｆ、、
ｆ２〜ｆＩ。 ・・・送信周波数、　ＴＸ・・・送信機、　ＲＸ、ＲＸ
、。 ＲＸ２・・・受信機、　Δｆ・・・伝送帯域幅、ｆｌｏ
〜ｆｌ、ｌ・・・サブチャネル周波数、Ａ、　Ｂ、　Ｃ
・・・スリット（領域）、　３１・・・送信端末、　３
２・・・変調器、３３、４１．４４．４５．５１．５２
．７１．７２・・・アンテナ、４２、４６・・・復調器
、　４３．４７・・・受信端末、　５３゜７３・・・共
通増幅器、　５４．５５．５６．７４．７５．７６・・
・帯域フィルタ、　５７．５８．５９．５０５．５１０
゜７７、７８．７９．７０５．７０８・・・増幅器、　
５０１．５０２゜５０３、７０１．７０２．７０３・・
・ダイオード検波器、５０４、７０４・・・差動増幅器
、　５０８．５０９．７０８．７０９・・・加算器、　
５０６．５１Ｌ　７０６．７１１・・・積分器、５０７
　、５１２　、７０７．７１２・・・サンプリング回路
、５１３．７１３・・・比較回路、　５１４．５１９．
　７１４．７１９゜１２３、１２４．１２６・・・切替
器、　　５１５．５２０．７１５゜７２０・・・微分回
路、　５１６．７１６．１２１・・・水晶発振器、　５
１７．７１７．１２２．１２５．１２７・・・分周器、
５１Ｂ　、’７１Ｂ・・・タイミングパルス発生器、　
　７２１゜７２２・・・分配器、　７２３．７２４・・
・符号処理回路、１２Ｂ・・・進み検出回路、　１２９
・・・遅れ検出回路、１２０１・・・付加回路、　１２
０２・・・消去回路、　１２０３・・・■粗調スリット
、　１２０４・・・○粗調スリット、１２０５・・・オ
ールカウンタ、　１２０６．１２０７・・・スリットカ
ウンタ、　１２０８・・・粗調／微調判定回路、１４１
・・・遅検出器、１４２．１６２・・・ＮＡＮＤＡＮＤ
回路３．１６３・・・１パルス発生器、１４４・・・Ａ
ＮＤ回路、１６４　・ＥＸＣＬＵＳＩＶＥ　ＮＯＲ回路
。 第１図 第２図 第３園 華８図 ｉｏｌｍ　　ｔｏｌ　　　ｆｏｔｓ 周破数□ 周破牧−−

Claims (1)

【特許請求の範囲】
1. 　固定局と複数移動局または移動局相互が短波回線によ
   ってデータ伝送を行い２系統受信のダイバーシティ方式
   による受信側で受信データを復調検波する場合、ビット
   単位に信号成分と雑音成分の差を積分して得られたＳ／
   Ｎ信号を両受信系について比較して良い方の受信系にビ
   ット単位で選んで出力切替するとともに、その選ばれた
   受信系の受信データ符号を微分して得られた変換点パル
   スの位相と前記２系統受信に共通する１つの原振クロッ
   クから少なくとも２段階の分周回路を経て得られた１ビ
   ット長の同期用クロックの位相とを前記変換点パルスが
   到来するごとに比較して前記同期用クロックの位相の前
   記変換点パルスの位相に対する進み、遅れおよび位相差
   の量を検出し、前記少なくとも２段階の分周回路に対し
   て進み判定時には１パルス発生、遅れ判定時には１パル
   ス消去の制御を行い、かつ、前記位相差の量が予め定め
   た範囲を超えた時には前記少なくとも２段階の分周回路
   の後段の分周回路に対して前記パルス発生と前記パルス
   消去を行い、前記位相差の量が前記予め定めた範囲に満
   たない時には前記少なくとも２段階の分周回路の前段の
   分周回路に対して前記パルス発生と前記パルス消去を行
   うことによってビット単位の位相補正を行うように構成
   されたことを特徴とする受信データ検出方式。