JP7394584B2

JP7394584B2 - 振幅イコライザ

Info

Publication number: JP7394584B2
Application number: JP2019195800A
Authority: JP
Inventors: 寛池松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-10-29
Filing date: 2019-10-29
Publication date: 2023-12-08
Anticipated expiration: 2039-10-29
Also published as: JP2021072458A

Description

本発明は、振幅イコライザに関する。

２～４倍程度の比帯域を有するような広帯域なマイクロ波回路では、利得の低い高周波数側の所要利得を満足するために、増幅器及びミクサ等の半導体素子を用いた増幅又は周波数変換等の信号処理を行うことが一般的である。この際に、半導体素子の性質上、低周波数側では利得が高くなる一方で、高周波数側では、利得が低くなる傾向が強い。この結果、増幅器が多段に用いられる大規模な装置であれば、帯域内で最大１００ｄＢ近く利得差が生ずるようなケースも存在する。

このような、広帯域なマイクロ波機器の利得周波数特性を補償し、帯域内において、極力平坦な周波数特性を実現するためには、低周波数側で損失が大きく、高周波側で低損失となるような振幅イコライザ回路が必要となる。

例えば、特許第４６９７４８１号公報（特許文献１）には、振幅イコライザの一例として、マイクロストリップ回路による振幅イコライザの構成例が記載されている。具体的には、基板上に形成された信号伝送線路と、ストリップ線路共振器との間を、抵抗体付加コプレナー線路によって電気的に接続して、当該抵抗体付加コプレナーでの減衰量の調整によって、全体での総合利得周波数特性を平坦化する構成が記載される。

又、非特許文献１には、マイクロストリップ回路において、ステップインピーダンス型の共振器（ＳＩＲ：Stepped Impedance Resonator）を適用する構成例が記載されている。これにより、平坦化の調整を容易にすることが可能となる。

特許第４６９７４８１号公報

"A Broadband microwave gain equalizer"，H, Wang et. al, Electromagnetics Research Letters, vol. 3, 63-72, 2012

非特許文献１には、ＳＩＲを用いた振幅イコライザでは、信号伝送線路（主伝送ライン）と共振器とを接続する抵抗（以下、結合抵抗とも称する）によって、周波数特性が変化することが記載される。非特許文献１では、当該結合抵抗が集積化された薄膜抵抗で構成される例が記載されているが、抵抗値の誤差により、所望の周波数特性が得られなくなることが懸念される。

一方で、特許文献１では、高さ方向に構成又は形状が一様ではない立体的な構造が基板の主面上に作製されることによって、信号伝送線路及びストリップ線路共振器を電気的に接続する抵抗体付加コプレナー線路が構成される、特許文献１のような立体構造では、構成の複雑化及び回路の大型化、並びに、高コスト化が懸念される。

本発明はこのような問題点を解決するためのものであって、本発明の目的は、簡易な構成によって周波数特性を調整できる振幅イコライザを提供することである。

本発明のある局面では、振幅イコライザは、信号伝送線路と、少なくとも１つのステップインピーダンス型の共振器と、結合抵抗とを備える。信号伝送路は、両端に入力端子及び出力端子を有する。結合抵抗は、信号伝送線路及び各共振器の間を電気的に接続する。結合抵抗は、平面回路を用いて電気抵抗値が可変な構成を有する。

本発明によれば、複雑な立体構造を設けることなく、電気抵抗値を可変調整可能な結合抵抗を平面回路を用いて、振幅イコライザの周波数特性を簡易な構成で調整することが可能である。

本実施の形態に係る振幅イコライザ回路の電気回路図である。比較例に係る振幅イコライザ回路の構造を説明するための概念的な外観図である。図１に示された共振器の周波数特性を説明する概念図である。実施の形態１に係る振幅イコライザ回路の結合抵抗の第１の構成例を説明する概念的な平面図である。実施の形態１に係る振幅イコライザ回路の結合抵抗の第２の構成例を説明する概念的な平面図である。実施の形態１に係る振幅イコライザ回路の結合抵抗の第３の構成例を説明する概念的な平面図である。実施の形態２に係る振幅イコライザ回路の第１の構成例を説明する電気回路図である。実施の形態２に係る振幅イコライザ回路の第２の構成例を説明する電気回路図である。実施の形態２に係る振幅イコライザ回路の第３の構成例を説明する電気回路図である。実施の形態２に係る振幅イコライザ回路の第４の構成例を説明する電気回路図である。

以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、本実施の形態に係る振幅イコライザ回路１００の電気回路図である。
図１を参照して、振幅イコライザ回路１００は、高周波信号の入力端子Ｔ１及び出力端子Ｔ２と、信号伝送線路２と、ステップインピーダンス型の共振器３ａ～３ｃと、結合抵抗５ａ～５ｃとを備える。入力端子Ｔ１には、いわゆるＲＦ（Radio Frequency）の信号が入力される。

共振器３ａは、インダクタ６ａ及びキャパシタ７ａを有する。共振器３ｂは、インダクタ６ｂ及びキャパシタ７ｂを有する。入出力端での多重反射を防止するために、共振器３ａ及び３ｂは、同様の周波数特性を有するように構成される。このため、インダクタ６ａ及び７ａのインダクタンスは同一値（Ｌ１）に設計され、キャパシタ７ａ及び７ｂのキャパシタンスも同一値（Ｃ１）に設計される。

共振器３ｃは、インダクタ１０及びキャパシタ１１を有する。共振器３ｃの共振周波数は、共振器３ａ，３ｂの共振周波数とは異なる。共振周波数は、インダクタ１０のインダクタンス値Ｌ２及びキャパシタ１１のキャパシタンス値Ｃ２によって決まる。

共振器３ａ～３ｃの一端（信号伝送線路２側）は、結合抵抗５ａ～５ｃの一端と電気的に接続される。共振器３ａ～３ｃの他端は、高周波グラウンド（ＧＮＤ）８ａ，８ｂ，１２とそれぞれ接続される。

結合抵抗５ａ～５ｃの他端は、信号伝送線路２上のノードＮａ～Ｎｃとそれぞれ電気的に接続される。これにより、共振器３ａ～３ｃは、結合抵抗５ａ～５ｃをそれぞれ介して、信号伝送線路２と電気的に接続される。

入力端子Ｔ１とノードＮａとの間には、伝達要素２３ａが形成され、出力端子Ｔ２とノードＮｃとの間には、伝達要素２３ｂが形成される。同様に、ノードＮａ及びＮｂの間には伝達要素２４ａが形成され、ノードＮｂ及びＮｃの間には、伝達要素２３ｂが形成される。

伝達要素２３ａ，２３ｂ，２４ａ，２４ｂの各々は、信号伝送線路２による伝送線路、又は、整合回路によって構成される。公知のように、各伝達要素を構成する伝送線路が、１／４波長（λ／４）相当のインピーダンス特性を有することで、整合回路として機能することが可能である。即ち、伝達要素２３ａ，２３ｂ，２４ａ，２４ｂの各々は、信号伝送線路２の対応区間による伝送線路、当該伝送線路によって構成された整合回路、及び、実際に接続される整合回路を包括するものである。

図２は、比較例に係る振幅イコライザ回路の構造を説明するための概念的な外観図である。図２には、ｘｙｚ軸で示される空間内での振幅イコライザ回路の構造例が示される。

尚、図２に示された振幅イコライザ回路は、図１に示された振幅イコライザ回路１００と同一の電気回路構成を有しており、本実施の形態に係る振幅イコライザ回路と比較して、結合抵抗５ａ～５ｃの構造のみが異なる。即ち、図２に示された振幅イコライザ回路の構造のうち、結合抵抗５ａ～５ｃ以外の要素の構造は、本実施の形態に係る振幅イコライザに適用することができる。

図２を参照して、信号伝送線路２は、絶縁性の基板１１０上に形成された導体線路によって構成することができる。当該導体線路の両端は、入力端子Ｔ１及び出力端子Ｔ２にそれぞれ相当する。

共振器３ａ～３ｃの各々は、高周波域の振幅イコライザ回路では、基板１１０上に形成されたストリップパターンによって構成することができる。図２に示されるように、信号伝送線路２と交差する方向に延在する、３本のストリップパターンによって共振器３ａ～３ｃを構成することができる。

各ストリップパターンの一端（信号伝送線路２側）は開放端として形成され、他端は、図１の高周波ＧＮＤ８ａ，８ｂ，１２とそれぞれ接続されている。図２の例では、共振器３ａ，３ｂは、同じ形状のストリップパターンによって構成される。共振器３ａ，３ｂを構成するストリップパターンの形状（寸法）は、インダクタ６ａ，６ｂ及びキャパシタ７ａ，７ｂのインダクタンス及びキャパシタンスの設計値が得られるように定めることができる。同様に、共振器３ｃを構成するストリップパターンの形状（寸法）は、インダクタ１０及びキャパシタ１１のインダクタンス及びキャパシタンスの設計値が得られるように定めることができる。

このように、高周波域の振幅イコライザ回路では、共振器３ａ～３ｂを形成する、インダクタ６ａ，６ｂ，１０及びキャパシタ７ａ，７ｂ，１１は、ストリップパターンの寄生インダクタンス及び寄生キャパシタンスによって構成することが可能である。尚、低周波域の振幅イコライザ回路では、実際のキャパシタ素子の接続によって、キャパシタ７ａ，７ｂ，１１が構成されるケースもある。信号伝送線路２のノードＮａ～Ｎｃによって区分される各区間では、ｙ軸方向の長さに応じて、適宜整合回路が形成される。

図２の比較例では、結合抵抗５ａ～５ｃの各々は、抵抗ペーストを塗布することで形成される。この様な構造では、電気抵抗値の製造誤差が懸念される。

図３は、図１に示された共振器の周波数特性を説明する概念図である。図３の横軸は周波数であり、縦軸は、結合抵抗５（５ａ～５ｃを総称するもの）及び各共振器３（３ａ～３ｃを総称するもの）によるＲＬＣ共振回路における各周波数での通過利得［ｄＢ］を示している。

図３を参照して、結合抵抗５の電気抵抗値がＲ１～Ｒ３のときの周波数特性１１１～１１３において、共振器３の並列共振周波数ｆｒ１及び直列共振周波数ｆｒ２において、通過利得は極値を取る。

特に、通過利得の極小値は、結合抵抗５の電気抵抗値に応じて変化することが理解される。図３では、Ｒ１＜Ｒ２＜Ｒ３であり、結合抵抗５の電気抵抗値が小さい程、共振器３の共振周波数における通過利得は減少する。従って、結合抵抗５の電気抵抗値に応じて、信号伝送線路２と共振器３との結合度が変化することにより、共振器３の周波数特性が変化する。

特許文献１にも記載されるように、例えば、振幅イコライザが非接続の状態での増幅器の周波数特性は、所要周波数帯域の下限周波数及び下限周波数の両端で最小利得を示す一方で、中心周波数近傍で最大利得を示す。この場合には、共振器３ｃの共振周波数（図２の極小点が生じる周波数）を、上記中心周波数に設計することで、振幅イコライザが接続された増幅器の周波数特性を平坦化することが可能である。

特に、共振器３ｃの共振周波数での通過利得（図２での極小値）が、振幅イコライザ回路の非接続状態での上記最大利得及び最小利得の差と均衡するように、結合抵抗５ｃの電気抵抗値が調整されることが、周波数特性の平坦化には重要である。

従って、実施の形態１に係る振幅イコライザ回路では、結合抵抗５を図４～図６に示す構成例とすることで、電気抵抗値の製造誤差を吸収するための、簡易な抵抗値可変機構を実現する。

図４には、実施の形態１に係る振幅イコライザ回路の結合抵抗５の第１の構成例が示される。

図４を参照して、第１の例では、結合抵抗５は、信号伝送線路２及び共振器３の間に並列接続された複数の抵抗体ユニット５１を有する。例えば、抵抗体ユニット５１は、チップ抵抗５１ａによって構成される。各チップ抵抗５１ａは、半田付けによって、接続及び除去可能である。従って、並列接続されるチップ抵抗５１ａの個数の調整によって、結合抵抗５の電気抵抗値を可変に調整することが可能である。

或いは、複数の抵抗体ユニット５１について、チップ抵抗５１ａに代えて、複数の印刷抵抗５１ｂによって構成することも可能である。各印刷抵抗５１ｂは、基板１１０上に予め形成されるとともに、レーザトリミング等によって切断可能である。従って、切断されずに残される印刷抵抗５１ｂの数の調整によって、結合抵抗５の電気抵抗値を可変に調整することが可能である。例えば、印刷抵抗５１ｂは、基板１１０上に形成された導体膜によって構成することができる。

或いは、同様に並列接続された複数の抵抗体ユニット５１について、ＭＥＭＳ（Micro Electro Mechanical Systems）素子等を用いた小型のスイッチのオンオフによって、信号伝送線路２及び共振器３の間に選択的に接続可能な構成とすることも可能である。この場合にも、当該小型スイッチのオンオフによって、信号伝送線路２及び共振器３の間に並列接続される抵抗体ユニット５１の個数の調整によって、結合抵抗５の電気抵抗値を可変に調整することが可能である。

上述した、チップ抵抗５１ａ及び印刷抵抗５１ｂは、基板１１０上に設けられる平面回路の例として示される。尚、本願において、「平面回路」は、例えば特許文献１に記載された抵抗体付加コプレナー線路との対比により、基板１１０の主面上に作製された、高さ方向に構成又は形状が意図的に非一様とされる構造と区別される、高さ方向に一様な構成を有する回路又は回路要素を意味するものとする。

図５には、実施の形態１に係る振幅イコライザ回路の結合抵抗５の第２の構成例が示される。

図５を参照して、第２の例では、結合抵抗５は、導体チップ５２及び印刷抵抗５３を有する。

印刷抵抗５３は、基板１１０上に、信号伝送線路２と電気的に接続される一方で、共振器３とは電気的に非接続となるように形成される。導体チップ５２は、図５中に点線で表記するように、ピンセット等で平面位置を移動可能である。従って、導体チップ５２の位置調整によって、導体チップ５２と印刷抵抗５３の間の接触面積を調整することが可能である。導体チップ５２は、ボンディング、熱圧着、又は、半田付け等によって、印刷抵抗５３及び共振器３の両方と電気的に接続される。

従って、印刷抵抗５３に対する導体チップ５２の平面位置調整により、両者の接触面積を調整することで、結合抵抗５の電気抵抗値を可変に調整することが可能である。導体チップ５２についても、平面回路として、基板１１０上に作製することが可能である。

図６には、実施の形態１に係る振幅イコライザ回路の結合抵抗５の第３の構成例が示される。

図６を参照して、第３の例では、印刷抵抗５３と、導体パターン５６が形成された棒状の調整部材５５とを有する。印刷抵抗５３は、図５の例と同様に、基板１１０上に形成される。

調整部材５５は、例えば、誘電体で構成される。調整部材５５の表裏面のうちの、印刷抵抗５３との対向面には、例えば、長方形形状の導体パターン５６がメタライズされる。調整部材５５は、ドライバ等の冶具によって回転可能に構成される。これに応じて、印刷抵抗５３に対する導体パターン５６の平面位置が変化することで、導体パターン５６及び印刷抵抗５３の間の接触面積及び接触形状を調整することが可能である。調整部材５５の位置を、図示しないナット等の部材で固定することにより、印刷抵抗５３に対する導体パターン５６の平面位置は固定される。

この結果、調整部材５５の操作による、印刷抵抗５３に対する導体パターン５６の平面位置調整により、両者の接触面積を調整することで、結合抵抗５の電気抵抗値を可変に調整することが可能である。印刷抵抗５３及び導体パターン５６についても、平面回路によって構成することができる。図６の例では、導体パターン５６は「導体要素」の一実施例に対応する。

特に、図４に示した第１の構成例では、結合抵抗５の電気抵抗値が、抵抗体ユニット５１（５１ａ，５１ｂ）１個の電気抵抗値相当の刻みで離散的に可変調整されるのに対して、図５及び図６に示した第２及び第３の構成例では、結合抵抗５の電気抵抗値を連続的に可変調整さすることが可能である。更に、図６の構成例では、導体チップ５２（図５）及び導体パターン５６（図６）よりも大きな調整部材５５の操作によって、導体チップ５２及び導体パターン５６の平面位置を調整できるので、結合抵抗５の電気抵抗値の調整が容易となる。

このように、実施の形態１に係る振幅イコライザ回路によれば、平面回路を用いて、電気抵抗値を可変調整可能な結合抵抗５を構成することができるので、振幅イコライザの周波数特性を簡易な構成で調整することが可能である。

実施の形態２．
実施の形態２では、電界効果トランジスタ（ＦＥＴ）素子を用いて結合抵抗５を構成する例を説明する。

図７は、実施の形態２に係る振幅イコライザ回路の第１の構成例を説明する電気回路図である。

図７を参照して、実施の形態２の第１の構成例に係る振幅イコライザ回路１０１は、図１に示された振幅イコライザ回路１００と比較して、結合抵抗５ａ～５ｃが、ＦＥＴ素子１３ａ，１３ｂ，１４によって構成される点で異なる。更に、振幅イコライザ回路１０１は、ゲートバイアス電圧端子２０と、ドレインバイアス電圧端子２２と、ソースへのＤＣ給電用インダクタ１５ａ，１５ｂ，１７と、ドレインへのＤＣ給電用インダクタ１９と、ゲートへのＤＣ給電用インダクタ２１とを有する。

ＦＥＴ素子１３ａのドレイン及びソースは、信号伝送線路２（ノードＮａ）及び共振器３ａの一方ずつと接続される。同様に、ＦＥＴ素子１３ｂのドレイン及びソースは、信号伝送線路２（ノードＮｂ）及び共振器３ｂの一方ずつと接続され、ＦＥＴ素子１４のソース及びドレインは、信号伝送線路２（ノードＮｃ）及び共振器３ｃの一方ずつと接続される。図７の例では、ＦＥＴ素子１３ａ，１３ｂ，１４のドレインが信号伝送線路２と接続される。

各ＦＥＴ素子１３ａ，１３ｂ，１４について、基板１１０上には、各電極（ドレイン、ソース、及び、ゲート）と電気的にコンタクトするためのノード又は電極が設けられる。このため、本実施の形態では、ＦＥＴ素子１３ａ，１３ｂ，１４については、「平面回路」として、基板１１０上に設けられることになる。

ドレインバイアス電圧端子２２には、図示しない電圧源から一定電圧が供給される。ドレインバイアス電圧端子２２に入力されたドレインバイアス電圧Ｖｄは、ＤＣ給電用インダクタ１９及び信号伝送線路２を経由して、ＦＥＴ素子１３ａ，１３ｂ，１４の各ドレインに伝達される。

ゲートバイアス電圧端子２０には、図示しない、ＡＤＣ（Analog to Digital Converter）から、デジタル信号によって可変設定されるゲート電圧Ｖｇが入力される。ゲート電圧Ｖｇは、ＤＣ給電用インダクタ２１を経由して、ＦＥＴ素子１３ａ，１３ｂ，１４の各ゲートに伝達される。一方、ＦＥＴ素子１３ａ，１３ｂ，１４のソースは、ＤＣ給電用インダクタ１５ａ，１５ｂ，１７をそれぞれ介して、高周波ＧＮＤ１６ａ，１６ｂ，１８に接続される。図８のその他の部分の構成は、図７と同様であるので、詳細な説明は繰り返さない。

図７に示された振幅イコライザ回路１０１では、結合抵抗５ａ～５ｃを構成するＦＥＴ素子１３ａ，１３ｂ，１４の各々は、ゲート電圧Ｖｇに応じて電気抵抗値が変化する可変抵抗器として動作する。従って、例えば、ＡＤＣに入力されるデジタル信号によるゲート電圧Ｖｇの調整により、結合抵抗５の電気抵抗値を調整することが可能となる。

図８は、実施の形態２に係る振幅イコライザ回路の第２の構成例を説明する電気回路図である。

図８を参照して、実施の形態２の第２の構成例に係る振幅イコライザ回路１０２は、図７に示された振幅イコライザ回路１０１と比較して、ゲートバイアス電圧端子２０に代えて、分圧回路２５を有する点で異なる。

分圧回路２５は、ドレインバイアス電圧端子２２に入力されたドレインバイアス電圧Ｖｄを分圧して、ゲート電圧Ｖｇを発生する。分圧回路２５は、分圧比（Ｖｇ／Ｖｄ）を可変調整可能に構成される。例えば、分圧回路２５は、ドレインバイアス電圧端子２２及び高周波ＧＮＤの間に、ノードＮｇを介して直列接続された抵抗器２５ａ，２５ｂを有する。抵抗器２５ａ，２５ｂの少なくとも一方（例えば、抵抗器２５ｂ）が可変抵抗器で構成されることにより、可変抵抗器の電気抵抗値の調整によって、分圧比を可変調整することが可能となる。

分圧回路２５がノードＮｇに発生したゲート電圧Ｖｇは、ＤＣ給電用インダクタ２１を経由して、ＦＥＴ素子１３ａ，１３ｂ，１４の各ゲートに伝達される。図８のその他の部分の構成は、図７と同様であるので、詳細な説明は繰り返さない。

図８に示された振幅イコライザ回路１０２では、ＦＥＴ素子１３ａ，１３ｂ，１４の電気抵抗値を調整するためのゲート電圧Ｖｇを、ドレインバイアス電圧Ｖｄを分圧することで発生させることができる。この結果、ＡＤＣからの電圧を入力することなく、結合抵抗５の電気抵抗値を調整することが可能となる。

図９は、実施の形態２に係る振幅イコライザ回路の第３の構成例を説明する電気回路図である。

図９を参照して、実施の形態２の第３の構成例に係る振幅イコライザ回路１０３は、図７に示された振幅イコライザ回路１０１と比較して、ドレインバイアス電圧端子２２の配置が異なる。具体的には、ＦＥＴ素子１３ａ，１３ｂ，１４は、図７とは反対に、信号伝送線路２と接続される端子がソースとされる。

ドレインバイアス電圧端子２２は、信号伝送線路２を経由することなく、ＤＣ給電用インダクタ１５ａ，１５ｂ，１７を経由して、ＦＥＴ素子１３ａ，１３ｂ，１４のドレインと接続される。一方で、ＦＥＴ素子１３ａ，１３ｂ，１４のソースは、信号伝送線路２及びＤＣ給電用インダクタ１９を介して、高周波ＧＮＤと接続される。

ＦＥＴ素子１３ａ，１３ｂ，１４の各ゲートには、図７と同様に、ゲートバイアス電圧端子２０に入力されたゲート電圧Ｖｇが入力される。

このように、図７の構成と比較して、ＦＥＴ素子１３ａ，１３ｂ，１４のソース及びドレインを入れ替えても、図７と同様に、ＡＤＣ等により可変設定されるゲート電圧Ｖｇによって、結合抵抗５の電気抵抗値を調整することが可能である。

図１０は、実施の形態２に係る振幅イコライザ回路の第４の構成例を説明する電気回路図である。

図１０を参照して、実施の形態２の第４の構成例に係る振幅イコライザ回路１０４は、図８に示された振幅イコライザ回路１０２と比較して、ドレインバイアス電圧端子２２の配置が異なる。具体的には、ＦＥＴ素子１３ａ，１３ｂ，１４は、図８とは反対に、信号伝送線路２と接続される端子がソースとされる。図１０においても、図９と同様に、ＦＥＴ素子１３ａ，１３ｂ，１４は、図８とは反対に、信号伝送線路２と接続される端子がソースとされる。

従って、ドレインバイアス電圧端子２２は、信号伝送線路２を経由することなく、ＤＣ給電用インダクタ１５ａ，１５ｂ，１７を経由して、ＦＥＴ素子１３ａ，１３ｂ，１４のドレインと接続される。又、ＦＥＴ素子１３ａ，１３ｂ，１４のソースは、信号伝送線路２及びＤＣ給電用インダクタ１９を介して、高周波ＧＮＤと接続される。

尚、ＦＥＴ素子１３ａ，１３ｂ，１４の各ゲートには、図８と同様の分圧回路２５からゲート電圧Ｖｇが入力される。

このように、図８の構成と比較して、ＦＥＴ素子１３ａ，１３ｂ，１４のソース及びドレインを入れ替えても、図８と同様に、ドレインバイアス電圧Ｖｄの分圧により、結合抵抗５の電気抵抗値を調整するためのゲート電圧Ｖｇを発生することが可能である。

このように、実施の形態２に係る振幅イコライザ回路によれば、ＦＥＴ素子のゲート電圧制御によって、結合抵抗５の電気抵抗値を調整することにより、簡易な構成で周波数特性を調整することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

２信号伝送線路、３，３ａ，３ｂ，３ｃ共振器、５，５ａ，５ｃ結合抵抗、６ａ，６ｂ，１０インダクタ、７ａ，７ｂ，１１キャパシタ、８ａ，８ｂ，１２，１６ａ，１６ｂ，１８高周波ＧＮＤ、１３ａ，１３ｂ，１４ＦＥＴ素子、１５ａ，１５ｂ，１７，１９，２１給電用インダクタ、２０ゲートバイアス電圧端子、２２ドレインバイアス電圧端子、２３ａ，２３ｂ，２４ａ，２４ｂ伝達要素、２５分圧回路、２５ａ，２５ｂ抵抗器、５１抵抗体ユニット、５１ａチップ抵抗、５１ｂ，５３印刷抵抗、５２導体チップ、５５調整部材、５６導体パターン、１００～１０４振幅イコライザ回路、１１０基板、１１１～１１３周波数特性、Ｎａ，Ｎｂ，Ｎｃ，Ｎｇノード、Ｔ１入力端子、Ｔ２出力端子、Ｖｄドレインバイアス電圧、Ｖｇゲート電圧。

Claims

両端に入力端子及び出力端子を有する信号伝送線路と、
少なくとも１つのステップインピーダンス型の共振器と、
前記信号伝送線路及び各前記共振器の間を電気的に接続する結合抵抗とを備え、
前記結合抵抗は、前記信号伝送線路及び前記共振器が形成された基板上に設けられた平面回路を用いて電気抵抗値を可変調整するように構成され、
前記結合抵抗は、
前記基板上に、前記信号伝送線路と電気的に接続されるように形成された印刷抵抗と、
少なくとも前記印刷抵抗との接触面を有するように、前記印刷抵抗及び前記共振器と電気的に接続される導体要素とを含み、
前記導体要素の前記基板上の平面位置に依存して前記接触面の面積及び形状が可変であり、
前記導体要素は、
前記印刷抵抗及び前記共振器の両方と接触するように前記基板上の平面位置に配置された状態で、前記印刷抵抗及び前記共振器と電気的に接続される導体チップを有する、振幅イコライザ。
両端に入力端子及び出力端子を有する信号伝送線路と、
少なくとも１つのステップインピーダンス型の共振器と、
前記信号伝送線路及び各前記共振器の間を電気的に接続する結合抵抗とを備え、
前記結合抵抗は、前記信号伝送線路及び前記共振器が形成された基板上に設けられた平面回路を用いて電気抵抗値を可変調整するように構成され、
前記結合抵抗は、
前記基板上に、前記信号伝送線路と電気的に接続されるように形成された印刷抵抗と、
少なくとも前記印刷抵抗との接触面を有するように、前記印刷抵抗及び前記共振器と電気的に接続される導体要素とを含み、
前記導体要素の前記基板上の平面位置に依存して前記接触面の面積及び形状が可変であり、
前記導体要素は、
誘電体で構成され、前記印刷抵抗との対向面に導体パターンが形成された調整部材を有し、
前記調整部材は、前記導体パターンが前記印刷抵抗及び前記共振器の両方と接触するように前記基板上の平面位置で固定される、振幅イコライザ。
両端に入力端子及び出力端子を有する信号伝送線路と、
少なくとも１つのステップインピーダンス型の共振器と、
前記信号伝送線路及び各前記共振器の間を電気的に接続する結合抵抗とを備え、
前記結合抵抗は、前記信号伝送線路及び前記共振器が形成された基板上に設けられた平面回路を用いて電気抵抗値を可変調整するように構成され、
前記結合抵抗は、
前記基板上に形成された電界効果トランジスタを含み、
前記電界効果トランジスタのドレイン及びソースのそれぞれは、前記信号伝送線路及び各前記共振器の一方又は他方と電気的に接続され、
前記電界効果トランジスタのゲートの電圧は、可変に制御される、振幅イコライザ。
前記電界効果トランジスタの前記ゲートと接続されて、デジタル信号によって可変設定されるゲート電圧が入力されるゲートバイアス端子を更に備える、請求項３記載の振幅イコライザ。
前記電界効果トランジスタの前記ドレインのバイアス電圧の分圧電圧を出力する、少なくとも１個の可変抵抗器を有する分圧回路を更に備え、
前記分圧回路による分圧比は、前記可変抵抗器によって可変に調整可能であり、
前記電界効果トランジスタの前記ゲートには、前記分圧回路からの前記分圧電圧が入力される、請求項３記載の振幅イコライザ。