JP7345924B2 - gaming machine - Google Patents

gaming machine Download PDF

Info

Publication number
JP7345924B2
JP7345924B2 JP2022089892A JP2022089892A JP7345924B2 JP 7345924 B2 JP7345924 B2 JP 7345924B2 JP 2022089892 A JP2022089892 A JP 2022089892A JP 2022089892 A JP2022089892 A JP 2022089892A JP 7345924 B2 JP7345924 B2 JP 7345924B2
Authority
JP
Japan
Prior art keywords
control circuit
command
special symbol
game
winning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022089892A
Other languages
Japanese (ja)
Other versions
JP2022107761A (en
Inventor
征志 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2022089892A priority Critical patent/JP7345924B2/en
Publication of JP2022107761A publication Critical patent/JP2022107761A/en
Application granted granted Critical
Publication of JP7345924B2 publication Critical patent/JP7345924B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Pinball Game Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)
  • Game Rules And Presentations Of Slot Machines (AREA)

Description

本発明は、パチンコ機やパチスロ機などの遊技媒体を用いた遊技機に関する。 The present invention relates to a gaming machine using gaming media, such as a pachinko machine or a pachislot machine.

従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、その結果表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態(所謂、大当り遊技状態)に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。 Conventionally, gaming machines called pachinko machines and pachislot machines have been known as gaming machines using gaming media. In a Pachislot machine, when game media such as medals and coins are inserted and the start lever is operated, a winning lottery is performed and multiple reels, each with multiple symbols arranged on its surface, begin to rotate. . When the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery results, and medals and coins are paid out according to the combination of symbols displayed as a result. In a pachinko machine, when a rolling, falling game ball enters the starting prize opening provided on the game board, a winning lottery is held to shift to a gaming state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device changes. When a winning lottery is won, a transition is made to an advantageous gaming state (so-called jackpot gaming state) when a plurality of symbols stop in a predetermined combination. In addition, in pachinko and pachislot machines, the display means displays images that correspond to the lottery results as well as changes and stops in the symbols, thereby increasing the expectation that the game will shift to an advantageous gaming state. .

ところで、パチンコ機やパチスロ機においては、従来、遊技者が対向する遊技機本体の前面側の周囲にLEDを配置し、LEDの発光態様を変化させる演出表示が行われている。このLEDの演出表示はドライバの制御によって行われており、このドライバの制御には、例えば、特許文献1に記載されているように、遊技機におけるLEDの位置情報と、ドライバのアドレスやチャンネルとを対応付けたマッピングデータが用いられている。前述したチャンネルは複数用意されており、LEDの駆動データがセットされたチャンネルのうち、優先度の高いチャンネルの内容で演出表示が行われる。 By the way, in pachinko machines and pachislot machines, LEDs are conventionally arranged around the front side of the gaming machine main body facing the player, and effects are displayed by changing the light emission mode of the LEDs. This LED effect display is performed under the control of the driver, and for example, as described in Patent Document 1, this driver control includes information about the position of the LED in the gaming machine, the address and channel of the driver, and the like. Mapping data is used that associates the . A plurality of the aforementioned channels are prepared, and among the channels set with LED drive data, the effect display is performed based on the content of the channel with the highest priority.

特開2014-188319号公報Japanese Patent Application Publication No. 2014-188319

しかしながら、特許文献1によるLEDの演出表示は、LEDの駆動データがセットされたチャンネルのうち、優先度の高い1つのチャンネルの内容で行われるため、単調になり易く、遊技者に対してインパクトを与えにくいという問題点がある。 However, the LED effect display according to Patent Document 1 is performed based on the content of one channel with a high priority among the channels in which the LED drive data is set, so it tends to be monotonous and has no impact on the player. The problem is that it is difficult to give.

本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of the present invention is to provide a gaming machine that solves these problems.

前記目的を達成するため、本発明は、次に記載する構成を備えている。
ゲームを実行可能なゲーム実行手段と、
演出を実行可能な発光手段を含む演出実行手段と、
当該発光手段に出力する駆動データがセットされる複数のチャンネルを有し、当該複数のチャンネルから所定のチャンネルを選択し、当該選択されたチャンネルに応じた駆動データに基づいて前記発光手段による発光演出を制御する発光制御手段と、を備え、
前記演出実行手段は、第1演出と、前記第1演出とは異なる演出であるとともに複数の前記ゲームにわたって実行され得る第2演出と、を少なくとも実行可能であり、
前記複数のチャンネルは、第1のチャンネルと、前記第1のチャンネルよりも駆動データの出力に関する優先順位が高い第2のチャンネルと、を少なくとも含み、
前記発光制御手段は、
前記複数のチャンネルから2以上のチャンネルを選択し、選択した2以上のチャンネルに応じた駆動データに基づいて、前記発光手段による発光演出を制御可能であり、
前記演出実行手段にて前記第1演出のうち特定の第1演出が実行されているときに前記第2演出の実行条件が成立する場合には、前記特定の第1演出の実行中において前記第2演出に関連する前記発光手段による発光演出を実行せず、前記演出実行手段にて前記特定の第1演出を実行した前記ゲームの終了後に前記第2演出に関連する前記発光手段による発光演出を実行する所定制御を実行可能であり、
前記特定の第1演出に関連する前記発光手段による発光演出は、前記第2のチャンネルに登録された前記駆動データに基づいて実行され、
前記第2演出に関連する前記発光手段による発光演出は、前記第1のチャンネルに登録された前記駆動データに基づいて実行され、
前記所定制御を実行した後の前記ゲームにて前記特定の第1演出とは異なる所定の第1演出が実行される場合には、前記所定の第1演出が実行されるときに前記第2演出に関連する前記発光手段による発光演出を実行しないように制御可能であり、
前記特定の第1演出の実行が終了し前記所定の第1演出の実行が開始されるまでに前記第2演出に関連する前記発光手段による発光演出が実行され得るように制御される、
ことを特徴とする遊技機。
In order to achieve the above object, the present invention includes the configuration described below.
a game execution means capable of executing the game;
A performance execution means including a light emitting means capable of performing a performance;
It has a plurality of channels in which drive data to be output to the light emitting means is set, and a predetermined channel is selected from the plurality of channels, and the light emitting means produces light emission based on the drive data corresponding to the selected channel. and a light emission control means for controlling the
The performance execution means is capable of executing at least a first performance and a second performance that is different from the first performance and can be executed over a plurality of the games,
The plurality of channels include at least a first channel and a second channel having a higher priority than the first channel regarding output of drive data,
The light emission control means includes:
It is possible to select two or more channels from the plurality of channels and control the light emitting effect by the light emitting means based on drive data corresponding to the selected two or more channels,
If the execution condition for the second performance is satisfied when a specific first performance among the first performances is being executed by the performance execution means, during the execution of the specific first performance. Light emission by the light emitting means related to the second effect after the end of the game in which the specific first effect was executed by the effect executing means without executing the light emitting effect by the light emitting means related to the second effect. It is possible to execute predetermined control to execute the performance,
The light emitting effect by the light emitting means related to the specific first effect is executed based on the drive data registered in the second channel,
The light emitting effect by the light emitting means related to the second effect is executed based on the drive data registered in the first channel,
If a predetermined first effect different from the specific first effect is executed in the game after executing the predetermined control, the second effect is executed when the predetermined first effect is executed. controllable so as not to perform a light emitting effect by the light emitting means related to;
Control is performed such that a light emitting effect by the light emitting means related to the second effect can be executed between the end of execution of the specific first effect and the start of execution of the predetermined first effect;
A gaming machine characterized by:

本発明によれば、発光手段用のチャンネルを複数使用することにより、複雑で立体感のある発光手段による演出表示が可能になる。 According to the present invention, by using a plurality of channels for the light emitting means, it is possible to display an effect using the light emitting means with a complex and three-dimensional effect.

本発明の一実施形態に係るパチンコ遊技機の機能フローを示す図である。1 is a diagram showing a functional flow of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の外観斜視図である。1 is an external perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の分解斜視図である。1 is an exploded perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の遊技盤の構成を示す正面図である。1 is a front view showing the configuration of a game board of a pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の回路構成を示すブロック図である。1 is a block diagram showing a circuit configuration of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の副制御回路の内部構成を示すブロック図である。FIG. 2 is a block diagram showing the internal configuration of a sub-control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の音声・LED制御回路の内部構成を示すブロック図である。FIG. 2 is a block diagram showing the internal configuration of an audio/LED control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の内蔵中継基板及びスピーカ間の概略接続構成図である。1 is a schematic connection configuration diagram between a built-in relay board and a speaker of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の電圧変換回路部の内部構成を示す図である。1 is a diagram showing an internal configuration of a voltage conversion circuit section of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の電圧変換回路部内に設けられるダイオードの個数と、リニアレギュレータの素子温度との関係を示す図である。FIG. 3 is a diagram showing the relationship between the number of diodes provided in the voltage conversion circuit section of the pachinko game machine according to an embodiment of the present invention and the element temperature of the linear regulator. 本発明の一実施形態に係るパチンコ遊技機の表示制御回路の内部構成を示すブロック図である。1 is a block diagram showing an internal configuration of a display control circuit of a pachinko gaming machine according to an embodiment of the present invention. FIG. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。1 is a schematic connection configuration diagram between a sub-board and a CGROM board (NOR type) of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NAND型)間の概略接続構成図である。1 is a schematic connection configuration diagram between a sub-board and a CGROM board (NAND type) of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられたAND回路の動作を説明するための真理値表である。1 is a truth table for explaining the operation of an AND circuit provided on a sub-board of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられた双方向バランストランシーバの動作を説明するための真理値表である。1 is a truth table for explaining the operation of a bidirectional balance transceiver provided on a sub-board of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第1始動口入賞時)の一例を示す図である。It is a diagram showing an example of a jackpot random number determination table (at the time of winning the first starting opening) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第2始動口入賞時)の一例を示す図である。It is a diagram showing an example of a jackpot random number determination table (at the time of winning a second starting opening) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第1始動口入賞時)の一例を示す図である。It is a diagram showing an example of a symbol determination table (at the time of first starting opening winning) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of the 2nd starting opening prize winning time) in the pachinko game machine based on one embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その1)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 1) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その2)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 2) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その3)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 3) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その4)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 4) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における入賞時演出情報決定テーブルの一例を示す図である。FIG. 2 is a diagram showing an example of a prize-winning performance information determination table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出パターン決定テーブルの一例を示す図である。It is a diagram showing an example of a variable performance pattern determination table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出テーブルの一例を示す図である。It is a diagram showing an example of a variable effect table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における保留演出テーブルの一例を示す図である。It is a diagram showing an example of a reservation effect table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における先読み演出テーブルの一例を示す図である。It is a diagram showing an example of a look-ahead effect table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドデータの概略構成図である。1 is a schematic configuration diagram of command data in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモ表示コマンドの構成及びデモ表示コマンドに含まれる情報の内容を示す図である。FIG. 2 is a diagram showing the structure of a demo display command and the content of information included in the demo display command in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄演出開始コマンドの構成及び特別図柄演出開始コマンドに含まれる情報の内容を示す図である。It is a diagram showing the structure of a special symbol production start command and the content of information included in the special symbol production start command in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における第1電断復帰コマンドの構成及び第1電断復帰コマンドに含まれる情報の内容を示す図である。FIG. 2 is a diagram showing the configuration of a first power failure recovery command and the content of information included in the first power failure recovery command in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における第2電断復帰コマンドの構成及び第2電断復帰コマンドに含まれる情報の内容を示す図である。FIG. 2 is a diagram showing the configuration of a second power failure recovery command and the content of information included in the second power failure recovery command in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における保留加算コマンドの構成及び保留加算コマンドに含まれる情報の内容を示す図である。FIG. 2 is a diagram showing the configuration of a pending addition command and the content of information included in the pending addition command in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行されるメイン・サブ間コマンド制御処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of main-sub command control processing executed by a host control circuit (sub control circuit) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路の内部に設けられたリングバッファの概略構成図である。FIG. 2 is a schematic configuration diagram of a ring buffer provided inside a host control circuit in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における各種リクエストの生成動作の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of various request generation operations in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of animation request construction processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of animation request construction processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of drawing processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of a sound reproduction operation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声再生動作で用いられるアクセスデータの概略構成図である。FIG. 2 is a schematic configuration diagram of access data used in an audio reproduction operation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路220のメインジェネレータの概略構成図である。FIG. 2 is a schematic configuration diagram of a main generator of an audio/LED control circuit 220 in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ(LED)点灯動作の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of a lamp (LED) lighting operation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路、LEDドライバ及びLED間の概略接続構成図である。1 is a schematic connection configuration diagram between an audio/LED control circuit, an LED driver, and an LED in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。FIG. 2 is an SPI connection configuration diagram between an audio/LED control circuit and an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路からLEDドライバに送信されるシリアル・データの概略構成図である。1 is a schematic configuration diagram of serial data transmitted from an audio/LED control circuit to an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバの概略構成図である。1 is a schematic configuration diagram of an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのデータ入力動作を説明するための図である。FIG. 3 is a diagram for explaining a data input operation of an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDドライバのアドレス設定動作を説明するための図である。FIG. 3 is a diagram for explaining an address setting operation of an LED driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、各SPIチャンネル(物理系統)と、それに接続されたLEDドライバのデバイスアドレス及び出力端子との対応関係を示す図である。FIG. 3 is a diagram showing the correspondence between each SPI channel (physical system) and the device address and output terminal of an LED driver connected thereto in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータのフォーマット(データ型)を示す図である。FIG. 2 is a diagram showing a format (data type) of LED data in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDデータの出力制御例を示す図である。FIG. 2 is a diagram showing an example of output control of LED data in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例1を示す図である。FIG. 2 is a diagram showing a first example of generation of an LED animation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例2を示す図である。It is a figure showing example 2 of generation of LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure showing example 3 of generation of LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。It is a figure showing example 3 of generation of LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの生成例4を示す図である。It is a figure showing example 4 of generation of LED animation in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a diagram showing an example of the configuration of a playback channel and an expansion channel in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における再生チャンネル及び拡張チャンネルの構成例を示す図である。It is a diagram showing an example of the configuration of a playback channel and an expansion channel in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの切り替え再生パターンの各種例を示す図である。It is a figure which shows various examples of the switching playback pattern of LED animation in the pachinko game machine based on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン2における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 7 is a diagram showing how the LED animation is switched and played back (flow on the time axis) in the LED animation switching playback pattern 2 of the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン4における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 7 is a diagram showing how the LED animation is switched and played back (flow on the time axis) in the LED animation switching playback pattern 4 of the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン6における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 7 is a diagram showing how the LED animation is switched and played back (flow on the time axis) in the LED animation switching playback pattern 6 of the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のLEDアニメーションの切り替え再生パターン7における、LEDアニメーションの切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 7 is a diagram showing how the LED animation is switched and played back (flow on the time axis) in the LED animation switching playback pattern 7 of the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLEDアニメーションの連続再生時の切り替え再生態様(時間軸上のフロー)を示す図である。FIG. 2 is a diagram showing a switching reproduction mode (flow on a time axis) during continuous reproduction of an LED animation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定無し時のLEDアニメーションの再生例を示す図である。FIG. 6 is a diagram showing an example of how an LED animation is played when "ODONLY" is not specified in the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、「ODONLY」指定有り時のLEDアニメーションの再生例を示す図である。FIG. 3 is a diagram showing an example of how an LED animation is played when "ODONLY" is specified in a pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物駆動動作の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of accessory drive operation in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路及びモータドライバ間のI2C接続構成図である。FIG. 2 is an I2C connection configuration diagram between a host control circuit and a motor driver in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される主制御メイン処理の一例を示すフローチャートである。2 is a flowchart showing an example of main control main processing executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。It is a flowchart showing an example of special symbol control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。It is a flowchart showing an example of a special symbol memory check process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。It is a flowchart showing an example of special symbol display time management processing in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。It is a flowchart showing an example of a jackpot end interval process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における普通図柄制御処理の一例を示すフローチャートである。It is a flowchart showing an example of normal symbol control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される電源投入時処理の一例を示すフローチャートである。2 is a flowchart showing an example of a power-on process executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行されるシステムタイマ割込処理の一例を示すフローチャートである。2 is a flowchart showing an example of a system timer interrupt process executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。It is a flowchart showing an example of a switch input detection process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における始動口入賞検出処理の一例を示すフローチャートである。It is a flowchart showing an example of a starting opening winning detection process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される副制御メイン処理の一例を示すフローチャートである。2 is a flowchart showing an example of a sub-control main process executed by a host control circuit (sub-control circuit) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、ホスト制御回路(副制御回路)により実行される初期化処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of initialization processing executed by a host control circuit (sub-control circuit) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行される初期化処理の一例を示すフローチャートである。2 is a flowchart showing an example of an initialization process executed by a host control circuit in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックアップ復帰初期化処理の一例を示すフローチャートである。It is a flowchart showing an example of a backup restoration initialization process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御初期化処理の一例を示すフローチャートである。It is a flowchart showing an example of accessory control initialization processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるLED登録処理の一例を示すフローチャートである。It is a flowchart showing an example of LED registration processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される操作入力時処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of processing at the time of operation input executed by a host control circuit (sub control circuit) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力タイマ割込処理の一例を示すフローチャートである。It is a flowchart showing an example of operation input timer interrupt processing in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における操作入力情報取得処理の一例を示すフローチャートである。It is a flowchart which shows an example of operation input information acquisition processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド受信処理(受信割込)の一例を示すフローチャートである。It is a flowchart showing an example of command reception processing (reception interruption) in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における受信データ記憶処理の一例を示すフローチャートである。2 is a flowchart showing an example of received data storage processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンド解析処理の一例を示すフローチャートである。It is a flowchart showing an example of command analysis processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコマンドパラメータチェック処理の一例を示すフローチャートである。It is a flowchart showing an example of a command parameter check process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションリクエスト構築処理の一例を示すフローチャートである。It is a flowchart showing an example of an animation request construction process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画制御処理の一例を示すフローチャートである。It is a flowchart showing an example of drawing control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における動画コマンド作成処理の一例を示すフローチャートである。It is a flowchart showing an example of a video command creation process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーションデータ読込処理の一例を示すフローチャートである。2 is a flowchart showing an example of animation data reading processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における全コマンドリスト作成処理の一例を示すフローチャートである。It is a flowchart showing an example of all command list creation processing in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。2 is a flowchart showing an example of a drawing process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。2 is a flowchart showing an example of a drawing process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の一例を示すフローチャートである。2 is a flowchart showing an example of a drawing process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声制御処理の一例を示すフローチャートである。It is a flowchart showing an example of voice control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるランプ制御処理の一例を示すフローチャートである。It is a flowchart showing an example of lamp control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における役物制御処理の一例を示すフローチャートである。It is a flowchart which shows an example of accessory control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動開始コマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart showing an example of accessory processing when a fluctuation start command is received in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるデモコマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart showing an example of accessory processing when a demo command is received in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるエラー処理の一例を示すフローチャートである。It is a flowchart showing an example of error processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動停止コマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart showing an example of accessory processing when a fluctuation stop command is received in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り系コマンド受信時役物処理の一例を示すフローチャートである。It is a flowchart showing an example of accessory processing when receiving a jackpot-related command in a pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における初期位置復旧動作処理の一例を示すフローチャートである。It is a flowchart showing an example of an initial position restoration operation process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、音声・LED制御回路により実行されるSPIを介したLEDドライバへのシリアル・データ出力処理の一例を示すフローチャートである。2 is a flowchart showing an example of serial data output processing to an LED driver via SPI, which is executed by an audio/LED control circuit in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行されるI2Cインターフェイスを介したモータドライバへのシリアル・データ出力処理の一例を示すフローチャートである。2 is a flowchart showing an example of serial data output processing to a motor driver via an I2C interface, which is executed by a host control circuit in a pachinko game machine according to an embodiment of the present invention. 変形例1における音声制御処理の一例を示すフローチャートである。7 is a flowchart illustrating an example of audio control processing in Modification 1. FIG. 変形例2におけるランプ制御処理の一例を示すフローチャートである。7 is a flowchart illustrating an example of lamp control processing in Modification 2. FIG. 変形例3におけるランプ制御処理の一例を示すフローチャートである。12 is a flowchart illustrating an example of lamp control processing in Modification 3. 変形例3における各ポートのデータ設定処理の一例を示すフローチャートである。12 is a flowchart illustrating an example of data setting processing for each port in Modification 3. 変形例4における音声・LED制御回路及びLEDドライバ間のSPI接続構成図である。FIG. 12 is a SPI connection configuration diagram between an audio/LED control circuit and an LED driver in Modification 4. FIG. 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。12 is a diagram for explaining input/output operations of serial data between the audio/LED control circuit and the LED driver in Modification 4. FIG. 変形例4における音声・LED制御回路及びLEDドライバ間のシリアル・データの入出力動作を説明するための図である。12 is a diagram for explaining input/output operations of serial data between the audio/LED control circuit and the LED driver in Modification 4. FIG. 変形例4において、音声・LED制御回路及びLEDドライバ間で実行されるシリアル・データ入出力処理の一例を示すフローチャートである。12 is a flowchart illustrating an example of serial data input/output processing executed between the audio/LED control circuit and the LED driver in Modification 4. FIG. 変形例5におけるLEDデータの出力制御例を示す図である。12 is a diagram showing an example of output control of LED data in Modification 5. FIG. 変形例6における役物の励磁状態検知部の概略構成図である。FIG. 12 is a schematic configuration diagram of an excitation state detection section of an accessory in Modification 6. FIG. 変形例6における役物制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of accessory control processing in modification 6. 変形例8におけるパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。It is a schematic connection block diagram between the sub-board and CGROM board (NOR type) of the pachinko game machine in modification 8. 変形例9のパチンコ遊技機におけるLEDアニメーションの生成例1を示す図である。12 is a diagram showing a first example of generation of an LED animation in a pachinko game machine of a ninth modification. FIG. 変形例9のパチンコ遊技機におけるLEDアニメーションの生成例2を示す図である。FIG. 12 is a diagram showing a second example of generation of an LED animation in a pachinko gaming machine according to a ninth modification. 変形例9のパチンコ遊技機におけるLEDアニメーションの生成例(消灯データ使用時例)を示す図である。FIG. 12 is a diagram showing an example of generation of an LED animation (example when lights-off data is used) in a pachinko gaming machine of modification 9. 変形例9のパチンコ遊技機におけるLEDアニメーションの生成例3を示す図である。12 is a diagram showing a third example of generation of an LED animation in a pachinko game machine of a ninth modification. FIG. 変形例9のパチンコ遊技機におけるLEDアニメーションの生成例4を示す図である。12 is a diagram showing a fourth example of generation of an LED animation in a pachinko gaming machine according to a ninth modification. FIG. 変形例9のパチンコ遊技機におけるアニメーションリクエスト構築処理の一例を示すフローチャートである。12 is a flowchart illustrating an example of animation request construction processing in a pachinko gaming machine according to modification 9. 変形例9のパチンコ遊技機におけるランプリクエスト生成処理の一例を示すフローチャートである。12 is a flowchart illustrating an example of lamp request generation processing in a pachinko gaming machine of modification 9. 変形例10におけるデモ表示処理の処理手順を示すフローチャートである。12 is a flowchart illustrating a process procedure of a demonstration display process in Modification 10. 遊技機に電源を一斉投入した後のデモ表示のタイミングを示す説明図である。It is an explanatory diagram showing the timing of demonstration display after power is turned on to the gaming machines all at once. 変形例11のパチンコ遊技機における音声・LED制御回路のマルチエフェクタの要部構成を示すブロック図である。FIG. 12 is a block diagram showing the main part configuration of a multi-effector of a sound/LED control circuit in a pachinko gaming machine of modification 11. FIG. パチスロの機能フローを示す図である。It is a diagram showing a functional flow of pachislot. パチスロの外部構造を示す図である。FIG. 3 is a diagram showing the external structure of a pachi-slot machine. パチスロの主制御回路の構成を示す図である。FIG. 2 is a diagram showing the configuration of a main control circuit of a pachi-slot machine. パチスロの副制御回路の構成を示す図である。FIG. 2 is a diagram showing the configuration of a pachi-slot sub-control circuit. 電源投入時の初期化処理を示すフローチャートである。3 is a flowchart showing initialization processing when power is turned on. メダル受付・スタートチェック処理を示すメインフローチャートである。It is a main flowchart showing medal reception/start check processing. メダル受付・スタートチェック処理における離席判定処理を示すメインフローチャートである。12 is a main flowchart showing a seat-away determination process in the medal reception/start check process. メダル払出処理を示すフローチャートである。It is a flowchart showing medal payout processing. メダル払出枚数チェック処理を示すフローチャートである。It is a flowchart which shows the medal payout number check process. 払出間隔待機処理を示すフローチャートである。It is a flowchart which shows payout interval standby processing. 払出制御処理を示すフローチャートである。It is a flow chart showing payout control processing. メインCPUの制御による割込処理を示すフローチャートである。3 is a flowchart showing interrupt processing under control of the main CPU. メインCPUの制御による電断割込処理の開始を示すフローチャートである。3 is a flowchart showing the start of power interruption processing under control of the main CPU. サブCPUの電源投入処理を示すフローチャートである。3 is a flowchart illustrating power-on processing of a sub CPU. サブCPUの電断割込処理を示すフローチャートである。3 is a flowchart illustrating power failure interrupt processing of a sub CPU. マザータスクを示すフローチャートである。3 is a flowchart showing a mother task. 主基板通信タスクを示すフローチャートである。3 is a flowchart showing a main board communication task. 演出内容決定処理を示すフローチャートである。It is a flowchart which shows performance content determination processing.

以下、本発明の一実施形態に係るパチンコ遊技機(遊技機)の構成及び各種動作について、図面を参照しながら説明する。 Hereinafter, the configuration and various operations of a pachinko gaming machine (gaming machine) according to an embodiment of the present invention will be explained with reference to the drawings.

<機能フロー>
まず、図1を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図1は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Functional flow>
First, with reference to FIG. 1, the functions of the pachinko gaming machine according to the present embodiment will be explained. FIG. 1 is a diagram showing a functional flow of a pachinko gaming machine according to this embodiment.

パチンコゲームは、図1に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。 As shown in FIG. 1, a pachinko game is a game in which a game ball is fired by a user's operation, and when the game ball wins a variety of prizes, a game ball payout control process is performed. Further, pachinko games include special symbol games using special symbols and normal symbol games using normal symbols. When it becomes a "jackpot" in a special symbol game or a "hit" in a normal symbol game, the probability that the game ball will win increases relatively, and the payout control process for the game ball is more likely to be performed. Become.

また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。 In addition, various winnings include special symbol start winning, which is one of the conditions for variable display of special symbols in special symbol games, and one condition for variable display of normal symbols in normal symbol games. It also includes a certain normal symbol starting prize.

なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄(識別情報)が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を1回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。 Note that the term "variable display" as used herein refers to the concept of a variable display, such as a "fluctuating display" that actually changes and is displayed, and a "stop display" that actually stops and is displayed. ”, etc. Further, in the "variable display", for example, a "derivation display" in which a special symbol (identification information) is displayed as a result of a special symbol game can be performed. That is, in this specification, the operation from the start of the "variable display" to the "derived display" is referred to as one "variable display." Furthermore, in this specification, "identification information" refers to "designs" used in pachinko games such as special designs, normal designs, decorative designs, and identification designs, and identification designs and decorations used in pachislot or slot games. The meaning may include symbols used to display or suggest the results of a game when a player plays a game, such as symbols, and the various symbols in the embodiments and various modifications described below also include may be included.

以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。 Hereinafter, an outline of the processing flow of the special symbol game and the normal symbol game will be explained.

(1)特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値(大当り判定用乱数値及び図柄決定用乱数値)が抽出され、抽出された各乱数値が記憶される(図1に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照)。
(1) Special symbol game When a special symbol starts winning in a special symbol game, random values (random value for jackpot determination and random value for symbol determination) are extracted from the jackpot determination counter and the symbol determination counter, respectively. , and each extracted random number value is stored (see the flow of the special symbol start winning process during the special symbol game shown in FIG. 1).

また、図1に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the special symbol control process during the special symbol game, it is first determined whether a condition for starting variable display of the special symbol is satisfied. In this determination process, it is determined whether or not a random number value is stored due to the special symbol starting winning, and with one condition that the random number value is stored, it is determined that the condition for starting variable display of the special symbol is satisfied. judge.

次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。 Next, when starting variable display of special symbols, the jackpot determination random number value extracted from the jackpot determination counter is referred to, and a jackpot determination is made as to whether or not it is a "jackpot". After that, a stop symbol determination process is performed. In this process, the random number value for symbol determination extracted from the symbol determination counter and the result of the above-mentioned jackpot determination are referred to, and a special symbol to be stopped and displayed is determined.

次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。 Next, a variation pattern determination process is performed. In this process, a random number value is extracted from a counter for determining a variation pattern, and the random number value, the result of the above-mentioned jackpot determination, and the above-mentioned special symbol to be stopped and displayed are referred to, and a variation pattern of the special symbol is determined.

次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。 Next, performance pattern determination processing is performed. In this process, a random value is extracted from the production pattern determining counter, and the random value, the result of the jackpot determination described above, the special symbol to be stopped and displayed, and the variation pattern of the special symbol described above are referred to, A performance pattern to be executed in conjunction with the variable display of special symbols is determined.

次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, as a result of the determined jackpot determination, the special symbol to be stopped and displayed, the variation pattern of the special symbol, and the performance pattern accompanying the variable display of the special symbol are referred to, and a variable display control process is performed to control the variable display of the special symbol. , and performance control processing for performing a predetermined performance.

そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。 Then, when the variable display control process and the effect display control process are completed, it is determined whether or not there is a "big hit". In this determination process, if it is determined that a "jackpot" has been achieved, a jackpot game control process for performing a jackpot game is executed. In addition, in the jackpot game, the possibility of winning the various prizes mentioned above increases. On the other hand, if it is determined that the "big hit" has not occurred, the jackpot game control process is not executed.

「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態(以下、「確変遊技状態」という)や、特別図柄始動入賞が得られやすくなる遊技状態(以下、「時短遊技状態」という)などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。 If it is determined that the "big hit" has not been achieved, or if the jackpot game control process has ended, a game state transition control process is performed to shift the game state. In this gaming state transition control process, the normal gaming state, which is different from the jackpot gaming state, is managed. As a normal gaming state, for example, in the above-mentioned jackpot determination, a gaming state in which the probability of being judged as a "jackpot" increases (hereinafter referred to as "probability variable gaming state"), or a special symbol starting winning is easier to obtain. Examples include a gaming state (hereinafter referred to as a "time-saving gaming state"). After that, the process of determining whether or not to start variable display of the special symbols is performed again, and thereafter, various processes of the special symbol control process described above are repeated.

なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ(大当り判定用乱数値、図柄決定用乱数値等)が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示(変動表示)が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。 In addition, in the pachinko game machine of this embodiment, when the game ball starts winning while the special symbol is being displayed in a variable manner, various data acquired at the time of starting winning (random value for jackpot determination, random value for determining symbol, etc.) ) will be put on hold. In other words, if a game ball starts winning while a special symbol is being displayed in a variable manner, the variable display (variable display) of the special symbol corresponding to the starting prize is suspended, and after the variable display of the currently executed special symbol ends. Variable display of the reserved special symbols is started. Hereinafter, the variable display of the reserved special symbol will also be referred to as a "reserved ball."

また、本実施形態のパチンコ遊技機では、後述するように、2種類の特別図柄始動入賞(第1始動口入賞及び第2始動口入賞)を設け、各特別図柄始動入賞に対して最大4個の保留球を取得することができる。すなわち、本実施形態では、最大8個の保留球を取得することができる。 In addition, in the pachinko game machine of this embodiment, as will be described later, two types of special symbol starting winnings are provided (first starting opening winning and second starting opening winning), and a maximum of four winnings are provided for each special symbol starting winning. It is possible to obtain a reserved ball. That is, in this embodiment, a maximum of eight reserved balls can be acquired.

さらに、本実施形態のパチンコ遊技機は、図1には示さないが、上述した保留球の情報に基づいて保留球の当落(「大当り」当選の有無)を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。 Furthermore, although not shown in FIG. 1, the pachinko gaming machine of the present embodiment determines whether the held ball is a hit or miss (whether or not there is a "jackpot" win) based on the above-mentioned information on the held balls, and further, based on the judgment result. It also has a function to perform a predetermined effect based on the information, that is, a pre-read effect function.

(2)普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される(図1に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照)。
(2) Normal symbol game When there is a normal symbol start winning prize in the normal symbol game, a random value is extracted from the hit determination counter and the random value is stored (normal symbol game in the regular symbol game shown in Figure 1). (Refer to the flow of symbol start winning processing).

また、図1に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the normal symbol control process during the normal symbol game, it is first determined whether a condition for starting variable display of the normal symbols is satisfied. In this judgment process, it is referenced whether or not a random number value is stored due to the normal symbol starting winning, and with one condition that the random number value is stored, it is assumed that the condition for starting the variable display of the normal symbol is satisfied. judge.

次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。 Next, when starting the variable display of the normal symbols, the random value extracted from the hit determination counter is referred to and a hit determination is made as to whether or not it is a "win". After that, a variation pattern determination process is performed. In this process, the result of the hit determination is referred to and the variation pattern of the normal symbols is determined.

次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, the determined result of the hit determination and the fluctuation pattern of the normal symbols are referred to, and a variable display control process for controlling the variable display of the normal symbols and an effect control process for performing a predetermined effect are executed.

可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。 When the variable display control process and the effect display control process are completed, it is determined whether or not there is a "win". In this determination process, if it is determined that it is a "win", a winning game control process for performing a winning game is executed. In the winning game control process, the possibility of winning the various prizes mentioned above increases, especially the possibility of winning a special symbol starting prize of the game ball in the special symbol game. On the other hand, if it is determined that it is not a "win", the winning game control process is not executed. After that, the process of determining whether to start the variable display of the normal symbols is performed again, and thereafter, the various processes of the normal symbol control process described above are repeated.

上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。 As mentioned above, in a pachinko game, the payout of game balls is controlled based on conditions such as whether or not there will be a "jackpot" in the special symbol game, the transition status of the gaming state, and whether or not there will be a "win" in the normal symbol game. Ease of processing changes.

なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ(いわゆる、リングカウンタ)から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。 In this embodiment, as a method for extracting various random numbers, a soft random number method is used in which random numbers are generated by executing a program. However, the present invention is not limited to this, and for example, if a pachinko game machine is equipped with a random number generator whose random numbers are updated at a predetermined period, a random number is obtained from a counter (so-called ring counter) in the random number generator. A hard random number method for extracting may be adopted as the method for extracting the various random numbers described above. Note that when using the hard random number method, by determining the initial value of the random number value at a timing different from the predetermined cycle, it is possible to prevent the same random number value from being extracted at the predetermined cycle.

<パチンコ遊技機の構造>
次に、図2及び図3を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図2は、パチンコ遊技機の外観を示す斜視図である。また、図3は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, the structure of the pachinko gaming machine in this embodiment will be explained with reference to FIGS. 2 and 3. Note that FIG. 2 is a perspective view showing the appearance of the pachinko gaming machine. Further, FIG. 3 is an exploded perspective view of the pachinko gaming machine.

パチンコ遊技機1は、図2及び図3に示すように、本体2と、本体2に対して開閉自在に取り付けられたベースドア3と、ベースドア3に対して開閉自在に取り付けられたガラスドア4とを備える。 As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 attached to the main body 2 so as to be openable and closable, and a glass door attached to the base door 3 so as to be openable and closable. 4.

[本体]
本体2は、長方形状の開口2aを有する枠状部材で構成される(図3参照)。この本体2は、例えば、木材等の材料により形成される。
[Body]
The main body 2 is composed of a frame member having a rectangular opening 2a (see FIG. 3). This main body 2 is made of a material such as wood, for example.

[ベースドア]
ベースドア3は、本体2の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア3は、本体2の前方(パチンコ遊技機1の正面側)に配置されており、ベースドア3を本体2の一方の側辺端部を軸にして回動させることにより、本体2の開口2aが開閉される。ベースドア3には、図3に示すように、四角形状の開口3aが設けられる。この開口3aは、ベースドア3の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is composed of a plate-like member having a rectangular outer shape that is substantially the same as the outer shape of the main body 2 . The base door 3 is disposed in front of the main body 2 (on the front side of the pachinko machine 1), and by rotating the base door 3 around one side end of the main body 2, the base door 3 can be opened. The opening 2a is opened and closed. As shown in FIG. 3, the base door 3 is provided with a rectangular opening 3a. The opening 3a is formed from a substantially central portion of the base door 3 to an upper region thereof, and has a size that occupies most of the region.

また、ベースドア3には、スピーカ11(音声発生手段)と、遊技盤12と、表示装置13(演出手段、表示手段)と、皿ユニット14と、発射装置15と、払出装置16と、基板ユニット17とが取り付けられる。 The base door 3 also includes a speaker 11 (sound generation means), a game board 12, a display device 13 (presentation means, display means), a tray unit 14, a firing device 15, a payout device 16, and a board. unit 17 is attached.

スピーカ11は、ベースドア3の上部(上端部付近)の左右両側部にそれぞれ配置される。つまり、スピーカ11は2つ配置される。遊技盤12は、ベースドア3の前方(パチンコ遊技機1の正面側)に配置され、ベースドア3の開口3aを覆うように配置される。 The speakers 11 are arranged on both left and right sides of the upper part (near the upper end) of the base door 3 . That is, two speakers 11 are arranged. The game board 12 is placed in front of the base door 3 (on the front side of the pachinko game machine 1), and is placed so as to cover the opening 3a of the base door 3.

遊技盤12は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。 The game board 12 is made of a plate-shaped resin member that is transparent to light. Note that, as the resin having light transmittance, for example, acrylic resin, polycarbonate resin, methacrylic resin, etc. can be used.

また、遊技盤12の前面(パチンコ遊技機1の正面側の表面)には、発射装置15から発射された遊技球が転動する遊技領域12aが形成される。この遊技領域12aは、ガイドレール41(具体的には後述の図4に示す外レール41a)に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域12aには、複数の遊技釘(後述の図4参照)が打ちこまれている。なお、遊技盤12(遊技領域12a)の構成については、後述の図4を参照しながら後で詳述する。 Further, on the front surface of the game board 12 (the front surface of the pachinko game machine 1), a game area 12a is formed in which game balls fired from the firing device 15 roll. This game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4, which will be described later), and has a substantially circular outer circumferential shape. Furthermore, a plurality of game nails (see FIG. 4, which will be described later) are driven into the game area 12a. The configuration of the game board 12 (game area 12a) will be described in detail later with reference to FIG. 4, which will be described later.

表示装置13は、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)に取り付けられる。この表示装置13は、画像を表示する表示領域13aを有する。表示領域13aの大きさは、遊技盤12の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置13の表示領域13aには、演出用の識別図柄、演出画像、装飾用画像(装飾図柄)などの各種画像が表示される。遊技者は、遊技盤12を介して、表示装置13の表示領域13aに表示された各種画像を視認することができる。 The display device 13 is attached to the back side of the game board 12 (the side opposite to the front side of the pachinko game machine 1). This display device 13 has a display area 13a that displays images. The size of the display area 13a is set to a size that occupies all or part of the surface of the game board 12. In the display area 13a of the display device 13, various images such as presentation identification patterns, presentation images, and decorative images (decorative patterns) are displayed. The player can visually recognize various images displayed on the display area 13a of the display device 13 via the game board 12.

なお、本実施形態では、表示装置13としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置13として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、CRT(Cathode Ray Tube)ディスプレイなどの表示機器を適用してもよい。 Note that in this embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited thereto, and display devices such as a plasma display, a rear projection display, and a CRT (Cathode Ray Tube) display may be applied as the display device 13, for example.

また、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)には、スペーサ19が設けられる。このスペーサ19は、遊技盤12の背面(パチンコ遊技機1の背面側の表面)と表示装置13の前面(パチンコ遊技機1の正面側の表面)との間に設けられ、遊技盤12の遊技領域12aを転動する遊技球の流路となる空間を形成する。スペーサ19は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ19は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。 Further, a spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko game machine 1). This spacer 19 is provided between the back surface of the game board 12 (the surface on the back side of the pachinko game machine 1) and the front surface of the display device 13 (the surface on the front side of the pachinko game machine 1), and is A space is formed that becomes a flow path for game balls rolling in the area 12a. The spacer 19 is made of a light-transmitting material. Note that the present invention is not limited to this, and the spacer 19 may be partially formed of a material that has optical transparency, or may be formed of a material that does not have optical transparency, for example. .

皿ユニット14は、遊技盤12の下方に配置される。この皿ユニット14は、上皿21と、その下方に配置された下皿22とを有する。上皿21及び下皿22には、図2に示すように、遊技球の貸し出し、遊技球の払出し(賞球)を行うための払出口21a及び払出口22aがそれぞれ形成される。所定の払出条件が成立した場合には、払出口21a及び払出口22aから遊技球が排出されて、それぞれ、上皿21及び下皿22に貯留される。また、上皿21に貯留された遊技球は、発射装置15によって遊技領域12aに発射される。 The plate unit 14 is arranged below the game board 12. This plate unit 14 has an upper plate 21 and a lower plate 22 arranged below the upper plate 21. As shown in FIG. 2, the upper tray 21 and the lower tray 22 are provided with a payout port 21a and a payout port 22a, respectively, for lending game balls and paying out game balls (prize balls). When predetermined payout conditions are met, game balls are ejected from the payout port 21a and the payout port 22a, and stored in the upper tray 21 and lower tray 22, respectively. Further, the game balls stored in the upper tray 21 are fired into the game area 12a by the firing device 15.

また、皿ユニット14には、演出ボタン23が設けられる。この演出ボタン23は、上皿21上に取り付けられる。また、演出ボタン23の周縁には、ダイヤル操作部(ジョグダイヤル)24が演出ボタン23に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機1は、演出ボタン23及び/又はダイヤル操作部24を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置13の表示領域13aに、演出ボタン23及び/又はダイヤル操作部24の操作を促す画像が表示される。 Further, the dish unit 14 is provided with a production button 23. This effect button 23 is attached on the upper plate 21. Further, a dial operation section (jog dial) 24 is attached to the periphery of the production button 23 so as to be rotatable with respect to the production button 23. The pachinko game machine 1 of the present embodiment has a predetermined performance function that is performed using the performance button 23 and/or the dial operation section 24, and when performing a predetermined performance, the display area 13a of the display device 13 displays, An image prompting the user to operate the production button 23 and/or the dial operation section 24 is displayed.

発射装置15は、ベースドア3の前面において、右下の領域(右下角部付近)に配置される。この発射装置15は、遊技者によって操作可能な発射ハンドル25と、皿ユニット14の右下部に係合するパネル体26とを備える。発射ハンドル25は、パネル体26の前面側に配置され、パネル体26に回動可能に支持される。 The firing device 15 is arranged in the lower right area (near the lower right corner) on the front surface of the base door 3. This firing device 15 includes a firing handle 25 that can be operated by a player, and a panel body 26 that engages with the lower right portion of the dish unit 14. The firing handle 25 is arranged on the front side of the panel body 26 and is rotatably supported by the panel body 26.

なお、図2及び図3には示さないが、パネル体26の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ(駆動装置)が設けられる。また、図2及び図3には示さないが、発射ハンドル25の周縁部には、タッチセンサが設けられ、発射ハンドル25の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル25の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。 Although not shown in FIGS. 2 and 3, a solenoid actuator (drive device) for controlling the firing operation of the game ball is provided on the back side of the panel body 26. Although not shown in FIGS. 2 and 3, a touch sensor is provided on the peripheral edge of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the electric power supplied to the solenoid actuator.

本実施形態のパチンコ遊技機1では、遊技者の手が発射ハンドル25のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル25を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル25を把持して時計回り(遊技者側から見て右回り)の方向へ回動操作すると、発射ハンドル25の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿21に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール41(後述の図4参照)に案内されて遊技盤12の遊技領域12aへ放出される。 In the pachinko game machine 1 of this embodiment, when the player's hand comes into contact with the touch sensor of the firing handle 25, the touch sensor outputs a detection signal. Thereby, it is detected that the player has grasped the firing handle 25, and the solenoid actuator can fire the game ball. When the player grasps the firing handle 25 and rotates it clockwise (clockwise when viewed from the player's side), the resistance value of the firing volume changes according to the rotation angle of the firing handle 25. , power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper tray 21 are sequentially fired, and the fired game balls are guided by the guide rail 41 (see FIG. 4, which will be described later) and are released into the game area 12a of the game board 12.

また、図2及び図3には示さないが、発射ハンドル25の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル25を把持して回動させた状態であっても、遊技球の発射が停止される。 Although not shown in FIGS. 2 and 3, a firing stop button is provided on the side of the firing handle 25. The firing stop button is a button provided to stop the solenoid actuator from firing the game ball. When the player presses the firing stop button, firing of the game ball is stopped even if the firing handle 25 is gripped and rotated.

払出装置16及び基板ユニット17は、ベースドア3の背面側に配置される。払出装置16には、貯留ユニット(不図示)から遊技球が供給される。払出装置16は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿21又は下皿22に払い出す。基板ユニット17は、各種制御基板を有する。各種制御基板には、後述する主制御回路70や副制御回路200などが設けられる(後述の図5参照)。 The dispensing device 16 and the board unit 17 are arranged on the back side of the base door 3. Game balls are supplied to the payout device 16 from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls from among the game balls supplied from the storage unit to the upper tray 21 or the lower tray 22 based on the establishment of the payout condition. The board unit 17 includes various control boards. The various control boards are provided with a main control circuit 70, a sub-control circuit 200, etc., which will be described later (see FIG. 5, which will be described later).

[ガラスドア]
ガラスドア4は、表面が略四角形状の板状部材で構成される。また、ガラスドア4は、遊技盤12の前面側に配置され、遊技盤12を覆う大きさを有する。このガラスドア4の前面において、スピーカ11と対向する上部領域には、スピーカカバー29が設けられる。
[Glass door]
The glass door 4 is composed of a plate-like member having a substantially rectangular surface. Further, the glass door 4 is arranged on the front side of the game board 12 and has a size that covers the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.

また、ガラスドア4の中央部において、遊技盤12の遊技領域12aと対向する領域には、少なくとも遊技領域12aを露出させるような大きさの開口4aが形成される。ガラスドア4の開口4aは、光透過性を有する保護ガラス28が取り付けられ、これにより、開口4aが塞がれる。したがって、ガラスドア4をベースドア3に対して閉じると、保護ガラス28は、遊技盤12の少なくとも遊技領域12aに対面するように配置される。 Furthermore, in the center of the glass door 4, an opening 4a having a size that exposes at least the game area 12a is formed in an area facing the game area 12a of the game board 12. A light-transmitting protective glass 28 is attached to the opening 4a of the glass door 4, thereby closing the opening 4a. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is arranged to face at least the gaming area 12a of the gaming board 12.

[遊技盤]
次に、遊技盤12の構成について、図4を参照して説明する。図4は、遊技盤12の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be explained with reference to FIG. 4. FIG. 4 is a front view showing the configuration of the game board 12.

遊技盤12の前面には、図4に示すように、ガイドレール41と、球通過検出器43と、第1始動口44と、第2始動口45(始動領域)と、普通電動役物46とが設けられる。また、遊技盤12の前面には、一般入賞口51,52と、第1大入賞口53(可変入賞装置)と、第2大入賞口54(可変入賞装置)と、アウト口55と、複数の遊技釘56とが設けられる。さらに、遊技盤12の前面において、その略中央に配置された表示装置13の表示領域13aの上部には、特別図柄表示装置61(特別図柄表示手段、識別情報表示手段)と、普通図柄表示装置62と、普通図柄保留表示装置63と、第1特別図柄保留表示装置64と、第2特別図柄保留表示装置65とが設けられる。 As shown in FIG. 4, on the front surface of the game board 12, there are a guide rail 41, a ball passage detector 43, a first starting port 44, a second starting port 45 (starting area), and a normal electric accessory 46. and is provided. In addition, on the front of the game board 12, there are general winning holes 51 and 52, a first big winning hole 53 (variable winning device), a second big winning hole 54 (variable winning device), and an out hole 55. A game nail 56 is provided. Further, on the front surface of the game board 12, above the display area 13a of the display device 13 located approximately in the center, there are a special symbol display device 61 (special symbol display means, identification information display means) and a normal symbol display device. 62, a normal symbol retention display device 63, a first special symbol retention display device 64, and a second special symbol retention display device 65 are provided.

なお、図4には示さないが、遊技盤12の前面には、演出用7セグカウンタも設けられる。演出用7セグカウンタは、二桁の数字や2つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知LED(Light Emitting Diode)や、大当り遊技中のラウンド数を表示するラウンド数表示LEDなどを設けてもよい。 Although not shown in FIG. 4, a 7-segment counter for performance is also provided on the front surface of the game board 12. The 7-segment counter for presentation is composed of a display counter that can display two digit numbers or two alphabetical characters. In addition, in this embodiment, a notification LED (Light Emitting Diode) that lights up when the result of the stop display of the special symbol is a "jackpot", a round number display LED that displays the number of rounds during a jackpot game, etc. are provided. Good too.

[遊技領域の各種構成部材]
ガイドレール41は、遊技領域12aを区画する円弧状に延在した外レール41aと、この外レール41aの内側(内周側)に配置された、円弧状に延在した内レール41bとで構成される。遊技領域12aは、外レール41aの内側に形成される。外レール41a及び内レール41bは、遊技者側から見て、遊技領域12aの左側端部付近において互いに対向するように配置され、これにより、外レール41aと内レール41bとの間に、発射装置15によって発射された遊技球を遊技領域12aの上部へ案内するガイド経路41cが形成される。
[Various components of the gaming area]
The guide rail 41 is composed of an outer rail 41a extending in an arc shape that partitions the game area 12a, and an inner rail 41b extending in an arc shape arranged inside (inner circumferential side) of the outer rail 41a. be done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are arranged to face each other near the left end of the gaming area 12a when viewed from the player side. A guide path 41c is formed to guide the game ball launched by the ball 15 to the upper part of the game area 12a.

また、遊技領域12aの左側上部に位置する内レール41bの先端部には、該内レール41bの先端部と、それと対向する外レール41aの一部とにより、玉放出口41dが形成される。そして、内レール41bの先端部には、玉放出口41dを塞ぐようにして、玉戻り防止片42が設けられる。この玉戻り防止片42は、玉放出口41dから遊技領域12aに放出された遊技球が、再び玉放出口41dを通過してガイド経路41cに進入することを防止する。 Further, a ball discharge opening 41d is formed at the tip of the inner rail 41b located at the upper left side of the gaming area 12a, by the tip of the inner rail 41b and a part of the outer rail 41a facing thereto. A ball return prevention piece 42 is provided at the tip of the inner rail 41b so as to close the ball discharge port 41d. This ball return prevention piece 42 prevents the game ball released from the ball release port 41d into the game area 12a from passing through the ball release port 41d again and entering the guide path 41c.

玉放出口41dから放出された遊技球は、遊技領域12aの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘56、第1始動口44、第2始動口45等の遊技領域12aに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域12aの上部から下部に向かって流下する。 The game balls released from the ball release port 41d flow down from the top to the bottom of the game area 12a. At this time, the game ball collides with various members provided in the game area 12a, such as the plurality of game nails 56, the first starting port 44, the second starting port 45, etc., and changes the direction of movement of the game ball. Flows down from the top to the bottom.

遊技領域12aの略中央には、表示装置13の表示領域13aが設けられる。この表示領域13aの上端には、障害物13bが設けられる。障害物13bを設けることにより、遊技球は、遊技領域12a内の表示領域13aと重なる領域上を通過しない。 A display area 13a of a display device 13 is provided approximately in the center of the gaming area 12a. An obstacle 13b is provided at the upper end of this display area 13a. By providing the obstacle 13b, the game ball does not pass over the area that overlaps with the display area 13a in the game area 12a.

球通過検出器43は、遊技者側から見て、表示領域13aの右側端部付近に配置される。球通過検出器43には、球通過検出器43を通過する遊技球を検出するための通過球センサ43a(後述の図5参照)が設けられる。また、球通過検出器43を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。 The ball passage detector 43 is arranged near the right end of the display area 13a when viewed from the player side. The ball passing detector 43 is provided with a passing ball sensor 43a (see FIG. 5 described below) for detecting a game ball passing through the ball passing detector 43. Further, when the game ball passes through the ball passage detector 43, a lottery is performed to determine whether or not it is a "win", and a variable display of normal symbols is started based on the result of the lottery.

第1始動口44は、表示領域13aの下方に配置され、第2始動口45は、第1始動口44の下方に配置される。第1始動口44及び第2始動口45は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第1始動口44又は第2始動口45に入ること又は通過することを「入賞」という。そして、遊技球が第1始動口44又は第2始動口45に入賞すると、第1所定数(本実施形態では3個)の遊技球が払い出される。また、第1始動口44に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第2始動口45に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。 The first starting port 44 is arranged below the display area 13a, and the second starting port 45 is arranged below the first starting port 44. The first starting port 44 and the second starting port 45 are made of a member capable of receiving game balls. Hereinafter, the game ball entering or passing through the first starting port 44 or the second starting port 45 will be referred to as "winning". Then, when a game ball enters the first starting hole 44 or the second starting hole 45, a first predetermined number (three in this embodiment) of game balls are paid out. In addition, when a game ball enters the first starting port 44, a lottery is held to determine whether it is a "big hit" or a "small hit", and the special symbols change based on the result of the lottery. Display starts. Further, when a game ball enters the second starting port 45, a lottery is performed to determine whether or not it is a "jackpot", and a variable display of special symbols is started based on the result of the lottery.

第1始動口44には、第1始動口44に入賞した遊技球を検出するための第1始動口入賞球センサ44a(後述の図5参照)が設けられる。また、第2始動口45には、第2始動口45に入賞した遊技球を検出するための第2始動口入賞球センサ45a(後述の図5参照)が設けられる。なお、第1始動口44及び第2始動口45に入賞した遊技球は、遊技盤12に設けられた回収口(不図示)を通過して遊技球の回収部(不図示)に搬送される。 The first starting port 44 is provided with a first starting port winning ball sensor 44a (see FIG. 5, which will be described later) for detecting a game ball that has won in the first starting port 44. Further, the second starting opening 45 is provided with a second starting opening winning ball sensor 45a (see FIG. 5, which will be described later) for detecting the winning game ball in the second starting opening 45. Note that the game balls that have entered the first starting port 44 and the second starting port 45 pass through a collection port (not shown) provided on the game board 12 and are transported to a game ball collection section (not shown). .

普通電動役物46は、第2始動口45に設けられる。普通電動役物46は、第2始動口45の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド46a(後述の図5参照)とを有する。この普通電動役物46は、普通電動役物ソレノイド46aにより駆動され、一対の羽根部材を拡げて第2始動口45に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第2始動口45に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物46が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。 A normal electric accessory 46 is provided at the second starting port 45. The normal electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second starting port 45, and a normal electric accessory solenoid 46a (see FIG. 5 described later) that drives the pair of blade members. have This normal electric accessory 46 is driven by a normal electric accessory solenoid 46a, and has an open state in which the pair of blade members is expanded to make it easier to enter the game ball into the second starting port 45, and a closed state in which the pair of blade members is closed. One state of a closed state is generated in the second starting port 45, which makes it impossible to win a game ball. In addition, in this embodiment, when the normal electric accessory 46 is in the closed state, the opening form of the pair of blade members is not a form that makes it impossible to win a prize, but a form that makes it difficult to win a game ball. Good too.

一般入賞口51は、遊技者側から見て、遊技領域12aの左下部付近に配置される。また、一般入賞口52は、球通過検出器43の下方に配置され、且つ、遊技者側から見て、遊技領域12aの右下部付近に配置される。一般入賞口51及び一般入賞口52は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口51又は一般入賞口52に入ること又は通過することもまた、「入賞」という。一般入賞口51又は一般入賞口52に遊技球が入賞すると、第2所定数(本実施形態では10個)の遊技球が払い出される。 The general winning hole 51 is arranged near the lower left of the gaming area 12a when viewed from the player side. Further, the general winning hole 52 is arranged below the ball passage detector 43 and near the lower right corner of the gaming area 12a when viewed from the player side. The general winning hole 51 and the general winning hole 52 are made of a member capable of receiving game balls. Hereinafter, entering or passing the game ball into the general winning hole 51 or the general winning hole 52 will also be referred to as "winning." When a game ball enters the general winning hole 51 or the general winning hole 52, a second predetermined number (10 in this embodiment) of game balls are paid out.

一般入賞口51には、一般入賞口51に入賞した遊技球を検出するための一般入賞球センサ51a(後述の図5参照)が設けられる。また、一般入賞口52には、一般入賞口52に入賞した遊技球を検出するための一般入賞球センサ52a(後述の図5参照)が設けられる。 The general winning hole 51 is provided with a general winning ball sensor 51a (see FIG. 5, which will be described later) for detecting a game ball that has won a prize in the general winning hole 51. Further, the general winning a prize hole 52 is provided with a general winning ball sensor 52a (see FIG. 5 described below) for detecting the game ball that has won in the general winning a prize hole 52.

第1大入賞口53及び第2大入賞口54は、球通過検出器43の下方で、且つ、第1始動口44と一般入賞口52との間に配置される。そして、第1大入賞口53及び第2大入賞口54は、遊技球の流路に沿って上下方向に配置され、第1大入賞口53は、第2大入賞口54の上方に配置される。第1大入賞口53及び第2大入賞口54は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ53a及び54aと、シャッタを駆動させるソレノイドアクチュエータ(後述の図5中の第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54b)とを有する。 The first big winning hole 53 and the second big winning hole 54 are arranged below the ball passage detector 43 and between the first starting hole 44 and the general winning hole 52. The first big winning hole 53 and the second big winning hole 54 are arranged in the vertical direction along the flow path of the game ball, and the first big winning hole 53 is arranged above the second big winning hole 54. Ru. The first big winning opening 53 and the second big winning opening 54 are both so-called attacker type opening/closing devices, and include shutters 53a and 54a that can be opened and closed, and a solenoid actuator (the first one in FIG. 5 described later) that drives the shutters. It has a big winning opening solenoid 53b and a second big winning opening solenoid 54b).

第1大入賞口53及び第2大入賞口54のそれぞれは、対応するシャッタが開いている状態(開放状態)のときに遊技球を受け入れ、シャッタが閉じている状態(閉鎖状態)のときには遊技球を受け入れない。以下では、遊技球が第1大入賞口53又は第2大入賞口54に入ること又は通過することもまた、「入賞」という。第1大入賞口53に遊技球が入賞すると、第3所定数球(本実施形態では10個)の遊技球が払い出される。一方、第2大入賞口54に遊技球が入賞すると、第4所定数球(本実施形態では15個)の遊技球が払い出される。 Each of the first big winning hole 53 and the second big winning hole 54 receives a game ball when the corresponding shutter is open (open state), and receives a game ball when the shutter is closed (closed state). Do not accept the ball. Hereinafter, entering or passing the game ball into the first grand prize opening 53 or the second grand prize opening 54 will also be referred to as "winning." When a game ball enters the first big prize opening 53, a third predetermined number of game balls (10 in this embodiment) are paid out. On the other hand, when a game ball enters the second big prize opening 54, a fourth predetermined number of game balls (15 in this embodiment) are paid out.

また、第1大入賞口53には、第1大入賞口53に入賞した遊技球を計数するためのカウントセンサ53c(後述の図5参照)が設けられる。さらに、第2大入賞口54には、第2大入賞口54に入賞した遊技球を計数するためのカウントセンサ54c(後述の図5参照)が設けられる。 In addition, the first grand prize opening 53 is provided with a count sensor 53c (see FIG. 5, which will be described later) for counting the game balls that have entered the first grand prize opening 53. Further, the second grand prize opening 54 is provided with a count sensor 54c (see FIG. 5, which will be described later) for counting the game balls that have entered the second grand prize opening 54.

アウト口55は、遊技領域12aの最下部に設けられる。このアウト口55は、第1始動口44、第2始動口45、一般入賞口51、一般入賞口52、第1大入賞口53及び第2大入賞口54のいずれにも入賞しなかった遊技球を受け入れる。 The out port 55 is provided at the bottom of the gaming area 12a. This out port 55 is used for games that did not win in any of the first starting port 44, second starting port 45, general winning port 51, general winning port 52, first grand winning port 53, and second grand winning port 54. Accept the ball.

本実施形態の遊技領域12aにおける各種構成部材の配置を図4に示すような配置にすると、遊技者により遊技領域12aの右側の領域に遊技球が打ち込まれた場合(右打ちされた場合)、遊技釘56等により遊技球が第2始動口45に誘導される。この場合、第1始動口44に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第2始動口45に入賞した方が、第1始動口44に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第2始動口45への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第1始動口44への入賞の可能性(遊技者にとって不利な遊技状態となる可能性)を低くすることができる。 When the various constituent members in the gaming area 12a of this embodiment are arranged as shown in FIG. The game ball is guided to the second starting port 45 by the game nail 56 and the like. In this case, there is almost no possibility of winning in the first starting slot 44. In addition, in this embodiment, as will be described later, it is easier for the player to receive a "jackpot" lottery which is advantageous for the player if he wins the prize in the second starting hole 45 than if he wins in the first starting hole 44. Therefore, in the later-described "time-saving gaming state" in which it is relatively easy to win a prize in the second starting hole 45, by hitting right, the possibility of winning in the first starting hole 44 (which is disadvantageous for the player) The possibility of entering a gaming state can be lowered.

[特別図柄表示装置]
特別図柄表示装置61は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。
[Special symbol display device]
The special symbol display device 61 is arranged approximately at the upper center of the display area 13a of the display device 13, as shown in FIG.

特別図柄表示装置61は特別図柄ゲームにおいて、特別図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置61を構成する。なお、本発明はこれに限定されず、特別図柄表示装置61を、例えば、複数のLEDにより構成してもよい。この場合には、複数のLEDの点灯・消灯によって構成される表示パターンを特別図柄として表す。 The special symbol display device 61 is a display device that variably displays special symbols (variable display and stop display) in the special symbol game. In this embodiment, as shown in FIG. 4, a special symbol display device 61 is configured by a device that displays special symbols as symbols consisting of numbers, symbols, and the like. Note that the present invention is not limited to this, and the special symbol display device 61 may be composed of, for example, a plurality of LEDs. In this case, a display pattern formed by turning on and off a plurality of LEDs is represented as a special symbol.

特別図柄表示装置61は、遊技球が第1始動口44又は第2始動口45に入賞したこと(特別図柄始動入賞)を契機に、特別図柄(識別情報)の変動表示を行う。そして、特別図柄表示装置61は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第1始動口44に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第1特別図柄という。また、遊技球が第2始動口45に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第2特別図柄という。 The special symbol display device 61 displays a special symbol (identification information) in a variable manner when a game ball enters the first starting hole 44 or the second starting hole 45 (special symbol starting winning). Then, the special symbol display device 61 displays the special symbols in a variable manner for a predetermined period of time, and then displays the special symbols in a stopped state. Hereinafter, the special symbol that is variably displayed on the special symbol display device 61 when the game ball enters the first starting hole 44 will be referred to as a first special symbol. Further, when the game ball enters the second starting hole 45, the special symbol that is variably displayed on the special symbol display device 61 is referred to as a second special symbol.

特別図柄表示装置61において、停止表示された第1特別図柄又は第2特別図柄が特定の態様(「大当り」の態様)である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置61において、第1特別図柄又は第2特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。 In the special symbol display device 61, when the first special symbol or the second special symbol that is stopped and displayed is in a specific mode (“jackpot” mode), the gaming state changes from the normal gaming state to the one advantageous to the player. The state shifts to a jackpot gaming state. That is, in the special symbol display device 61, the first special symbol or the second special symbol is stopped and displayed in a manner that transitions to a jackpot game state, which is a "jackpot".

大当り遊技状態では、第1大入賞口53又は第2大入賞口54が開放状態になる。具体的には、本実施形態では、遊技球が第1始動口44に入賞し、特別図柄表示装置61において第1特別図柄が特定の態様で停止表示された場合には、第1大入賞口53が開放状態となる。一方、遊技球が第2始動口45に入賞し、特別図柄表示装置61において第2特別図柄が特定の態様で停止表示された場合には、第2大入賞口54が開放状態となる。 In the jackpot game state, the first big winning hole 53 or the second big winning hole 54 is in an open state. Specifically, in this embodiment, when a game ball enters the first starting hole 44 and the first special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the first big winning hole is opened. 53 is in an open state. On the other hand, when the game ball enters the second starting opening 45 and the second special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the second big winning opening 54 becomes open.

各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間(例えば30sec)が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。 The open state of each grand prize opening is maintained until a predetermined number of game balls are won or until a certain period of time (for example, 30 seconds) has elapsed. Then, when the elapsed period of the open state of each big winning hole satisfies any of these conditions, the big winning hole that was in the open state becomes a closed state.

以下では、第1大入賞口53又は第2大入賞口54が遊技球を受け入れやすい状態(開放状態)となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、1ラウンド、2ラウンド等のラウンド数として計数される。例えば、1回目のラウンドゲームを第1ラウンド、2回目のラウンドゲームを第2ラウンドと称する。 Hereinafter, a game in which the first grand prize opening 53 or the second grand prize opening 54 is in a state (open state) in which it is easy to accept game balls will be referred to as a round game. The grand prize opening will be closed between round games. Further, a round game is counted as the number of rounds such as 1 round, 2 rounds, etc. For example, the first round game is called the first round, and the second round game is called the second round.

なお、特別図柄表示装置61において、停止表示された特別図柄が特定の態様以外の態様(「ハズレ」の態様)である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置61により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。 In addition, in the special symbol display device 61, when the special symbol that is stopped and displayed is in a mode other than the specific mode (a "losing" mode), the game state does not change unless the player wins the falling lottery. That is, the special symbol game is a game in which the special symbol is displayed in a variable manner by the special symbol display device 61, and then the special symbol is stopped and displayed, and the gaming state is shifted or maintained depending on the result.

また、本実施形態のパチンコ遊技機1では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第1始動口44に入賞した場合、該入賞に対応する第1特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第1特別図柄の変動表示が開始される。本実施形態では、保留される第1特別図柄の可変表示の数(いわゆる、「保留個数(保留球の個数)」)を、最大4回(個)に規定する。 In addition, in the pachinko game machine 1 of the present embodiment, when the game ball enters the first starting hole 44 during the variable display of the first special symbol or the second special symbol, the first special symbol corresponding to the winning is variable. Display (holding ball) is held. Then, when the first special symbol or the second special symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the suspended first special symbol is started. In this embodiment, the number of variable displays of the first special symbol to be reserved (so-called "number of reserved symbols (number of reserved balls)") is defined as a maximum of four times (pieces).

さらに、本実施形態では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第2始動口45に入賞した場合、該入賞に対応する第2特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第2特別図柄の変動表示が開始される。本実施形態では、保留される第2特別図柄の可変表示の数(保留個数)を、最大4回(個)に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大8個となる。 Furthermore, in this embodiment, if a game ball enters the second starting hole 45 during the variable display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (holding ball) will be put on hold. Then, when the first special symbol or the second special symbol that is currently being displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been on hold is started. In this embodiment, the number of variable displays of the second special symbols to be suspended (the number of suspended symbols) is defined as a maximum of four times (pieces). Therefore, in this embodiment, the maximum number of reserved special symbols for variable display is 8 in total.

また、本実施形態では、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。 In addition, in this embodiment, when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, the variable display of one special symbol is performed with priority over the variable display of the other special symbol. . Note that the present invention is not limited to this, and when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, a variable display of the special symbols may be executed in the order in which they are reserved.

[普通図柄表示装置]
普通図柄表示装置62は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置62は、遊技者側から見て、特別図柄表示装置61の右側に配置される。
[Normal symbol display device]
The normal symbol display device 62 is arranged approximately at the upper center of the display area 13a of the display device 13, as shown in FIG. In this embodiment, the normal symbol display device 62 is arranged on the right side of the special symbol display device 61 when viewed from the player side.

普通図柄表示装置62は、普通図柄ゲームにおいて、普通図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、普通図柄表示装置62を、上下方向に配列された2つのLED(普通図柄表示LED)により構成する。そして、普通図柄表示装置62では、各普通図柄表示LEDの点灯・消灯によって構成される表示パターンを普通図柄として表す。 The normal symbol display device 62 is a display device that variably displays normal symbols (variable display and static display) in the normal symbol game. In this embodiment, as shown in FIG. 4, the normal symbol display device 62 is constituted by two LEDs (normal symbol display LEDs) arranged in the vertical direction. In the normal symbol display device 62, a display pattern constituted by lighting and extinguishing of each normal symbol display LED is expressed as a normal symbol.

普通図柄表示装置62は、遊技球が球通過検出器43を通過したことを契機に、2つの普通図柄表示LEDを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置62は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。 The normal symbol display device 62 alternately turns on and off two normal symbol display LEDs, triggered by the game ball passing through the ball passage detector 43, to perform a variable display of the normal symbol. Then, the normal symbol display device 62 displays the normal symbols in a variable manner for a predetermined period of time, and then displays the normal symbols in a stopped state.

普通図柄表示装置62において、停止表示された普通図柄が所定の態様(「当り」の態様)である場合には、普通電動役物46が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様(「ハズレ」の態様)である場合には、普通電動役物46は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置62により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物46が動作するゲームである。 In the normal symbol display device 62, when the stopped and displayed normal symbol is in a predetermined mode (a "winning" mode), the normal electric accessory 46 changes from the closed state to the open state for a predetermined period. On the other hand, when the stopped and displayed normal symbol is in a mode other than the predetermined mode (a "loss" mode), the normal electric accessory 46 maintains the closed state. That is, the normal symbol game is a game in which the normal symbol is displayed in a variable manner by the normal symbol display device 62, then the normal symbol is stopped and displayed, and the normal electric accessory 46 is operated according to the result.

なお、普通図柄の変動表示中に遊技球が球通過検出器43を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数(すなわち、「保留個数」)を、最大4回(個)に規定する。 In addition, when the game ball passes the ball passage detector 43 during the variable display of the normal symbols, the variable display of the normal symbols is suspended. Then, when the normal symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the suspended normal symbol is started. In this embodiment, the number of variable displays of normal symbols to be held (ie, the "number of pending items") is defined as a maximum of four times (pieces).

[普通図柄保留表示装置]
普通図柄保留表示装置63は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置63は、特別図柄表示装置61及び普通図柄表示装置62の下方に配置される。
[Normal symbol retention display device]
As shown in FIG. 4, the normal symbol holding display device 63 is arranged approximately at the upper center of the display area 13a of the display device 13. In this embodiment, the normal symbol holding display device 63 is arranged below the special symbol display device 61 and the normal symbol display device 62.

普通図柄保留表示装置63は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図4に示すように、普通図柄保留表示装置63を、左右方向に配列された4つのLED(普通図柄保留表示LED)により構成する。そして、普通図柄保留表示装置63では、各普通図柄保留表示LEDの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。 The normal symbol reservation display device 63 is a device that displays the number of reserved symbols in a variable display of normal symbols. In this embodiment, as shown in FIG. 4, the normal symbol reservation display device 63 is constituted by four LEDs (normal symbol reservation display LEDs) arranged in the left and right direction. Then, the normal symbol reservation display device 63 displays the number of pending symbols in the variable display of normal symbols by lighting and extinguishing each of the normal symbol reservation display LEDs.

具体的には、普通図柄の可変表示の保留個数が1個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示LED(左から1つ目の普通図柄保留表示LED)が点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が2個の場合には、左から1つ目及び2つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が3個の場合は、左から1つ目~3つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。そして、普通図柄の可変表示の保留個数が4個の場合には、全ての普通図柄保留表示LEDが点灯する。 Specifically, when the number of pending symbols in the variable display of normal symbols is one, the normal symbol pending display LED located on the leftmost side when viewed from the player side (the first normal symbol pending display LED from the left) lights up, and other normal symbol pending display LEDs go out. When the number of pending normal symbols in the variable display is two, the first and second normal symbol pending display LEDs from the left are lit, and the other normal symbol pending display LEDs are turned off. When the number of pending normal symbols in the variable display is three, the first to third normal symbol pending display LEDs from the left are lit, and the other normal symbol pending display LEDs are turned off. When the number of pending variable displays of normal symbols is 4, all the normal symbol pending display LEDs are lit.

[第1特別図柄保留表示装置]
第1特別図柄保留表示装置64は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、特別図柄表示装置61の左側に配置される。
[First special symbol holding display device]
As shown in FIG. 4, the first special symbol holding display device 64 is arranged on the left side of the special symbol display device 61 in the upper part of the display area 13a of the display device 13 when viewed from the player side.

第1特別図柄保留表示装置64は、保留されている第1特別図柄の可変表示(第1特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第1特別図柄保留表示装置64は、第1特別図柄保留個数表示部64aと、第1特別図柄保留情報表示部64bとで構成される。そして、第1特別図柄保留情報表示部64bは、特別図柄表示装置61の左側に配置され、第1特別図柄保留個数表示部64aは、第1特別図柄保留情報表示部64bの左側に配置される。 The first special symbol reservation display device 64 is a device that displays information regarding the variable display of the reserved first special symbol (the reserved ball of the first special symbol). In this embodiment, as shown in FIG. 4, the first special symbol reservation display device 64 includes a first special symbol reservation number display section 64a and a first special symbol reservation information display section 64b. The first special symbol reservation information display section 64b is arranged on the left side of the special symbol display device 61, and the first special symbol reservation number display section 64a is arranged on the left side of the first special symbol reservation information display section 64b. .

第1特別図柄保留個数表示部64aは、左右方向に配列された4つのLED(第1特別図柄保留表示LED)を有する。なお、第1特別図柄保留個数表示部64aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第1特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第1特別図柄保留表示LEDから保留個数目までの第1特別図柄保留表示LEDが点灯する。 The first special symbol reservation number display section 64a has four LEDs (first special symbol reservation display LEDs) arranged in the left-right direction. The display mode of the first special symbol reservation number display section 64a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the first special symbol is suspended, the first special symbol suspension display LED from the first special symbol suspension display LED located on the leftmost side to the number of pending symbols when viewed from the player side lights up.

また、第1特別図柄保留情報表示部64bは、第1特別図柄の保留球に関する情報を表示する。例えば、第1特別図柄保留情報表示部64bは、次に変動表示させる第1特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第1特別図柄保留表示装置64の構成は、図4に示す例に限定されず、少なくとも第1特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 Further, the first special symbol reservation information display section 64b displays information regarding the reservation ball of the first special symbol. For example, the first special symbol reservation information display section 64b displays information (identification information) regarding the reserved ball of the first special symbol to be displayed in a variable manner next with a symbol consisting of numbers, symbols, etc. The configuration of the first special symbol reservation display device 64 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the variable display number of reservations of the first special symbol. .

[第2特別図柄保留表示装置]
第2特別図柄保留表示装置65は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、普通図柄表示装置62の右側に配置される。
[Second special symbol holding display device]
As shown in FIG. 4, the second special symbol reservation display device 65 is arranged on the right side of the normal symbol display device 62 at the upper part of the display area 13a of the display device 13 when viewed from the player side.

第2特別図柄保留表示装置65は、保留されている第2特別図柄の可変表示(第2特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第2特別図柄保留表示装置65は、第2特別図柄保留個数表示部65aと、第2特別図柄保留情報表示部65bとで構成される。そして、第2特別図柄保留情報表示部65bは、普通図柄表示装置62の右側に配置され、第2特別図柄保留個数表示部65aは、第2特別図柄保留情報表示部65bの右側に配置される。 The second special symbol reservation display device 65 is a device that displays information regarding the variable display of the reserved second special symbol (the reserved ball of the second special symbol). In this embodiment, as shown in FIG. 4, the second special symbol reservation display device 65 includes a second special symbol reservation number display section 65a and a second special symbol reservation information display section 65b. The second special symbol reservation information display section 65b is arranged on the right side of the normal symbol display device 62, and the second special symbol reservation number display section 65a is arranged on the right side of the second special symbol reservation information display section 65b. .

第2特別図柄保留個数表示部65aは、左右方向に配列された4つのLED(第2特別図柄保留表示LED)を有する。なお、第2特別図柄保留個数表示部65aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第2特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第2特別図柄保留表示LEDから保留個数目までの第2特別図柄保留表示LEDが点灯する。 The second special symbol reservation number display section 65a has four LEDs (second special symbol reservation display LEDs) arranged in the left-right direction. The display mode of the second special symbol reservation number display section 65a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the second special symbol is suspended, the second special symbol suspension display LED from the second special symbol suspension display LED located on the leftmost side to the number of pending symbols when viewed from the player side lights up.

また、第2特別図柄保留情報表示部65bは、第2特別図柄の保留球に関する情報を表示する。例えば、第2特別図柄保留情報表示部65bは、次に変動表示させる第2特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第2特別図柄保留表示装置65の構成は、図4に示す例に限定されず、少なくとも第2特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 Further, the second special symbol reservation information display section 65b displays information regarding the reservation ball of the second special symbol. For example, the second special symbol reservation information display section 65b displays information (identification information) regarding the reserved ball of the second special symbol to be displayed in a variable manner next time in a symbol consisting of numbers, symbols, etc. The configuration of the second special symbol reservation display device 65 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the variable display number of reservations of the second special symbol. .

[表示装置]
表示装置13は、上述のように液晶表示装置で構成され、その表示領域13aにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is composed of a liquid crystal display device as described above, and performs various image display effects in its display area 13a.

具体的には、本実施形態では、特別図柄表示装置61に表示される特別図柄と関連する演出画像が表示領域13aに表示される。この際、例えば、特別図柄表示装置61において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、1~8までの数字や各種文字などからなる複数の演出用識別図柄(装飾図柄)が表示領域13aに変動表示される。そして、特別図柄表示装置61において特別図柄が停止表示されると、表示領域13aにも、特別図柄に対応する複数の装飾図柄(後述の大当り図柄等)が停止表示される。 Specifically, in this embodiment, an effect image related to the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being displayed in a variable manner on the special symbol display device 61, a plurality of performance identification symbols (decoration symbols) are displayed in a variable manner in the display area 13a. Then, when the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (such as jackpot symbols to be described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.

そして、特別図柄表示装置61において停止表示された特別図柄が特定の態様である(停止表示の結果が「大当り」である)場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域13aに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様(例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様)となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。 Then, when the special symbol stopped and displayed on the special symbol display device 61 is in a specific form (the result of the stop display is a "jackpot"), a system is installed to make the player understand that it is a "jackpot". The effect image is displayed in the display area 13a. For example, as an effect to make the player understand that it is a "jackpot", first, a plurality of decorative symbols that are stopped and displayed are arranged in a specific manner (for example, a manner in which the same decorative symbols are lined up along a predetermined direction). ), and then an image announcing a "big win" is displayed.

また、本実施形態では、表示装置13の表示領域13aに、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65の表示内容と関連する演出画像が表示される。例えば、表示領域13aには、特別図柄の可変表示の保留個数を報知する保留情報(例えば、保留個数と同じ数の保留用図柄)が表示される。また、例えば、本実施形態のパチンコ遊技機1では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域13aに表示される。 Moreover, in this embodiment, the display area 13a of the display device 13 displays an effect image related to the display contents of the first special symbol retention display device 64 and the second special symbol retention display device 65. For example, in the display area 13a, reservation information (for example, the same number of reservation symbols as the number of reservations) that informs the number of reservations in the variable display of special symbols is displayed. Further, for example, in the pachinko game machine 1 of the present embodiment, a pre-read effect is performed based on the information of the reserved balls of the special symbol, and a preview notification at this time is also displayed in the display area 13a.

なお、本実施形態では、普通図柄表示装置62において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置13の表示領域13aに表示させる機能をさらに設けてもよい。 In addition, in this embodiment, when the normal symbols stopped and displayed on the normal symbol display device 62 are in a predetermined mode, an effect image that allows the player to grasp the information is displayed in the display area 13a of the display device 13. Additional functions may be provided.

<パチンコ遊技機が備える回路の構成>
次に、図5を参照しながら、本実施形態のパチンコ遊技機1が備える各種回路の構成について説明する。なお、図5は、パチンコ遊技機1の回路構成を示すブロック図である。
<Configuration of circuit included in pachinko gaming machine>
Next, with reference to FIG. 5, the configurations of various circuits included in the pachinko gaming machine 1 of this embodiment will be explained. Note that FIG. 5 is a block diagram showing the circuit configuration of the pachinko gaming machine 1.

パチンコ遊技機1は、図5に示すように、主に遊技動作の制御を行う主制御回路70(主制御手段、遊技制御手段)と、払出・発射制御回路123と、遊技の進行に応じた演出動作の制御を行う副制御回路200(副制御手段、演出制御手段)とを有する。なお、図5には示さないが、パチンコ遊技機1には、+12Vの電源電圧(直流電圧)を各部に供給するための電源装置が設けられている。 As shown in FIG. 5, the pachinko game machine 1 includes a main control circuit 70 (main control means, game control means) that mainly controls game operations, a payout/launch control circuit 123, and a It has a sub-control circuit 200 (sub-control means, effect control means) that controls the effect operation. Although not shown in FIG. 5, the pachinko gaming machine 1 is provided with a power supply device for supplying +12V power supply voltage (DC voltage) to each part.

[主制御回路]
主制御回路70は、ワンチップマイコン77と、クロック発生回路74と、初期リセット回路75とを備える。なお、上述のように、本実施形態では、第1始動口44又は第2始動口45の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路70により制御される。すなわち、主制御回路70は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段(抽選手段)も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in this embodiment, a special symbol lottery process is performed when the first starting port 44 or the second starting port 45 wins, but this process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as means (lottery means) for performing a lottery process to determine whether or not to shift the gaming state to a state advantageous to the player.

ワンチップマイコン77は、メインCPU(Central Processing Unit)71と、メインROM(Read Only Memory)72と、メインRAM(Random Access Memory)73と、シリアル通信部76とにより構成される。なお、メインCPU71、メインROM72、メインRAM73及びシリアル通信部76は、それぞれ別個に設けられていてもよい。 The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication section 76. Note that the main CPU 71, main ROM 72, main RAM 73, and serial communication section 76 may be provided separately.

また、本実施形態では、主制御回路70の基板にメインROM72を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路70の基板に、メインROM72を搭載したROM基板を接続してもよい。さらに、本実施形態では、主制御回路70内の各種回路(各種手段)は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインROM72は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。 Further, in this embodiment, a configuration will be described in which the main ROM 72 is built into the board of the main control circuit 70, but the present invention is not limited to this. For example, a ROM board on which the main ROM 72 is mounted may be connected to the board of the main control circuit 70. Furthermore, in this embodiment, the various circuits (various means) within the main control circuit 70 may be formed integrally or may be formed separately. Further, the main ROM 72 does not need to be installed in the gaming machine, and may be configured to be able to communicate with the gaming machine.

ワンチップマイコン77には、クロック発生回路74及び初期リセット回路75が接続される。メインROM72には、メインCPU71によりパチンコ遊技機1の動作を制御するための各種プログラム(後述の図71~図80参照)や、各種データテーブル(後述の図16~図25参照)等が記憶されている。 A clock generation circuit 74 and an initial reset circuit 75 are connected to the one-chip microcomputer 77 . The main ROM 72 stores various programs (see FIGS. 71 to 80 described later) and various data tables (see FIGS. 16 to 25 described later) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71. ing.

メインCPU71は、メインROM72に記憶されたプログラムに従って、各種処理を実行する。メインRAM73は、メインCPU71が各種処理を実行する際の一時記憶領域として作用し、メインCPU71が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインCPU71の一時記憶領域としてメインRAM73を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。 The main CPU 71 executes various processes according to programs stored in the main ROM 72. The main RAM 73 acts as a temporary storage area when the main CPU 71 executes various processes, and stores the values of various flags and variables necessary for the main CPU 71 to perform various processes. Note that in this embodiment, the main RAM 73 is used as the temporary storage area of the main CPU 71, but the present invention is not limited to this, and any storage medium that can be read and written can be used as the temporary storage area. .

クロック発生回路74は、後述するシステムタイマ割込処理を実行するために、所定の周期(例えば2msec)でクロックパルスを発生する。初期リセット回路75は、電源投入時にリセット信号を生成する。そして、シリアル通信部76は、副制御回路200に対してコマンドを供給する。 The clock generation circuit 74 generates clock pulses at a predetermined period (for example, 2 msec) in order to execute system timer interrupt processing, which will be described later. The initial reset circuit 75 generates a reset signal when the power is turned on. The serial communication unit 76 then supplies commands to the sub control circuit 200.

また、主制御回路70には、図5に示すように、主制御回路70から送られた出力信号に応じて動作する各種の装置が接続される。 Furthermore, various devices that operate according to output signals sent from the main control circuit 70 are connected to the main control circuit 70, as shown in FIG.

具体的には、主制御回路70には、特別図柄表示装置61、普通図柄表示装置62、普通図柄保留表示装置63、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65が接続される。これらの各装置は、主制御回路70から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路70から特別図柄表示装置61に所定の出力信号が送信されると、特別図柄表示装置61は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。 Specifically, a special symbol display device 61, a normal symbol display device 62, a normal symbol retention display device 63, a first special symbol retention display device 64, and a second special symbol retention display device 65 are connected to the main control circuit 70. be done. Each of these devices performs a predetermined operation based on an output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61 controls the operation of variable display of special symbols in the special symbol game based on the output signal. conduct.

また、主制御回路70には、普通電動役物ソレノイド46a、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bが接続される。そして、主制御回路70は、普通電動役物ソレノイド46aを駆動制御して、普通電動役物46の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路70は、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bをそれぞれ駆動制御して、第1大入賞口53及び第2大入賞口54を開放状態又は閉鎖状態にする。 In addition, the main control circuit 70 is connected to the normal electric accessory solenoid 46a, the first big winning hole solenoid 53b, and the second big winning hole solenoid 54b. Then, the main control circuit 70 drives and controls the normal electric accessory solenoid 46a to bring the pair of blade members of the normal electric accessory 46 into an open state or a closed state. In addition, the main control circuit 70 drives and controls the first big winning hole solenoid 53b and the second big winning hole solenoid 54b, respectively, to put the first big winning hole 53 and the second big winning hole 54 in an open state or a closed state. do.

さらに、主制御回路70には、図5に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路70には、カウントセンサ53c,54c、一般入賞球センサ51a,52a、通過球センサ43a、第1始動口入賞球センサ44a、第2始動口入賞球センサ45a、バックアップクリアスイッチ121などが接続される。 Furthermore, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, the main control circuit 70 includes count sensors 53c and 54c, general winning ball sensors 51a and 52a, passing ball sensor 43a, first starting opening winning ball sensor 44a, second starting opening winning ball sensor 45a, and backup. A clear switch 121 and the like are connected.

カウントセンサ53cは、第1大入賞口53に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。カウントセンサ54cは、第2大入賞口54に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。一般入賞球センサ51aは、一般入賞口51に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力し、一般入賞球センサ52aは、一般入賞口52に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力する。 The count sensor 53c counts the game balls that have won in the first big prize opening 53, and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54c counts the game balls that have won into the second big prize opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning hole 51, and the general winning ball sensor 52a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning hole 52. In this case, a predetermined detection signal is output to the main control circuit 70.

また、通過球センサ43aは、遊技球が球通過検出器43を通過した場合に、所定の検知信号を主制御回路70に出力する。第1始動口入賞球センサ44aは、遊技球が第1始動口44に入賞した場合に、所定の検知信号を主制御回路70に出力する。第2始動口入賞球センサ45aは、遊技球が第2始動口45に入賞した場合に、所定の検知信号を主制御回路70に出力する。また、バックアップクリアスイッチ121は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路70及び払出・発射制御回路123に出力する。 Further, the passing ball sensor 43a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes the ball passing detector 43. The first starting opening winning ball sensor 44a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the first starting opening 44. The second starting opening winning ball sensor 45a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the second starting opening 45. In addition, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout/launch control circuit 123 when the backup data is cleared in response to an operation by a game parlor manager or the like in the event of a power outage. Output.

さらに、主制御回路70には、払出・発射制御回路123が接続される。なお、払出・発射制御回路123及びそれに接続された各種周辺装置の内容については、後で詳述する。 Further, a payout/emission control circuit 123 is connected to the main control circuit 70. The contents of the payout/emission control circuit 123 and various peripheral devices connected thereto will be described in detail later.

[払出・発射制御回路及びその周辺装置]
払出・発射制御回路123は、賞球ケースユニット170、払出状態報知表示装置178、下皿満タンスイッチ179、発射装置15、外部端子板140及びカードユニット150に接続される。また、外部端子板140は、データ表示器141に接続され、カードユニット150は、貸し出し用操作部151に接続される。
[Dispensing/firing control circuit and its peripheral equipment]
The payout/launch control circuit 123 is connected to the prize ball case unit 170, the payout status notification and display device 178, the lower tray full switch 179, the firing device 15, the external terminal board 140, and the card unit 150. Further, the external terminal board 140 is connected to a data display 141, and the card unit 150 is connected to a lending operation section 151.

払出・発射制御回路123は、主制御回路70から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路123は、主制御回路70から送信される賞球制御コマンド、カードユニット150から送信される後述の貸し球制御信号を受信し、賞球ケースユニット170に対して所定の信号を送信する。これにより、賞球ケースユニット170は、遊技球を払い出す。 The payout/emission control circuit 123 inputs/outputs signals etc. to these peripheral devices based on various commands etc. transmitted from the main control circuit 70, and controls the operation of each peripheral device. For example, the payout/launch control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a rental ball control signal, which will be described later, transmitted from the card unit 150, and controls the prize ball case unit 170 in a predetermined manner. Send a signal. Thereby, the prize ball case unit 170 pays out game balls.

賞球ケースユニット170は、遊技球の払出を行う装置であり、第1の15球担保スイッチ172a、第2の15球担保スイッチ172b、第1の計数スイッチ181a、第2の計数スイッチ181b及び払出モータ174を有する。なお、賞球ケースユニット170に含まれるこれらの構成部は、それぞれ払出・発射制御回路123に接続される。 The prize ball case unit 170 is a device that pays out game balls, and includes a first 15-ball security switch 172a, a second 15-ball security switch 172b, a first counting switch 181a, a second counting switch 181b, and payout. It has a motor 174. Note that these components included in the prize ball case unit 170 are each connected to the payout/launch control circuit 123.

また、ここでは図示しないが、賞球ケースユニット170の内部には、2つの球供給通路が設けられる。そして、第1の15球担保スイッチ172aは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の15球担保スイッチ172bは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Further, although not shown here, two ball supply passages are provided inside the prize ball case unit 170. The first 15-ball security switch 172a detects the game balls supplied to one of the ball supply passages, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. Further, the second 15-ball security switch 172b detects the game balls supplied to the other ball supply path, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

さらに、ここでは図示しないが、賞球ケースユニット170の内部には、2つの払出通路が設けられる。そして、第1の計数スイッチ181aは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の計数スイッチ181bは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Furthermore, although not shown here, two payout passages are provided inside the prize ball case unit 170. The first counting switch 181a detects the game balls paid out to one of the payout passages, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. Further, the second counting switch 181b detects the game ball put out to the other payout path, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

払出モータ174は、ステッピングモータで構成され、払出・発射制御回路123から入力された制御信号に応じて駆動される。払出モータ174は、賞球ケースユニット170内に設けられた図示しないスプロケット(回転部材)を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が1球ずつ、対応する払出通路に移動する。 The dispensing motor 174 is composed of a stepping motor, and is driven according to a control signal input from the dispensing/ejection control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member), not shown, provided in the prize ball case unit 170. Then, by the rotational operation of this sprocket, the game balls accumulated in each ball supply path are moved one ball at a time to the corresponding payout path.

払出状態報知表示装置178は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、7セグメントディスプレイにより構成される。払出状態報知表示装置178は、遊技店(遊技場)の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機1の裏面の所定箇所に取り付けられる。 The payout status notification display device 178 is a device for notifying the type of abnormality when an abnormality occurs regarding the payout of game balls, and is constituted by a 7-segment display. The payout status notification display device 178 is installed at a position that is visible only to the manager of the game parlor (game parlor), and is installed at a predetermined location on the back of the pachinko game machine 1, for example.

下皿満タンスイッチ179は、下皿22に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路123に出力する。 The lower tray full switch 179 detects when the game balls stored in the lower tray 22 are full, and outputs the detection result to the payout/launch control circuit 123.

なお、払出・発射制御回路123は、下皿満タンスイッチ179から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置178を用いて報知するとともに、主制御回路70に下皿満タン状態であることを示す信号を出力する。その後、主制御回路70から副制御回路200に演出制御コマンドが送信されると、副制御回路200は、例えばスピーカ11、ランプ群18、表示装置13等を用いて下皿22が満タン状態であることを報知する。 Note that when a signal indicating that the lower tray is full is inputted from the lower tray full switch 179, the dispensing/firing control circuit 123 causes the dispensing state notification display device 178 to indicate that the lower tray is full. At the same time, a signal indicating that the lower tray is full is output to the main control circuit 70. Thereafter, when a production control command is sent from the main control circuit 70 to the sub-control circuit 200, the sub-control circuit 200 uses, for example, the speaker 11, the lamp group 18, the display device 13, etc. to make sure that the lower tray 22 is full. inform someone of something.

発射装置15は、上皿21に貯留された遊技球を遊技領域12aに発射する際に遊技者に回動操作可能な発射ハンドル25を有する。払出・発射制御回路123は、発射ハンドル25が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置15のソレノイドアクチュエータ(不図示)に電力を供給する。これにより、発射装置15は、遊技球を発射する。なお、発射装置15の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。 The firing device 15 has a firing handle 25 that can be rotated by the player when firing the game balls stored in the upper tray 21 into the gaming area 12a. The payout/firing control circuit 123 controls a solenoid actuator (not shown) of the firing device 15 according to the rotation angle when the firing handle 25 is gripped by the player and rotated clockwise. Supply electricity. Thereby, the firing device 15 fires the game ball. Note that as a driving means for the firing device 15, a motor may be used instead of the solenoid actuator.

外部端子板140は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器141は、例えばパチンコ遊技機1の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。 The external terminal board 140 is used to transmit data to a hall computer that manages all the pachinko gaming machines in the gaming parlor. The data display 141 is installed, for example, on the top of the pachinko game machine 1 as an incidental equipment of a game parlor, and has a function of calling a hall attendant and a function of displaying the number of wins.

貸し出し用操作部151は、遊技者に操作されると、カードユニット150に遊技球の貸し出しを要求する信号を出力する。カードユニット150は、貸し出し用操作部151から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット170を介して払出される遊技球の数(貸し球数)を決定する。そして、カードユニット150は、貸し出し用操作部151から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路123に送信する。 When operated by a player, the rental operation unit 151 outputs a signal requesting the card unit 150 to rent game balls. The card unit 150 determines the number of game balls (number of rental balls) to be paid out via the prize ball case unit 170 based on a signal output from the rental operation section 151 requesting the rental of game balls. When the card unit 150 receives a signal requesting rental of game balls from the rental operation section 151, it transmits a rental ball control signal including information on the determined number of rental balls to the payout/launch control circuit 123.

[副制御回路]
副制御回路200は、主制御回路70のシリアル通信部76に接続される。そして、副制御回路200(後述のホスト制御回路210)は、主制御回路70から送信される各種のコマンド(遊技の進行に関する情報)に従って、副制御回路200全体の制御を行う。そして、副制御回路200は、主制御回路70から送信される各種のコマンドに基づいて、スピーカ11による音声再生動作の制御、表示装置13による画像表示動作の制御、LEDを含むランプ群18(演出手段)によるランプ点灯/消灯動作の制御、役物20(装飾部材)による演出動作の制御等を行う。すなわち、副制御回路200は、主制御回路70からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路200から主制御回路70に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路200から主制御回路70に信号送信可能な構成を備えていてもよい。
[Sub control circuit]
The sub control circuit 200 is connected to the serial communication section 76 of the main control circuit 70. The sub-control circuit 200 (host control circuit 210, which will be described later) controls the entire sub-control circuit 200 in accordance with various commands (information regarding the progress of the game) transmitted from the main control circuit 70. Based on various commands transmitted from the main control circuit 70, the sub control circuit 200 controls the audio playback operation by the speaker 11, the image display operation by the display device 13, and the lamp group 18 (direction display) including LEDs. The lighting/extinguishing operations of the lamps are controlled by means), the performance operations of the accessories 20 (decorative members), and the like are controlled. That is, the sub-control circuit 200 controls various performance devices based on commands from the main control circuit 70, and executes various performances according to the progress of the game. Note that although this embodiment has a configuration in which signals cannot be supplied from the sub-control circuit 200 to the main control circuit 70, the present invention is not limited to this, and it is possible to send signals from the sub-control circuit 200 to the main control circuit 70. It may have a configuration.

次に、図6を参照しながら、副制御回路200の内部構成について、より詳細に説明する。なお、図6は、副制御回路200内部の回路構成、並びに、副制御回路200とその各種周辺装置との接続関係を示すブロック図である。 Next, the internal configuration of the sub control circuit 200 will be described in more detail with reference to FIG. Note that FIG. 6 is a block diagram showing the internal circuit configuration of the sub-control circuit 200 and the connection relationship between the sub-control circuit 200 and its various peripheral devices.

副制御回路200は、図6に示すように、中継基板201と、サブ基板202(第1基板)と、制御ROM基板203と、CGROM(Character Generator ROM)基板204(第2基板)とを備える。そして、サブ基板202は、中継基板201、制御ROM基板203及びCGROM基板204に接続される。なお、副制御回路200内において、サブ基板202と各種ROM基板(制御ROM基板203及びCGROM基板204)とは、ボード・トゥ・ボードコネクタ(不図示)を介して接続される。 As shown in FIG. 6, the sub-control circuit 200 includes a relay board 201, a sub-board 202 (first board), a control ROM board 203, and a CGROM (Character Generator ROM) board 204 (second board). . The sub-board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204. In the sub-control circuit 200, the sub-board 202 and various ROM boards (control ROM board 203 and CGROM board 204) are connected via a board-to-board connector (not shown).

中継基板201は、主制御回路70から送信されたコマンドを受信し、該受信したコマンドをサブ基板202に送信するための中継基板である。 The relay board 201 is a relay board for receiving commands transmitted from the main control circuit 70 and transmitting the received commands to the sub-board 202.

サブ基板202には、ホスト制御回路210(ホスト制御手段、演出制御手段)、音声・LED制御回路220(発光制御手段、音声制御手段、演出制御手段)、表示制御回路230(演出制御手段)、SDRAM(Synchronous Dynamic RAM)250及び内蔵中継基板260が設けられる。 The sub-board 202 includes a host control circuit 210 (host control means, effect control means), an audio/LED control circuit 220 (light emission control means, sound control means, effect control means), a display control circuit 230 (effect control means), An SDRAM (Synchronous Dynamic RAM) 250 and a built-in relay board 260 are provided.

ホスト制御回路210は、主制御回路70から送信される各種のコマンドに基づいて、副制御回路200全体の動作を制御する回路であり、CPUプロセッサにより構成される。ホスト制御回路210は、サブ基板202内において、RTC211、音声・LED制御回路220、表示制御回路230及び内蔵中継基板260に接続される。また、ホスト制御回路210は、制御ROM基板203に接続される。 The host control circuit 210 is a circuit that controls the overall operation of the sub control circuit 200 based on various commands sent from the main control circuit 70, and is configured by a CPU processor. The host control circuit 210 is connected to the RTC 211, the audio/LED control circuit 220, the display control circuit 230, and the built-in relay board 260 within the sub-board 202. Further, the host control circuit 210 is connected to the control ROM board 203.

また、ホスト制御回路210は、サブワークRAM210a及びSRAM(Static RAM)210bを有する。サブワークRAM210aは、ホスト制御回路210が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路210が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。SRAM210bは、サブワークRAM210a内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路210の一時記憶領域としてRAMを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。 The host control circuit 210 also includes a sub-work RAM 210a and an SRAM (Static RAM) 210b. The sub-work RAM 210a is a storage device that acts as a temporary storage area for work when the host control circuit 210 executes various processes, and stores various flags and variables necessary when the host control circuit 210 executes various processes. Memorize the value etc. The SRAM 210b is a storage device that backs up predetermined data in the subwork RAM 210a. Note that in this embodiment, a RAM is used as the temporary storage area of the host control circuit 210, but the present invention is not limited to this, and any storage medium that can be read and written may be used as the temporary storage area. .

RTC211は、現在時刻を計時するICである。
音声・LED制御回路220は、内蔵中継基板260を介してスピーカ11及びランプ群18に接続され、ホスト制御回路210から入力される制御信号(後述のサウンドリクエスト及びランプリクエスト)に基づいて、スピーカ11による音声再生動作の制御及びランプ群18による発光動作の制御を行う回路である。それゆえ、機能的には、音声・LED制御回路220は、音声コントローラ220aと、ランプコントローラ220bとを有する。音声コントローラ220a及びランプコントローラ220bは、実質、後述のサウンド・ランプ制御モジュール226に含まれる。音声・LED制御回路220の内部構成については、後で図面を参照しながら詳述する。
The RTC 211 is an IC that measures the current time.
The audio/LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and controls the speaker 11 based on control signals (sound request and lamp request described later) input from the host control circuit 210. This circuit controls the audio playback operation by the lamp group 18 and the light emission operation by the lamp group 18. Therefore, functionally, the audio and LED control circuit 220 includes an audio controller 220a and a lamp controller 220b. The audio controller 220a and the lamp controller 220b are substantially included in a sound and lamp control module 226, which will be described below. The internal configuration of the audio/LED control circuit 220 will be described in detail later with reference to the drawings.

なお、本実施形態では、音声・LED制御回路220から出力された制御信号及びデータ(例えば、後述のLEDデータ等)が内蔵中継基板260を介してランプ群18に送信される際、音声・LED制御回路220及びランプ群18間の通信は、SPI(Serial Periperal Interface)の通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、ランプ群18には、1個以上のLED、及び、各LEDを制御するための1個以上のLEDドライバが含まれる(後述の図44~図46参照)。 Note that in this embodiment, when the control signal and data (for example, LED data described below) output from the audio/LED control circuit 220 are transmitted to the lamp group 18 via the built-in relay board 260, the audio/LED control circuit 220 Communication between the control circuit 220 and the lamp group 18 is performed using an SPI (Serial Peripheral Interface) communication method (a type of serial communication method). Further, in this embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED (see FIGS. 44 to 46 described later).

表示制御回路230は、表示装置13に接続され、ホスト制御回路210から入力される制御信号(描画リクエスト)に基づいて演出に関する画像(装飾図柄画像、背景画像、演出用画像等)を表示装置13で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路230は、ディスプレイコントローラ(後述の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239)と、内蔵VRAM(VideoRAM)237(第4情報格納手段、第3記憶手段)とを有する。 The display control circuit 230 is connected to the display device 13 and displays images related to effects (decorative pattern images, background images, images for effects, etc.) on the display device 13 based on a control signal (drawing request) input from the host control circuit 210. This is a circuit for controlling various processing operations when displaying images. Note that the display control circuit 230 includes a display controller (a first display controller 238 and a second display controller 239 described later) and a built-in VRAM (Video RAM) 237 (fourth information storage means, third storage means).

また、表示制御回路230は、サブ基板202内においてSDRAM250に接続される。さらに、表示制御回路230は、CGROM基板204に接続される。また、表示制御回路230内のディスプレイコントローラは、中継基板を介さず直接、表示装置13に接続される。なお、表示制御回路230の内部構成については、後で図面を参照しながら詳述する。 Further, the display control circuit 230 is connected to the SDRAM 250 within the sub-board 202. Further, display control circuit 230 is connected to CGROM board 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without using a relay board. Note that the internal configuration of the display control circuit 230 will be described in detail later with reference to the drawings.

SDRAM250(第3情報格納手段、第2記憶手段)は、DDR2(Double-Date Rate2)SDRAMで構成される。また、SDRAM250には、表示装置13により表示される画像(動画及び静止画)の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、後述の図99~図101に示すように、SDRAM250には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、2つのフレームバッファ(第1フレームバッファ及び第2フレームバッファ)、モーションバッファ等が設けられる。 The SDRAM 250 (third information storage means, second storage means) is constituted by a DDR2 (Double-Date Rate 2) SDRAM. Further, the SDRAM 250 is provided with various buffers that temporarily store various image data during the drawing process of images (moving images and still images) displayed by the display device 13. Specifically, for example, as shown in FIGS. 99 to 101 described later, the SDRAM 250 includes a texture buffer, a movie buffer, a blend buffer, two frame buffers (a first frame buffer and a second frame buffer), and a motion buffer. etc. will be provided.

内蔵中継基板260は、ホスト制御回路210及び音声・LED制御回路220から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ11、ランプ群18及び役物20に送信する中継基板である。 The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the audio/LED control circuit 220, and transmits the received various signals and various data to the speaker 11, the lamp group 18, and the accessory 20. This is a relay board that transmits data.

また、内蔵中継基板260は、I2C(Inter-Integrated Circuit)コントローラ261、デジタルオーディオパワーアンプ262(音声増幅手段)及び電圧変換回路部269を有する。 Further, the built-in relay board 260 includes an I2C (Inter-Integrated Circuit) controller 261, a digital audio power amplifier 262 (audio amplification means), and a voltage conversion circuit section 269.

なお、本実施形態では、I2Cコントローラ261、デジタルオーディオパワーアンプ262及び電圧変換回路部269を同じ中継基板に搭載した例を示すが、本発明はこれに限定されず、I2Cコントローラ261を搭載した中継基板、デジタルオーディオパワーアンプ262を搭載した中継基板、及び、電圧変換回路部269を搭載した中継基板をそれぞれ別個に設けてもよい。また、本実施形態では、I2Cコントローラ261、デジタルオーディオパワーアンプ262及び電圧変換回路部269が搭載された中継基板をサブ基板202内に設ける例を説明したが、本発明はこれに限定されない。I2Cコントローラ261、デジタルオーディオパワーアンプ262及び電圧変換回路部269が搭載された中継基板をサブ基板202とは別個に設け、両基板間を配線等で電気的に接続する構成にしてもよい。 Although this embodiment shows an example in which the I2C controller 261, digital audio power amplifier 262, and voltage conversion circuit section 269 are mounted on the same relay board, the present invention is not limited to this, and the relay board on which the I2C controller 261 is mounted is The substrate, the relay board on which the digital audio power amplifier 262 is mounted, and the relay board on which the voltage conversion circuit section 269 is mounted may be provided separately. Further, in this embodiment, an example has been described in which a relay board on which the I2C controller 261, digital audio power amplifier 262, and voltage conversion circuit section 269 are mounted is provided in the sub-board 202, but the present invention is not limited to this. A relay board on which the I2C controller 261, digital audio power amplifier 262, and voltage conversion circuit section 269 are mounted may be provided separately from the sub-board 202, and the two boards may be electrically connected by wiring or the like.

I2Cコントローラ261は、ホスト制御回路210、及び、役物20のモータコントローラ270に接続される。すなわち、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270を介して役物20に接続される。そして、ホスト制御回路210から出力された制御信号及びデータ(例えば後述の励磁データ等)は、I2Cコントローラ261及びモータコントローラ270を介して役物20に入力される。 The I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. Control signals and data (for example, excitation data described below) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.

なお、本実施形態では、I2Cコントローラ261及びモータコントローラ270間の通信は、I2Cの通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、役物20内には、1個以上のモータが含まれ、モータコントローラ270内には、各モータを駆動するための1個以上のモータドライバが含まれる(後述の図69及び図70参照)。なお、図6には、役物20が1つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物20が設けられていてもよい。 In this embodiment, communication between the I2C controller 261 and the motor controller 270 is performed using an I2C communication method (a type of serial communication method). Further, in this embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving each motor (see the diagrams below). 69 and FIG. 70). Although FIG. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessory objects 20 may be provided.

また、本実施形態の構成において、モータコントローラ270を使用せずにホスト制御回路210が直接、役物20のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、1つの制御回路で複数のモータドライバ(モータ)を制御する構成を説明するが(後述の図69及び図70参照)、本発明はこれに限定されない。本実施形態において、1以上(1又は複数)の制御回路により1以上(1又は複数)のモータ(モータドライバ)を制御する構成にしてもよいし、1以上(1又は複数)の制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよいし、1つの制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよい。 Furthermore, in the configuration of this embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a control circuit for controlling the motor may be provided separately. good. Further, in this embodiment, a configuration in which a plurality of motor drivers (motors) are controlled by one control circuit will be described (see FIGS. 69 and 70 described later), but the present invention is not limited to this. In this embodiment, one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers). The configuration may be such that one motor (motor driver) is controlled, or the configuration may be configured such that one control circuit controls one motor (motor driver).

また、デジタルオーディオパワーアンプ262は、音声・LED制御回路220、及び、スピーカ11に接続される。すなわち、音声・LED制御回路220は、デジタルオーディオパワーアンプ262を介してスピーカ11に接続される。それゆえ、音声・LED制御回路220から出力された音声信号等は、デジタルオーディオパワーアンプ262を介してスピーカ11に入力される。 Further, the digital audio power amplifier 262 is connected to the audio/LED control circuit 220 and the speaker 11. That is, the audio/LED control circuit 220 is connected to the speaker 11 via the digital audio power amplifier 262. Therefore, the audio signal etc. output from the audio/LED control circuit 220 is input to the speaker 11 via the digital audio power amplifier 262.

電圧変換回路部269は、図示しないが、+12Vの電源電圧を出力する電源装置(不図示)、並びに、スピーカ11、ランプ群18及びモータコントローラ270(役物20)に接続される。電圧変換回路部269は、入力された直流電圧をそれより低い直流電圧に変換して出力する回路部(DC/DC変換回路部)である。本実施形態では、電圧変換回路部269により、電源装置(不図示)から入力された+12Vの電源電圧(直流電圧)を+5Vの駆動電圧(直流電圧)に変換する。そして、電圧変換回路部269は、変換された+5Vの駆動電圧をスピーカ11、ランプ群18及びモータコントローラ270(役物20)に供給する。なお、電圧変換回路部269の内部構成は、後で図面を参照しながら詳述する。 Although not shown, the voltage conversion circuit section 269 is connected to a power supply device (not shown) that outputs a +12V power supply voltage, as well as the speaker 11, the lamp group 18, and the motor controller 270 (accessories 20). The voltage conversion circuit section 269 is a circuit section (DC/DC conversion circuit section) that converts the input DC voltage into a lower DC voltage and outputs the DC voltage. In this embodiment, the voltage conversion circuit unit 269 converts a +12V power supply voltage (DC voltage) input from a power supply device (not shown) into a +5V drive voltage (DC voltage). Then, the voltage conversion circuit section 269 supplies the converted +5V driving voltage to the speaker 11, the lamp group 18, and the motor controller 270 (accessories 20). Note that the internal configuration of the voltage conversion circuit section 269 will be described in detail later with reference to the drawings.

制御ROM基板203には、サブメインROM205が設けられる。サブメインROM205には、ホスト制御回路210によりパチンコ遊技機1の演出動作を制御するための各種プログラム(後述の図81、図83~図86、図88~図112参照)や、各種データテーブル(後述の図26~図28参照)が記憶される。そして、ホスト制御回路210は、サブメインROM205に記憶されたプログラムに従って、各種の処理を実行する。 The control ROM board 203 is provided with a sub-main ROM 205 . The sub-main ROM 205 contains various programs (see FIGS. 81, 83 to 86, and 88 to 112 described later) for controlling the performance operations of the pachinko gaming machine 1 by the host control circuit 210, and various data tables ( (see FIGS. 26 to 28 described later) are stored. The host control circuit 210 then executes various processes according to the programs stored in the sub-main ROM 205.

なお、本実施形態では、ホスト制御回路210で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインROM205を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、CD-ROM及びDVD-ROM、ROMカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインROM205に記録されてもよい。 Note that in this embodiment, the sub-main ROM 205 is used as a storage means for storing programs, various tables, etc. used in the host control circuit 210, but the present invention is not limited thereto. As such storage means, other types of storage media may be used as long as they are readable by a computer equipped with a control means, such as hard disk drives, CD-ROMs, DVD-ROMs, ROM cartridges, etc. storage media may be applied. Furthermore, each of the programs may be recorded on separate storage media. Further, the program may be recorded in advance on a recording medium, or may be downloaded from an external source after power is turned on and recorded in the sub-main ROM 205.

CGROM基板204には、CGROM206(第1情報格納手段、第2情報格納手段、第1記憶手段)が設けられる。CGROM206は、NOR型又はNAND型のフラッシュメモリにより構成される。また、CGROM206には、例えば表示装置13で表示される画像データや、スピーカ11により再生される音声データ(後述のアクセスデータ)などが記憶される。なお、この際、各種データは圧縮(符号化)されてCGROM206に格納されるが、本発明はこれに限定されず、各種データが圧縮されずにCGROM206に格納されていてもよい。 The CGROM board 204 is provided with a CGROM 206 (first information storage means, second information storage means, first storage means). The CGROM 206 is composed of a NOR type or NAND type flash memory. The CGROM 206 also stores, for example, image data displayed on the display device 13, audio data (access data to be described later), and the like played back by the speaker 11. Note that at this time, various data are compressed (encoded) and stored in the CGROM 206, but the present invention is not limited to this, and the various data may be stored in the CGROM 206 without being compressed.

なお、本実施形態では、副制御回路200内において、各種ROM基板(制御ROM基板203及びCGROM基板204)とサブ基板202とがボード・トゥ・ボードコネクタで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ROMをサブ基板202に設けられたソケット等のポートに直接挿入して、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202を構成してもよい。すなわち、サブ基板202と各種ROMとを一体的に構成してもよい。また、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202が構成されている場合には、副制御回路200は、CGROMとして使用されるメモリの種類に応じて使用するサブ基板上の回路を物理的或いは電気的に切り替える切り替え手段、又は、メモリの種類に応じて使用するサブ基板上の回路の情報を切り替える切り替え手段を備えていてもよい。 Note that in this embodiment, a configuration in which various ROM boards (control ROM board 203 and CGROM board 204) and sub-board 202 are connected by a board-to-board connector in the sub-control circuit 200 has been described. The invention is not limited to this. For example, the sub-board 202 may be configured with a single board having a ROM function or the ROM itself by directly inserting various ROMs into ports such as sockets provided on the sub-board 202. That is, the sub-board 202 and various ROMs may be integrally configured. Further, when the sub-board 202 is configured by a single board having a ROM function or a ROM itself, the sub-control circuit 200 controls the sub-board to be used according to the type of memory used as a CGROM. It may also include switching means for physically or electrically switching the circuits on the substrate, or switching means for switching the information of the circuits on the sub-boards to be used depending on the type of memory.

また、本実施形態では、各種記憶手段(サブメインROM205、CGROM206、内蔵VRAM237、SDRAM250)のそれぞれと、対応する制御回路との間におけるデータの通信速度の大小関係は、内蔵VRAM237>SDRAM250>サブメインROM205≒CGROM206となる。すなわち、本実施形態では、内蔵VRAM237と表示制御回路230内の各種回路との間の通信速度が最も早く、次いで、SDRAM250と表示制御回路230との間の通信速度が早くなる。そして、サブメインROM205とホスト制御回路210との間の通信速度、及び、CGROM206と表示制御回路230との間の通信速度が最も遅くなる。しかしながら、本発明はこれに限定されず、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係は任意に設定することができる。例えば、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係が、本実施形態と異なっていてもよいし、各記憶手段と、対応する制御回路との間の通信速度が全て同じであってもよい。 Furthermore, in this embodiment, the relationship in data communication speed between each of the various storage means (sub-main ROM 205, CGROM 206, built-in VRAM 237, SDRAM 250) and the corresponding control circuit is as follows: built-in VRAM 237>SDRAM 250>sub-main ROM205≒CGROM206. That is, in this embodiment, the communication speed between the built-in VRAM 237 and various circuits in the display control circuit 230 is the fastest, and the communication speed between the SDRAM 250 and the display control circuit 230 is the second fastest. The communication speed between the sub-main ROM 205 and the host control circuit 210 and the communication speed between the CGROM 206 and the display control circuit 230 are the slowest. However, the present invention is not limited thereto, and the relationship in communication speed between each of the various storage means and the corresponding control circuit can be set arbitrarily. For example, the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit may be different from this embodiment, or the communication speed between each storage means and the corresponding control circuit may be different from this embodiment. may all be the same.

ここで、上述した各種記憶手段(第1情報格納手段~第4情報格納手段)の取り得る構成について説明する。本実施形態では、画像データに関する情報(圧縮(符号化)された画像データ)の記憶手段(第1情報格納手段)が、画像データに対して透明度を設定する際に使用可能な透明度データに関する情報(後述のアルファテーブル)の記憶手段(第2情報格納手段)と同じ(CGROM206)である構成例を説明した。すなわち、「第1情報格納手段」が、「第2情報格納手段」と物理的に同じである構成例を説明した。しかしながら、本発明は、これに限定されない。例えば「第1情報格納手段」が、「第2情報格納手段」と物理的に異なる記憶手段(記憶媒体)で構成されていてもよい。 Here, possible configurations of the various storage means (first information storage means to fourth information storage means) described above will be explained. In this embodiment, the storage means (first information storage means) for information regarding image data (compressed (encoded) image data) stores information regarding transparency data that can be used when setting transparency for image data. An example of the configuration has been described which is the same (CGROM 206) as the storage means (second information storage means) of (alpha table to be described later). That is, a configuration example in which the "first information storage means" is physically the same as the "second information storage means" has been described. However, the present invention is not limited thereto. For example, the "first information storage means" may be configured with a physically different storage means (storage medium) from the "second information storage means".

また、本明細書でいう「情報格納手段」は、CGROM206等の記憶手段だけでなく、該記憶手段に記憶されているテーブルや、記憶手段内のデータ記憶領域などを意味するものであってもよい。それゆえ、例えば、「第1情報格納手段」及び「第2情報格納手段」が、同じ記憶手段内における、互いに異なるデータ記憶領域であってもよいし、互いに異なるテーブルであってもよいし、また、互いに異なるレジスタアドレスに記憶されている態様であってもよい。すなわち、本明細書でいう「情報格納手段」が異なるとは、物理的に記憶手段(記憶媒体)が異なる場合だけでなく、物理的には同じ記憶手段(例えば、ROM、RAM等)であるが、該記憶手段内においてデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)が異なる場合も含む意味である。 Furthermore, the term "information storage means" as used herein refers not only to storage means such as the CGROM 206, but also to tables stored in the storage means, data storage areas within the storage means, etc. good. Therefore, for example, the "first information storage means" and the "second information storage means" may be mutually different data storage areas within the same storage means, or may be mutually different tables, Alternatively, the information may be stored in mutually different register addresses. In other words, "information storage means" used in this specification are different not only when they are physically different storage means (storage media), but also when they are physically the same storage means (for example, ROM, RAM, etc.) However, the meaning also includes cases where data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) are different within the storage means.

なお、上述した本明細書における「情報格納手段」に関する意味は、上述した「第3情報格納手段」(SDRAM250)及び「第4情報格納手段」(内蔵VRAM237)にも適用可能である。それゆえ、例えば、「第1情報格納手段」~「第4情報格納手段」は、物理的に互いに異なる記憶手段(記憶媒体)で構成されていてもよいし、「第1情報格納手段」~「第4情報格納手段」が、一つの記憶手段内において、互いに異なるデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)で構成されていてもよい。 Note that the above-mentioned meaning of "information storage means" in this specification is also applicable to the above-mentioned "third information storage means" (SDRAM 250) and "fourth information storage means" (built-in VRAM 237). Therefore, for example, the "first information storage means" to "fourth information storage means" may be composed of physically different storage means (storage media), and the "first information storage means" to The "fourth information storage means" may be composed of mutually different data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) within one storage means.

また、本実施形態では、「第1情報格納手段」及び「第2情報格納手段」を、一つの記憶手段(CGROM206)内において、互いに異なるデータ領域で構成し、「第3情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)と物理的に異なる記憶手段(SDRAM250)で構成し、且つ、「第4情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)、並びに、「第3情報格納手段」(SDRAM250)と物理的に異なる記憶手段(内蔵VRAM237)で構成する例を説明したが、本発明はこれに限定されない。「情報格納手段」をデータ領域及び記憶手段のいずれで構成するか、並びに、データ領域として定義される「情報格納手段」と、記憶手段として定義される「情報格納手段」との組み合わせをどのような態様にするかは、例えば遊技機に設けられる記憶手段の構成(個数や種別など)等に応じて適宜に設定することができる。例えば、本実施形態において、「第1情報格納手段」~「第3情報格納手段」を、一つの記憶手段内の互いに異なるデータ領域で構成し、且つ、「第4情報格納手段」を「第1情報格納手段」~「第3情報格納手段」を含む記憶手段と物理的に異なる記憶手段で構成してもよい。 Furthermore, in this embodiment, the "first information storage means" and the "second information storage means" are configured in different data areas within one storage means (CGROM 206), and the "third information storage means" is configured as different data areas. , the storage means (CGROM 206) including the "first information storage means" and the "second information storage means" are physically different from the storage means (SDRAM 250), and the "fourth information storage means" is replaced with the "fourth information storage means". An example will be explained in which a storage means (CGROM 206) including a "first information storage means" and a "second information storage means" and a storage means (built-in VRAM 237) which is physically different from the "third information storage means" (SDRAM 250) is explained. However, the present invention is not limited thereto. Whether the "information storage means" should consist of a data area or a storage means, and how the "information storage means" defined as a data area should be combined with the "information storage means" defined as a storage means. The mode can be set as appropriate depending on, for example, the configuration (number, type, etc.) of the storage means provided in the gaming machine. For example, in the present embodiment, the "first information storage means" to "third information storage means" are configured from mutually different data areas within one storage means, and the "fourth information storage means" is configured from the "third information storage means". The third information storage means may be physically different from the storage means including the first information storage means to the third information storage means.

[音声・LED制御回路]
次に、図7を参照しながら、音声・LED制御回路220の内部構成について説明する。図7は、音声・LED制御回路220の内部の回路構成、並びに、音声・LED制御回路220とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図7では、説明を簡略化するため、音声・LED制御回路220と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Audio/LED control circuit]
Next, the internal configuration of the audio/LED control circuit 220 will be described with reference to FIG. 7. FIG. 7 is a block diagram showing the internal circuit configuration of the audio/LED control circuit 220 and the connection relationship between the audio/LED control circuit 220 and its various peripheral devices and peripheral circuit sections. In addition, in FIG. 7, in order to simplify the explanation, illustrations of relay boards and the like provided between the audio/LED control circuit 220 and various peripheral devices and circuit sections are omitted.

音声・LED制御回路220は、図7に示すように、LSI(Large-Scale Integration)インターフェイス221と、メモリインターフェイス222と、デジタルオーディオインターフェイス223と、ペリフェラルインターフェイス224と、コマンドレジスタ225と、サウンド・ランプ制御モジュール226と、メインジェネレータ227と、マルチエフェクタ228とを備える。音声・LED制御回路220内における各部の接続関係は、次の通りである。 As shown in FIG. 7, the audio/LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, and a sound lamp. It includes a control module 226, a main generator 227, and a multi-effector 228. The connection relationship of each part in the audio/LED control circuit 220 is as follows.

音声・LED制御回路220内において、サウンド・ランプ制御モジュール226は、メモリインターフェイス222、ペリフェラルインターフェイス224、コマンドレジスタ225、メインジェネレータ227及びマルチエフェクタ228に接続される。また、コマンドレジスタ225は、サウンド・ランプ制御モジュール226以外に、LSIインターフェイス221に接続される。また、メインジェネレータ227は、サウンド・ランプ制御モジュール226以外に、メモリインターフェイス222及びマルチエフェクタ228に接続される。さらに、マルチエフェクタ228は、サウンド・ランプ制御モジュール226及びメインジェネレータ227以外に、メモリインターフェイス222及びデジタルオーディオインターフェイス223に接続される。 Within the audio and LED control circuit 220, a sound and lamp control module 226 is connected to a memory interface 222, a peripheral interface 224, a command register 225, a main generator 227, and a multi-effector 228. In addition to the sound lamp control module 226, the command register 225 is connected to the LSI interface 221. In addition to the sound/lamp control module 226, the main generator 227 is also connected to a memory interface 222 and a multi-effector 228. Furthermore, the multi-effector 228 is connected to a memory interface 222 and a digital audio interface 223 in addition to the sound lamp control module 226 and the main generator 227.

次に、音声・LED制御回路220内の各部の構成について説明する。 Next, the configuration of each part in the audio/LED control circuit 220 will be explained.

LSIインターフェイス221は、ホスト制御回路210とコマンドレジスタ225との間で制御信号等(例えば、サウンドリクエスト、ランプリクエスト等)の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ225は、LSIインターフェイス221を介してホスト制御回路210に接続される。 The LSI interface 221 is an interface circuit used to input and output control signals (for example, sound requests, lamp requests, etc.) between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.

メモリインターフェイス222は、サブメインROM205と、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。 The memory interface 222 is an interface circuit used to input/output audio data and the like between the sub-main ROM 205 and each of the sound/lamp control module 226, main generator 227, and multi-effector 228.

デジタルオーディオインターフェイス223は、マルチエフェクタ228からスピーカ11に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス223は、オーディオ入力信号をマルチエフェクタ228に出力する。 The digital audio interface 223 is an interface circuit used when outputting audio signals and the like from the multi-effector 228 to the speaker 11. Further, the digital audio interface 223 outputs an audio input signal to the multi-effector 228.

ペリフェラルインターフェイス224は、ランプ群18とサウンド・ランプ制御モジュール226との間でランプ信号等(後述のLEDデータ等)の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス224には、ランプ群18に含まれるLEDドライバにデータ出力を行う際の物理系統(SPIチャンネル)として、3つの物理系統が設けられている。なお、本実施形態では、後述のように、2つの物理系統(物理系統0(SPIチャンネル0)及び物理系統1(SPIチャンネル1))を用いる。 The peripheral interface 224 is an interface circuit used to input and output lamp signals and the like (such as LED data to be described later) between the lamp group 18 and the sound/lamp control module 226. Additionally, the peripheral interface 224 is provided with three physical systems (SPI channels) for outputting data to the LED drivers included in the lamp group 18. Note that in this embodiment, as described later, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used.

コマンドレジスタ225は、レジスタ群で構成される。コマンドレジスタ225は、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228の機能制御の設定を行う。また、コマンドレジスタ225は、各インターフェイス(LSIインターフェイス221、メモリインターフェイス222、デジタルオーディオインターフェイス223、ペリフェラルインターフェイス224)の動作条件の設定も行う。 The command register 225 is composed of a group of registers. The command register 225 performs settings for controlling the functions of the sound/lamp control module 226, main generator 227, and multi-effector 228. The command register 225 also sets operating conditions for each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).

なお、コマンドレジスタ225を構成する各レジスタには、IC(Integrated Circuit)が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ(レジスタ)を増やすことにより、容易に、メモリ・モジュール1枚当りの容量(コマンドレジスタ225の容量)を増加させることができる。 Note that each register constituting the command register 225 is equipped with an IC (Integrated Circuit), and each register is configured by a memory chip whose operation is stabilized by memory access control. When registers with this configuration are used, the load on the signal bus to which each register is connected is reduced, so by increasing the number of memory chips (registers), the capacity per memory module ( (capacity of command register 225) can be increased.

サウンド・ランプ制御モジュール226は、コマンドレジスタ225の設定内容に従い、音声・LED制御回路220内の各構成部(各ブロック)の動作を制御する。サウンド・ランプ制御モジュール226は、図7に示すように、シンプルアクセス制御部226a、シーケンサー部226b、ランプ制御部226c及びペリフェラル制御部226dを有する。 The sound/lamp control module 226 controls the operation of each component (each block) in the audio/LED control circuit 220 according to the settings of the command register 225. As shown in FIG. 7, the sound/lamp control module 226 includes a simple access control section 226a, a sequencer section 226b, a lamp control section 226c, and a peripheral control section 226d.

シンプルアクセス制御部226aは、コマンドを一括処理する回路部である。シーケンサー部226bは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサー(自動再生機能部)を有する。そして、各シーケンサーは、タイマーやステップ条件(例えば、後述のLEDアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件)に従って、各種動作を制御する。 The simple access control unit 226a is a circuit unit that processes commands in batches. The sequencer section 226b includes various sequencers (automatic reproduction function section) for controlling automatic reproduction operations such as lamp lighting and audio. Each sequencer controls various operations according to a timer and step conditions (for example, conditions set for each step processing during sequence playback of LED animation, audio, etc., which will be described later).

ランプ制御部226cは、後述のLEDデータが設定可能な全チャンネル(8つのチャンネル)において、セットされる輝度値の計算を行い、その算出結果を外部(LEDドライバ)に送信する。また、ペリフェラル制御部226dは、ランプ制御部226cから出力された算出結果のデータをLEDドライバに送信する際の物理的な送信制御を行う。 The lamp control unit 226c calculates the brightness values to be set in all channels (eight channels) for which LED data, which will be described later, can be set, and transmits the calculation results to the outside (LED driver). Further, the peripheral control unit 226d performs physical transmission control when transmitting the calculation result data output from the lamp control unit 226c to the LED driver.

メインジェネレータ227は、音声信号を生成する回路部である。具体的には、メインジェネレータ227は、サウンド・ランプ制御モジュール226から入力された制御信号に基づいて、CGROM206に記憶されている所定の音声データ(例えば、後述のアクセスデータ等)を取得し、該取得した音声データを所定の音声信号に変換する。また、メインジェネレータ227では、生成された音声信号の増幅処理も行う。 The main generator 227 is a circuit unit that generates an audio signal. Specifically, the main generator 227 acquires predetermined audio data (for example, access data described below) stored in the CGROM 206 based on the control signal input from the sound/lamp control module 226, and The acquired audio data is converted into a predetermined audio signal. The main generator 227 also performs amplification processing of the generated audio signal.

マルチエフェクタ228は、メインジェネレータ227から入力される音声信号とデジタルオーディオインターフェイス223から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ228は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス223を介してスピーカ11に出力する。 The multi-effector 228 includes a mixer that synthesizes the audio signal input from the main generator 227 and the audio input signal input from the digital audio interface 223, and various effectors for applying various sound effects to the audio. The multi-effector 228 outputs the audio signal synthesized by the mixer, the output signal from the effector, etc. to the speaker 11 via the digital audio interface 223.

[デジタルオーディオパワーアンプ及びスピーカ間の接続構成]
次に、図8を参照しながら、内蔵中継基板260内に設けられたデジタルオーディオパワーアンプ262及びその周辺回路と、スピーカ11との間の接続構成について説明する。図8は、内蔵中継基板260及びスピーカ11間の接続構成図である。なお、図8では、接続部分の構成をより明確にするため、スピーカ11が内蔵中継基板260に接続されていない状態を示す。
[Connection configuration between digital audio power amplifier and speaker]
Next, with reference to FIG. 8, a connection configuration between the digital audio power amplifier 262 and its peripheral circuits provided in the built-in relay board 260 and the speaker 11 will be described. FIG. 8 is a diagram showing a connection configuration between the built-in relay board 260 and the speaker 11. Note that FIG. 8 shows a state in which the speaker 11 is not connected to the built-in relay board 260 in order to make the configuration of the connecting portion more clear.

本実施形態のパチンコ遊技機1では、図8に示すように、スピーカ11が設けられたスピーカボックス11aは、ハーネス300(信号配線手段)を介して内蔵中継基板260に接続される。 In the pachinko game machine 1 of this embodiment, as shown in FIG. 8, a speaker box 11a provided with a speaker 11 is connected to a built-in relay board 260 via a harness 300 (signal wiring means).

内蔵中継基板260は、デジタルオーディオパワーアンプ262と、LC回路263と、4つの接続端子(第1接続端子~第4接続端子)を含む接続端子群264(第2端子群)と、2つの抵抗265,266と、コンデンサ267と、NOT回路(論理回路)268とを有する。 The built-in relay board 260 includes a digital audio power amplifier 262, an LC circuit 263, a connection terminal group 264 (second terminal group) including four connection terminals (first to fourth connection terminals), and two resistors. 265, 266, a capacitor 267, and a NOT circuit (logic circuit) 268.

デジタルオーディオパワーアンプ262は、入力された音声信号(オーディオデータ)を増幅し、該増幅された音声信号をスピーカ11に出力して、スピーカ11を駆動する。LC回路263は、コイル及びコンデンサを含む共振回路で構成される。また、NOT回路268は入力された信号のレベルを反転して出力する論理回路である。 The digital audio power amplifier 262 amplifies the input audio signal (audio data), outputs the amplified audio signal to the speaker 11, and drives the speaker 11. The LC circuit 263 is composed of a resonant circuit including a coil and a capacitor. Further, the NOT circuit 268 is a logic circuit that inverts the level of an input signal and outputs the inverted signal.

デジタルオーディオパワーアンプ262のクロック入力端子(MCK)及びデータ入力端子(SDATA)は、音声・LED制御回路220に接続される。そして、デジタルオーディオパワーアンプ262のクロック入力端子(MCK)には、音声・LED制御回路220から出力されたクロック信号(マスタークロック信号)が入力され、データ入力端子(SDATA)には、音声・LED制御回路220から出力された音声信号(オーディオデータ)が入力される。 A clock input terminal (MCK) and a data input terminal (SDATA) of the digital audio power amplifier 262 are connected to the audio/LED control circuit 220. The clock signal (master clock signal) output from the audio/LED control circuit 220 is input to the clock input terminal (MCK) of the digital audio power amplifier 262, and the audio/LED control circuit is input to the data input terminal (SDATA). The audio signal (audio data) output from the control circuit 220 is input.

また、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、LC回路263を介して、それぞれ、内蔵中継基板260の接続端子群264内の第1接続端子及び第2接続端子(第1の接続端子)に接続される。なお、本実施形態では、デジタルオーディオパワーアンプ262の出力端子を2つ設ける例を示すが、本発明はこれに限定されず、例えば、スピーカ11が有する機能や仕様などに応じて適宜変更することができる。 Further, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected to the first connection terminal and the second connection terminal in the connection terminal group 264 of the built-in relay board 260, respectively, via the LC circuit 263. It is connected to the second connection terminal (first connection terminal). Note that although this embodiment shows an example in which two output terminals of the digital audio power amplifier 262 are provided, the present invention is not limited to this, and may be modified as appropriate depending on, for example, the functions and specifications of the speaker 11. I can do it.

さらに、デジタルオーディオパワーアンプ262は、ミュート端子(MUTE:音声出力制御端子)を有する。デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベル(振幅値)がLOWレベルである場合には、第1出力端子(OUTM1)及び第2出力端子(OUTM2)からの音声信号の出力を停止する、又は、これらの出力端子を高抵抗を介して接地した状態にする機能(以下、ミュート機能という)を有する。すなわち、デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベルがLOWレベルである場合に、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態を生成する機能を有する。 Furthermore, the digital audio power amplifier 262 has a mute terminal (MUTE: audio output control terminal). When the level (amplitude value) of the voltage signal applied to the mute terminal is LOW level, the digital audio power amplifier 262 outputs the audio signal from the first output terminal (OUTM1) and the second output terminal (OUTM2). It has a function of stopping output or grounding these output terminals via a high resistance (hereinafter referred to as a mute function). That is, when the level of the voltage signal applied to the mute terminal is LOW level, the digital audio power amplifier 262 outputs the signal from the first output terminal (OUTM1) and the second output terminal (OUTM2) to the first output terminal of the built-in relay board 260. It has a function of generating a state in which the output of the audio signal to the connection terminal and the second connection terminal is stopped.

一方、ミュート端子(MUTE)に印加される電圧信号のレベル(振幅値)がHIGHレベルである場合には、デジタルオーディオパワーアンプ262は、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から音声信号を出力する。 On the other hand, when the level (amplitude value) of the voltage signal applied to the mute terminal (MUTE) is HIGH level, the digital audio power amplifier 262 outputs the first output terminal (OUTM1) and the second output terminal (OUTM2). Outputs audio signals from.

内蔵中継基板260の接続端子群264内の第3接続端子(第2の接続端子)は、抵抗266を介して、NOT回路268の入力端子に接続される。また、NOT回路268の出力端子は、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に接続される。なお、内蔵中継基板260の第3接続端子及び抵抗266間の信号配線は、抵抗265を介して内蔵中継基板260内に設けられた電源電圧(+5V)端子に接続される。また、NOT回路268の入力端子及び抵抗266間の信号配線は、コンデンサ267を介して内蔵中継基板260内に設けられた接地(GND)端子に接続される(接地される)。さらに、内蔵中継基板260の第4接続端子(第3の接続端子)は、接地(GND)端子に接続される。 A third connection terminal (second connection terminal) in the connection terminal group 264 of the built-in relay board 260 is connected to an input terminal of a NOT circuit 268 via a resistor 266 . Further, an output terminal of the NOT circuit 268 is connected to a mute terminal (MUTE) of the digital audio power amplifier 262. Note that the signal wiring between the third connection terminal of the built-in relay board 260 and the resistor 266 is connected to a power supply voltage (+5V) terminal provided inside the built-in relay board 260 via the resistor 265. Further, the signal wiring between the input terminal of the NOT circuit 268 and the resistor 266 is connected (grounded) to a ground (GND) terminal provided in the built-in relay board 260 via a capacitor 267. Further, a fourth connection terminal (third connection terminal) of the built-in relay board 260 is connected to a ground (GND) terminal.

スピーカ11は、図8に示すように、木枠で構成されたスピーカボックス11aに取り付けられている。また、スピーカボックス11aには、4つの接続端子(第1接続端子~第4接続端子)を含む接続端子群11b(第1端子群)が設けられる。そして、スピーカボックス11aの第1接続端子及び第2接続端子は、信号配線を介してスピーカ11に接続される。また、スピーカボックス11aの第3接続端子(特定の接続端子)は、信号配線W1により、第4接続端子に電気的に接続される。 As shown in FIG. 8, the speaker 11 is attached to a speaker box 11a made of a wooden frame. Further, the speaker box 11a is provided with a connection terminal group 11b (first terminal group) including four connection terminals (first to fourth connection terminals). The first connection terminal and second connection terminal of the speaker box 11a are connected to the speaker 11 via signal wiring. Further, the third connection terminal (specific connection terminal) of the speaker box 11a is electrically connected to the fourth connection terminal by the signal wiring W1.

ハーネス300は、図8に示すように、4本の信号配線を束にして構成される。そして、4本の信号配線の一方の4つの接続端子(第1接続端子~第4接続端子)は、内蔵中継基板260の第1接続端子~第4接続端子にそれぞれ接続される。一方、4本の信号配線の他方の4つの接続端子(第5接続端子~第8接続端子)は、スピーカボックス11aの第1接続端子~第4接続端子にそれぞれ接続される。すなわち、内蔵中継基板260の第1接続端子とスピーカボックス11aの第1接続端子との間は、ハーネス300内の第1接続端子及び第5接続端子間の信号配線(第1の信号配線)により接続され、内蔵中継基板260の第2接続端子とスピーカボックス11aの第2接続端子との間は、ハーネス300内の第2接続端子及び第6接続端子間の信号配線により接続される。また、内蔵中継基板260の第3接続端子とスピーカボックス11aの第3接続端子との間は、ハーネス300内の第3接続端子及び第7接続端子間の信号配線(第2の信号配線)により接続され、内蔵中継基板260の第4接続端子とスピーカボックス11aの第4接続端子との間は、ハーネス300内の第4接続端子及び第8接続端子間の信号配線(第3の信号配線)により接続される。これにより、スピーカ11は、ハーネス300を介して内蔵中継基板260に接続される。 As shown in FIG. 8, the harness 300 is configured by bundling four signal wires. The four connection terminals (first to fourth connection terminals) of one of the four signal wires are connected to the first to fourth connection terminals of the built-in relay board 260, respectively. On the other hand, the other four connection terminals (fifth connection terminal to eighth connection terminal) of the four signal wires are connected to the first connection terminal to fourth connection terminal of the speaker box 11a, respectively. That is, the signal wiring (first signal wiring) between the first connection terminal and the fifth connection terminal in the harness 300 connects the first connection terminal of the built-in relay board 260 and the first connection terminal of the speaker box 11a. The second connection terminal of the built-in relay board 260 and the second connection terminal of the speaker box 11a are connected by signal wiring between the second connection terminal and the sixth connection terminal in the harness 300. Further, the third connection terminal of the built-in relay board 260 and the third connection terminal of the speaker box 11a are connected by signal wiring (second signal wiring) between the third connection terminal and the seventh connection terminal in the harness 300. The signal wiring (third signal wiring) between the fourth connecting terminal and the eighth connecting terminal in the harness 300 is connected between the fourth connecting terminal of the built-in relay board 260 and the fourth connecting terminal of the speaker box 11a. Connected by Thereby, the speaker 11 is connected to the built-in relay board 260 via the harness 300.

なお、ハーネス300に含まれる信号配線の本数は4本に限定されず、例えば、デジタルオーディオパワーアンプ262及びスピーカ11の各仕様、両者間の接続構成等に応じて適宜変更される。ハーネス300には、少なくとも、デジタルオーディオパワーアンプ262の出力端子とスピーカ11とを接続するための信号配線、及び、デジタルオーディオパワーアンプ262のミュート端子をスピーカボックス11aを介して接地するための信号配線が含まれていればよい。 Note that the number of signal wires included in the harness 300 is not limited to four, and may be changed as appropriate, for example, depending on the specifications of the digital audio power amplifier 262 and the speaker 11, the connection configuration between them, and the like. The harness 300 includes at least signal wiring for connecting the output terminal of the digital audio power amplifier 262 and the speaker 11, and signal wiring for grounding the mute terminal of the digital audio power amplifier 262 via the speaker box 11a. should be included.

上述のようにして、内蔵中継基板260とスピーカ11とをハーネス300を介して接続すると、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、ハーネス300を介して、スピーカ11に接続される。また、デジタルオーディオパワーアンプ262のミュート端子(MUTE)は、NOT回路268、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して接地される。 When the built-in relay board 260 and the speaker 11 are connected via the harness 300 as described above, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected via the harness 300. and is connected to the speaker 11. Further, the mute terminal (MUTE) of the digital audio power amplifier 262 is grounded via the NOT circuit 268, the harness 300, and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a.

この結果、スピーカ11がハーネス300を介して内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されている状態では、LOWレベルの電圧信号がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はHIGHレベルとなる。この場合、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)からスピーカ11に音声信号が出力される。 As a result, when the speaker 11 is connected to the built-in relay board 260 (digital audio power amplifier 262) via the harness 300, a LOW level voltage signal is input to the NOT circuit 268, so the digital audio power amplifier 262 The level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of is HIGH level. In this case, audio signals are output from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 to the speaker 11.

一方、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されていない場合には、内蔵中継基板260の第3接続端子が開放状態となる。この場合、電源電圧(+5V)がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はLOWレベルとなり、デジタルオーディオパワーアンプ262の上述したミュート機能が作動する。 On the other hand, when the speaker 11 is not connected to the built-in relay board 260 (digital audio power amplifier 262), the third connection terminal of the built-in relay board 260 is in an open state. In this case, since the power supply voltage (+5V) is input to the NOT circuit 268, the level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 becomes a LOW level, and the digital audio power amplifier The above-mentioned mute function of H.262 is activated.

すなわち、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)から外れている場合には、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態が生成される。この結果、デジタルオーディオパワーアンプ262(出力端子)と、内蔵中継基板260の第1及び第2接続端子との間における共振現象の発生を抑制し、デジタルオーディオパワーアンプ262の故障等の不具合発生を防止することができる。 That is, when the speaker 11 is detached from the built-in relay board 260 (digital audio power amplifier 262), the built-in relay board 260 is connected to the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262. A state is generated in which the output of the audio signal to the first connection terminal and the second connection terminal of is stopped. As a result, the occurrence of a resonance phenomenon between the digital audio power amplifier 262 (output terminal) and the first and second connection terminals of the built-in relay board 260 is suppressed, and the occurrence of malfunctions such as failure of the digital audio power amplifier 262 is suppressed. It can be prevented.

上述のように、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるソフトウェア上の制御とは関係無く、デジタルオーディオパワーアンプ262のミュート機能を作動させることができる。それゆえ、例えば、スピーカ11が内蔵中継基板260から外れている状況において、ホスト制御回路210及び音声・LED制御回路220が音声信号の出力停止制御を行っていると認識していてもプログラム上のバグ(不具合)等により誤って音声信号が出力されているような場合や、スピーカ11をハーネス300から外さなければ遊技盤の付け替えることができない構造のパチンコ遊技機1において、遊技盤の付け替え終了後に誤ってスピーカ11とハーネス300とを接続せずに扉を閉じ、音声出力を開始した場合などの状況が発生しても、ハード的に、上述したデジタルオーディオパワーアンプ262のミュート機能が作動する。この場合、確実に、デジタルオーディオパワーアンプ262を保護することができ、パチンコ遊技機1の安全性を向上させることができる。 As described above, in this embodiment, the mute function of the digital audio power amplifier 262 can be activated regardless of the software control by the host control circuit 210 and the audio/LED control circuit 220. Therefore, for example, in a situation where the speaker 11 is disconnected from the built-in relay board 260, even if the host control circuit 210 and the audio/LED control circuit 220 recognize that the audio signal output stop control is being performed, the program In cases where an audio signal is being output erroneously due to a bug (malfunction), or in a pachinko gaming machine 1 that is structured so that the game board cannot be replaced without removing the speaker 11 from the harness 300, after the game board has been replaced. Even if a situation occurs such as when the door is closed and audio output is started without connecting the speaker 11 and the harness 300 by mistake, the mute function of the digital audio power amplifier 262 described above operates in terms of hardware. In this case, the digital audio power amplifier 262 can be reliably protected, and the safety of the pachinko game machine 1 can be improved.

さらに、本実施形態では、上述のように、内蔵中継基板260の第3接続端子は、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して、内蔵中継基板260内に設けられた接地(GND)端子に接続される。このような構成では、内蔵中継基板260の第3接続端子の信号レベルがLOWになっている場合に、この要因が内蔵中継基板260の第4接続端子が接地されていることによるものであるか否かを、内蔵中継基板260の第4接続端子の信号レベルを計測することにより判定することができるので、デジタルオーディオパワーアンプ262からのデジタル出力動作をより正確に管理することができる。 Furthermore, in this embodiment, as described above, the third connection terminal of the built-in relay board 260 is connected to the signal wiring W1 between the harness 300 and the third connection terminal and the fourth connection terminal of the speaker box 11a. It is connected to a ground (GND) terminal provided inside the built-in relay board 260. In such a configuration, when the signal level of the third connection terminal of the built-in relay board 260 is LOW, it is difficult to determine whether this is due to the fourth connection terminal of the built-in relay board 260 being grounded. Since this can be determined by measuring the signal level of the fourth connection terminal of the built-in relay board 260, the digital output operation from the digital audio power amplifier 262 can be managed more accurately.

[電圧変換回路部]
(1)内部構成
次に、図9を参照して、内蔵中継基板260に搭載された電圧変換回路部269の構成を説明する。なお、図9は、電圧変換回路部269の内部構成を示す図である。
[Voltage conversion circuit section]
(1) Internal Configuration Next, the configuration of the voltage conversion circuit section 269 mounted on the built-in relay board 260 will be described with reference to FIG. Note that FIG. 9 is a diagram showing the internal configuration of the voltage conversion circuit section 269.

電圧変換回路部269は、電圧降下回路部350(第1の電圧変換回路部)と、リニアレギュレータ360(第2の電圧変換回路部)と、2つのコンデンサ361,362(以下、第1コンデンサ361及び第2コンデンサ362という)とを備える。 The voltage conversion circuit section 269 includes a voltage drop circuit section 350 (first voltage conversion circuit section), a linear regulator 360 (second voltage conversion circuit section), and two capacitors 361 and 362 (hereinafter referred to as the first capacitor 361). and a second capacitor 362).

電圧降下回路部350は、5つのダイオード351~355(以下、第1ダイオード351~第5ダイオード355という)を直列接続(隣り合う2つのダイオード間において、一方のダイオードのカソードを他方のダイオードのアノードに接続)して構成される。第1ダイオード351~第5ダイオード355のそれぞれは、互いに同じ整流特性(性能)を備えたダイオード(電圧低下手段)で構成される。そして、各ダイオードには、順方向電圧(通電開始電圧)が1.1Vとなる特性を有するダイオードを用いる。それゆえ、通電時には、各ダイオードにおいて、少なくとも1.1Vの電圧降下が発生する。 The voltage drop circuit section 350 connects five diodes 351 to 355 (hereinafter referred to as the first diode 351 to the fifth diode 355) in series (between two adjacent diodes, the cathode of one diode is connected to the anode of the other diode). connected to). Each of the first diode 351 to the fifth diode 355 is composed of diodes (voltage reduction means) having the same rectification characteristics (performance). For each diode, a diode having a characteristic that a forward voltage (current conduction start voltage) is 1.1V is used. Therefore, when energized, a voltage drop of at least 1.1V occurs across each diode.

また、リニアレギュレータ350は、入力電力を消費することにより入力電圧(直流電圧)を降下させる機能(電圧降下機能)を有し、入力電圧を+5Vの直流電圧に変換して出力する回路である。 Furthermore, the linear regulator 350 is a circuit that has a function (voltage drop function) of lowering the input voltage (DC voltage) by consuming input power, and converts the input voltage into a +5V DC voltage and outputs the same.

電圧変換回路部269内では、第1ダイオード351のアノードが+12Vの電源電圧の入力端子(不図示)に接続され、第5ダイオード355のカソードが、リニアレギュレータ360の入力端子(図9中のVin端子)に接続される。 In the voltage conversion circuit section 269, the anode of the first diode 351 is connected to the input terminal (not shown) of the +12V power supply voltage, and the cathode of the fifth diode 355 is connected to the input terminal (Vin in FIG. 9) of the linear regulator 360. terminal).

また、リニアレギュレータ360の出力端子(図9中のVout端子)は、図示しない+5Vの駆動電圧の入力端子(例えば、スピーカ11、ランプ群18及びモータコントローラ270(役物20)の各電源入力端子)に接続される。 In addition, the output terminal (Vout terminal in FIG. 9) of the linear regulator 360 is an input terminal (not shown) of a +5V driving voltage (for example, each power supply input terminal of the speaker 11, lamp group 18, and motor controller 270 (accessories 20) ).

なお、第1コンデンサ361は、第5ダイオード355のカソード及びリニアレギュレータ360の入力端子間の配線と、内蔵中継基板260内に設けられた接地(GND)端子との間に接続される。また、第2コンデンサ362は、リニアレギュレータ360の出力端子と、内蔵中継基板260内に設けられた接地(GND)端子との間に接続される。さらに、リニアレギュレータ360の接地(GND)端子もまた、内蔵中継基板260内に設けられた接地(GND)端子に接続される。 Note that the first capacitor 361 is connected between the wiring between the cathode of the fifth diode 355 and the input terminal of the linear regulator 360, and a ground (GND) terminal provided in the built-in relay board 260. Further, the second capacitor 362 is connected between the output terminal of the linear regulator 360 and a ground (GND) terminal provided within the built-in relay board 260. Further, the ground (GND) terminal of the linear regulator 360 is also connected to a ground (GND) terminal provided within the built-in relay board 260.

上述した構成の電圧変換回路部269では、電圧変換回路部269に供給(入力)された+12Vの電源電圧(第1の直流電圧)は、電圧降下回路部350(直列接続された第1ダイオード351~第5ダイオード355)により所定の直流電圧(ただし、+5Vより高い直流電圧)に降下される。次いで、電圧降下回路部350(第1ダイオード351~第5ダイオード355)により降下された所定の直流電圧(第2の直流電圧)は、リニアレギュレータ360の入力端子(Vin端子)に入力される。そして、リニアレギュレータ360は、入力された所定の直流電圧(本実施形態では、+6.5V)を+5Vの直流電圧(第3の直流電圧)に変換し、変換された+5Vの直流電圧を出力端子(Vout端子)からスピーカ11、ランプ群18及びモータコントローラ270(役物20)のそれぞれに出力する。 In the voltage conversion circuit section 269 configured as described above, the +12V power supply voltage (first DC voltage) supplied (input) to the voltage conversion circuit section 269 is connected to the voltage drop circuit section 350 (first diode 351 connected in series). ~fifth diode 355) to a predetermined DC voltage (however, a DC voltage higher than +5V). Next, the predetermined DC voltage (second DC voltage) dropped by the voltage drop circuit section 350 (first diode 351 to fifth diode 355) is input to the input terminal (Vin terminal) of the linear regulator 360. Then, the linear regulator 360 converts the inputted predetermined DC voltage (in this embodiment, +6.5V) into a +5V DC voltage (third DC voltage), and outputs the converted +5V DC voltage to the output terminal. (Vout terminal) outputs to each of the speaker 11, lamp group 18, and motor controller 270 (accessories 20).

(2)リニアレギュレータの発熱抑制特性
上述した本実施形態の電圧変換回路部269のように、リニアレギュレータ360の入力側に、複数のダイオードを直列接続して構成した電圧降下回路部350を設けた場合、リニアレギュレータ350に入力される直流電圧を低くすることができる。この場合、リニアレギュレータ360の入力電圧と出力電圧(+5V)との差が小さくなり、リニアレギュレータ360動作時の発熱量を低減することができる。
(2) Heat generation suppression characteristics of linear regulator Like the voltage conversion circuit section 269 of the present embodiment described above, a voltage drop circuit section 350 configured by connecting a plurality of diodes in series is provided on the input side of the linear regulator 360. In this case, the DC voltage input to the linear regulator 350 can be lowered. In this case, the difference between the input voltage and the output voltage (+5V) of the linear regulator 360 becomes small, and the amount of heat generated when the linear regulator 360 operates can be reduced.

ここで、図10を参照しながら、電圧降下回路部350内(リニアレギュレータ360の入力側)に設けられるダイオードの個数と、ダイオードの各個数における、リニアレギュレータ360動作時の素子温度(ジャンクション温度)との対応関係の一例を説明する。 Here, with reference to FIG. 10, the number of diodes provided in the voltage drop circuit section 350 (input side of the linear regulator 360) and the element temperature (junction temperature) during operation of the linear regulator 360 for each number of diodes. An example of the correspondence relationship will be explained.

図10には、リニアレギュレータ360として、最大出力電流が1Aであり、動作接合部温度(Tj)範囲が-40℃~150℃であり、素子単体使用時の熱抵抗(θja)が125.0℃/Wであり、無限大放熱板使用時の熱抵抗(θja)が12.5℃/Wである特性(性能)を有するリニアレギュレータを用いた場合の特性例を示す。また、図10には、ダイオード1個当りの電圧降下が1.1V(ダイオードの順方向電圧が1.1V)となるような特性を有するダイオードを使用した例を示す。 In FIG. 10, the linear regulator 360 has a maximum output current of 1 A, an operating junction temperature (Tj) range of -40°C to 150°C, and a thermal resistance (θja) of 125.0 when the element is used alone. C/W, and a thermal resistance (θja) when using an infinite heat sink is 12.5° C./W. Further, FIG. 10 shows an example in which diodes having characteristics such that the voltage drop per diode is 1.1 V (the forward voltage of the diode is 1.1 V) are used.

なお、図10中の「Vin」(入力電圧)は、リニアレギュレータ360に入力される直流電圧である。「Vout」(出力電圧)は、リニアレギュレータ360から出力される直流電圧であり、本実施形態では、ダイオードの個数に関係なく、+5Vである。「Iin」(入力電流)は、リニアレギュレータ360内に流れる電流であり、図10に示す例では、ダイオードの個数に関係なく、0.5Aとする。「Pc」(損失電力)は、リニアレギュレータ360で消費される電力であり、損失電力Pcは、Pc=(Vin-Vout)×Iinの式で算出される。 Note that "Vin" (input voltage) in FIG. 10 is a DC voltage input to the linear regulator 360. "Vout" (output voltage) is a DC voltage output from the linear regulator 360, and in this embodiment is +5V regardless of the number of diodes. "Iin" (input current) is a current flowing in the linear regulator 360, and in the example shown in FIG. 10, it is set to 0.5 A regardless of the number of diodes. “Pc” (power loss) is the power consumed by the linear regulator 360, and the power loss Pc is calculated by the formula Pc=(Vin−Vout)×Iin.

また、図10中の「θja」(熱抵抗)は、リニアレギュレータ360で発生する熱抵抗値であり、図10に示す例では、50℃/Wとする(素子単体使用時の熱抵抗と無限大放熱板使用時の熱抵抗との中間付近の値とする)。「Ta」(周囲温度)は、リニアレギュレータ360の周囲温度(環境温度)であり、図10に示す例では、25℃(室温程度)とする。そして、「Tj」(素子温度)は、リニアレギュレータ360動作時におけるリニアレギュレータ360の温度であり、素子温度Tjは、Tj=Pc×θja+Taの式で算出される。 In addition, "θja" (thermal resistance) in FIG. 10 is the thermal resistance value generated in the linear regulator 360, and in the example shown in FIG. (The value should be around the middle of the thermal resistance when using a large heat sink). “Ta” (ambient temperature) is the ambient temperature (environmental temperature) of the linear regulator 360, and in the example shown in FIG. 10, it is set to 25° C. (about room temperature). "Tj" (element temperature) is the temperature of the linear regulator 360 when the linear regulator 360 is in operation, and the element temperature Tj is calculated by the formula Tj=Pc×θja+Ta.

図10に示す例において、直列接続するダイオードの個数を、0個、1個、2個、3個、4個及び5個とすると、リニアレギュレータ360の入力電圧Vinは、それぞれ12V、10.9V、9.8V、8.7V、7.6V及び6.5Vとなる。すなわち、図10に示す例では、ダイオードの個数が1個増える度に、リニアレギュレータ360の入力電圧Vinが1.1V間隔で低下する。 In the example shown in FIG. 10, when the number of diodes connected in series is 0, 1, 2, 3, 4, and 5, the input voltage Vin of the linear regulator 360 is 12V, 10.9V, respectively. , 9.8V, 8.7V, 7.6V and 6.5V. That is, in the example shown in FIG. 10, each time the number of diodes increases by one, the input voltage Vin of the linear regulator 360 decreases by 1.1V.

そして、直列接続するダイオードの個数を、0個、1個、2個、3個、4個及び5個とすると、リニアレギュレータ360の素子温度Tjは、それぞれ200℃、172.5℃、145℃、117.5℃、90℃及び62.5℃となる。すなわち、図10に示す例では、ダイオードの個数が1個増える度に、リニアレギュレータ360の素子温度Tjが27.5℃間隔で低下する。 If the number of diodes connected in series is 0, 1, 2, 3, 4, and 5, the element temperatures Tj of the linear regulator 360 are 200°C, 172.5°C, and 145°C, respectively. , 117.5°C, 90°C and 62.5°C. That is, in the example shown in FIG. 10, each time the number of diodes increases by one, the element temperature Tj of the linear regulator 360 decreases at an interval of 27.5°C.

上述のように、5個のダイオード(第1ダイオード351~第5ダイオード355)を直列接続して構成された電圧降下回路部350をリニアレギュレータ360の入力側に設けた場合、リニアレギュレータ360の素子温度Tjは62.5℃となり、電圧降下回路部350(ダイオード)を設けない場合における素子温度Tj(200℃)の1/3以下の値となり、リニアレギュレータ360動作時の発熱量を大幅に低減することができる。また、上記構成の本実施形態のパチンコ遊技機1では、リニアレギュレータ360の発熱を抑制することができるので、リニアレギュレータ360に対して、ヒートシンクの設置や基板面積の増大などの放熱対策を実施する必要がなくなるので、コストアップも抑制することができる。 As described above, when the voltage drop circuit section 350 configured by connecting five diodes (first diode 351 to fifth diode 355) in series is provided on the input side of the linear regulator 360, the elements of the linear regulator 360 The temperature Tj is 62.5°C, which is less than 1/3 of the element temperature Tj (200°C) when the voltage drop circuit section 350 (diode) is not provided, and the amount of heat generated when the linear regulator 360 operates is significantly reduced. can do. Furthermore, in the pachinko game machine 1 of this embodiment having the above configuration, heat generation of the linear regulator 360 can be suppressed, so heat dissipation measures such as installing a heat sink or increasing the board area are implemented for the linear regulator 360. Since this is no longer necessary, cost increases can also be suppressed.

すなわち、本実施形態のパチンコ遊技機1では、リニアレギュレータ360(第2の電圧変換回路部)の発熱を抑制することができるとともに、コストアップも抑制することができる。 That is, in the pachinko gaming machine 1 of this embodiment, it is possible to suppress heat generation of the linear regulator 360 (second voltage conversion circuit section), and it is also possible to suppress an increase in cost.

なお、図10に示す例では、リニアレギュレータ360の入力電圧Vinが出力電圧Vout(5V)より高くなる構成例を示したが、本発明はこれに限定されない。電圧降下回路部350で、電圧を5Vまで降下させる構成、すなわち、リニアレギュレータ360の入力電圧Vinが出力電圧Vout(5V)と同じ値になる構成にしてもよい。この場合、リニアレギュレータ360の発熱をほぼ無くす(最小限に抑制する)ことができる。 Note that although the example shown in FIG. 10 shows a configuration example in which the input voltage Vin of the linear regulator 360 is higher than the output voltage Vout (5V), the present invention is not limited to this. The voltage drop circuit unit 350 may be configured to drop the voltage to 5V, that is, the input voltage Vin of the linear regulator 360 may have the same value as the output voltage Vout (5V). In this case, the heat generated by the linear regulator 360 can be substantially eliminated (suppressed to a minimum).

また、本実施形態では、リニアレギュレータ360の入力側に、同じ整流特性(性能)を有するダイオードを5個、直列接続して設ける例を説明したが、本発明はこれに限定されない。直列接続する各ダイオードの整流特性(性能)が互いに異なっていてもよいし、複数のダイオードのうち一部のダイオードにのみ、整流特性(性能)の異なるダイオードを用いてもよい。また、直列接続するダイオードの個数は、5個に限定されず、例えば、各ダイオードの整流特性(順方向電圧の値)、電圧変換回路部269に入力される電源電圧の値、電圧変換回路部269から出力される直流電圧(駆動電圧)の値、リニアレギュレータ360の性能等に応じて適宜設定することができる。 Further, in this embodiment, an example has been described in which five diodes having the same rectification characteristics (performance) are connected in series on the input side of the linear regulator 360, but the present invention is not limited to this. The rectifying characteristics (performance) of the diodes connected in series may be different from each other, or diodes with different rectifying characteristics (performance) may be used for only some of the diodes among the plurality of diodes. Further, the number of diodes connected in series is not limited to five, and for example, the rectification characteristics (forward voltage value) of each diode, the value of the power supply voltage input to the voltage conversion circuit section 269, the voltage conversion circuit section It can be set as appropriate depending on the value of the DC voltage (driving voltage) output from the 269, the performance of the linear regulator 360, etc.

さらに、本実施形態では、電圧降下回路部350を構成する回路素子としてダイオードを用いる例を説明したが本発明はこれに限定されず、電圧低下機能を有する回路素子であれば任意の回路素子をダイオードの代わりに用いることができる。ただし、用いる回路素子の構成(素材、形状、サイズ等)によっては、ダイオードのようにコンパクトな構成を有さないものも考えられる。それゆえ、省スペース化の観点では、電圧降下回路部350を構成する回路素子としてダイオードを用いることが好ましい。特に、ダイオードとして、基板(本実施形態では、内蔵中継基板260)に対して表面実装(平面実装)が可能なダイオードを用いた場合には、基板に対してヒートシンクのような排熱機構を備えた構成に比べて、格段に省スペース化を図ることができる。 Further, in this embodiment, an example in which a diode is used as a circuit element constituting the voltage drop circuit section 350 has been described, but the present invention is not limited to this, and any circuit element having a voltage drop function may be used. Can be used in place of a diode. However, depending on the configuration (material, shape, size, etc.) of the circuit element used, it may be possible that the circuit element does not have a compact configuration like a diode. Therefore, from the viewpoint of space saving, it is preferable to use a diode as the circuit element constituting the voltage drop circuit section 350. In particular, when a diode that can be surface-mounted (flat-mounted) on a board (in this embodiment, the built-in relay board 260) is used as the diode, the board is equipped with a heat dissipation mechanism such as a heat sink. Compared to other configurations, it is possible to significantly save space.

また、本実施形態では、電圧降下回路部350の出力側に設ける電圧変換回路(演出装置の駆動電圧を生成する回路)として、リニアレギュレータ360を用いる例を説明したが、本発明はこれに限定されない。内部で入力電力を消費して直流電圧を降下させる電圧変換回路、すなわち、DC/DC変換の原理上、入力電圧と出力電圧との電圧差に応じて発熱量が変化する電圧変換回路であれば、任意の電圧変換回路をリニアレギュレータ360の代わりに適用することができる。 Furthermore, in the present embodiment, an example has been described in which the linear regulator 360 is used as a voltage conversion circuit (a circuit that generates a driving voltage for the presentation device) provided on the output side of the voltage drop circuit section 350, but the present invention is limited to this. Not done. A voltage conversion circuit that internally consumes input power to lower the DC voltage, that is, a voltage conversion circuit that generates heat depending on the voltage difference between the input voltage and the output voltage according to the principle of DC/DC conversion. , any voltage conversion circuit can be applied in place of linear regulator 360.

[表示制御回路]
次に、図11を参照しながら、表示制御回路230の内部構成について説明する。図11は、表示制御回路230内部の回路構成、並びに、表示制御回路230とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, the internal configuration of the display control circuit 230 will be described with reference to FIG. 11. FIG. 11 is a block diagram showing the circuit configuration inside the display control circuit 230 and the connection relationship between the display control circuit 230 and its various peripheral devices and peripheral circuit sections.

表示制御回路230は、図11に示すように、メモリコントローラ231と、コマンドメモリ232と、コマンドパーサ233と、動画デコーダ234と、静止画デコーダ235と、SDRAMコントローラ236と、内蔵VRAM237と、第1ディスプレイコントローラ238と、第2ディスプレイコントローラ239と、3D(Dimension)ジオメトリエンジン240と、レンダリングエンジン241とを備える。表示制御回路230内における各部の接続関係、並びに、表示制御回路230とその各種周辺装置及び周辺回路との接続関係は、次の通りである。 As shown in FIG. 11, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a video decoder 234, a still image decoder 235, an SDRAM controller 236, a built-in VRAM 237, and a first It includes a display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241. The connection relationships among the various parts within the display control circuit 230 and the connection relationships between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.

表示制御回路230内において、メモリコントローラ231は、コマンドパーサ233、動画デコーダ234及び静止画デコーダ235に接続される。コマンドパーサ233は、メモリコントローラ231以外に、コマンドメモリ232、動画デコーダ234、静止画デコーダ235及び3Dジオメトリエンジン240に接続される。動画デコーダ234は、メモリコントローラ231及びコマンドパーサ233以外に、SDRAMコントローラ236に接続される。静止画デコーダ235は、メモリコントローラ231及びコマンドパーサ233以外に、内蔵VRAM237に接続される。 Within the display control circuit 230, a memory controller 231 is connected to a command parser 233, a video decoder 234, and a still image decoder 235. In addition to the memory controller 231, the command parser 233 is connected to a command memory 232, a video decoder 234, a still image decoder 235, and a 3D geometry engine 240. In addition to the memory controller 231 and command parser 233, the video decoder 234 is connected to an SDRAM controller 236. The still image decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and command parser 233.

また、表示制御回路230内において、SDRAMコントローラ236は、動画デコーダ234以外に、内蔵VRAM237、第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。内蔵VRAM237は、静止画デコーダ235及びSDRAMコントローラ236以外に、第1ディスプレイコントローラ238、第2ディスプレイコントローラ239及びレンダリングエンジン241に接続される。さらに、3Dジオメトリエンジン240は、コマンドパーサ233以外に、レンダリングエンジン241に接続される。 Furthermore, in the display control circuit 230, the SDRAM controller 236 is connected to a built-in VRAM 237, a first display controller 238, and a second display controller 239 in addition to the video decoder 234. The built-in VRAM 237 is connected to a first display controller 238, a second display controller 239, and a rendering engine 241 in addition to the still image decoder 235 and SDRAM controller 236. Additionally, the 3D geometry engine 240 is connected to a rendering engine 241 in addition to the command parser 233.

なお、SDRAM250は、表示制御回路230内のメモリコントローラ231及びSDRAMコントローラ236に接続される。また、CGROM基板204は、表示制御回路230内のメモリコントローラ231に接続される。また、ホスト制御回路210は、表示制御回路230内のメモリコントローラ231及びコマンドメモリ232に接続される。さらに、表示装置13は、表示制御回路230内の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。 Note that the SDRAM 250 is connected to a memory controller 231 and an SDRAM controller 236 within the display control circuit 230. Further, the CGROM board 204 is connected to a memory controller 231 within the display control circuit 230. Further, the host control circuit 210 is connected to a memory controller 231 and a command memory 232 within the display control circuit 230. Further, the display device 13 is connected to a first display controller 238 and a second display controller 239 within the display control circuit 230.

次に、表示制御回路230内の各部の構成について説明する。 Next, the configuration of each part within the display control circuit 230 will be explained.

メモリコントローラ231は、主に、外部の各種メモリ(CGROM基板204及びSDRAM250)と表示制御回路230との間の通信制御を行う。例えば、メモリコントローラ231は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ(演出データ、コマンドデータなど)を取得する処理を行う。 The memory controller 231 mainly controls communication between various external memories (CGROM board 204 and SDRAM 250) and the display control circuit 230. For example, the memory controller 231 sends and receives address designation signals for external memories to be controlled, performs processes such as memory ready and busy management, and stores data (performance data) stored at specified addresses in various memories. , command data, etc.).

コマンドメモリ232は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ232以外に、SDRAM250、CGROM基板204(CGROM206)に格納することもできる。 Command memory 232 is a built-in memory that stores a command list. Note that the command list can also be stored in the SDRAM 250 and the CGROM board 204 (CGROM 206) in addition to the command memory 232.

コマンドパーサ233は、指定されたメモリ(コマンドメモリ232、SDRAM250又はCGROM206)からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路210により表示制御回路230内のシステム制御レジスタ(不図示)に、コマンドリストが配置されたメモリの種別(コマンドメモリ232、SDRAM250又はCGROM206)と、その開始アドレスとが設定される。そして、コマンドパーサ233は、システム制御レジスタ(不図示)に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。 The command parser 233 obtains a command list from a specified memory (command memory 232, SDRAM 250, or CGROM 206). Specifically, in this embodiment, the type of memory (command memory 232, SDRAM 250, or CGROM 206) in which the command list is placed is stored in a system control register (not shown) in the display control circuit 230 by the host control circuit 210; The start address is set. The command parser 233 then accesses the start address in the memory specified by the system control register (not shown) and obtains the command list.

また、コマンドパーサ233は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ234、静止画デコーダ235、3Dジオメトリエンジン240に出力する。本実施形態では、コマンドパーサ233により出力された制御コードに基づいて、表示制御回路230内の各画像処理モジュールが作動する。 Additionally, the command parser 233 analyzes the acquired command list to generate a specific control code, and outputs the control code to the video decoder 234, still image decoder 235, and 3D geometry engine 240. In this embodiment, each image processing module within the display control circuit 230 operates based on the control code output by the command parser 233.

動画デコーダ234は、CGROM基板204又はSDRAM250から取得された動画圧縮データを復号(デコード)する。そして、動画デコーダ234は、復号した動画データをSDRAM250(外付けRAM)に出力する。なお、動画デコーダ234から出力された動画データ(デコード結果)は、SDRAM250内に設けられたムービバッファに格納される。 The video decoder 234 decodes the video compressed data acquired from the CGROM board 204 or the SDRAM 250. The video decoder 234 then outputs the decoded video data to the SDRAM 250 (external RAM). Note that the video data (decoding result) output from the video decoder 234 is stored in a movie buffer provided in the SDRAM 250.

静止画デコーダ235は、CGROM基板204又はSDRAM250から取得された静止画圧縮データを復号する。そして、静止画デコーダ235は、復号した静止画データを内蔵VRAM237に出力する。なお、静止画デコーダ235から出力された静止画データ(デコード結果)は、内蔵VRAM237内に設けられた後述のスプライトバッファに一時的に格納される。 Still image decoder 235 decodes still image compressed data acquired from CGROM board 204 or SDRAM 250. Then, the still image decoder 235 outputs the decoded still image data to the built-in VRAM 237. Note that the still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer, which will be described later, provided in the built-in VRAM 237.

SDRAMコントローラ236は、後述する描画処理(後述の図99~図101参照)で説明するように、デコードされた動画データ及び静止画データのRAMへの格納処理や、内蔵VRAM237とCGROM基板204又はSDRAM250との間における画像データの転送処理などの動作を制御するコントローラである。 The SDRAM controller 236 stores decoded video data and still image data in the RAM, as will be explained later in the drawing process (see FIGS. 99 to 101 described later), and stores the decoded video data and still image data in the built-in VRAM 237, the CGROM board 204, or the SDRAM 250. This is a controller that controls operations such as image data transfer processing between the computer and the computer.

内蔵VRAM237は、表示制御回路230による後述の描画処理(後述の図99~図101参照)において、デコード処理やレンダリング処理などの各種処理を実行する際のワークRAMとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵VRAM237とCGROM基板204又はSDRAM250との間の画像データの転送処理において、各種画像データが内蔵VRAM237に一時的に格納される。 The built-in VRAM 237 operates as a work RAM when the display control circuit 230 executes various processes such as decoding processing and rendering processing in the later-described drawing processing (see FIGS. 99 to 101 described later). Further, various image data are temporarily stored in the built-in VRAM 237 in image data transfer processing between the built-in VRAM 237 and the CGROM board 204 or the SDRAM 250, which is performed in each process in the drawing process described later.

第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239のそれぞれは、レンダリングエンジン241により生成されたレンダリング結果(描画結果)を取得し、該レンダリング結果を表示装置13に出力する。これにより、表示装置13の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機1のように、2つのディスプレイコントローラを設けた場合には、一つの表示制御回路230(1チップ)により、2つの画面を表示装置13に設けて各画面を独立して制御することができる。 Each of the first display controller 238 and the second display controller 239 obtains the rendering result (drawing result) generated by the rendering engine 241 and outputs the rendering result to the display device 13. As a result, a predetermined image is displayed on the display screen of the display device 13. Note that when two display controllers are provided as in the pachinko game machine 1 of this embodiment, two screens are provided on the display device 13 and each screen is controlled by one display control circuit 230 (one chip). Can be controlled independently.

3Dジオメトリエンジン240は、コマンドパーサ233から入力された制御コードに基づいて、3次元情報を2次元情報に変換する処理(投影変換処理)や、図形の拡大、縮小、回転及び移動等のアフィン変換(図形変換)処理を行う。そして、3Dジオメトリエンジン240は、変換処理の結果をレンダリングエンジン241に出力する。 The 3D geometry engine 240 performs processing for converting three-dimensional information into two-dimensional information (projection transformation processing) and affine transformation such as enlargement, reduction, rotation, and movement of figures based on the control code input from the command parser 233. (shape conversion) processing. The 3D geometry engine 240 then outputs the results of the conversion process to the rendering engine 241.

レンダリングエンジン241は、伸張された静止画データ及び動画データが格納されたテクスチャソース(本実施形態ではSDRAM250)を参照し、該画像データに対してレンダリング(描画)処理を施する。そして、レンダリングエンジン241は、レンダリング結果をレンダリングターゲット(本実施形態では、内蔵VRAM237又はSDRAM250)に書き出す。 The rendering engine 241 refers to a texture source (SDRAM 250 in this embodiment) in which expanded still image data and moving image data are stored, and performs rendering (drawing) processing on the image data. The rendering engine 241 then writes the rendering result to a rendering target (in this embodiment, the built-in VRAM 237 or SDRAM 250).

なお、本明細書でいう「レンダリング(描画)する」とは、動画の拡大縮小や回転などの指定情報(本実施形態では、3Dジオメトリエンジン240から出力された情報)に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン241では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ARGB値(A:透明度(不透明度)を示すアルファ値、R:赤色成分の輝度値、G:緑色成分の輝度値、B:青色成分の輝度値)の演算処理も行われる。 Note that "rendering (drawing)" as used herein means editing decoded data according to specified information such as scaling and rotation of a video (in this embodiment, information output from the 3D geometry engine 240). It is to be. Furthermore, the "rendering engine" here includes, for example, a "rasterizer" and a "pixel shader". Therefore, similarly to the pixel shader, the rendering engine 241 uses ARGB values (A: alpha value indicating transparency (opacity), R: brightness value of red component, G: green component) for each pixel of image data. A calculation process is also performed on the brightness value of B: the brightness value of the blue component).

[表示制御回路及びCGROM間の接続構成]
本実施形態のパチンコ遊技機1では、表示制御回路230に接続されるCGROMの種別(NOR型又はNAND型)が異なっていても対処可能な構成を有する。ここで、図12及び図13を参照しながら、サブ基板202内に設けられた表示制御回路230及びその周辺回路と、CGROM基板に搭載されたCGROMとの間の接続構成について説明する。
[Connection configuration between display control circuit and CGROM]
The pachinko gaming machine 1 of this embodiment has a configuration that can handle different types of CGROMs (NOR type or NAND type) connected to the display control circuit 230. Here, the connection configuration between the display control circuit 230 and its peripheral circuits provided in the sub-board 202 and the CGROM mounted on the CGROM board will be described with reference to FIGS. 12 and 13.

図12は、CGROMがNOR型のCGROM206a(NOR型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204a間の接続構成図である。また、図13は、CGROMがNAND型のCGROM206b(NAND型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204b間の接続構成図である。なお、図12及び図13では、接続部分の構成をより明確にするため、CGROM基板がサブ基板202から外れた状態を示すが、実際には、両基板はボード・トゥ・ボードコネクタを介して接続される。 FIG. 12 is a connection configuration diagram between the sub-board 202 and the CGROM board 204a when the CGROM is a NOR-type CGROM 206a (NOR-type flash memory). Moreover, FIG. 13 is a connection configuration diagram between the sub-board 202 and the CGROM board 204b when the CGROM is a NAND-type CGROM 206b (NAND-type flash memory). In addition, in FIGS. 12 and 13, the CGROM board is shown detached from the sub-board 202 in order to make the configuration of the connection part clearer, but in reality, both boards are connected via a board-to-board connector. Connected.

(1)サブ基板の構成
まず、サブ基板202の内部構成を説明する。なお、図12と図13との比較から明らかなように、CGROM基板204aにNOR型のCGROM206aを搭載した場合におけるサブ基板202の構成は、CGROM基板204bにNAND型のCGROM206bを搭載した場合のそれと同様である。
(1) Configuration of sub-board First, the internal configuration of sub-board 202 will be explained. As is clear from a comparison between FIGS. 12 and 13, the configuration of the sub-board 202 when a NOR-type CGROM 206a is mounted on the CGROM board 204a is the same as that when a NAND-type CGROM 206b is mounted on the CGROM board 204b. The same is true.

サブ基板202には、図12及び図13に示すように、表示制御回路230が設けられるとともに、その周辺回路として、双方向バランストランシーバ301(通信形態設定手段)及びAND回路302(ANDゲート)が設けられる。また、サブ基板202には、各種信号配線(バス)と、各種バスを介して表示制御回路230に直接的又は間接的に接続された複数の接続端子を含む端子群303(第1端子群)とが設けられる。 As shown in FIGS. 12 and 13, the sub-board 202 is provided with a display control circuit 230, and its peripheral circuits include a bidirectional balance transceiver 301 (communication mode setting means) and an AND circuit 302 (AND gate). provided. The sub-board 202 also includes a terminal group 303 (first terminal group) including various signal wirings (buses) and a plurality of connection terminals connected directly or indirectly to the display control circuit 230 via various buses. and is provided.

双方向バランストランシーバ301は、一方の4つの入出力端子(図12中の端子A0~端子A3)と、該一方の4つの入出力端子(端子A0~端子A3)にそれぞれ接続された他方の4つの入出力端子(図12中の端子B0~端子B3)とを有する。また、双方向バランストランシーバ301は、入出力端子A0~入出力端子A3及び入出力端子B0~入出力端子B3間における信号の通信方向を切替制御するための2つの制御端子(図12中の端子OE及び端子DIR)を有する。 The bidirectional balanced transceiver 301 has four input/output terminals (terminals A0 to A3 in FIG. 12) on one side and four input/output terminals on the other side connected to the four input/output terminals (terminals A0 to A3) on the other side. It has two input/output terminals (terminals B0 to B3 in FIG. 12). The bidirectional balanced transceiver 301 also has two control terminals (terminals in FIG. OE and terminal DIR).

双方向バランストランシーバ301は、制御端子OE及び制御端子DIRにそれぞれ印加される電圧信号の信号レベルの組み合わせに応じて、入出力端子A0~入出力端子A3及び入出力端子B0~入出力端子B3間における信号の通信方向を切り替える。これにより、何らかの原因により通信方向(通信動作)に不整合が発生した場合であっても、表示制御回路230及びCGROM間における通信動作の安全性を確保することができる。なお、双方向バランストランシーバ301における通信方向の切替制御動作については、後で詳述する。また、本実施形態で用いる双方向バランストランシーバ301は、3.3V及び5Vの2電源を有するシステムにも対応可能である。 The bidirectional balanced transceiver 301 operates between input/output terminals A0 to A3 and input/output terminals B0 to B3 depending on the combination of signal levels of voltage signals applied to control terminals OE and DIR, respectively. Switch the communication direction of the signal. Thereby, even if a mismatch occurs in the communication direction (communication operation) for some reason, the safety of the communication operation between the display control circuit 230 and the CGROM can be ensured. Note that the communication direction switching control operation in the bidirectional balanced transceiver 301 will be described in detail later. Further, the bidirectional balanced transceiver 301 used in this embodiment is also compatible with a system having two power supplies of 3.3V and 5V.

表示制御回路230には、4つの入出力兼用端子(図12中の端子GMA31/GRB3~端子GMA28/GRB0)が設けられる。この入出力兼用端子GMA31/GRB3~入力出力兼用端子GMA28/GRB0は、CGROMがNOR型のCGROM206aである場合にはアドレスバスの出力端子として作用し、CGROMがNAND型のCGROM206bである場合にはレディ/ビジー信号の入力端子として作用する。また、表示制御回路230には、CGROM内のデータ格納領域のアドレスに関するデータ(アドレスの指定データ等)の出力端子として作用する26個の出力端子(図12中の端子GMA27~端子GMA2)が設けられる。 The display control circuit 230 is provided with four input/output terminals (terminal GMA31/GRB3 to terminal GMA28/GRB0 in FIG. 12). These input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 act as address bus output terminals when the CGROM is a NOR type CGROM 206a, and are ready when the CGROM is a NAND type CGROM 206b. /Acts as a busy signal input terminal. The display control circuit 230 is also provided with 26 output terminals (terminal GMA27 to terminal GMA2 in FIG. 12) that act as output terminals for data related to the address of the data storage area in the CGROM (address designation data, etc.). It will be done.

また、表示制御回路230には、2つのCGメモリチップイネーブル出力端子(図12中の端子GCE_0,端子GCE_1)が設けられる。なお、本実施形態では、表示制御回路230は、2つのCGメモリチップイネーブル出力端子(GCE_0,GCE_1:特定の出力端子)に対応した2つのメモリ空間を有し、各メモリ空間には、メモリの種類、バス幅、アクセスタイミング等の情報が設定される。ただし、本実施形態では、表示制御回路230は、同期モードのROMと非同期モードのROMとを混在した場合には対応(使用)できない構成になっている。 Furthermore, the display control circuit 230 is provided with two CG memory chip enable output terminals (terminal GCE_0 and terminal GCE_1 in FIG. 12). Note that in this embodiment, the display control circuit 230 has two memory spaces corresponding to two CG memory chip enable output terminals (GCE_0, GCE_1: specific output terminals), and each memory space includes a memory Information such as type, bus width, access timing, etc. is set. However, in this embodiment, the display control circuit 230 has a configuration that cannot support (use) a case where a synchronous mode ROM and an asynchronous mode ROM are mixed.

さらに、表示制御回路230には、CGROMから画像データ(動画/静止画の圧縮データ)をデータバスを介して取得するための複数のデータバス入力端子が設けられる。 Furthermore, the display control circuit 230 is provided with a plurality of data bus input terminals for acquiring image data (compressed data of moving images/still images) from the CGROM via a data bus.

なお、サブ基板202に設けられた上記構成部の電気的な接続関係は次の通りである。 Note that the electrical connection relationship of the above-mentioned components provided on the sub-board 202 is as follows.

表示制御回路230の入出力兼用端子GMA31/GRB3~入力出力兼用端子GMA28/GRB0は、図12及び図13に示すように、双方向バランストランシーバ301の入出力端子B0~入出力端子B3にそれぞれ接続される。そして、双方向バランストランシーバ301の入出力端子A0~入出力端子A3は、端子群303の第1接続端子~第4接続端子にそれぞれ接続される。すなわち、表示制御回路230の入出力兼用端子GMA31/GRB3~入力出力兼用端子GMA28/GRB0は、双方向バランストランシーバ301を介して、端子群303の第1接続端子~第4接続端子にそれぞれ接続される。 The input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 of the display control circuit 230 are connected to the input/output terminals B0 to B3 of the bidirectional balanced transceiver 301, respectively, as shown in FIGS. 12 and 13. be done. The input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are connected to the first to fourth connection terminals of the terminal group 303, respectively. That is, the input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 of the display control circuit 230 are connected to the first to fourth connection terminals of the terminal group 303 via the bidirectional balanced transceiver 301, respectively. Ru.

また、表示制御回路230の出力端子GMA27~出力端子GMA2は、端子群303の第9接続端子~第34接続端子にそれぞれ接続され、CGメモリチップイネーブル出力端子GCE_0及びCGメモリチップイネーブル出力端子GCE_1は、端子群303の第35接続端子及び第36接続端子にそれぞれ接続される。さらに、表示制御回路230の複数のデータバス入力端子は、端子群303の第37接続端子以降の対応する接続端子にそれぞれ接続される。 Furthermore, the output terminals GMA27 to GMA2 of the display control circuit 230 are connected to the 9th to 34th connection terminals of the terminal group 303, respectively, and the CG memory chip enable output terminal GCE_0 and the CG memory chip enable output terminal GCE_1 are connected to the 9th to 34th connection terminals of the terminal group 303, respectively. , are connected to the 35th connection terminal and the 36th connection terminal of the terminal group 303, respectively. Further, the plurality of data bus input terminals of the display control circuit 230 are respectively connected to corresponding connection terminals after the 37th connection terminal of the terminal group 303.

双方向バランストランシーバ301の制御端子DIRは、端子群303の第5接続端子に接続され、制御端子OEは、AND回路302の出力端子に接続される。AND回路302の一方の入力端子は、CGメモリチップイネーブル出力端子GCE_0に接続され、AND回路302の他方の入力端子は、CGメモリチップイネーブル出力端子GCE_1に接続される。また、サブ基板202の端子群303の第6接続端子及び第7接続端子は、サブ基板202に設けられた電源電圧(+3.3V)端子に接続され、第8接続端子は、サブ基板202に設けられた接地(GND)端子に接続される。 The control terminal DIR of the bidirectional balanced transceiver 301 is connected to the fifth connection terminal of the terminal group 303, and the control terminal OE is connected to the output terminal of the AND circuit 302. One input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_0, and the other input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_1. Further, the sixth connection terminal and the seventh connection terminal of the terminal group 303 of the sub-board 202 are connected to the power supply voltage (+3.3V) terminal provided on the sub-board 202, and the eighth connection terminal is connected to the sub-board 202. It is connected to the provided ground (GND) terminal.

(2)CGROM基板(NOR型)の構成
次に、NOR型のCGROM206aを搭載したCGROM基板204aの内部構成を、図12を参照しながら説明する。
(2) Configuration of CGROM board (NOR type) Next, the internal configuration of the CGROM board 204a on which the NOR type CGROM 206a is mounted will be described with reference to FIG.

CGROM基板204aにNOR型のCGROM206aを搭載した場合、CGROM基板204aには、NOR型のCGROM206aとともに、各種信号配線(バス)と、各種バスを介してCGROM206aに接続された複数の接続端子を含む端子群311(第2端子群)とが設けられる。 When a NOR-type CGROM 206a is mounted on the CGROM board 204a, the CGROM board 204a includes terminals including various signal wirings (buses) and a plurality of connection terminals connected to the CGROM 206a via the various buses, as well as the NOR-type CGROM 206a. A group 311 (second terminal group) is provided.

CGROM基板204aに設けられた端子群311中の第1接続端子~第4接続端子及び第9接続端子以降の接続端子は、CGROM206aに接続される。 The first to fourth connection terminals and the connection terminals after the ninth connection terminal in the terminal group 311 provided on the CGROM board 204a are connected to the CGROM 206a.

なお、図12に示す例では、CGROM206aは、NOR型フラッシュメモリ(ランダムアクセス方式のフラッシュメモリ)であるので、端子群311中の第1接続端子~第4接続端子及び第9接続端子~第34接続端子は、CGROM206aのアドレスバスの入力端子(不図示)に接続される。また、端子群311中の第35接続端子及び第36接続端子は、CGROM206aのCGメモリチップイネーブル入力端子(不図示)に接続され、第37接続端子以降の接続端子は、表示制御回路230がCGROM206aから画像データ(動画/静止画の圧縮データ)を取得する際に用いられるCGROM206aのデータ出力端子に接続される。 In the example shown in FIG. 12, the CGROM 206a is a NOR flash memory (random access flash memory), so the first to fourth connection terminals and the ninth to 34th connection terminals in the terminal group 311 The connection terminal is connected to an input terminal (not shown) of the address bus of the CGROM 206a. Further, the 35th connection terminal and the 36th connection terminal in the terminal group 311 are connected to a CG memory chip enable input terminal (not shown) of the CGROM 206a, and the connection terminals after the 37th connection terminal are connected to the CGROM 206a by the display control circuit 230. It is connected to the data output terminal of the CGROM 206a, which is used when acquiring image data (compressed moving image/still image data) from the CGROM 206a.

また、CGROM基板204aに設けられた端子群311中の第5接続端子(所定の接続端子)は、信号配線W2を介して第8接続端子に接続され、第8接続端子は、CGROM基板204aに設けられた接地(GND)端子に接続される。すなわち、CGROM206aがNOR型フラッシュメモリである場合には、第5接続端子は、信号配線W2を介して接地される。さらに、端子群311中の第6接続端子及び第7接続端子は、CGROM基板204aに設けられた電源電圧(+3.3V)端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 provided on the CGROM board 204a is connected to the eighth connection terminal via the signal wiring W2, and the eighth connection terminal is connected to the CGROM board 204a. It is connected to the provided ground (GND) terminal. That is, when the CGROM 206a is a NOR flash memory, the fifth connection terminal is grounded via the signal wiring W2. Further, the sixth connection terminal and the seventh connection terminal in the terminal group 311 are connected to a power supply voltage (+3.3V) terminal provided on the CGROM board 204a.

端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204aをサブ基板202に接続(装着)する際には、CGROM基板204aの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図12に示すように、CGROM基板204aの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 The number of connection terminals included in the terminal group 311 is the same as the number of connection terminals in the CGROM board connection terminal group 303 provided on the sub-board 202. When the CGROM board 204a is connected (attached) to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204a is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 12, the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the CGROM board 204a are the same as the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the sub-board 202. 37 connection terminals, respectively.

(3)CGROM基板(NAND型)の構成
次に、NAND型のCGROM206bを搭載したCGROM基板204bの内部構成を、図13を参照しながら説明する。なお、図13に示すCGROM基板204bの構成において、図12に示すNOR型のCGROM206aを搭載したCGROM基板204aと同じ構成には同じ符号を付して示す。
(3) Configuration of CGROM board (NAND type) Next, the internal configuration of the CGROM board 204b on which the NAND type CGROM 206b is mounted will be described with reference to FIG. Note that in the configuration of the CGROM board 204b shown in FIG. 13, the same components as the CGROM board 204a mounted with the NOR type CGROM 206a shown in FIG. 12 are denoted by the same reference numerals.

CGROM基板204bにNAND型のCGROM206bを搭載した場合、CGROM基板204bには、NAND型のCGROM206bとともに、その周辺回路として、トランジスタ回路312が設けられる。また、CGROM基板204bには、各種信号配線(バス)と、各種バスを介してCGROM206bに直接的又は間接的に接続された複数の接続端子を含む端子群311(第2端子群)とが設けられる。 When a NAND type CGROM 206b is mounted on the CGROM board 204b, a transistor circuit 312 is provided on the CGROM board 204b together with the NAND type CGROM 206b as its peripheral circuit. Further, the CGROM board 204b is provided with various signal wirings (buses) and a terminal group 311 (second terminal group) including a plurality of connection terminals connected directly or indirectly to the CGROM 206b via various buses. It will be done.

CGROM基板204bの端子群311中の第1接続端子~第4接続端子は、トランジスタ回路312のドレイン端子に接続される。なお、トランジスタ回路312のゲート端子はCGROM206bに接続され、ソース端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。すなわち、第1接続端子~第4接続端子はトランジスタ回路312を介してCGROM206bに接続される。 The first to fourth connection terminals in the terminal group 311 of the CGROM board 204b are connected to the drain terminal of the transistor circuit 312. Note that the gate terminal of the transistor circuit 312 is connected to the CGROM 206b, and the source terminal is connected to a ground (GND) terminal provided on the CGROM board 204b. That is, the first to fourth connection terminals are connected to the CGROM 206b via the transistor circuit 312.

なお、図13に示す例では、CGROM206bは、NAND型フラッシュメモリ(シーケンシャルアクセス方式のフラッシュメモリ)であるので、トランジスタ回路312のゲート端子、すなわち、端子群311中の第1接続端子~第4接続端子は、CGROM206bに設けられたレディ/ビジー出力端子(不図示)に接続される。 In the example shown in FIG. 13, the CGROM 206b is a NAND flash memory (sequential access flash memory), so the gate terminal of the transistor circuit 312, that is, the first to fourth connections in the terminal group 311 The terminal is connected to a ready/busy output terminal (not shown) provided in the CGROM 206b.

また、CGROM基板204bの端子群311中の第5接続端子(所定の接続端子)は、信号配線W3を介して第6接続端子及び第7接続端子に接続され、第6接続端子及び第7接続端子は、CGROM基板204bに設けられた電源電圧(+3.3V)端子に接続される。すなわち、CGROM206bがNAND型フラッシュメモリである場合には、第5接続端子は、信号配線W3を介して電源電圧(+3.3V)端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 of the CGROM board 204b is connected to the sixth connection terminal and the seventh connection terminal via the signal wiring W3. The terminal is connected to a power supply voltage (+3.3V) terminal provided on the CGROM board 204b. That is, when the CGROM 206b is a NAND flash memory, the fifth connection terminal is connected to the power supply voltage (+3.3V) terminal via the signal wiring W3.

また、CGROM基板204bの端子群311中の第8接続端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。 Further, the eighth connection terminal in the terminal group 311 of the CGROM board 204b is connected to a ground (GND) terminal provided on the CGROM board 204b.

さらに、CGROM基板204bの端子群311中の第9接続端子以降の接続端子は、CGROM206bに接続される。この際、第9接続端子~第34接続端子は、CGROM206bに設けられたアドレスに関するデータの入力端子(不図示)に接続され、第35接続端子及び第36接続端子は、CGROM206bに設けられたCGメモリチップイネーブル入力端子に接続される。また、第37接続端子以降の接続端子は、表示制御回路230がCGROM206bから画像データ(動画/静止画の圧縮データ)を取得する際に使用されるCGROM206bのデータ出力端子(不図示)に接続される。 Furthermore, the connection terminals after the ninth connection terminal in the terminal group 311 of the CGROM board 204b are connected to the CGROM 206b. At this time, the 9th connection terminal to the 34th connection terminal are connected to the data input terminal (not shown) regarding the address provided in the CGROM 206b, and the 35th connection terminal and the 36th connection terminal are connected to the CGROM 206b provided in the CGROM 206b. Connected to the memory chip enable input terminal. Further, the connection terminals after the 37th connection terminal are connected to data output terminals (not shown) of the CGROM 206b used when the display control circuit 230 acquires image data (compressed data of moving pictures/still images) from the CGROM 206b. Ru.

なお、CGROM基板204bにNAND型のCGROM206bが搭載された場合においても、CGROM基板204bの端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204bをサブ基板202に接続(装着)する際には、CGROM基板204bの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図13に示すように、CGROM基板204bの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 Note that even when the NAND type CGROM 206b is mounted on the CGROM board 204b, the number of connection terminals included in the terminal group 311 of the CGROM board 204b is equal to the number of connection terminals included in the terminal group 303 for CGROM board connection provided on the sub-board 202. It is the same as the number of connection terminals. When the CGROM board 204b is connected (attached) to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204b is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 13, the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the CGROM board 204b are the same as the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the sub-board 202. 37 connection terminals, respectively.

[表示制御回路及びCGROM間の通信動作]
次に、図12~図15を参照しながら、表示制御回路230がCGROMから画像データ(動画/静止画の圧縮データ)を取得する際の動作を説明する。なお、図14は、サブ基板202に設けられたAND回路302における入力信号と出力信号との対応関係を示す真理値表であり、図15は、サブ基板202に設けられた双方向バランストランシーバ301における、制御端子OE及び制御端子DIRに印加される信号レベルと、通信方向との対応関係を示す真理値表である。
[Communication operation between display control circuit and CGROM]
Next, the operation when the display control circuit 230 acquires image data (compressed data of moving images/still images) from the CGROM will be described with reference to FIGS. 12 to 15. Note that FIG. 14 is a truth table showing the correspondence between input signals and output signals in the AND circuit 302 provided on the sub-board 202, and FIG. 3 is a truth table showing the correspondence between the signal levels applied to the control terminal OE and the control terminal DIR and the communication direction in FIG.

(1)AND回路及び双方向バランストランシーバの動作AND回路302は、図14に示すように、両方の入力端子にHIGHレベルの信号(電圧信号)が入力された場合にのみ、双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号を出力し、それ以外の入力条件では、制御端子OEにLOWレベルの信号を出力する。 (1) Operation of AND circuit and bidirectional balanced transceiver As shown in FIG. A HIGH level signal is output to the control terminal OE, and under other input conditions, a LOW level signal is output to the control terminal OE.

双方向バランストランシーバ301は、図15に示すように、制御端子OEにLOWレベルの信号(電圧信号)が入力され、且つ、制御端子DIRにLOWレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0~入出力端子A3を出力端子として作用させ、入出力端子B0~入出力端子B3を入力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、表示制御回路230からCGROMに向かう方向になる。 As shown in FIG. 15, the bidirectional balanced transceiver 301 becomes a bidirectional balanced transceiver when a LOW level signal (voltage signal) is input to the control terminal OE and a LOW level signal is input to the control terminal DIR. The input/output terminals A0 to A3 of 301 act as output terminals, and the input/output terminals B0 to B3 of 301 act as input terminals. In this case, the direction of communication between the display control circuit 230 and the CGROM is from the display control circuit 230 to the CGROM.

また、双方向バランストランシーバ301は、制御端子OEにLOWレベルの信号が入力され、且つ、制御端子DIRにHIGHレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0~入出力端子A3を入力端子として作用させ、入出力端子B0~入出力端子B3を出力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、CGROMから表示制御回路230に向かう方向になる。 Furthermore, when a LOW level signal is input to the control terminal OE and a HIGH level signal is input to the control terminal DIR, the bidirectional balanced transceiver 301 outputs input/output terminals A0 to I/O of the bidirectional balanced transceiver 301. The terminal A3 acts as an input terminal, and the input/output terminals B0 to B3 act as output terminals. In this case, the direction of communication between the display control circuit 230 and the CGROM is from the CGROM to the display control circuit 230.

なお、双方向バランストランシーバ301の制御端子OEに入力される信号レベルと制御端子DIRに入力される信号レベルとの組み合わせが上記以外の組み合わせである場合(双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号が入力された場合)には、双方向バランストランシーバ301の入出力端子A0~入出力端子A3及び入出力端子B0~入出力端子B3は、HIGHインピーダンス状態(図15中の「Z」)、すなわち、開放状態と同等の状態となり、表示制御回路230及びCGROM間で通信は行われない。 Note that if the combination of the signal level input to the control terminal OE of the bidirectional balanced transceiver 301 and the signal level input to the control terminal DIR is a combination other than the above (the control terminal OE of the bidirectional balanced transceiver 301 is set to HIGH) level signal is input), the input/output terminals A0 to A3 and the input/output terminals B0 to B3 of the bidirectional balanced transceiver 301 are in the HIGH impedance state ("Z" in FIG. 15). ), that is, the state is equivalent to an open state, and no communication is performed between the display control circuit 230 and the CGROM.

(2)表示制御回路及びCGROM(NOR型)間の通信動作
ここで、まず、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続(装着)した場合を考える。
(2) Communication operation between display control circuit and CGROM (NOR type) Here, first, consider the case where the CGROM board 204a on which the NOR type CGROM 206a is mounted is connected (mounted) to the sub-board 202.

この場合、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子GCE_0,GCE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。なお、CGメモリチップイネーブル出力端子GCE_0,GCE_1の信号レベルは、ハードウェアの初期化処理(後述の図83参照)において設定される。 In this case, in this embodiment, since a LOW level signal is output from at least one of the two CG memory chip enable output terminals GCE_0 and GCE_1 of the display control circuit 230, a LOW level signal is output to the control terminal OE of the bidirectional balanced transceiver 301. A level signal is input. Note that the signal levels of the CG memory chip enable output terminals GCE_0 and GCE_1 are set in the hardware initialization process (see FIG. 83, which will be described later).

本実施形態では、CGROM(記憶手段)の種類に応じて、副制御回路200により予め設定される、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)からの出力信号の振幅値が異なるので、表示制御回路230に設けられたCGメモリチップイネーブル出力端子GCE_0,GCE_1から出力される信号の振幅値が記憶手段の種類に応じて出力される変化する。しかしながら、「CGROM(記憶手段)の種類に応じて出力される信号の振幅値が変化する」態様は、この態様に限定されない。後述の変形例7で説明するように、表示制御回路230が、接続された記憶手段の種類を検出し、該検出結果に基づいて、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)から出力される信号の振幅値を設定してもよい。 In this embodiment, the amplitude values of the output signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals), which are set in advance by the sub-control circuit 200, differ depending on the type of CGROM (storage means). The amplitude value of the signal output from the CG memory chip enable output terminals GCE_0 and GCE_1 provided in the display control circuit 230 changes depending on the type of storage means. However, the mode in which "the amplitude value of the output signal changes depending on the type of CGROM (storage means)" is not limited to this mode. As explained in Modification 7 below, the display control circuit 230 detects the type of connected storage means, and based on the detection result, outputs signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals). The amplitude value of the output signal may also be set.

また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図12に示すように、CGROM基板204aの第5接続端子及び信号配線W2を介して接地されるので、制御端子DIRにはLOWレベルの信号が入力される。 Further, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balance transceiver 301 is connected is grounded via the fifth connection terminal of the CGROM board 204a and the signal wiring W2, as shown in FIG. Therefore, a LOW level signal is input to the control terminal DIR.

それゆえ、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続した場合には、図15に示すように、双方向バランストランシーバ301の入出力端子A0~入出力端子A3は出力端子として作用し、入出力端子B0~入出力端子B3は入力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206a間の通信方向は、表示制御回路230からCGROM206aに向かう方向になる。 Therefore, when the CGROM board 204a equipped with the NOR type CGROM 206a is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are used as output terminals, as shown in FIG. The input/output terminals B0 to B3 act as input terminals. That is, the direction of communication between the display control circuit 230 and the CGROM 206a in the bidirectional balanced transceiver 301 is from the display control circuit 230 to the CGROM 206a.

この場合、サブ基板202の第1接続端子~第4接続端子及びCGROM基板204aの第1接続端子~第4接続端子を介して接続された信号配線をアドレスバスとして使用することができ、表示制御回路230は、NOR型のCGROM206aに対して正常に、メモリのアドレス指定動作を実行することができる。その結果、表示制御回路230は、アドレスバスを介して直接アドレス指定を行い、データの読み出し動作を行うことができる。 In this case, the signal wiring connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204a can be used as an address bus, and the display control The circuit 230 can normally perform memory addressing operations for the NOR type CGROM 206a. As a result, the display control circuit 230 can directly specify an address via the address bus and perform a data read operation.

(3)表示制御回路及びCGROM(NAND型)間の通信動作
次に、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続(装着)した場合を考える。
(3) Communication operation between display control circuit and CGROM (NAND type) Next, consider the case where the CGROM board 204b on which the NAND type CGROM 206b is mounted is connected (mounted) to the sub-board 202.

この場合においても、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子CGE_0,CGE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。すなわち、本実施形態では、CGROMの種類がNOR型及びNAND型のいずれであっても、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図13に示すように、CGROM基板204bの第5接続端子及び信号配線W3を介して電源電圧(+3.3V)端子に接続されるので、制御端子DIRにはHIGHレベルの信号が入力される。 Even in this case, in this embodiment, a LOW level signal is output from at least one of the two CG memory chip enable output terminals CGE_0 and CGE_1 of the display control circuit 230, so that the signal is output from the control terminal OE of the bidirectional balanced transceiver 301. A LOW level signal is input. That is, in this embodiment, a LOW level signal is input to the control terminal OE of the bidirectional balanced transceiver 301 regardless of whether the type of CGROM is a NOR type or a NAND type. Further, as shown in FIG. 13, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balanced transceiver 301 is connected is connected to the power supply voltage ( +3.3V) terminal, a HIGH level signal is input to the control terminal DIR.

それゆえ、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続した場合には、図15に示すように、双方向バランストランシーバ301の入出力端子A0~入出力端子A3は入力端子として作用し、入出力端子B0~入出力端子B3は出力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206b間の通信方向は、CGROM206bから表示制御回路230に向かう方向になる。 Therefore, when the CGROM board 204b equipped with the NAND type CGROM 206b is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are used as input terminals, as shown in FIG. The input/output terminals B0 to B3 act as output terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206b in the bidirectional balanced transceiver 301 is from the CGROM 206b to the display control circuit 230.

この場合、サブ基板202の第1接続端子~第4接続端子及びCGROM基板204bの第1接続端子~第4接続端子を介して接続された信号配線をレディ/ビジー信号の通信配線として使用することができる。すなわち、この場合、NAND型のCGROM206bからシーケンシャルアクセス方式でデータを読み出す際に表示制御回路230が参照するレディ/ビジー信号のCGROM206から表示制御回路230への送信処理が実行可能になる。この結果、表示制御回路230は、NAND型のCGROM206bに対して正常に、メモリの状態(レディ/ビジー状態)の取得動作を実行することができる。 In this case, the signal wires connected via the first to fourth connection terminals of the sub board 202 and the first to fourth connection terminals of the CGROM board 204b are used as communication wires for ready/busy signals. I can do it. That is, in this case, the process of transmitting the ready/busy signal from the CGROM 206 to the display control circuit 230, which the display control circuit 230 refers to when reading data from the NAND CGROM 206b in a sequential access manner, becomes executable. As a result, the display control circuit 230 can normally perform the operation of acquiring the memory state (ready/busy state) for the NAND type CGROM 206b.

上述のように、本実施形態では、CGROMの種類が変わっても、サブ基板202の構成を変えることなく、表示制御回路230及びCGROM間の通信動作を正常に実行することができる。それゆえ、本実施形態では、例えば、データ容量、通信速度、価格等を考慮して、最適なCGROMを選択することができる。また、例えば、新たなパチンコ遊技機1を作製する際に、データ容量、通信速度等の条件から過去に作製されたパチンコ遊技機で使用されたサブ基板202を流用し、CGROMの種類だけを変更するような場合であっても、容易に対処することができる。すなわち、本実施形態のパチンコ遊技機1では、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機1の拡張性を担保することができる。 As described above, in this embodiment, even if the type of CGROM changes, the communication operation between the display control circuit 230 and the CGROM can be performed normally without changing the configuration of the sub-board 202. Therefore, in this embodiment, an optimal CGROM can be selected in consideration of data capacity, communication speed, price, etc., for example. For example, when manufacturing a new pachinko game machine 1, the sub-board 202 used in a pachinko game machine manufactured in the past may be used due to conditions such as data capacity and communication speed, and only the type of CGROM may be changed. Even in such cases, it can be easily dealt with. That is, in the pachinko game machine 1 of this embodiment, it is possible to select a CGROM according to the embodiment, and the expandability of the pachinko game machine 1 can be ensured.

さらに、本実施形態では、双方向バランストランシーバ301を用いることにより、サブ基板202の端子群303中の第1接続端子~第4接続端子、並びに、CGROM基板204の端子群311中の第1接続端子~第4接続端子を、データの入出力兼用端子として用いることができる。この場合、サブ基板202及びCGROM基板204の第1接続端子~第4接続端子に対応するデータの入力用端子及び出力用端子を別個に設ける必要がなく、サブ基板202及びCGROM基板204の省スペース化を図ることができる。 Furthermore, in this embodiment, by using the bidirectional balanced transceiver 301, the first to fourth connection terminals in the terminal group 303 of the sub-board 202 and the first connection terminal in the terminal group 311 of the CGROM board 204 are connected. The terminals to the fourth connection terminals can be used as data input/output terminals. In this case, there is no need to separately provide data input terminals and output terminals corresponding to the first to fourth connection terminals of the sub-board 202 and the CGROM board 204, which saves space on the sub-board 202 and the CGROM board 204. It is possible to aim for

なお、上述のように、本実施形態では、双方向バランストランシーバ301により、CGROMの種類に応じて、表示制御回路230及びCGROM間の「通信形態」を切り替えることができる。ただし、本明細書でいう表示制御回路230及びCGROM間の「通信形態」とは、表示制御回路230及びCGROM間における各種情報の送受信態様全般を意味する。 Note that, as described above, in this embodiment, the bidirectional balanced transceiver 301 can switch the "communication form" between the display control circuit 230 and the CGROM depending on the type of CGROM. However, the "communication form" between the display control circuit 230 and the CGROM in this specification refers to the general manner of transmitting and receiving various information between the display control circuit 230 and the CGROM.

例えば、本明細書でいう表示制御回路230及びCGROM間における「通信形態」には、表示装置13で演出動作に関する情報を表示する際に必要となるデータ(画像データ(動画/静止画の圧縮データ))の表示制御回路230及びCGROM間における送受信態様だけでなく、CGROM内に格納されている該データのアドレスを指定する情報を表示制御回路230及びCGROM間で通信する際の送受信態様や、表示制御回路230がCGROMからレディ/ビジー信号を受信する際の送受信態様なども含む意味である。なお、本発明はこれに限定されず、本明細書でいう「通信形態」が、CGROMの種類に応じて情報の送受信態様が変化する部分の通信形態のみを意味するものであってもよい。 For example, the "communication form" between the display control circuit 230 and the CGROM in this specification includes data (image data (compressed data of moving images/still images) necessary for displaying information regarding performance operations on the display device 13 )) Not only the manner of transmission and reception between the display control circuit 230 and the CGROM, but also the manner of transmission and reception when communicating information specifying the address of the data stored in the CGROM between the display control circuit 230 and the CGROM, and the display. This term also includes the transmission/reception mode when the control circuit 230 receives a ready/busy signal from the CGROM. Note that the present invention is not limited to this, and the term "communication form" in this specification may mean only a communication form in which the information transmission/reception mode changes depending on the type of CGROM.

<遊技状態の種別>
次に、メインCPU71で制御及び管理される遊技状態の種別について説明する。
<Type of gaming state>
Next, the types of gaming states controlled and managed by the main CPU 71 will be explained.

本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」(特別遊技状態)及び「小当り遊技状態」(特定遊技状態)がある。「大当り遊技状態」は、第1大入賞口53又は第2大入賞口54のシャッタの開放期間(すなわち、1ラウンドの期間)が長い(例えば30sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。 In this embodiment, the types of gaming states controlled and managed by the main CPU 71 include a "jackpot gaming state" (special gaming state) and a "small winning gaming state" (specific gaming state) in which the expectation level of prize balls is different from each other. There is. The “jackpot gaming state” is a gaming state in which a round game occurs in which the shutter opening period of the first big winning hole 53 or the second big winning hole 54 (that is, the period of one round) is long (for example, 30 seconds), This is a gaming state in which the player can expect a large prize ball. That is, in the "jackpot game state", the repeating mode of the open state and closed state of the shutter of the big winning opening becomes an advantageous state for the player.

一方、「小当り遊技状態」は、「大当り遊技状態」に比べて1ラウンドの期間が短い(例えば1.8sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。 On the other hand, the "small winning gaming state" is a gaming state in which a round game occurs in which the period of one round is shorter (for example, 1.8 seconds) compared to the "jacketing gaming state", and the player cannot expect a big prize ball. It is in a gaming state. That is, in the "small winning game state", the repetition of the open state and the closed state of the shutter of the big winning opening puts the player in a disadvantageous state.

また、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」(高確率遊技状態)及び「通常遊技状態」(低確率遊技状態)がある。 In addition, in this embodiment, the types of gaming states controlled and managed by the main CPU 71 include a "probability variable gaming state" (high probability gaming state) and a "normal gaming state" (low probability gaming state) in which the probability of winning a "jackpot" is different from each other. There is a probability game state).

「確変遊技状態」は、「大当り」の当選確率(本実施形態では1/131)が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率(本実施形態では1/392)が低い遊技状態である。 The "variable probability gaming state" is a gaming state in which the probability of winning a "big hit" (1/131 in this embodiment) is high. On the other hand, the "normal gaming state" is a gaming state in which the probability of winning a "big hit" (1/392 in this embodiment) is lower than that of the "variable probability gaming state".

さらに、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、普通図柄の当選確率(普通図柄が「当り」の態様になる確率)が互いに異なる「時短遊技状態」(高入賞遊技状態)及び「非時短遊技状態」(低入賞遊技状態)がある。 Furthermore, in this embodiment, the types of gaming states controlled and managed by the main CPU 71 include "time-saving gaming states" (high-speed gaming states) in which the winning probabilities of normal symbols (probability that normal symbols become "win") are different from each other. There are two types: winning game state) and “non-time-saving gaming state” (low winning game state).

本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第2始動口45に設けられた普通電動役物46(羽根部材)が開放状態になり易い遊技状態(第2始動口入賞が発生し易い遊技状態)であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。 The "time-saving gaming state" as used herein refers to a gaming state in which the winning probability of normal symbols is high. That is, the "time-saving gaming state" is a gaming state in which the normal electric accessory 46 (blade member) provided in the second starting port 45 is likely to be in the open state (a gaming state in which the second starting port winning is likely to occur). , is a gaming state advantageous to the player. The "time-saving game state" ends when a "big hit" is determined, or when a variable display of special symbols is executed a predetermined number of times to save time, which will be described later. In addition, in the time-saving gaming state, the variable time that is the time for variable display of special symbols executed during the state is made easier to select a shorter variable time than the variable time selected during the normal gaming state. It may be controlled. Through such control, an advantageous gaming state may be given to the player by shortening the fluctuation time in the time-saving gaming state compared to the normal gaming state and increasing the number of games per unit time.

一方、「非時短(時短なし)遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物46(羽根部材)が開放状態になり難い遊技状態(第2始動口入賞が発生し難い遊技状態)であり、遊技者にとって不利な遊技状態である。 On the other hand, the "non-time-saving (no time-saving) gaming state" is a gaming state in which the winning probability of normal symbols is lower than the "time-saving gaming state." Therefore, the "non-time-saving gaming state" is a gaming state in which it is difficult for the electric accessory 46 (blade member) to be in the open state (a gaming state in which it is difficult for the second starting opening prize to occur), which is a disadvantageous game for the player. state.

そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短あり」の状態という)、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短なし」の状態という)が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「低確時短なし」の状態という)、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態(以下、「低確時短あり」の状態という)も設けられる。 In this embodiment, game states are provided that are various combinations of the above-mentioned game states other than the "big win game state" and the "small win game state". Specifically, in this embodiment, a gaming state in which a "variable probability gaming state" and a "time saving gaming state" occur simultaneously (hereinafter referred to as a state with "high probability time saving"), and a "variable probability gaming state" A gaming state (hereinafter referred to as a "highly accurate no time saving" state) in which a "non-time saving gaming state" occurs simultaneously is provided. In addition, in the state of "high probability no time saving", it is difficult for the player to determine whether the gaming state is "variable probability gaming state", so here we will refer to such gaming state as "possible probability gaming state". ” is also called. In addition, in this embodiment, a gaming state in which a "normal gaming state" and a "non-time-saving gaming state" occur simultaneously (hereinafter referred to as a "low probability no time-saving" state), and a "normal gaming state" and a "time-saving gaming state" are provided. There is also a gaming state (hereinafter referred to as a "low probability time saving" state) in which the "gaming state" occurs at the same time.

<メインROMに記憶されているデータテーブルの構成>
次に、図16~図25を参照しながら、主制御回路70のメインROM72に記憶される各種データテーブルの構成について説明する。
<Configuration of data table stored in main ROM>
Next, the configurations of various data tables stored in the main ROM 72 of the main control circuit 70 will be explained with reference to FIGS. 16 to 25.

[大当り乱数判定テーブル(第1始動口入賞時)]
まず、図16を参照して、大当り乱数判定テーブル(第1始動口入賞時)について説明する。大当り乱数判定テーブル(第1始動口入賞時)は、第1始動口44に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Jackpot random number determination table (at the time of winning the first starting opening)]
First, with reference to FIG. 16, the jackpot random number determination table (at the time of winning the first starting opening) will be described. The jackpot random number determination table (at the time of winning the first starting hole) determines the "big hit" and "small hit" based on the random number value for jackpot determination obtained when the game ball enters the first starting hole 44 (winning). This is a table that is referred to when determining either of the "loser" and "loser" by lottery.

なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄(第1特別図柄及び第2特別図柄)の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値(特別図柄の抽選用乱数値)は、0~65535(65536種類)の中から選ばれる。 In addition, the random number value for jackpot determination is a random number value for determining the lottery result that is triggered by the starting opening winning, and more specifically, the random number value for determining the lottery result of the special symbols (first special symbol and second special symbol). This is a random number that indicates the result. Further, in this embodiment, the random number value for jackpot determination (random number value for special symbol lottery) is selected from 0 to 65535 (65536 types).

本実施形態では、第1始動口44に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル(第1始動口入賞時)には、図16に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」、「小当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。なお、確変フラグは、メインRAM73に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「1」となる。 In this embodiment, when a game ball enters the first starting hole 44, one of "big hit", "small hit", and "loss" is determined by lottery. Therefore, as shown in FIG. 16, the jackpot random number determination table (at the time of winning the first starting opening) contains " The range of random numbers for jackpot determination that determines the winning of each of "Jackpot", "Small hit" and "Lose", and the corresponding determination value data ("Jackpot determination value data", "Small hit determination value data" and (any of the "loss determination value data") is defined. The variable probability flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the "variable probability gaming state." When the gaming state is the "probability variable gaming state", the confirmation flag becomes "1".

本実施形態では、図16に示すように、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」~「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図16中の「選択率」)は、167/65536となる。 In this embodiment, as shown in FIG. 16, when the first starting port 44 wins, the probability change flag is "0" and the random number value for jackpot determination is one of "777" to "943". , a "jackpot" is won, and "jackpot determination value data" is determined. That is, the probability of winning the "jackpot" in this case ("selection rate" in FIG. 16) is 167/65536.

また、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」~「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となる。 In addition, when the first starting opening 44 wins, if the variable probability flag is "0" and the random number for jackpot determination is between "1" and "300", a "small hit" is won and " "Small hit judgment value data" is determined. That is, the probability of winning a "small hit" in this case is 300/65536.

さらに、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」~「300」及び「777」~「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the first starting opening 44 wins, if the probability change flag is "0" and the random number for jackpot determination is neither "1" to "300" or "777" to "943", the "loss" ” wins, and “loss determination value data” is determined.

一方、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」~「1277」のいずれかである場合には、図16に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図16中の「選択率」)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, when the first starting opening 44 wins, if the probability change flag is "1" and the random number value for jackpot determination is one of "777" to "1277", as shown in FIG. ” wins, and “jackpot determination value data” is determined. That is, the probability of winning the "jackpot" in this case ("selection rate" in FIG. 16) is 500/65536, which is higher than that when the probability variation flag is "0".

また、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」~「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となり、確変フラグが「0」である場合のそれと同じになる。 In addition, when the first starting opening 44 wins, if the variable probability flag is "1" and the random number for jackpot determination is between "1" and "300", a "small hit" is won and " "Small hit judgment value data" is determined. That is, the probability of winning a "small win" in this case is 300/65536, which is the same as that when the probability variation flag is "0".

さらに、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」~「300」及び「777」~「1277」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the first starting opening 44 wins, if the probability change flag is "1" and the random number for jackpot determination is neither "1" to "300" or "777" to "1277", the "losing" ” wins, and “loss determination value data” is determined.

上述のように、本実施形態では、第1始動口44に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、遊技状態が「確変遊技状態」である時に第1始動口44に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in this embodiment, when a game ball enters the first starting hole 44, the selection rate (jackpot probability) is determined depending on whether the gaming state at the time of winning is a "variable probability gaming state" or not. fluctuate. Specifically, the probability of winning the jackpot when a game ball enters the first starting slot 44 when the gaming state is "variable gaming state" is about three times that when the gaming state is not "variable gaming state". It gets expensive.

[大当り乱数判定テーブル(第2始動口入賞時)]
次に、図17を参照して、大当り乱数判定テーブル(第2始動口入賞時)について説明する。大当り乱数判定テーブル(第2始動口入賞時)は、第2始動口45に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Jackpot random number determination table (at the time of winning the second starting opening)]
Next, with reference to FIG. 17, the jackpot random number determination table (at the time of winning the second starting opening) will be explained. The jackpot random number determination table (at the time of winning the second starting hole) is a lottery to determine whether or not it is a "jackpot" based on the random number for jackpot determination obtained when a game ball enters the second starting hole 45 (winning). This is a table that is referenced when performing.

本実施形態では、第2始動口45に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第2始動口45に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル(第2始動口入賞時)には、図17に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。 In this embodiment, when a game ball enters the second starting hole 45, either a "jackpot" or a "loss" is determined by lottery. Note that if the game ball enters the second starting hole 45, the "small win" will not be won. Therefore, as shown in FIG. 17, the jackpot random number determination table (at the time of winning the second starting opening) contains " The relationship between the range of random numerical values for jackpot determination that determines the winning of each of "jackpot" and "loss" and the corresponding determination value data (either "jackpot determination value data" or "loss determination value data") is defined.

本実施形態では、図17に示すように、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」~「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図17中の「選択率」)は、167/65536となる。 In this embodiment, as shown in FIG. 17, when the second starting port 45 wins, the probability variable flag is "0" and the random number value for jackpot determination is one of "777" to "943". , a "jackpot" is won, and "jackpot determination value data" is determined. That is, the probability of winning the "jackpot" in this case ("selection rate" in FIG. 17) is 167/65536.

また、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」~「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 In addition, when the second starting opening 45 wins, if the probability variable flag is "0" and the random number value for jackpot determination is not one of "777" to "943", a "lose" is won and a "lose" is determined. "value data" is determined.

一方、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」~「1277」のいずれかである場合には、図17に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(大当り確率)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, when the second starting opening 45 wins, if the probability change flag is "1" and the random number value for jackpot determination is one of "777" to "1277", as shown in FIG. ” wins, and “jackpot determination value data” is determined. That is, the winning probability (jackpot probability) of the "jackpot" in this case is 500/65536, which is higher than that when the probability variation flag is "0".

また、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」~「1277」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。 In addition, when the second starting opening 45 wins, if the probability change flag is "1" and the random number value for jackpot determination is not one of "777" to "1277", it will be a "loss" and "loss determination value data ” is determined.

上述のように、本実施形態では、第2始動口45に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、第1始動口44入賞時と同様に、第2始動口45入賞時においても、遊技状態が「確変遊技状態」である時に第2始動口45に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in this embodiment, even when a game ball enters the second starting port 45, the selection rate (jackpot probability) is determined depending on whether the gaming state at the time of winning is the "probability variable gaming state" or not. changes. Specifically, in the same way as when winning in the first starting hole 44, when winning in the second starting hole 45, when a game ball wins in the second starting hole 45 when the gaming state is "probable variable gaming state", The jackpot probability is about three times higher than when the gaming state is not the "probable variable gaming state."

[図柄判定テーブル(第1始動口入賞時)]
次に、図18を参照して、図柄判定テーブル(第1始動口入賞時)について説明する。
[Symbol judgment table (at the time of winning the first starting opening)]
Next, with reference to FIG. 18, the symbol determination table (at the time of winning the first starting opening) will be explained.

本実施形態では、第1始動口44に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」、「小当り」又は「ハズレ」)と、第1始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第1始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、0~99(100種類)の中から選ばれる。 In this embodiment, the winning type of the lottery based on the random number value for jackpot determination performed when a game ball enters the first starting hole 44 (“big hit,” “small hit,” or “loss”) and the first starting A special symbol is selected based on the symbol random number value (random number value for symbol determination) obtained at the time of winning by mouth. The symbol determination table (at the time of winning the first starting opening) is a table that is referred to when selecting the special symbol. The symbol random number value is a random number value for determining a special symbol, and is selected from 0 to 99 (100 types), regardless of the winning type of the lottery based on the random number value for jackpot determination.

図柄判定テーブル(第1始動口入賞時)には、図18に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」~「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 As shown in FIG. 18, the symbol determination table (at the time of winning the first starting opening) includes a symbol designation command for specifying a special symbol for each determination value data indicating the winning type of the lottery based on the random value for jackpot determination. ("zA1" to "zA3") and the symbol random number value from which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」(小当り判定値データ)である場合には、選択される図柄指定コマンドは1種類(zA2)であり、必ずその図柄指定コマンド(zA2)が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 In addition, if the winning type of the lottery based on the random number value for jackpot determination is "small hit" (small hit determination value data), only one type of symbol designation command (zA2) is selected, and that symbol designation must be executed. A command (zA2) is determined. In addition, even if the winning type of the lottery based on the random numbers for jackpot determination is "loss" (loss determination value data), only one type of symbol designation command (zA3) is selected, and that symbol designation command ( zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図18に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図18中の大当り時選択図柄コマンド)も複数種(「z0」~「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「40」~「59」のいずれかである場合には、大当り時選択図柄コマンド「z2」が選択され、その選択率は、20/100となる。 On the other hand, if the winning type of the lottery based on the random number value for jackpot judgment is "jackpot" (jackpot judgment value data), as shown in FIG. 18, there are multiple types of special symbols to be selected, and "jackpot" Multiple types ("z0" to "z4") of hour symbol designation commands (jackpot selection symbol commands in FIG. 18) are also prepared. Then, at the time of a "jackpot", the determined jackpot selection symbol command also changes according to the obtained symbol random number value. For example, if the random symbol value obtained at the time of a "jackpot" is one of "40" to "59", the jackpot selection symbol command "z2" is selected, and the selection rate is 20/100. Become.

[図柄判定テーブル(第2始動口入賞時)]
次に、図19を参照して、図柄判定テーブル(第2始動口入賞時)について説明する。
[Symbol judgment table (at the time of winning from the second starting opening)]
Next, with reference to FIG. 19, the symbol determination table (at the time of winning the second starting opening) will be explained.

本実施形態では、第2始動口45に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」又は「ハズレ」)と、第2始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第2始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。 In the present embodiment, the winning type ("jackpot" or "loss") of the lottery based on the random number value for jackpot determination performed when a game ball enters the second starting port 45, and the winning type ("jackpot" or "loss") obtained at the time of winning the second starting port 45. A special symbol is selected based on the symbol random number value (random value for symbol determination). The symbol determination table (at the time of winning the second starting opening) is a table that is referred to when selecting the special symbol.

図柄判定テーブル(第2始動口入賞時)には、図19に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」及び「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 As shown in FIG. 19, the symbol determination table (at the time of winning the second starting opening) includes a symbol designation command for specifying a special symbol for each determination value data indicating the winning type of the lottery based on the random value for jackpot determination. ("zA1" and "zA3") and the symbol random number value from which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 In addition, even if the winning type of the lottery based on the random numbers for jackpot determination is "lose" (loss determination value data), only one type of symbol designation command (zA3) is selected, and that symbol designation command ( zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図19に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図19中の大当り時選択図柄コマンド)も複数種(「z0」及び「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「29」~「99」のいずれかである場合には、大当り時選択図柄コマンド「z4」が選択され、その選択率は、80/100となる。 On the other hand, if the winning type of the lottery based on the random numbers for jackpot determination is "jackpot" (jackpot determination value data), as shown in FIG. 19, there are multiple types of special symbols to be selected, and "jackpot" Multiple types of hour symbol designation commands (jackpot selection symbol commands in FIG. 19) are also prepared (“z0” and “z4”). Then, at the time of a "jackpot", the determined jackpot selection symbol command also changes according to the obtained symbol random number value. For example, if the random symbol value obtained at the time of a "jackpot" is one of "29" to "99", the jackpot selection symbol command "z4" is selected, and the selection rate is 80/100. Become.

[大当り種類決定テーブル]
次に、図20~図23を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル(図18及び図19参照)を参照して大当り時選択図柄コマンド(「z0」~「z4」のいずれか)が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する際に参照されるテーブルである。
[Jackpot type determination table]
Next, the jackpot type determination table will be explained with reference to FIGS. 20 to 23. In this embodiment, when a jackpot selection symbol command (any one of "z0" to "z4") is determined with reference to the symbol determination table (see FIGS. 18 and 19), the determined jackpot selection The type of "jackpot" (contents of the jackpot game) is determined based on the symbol command. The jackpot type determination table is a table that is referred to when determining the type of "jackpot" (contents of the jackpot game) based on the jackpot selection symbol command.

また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図20は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その1)であり、図21は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その2)である。また、図22は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その3)であり、図23は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その4)である。 Further, in this embodiment, a jackpot type determination table is provided for each gaming state when a "jackpot" is won. FIG. 20 is a jackpot type determination table (part 1) that is referred to when a "jackpot" is won when the gaming state is "low probability no time saving", and FIG. This is a jackpot type determination table (part 2) that is referred to when a jackpot is won when the winning number is "yes". In addition, FIG. 22 is a jackpot type determination table (part 3) that is referred to when a "jackpot" is won when the gaming state is "high probability no time saving", and FIG. This is a jackpot type determination table (No. 4) that is referred to when a jackpot is won when the jackpot is set to "with time savings."

各大当り種類決定テーブルには、大当り時選択図柄コマンド(「z0」~「z4」)と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。 Each jackpot type determination table defines the relationship between jackpot selection symbol commands (“z0” to “z4”) and various parameters that determine the type of “jackpot”. As various parameters that determine the type of "jackpot" (contents of the jackpot game), the value of the time saving flag, the number of time saving times, the value of the probability change flag, and the number of rounds in the jackpot game are defined.

例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「z1」が決定された場合には、図23に示すように、「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとして、時短フラグ「1」、時短回数「100」、確変フラグ「0」、ラウンド数「10」がセットされる。 For example, if you win a "jackpot" in the state of "high accuracy time saving" and "z1" is determined as the jackpot selection symbol command, as shown in FIG. 23, the type of "jackpot" ( As various parameters for determining the contents of the jackpot game, a time saving flag "1", a time saving number "100", a probability change flag "0", and a number of rounds "10" are set.

なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインRAM73に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「1(オン)」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。 The "number of rounds" specified in each jackpot type determination table is the number of rounds in which the jackpot opening time is relatively long in the jackpot game. Further, the "time saving flag" is one of the management flags stored in the main RAM 73, and is a flag for managing whether the gaming state is the "time saving gaming state". When the gaming state is the "time saving gaming state", the time saving flag is "1 (on)". Further, the "time saving number" is the number of times the special symbols given in the "time saving game state" are displayed in a variable manner.

[入賞時演出情報決定テーブル]
次に、図24を参照して、入賞時演出情報決定テーブルについて説明する。
[Win performance information determination table]
Next, with reference to FIG. 24, the winning performance information determination table will be described.

本実施形態では、主制御回路70(メインCPU71)は、入賞時(始動口入賞時)に決定された当選種別(「大当り」、「小当り」又は「ハズレ」)と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路200が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路200において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時(始動口入賞時)に主制御回路70で取得された情報に基づいて、副制御回路200で実行される演出内容の概要を決定する際に参照されるテーブルである。 In this embodiment, the main control circuit 70 (main CPU 71) selects the winning type ("big hit", "small hit", or "loss") determined at the time of winning (starting mouth winning) and the symbol designation command or the jackpot. Based on the time selection symbol command, the sub control circuit 200 determines information to be used when determining the presentation content. For example, in the sub-control circuit 200, information used when determining the content regarding the color change effect of the reserved symbol indicating the reserved ball of the special symbol, the content regarding the pre-reading effect, etc. is determined. The winning performance information determination table is referred to when determining the outline of the performance to be executed by the sub control circuit 200 based on the information acquired by the main control circuit 70 at the time of winning a prize (starting mouth winning). It's a table.

入賞時演出情報決定テーブルには、入賞時(始動口入賞時)に決定される各種情報の組合せと、副制御回路200で実行される演出内容の概要を示す「入賞時演出情報1」及び「入賞時演出情報2」との関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。 The winning performance information determination table includes combinations of various information determined at the time of winning (starting mouth winning), and "winning performance information 1" and " The relationship with "winning performance information 2" is defined. In addition, in this embodiment, various information determined at the time of winning (starting hole winning) includes the type of starting hole, the type of judgment value data, the type of jackpot selection symbol command, and the type of symbol designation command. It is defined in the time effect information determination table.

入賞時演出情報決定テーブルに規定されている入賞時演出情報1(「1A」~「1D」)は、副制御回路200において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報1を受信すると、副制御回路200は、該入賞時演出情報1の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。 The winning performance information 1 (“1A” to “1D”) specified in the winning performance information determination table is mainly a color change performance of a reserved symbol indicating a special symbol reserved ball in the sub control circuit 200. This is performance information used when determining the content related to the event. When the sub-control circuit 200 receives the winning effect information 1 determined based on the winning effect information determination table, the sub-control circuit 200 creates a color change effect of the reservation symbol included in the classification of the winning effect information 1. To select one performance pattern from a plurality of types of performance patterns.

また、入賞時演出情報決定テーブルに規定されている入賞時演出情報2(「2A」~「2D」)は、副制御回路200において、主に、特別図柄の保留球に基づく先読み演出(先読み連続演出)に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報2を受信すると、副制御回路200は、該入賞時演出情報2の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。 In addition, the winning performance information 2 (“2A” to “2D”) specified in the winning performance information determination table is mainly controlled by the sub-control circuit 200, which is a pre-reading performance (pre-reading consecutive This is performance information used when determining the content related to the performance. When the sub-control circuit 200 receives the winning effect information 2 determined based on the winning effect information determination table, the sub-control circuit 200 selects multiple types of pre-read effects included in the classification of the winning effect information 2. Select one production pattern from the patterns.

本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第1始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報1として「1A」が決定され、入賞時演出情報2として「2A」が決定される。 When referring to the winning performance information determination table of this embodiment, for example, when a "jackpot" is won at the time of winning the first starting opening, "1A" is set as the winning performance information 1, regardless of the type of jackpot selection symbol command. is determined, and "2A" is determined as the winning performance information 2.

[変動演出パターン決定テーブル]
次に、図25を参照して、変動演出パターン決定テーブルについて説明する。
[Fluctuation effect pattern determination table]
Next, the variable effect pattern determination table will be explained with reference to FIG. 25.

本実施形態では、主制御回路70(メインCPU71)は、特別図柄の変動表示開始時に、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。 In this embodiment, the main control circuit 70 (main CPU 71), at the start of the variable display of special symbols, selects the winning type ("big hit", "small hit", or "loss"), symbol designation command, jackpot selection symbol command, The variation performance pattern of the special symbol is determined based on information such as variation time. The variable performance pattern determination table is a table that is referred to when determining the variable performance pattern of this special symbol.

なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン(後述の特別図柄演出開始コマンドに含まれる情報)は、主制御回路70から副制御回路200(ホスト制御回路210)に送信される。そして、副制御回路200は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。 The variable performance pattern (information included in the special symbol performance start command described later) determined based on the variable performance pattern determination table is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). . When the sub-control circuit 200 receives the information on the variable effect pattern, it determines the type of effect based on the received information on the variable effect pattern and the game state.

変動演出パターン決定テーブルには、図25に示すように、入賞時(始動口入賞時)に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路200で実行される演出の種類(変動演出パターン)との関係が規定される。 As shown in FIG. 25, the variation performance pattern determination table includes combinations of symbol designation commands, jackpot selection symbol commands, and special symbol variation times that are determined at the time of winning (starting opening winning), and special symbol variation display. The relationship with the type of performance (variable performance pattern) executed by the sub-control circuit 200 is defined therein.

本実施形態では、変動演出パターンは、2桁の数文字で表され、図25中の変動演出パターン欄に記載の「上位」(1桁目)のパラメータと「下位」(2桁目)のパラメータとの組合せで表される。例えば、入賞時(始動口入賞時)に決定される図柄指定コマンドが「zA1」であり、大当り選択図柄コマンドが「z0」であり、特別図柄の変動時間が「15000msec」である場合の変動演出パラメータは「C1」(上位の「C」と下位「1」との組合せ)となる。 In this embodiment, the variable effect pattern is represented by two-digit characters, and the "upper" (first digit) parameter and the "lower" (second digit) parameter written in the variable effect pattern column in FIG. Expressed in combination with parameters. For example, the variation performance when the symbol designation command determined at the time of winning (starting mouth winning) is "zA1", the jackpot selection symbol command is "z0", and the variation time of the special symbol is "15000 msec" The parameter is "C1" (a combination of the upper "C" and the lower "1").

なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。 In addition, in this embodiment, the information of the variable performance parameter is included in the special symbol performance start command described later. At this time, the "upper" parameter and the "lower" parameter defined in the variable effect pattern column are stored in mutually different parameter areas. Therefore, in the variable performance pattern determination table, "higher" parameters and "lower" parameters of the variable performance pattern are separately defined.

<サブメインROMに記憶されているデータテーブルの構成>
次に、副制御回路200のサブメインROM205に記憶される各種データテーブルの構成について、図26~図28を参照して説明する。
<Configuration of data table stored in sub-main ROM>
Next, the configurations of various data tables stored in the sub-main ROM 205 of the sub-control circuit 200 will be explained with reference to FIGS. 26 to 28.

[変動演出テーブル]
まず、図26を参照して、変動演出テーブルについて説明する。
[Variable effect table]
First, the variable effect table will be explained with reference to FIG. 26.

本実施形態のパチンコ遊技機1では、上述のように、副制御回路200(ホスト制御回路210)の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容(演出パターン)を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。 In the pachinko game machine 1 of this embodiment, as described above, various effects are executed during the variable display of special symbols under the control of the sub control circuit 200 (host control circuit 210). The content of the performance performed at this time (performance pattern) is the special symbol fluctuation performance included in the special symbol performance start command to be described later that is sent from the main control circuit 70 to the sub control circuit 200 when the special symbol fluctuation display starts. Determined based on pattern information, etc. The variable performance table is referred to when determining the performance content (performance pattern) based on information such as the variable performance pattern and the game state.

変動演出テーブルには、図26に示すように、入賞時(始動口入賞時)に決定される各種情報(変動演出パターンの情報を含む)の組合せと、抽選により決定される演出パターン(「EN00」~「EN44」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、特別図柄の変動演出パターンの種別(「A0」~「A4」、「B1」~「B3」及び「C1」~「CF」)、特別図柄の変動時間、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。 As shown in FIG. 26, the variable performance table includes a combination of various information (including information on the variable performance pattern) determined at the time of winning (starting entry winning) and a performance pattern determined by lottery ("EN00 ” to “EN44”), the performance contents, and the random value and selection rate (winning probability) for selecting (determining) each performance pattern are defined. In addition, in this embodiment, as various information determined at the time of winning (starting mouth winning), the type of special symbol variation effect pattern ("A0" to "A4", "B1" to "B3" and "C1" ” to “CF”), the variation time of the special symbol, the winning type (“big hit,” “small win,” or “loss”), the symbol designation command, and the jackpot selection symbol command are defined in the variation effect table.

本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、後述の図92に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」~「999」(1000種類)のいずれかである。 In this embodiment, it is assumed that the variation time of the special symbol specified in the variation production table is almost the same as the production time of the corresponding production pattern. In addition, the random number value specified in the variation effect table is a random number value obtained in the process of S319 (sub-lottery process) during the command analysis process shown in FIG. 1000 types).

本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「C1」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」~「499」のいずれかの値である場合には、演出パターンとして「EN15」が選択される。この場合には、特別図柄の変動表示期間(15000msec)に、「ノーマルリーチ演出A」と称する演出が行われる。そして、「ノーマルリーチ演出A」の終了とともに、表示装置13の表示領域13aに「大当り」態様の表示が行われ、特別図柄が変動停止する。 When determining a production pattern with reference to the variation production table of this embodiment, for example, if the variation pattern of the special symbol determined at the start of the variation display of the special symbol is "C1", and when selecting the production pattern, If the random number value obtained is any value from "0" to "499", "EN15" is selected as the effect pattern. In this case, a performance called "normal reach performance A" is performed during the variable display period (15000 msec) of the special symbol. Then, when the "normal reach effect A" ends, a "jackpot" mode is displayed in the display area 13a of the display device 13, and the special symbols stop changing.

[保留演出テーブル]
次に、図27を参照して、保留演出テーブルについて説明する。
[Holding presentation table]
Next, with reference to FIG. 27, the hold effect table will be explained.

本実施形態のパチンコ遊技機1では、副制御回路200(ホスト制御回路210)の制御により、特別図柄の保留球を示す保留用図柄の色変化に関する様々な演出が実行される。この際に行われる保留用図柄の色変化演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報1(「1A」~「1D」)などに基づいて決定される。保留演出テーブルは、この保留用図柄の色変化演出の内容(演出パターン)を入賞時演出情報1などの情報に基づいて決定する際に参照される。 In the pachinko game machine 1 of the present embodiment, various effects related to color changes of reserved symbols indicating reserved balls as special symbols are executed under the control of the sub-control circuit 200 (host control circuit 210). The content (performance pattern) of the color change performance of the pending symbols that is performed at this time is included in the pending addition command, which will be described later, that is sent from the main control circuit 70 to the sub control circuit 200 at the start of the variable display of the special symbol. It is determined based on time effect information 1 ("1A" to "1D") and the like. The reservation effect table is referred to when determining the content (performance pattern) of the color change effect of this reservation symbol based on information such as winning effect information 1.

保留演出テーブルには、図27に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報1を含む)の組合せと、抽選により決定される保留用図柄の色変化演出の演出パターン(「HE00」~「HE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報1(「1A」~「1D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、保留演出テーブルに規定される。また、保留演出テーブルに規定されている乱数値は、後述の図92に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」~「999」(1000種類)のいずれかである。 As shown in FIG. 27, the pending presentation table contains combinations of various information (including winning presentation information 1) determined at the time of winning (starting entry winning) and the color of the pending symbol determined by lottery. The correspondence between the performance patterns (“HE00” to “HE19”) and performance contents of the changing performance, and the random number and selection rate (winning probability) for selecting (determining) each performance pattern is defined. In this embodiment, various information determined at the time of winning a prize (at the time of winning the starting opening) includes winning performance information 1 ("1A" to "1D"), winning type ("big hit", "small win", or "Lose"), symbol designation command, and jackpot selection symbol command are defined in the pending performance table. In addition, the random number value specified in the pending effect table is a random number value obtained in the process of S319 (sub-lottery process) during the command analysis process shown in FIG. 1000 types).

本実施形態の保留演出テーブルを参照して保留用図柄の色変化演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報1が「1A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」~「499」のいずれかの値である場合には、保留用図柄の色変化演出の演出パターンとして「HE00」が選択される。この場合には、保留用図柄の色変化演出として、「保留演出A」と称する演出が行われる。 When determining the effect pattern of the color change effect of the hold symbol with reference to the hold effect table of this embodiment, for example, if the winning effect information 1 determined at the start of the variable display of the special symbol is "1A", If the jackpot selection symbol command is "z0" and the random value obtained when selecting the production pattern is any value from "0" to "499", the color of the pending symbol "HE00" is selected as the performance pattern for the change performance. In this case, a performance called "holding performance A" is performed as a color change performance of the holding symbol.

[先読み演出テーブル]
次に、図28を参照して、先読み演出テーブルについて説明する。
[Look-ahead production table]
Next, the prefetch effect table will be explained with reference to FIG. 28.

本実施形態のパチンコ遊技機1では、特別図柄の可変表示が保留されている場合、副制御回路200(ホスト制御回路210)は、該保留されている特別図柄の可変表示の内容(保留球の内容)に応じて所定の先読み演出を行う。この際に行われる先読み演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の保留加算コマンドに含まれる入賞時演出情報2(「2A」~「2D」)などに基づいて決定される。先読み演出テーブルは、この先読み演出の内容(演出パターン)を入賞時演出情報2などの情報に基づいて決定する際に参照される。 In the pachinko game machine 1 of this embodiment, when the variable display of a special symbol is suspended, the sub control circuit 200 (host control circuit 210) controls the content of the variable display of the suspended special symbol (the content of the suspended ball). A predetermined look-ahead effect is performed depending on the content). The content (performance pattern) of the look-ahead performance performed at this time is the winning performance information 2 ( "2A" to "2D"), etc. The look-ahead performance table is referred to when determining the content of this look-ahead performance (performance pattern) based on information such as winning performance information 2.

先読み演出テーブルには、図28に示すように、入賞時(始動口入賞時)に決定される各種情報(入賞時演出情報2を含む)の組合せと、抽選により決定される先読み演出の演出パターン(「SE00」~「SE19」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、入賞時演出情報2(「2A」~「2D」)、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、先読み演出テーブルに規定される。また、先読み演出テーブルに規定されている乱数値は、後述の図92に示すコマンド解析処理中のS319の処理(サブ抽選処理)で取得される乱数値であり、「0」~「999」(1000種類)のいずれかである。 As shown in FIG. 28, the look-ahead performance table includes combinations of various information (including winning performance information 2) determined at the time of winning (start-up winning), and the performance pattern of the look-ahead performance determined by lottery. (“SE00” to “SE19”), the correspondence between the performance contents and the random number and selection rate (winning probability) for selecting (determining) each performance pattern is defined. In addition, in this embodiment, various information determined at the time of winning a prize (at the time of starting opening prize winning) include winning performance information 2 ("2A" to "2D"), winning type ("big hit", "small win", or "Lose"), a symbol designation command, and a jackpot selection symbol command are defined in the look-ahead production table. In addition, the random number value specified in the look-ahead effect table is a random number value obtained in the process of S319 (sub-lottery process) during the command analysis process shown in FIG. 1000 types).

本実施形態の先読み演出テーブルを参照して先読み演出の演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された入賞時演出情報2が「2A」であり、大当り時選択図柄コマンドが「z0」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」~「499」のいずれかの値である場合には、先読み演出の演出パターンとして「SE00」が選択される。この場合には、先読み演出として、「先読み演出A」と称する演出が行われる。 When determining the performance pattern of the look-ahead performance with reference to the look-ahead performance table of this embodiment, for example, if the winning performance information 2 determined at the start of the variable display of the special symbol is "2A", and the jackpot selection symbol command is "z0" and the random value obtained when selecting the production pattern is any value from "0" to "499", then "SE00" is selected as the production pattern for the look-ahead production. selected. In this case, a performance called "pre-reading performance A" is performed as the pre-reading performance.

<各種コマンドの構成>
ここで、主制御回路70から副制御回路200に送信される各種コマンドの構成について説明する。なお、本実施形態では、主制御回路70は、遊技の進行に関する情報を含むコマンドを生成して、該コマンドデータを副制御回路200に送信する手段(コマンド送信手段、遊技情報送信手段)を兼ねる。
<Configuration of various commands>
Here, the configuration of various commands sent from the main control circuit 70 to the sub control circuit 200 will be explained. In this embodiment, the main control circuit 70 also serves as a means (command transmitting means, game information transmitting means) for generating a command including information regarding the progress of the game and transmitting the command data to the sub control circuit 200. .

[基本構成]
まず、図29を参照して、コマンドの基本構成を説明する。なお、図29は、コマンドデータの基本構成(基本フォーマット)を示す図である。
[Basic configuration]
First, the basic structure of the command will be explained with reference to FIG. Note that FIG. 29 is a diagram showing the basic structure (basic format) of command data.

本実施形態において、主制御回路70から副制御回路200に送信されるコマンドは、コマンド種別の情報が格納されたコマンド種別部と、遊技及び演出に関する各種情報が格納されたパラメータフィールド部とで構成される。本実施形態では、副制御回路200において実行される後述のコマンド解析処理により、パラメータフィールド部の情報が解析され、遊技及び演出に関する各種情報が取得される。 In this embodiment, the command sent from the main control circuit 70 to the sub-control circuit 200 is composed of a command type section in which information on the command type is stored, and a parameter field section in which various information related to games and effects are stored. be done. In this embodiment, information in the parameter field section is analyzed by command analysis processing, which will be described later, executed in the sub-control circuit 200, and various information regarding the game and performance is obtained.

コマンド種別部は、コマンドの先頭部に設けられ、8ビット(1バイト:固定長)で構成される。一方、パラメータフィールド部には、ビット単位で遊技及び演出に関する情報が規定されており、パラメータフィールド部のビット長(長さ)は、コマンド種別に応じて変化する。 The command type section is provided at the beginning of the command and consists of 8 bits (1 byte: fixed length). On the other hand, in the parameter field section, information regarding the game and performance is defined in bit units, and the bit length (length) of the parameter field section changes depending on the command type.

なお、本実施形態では、コマンドの送受信動作は、8ビット単位で繰り返し行われるので、パラメータフィールド部も8ビット単位で管理され、ここでは、この8ビット単位の領域を「パラメータ」と称する。また、パラメータフィールド部内に配置されているパラメータの名称を、コマンドの先頭側(コマンド種別部側)から、「第1パラメータ」、「第2パラメータ」、「第3パラメータ」、…、と称する。 In this embodiment, since the command transmission/reception operation is repeatedly performed in 8-bit units, the parameter field section is also managed in 8-bit units, and this 8-bit unit area is referred to as a "parameter" herein. Further, the names of the parameters arranged in the parameter field section are referred to as "first parameter", "second parameter", "third parameter", etc., starting from the beginning of the command (command type section side).

以下に、コマンドの一例として、デモ表示コマンド、特別図柄演出開始コマンド、電断復帰コマンド及び保留加算コマンドの構成、並びに、これらのコマンドに含まれる各種情報の内容を図面を参照しながら具体的に説明する。 Below, as examples of commands, the configurations of the demo display command, special symbol production start command, power failure recovery command, and pending addition command, as well as the contents of various information included in these commands, are explained in detail with reference to the drawings. explain.

[デモ表示コマンド]
まず、図30を参照しながら、デモ表示コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図30は、デモ表示コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Demo display command]
First, with reference to FIG. 30, the configuration of the demo display command and the contents of various information included in the command will be explained. Note that FIG. 30 is a diagram showing the bit-by-bit configuration of the demo display command and the contents of various information stored in each bit.

デモ表示コマンドは、コマンド種別部と、1つのパラメータ(第1パラメータ)からなるパラメータフィールド部とで構成される。すなわち、デモ表示コマンド全体のバイト数(コマンド長さ)は2バイト(16ビット)となり、パラメータフィールド部のバイト数は1バイト(8ビット)となる。 The demo display command is composed of a command type section and a parameter field section consisting of one parameter (first parameter). That is, the number of bytes (command length) of the entire demo display command is 2 bytes (16 bits), and the number of bytes of the parameter field section is 1 byte (8 bits).

デモ表示コマンドのコマンド種別部には、デモ表示コマンドの種別を示す値「80H」が格納される。 A value “80H” indicating the type of the demo display command is stored in the command type field of the demo display command.

デモ表示コマンドの第1パラメータのビット0(b0)~ビット2(b2)には、遊技状態に対応する「状態番号」(0~7のいずれか)が格納される。例えば、確変フラグの値が「0」であり、時短フラグの値が「0」であれば、「状態番号」として、「0」~「7」のうち「0」~「2」のいずれかの値がビット0(b0)~ビット2(b2)に設定される。第1パラメータのビット4(b4)及びビット5(b5)には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。また、第1パラメータのビット3(b3)、ビット6(b6)及びビット7(b7)のそれぞれには、常時、データ「0」が格納される。なお、以下では、常時、データ「0」が格納されるビットを「常時0領域」ともいう。 In bit 0 (b0) to bit 2 (b2) of the first parameter of the demo display command, a "state number" (any one of 0 to 7) corresponding to the gaming state is stored. For example, if the value of the probability change flag is "0" and the value of the time saving flag is "0", the "state number" is one of "0" to "2" from "0" to "7". The value of is set in bit 0 (b0) to bit 2 (b2). Bit 4 (b4) and bit 5 (b5) of the first parameter store the value of the time saving flag (“0” or “1”) and the value of the probability variable flag (“0” or “1”), respectively. . Further, data "0" is always stored in each of bit 3 (b3), bit 6 (b6), and bit 7 (b7) of the first parameter. Note that, hereinafter, the bit in which data "0" is always stored is also referred to as a "constantly 0 area."

副制御回路200において、上記構成のデモ表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータからデモ画面表示時の遊技状態情報(ゲームステータス)が取得される。 In the sub-control circuit 200, when a command analysis process (described later) is performed on the demo display command having the above configuration, game status information (game status) at the time of displaying the demo screen is obtained from the first parameter as an analysis result.

[特別図柄演出開始コマンド]
次に、図31を参照しながら、特別図柄演出開始コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図31は、特別図柄演出開始コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Special design production start command]
Next, with reference to FIG. 31, the structure of the special symbol production start command and the contents of various information included in the command will be explained. Note that FIG. 31 is a diagram showing the bit-by-bit configuration of the special symbol presentation start command and the contents of various information stored in each bit.

特別図柄演出開始コマンドは、コマンド種別部と、5つのパラメータ(第1パラメータ~第5パラメータ)からなるパラメータフィールド部とで構成される。すなわち、特別図柄演出開始コマンド全体のバイト数は6バイト(48ビット)となり、パラメータフィールド部のバイト数は5バイト(40ビット)となる。 The special symbol production start command is composed of a command type section and a parameter field section consisting of five parameters (first parameter to fifth parameter). That is, the number of bytes of the entire special symbol production start command is 6 bytes (48 bits), and the number of bytes of the parameter field section is 5 bytes (40 bits).

特別図柄演出開始コマンドのコマンド種別部には、特別図柄演出開始コマンドの種別を示す値「81H」が格納される。 A value "81H" indicating the type of the special symbol production start command is stored in the command type section of the special symbol production start command.

特別図柄演出開始コマンドの第1パラメータのビット0~ビット2には、遊技状態に対応する「状態番号」(0~7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。 In bits 0 to 2 of the first parameter of the special symbol production start command, a “state number” (any one of 0 to 7) corresponding to the gaming state is stored. Bits 4 and 5 of the first parameter store the value of the time saving flag (“0” or “1”) and the value of the probability change flag (“0” or “1”), respectively.

第1パラメータのビット6には、転落抽選の当選/非当選の情報(「転落抽選当否情報」)が格納される。なお、転落抽選に非当選の場合には、「転落抽選当否情報」として「0」が第1パラメータのビット6に格納され、転落抽選に当選の場合には、「転落抽選当否情報」として「1」が第1パラメータのビット6に格納される。また、第1パラメータのビット3及びビット7は、常時0領域となる。 Bit 6 of the first parameter stores information on winning/non-winning of the falling lottery (“falling lottery success/failure information”). In addition, if you do not win the falling lottery, "0" is stored in bit 6 of the first parameter as "falling lottery success/failure information", and if you win the falling lottery, "0" is stored as "falling lottery success/failure information". 1'' is stored in bit 6 of the first parameter. Further, bit 3 and bit 7 of the first parameter are always in the 0 area.

特別図柄演出開始コマンドの第2パラメータのビット0~ビット6には、上記図柄判定テーブル(図18及び図19参照)を用いた抽選により決定される図柄指定コマンド(「zA1」~「zA3」)に対応する値が格納される。なお、第2パラメータのビット7は、常時0領域となる。 Bits 0 to 6 of the second parameter of the special symbol production start command contain symbol designation commands (“zA1” to “zA3”) determined by lottery using the symbol determination table (see FIGS. 18 and 19). The value corresponding to is stored. Note that bit 7 of the second parameter is always in the 0 area.

特別図柄演出開始コマンドの第3パラメータのビット0~ビット3には、上記変動演出パターン決定テーブル(図25参照)を用いた抽選により決定される変動演出パターンの「上位」の情報(「A」~「C」)に対応する値が格納される。なお、第3パラメータのビット4~ビット7は、「常時0領域」となる。 Bits 0 to 3 of the third parameter of the special symbol performance start command contain information (“A”) of the “higher” variable performance pattern determined by lottery using the above-mentioned variable performance pattern determination table (see FIG. 25). ~ “C”) are stored. Note that bits 4 to 7 of the third parameter are "always 0 area".

特別図柄演出開始コマンドの第4パラメータのビット0~ビット3には、上記変動演出パターン決定テーブル(図25参照)を用いた抽選により決定される変動演出パターンの「下位」の情報(「0」~「9」及び「A」~「F」)に対応する値が格納される。なお、第4パラメータのビット4~ビット7は、「常時0領域」となる。 Bits 0 to 3 of the fourth parameter of the special symbol performance start command contain "lower" information ("0") of the variable performance pattern determined by lottery using the variable performance pattern determination table (see FIG. 25). - "9" and "A" - "F") are stored. Note that bits 4 to 7 of the fourth parameter are "always 0 area".

また、特別図柄演出開始コマンドの第5パラメータのビット0~ビット6には、残り時短変動回数に対応する値が格納される。なお、第5パラメータのビット7は、常時0領域となる。 Further, in bits 0 to 6 of the fifth parameter of the special symbol performance start command, a value corresponding to the number of remaining time saving fluctuations is stored. Note that bit 7 of the fifth parameter is always in the 0 area.

副制御回路200において、上記構成の特別図柄演出開始コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから特別図柄演出開始時の遊技状態情報(ゲームステータス)が取得され、第2パラメータから特別図柄の停止図柄指定情報が取得され、第3パラメータ及び第4パラメータから変動演出パターン番号の指定情報が取得され、第5パラメータから残り時短変動回数の指定情報が取得される。 In the sub-control circuit 200, when a command analysis process, which will be described later, is performed on the special symbol production start command having the above configuration, the game status information (game status) at the start of the special symbol production is obtained from the first parameter as an analysis result. Then, the stop symbol designation information of the special symbol is acquired from the second parameter, the designation information of the fluctuation effect pattern number is acquired from the third and fourth parameters, and the designation information of the number of remaining time-saving fluctuations is acquired from the fifth parameter. Ru.

[電断復帰コマンド]
次に、図32及び図33を参照しながら、電断復帰コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、本実施形態では、電断復帰コマンドは、2つのコマンド(第1電断復帰コマンド及び第2電断復帰コマンド)のセットで構成される。そして、図32は、第1電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。また、図33は、第2電断復帰コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Power loss recovery command]
Next, the configuration of the power failure recovery command and the contents of various information included in the command will be explained with reference to FIGS. 32 and 33. Note that in this embodiment, the power failure recovery command is composed of a set of two commands (a first power failure recovery command and a second power failure recovery command). FIG. 32 is a diagram showing the bit-by-bit configuration of the first power failure recovery command and the contents of various information stored in each bit. Further, FIG. 33 is a diagram showing the bit-by-bit configuration of the second power failure recovery command and the contents of various information stored in each bit.

(1)第1電断復帰コマンド
第1電断復帰コマンドは、図32に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ~第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第1電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(1) First power failure recovery command As shown in FIG. 32, the first power failure recovery command consists of a command type section and a parameter field section consisting of three parameters (first parameter to third parameter). Ru. That is, the total number of bytes of the first power failure recovery command is 4 bytes (32 bits), and the number of bytes of the parameter field section is 3 bytes (24 bits).

第1電断復帰コマンドのコマンド種別部には、第1電断復帰コマンドの種別を示す値「D1H」が格納される。 A value "D1H" indicating the type of the first power failure recovery command is stored in the command type section of the first power failure recovery command.

第1電断復帰コマンドの第1パラメータのビット0~ビット2には、遊技状態に対応する「状態番号」(0~7のいずれか)が格納される。第1パラメータのビット4及びビット5には、時短フラグの値(「0」又は「1」)及び確変フラグの値(「0」又は「1」)がそれぞれ格納される。第1パラメータのビット6には、「転落抽選当否情報」が格納される。なお、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。 In bits 0 to 2 of the first parameter of the first power failure recovery command, a "state number" (any one of 0 to 7) corresponding to the gaming state is stored. Bits 4 and 5 of the first parameter store the value of the time saving flag (“0” or “1”) and the value of the probability change flag (“0” or “1”), respectively. Bit 6 of the first parameter stores “fall lottery success/failure information”. Note that bit 3 and bit 7 of the first parameter are always in the 0 area.

第1電断復帰コマンドの第2パラメータのビット0~ビット5には、特別図柄の停止図柄指定情報(「特別停止図柄指定情報」)が格納される。また、第2パラメータのビット6には、電断検知時における第1特別図柄の停止図柄の選択状態(「第1特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第1特別図柄の停止図柄が選択されていれば、「第1特別停止図柄選択状態」の値は「1」となり、第1特別図柄の停止図柄が選択されていなければ、「第1特別図柄選択状態」の値は「0」となる。また、第2パラメータのビット7は、常時0領域となる。 In bits 0 to 5 of the second parameter of the first power failure recovery command, stop symbol designation information (“special stop symbol designation information”) of the special symbol is stored. In addition, bit 6 of the second parameter has a value (“0” or “1”) corresponding to the selection state of the stop symbol of the first special symbol (“first special stop symbol selection state”) at the time of power outage detection. is stored. In addition, the stop symbol of the first special symbol must be selected in the most recent variable display of the special symbol (the most recently executed variable display among the variable displays executed at the time of power outage detection and before the power outage detection). For example, the value of the "first special stop symbol selection state" is "1", and if the stop symbol of the first special symbol is not selected, the value of the "first special symbol selection state" is "0". Furthermore, bit 7 of the second parameter is always in the 0 area.

第1電断復帰コマンドの第3パラメータのビット0~ビット5には、「特別停止図柄指定情報」が格納される。また、第3パラメータのビット6には、電断検知時における第2特別図柄の停止図柄の選択状態(「第2特別停止図柄選択状態」)に対応する値(「0」又は「1」)が格納される。なお、直近の特別図柄の変動表示(電断検知時及び電断検知以前において実行された変動表示のうち、最新の実行された変動表示)において、第2特別図柄の停止図柄が選択されていれば、「第2特別停止図柄選択状態」の値は「1」となり、第2特別図柄の停止図柄が選択されていなければ、「第2特別図柄選択状態」の値は「0」となる。また、第3パラメータのビット7は、常時0領域となる。 “Special stop symbol designation information” is stored in bits 0 to 5 of the third parameter of the first power failure recovery command. In addition, bit 6 of the third parameter has a value (“0” or “1”) corresponding to the selection state of the stop symbol of the second special symbol (“second special stop symbol selection state”) at the time of power outage detection. is stored. Furthermore, if the stop symbol of the second special symbol is selected in the latest variable display of the special symbol (the most recently executed variable display among the variable displays executed at the time of power outage detection and before the power outage detection). For example, the value of the "second special stop symbol selection state" is "1", and if the stop symbol of the second special symbol is not selected, the value of the "second special symbol selection state" is "0". Furthermore, bit 7 of the third parameter is always in the 0 area.

副制御回路200において、上記構成の第1電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における遊技状態情報(ゲームステータス)が取得され、第2パラメータから電断復帰時における第1特別図柄の停止図柄の情報が取得され、第3パラメータから電断復帰時における第2特別図柄の停止図柄の情報が取得される。 In the sub control circuit 200, when a command analysis process described below is performed on the first power failure recovery command having the above configuration, gaming state information (game status) at the time of power failure recovery is obtained from the first parameter as an analysis result. The information on the stop symbols of the first special symbol at the time of power failure recovery is acquired from the second parameter, and the information of the stop symbol of the second special symbol at the time of power failure recovery is acquired from the third parameter.

(2)第2電断復帰コマンド
第2電断復帰コマンドは、図33に示すように、コマンド種別部と、3つのパラメータ(第1パラメータ~第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、第2電断復帰コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。
(2) Second power failure recovery command As shown in FIG. 33, the second power failure recovery command consists of a command type section and a parameter field section consisting of three parameters (first parameter to third parameter). Ru. That is, the number of bytes of the entire second power failure recovery command is 4 bytes (32 bits), and the number of bytes of the parameter field section is 3 bytes (24 bits).

第2電断復帰コマンドのコマンド種別部には、第2電断復帰コマンドの種別を示す値「D2H」が格納される。 A value "D2H" indicating the type of the second power failure recovery command is stored in the command type section of the second power failure recovery command.

第2電断復帰コマンドの第1パラメータのビット0~ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4~ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。 Bits 0 to 2 of the first parameter of the second power failure recovery command store a value corresponding to the number of pending variable displays of the second special symbol. Bits 4 to 6 of the first parameter store a value corresponding to the number of pending variable displays of the first special symbol. Further, bit 3 and bit 7 of the first parameter are always in the 0 area.

なお、第2電断復帰コマンドの第1パラメータのビット0~ビット2又はビット4~ビット6には、保留個数が0個の場合には「000」が格納され、保留個数が1個の場合には「001」が格納され、保留個数が2個の場合には「010」が格納され、保留個数が3個の場合には「011」が格納され、保留個数が4個の場合には「100」が格納される。 Note that "000" is stored in bits 0 to 2 or bits 4 to 6 of the first parameter of the second power failure recovery command when the number of pending items is 0, and when the number of pending items is 1. "001" is stored in "001", "010" is stored when the number of pending items is 2, "011" is stored when the number of pending items is 3, and "011" is stored when the number of pending items is 4. "100" is stored.

第2電断復帰コマンドの第2パラメータのビット0~ビット2には、「内部制御状態番号」が格納される。また、第2パラメータのビット3~ビット7は、常時0領域となる。 An “internal control state number” is stored in bits 0 to 2 of the second parameter of the second power failure recovery command. Further, bits 3 to 7 of the second parameter are always in the 0 area.

なお、第2電断復帰コマンドの第2パラメータのビット0~ビット2には、内部制御状態がデモ画面表示状態である場合には「000」が「内部制御状態番号」として格納され、内部制御状態が特別図柄変動状態(特別図柄の変動中状態)である場合には「001」が「内部制御状態番号」として格納され、内部制御状態が特別図柄確定状態である場合には「010」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当り開始状態である場合には「011」が「内部制御状態番号」として格納される。また、第2電断復帰コマンドの第2パラメータのビット0~ビット2には、内部制御状態が大入賞口開放状態である場合には「100」が「内部制御状態番号」として格納され、内部制御状態がラウンド間インターバル状態である場合には「101」が「内部制御状態番号」として格納され、内部制御状態が特別図柄当たり終了状態である場合には「110」が「内部制御状態番号」として格納される。 Furthermore, in bits 0 to 2 of the second parameter of the second power failure recovery command, "000" is stored as the "internal control state number" when the internal control state is the demo screen display state. If the state is a special symbol fluctuation state (special symbol fluctuation state), "001" is stored as the "internal control state number", and if the internal control state is a special symbol confirmed state, "010" is stored. It is stored as an "internal control state number", and when the internal control state is the special symbol hit start state, "011" is stored as the "internal control state number". In addition, in bits 0 to 2 of the second parameter of the second power failure recovery command, "100" is stored as the "internal control state number" when the internal control state is the big winning hole open state, and the internal When the control state is an interval state between rounds, "101" is stored as the "internal control state number", and when the internal control state is a special symbol hit end state, "110" is stored as the "internal control state number". is stored as .

また、第2電断復帰コマンドの第3パラメータのビット0~ビット6には、「残り時短状態変動回数」(「0」~「99」)が格納される。また、第3パラメータのビット7は、常時0領域となる。 Further, in bits 0 to 6 of the third parameter of the second power failure recovery command, "the number of remaining time saving state fluctuations" ("0" to "99") is stored. Furthermore, bit 7 of the third parameter is always in the 0 area.

副制御回路200において、上記構成の第2電断復帰コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから電断復帰時における特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから電断復帰時における内部状態の情報が取得され、第3パラメータから電断復帰時における残り時短変動回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process (described later) is performed on the second power failure recovery command configured as described above, as an analysis result, the number of pending variable displays of special symbols at the time of power failure recovery is determined from the first parameter. Information is acquired, information on the internal state at the time of recovery from power outage is acquired from the second parameter, and information on the number of remaining time saving fluctuations at the time of recovery from power outage is acquired from the third parameter.

[保留加算コマンド]
次に、図34を参照しながら、保留加算コマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、図34は、保留加算コマンドのビット単位の構成及び各ビットに格納された各種情報の内容を示す図である。
[Pending addition command]
Next, with reference to FIG. 34, the configuration of the pending addition command and the contents of various information included in the command will be described. Note that FIG. 34 is a diagram showing the bit-by-bit configuration of the pending addition command and the contents of various information stored in each bit.

保留加算コマンドは、コマンド種別部と、3つのパラメータ(第1パラメータ~第3パラメータ)からなるパラメータフィールド部とで構成される。すなわち、保留加算コマンド全体のバイト数は4バイト(32ビット)となり、パラメータフィールド部のバイト数は3バイト(24ビット)となる。 The pending addition command is composed of a command type section and a parameter field section consisting of three parameters (first parameter to third parameter). That is, the total number of bytes of the pending addition command is 4 bytes (32 bits), and the number of bytes of the parameter field section is 3 bytes (24 bits).

保留加算コマンドのコマンド種別部には、保留加算コマンドの種別を示す値「85H」が格納される。 A value “85H” indicating the type of the pending addition command is stored in the command type field of the pending addition command.

保留加算コマンドの第1パラメータのビット0~ビット2には、第2特別図柄の可変表示の保留個数に対応する値が格納される。第1パラメータのビット4~ビット6には、第1特別図柄の可変表示の保留個数に対応する値が格納される。また、第1パラメータのビット3及びビット7は、それぞれ常時0領域となる。 Bits 0 to 2 of the first parameter of the pending addition command store a value corresponding to the pending number of variable displays of the second special symbol. Bits 4 to 6 of the first parameter store a value corresponding to the number of pending variable displays of the first special symbol. Further, bit 3 and bit 7 of the first parameter are always in the 0 area.

保留加算コマンドの第2パラメータのビット0~ビット2には、「大当り時選択図柄情報」が格納される。なお、「大当り時選択図柄情報」は、上記図柄判定テーブル(図18及び図19参照)を用いた抽選により決定される大当り時選択図柄コマンド(「z0」~「z4」)に対応する情報である。 “Jackpot selection symbol information” is stored in bits 0 to 2 of the second parameter of the pending addition command. In addition, "jackpot selection symbol information" is information corresponding to jackpot selection symbol commands ("z0" to "z4") determined by lottery using the above-mentioned symbol determination table (see FIGS. 18 and 19). be.

第2パラメータのビット3には、「低確率時大当り当否情報」が格納される。なお、低確時に「大当り」に当選した場合には、「低確率時大当り当否情報」として「1」がビット3に格納され、低確時に「ハズレ」に当選した場合には、「低確率時大当り当否情報」として「0」がビット3に格納される。また、第2パラメータのビット4には、「高確率時大当り当否情報」が格納される。なお、高確時に「大当り」に当選した場合には、「高確率時大当り当否情報」として「1」がビット4に格納され、高確時に「ハズレ」に当選した場合には、「高確率時大当り当否情報」として「0」がビット4に格納される。これらの情報は、大当り種類決定テーブル(図20~図23参照)に用いた抽選の結果に基づいて決定される。 Bit 3 of the second parameter stores “low probability jackpot success/failure information”. If you win the jackpot when the probability is low, "1" is stored in bit 3 as "low probability jackpot information", and if you win the jackpot when the probability is low, the "low probability" is stored in bit 3. ``0'' is stored in bit 3 as ``time jackpot information''. Furthermore, “high probability jackpot success/failure information” is stored in bit 4 of the second parameter. In addition, if you win a "jackpot" when the probability is high, "1" is stored in bit 4 as "high probability jackpot information", and if you win "lost" when the probability is high, "high probability" is stored in bit 4. ``0'' is stored in bit 4 as ``time jackpot information''. These pieces of information are determined based on the results of the lottery used in the jackpot type determination table (see FIGS. 20 to 23).

第2パラメータのビット5及びビット6には、「第1入賞時演出情報」が格納される。なお、「第1入賞時演出情報」は、上記入賞時演出情報決定テーブル(図24参照)を用いた抽選により決定される入賞時演出情報1(「1A」~「1D」)に対応する情報である。例えば、入賞時演出情報1が「1A」である場合には、「第1入賞時演出情報」として「00」がビット5及びビット6に格納され、入賞時演出情報1が「1B」である場合には、「第1入賞時演出情報」として「01」がビット5及びビット6に格納される。また、例えば、入賞時演出情報1が「1C」である場合には、「第1入賞時演出情報」として「10」がビット5及びビット6に格納され、入賞時演出情報1が「1D」である場合には、「第1入賞時演出情報」として「11」がビット5及びビット6に格納される。また、第2パラメータのビット7は、常時0領域となる。 Bits 5 and 6 of the second parameter store "first winning performance information". Note that "first prize performance information" is information corresponding to prize winning performance information 1 ("1A" to "1D") determined by lottery using the above entered prize performance information determination table (see FIG. 24). It is. For example, when the winning performance information 1 is "1A", "00" is stored in bits 5 and 6 as the "first winning performance information", and the winning performance information 1 is "1B". In this case, “01” is stored in bits 5 and 6 as “first winning performance information”. For example, if the winning performance information 1 is "1C", "10" is stored in bits 5 and 6 as the "first winning performance information", and the winning performance information 1 is "1D". If so, "11" is stored in bits 5 and 6 as "first winning performance information". Furthermore, bit 7 of the second parameter is always in the 0 area.

保留加算コマンドの第3パラメータのビット4及びビット5には、「第2入賞時演出情報」が格納される。なお、「第2入賞時演出情報」は、上記入賞時演出情報決定テーブル(図24参照)を用いた抽選により決定される入賞時演出情報2(「2A」~「2D」)に対応する情報である。例えば、入賞時演出情報2が「2A」である場合には、「第2入賞時演出情報」として「00」がビット4及びビット5に格納され、入賞時演出情報2が「2B」である場合には、「第2入賞時演出情報」として「01」がビット4及びビット5に格納される。また、例えば、入賞時演出情報2が「2C」である場合には、「第2入賞時演出情報」として「10」がビット4及びビット5に格納され、入賞時演出情報2が「2D」である場合には、「第2入賞時演出情報」として「11」がビット4及びビット5に格納される。 “Second winning performance information” is stored in bits 4 and 5 of the third parameter of the pending addition command. The "second prize-winning performance information" is information corresponding to the winning performance information 2 ("2A" to "2D") determined by lottery using the above-mentioned prize-winning performance information determination table (see FIG. 24). It is. For example, when the winning performance information 2 is "2A", "00" is stored in bits 4 and 5 as the "second winning performance information", and the winning performance information 2 is "2B". In this case, “01” is stored in bits 4 and 5 as “second winning presentation information”. For example, if the winning performance information 2 is "2C", "10" is stored in bits 4 and 5 as the "second winning performance information", and the winning performance information 2 is "2D". If so, "11" is stored in bits 4 and 5 as "second winning performance information".

なお、「第1入賞時演出情報」及び「第2入賞時演出情報」の値は、保留加算コマンド生成時(保留加算時)における、先読み情報(変動前の保留に関する情報)に基づいて実行される演出の数(先読み演出が実行される保留個数)に応じて、変更(更新)してもよい。 In addition, the values of "first prize performance information" and "second prize winning performance information" are executed based on the look-ahead information (information regarding reservation before change) at the time of generating the reservation addition command (during reservation addition). It may be changed (updated) according to the number of effects (pending number of prefetch effects to be executed).

第3パラメータのビット6には、「転落抽選情報」が格納される。なお、転落なしの場合には、「転落抽選情報」として「0」がビット6に格納され、転落ありの場合には、「転落抽選情報」として「1」がビット6に格納される。また、第3パラメータのビット0~ビット3及びビット7のそれぞれは、常時0領域となる。 “Fall lottery information” is stored in bit 6 of the third parameter. Note that if there is no fall, "0" is stored in bit 6 as "fall lottery information", and if there is a fall, "1" is stored in bit 6 as "fall lottery information". Further, each of bits 0 to 3 and bit 7 of the third parameter is always in the 0 area.

副制御回路200において、上記構成の保留加算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから入賞時の特別図柄の可変表示の保留個数の情報が取得され、第2パラメータから保留演出の指定情報が取得され、第3パラメータから先読み演出の指定情報が取得される。 In the sub-control circuit 200, when a command analysis process, which will be described later, is performed on the pending addition command configured as described above, information on the pending number of variable displays of special symbols at the time of winning is obtained from the first parameter as an analysis result, Specification information of the pending effect is obtained from the second parameter, and specification information of the prefetch effect is obtained from the third parameter.

[その他のコマンド]
次に、上述した各種コマンド以外のコマンドの構成及び該コマンドに含まれる各種情報の内容について説明する。なお、ここでは、他の各種コマンドの構成の図示を省略し、各コマンド内のパラメータフィールド部の構成及び該コマンドに含まれる各種情報の概要のみを説明する。
[Other commands]
Next, the configuration of commands other than the various commands mentioned above and the contents of various information included in the commands will be explained. Note that, here, illustrations of the configurations of other various commands are omitted, and only the configuration of the parameter field section in each command and the outline of various information included in the command will be explained.

(1)特別演出停止コマンド
特別演出停止コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(1) Special performance stop command The parameter field section of the special performance stop command is composed of two parameters (first parameter and second parameter).

特別演出停止コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。 The first parameter of the special performance stop command stores, for example, game status information (game status) such as a falling lottery, probability change flag, time saving flag, and status number. Moreover, information on the stop symbols of the special symbols is stored in the second parameter.

副制御回路200において、上記構成の特別演出停止コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の変動表示時の演出を終了する際の各種遊技情報が取得される。 In the sub-control circuit 200, when a command analysis process, which will be described later, is performed on the special effect stop command configured as described above, the analysis result shows that when ending the effect during the variable display of special symbols based on the first parameter and the second parameter. Various game information is acquired.

(2)特別図柄当り開始表示コマンド
特別図柄当り開始表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(2) Special symbol per start display command The parameter field section of the special symbol per start display command is composed of two parameters (first parameter and second parameter).

特別図柄当り開始表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。 For example, game status information (game status) such as a status number is stored in the first parameter of the special symbol hit start display command. Moreover, information on the stop symbols of the special symbols is stored in the second parameter.

副制御回路200において、上記構成の特別図柄当り開始表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報(例えば、大当り中であるか否か、小当り中であるか否か等の情報)が取得される。 In the sub-control circuit 200, when a command analysis process, which will be described later, is performed on the special symbol hit start display command configured as described above, information on the winning state of the special symbol (for example, Information such as whether or not there is a jackpot, whether or not there is a small hit, etc.) is acquired.

(3)大入賞口開放中表示コマンド
大入賞口開放中表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ~第3パラメータ)で構成される。
(3) Big winning hole open display command The parameter field section of the big winning hole open display command is composed of three parameters (first parameter to third parameter).

大入賞口開放中表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」~「15」)の情報が格納される。 For example, gaming status information (game status) such as a status number is stored in the first parameter of the grand prize opening opening display command. Information on the stop symbols of the special symbols is stored in the second parameter. Furthermore, information on the number of rounds (“0” to “15”) is stored in the third parameter.

副制御回路200において、上記構成の大入賞口開放中表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。 In the sub-control circuit 200, when the command analysis process described below is performed on the big winning hole open display command having the above configuration, information on the winning state of the special symbol is obtained from the first parameter and the second parameter as an analysis result. information on the number of rounds is obtained from the third parameter.

(4)ラウンド間表示コマンド
ラウンド間表示コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ~第3パラメータ)で構成される。
(4) Inter-round display command The parameter field section of the inter-round display command is composed of three parameters (first parameter to third parameter).

ラウンド間表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の停止図柄の情報が格納される。また、第3パラメータには、ラウンド回数(「0」~「14」)の情報が格納される。 For example, gaming state information (game status) such as a state number is stored in the first parameter of the inter-round display command. Information on the stop symbols of the special symbols is stored in the second parameter. Furthermore, information on the number of rounds (“0” to “14”) is stored in the third parameter.

副制御回路200において、上記構成のラウンド間表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得され、第3パラメータからラウンド回数の情報が取得される。 In the sub-control circuit 200, when a command analysis process (described later) is performed on the inter-round display command having the above configuration, information on the hit state of the special symbol is acquired from the first parameter and the second parameter as an analysis result, and the Information on the number of rounds is obtained from the three parameters.

(5)特別図柄当り終了表示コマンド
特別図柄当り終了表示コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(5) Special symbol end display command The parameter field section of the special symbol end display command is composed of two parameters (first parameter and second parameter).

特別図柄当り終了表示コマンドの第1パラメータには、例えば、状態番号等の遊技状態情報(ゲームステータス)が格納される。また、第2パラメータには、特別図柄の停止図柄の情報が格納される。 For example, game status information (game status) such as a status number is stored in the first parameter of the special symbol per end display command. Moreover, information on the stop symbols of the special symbols is stored in the second parameter.

副制御回路200において、上記構成の特別図柄当り終了表示コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから特別図柄の当り状態の情報が取得される。 In the sub-control circuit 200, when a command analysis process described below is performed on the special symbol hit end display command having the above configuration, information on the winning state of the special symbol is obtained from the first parameter and the second parameter as an analysis result. Ru.

(6)保留減算コマンド
保留減算コマンドのパラメータフィールド部は、3つのパラメータ(第1パラメータ~第3パラメータ)で構成される。
(6) Pending subtraction command The parameter field section of the pending subtraction command is composed of three parameters (first parameter to third parameter).

保留減算コマンドの第1パラメータには、例えば、転落抽選、確変フラグ、時短フラグ、状態番号等の遊技状態情報(ゲームステータス)が格納される。第2パラメータには、特別図柄の可変表示の保留個数の情報が格納される。また、第3パラメータには、残り時短遊技回数の情報が格納される。 The first parameter of the pending subtraction command stores, for example, game status information (game status) such as a falling lottery, probability change flag, time saving flag, and status number. The second parameter stores information on the number of special symbols on hold for variable display. Furthermore, information on the number of remaining time-saving games is stored in the third parameter.

副制御回路200において、上記構成の保留減算コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから変動開始時の遊技状態の情報が取得され、第2パラメータから変動開始時の保留個数の情報が取得され、第3パラメータから残り時短遊技回数の情報が取得される。 In the sub-control circuit 200, when command analysis processing, which will be described later, is performed on the pending subtraction command configured as described above, information on the gaming state at the start of variation is obtained from the first parameter as an analysis result, and information about the gaming state at the start of variation is obtained from the second parameter. Information on the number of pending games at the start is acquired, and information on the number of remaining time-saving games is acquired from the third parameter.

(7)入賞情報コマンド
入賞情報コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(7) Prize Information Command The parameter field portion of the prize information command is composed of one parameter (first parameter).

入賞情報コマンドの第1パラメータには、例えば、カウントセンサ53c,54cの検知結果等の入賞検知情報が格納される。 The first parameter of the winning information command stores, for example, winning detection information such as the detection results of the count sensors 53c and 54c.

副制御回路200において、上記構成の入賞情報コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから大入賞口の入賞検知情報が取得される。 In the sub-control circuit 200, when a command analysis process, which will be described later, is performed on the winning information command having the above configuration, winning detection information of the big winning opening is acquired from the first parameter as an analysis result.

(8)不正検知関連コマンド
不正検知関連コマンドのパラメータフィールド部は、2つのパラメータ(第1パラメータ及び第2パラメータ)で構成される。
(8) Fraud detection related command The parameter field part of the fraud detection related command is composed of two parameters (first parameter and second parameter).

不正検知関連コマンドの第1パラメータには、例えば、扉開放検知(開閉未検知、閉鎖検知、開放検知)、第1大入賞口の不正入賞検知、第2大入賞口の不正入賞検知、普通電動役物の不正入賞検知等の情報が格納される。また、第2パラメータには、例えば、誘導磁界検知、磁気検知、センサ異常検知等の情報が格納される。 The first parameter of the fraud detection related command includes, for example, door opening detection (open/close not detected, closed detection, open detection), fraud detection of the first prize opening, fraud detection of the second prize opening, normal electric Information such as detection of unauthorized winning of accessories is stored. Further, the second parameter stores information such as induced magnetic field detection, magnetic detection, sensor abnormality detection, etc., for example.

副制御回路200において、上記構成の不正検知関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータ及び第2パラメータから不正検知情報が取得される。 In the sub-control circuit 200, when a command analysis process (described later) is performed on the fraud detection related command having the above configuration, fraud detection information is obtained from the first parameter and the second parameter as an analysis result.

(9)払出異常関連コマンド
払出異常関連コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(9) Payout Abnormality Related Command The parameter field section of the payout abnormality related command is composed of one parameter (first parameter).

払出異常関連コマンドの第1パラメータには、例えば、払出エラー情報、下皿満タン情報等の情報が格納される。 The first parameter of the dispensing abnormality related command stores, for example, dispensing error information, lower tray full information, and other information.

副制御回路200において、上記構成の払出異常関連コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから払出異常情報が取得される。 In the sub-control circuit 200, when a command analysis process, which will be described later, is performed on the payout abnormality related command having the above configuration, payout abnormality information is acquired from the first parameter as an analysis result.

(10)初期化コマンド
初期化コマンドのパラメータフィールド部は、1つのパラメータ(第1パラメータ)で構成される。
(10) Initialization Command The parameter field portion of the initialization command consists of one parameter (first parameter).

初期化コマンドの第1パラメータには、例えば、チェックサム異常、電断未検知での電断復帰、バックアップクリア押下時等の電源投入時の初期化要因の情報が格納される。 The first parameter of the initialization command stores, for example, information on initialization factors at power-on, such as checksum abnormality, recovery from power failure without detection of power failure, and press of backup clear.

副制御回路200において、上記構成の初期化コマンドに対して後述のコマンド解析処理が行われると、解析結果として、第1パラメータから初期化要因の指定情報が取得される。 When the sub-control circuit 200 performs a command analysis process, which will be described later, on the initialization command configured as described above, the designation information of the initialization factor is obtained from the first parameter as an analysis result.

<コマンド受信時処理及びコマンド解析処理の概要>
次に、図35を参照しながら、ホスト制御回路210が、上述した各種コマンドを受信した際に行うコマンド受信時処理及びコマンド解析処理の概要を説明する。図35は、本実施形態におけるコマンド受信時処理の概要を示す図である。なお、このコマンド受信時処理は、ホスト制御回路210により実行される後述のメイン・サブ間コマンド制御処理(後述の図81参照)の中で受信割込処理として行われる。
<Overview of command reception processing and command analysis processing>
Next, with reference to FIG. 35, an overview of command reception processing and command analysis processing performed by the host control circuit 210 when receiving the various commands described above will be described. FIG. 35 is a diagram illustrating an overview of processing upon receiving a command in this embodiment. Note that this command reception process is performed as a reception interrupt process in the later-described main-sub command control process (see FIG. 81 described later) executed by the host control circuit 210.

本実施形態では、図35に示すように、主制御回路70(メインCPU71)からホスト制御回路210に上述したコマンドが送信され、該コマンドをホスト制御回路210が受信すると、まず、ホスト制御回路210は、受信したコマンドのデータをホスト制御回路210内に設けられたリングバッファに書き込む。なお、コマンド受信時にエラーが発生した場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。 In this embodiment, as shown in FIG. 35, when the above-mentioned command is transmitted from the main control circuit 70 (main CPU 71) to the host control circuit 210 and the host control circuit 210 receives the command, first, the host control circuit 210 writes the data of the received command to a ring buffer provided within the host control circuit 210. Note that if an error occurs during command reception, set information of the received command data and error information is written to the ring buffer.

ここで、図36に、リングバッファの概略構成を示す。本実施形態では、リングバッファは、受信したコマンドデータを格納するためのバッファ領域と、対応するエラー情報を格納するためのバッファ領域とで構成される。なお、各バッファ領域のサイズは2048バイトであり、1バイトの格納領域毎にアドレス(「0」~「2047」)が割り当てられている。 Here, FIG. 36 shows a schematic configuration of the ring buffer. In this embodiment, the ring buffer includes a buffer area for storing received command data and a buffer area for storing corresponding error information. The size of each buffer area is 2048 bytes, and an address ("0" to "2047") is assigned to each 1-byte storage area.

コマンドデータを格納するためのバッファ領域では、1バイトの格納領域毎にコマンドデータが格納され、バッファ領域の先頭アドレスの領域からコマンド受信順にコマンドデータが格納される。また、エラー情報を格納するためのバッファ領域においても、1バイトの格納領域毎にエラー情報が格納され、バッファ領域の先頭アドレス側からコマンド受信順にエラー情報が格納される。この際、エラー情報は、対応するコマンドデータの格納領域のアドレスに一対一で対応付けられたエラー情報のアドレスの格納領域に格納される。 In the buffer area for storing command data, command data is stored in each 1-byte storage area, and the command data is stored in the order in which the commands are received starting from the area of the first address of the buffer area. Also, in the buffer area for storing error information, error information is stored for each 1-byte storage area, and the error information is stored in the order in which commands are received from the start address side of the buffer area. At this time, the error information is stored in the storage area of the address of the error information, which is in one-to-one correspondence with the address of the storage area of the corresponding command data.

また、リングバッファの最後尾のアドレス「2047」にコマンドデータが格納された後にコマンドを受信した場合には、リングバッファの先頭アドレス「0」の格納領域にコマンドデータが格納される。 Furthermore, if a command is received after the command data has been stored at the last address "2047" of the ring buffer, the command data is stored in the storage area of the first address "0" of the ring buffer.

次いで、上述したリングバッファにコマンドデータが格納された後、ホスト制御回路210は、リングバッファに格納されたコマンドデータをサブワークRAM210aに転送して格納する。 Next, after the command data is stored in the ring buffer described above, the host control circuit 210 transfers the command data stored in the ring buffer to the sub-work RAM 210a and stores it therein.

そして、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析して各種情報を取得する。具体的には、ホスト制御回路210は、コマンドのコマンド種別部に格納された情報に基づいてコマンド種別を判別するとともに、コマンドのパラメータフィールド部に格納された遊技及び演出に関する各種情報を取得する。 Then, the host control circuit 210 analyzes the contents of the command stored in the sub-work RAM 210a and obtains various information. Specifically, the host control circuit 210 determines the command type based on the information stored in the command type field of the command, and acquires various information regarding the game and performance stored in the parameter field of the command.

上述したコマンド解析処理を行った場合、コマンドの構成上の特徴に基づいて、次のような効果が得られる。 When the command analysis process described above is performed, the following effects can be obtained based on the structural characteristics of the command.

上述のように、上記各種コマンドのうち、例えば、デモ表示コマンド、特別図柄演出開始コマンド、第1電断復帰コマンド、特別演出停止コマンド、特別図柄当り開始表示コマンド等のコマンドでは、パラメータフィールド部の先頭(コマンドの先頭から2バイト目)に配置された第1パラメータにゲームステータスの情報(遊技状態情報)が格納される。それゆえ、これらのコマンドを受信しながら、1バイト毎にそのコマンドの解析処理を行った場合には、コマンド種別に関係なく、コマンドの受信開始から2バイト目のコマンド解析処理が必ずゲームスステータスの解析処理となるので、この2バイト目の解析処理を、これらのコマンドの解析処理において共通化することができる。すなわち、これらのコマンドに対してコマンド解析処理を行った場合、いずれのコマンドであっても、コマンド解析処理開始時を基準にしたゲームステータスの解析処理のタイミングが同じになるとともに、そのゲームステータスの解析処理も共通化することができる。この場合、ホスト制御回路210におけるコマンド解析処理の効率を向上させることができ、より高度な演出制御を行うことが可能になる。 As mentioned above, among the above various commands, for example, the demonstration display command, special symbol production start command, first power failure recovery command, special production stop command, special symbol per start display command, etc. Game status information (game status information) is stored in the first parameter located at the beginning (second byte from the beginning of the command). Therefore, when receiving these commands and parsing the command byte by byte, regardless of the command type, the command parsing process for the second byte from the start of receiving the command will always match the game status. Since this is an analysis process, this second byte analysis process can be shared in the analysis process of these commands. In other words, when command analysis processing is performed on these commands, the timing of game status analysis processing will be the same based on the start of command analysis processing, and the timing of the game status analysis processing will be the same regardless of the command. Analysis processing can also be standardized. In this case, it is possible to improve the efficiency of command analysis processing in the host control circuit 210, and it becomes possible to perform more advanced production control.

また、上記構成を有するコマンドに対するコマンド解析処理では、各パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行うことにより、コマンドの有効性の有無を判定することができる。この場合、判定処理のチェック項目が増えるので、受信コマンドの有効性の有無をより正確に判断することができ、遊技者に対してより安全な遊技を提供することができる。 In addition, in the command analysis process for the command having the above configuration, the constant 0 area provided in a predetermined bit area in each parameter is checked, the valid range of each data stored in the parameter is checked, and the stored data By checking the combination of , it is possible to determine whether the command is valid or not. In this case, since the number of check items in the determination process increases, it is possible to more accurately determine whether the received command is valid or not, and it is possible to provide a safer game to the player.

<アニメーションリクエスト構築手法>
本実施形態のパチンコ遊技機1では、副制御回路200内のホスト制御回路210は、主制御回路70から受信した各種コマンドに基づいて、表示装置13を用いた演出の動作を制御する際、各種演出装置(表示装置13も含む)を動作させるための指令信号(リクエスト)を生成する処理(以下、アニメーションリクエスト構築処理という)を行う。
<Animation request construction method>
In the pachinko gaming machine 1 of this embodiment, the host control circuit 210 in the sub-control circuit 200 controls various effects when controlling the operation of the performance using the display device 13 based on various commands received from the main control circuit 70. A process (hereinafter referred to as animation request construction process) for generating a command signal (request) for operating the production device (including the display device 13) is performed.

[アニメーションリクエスト構築処理の概要]
まず、図37を参照しながら、アニメーションリクエスト構築処理の概要を説明する。なお、図37は、アニメーションリクエスト構築時の動作概要を示す図である。
[Overview of animation request construction process]
First, an overview of the animation request construction process will be explained with reference to FIG. Note that FIG. 37 is a diagram showing an overview of operations when constructing an animation request.

ホスト制御回路210は、主制御回路70から各種コマンドを受信すると、図37に示すように、まず、受信コマンドに基づいて、演出内容の指定情報を含むアニメーションリクエストと称するリクエストを生成するためのオブジェクト(以下、アニメーションオブジェクトという)を生成する。 When the host control circuit 210 receives various commands from the main control circuit 70, as shown in FIG. 37, the host control circuit 210 first generates an object for generating a request called an animation request including designation information of the production content based on the received command. (hereinafter referred to as animation object).

なお、本明細書でいう「オブジェクト」(処理情報)とは、広義にはプログラムの手続きの対象を抽象化する概念であり、本実施形態では、1つ又は複数の処理の集合である。具体的には、本実施形態の「オブジェクト」は、処理を呼び出す(実行契機となる名称の指定、コール、実行開始処理)ためのコマンドの集合であり、構造体が1つ又は複数の変数を内包し、各変数に対して実行する処理の呼び出しID(処理を特定するための名称など)を登録する。そして、「オブジェクト」では、このような構造体を実行することで各変数に登録された処理を実行する。また、「オブジェクト」は構造体の名称、構造体を特定可能なID又は構造体そのものであるので、「オブジェクト」は、構造体に限定されず、1つ又は複数の処理をグループ化することにより処理の実行順序などを管理することが可能な名称、ID、処理、記憶情報などを含む意味である。 Note that in this specification, an "object" (processing information) is a concept that abstracts the object of a program procedure in a broad sense, and in this embodiment, it is a collection of one or more processes. Specifically, an "object" in this embodiment is a collection of commands for invoking a process (specifying a name that triggers execution, a call, and an execution start process), and a structure that has one or more variables. Register the call ID (name for specifying the process, etc.) of the process to be included and executed for each variable. Then, the "object" executes the process registered in each variable by executing such a structure. Furthermore, since an "object" is the name of a structure, an ID that can identify the structure, or the structure itself, an "object" is not limited to a structure, but can be defined by grouping one or more processes. The meaning includes names, IDs, processes, storage information, etc. that can manage the execution order of processes, etc.

近年では、ソフトウェア構築の際にはオブジェクト単位で管理され、複数のオブジェクトを組み合わせることによりソフトウェアが構築される。この場合、すでに存在するオブジェクトを利用する場合には、その内部構成や動作原理の詳細を知る必要が無く、外部からオブジェクトにメッセージ(識別コマンド、引数等)を送信すれば、オブジェクトの機能を作動させることができる。 In recent years, when constructing software, it is managed on an object-by-object basis, and software is constructed by combining a plurality of objects. In this case, when using an object that already exists, there is no need to know the details of its internal structure or operating principle; just sending a message (identification command, argument, etc.) to the object from the outside activates the object's function. can be done.

次いで、ホスト制御回路210は、アニメーションオブジェクトに基づいて(アニメーションオブジェクトを用いて)、アニメーションリクエストを生成する。そして、ホスト制御回路210は、生成されたアニメーションリクエストに基づいて、描画リクエスト、サウンドリクエスト、ランプリクエスト、役物リクエストなどの各種リクエスト(演出開始要求)を生成する。 Host control circuit 210 then generates an animation request based on (using) the animation object. Then, the host control circuit 210 generates various requests (performance start requests) such as a drawing request, a sound request, a lamp request, and an accessory request based on the generated animation request.

その後、ホスト制御回路210は、生成された各リクエストを、対応する演出装置の制御回路(コントローラ)に出力する。具体的には、ホスト制御回路210は、サウンドリクエスト及びランプリクエストを、音声・LED制御回路220に出力し、描画リクエストを表示制御回路230に出力する。なお、図37には示さないが、ホスト制御回路210で生成された役物リクエストは、ホスト制御回路210内で行う役物制御に関する処理間において受け渡される。 Thereafter, the host control circuit 210 outputs each generated request to the control circuit (controller) of the corresponding production device. Specifically, the host control circuit 210 outputs a sound request and a lamp request to the audio/LED control circuit 220, and outputs a drawing request to the display control circuit 230. Note that although not shown in FIG. 37, the accessory request generated by the host control circuit 210 is passed between processing related to accessory control performed within the host control circuit 210.

そして、音声・LED制御回路220は、入力されたサウンドリクエストに基づいて、スピーカ11による音声再生動作の制御を行う。また、音声・LED制御回路220は、入力されたランプリクエストに基づいて、ランプ(LED)群18による発光演出(LEDアニメーション)動作の制御を行う。表示制御回路230は、入力された描画リクエストに基づいて、表示装置13による画像表示演出動作の制御を行う。また、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20による演出動作の制御を行う。 Then, the audio/LED control circuit 220 controls the audio reproduction operation by the speaker 11 based on the input sound request. Furthermore, the audio/LED control circuit 220 controls the light emitting effect (LED animation) operation by the lamp (LED) group 18 based on the input lamp request. The display control circuit 230 controls the image display performance operation of the display device 13 based on the input drawing request. Further, the host control circuit 210 controls the production operation of the accessory object 20 based on the generated accessory request.

[アニメーションオブジェクトの種別]
ここで、アニメーションリクエスト構築処理で生成される(用いられる)各種アニメーションオブジェクトについて説明する。本実施形態のアニメーションリクエスト構築処理では、基本的には、演出オブジェクトと称するアニメーションオブジェクトと、保留オブジェクトと称するアニメーションオブジェクトとが生成され、この2つのアニメーションオブジェクトを用いてアニメーションリクエストが生成される。
[Animation object type]
Here, various animation objects generated (used) in the animation request construction process will be explained. In the animation request construction process of this embodiment, an animation object called a production object and an animation object called a pending object are basically generated, and an animation request is generated using these two animation objects.

演出オブジェクトは、受信コマンドに応じて生成されるアニメーションオブジェクトである。例えば、デモ表示コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「Demo」、識別コマンド「80H」:以下、デモオブジェクトという)や、特別図柄演出開始コマンド受信時に生成されるアニメーションオブジェクト(オブジェクト名「HendoTz01」、識別コマンド「81H」:以下、変動オブジェクトという)などが演出オブジェクトの例として挙げられる。 The effect object is an animation object generated in response to a received command. For example, an animation object (object name "Demo", identification command "80H"; hereinafter referred to as "demo object") that is generated when a demo display command is received, or an animation object (object name "HendoTz01") that is generated when a special symbol production start command is received. ”, identification command “81H” (hereinafter referred to as a variable object), etc. are examples of presentation objects.

なお、上述した演出オブジェクトは、抽選処理後、コマンド受信毎に後着優先で1つだけ生成される。すなわち、上述した演出オブジェクトは、複数同時に生成されることはなく、コマンド受信毎に、演出オブジェクトが上書きされる。なお、受信コマンドの呼び出しが1つずつであるため、先着順でオブジェクトが生成されていく中で、後着の受信コマンドに基づいてオブジェクトが生成されると、該後着の受信コマンドに基づいて生成されたオブジェクトにより先着の受信コマンドに基づいて生成されたオブジェクトが上書きされる。それゆえ、ここでは、「後着優先」と称する。なお、本実施形態では、後着の受信コマンドに基づいてオブジェクトが生成された場合に、先着の受信コマンドに基づいて生成されたオブジェクトを破棄するようにしてもよい。 Note that, after the lottery process, only one of the above-mentioned performance objects is generated with priority given to the last arrival each time a command is received. That is, a plurality of the above-mentioned presentation objects are not generated at the same time, and each presentation object is overwritten each time a command is received. Note that since the received commands are called one at a time, objects are generated on a first-come, first-served basis, and if an object is generated based on the later received command, then the object is generated based on the later received command. The generated object overwrites the object generated based on the first received command. Therefore, it is referred to as "last arrival priority" here. Note that in this embodiment, when an object is generated based on a later received command, an object generated based on an earlier received command may be discarded.

保留オブジェクト(オブジェクト名「Horyu」)は、起動時に生成されるアニメーションオブジェクトである。この保留オブジェクトでは、現在の保留状態を画面表示する処理が行われる。また、保留オブジェクトは、基本的には、起動中は破棄されないオブジェクト(常駐型のオブジェクトの一つ)である。ただし、後述のシンプルモードオブジェクトが生成された場合には、保留オブジェクトも破棄される。 The pending object (object name "Horyu") is an animation object that is generated at startup. This pending object performs a process of displaying the current pending state on the screen. Furthermore, a pending object is basically an object (one of the resident objects) that is not destroyed during activation. However, when a simple mode object (described later) is generated, the pending object is also discarded.

また、本実施形態では、上記アニメーションオブジェクト以外に、例えば、オブジェクト名「SimpleMode」のアニメーションオブジェクト(以下、シンプルモードオブジェクトという)や、オブジェクト名「InitAnm」のアニメーションオブジェクトなどが、アニメーションリクエスト構築処理において生成される(用いられる)。なお、シンプルモードオブジェクトについては、後で詳述する。 Furthermore, in this embodiment, in addition to the above animation objects, for example, an animation object with the object name "SimpleMode" (hereinafter referred to as a simple mode object), an animation object with the object name "InitAnm", etc. are generated in the animation request construction process. be used (used). Note that the simple mode object will be explained in detail later.

オブジェクト名「InitAnm」のアニメーションオブジェクトは、起動時又はRTC(Real Time Clock)エラー発生時に、サブ基板202内で発生したコマンド(例えば、時間設定画面の呼び出しコマンド、時間設定画面で時刻変更が実行された際のコマンド等)に基づいて生成されるオブジェクトであり、時刻設定画面の表示処理を行う。なお、ホスト制御回路210が主制御回路70からコマンドを受信し、他の演出オブジェクトが生成されると、オブジェクト名「InitAnm」のアニメーションオブジェクトは破棄される。 The animation object with the object name "InitAnm" displays a command generated in the sub-board 202 (for example, a command to call the time setting screen, a time change is executed on the time setting screen, etc.) at startup or when an RTC (Real Time Clock) error occurs. This is an object that is generated based on a command (such as a command issued when Note that when the host control circuit 210 receives a command from the main control circuit 70 and another effect object is generated, the animation object with the object name "InitAnm" is discarded.

[アニメーションオブジェクトで実行される各種処理]
次に、上述したアニメーションオブジェクト内で行われる各種処理の概要について説明する。アニメーションオブジェクト内には、基本的には、初期化処理、メイン処理及び終了処理が含まれる。また、受信コマンドに応じて生成される演出オブジェクトでは、さらに、コマンド受信処理がアニメーションオブジェクト内に含まれる。そして、遊技の状況に応じて、アニメーションオブジェクト内に含まれるこれらの各種処理の中から所定の処理が呼び出されて実行される。
[Various processes performed on animation objects]
Next, an overview of various processes performed within the above-mentioned animation object will be explained. An animation object basically includes initialization processing, main processing, and termination processing. Furthermore, in a production object that is generated in response to a received command, a command reception process is further included in the animation object. Then, depending on the game situation, a predetermined process is called and executed from among these various processes included in the animation object.

初期化処理は、オブジェクト生成開始時に一度だけ実行される処理である。初期化処理では、例えば、オブジェクトの初期化や抽選結果の取得などの処理が行われる。メイン処理は、オブジェクト生成中にフレーム毎に(FPS(Frames per Second)周期で)実行される処理である。メイン処理では、アニメーションリクエストの生成、セット等の処理が行われる。なお、オブジェクト生成開始時には、同フレームで初期化処理及びメイン処理が実行される。終了処理は、オブジェクト破棄時に一度だけ実行される処理である。終了処理では、不要な演出の再生終了等の処理が行われる。また、コマンド受信時理は、コマンド受信時に一度だけ実行される処理である。このコマンド受信処理は、例えば、保留加算コマンドや保留減算コマンドに基づいてアニメーション制御等を行う際に使用される。 Initialization processing is processing that is executed only once at the start of object generation. In the initialization process, for example, processes such as initializing objects and acquiring lottery results are performed. The main process is a process that is executed for each frame (at an FPS (Frames per Second) cycle) during object generation. In the main processing, processing such as generation and setting of animation requests is performed. Note that when object generation starts, initialization processing and main processing are executed in the same frame. Termination processing is processing that is executed only once when an object is destroyed. In the termination process, processes such as termination of reproduction of unnecessary effects are performed. Further, the command reception process is a process that is executed only once when a command is received. This command reception process is used, for example, when performing animation control based on a pending addition command or a pending subtraction command.

ここで、図38及び図39を参照しながら、上述したアニメーションオブジェクトを用いたアニメーションリクエスト構築処理の流れの一例を説明する。なお、図38は、デモ表示コマンド受信時に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。また、図39は、デモ表示コマンドの後に特別図柄演出開始コマンドを受信した際に行われるアニメーションリクエスト構築処理中のアニメーションオブジェクトの処理フローを示す図である。図38及び図39では、説明を簡略化するため、ホスト制御回路210が行うメイン処理のフロー(後述の図81参照)中の、メイン・サブ間コマンド制御処理、コマンド解析処理及びアニメーションリクエスト構築処理を受信コマンド数分だけループ処理するフロー部分のみを示す。 Here, an example of the flow of animation request construction processing using the above-mentioned animation object will be explained with reference to FIGS. 38 and 39. Note that FIG. 38 is a diagram showing a processing flow of an animation object during animation request construction processing performed when a demo display command is received. Further, FIG. 39 is a diagram showing a processing flow of an animation object during animation request construction processing performed when a special symbol production start command is received after a demonstration display command. 38 and 39, in order to simplify the explanation, main-sub command control processing, command analysis processing, and animation request construction processing in the main processing flow (see FIG. 81 described later) performed by the host control circuit 210 are shown. Only the flow part that loops for the number of received commands is shown.

デモ表示コマンド受信時のアニメーションリクエスト構築処理内では、デモオブジェクトの初期化処理、デモオブジェクトのコマンド受信時処理、保留オブジェクトのコマンド受信処理及びデモオブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの初期化処理では、デモオブジェクトが生成される。また、デモオブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「80H」を引数として呼び出され、実行される。そして、デモオブジェクトのメイン処理では、アニメーションリクエストが生成される。 In the animation request construction process when a demo display command is received, a demo object initialization process, a demo object command reception process, a pending object command reception process, and a demo object main process are executed in this order. Note that in the demo object initialization process, a demo object is generated. Further, the command reception process for the demo object and the command reception process for the pending object are called and executed using the identification command "80H" as an argument. Then, in the main processing of the demo object, an animation request is generated.

次いで、デモ表示コマンドの後に特別図柄演出開始コマンドが受信されると、デモオブジェクトの終了処理、変動オブジェクトの初期化処理、変動オブジェクトのコマンド受信処理、保留オブジェクトのコマンド受信処理及び変動オブジェクトのメイン処理が、この順で実行される。なお、デモオブジェクトの終了処理では、この時点で生成されているデモオブジェクトが破棄される。また、変動オブジェクトの初期化処理では、変動オブジェクトが生成される。変動オブジェクトのコマンド受信時処理及び保留オブジェクトのコマンド受信処理は、識別コマンド「81H」を引数として呼び出され、実行される。そして、変動オブジェクトのメイン処理では、アニメーションリクエストが生成される。なお、このメイン処理は、次のコマンドが受信されるまで行われる。 Next, when a special symbol production start command is received after the demo display command, the demo object termination process, the variable object initialization process, the variable object command reception process, the pending object command reception process, and the variable object main process are executed in this order. Note that in the demo object termination process, the demo object that has been generated at this point is discarded. Further, in the variable object initialization process, a variable object is generated. The command reception process for a variable object and the command reception process for a pending object are called and executed using the identification command "81H" as an argument. Then, in the main processing of the variable object, an animation request is generated. Note that this main processing is performed until the next command is received.

保留オブジェクトのコマンド受信処理は、コマンド種別に関係なく実行されるが、その処理内容(処理結果)は、保留オブジェクト実行時の保留個数やゲームステータス等の状態に応じて異なる。 The command reception process for a pending object is executed regardless of the command type, but the processing content (processing result) differs depending on the number of pending objects, game status, etc. at the time of execution of the pending object.

[シンプルモードオブジェクト]
シンプルモードオブジェクト(特定の処理情報)は、簡易画面状態時に生成されるオブジェクトであり、シンプルモードオブジェクトでは簡易画面の表示処理が行われる。シンプルモードオブジェクトは、基本的には、電断復帰コマンド(識別コマンド「D1H」)受信時であり、且つ、受信した電断復帰コマンド(図32参照)に含まれる内部制御状態(識別図柄の変動表示に関する情報)の情報が特別図柄変動状態である場合にのみ生成される。すなわち、シンプルモードオブジェクトは、特別図柄の変動表示中に電断が発生し、その後、電断復帰した際に生成される。しかしながら、本実施形態では、毎フレーム、簡易画面状態の発生の有無をチェックしているので、簡易画面状態が発生すれば、シンプルモードオブジェクトが生成される。
[Simple mode object]
The simple mode object (specific processing information) is an object that is generated in the simple screen state, and simple screen display processing is performed in the simple mode object. Basically, the simple mode object is activated when a power failure recovery command (identification command "D1H") is received, and the internal control state (changes in the identification pattern) included in the received power failure recovery command (see Figure 32). (Information related to display) is generated only when the information is in a special symbol fluctuation state. That is, the simple mode object is generated when a power outage occurs during the variable display of special symbols, and then when the power outage is restored. However, in this embodiment, since the presence or absence of a simple screen state is checked every frame, if a simple screen state occurs, a simple mode object is generated.

本実施形態では、シンプルモードオブジェクトを生成する際には、その時点で生成されている全てのオブジェクト(保留オブジェクト等の常駐型オブジェクトも含む)を終了(破棄)する。 In this embodiment, when a simple mode object is generated, all objects generated at that time (including resident objects such as pending objects) are terminated (discarded).

そして、電断復帰コマンド受信時(起動時)であり、且つ、内部制御状態が特別図柄変動状態である場合には、ホスト制御回路210は、シンプルモードオブジェクトに基づいて、アニメーションリクエストを生成し、該アニメーションリクエストに基づいて、上述した各種リクエストを生成する。なお、本実施形態では、シンプルモードオブジェクトに基づいて生成された描画リクエストがホスト制御回路210から表示制御回路230に出力されると、表示制御回路230は、該描画リクエストに基づいて、電断復帰に関する情報の報知を行うアニメーション(動画、静止画含む)を作成し、該アニメーションを表示装置13に表示させる。 Then, when a power failure recovery command is received (at startup) and the internal control state is a special symbol fluctuation state, the host control circuit 210 generates an animation request based on the simple mode object, The various requests described above are generated based on the animation request. Note that in this embodiment, when a drawing request generated based on a simple mode object is output from the host control circuit 210 to the display control circuit 230, the display control circuit 230 performs power recovery based on the drawing request. Create an animation (including moving images and still images) that broadcasts information about the event, and display the animation on the display device 13.

また、本実施形態では、シンプルモードオブジェクトが生成された場合には、シンプルモードオブジェクトが終了するまで、新たなオブジェクトは生成されない。すなわち、簡易画面状態中には、シンプルモードオブジェクト以外の他の演出オブジェクトは生成されない。そして、シンプルモードオブジェクトは、主制御回路70から変動停止に関するコマンド(変動停止コマンドや、大当たりを示すコマンドなど)が送信された場合に終了する。 Furthermore, in this embodiment, when a simple mode object is generated, no new object is generated until the simple mode object is finished. That is, during the simple screen state, no other effect objects other than the simple mode object are generated. The simple mode object ends when the main control circuit 70 sends a command related to stopping fluctuations (such as a stopping fluctuation command or a command indicating a jackpot).

上述したように、本実施形態において、内部制御状態が特別図柄変動状態(識別情報の変動表示状態)であるときに実行される電断復帰時の処理では、シンプルモードオブジェクトのみが生成されるので、電断復帰を迅速に行うことができる。 As mentioned above, in this embodiment, only the simple mode object is generated in the process at the time of power failure recovery, which is executed when the internal control state is the special symbol fluctuation state (identification information fluctuation display state). , it is possible to quickly recover from a power failure.

また、本実施形態では、シンプルモードオブジェクトの生成時に、受信した電断復帰コマンドに内部制御状態(識別図柄の変動表示に関する情報)が特別図柄変動状態であるという情報が含まれるか否かを判別する。それゆえ、本実施形態では、電断検知前と電断復帰後との間の遊技状態の整合性を考慮して電断復帰処理を行うことができる。 Furthermore, in this embodiment, when a simple mode object is generated, it is determined whether the received power failure recovery command includes information that the internal control state (information regarding the fluctuating display of identification symbols) is a special symbol fluctuating state. do. Therefore, in this embodiment, the power failure recovery process can be performed in consideration of the consistency of the gaming state between before the power failure detection and after the power failure recovery.

さらに、本実施形態では、上述のように、ホスト制御回路210がコマンドを受信する度に後着優先でオブジェクトが1つだけ生成される(オブジェクトが上書きされる)が、シンプルモードオブジェクトが存在しているときは、新たにオブジェクトが生成されない。それゆえ、ホスト制御回路210により受信コマンドに基づいて生成されるオブジェクトの整合性も確保される。 Furthermore, in this embodiment, as described above, each time the host control circuit 210 receives a command, only one object is generated (the object is overwritten) with priority given to the last arrival, but there is no simple mode object. When it is, no new objects are created. Therefore, the consistency of objects generated by host control circuit 210 based on received commands is also ensured.

また、本実施形態では、電断復帰時にはシンプルモードオブジェクトにより生成されたアニメーションリクエストに基づいて、表示装置13により電断復帰中である旨の情報が報知されるので、動画を特別図柄の変動時間に合わせて途中から再生するような機能を有していない遊技機であっても、遊技者に違和感を与えることなく電断復帰を行うことができる。 Furthermore, in this embodiment, when the power is restored, the display device 13 notifies information that the power is being restored based on the animation request generated by the simple mode object. Even if the game machine does not have a function of starting the playback from the middle depending on the situation, recovery from a power failure can be performed without giving a player a sense of discomfort.

さらに、本実施形態では、上述のように、シンプルモードオブジェクトの終了契機は、主制御回路70からホスト制御回路210に変動停止に関するコマンドが送信された場合である。それゆえ、例えば、変動中に電断を検知し、その後、電源復帰を行った場合であっても、例えば、シンプルモードオブジェクト終了時の表示装置13において、電断復帰後のアニメーション種別が電断検知前の変動中におけるアニメーションの種別と異なる演出が実行される、又は、再度、電断復帰前の演出と同じ演出が最初から実行されるといった不自然な演出の実行が抑制される。この結果、電断復帰時等の異常な状態であっても、遊技者に違和感を与えるような演出の発生を抑制することができ、円滑に遊技を進めることができる。 Further, in the present embodiment, as described above, the simple mode object is terminated when a command related to stopping fluctuation is transmitted from the main control circuit 70 to the host control circuit 210. Therefore, for example, even if a power outage is detected during a fluctuation and then the power is restored, for example, on the display device 13 when the simple mode object ends, the animation type after the power outage is Execution of an unnatural performance, such as a performance different from the type of animation during the fluctuation before detection, or a performance that is the same as the performance before the power failure recovery is performed again from the beginning, is suppressed. As a result, even in an abnormal state such as when recovering from a power failure, it is possible to suppress the occurrence of performances that give the player a sense of discomfort, and the game can proceed smoothly.

<描画制御手法の概要>
次に、ホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230が実行する描画処理の概要を、図40を参照しながら説明する。なお、図40は、描画処理時における画像データ(動画データ及び静止画データ)のフローを示す図である。
<Overview of drawing control method>
Next, an outline of the drawing process executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. Note that FIG. 40 is a diagram showing the flow of image data (video data and still image data) during drawing processing.

本実施形態では、表示装置13の液晶画面に表示する画像(動画及び/又は静止画)のデータ(圧縮データ)は、CGROM基板204内のCGROM206に格納されている。そして、描画リクエストが表示制御回路230に入力されると、表示制御回路230は、まず、CGROM206から画像圧縮データを読み出しデコード(伸張)する。この際、動画圧縮データが読み出された場合には、表示制御回路230内の動画デコーダ234により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路230内の静止画デコーダ235により静止画圧縮データがデコードされる。 In this embodiment, data (compressed data) of images (moving images and/or still images) to be displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM board 204. When a drawing request is input to the display control circuit 230, the display control circuit 230 first reads compressed image data from the CGROM 206 and decodes (expands) it. At this time, if compressed video data is read out, the video compressed data is decoded by the video decoder 234 in the display control circuit 230, and if compressed still image data is read out, the compressed video data is decoded by the video decoder 234 in the display control circuit 230. The still image compressed data is decoded by the still image decoder 235.

次いで、表示制御回路230は、画像データのデコード結果(画像伸張データ)をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、SDRAM250(外部RAM)内に設けられたムービバッファ、テクスチャバッファや、内蔵VRAM237内のスプライトバッファが指定される。例えば、動画1枚を表示する場合には、伸張された動画データ(デコード結果)は、SDRAM250内のムービバッファに書き出される。また、例えば、静止画1枚を表示する場合には、伸張された静止画データは、内蔵VRAM237内のスプライトバッファに書き出される。 Next, the display control circuit 230 writes the decoding result of the image data (image decompression data) to a predetermined buffer designated as the texture source. In this embodiment, the movie buffer and texture buffer provided in the SDRAM 250 (external RAM) and the sprite buffer in the built-in VRAM 237 are designated as texture sources. For example, when displaying one video, the decompressed video data (decoded result) is written to the movie buffer in the SDRAM 250. Further, for example, when displaying one still image, the decompressed still image data is written to a sprite buffer in the built-in VRAM 237.

次いで、表示制御回路230は、画像データのレンダリング(描画)結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、SDRAM250(外部RAM)内に設けられたフレームバッファや、内蔵VRAM237内に設けられたフレームバッファなどを指定することができる。 Next, the display control circuit 230 specifies a rendering target for writing the rendering (drawing) result of the image data. Note that as the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM), a frame buffer provided in the built-in VRAM 237, etc. can be specified.

次いで、表示制御回路230は、レンダリングエンジン241を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報(3Dジオメトリエンジン240から入力される各種情報)に従ってレンダリング処理が行われる。 Next, the display control circuit 230 operates the rendering engine 241 to perform rendering processing on the decoded result of the image data written to the texture source, and writes the rendering result to the rendering target. Note that in this process, rendering processing is performed according to specified information (various information input from the 3D geometry engine 240) such as scaling and rotation of the moving image.

次いで、表示制御回路230は、レンダリングターゲットに書き出されたレンダリング結果(表示出力データ)を、表示装置13の表示画面に表示する。 Next, the display control circuit 230 displays the rendering result (display output data) written to the rendering target on the display screen of the display device 13.

なお、本実施形態では、レンダリングターゲットとして、2つのフレームバッファを用意する(後述の図99~図101参照)。そして、レンダリングエンジン241からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。 Note that in this embodiment, two frame buffers are prepared as rendering targets (see FIGS. 99 to 101 described later). When the rendering engine 241 writes the rendering results to the frame buffer, the frame buffer to which the rendering results are written is switched for each frame. For example, if a rendering result is written to one frame buffer in a predetermined frame, the rendering result is written to the other frame buffer in the next frame, and the rendering result is written to one frame buffer in the next frame. That is, in this embodiment, the process of writing the rendering result to one frame buffer and the process of writing the rendering result to the other frame buffer are performed while being switched alternately for each frame.

また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置13の表示画面に表示される(一方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置13の表示画面に表示される(他方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。 In addition, in the flow of the above-mentioned rendering result writing process and displaying process, the rendering result written to one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one side framebuffer function is switched from drawing function to display function). Furthermore, the rendering results written to the other frame buffer in the next frame are displayed on the display screen of the display device 13 one frame after another (the function of the other frame buffer is switched from the drawing function to the display function). That is, in this embodiment, display processing of rendering results in one frame buffer and display processing of rendering results in the other frame buffer are alternately switched and executed for each frame.

<音声再生制御手法の概要>
次に、ホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220が実行する音声再生処理の概要を、図41を参照しながら説明する。なお、図41は、音声再生処理時における音声・LED制御回路220の動作概要を示す図である。
<Overview of audio playback control method>
Next, an overview of the audio reproduction process executed by the audio/LED control circuit 220 when a sound request is output from the host control circuit 210 to the audio/LED control circuit 220 will be described with reference to FIG. Note that FIG. 41 is a diagram showing an outline of the operation of the audio/LED control circuit 220 during audio reproduction processing.

本実施形態では、スピーカ11に出力するサウンドデータは、CGROM206に格納されている。そして、音声・LED制御回路220にサウンドリクエストが入力されると、音声・LED制御回路220は、サウンドリクエストに基づいてアクセスナンバーを特定し、アクセスナンバーに対応付けられたアクセスデータをCGROM206から読み出す。 In this embodiment, sound data output to the speaker 11 is stored in the CGROM 206. Then, when the sound request is input to the audio/LED control circuit 220, the audio/LED control circuit 220 specifies the access number based on the sound request and reads out the access data associated with the access number from the CGROM 206.

なお、本実施形態では、サウンドリクエストには、アクセスナンバーだけでなく、サブ基板202内で生成された音声再生処理に必要な各種シーケンス再生制御コマンド(例えば、音声再生のスタート、ストップ、ループ等の指令するコマンド)などが含まれる。 In this embodiment, the sound request includes not only the access number but also various sequence playback control commands (for example, start, stop, loop, etc. of audio playback) necessary for audio playback processing generated within the sub-board 202. (commands to be issued), etc.

そして、音声・LED制御回路220は、読み出したアクセスデータに基づいて、音声再生処理を行う。この際、本実施形態では、シンプルアクセス制御により、サウンドの再生制御を行う。なお、ここでいう、「シンプルアクセス制御」とは、ホスト制御回路210から送信されたサウンドリクエストに基づいて、音声・LED制御回路220がCGROM206(外部ROM)に登録された複数のコマンドレジスタ列を一括設定する制御手法のことである。また、音声・LED制御回路220が同時に実行できるシンプルアクセス制御の数は、実行系統の数(本実施形態では4つ)に依存する。 Then, the audio/LED control circuit 220 performs audio reproduction processing based on the read access data. At this time, in this embodiment, the sound reproduction is controlled by simple access control. Note that "simple access control" as used herein means that the audio/LED control circuit 220 uses multiple command register strings registered in the CGROM 206 (external ROM) based on a sound request sent from the host control circuit 210. This is a control method that is set all at once. Further, the number of simple access controls that the audio/LED control circuit 220 can simultaneously execute depends on the number of execution systems (four in this embodiment).

図42に、アクセスデータの概略構成を示す。アクセスデータは、図42に示すように、設定データとアドレスとのセット情報が複数、所定の順序で配置されており、アクセスデータの最後尾にはシンプルアクセス終了コード(音声再生の終了を示すコード)に対応する情報が格納される。なお、図41に示すように、一つのアクセスナンバーに複数のアクセスデータが対応付けられている場合には、最後尾のアクセスデータにのみ、シンプルアクセス終了コードが設けられる。 FIG. 42 shows a schematic structure of access data. As shown in FIG. 42, the access data includes a plurality of sets of setting data and addresses arranged in a predetermined order, and a simple access end code (a code indicating the end of audio playback) is placed at the end of the access data. ) is stored. Note that, as shown in FIG. 41, when a plurality of access data are associated with one access number, a simple access end code is provided only for the last access data.

このような構成のアクセスデータに対して、設定データを対応するアドレスにセットすると、設定データに対応する再生コードが実行され、音声再生が行われる。そして、この再生コードの実行処理を、アクセスデータ内の先頭側の設定データから最後尾まで順次行い、最終的にシンプルアクセス終了コードがセットされると、読み出したアクセスデータに基づく音声再生動作が終了する。 When setting data is set to a corresponding address for access data having such a configuration, a playback code corresponding to the setting data is executed and audio is played back. Then, the execution process of this playback code is performed sequentially from the first setting data in the access data to the last, and when the simple access end code is finally set, the audio playback operation based on the read access data ends. do.

[音声データの生成(合成)手法]
次に、音声・LED制御回路220で行われるLEDデータの生成(合成)処理の手法について説明する。本実施形態では、音声・LED制御回路220は、CGROM206から複数のサウンドデータを読み出し、それらのサウンドデータを合成してオーディオデータとして出力する機能も備える。
[Voice data generation (synthesis) method]
Next, a method of generating (synthesizing) LED data performed by the audio/LED control circuit 220 will be described. In this embodiment, the audio/LED control circuit 220 also has a function of reading a plurality of sound data from the CGROM 206, synthesizing the sound data, and outputting the synthesized sound data as audio data.

この機能を実現するために、図43に示すように、音声・LED制御回路220のメインジェネレータ227には、複数のサウンドデータのそれぞれを読み出して各種処理を施すための複数の音声チャンネル(音声ch1~音声ch(n))が設けられている。サウンドデータとしては、識別図柄の可変表示中、リーチ演出中、大当り遊技中等において出力されるBGM、「リーチ」や「大当り」を報知する確定音、保留球表示の変化、識別図柄の滑り、演出役物の動作時等において出力される各種演出音、「球を抜いてください」、「係員をお呼び下さい」、「ドアが開いています」と言ったエラー発生時に出力されるエラー音、電断復帰の際に出力されるシステム音等が上げられる。このような各種のサウンドデータにそれぞれ音声チャンネルが割り当てられている。 In order to realize this function, as shown in FIG. 43, the main generator 227 of the audio/LED control circuit 220 has multiple audio channels (audio ch 1 - audio channel (n)) is provided. The sound data includes BGM output during variable display of identification symbols, reach performance, jackpot games, etc., confirmation sounds to notify "reach" and "jackpot", changes in held ball display, sliding of identification symbols, and production. Various production sounds that are output when the role is in operation, error sounds that are output when errors occur such as "Please remove the ball," "Please call the staff," and "The door is open," and power outages. The system sound etc. that is output when returning is increased. Audio channels are assigned to each of these types of sound data.

ここで、残りのチャンネルにおいて演出音に対応するチャンネルを第1の音声チャンネル、予約された数チャンネルにおいてエラー音及びシステム音に対応するチャンネルを第2の音声チャンネルと称することにする。音声・LED制御回路220は、第1の音声チャンネルと第2音声チャンネルとは同時に制御可能であり、第1の音声チャンネル及び第2音声チャンネルそれぞれにデータがセットされるタイミングに基づいて、優先度を切り替える制御を行う。ここで、優先度とは、出力順の優先だけではなく、音量、時間などの優先についても含むものとする。 Here, the channel corresponding to the performance sound among the remaining channels will be referred to as a first audio channel, and the channel corresponding to the error sound and system sound among the reserved several channels will be referred to as a second audio channel. The audio/LED control circuit 220 can control the first audio channel and the second audio channel simultaneously, and determines the priority based on the timing at which data is set to each of the first audio channel and the second audio channel. Controls switching. Here, priority includes not only priority in output order but also priority in volume, time, and the like.

具体的に、音声・LED制御回路220は、サウンドデータがエラー音及びシステム音の場合には、複数の予約チャンネルの中で空いている音声チャンネルを選択して、音声の再生に使用する。サウンドデータがBGM、確定音、その他各種の演出音の場合には、残りのチャンネルの中で開いている音声チャンネルを選択して、音声の再生に使用する。 Specifically, when the sound data is an error sound or a system sound, the audio/LED control circuit 220 selects an empty audio channel from among the plurality of reserved channels and uses it for audio reproduction. If the sound data is BGM, fixed sound, or various other types of performance sound, an open audio channel is selected from the remaining channels and used for audio reproduction.

本実施形態においては、エラー音及びシステム音に対応する第2チャンネルを含む複数の予約チャンネルは、確定音に対応する第1チャンネルを含む残りのチャンネルよりも優先度が高く設定されている。このため、例えば、図43(a)に示すように、システム音のデータが予約チャンネルにセットされ、同時にBGMのデータが残りのチャンネルにセットされた場合、予約チャンネルが優先され、システム音が出力される。 In this embodiment, a plurality of reserved channels including the second channel corresponding to the error sound and the system sound are set to have a higher priority than the remaining channels including the first channel corresponding to the confirmed sound. Therefore, for example, as shown in FIG. 43(a), if system sound data is set to a reserved channel and BGM data is set to the remaining channels at the same time, the reserved channel is given priority and the system sound is output. be done.

その一方で、本実施形態においては、エラー音あるいはシステム音に対応する第2チャンネルにデータがセットされ、エラー音あるいはシステム音が再生されている際に、確定音に対応する第1チャンネルにデータがセットされた場合、第1チャンネルが第2チャンネルよりも優先度が高く設定され、音声・LED制御回路220は、第1チャンネルのデータを第2チャンネルのデータに優先して再生させる。 On the other hand, in this embodiment, data is set to the second channel corresponding to the error sound or system sound, and when the error sound or system sound is being played, the data is set to the first channel corresponding to the confirmed sound. When set, the first channel is set to have a higher priority than the second channel, and the audio/LED control circuit 220 reproduces the data of the first channel with priority over the data of the second channel.

すなわち、予約チャンネルにエラー音あるいはシステム音以外のデータがセットされた場合には、予約チャンネルのデータが優先されるため、第1チャンネルのデータによる確定音は再生されない。しかし、予約チャンネルにエラー音あるいはシステム音のデータがセットされた場合には、第1チャンネルのデータが優先されるため、図43(b)に示すように、システム音の再生中に確定音が再生される。 That is, if data other than the error sound or system sound is set to the reserved channel, the data of the reserved channel is given priority, and the confirmed sound based on the data of the first channel is not reproduced. However, if error sound or system sound data is set in the reserved channel, priority is given to the data of the first channel, so as shown in Figure 43(b), the confirmed sound is will be played.

このように、音声・LED制御回路220は、複数の音声チャンネルのうち、所定の第1の音声チャンネルが、所定の第2の音声チャンネルよりも優先度を低くして出力制御を行う一方、第1の音声チャンネルで設定された特定の音声が出力されている場合は、第2の音声チャンネルよりも優先度を高くして出力制御を行う。 In this way, the audio/LED control circuit 220 performs output control on a predetermined first audio channel among a plurality of audio channels with lower priority than a predetermined second audio channel, while When a specific audio set in one audio channel is being output, output control is performed with higher priority than the second audio channel.

このため、本実施形態によれば、例えば、電断復帰中においてシステム音が再生されている時に、確定音のサウンドデータが音声チャンネルにセットされた場合に、第2音声チャンネルの優先順位が第1音声チャンネルよりも高くなるため、確定音が再生可能になる。これにより、遊技者はシステム音によって確定音を聞く機会を失うことが防止され、確定音による興趣を維持することが可能になる。 Therefore, according to the present embodiment, for example, when the sound data of the confirmed sound is set to the audio channel while the system sound is being played during power recovery, the priority of the second audio channel is set to the first priority. Since it is higher than one audio channel, the confirmed sound can be played. This prevents the player from losing the opportunity to hear the final sound due to the system sound, making it possible to maintain the interest of the final sound.

なお、本実施形態によれば、システム音が再生されている時に確定音が入ってきた場合には、システム音を0%再生、確定音を100%再生となるが、それに限らず、例えば、マルチエフェクタ228によってシステム音を50%再生、確定音を50%再生となるように調整して合成してもよい。また本実施形態によれば、2つのスピーカ11、11があることから、出力も2チャンネルとし、2つのスピーカ11、11にそれぞれ別の音声を出力させてもよい。例えば、2つのスピーカ11、11でエラー音あるいはシステム音が出力されているときに、確定音のサウンドデータが音声チャンネルにセットされた場合、一方のスピーカ11にエラー音あるいはシステム音を出力させ、他方のスピーカ11に確定音を出力させてもよい。このように、優先度の高いチャンネルの音声と他の音声とを2つのスピーカ11、11にそれぞれ分けて出力してもよい。これにより、遊技者は、確定音を聞く機会を確実に聞くことが可能になる。
また本実施形態によれば、確定音とBGMとを分けているが、BGMを確定音として扱うことも可能であり、確定音として扱う音声については適宜設定可能である。
According to the present embodiment, if a confirmed sound comes in while the system sound is being played, the system sound will be played at 0% and the confirmed sound will be played at 100%, but the present invention is not limited to this, for example, The multi-effector 228 may adjust and synthesize the system sound at 50% reproduction and the confirmed sound at 50% reproduction. Further, according to the present embodiment, since there are two speakers 11, 11, the output may also be made into two channels, and the two speakers 11, 11 may output different sounds. For example, if the sound data of a confirmed sound is set to the audio channel while the two speakers 11 and 11 are outputting an error sound or system sound, one speaker 11 is made to output the error sound or system sound, The other speaker 11 may output the confirmed sound. In this way, the audio of the channel with a high priority and the other audio may be output separately to the two speakers 11, 11, respectively. This allows the player to reliably have the opportunity to hear the confirmed sound.
Further, according to the present embodiment, the definite sound and the BGM are separated, but it is also possible to treat the BGM as the definite sound, and the sound to be treated as the definite sound can be set as appropriate.

<ランプ(LED)の各種駆動制御手法>
次に、ホスト制御回路210から音声・LED制御回路220にランプリクエストが出力された際に、音声・LED制御回路220が実行する、ランプ群18に含まれる複数のLEDの各種駆動制御処理の内容について説明する。なお、以下に説明する本実施形態のランプ制御手法では、発光素子としてLEDを例に挙げて説明するが、本発明はこれに限定されず、他の任意の発光素子に対しても本実施形態のランプ制御手法は同様に適用することができる。
<Various drive control methods for lamps (LEDs)>
Next, when a lamp request is output from the host control circuit 210 to the audio/LED control circuit 220, the audio/LED control circuit 220 executes various drive control processes for the plurality of LEDs included in the lamp group 18. I will explain about it. Note that although the lamp control method of the present embodiment described below will be explained using an LED as an example of a light emitting element, the present invention is not limited to this, and the present embodiment can be applied to any other light emitting element. lamp control techniques can be similarly applied.

[LED制御の概要]
まず、図44を参照しながら、パチンコ遊技機1に設けられたLEDを駆動(点灯/消灯)する際の制御手法の概要を説明する。なお、図44は、LED駆動(点灯/消灯)時の信号フロー図である。
[Overview of LED control]
First, with reference to FIG. 44, an overview of the control method for driving (turning on/off) the LED provided in the pachinko gaming machine 1 will be explained. Note that FIG. 44 is a signal flow diagram when driving the LED (turning on/off).

LEDの駆動(点灯/消灯)時には、まず、副制御回路200内のホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が出力される。なお、本実施形態では、ホスト制御回路210の演出制御処理(後述の図81に示す副制御メイン処理)は、所定のFPS周期(例えば、約16.7msec、約33.3msec等)で行われるので、音声・LED制御回路220へのランプリクエストの送信処理も所定のFPS周期で行われる。 When driving (turning on/off) the LED, first, a lamp request (LED control request) is output from the host control circuit 210 in the sub-control circuit 200 to the audio/LED control circuit 220. In addition, in this embodiment, the production control process (sub-control main process shown in FIG. 81 described later) of the host control circuit 210 is performed at a predetermined FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.) Therefore, the process of transmitting a lamp request to the audio/LED control circuit 220 is also performed at a predetermined FPS cycle.

次いで、音声・LED制御回路220にランプリクエストが入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、LEDの点灯パターン(LEDアニメーション)を設定するためのLEDデータ(駆動データ)をランプ群18内の各LEDドライバ280(発光駆動手段、演出駆動手段)に送信する。この際、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信は、SPIの通信方式で行われる。また、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理は、約4msec周期で行われる。 Next, when a lamp request is input to the audio/LED control circuit 220, the audio/LED control circuit 220 generates LED data (driving data) for setting an LED lighting pattern (LED animation) based on the lamp request. ) is transmitted to each LED driver 280 (light emission driving means, effect driving means) in the lamp group 18. At this time, the LED data is transmitted from the audio/LED control circuit 220 to the LED driver 280 using the SPI communication method. Furthermore, the process of transmitting LED data from the audio/LED control circuit 220 to the LED driver 280 is performed at a cycle of about 4 msec.

そして、LEDドライバ280は、受信したLEDデータに基づいて、接続されているLED281(発光手段)を所定のパターンで点灯/消灯する。これによりLEDアニメーションによる演出動作が実行される。 Then, the LED driver 280 turns on/off the connected LED 281 (light emitting means) in a predetermined pattern based on the received LED data. As a result, a performance operation using the LED animation is executed.

なお、LEDデータに基づく発光態様は、LEDドライバ280からLED281に送信される、発光態様を制御可能なLEDデータに基づいて生成された信号(制御信号)より制御される。具体的には、LEDドライバ280からLED281に送信される信号の電気的な波形パラメータ(電圧値、電流値、パルス幅のデューティー比等)により、LED281の点灯、消灯、点滅、輝度等の発光態様が制御される。 Note that the light emission mode based on the LED data is controlled by a signal (control signal) transmitted from the LED driver 280 to the LED 281 and generated based on the LED data that can control the light emission mode. Specifically, depending on the electrical waveform parameters (voltage value, current value, duty ratio of pulse width, etc.) of the signal transmitted from the LED driver 280 to the LED 281, the light emitting mode such as lighting, turning off, blinking, and brightness of the LED 281 is determined. is controlled.

また、本実施形態では、LED281を駆動するための「駆動データに基づく制御信号」として、LEDデータに基づいて生成された信号を用いる例を説明したが、本発明はこれに限定されない。LED281を駆動する際の「駆動データに基づく制御信号」としては、LEDデータ(駆動データ)の転送態様や、LEDデータに基づいて生成されるデータであってもよい。なお、ここでいう「LEDデータに基づいて生成されるデータ」とは、信号、コマンド、電圧変化を含み、この場合には、LEDデータを受信した制御手段が、他の制御手段に対して駆動データ又は駆動データに基づく制御信号を送信する態様となる。 Further, in this embodiment, an example has been described in which a signal generated based on LED data is used as a "control signal based on drive data" for driving the LED 281, but the present invention is not limited to this. The "control signal based on the drive data" when driving the LED 281 may be a transfer mode of the LED data (drive data) or data generated based on the LED data. Note that the "data generated based on LED data" here includes signals, commands, and voltage changes, and in this case, the control means that has received the LED data can drive other control means. This is a form of transmitting a control signal based on data or drive data.

[音声・LED制御回路及びLED間の接続構成]
次に、図45を参照しながら、音声・LED制御回路220及び各LED281間の接続構成について説明する。なお、図45は、音声・LED制御回路220及びLED281間の概略接続構成図である。
[Connection configuration between audio/LED control circuit and LED]
Next, the connection configuration between the audio/LED control circuit 220 and each LED 281 will be described with reference to FIG. 45. Note that FIG. 45 is a schematic connection configuration diagram between the audio/LED control circuit 220 and the LED 281.

本実施形態では、音声・LED制御回路220は、図45に示すように、LEDデータの出力系統(SPIチャンネル)として、物理系統0(SPIチャンネル0)と物理系統1(SPIチャンネル1)とを使用する。各物理系統には、複数のLEDドライバ(デバイス)280がSPIバスを介して並列に接続される。図45に示す例では、16個のLEDドライバ280(デバイス0~デバイス15)が各物理系統に並列接続される。 In this embodiment, the audio/LED control circuit 220 uses physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1) as output systems (SPI channels) for LED data, as shown in FIG. use. A plurality of LED drivers (devices) 280 are connected in parallel to each physical system via an SPI bus. In the example shown in FIG. 45, 16 LED drivers 280 (devices 0 to 15) are connected in parallel to each physical system.

そして、各LEDドライバ280には、LEDデータがセットされる複数の出力ポート(以下、単に「ポート」という)が設けられ、各ポート(接続部)に1つのLED281が接続される。すなわち、本実施形態では、LED281は、スタティック制御されるLED281である。なお、本明細書では、スタティック制御されるLED281をスタティックLED281と称する。 Each LED driver 280 is provided with a plurality of output ports (hereinafter simply referred to as "ports") into which LED data is set, and one LED 281 is connected to each port (connection section). That is, in this embodiment, the LED 281 is statically controlled. Note that in this specification, the statically controlled LED 281 is referred to as a static LED 281.

また、図45に示す例では、各LEDドライバ280(各デバイス)に、16個のポート(ポート0~ポート15)が設けられる。すなわち、各LEDドライバ280(各デバイス)には16個のLED281が接続される。なお、本実施形態では、各LEDドライバ280には16個のLED281が接続されているが、本発明はこれに限定されず、LEDドライバ280(デバイス)の機能及び仕様に応じて、各LEDドライバ280に、8個、32個、64個等のLED281が接続されるようにしてもよい。 Further, in the example shown in FIG. 45, each LED driver 280 (each device) is provided with 16 ports (port 0 to port 15). That is, 16 LEDs 281 are connected to each LED driver 280 (each device). Note that in this embodiment, 16 LEDs 281 are connected to each LED driver 280, but the present invention is not limited to this, and each LED driver 280 may be connected to 8, 32, 64, etc. LEDs 281.

図45に示す構成のパチンコ遊技機1では、起動時に、音声・LED制御回路220は、LED281の接続構成に関する各種パラメータをSPIチャンネル毎に設定する。具体的には、音声・LED制御回路220は、起動時に、各SPIにおける使用デバイス数(各SPIチャンネルに接続されているLEDドライバ280の数)、LED281の開始ポート、LED281の終了ポート及びLEDドライバ280の開始アドレスを設定する。例えば、図45に示す例では、SPIの使用デバイス数に「16」、開始ポートに「0」、終了ポートに「15」及び開始アドレスに「0」が、それぞれセットされる。なお、LEDドライバ280の開始アドレスは、SPIチャンネル毎に適宜設定されるので、「0」に限定されない。 In the pachinko gaming machine 1 having the configuration shown in FIG. 45, at startup, the audio/LED control circuit 220 sets various parameters regarding the connection configuration of the LED 281 for each SPI channel. Specifically, at startup, the audio/LED control circuit 220 determines the number of devices used in each SPI (the number of LED drivers 280 connected to each SPI channel), the start port of the LED 281, the end port of the LED 281, and the LED driver. 280 start address. For example, in the example shown in FIG. 45, the number of SPI devices used is set to "16," the start port is set to "0," the end port is set to "15," and the start address is set to "0." Note that the start address of the LED driver 280 is not limited to "0" because it is appropriately set for each SPI channel.

LED281の接続構成に関する各種パラメータを上述のようにセットすると、例えば、図45中のSPIチャンネル0に接続されたデバイス15(LEDドライバ)のポート15に接続されたLED281のアドレスは、SPI番号=0、デバイス番号=15及びポート番号=15で指定(設定)することができる。 When various parameters related to the connection configuration of the LED 281 are set as described above, for example, the address of the LED 281 connected to the port 15 of the device 15 (LED driver) connected to the SPI channel 0 in FIG. 45 is SPI number = 0. , device number=15 and port number=15.

ここで、図46を参照しながら、音声・LED制御回路220及びLEDドライバ280間の接続構成をより詳細に説明する。なお、図46は、音声・LED制御回路220及びLEDドライバ280間の接続構成図である。 Here, the connection configuration between the audio/LED control circuit 220 and the LED driver 280 will be described in more detail with reference to FIG. 46. Note that FIG. 46 is a connection configuration diagram between the audio/LED control circuit 220 and the LED driver 280.

音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバス(信号配線手段)により接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線(タイミング信号線)と、シリアル・データ(SDO、SDI)の信号配線(データ信号線)とが別配線で設けられる。そして、音声・LED制御回路220(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路220のシリアル・クロック信号(タイミング信号)の出力端子(SCL_P*,SCL_N*:「*」は1又は2)は、各LEDドライバ280(スレーブ)のシリアル・クロック信号の入力端子(SCL_P,SCL_N)に接続される。また、音声・LED制御回路220のシリアル・データ(駆動データを含む送信データ)の出力端子(SDO_P*,SDO_N*)は、各LEDドライバ280のシリアル・データの入力端子(SDI_P,SDI_N)に接続される。 As mentioned above, the audio/LED control circuit 220 and the LED driver 280 are connected by the SPI bus (signal wiring means), so in each physical system (SPI channel), the serial clock (SCL) signal wiring ( A timing signal line) and a signal line (data signal line) for serial data (SDO, SDI) are provided as separate lines. In each physical system (SPI channel) of the audio/LED control circuit 220 (master), output terminals (SCL_P*, SCL_N*: "*") of the serial clock signal (timing signal) of the audio/LED control circuit 220 are 1 or 2) are connected to the serial clock signal input terminals (SCL_P, SCL_N) of each LED driver 280 (slave). Furthermore, the serial data (transmission data including drive data) output terminals (SDO_P*, SDO_N*) of the audio/LED control circuit 220 are connected to the serial data input terminals (SDI_P, SDI_N) of each LED driver 280. be done.

本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、基本的には、音声・LED制御回路220(マスタ)がデータを送信し続け、各LEDドライバ280(スレーブ)は、送信されたデータを一方的に受信する。なお、この際、各LEDドライバ280は、シリアル・データの立ち上がりエッジを検出して、内部のシフトレジスタへのシリアル・データの入力を開始する。 In this embodiment, the audio/LED control circuit 220 (master) basically continues to transmit data between the audio/LED control circuit 220 and the LED driver 280, and each LED driver 280 (slave) continues to transmit data. receive data unilaterally. Note that at this time, each LED driver 280 detects the rising edge of the serial data and starts inputting the serial data to the internal shift register.

[シリアル・データの構成]
ここで、図47に、音声・LED制御回路220からLEDドライバ280に送信されるシリアル・データの構成(フォーマット)を示す。
[Serial data configuration]
Here, FIG. 47 shows the configuration (format) of serial data transmitted from the audio/LED control circuit 220 to the LED driver 280.

本実施形態では、図47に示すように、シリアル・データの先頭に、16ビット以上の領域に連続して「1」(特定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知すると、LEDドライバ280の状態は、シリアル・データの入力待機状態になる。 In this embodiment, as shown in FIG. 47, "1" (specific data) is continuously stored in an area of 16 bits or more at the beginning of serial data. Therefore, when the LED driver 280 receives and detects "1" 16 times or more consecutively, the LED driver 280 enters the serial data input standby state.

シリアル・データ内の16ビット以上の「1」の格納領域(第1データ部)の後には、デバイスアドレス(LEDドライバ280のアドレス)の格納領域及びレジスタアドレスの格納領域がこの順で配置される。なお、デバイスアドレス(出力先情報)の格納領域(第2データ部)及びレジスタアドレスの格納領域は、それぞれ8ビット(1バイト)の領域で構成される。 After the storage area for 16 bits or more of "1" in the serial data (first data section), a storage area for device addresses (address of LED driver 280) and a storage area for register addresses are arranged in this order. . Note that the device address (output destination information) storage area (second data section) and the register address storage area each consist of an 8-bit (1 byte) area.

本実施形態では、図47に示すように、デバイスアドレスの先頭ビットの格納領域には「0」(所定のデータ)が格納される。それゆえ、LEDドライバ280が、「1」を16回以上連続して受信検知した後、「0」を受信検知すると、LEDドライバ280の状態はデバイスアドレスに対応する信号(出力先指定信号)の待ち受け状態となる。 In this embodiment, as shown in FIG. 47, "0" (predetermined data) is stored in the storage area of the first bit of the device address. Therefore, when the LED driver 280 detects reception of "0" after receiving "1" 16 times or more consecutively, the state of the LED driver 280 changes to the state of the signal corresponding to the device address (output destination designation signal). The device is in standby mode.

また、シリアル・データ内のレジスタアドレスの格納領域の後には、LEDデータの格納領域(第3データ部)が配置され、シリアル・データの最後尾の格納領域には、シリアル・データの送信終了を示す「0FFH」(FF)が配置される。この「0FFH」は、8ビット(1バイト)の格納領域で構成され、各ビット領域には、「1」が格納される。 Furthermore, after the register address storage area in the serial data, an LED data storage area (third data section) is arranged, and the last storage area of the serial data is used to indicate the end of serial data transmission. "0FFH" (FF) shown in FIG. This "0FFH" is composed of an 8-bit (1 byte) storage area, and "1" is stored in each bit area.

[LEDドライバの構成及び動作概要]
次に、図48を参照しながら、LEDドライバ280の内部構成の一例を説明する。なお、図48は、LEDドライバ280の概略内部構成図である。
[LED driver configuration and operation overview]
Next, an example of the internal configuration of the LED driver 280 will be described with reference to FIG. 48. Note that FIG. 48 is a schematic internal configuration diagram of the LED driver 280.

LEDドライバ280は、図48に示すように、デジタルコントロール部280aと、I/O部280bと、ISET部280cと、端子群280dと、ポート群280eとを有する。 As shown in FIG. 48, the LED driver 280 includes a digital control section 280a, an I/O section 280b, an ISET section 280c, a terminal group 280d, and a port group 280e.

デジタルコントロール部280aは、端子群280d及びI/O部280bを介して受信した信号に基づいて、自身のLEDドライバ280に接続されたLED281に駆動信号(点灯/消灯信号)を出力する。 The digital control unit 280a outputs a drive signal (lighting/lighting out signal) to the LED 281 connected to its own LED driver 280 based on the signal received via the terminal group 280d and the I/O unit 280b.

ISET部280cは、LED281に過大電流が流れることを防止するために設けられた機能部である。ISET部280cは、過大電流を検知した場合にLEDドライバ280の動作を強制的に停止する(消灯する)。 The ISET section 280c is a functional section provided to prevent excessive current from flowing to the LED 281. The ISET unit 280c forcibly stops the operation of the LED driver 280 (turns off the light) when an excessive current is detected.

端子群280dは、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)、シリアル・データの出力端子(SDO)、信号形式選択端子(IFMODE)、出力イネーブル端子(OE)、複数のデバイスアドレス選択端子(DA0~DA5)、及び、エラーフラグ出力端子(XERR)を含む。なお、図48では、説明を簡略化するため、図46に示すシリアル・クロック信号の2つの入力端子「SCL_P」,「SCL_N」を一つの入力端子「SCL」で示し、図46に示すシリアル・データの2つの入力端子「SDI_P」,「SDI_N」を一つの入力端子「SDI」で示す。 The terminal group 280d includes a serial clock signal input terminal (SCL), a serial data input terminal (SDI), a serial data output terminal (SDO), a signal format selection terminal (IFMODE), and an output enable terminal (OE). , a plurality of device address selection terminals (DA0 to DA5), and an error flag output terminal (XERR). In FIG. 48, to simplify the explanation, the two input terminals "SCL_P" and "SCL_N" of the serial clock signal shown in FIG. 46 are shown as one input terminal "SCL", and the serial clock signal shown in FIG. Two data input terminals “SDI_P” and “SDI_N” are shown as one input terminal “SDI”.

本実施形態では、LEDドライバ280は、SPI対応のドライバであるので、シリアル・クロック信号の入力端子(SCL)、シリアル・データの入力端子(SDI)及びシリアル・データの出力端子(SDO)にそれぞれ接続された3本の通信配線により外部と通信することができる。この際、LEDドライバ280(スレーブ)は、マスタ(音声・LED制御回路220)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。 In this embodiment, since the LED driver 280 is an SPI-compatible driver, the LED driver 280 has a serial clock signal input terminal (SCL), a serial data input terminal (SDI), and a serial data output terminal (SDO). It can communicate with the outside through three connected communication wires. At this time, the LED driver 280 (slave) performs input/output control of serial data based on a serial clock signal input from the master (audio/LED control circuit 220).

なお、本実施形態で、上述のように、音声・LED制御回路220及びLEDドライバ280間では、シリアル・データが音声・LED制御回路220からLEDドライバ280に一方的に送信される構成である。それゆえ、本実施形態では、音声・LED制御回路220及びLEDドライバ280間において、シリアル・データを送受信する際には、3本の通信配線のうち、LEDドライバ280のシリアル・クロック信号の入力端子(SCL)及びシリアル・データの入力端子(SDI)に接続された通信配線が使用される。 Note that, in this embodiment, as described above, between the audio/LED control circuit 220 and the LED driver 280, serial data is unilaterally transmitted from the audio/LED control circuit 220 to the LED driver 280. Therefore, in this embodiment, when transmitting and receiving serial data between the audio/LED control circuit 220 and the LED driver 280, one of the three communication wires is connected to the serial clock signal input terminal of the LED driver 280. (SCL) and a serial data input terminal (SDI) are used.

ここで、図49に、LEDドライバ280に1ビットのデータが各入力端子(SDI_P、SDI_N、SCL_P、SCL_N)に入力された際の動作概要を示す。 Here, FIG. 49 shows an outline of the operation when 1-bit data is input to each input terminal (SDI_P, SDI_N, SCL_P, SCL_N) of the LED driver 280.

本実施形態において、LEDドライバ280の入力端子SDI_Pに「0」が入力され、且つ、入力端子SDI_Nに「1」が入力された場合には、図49に示すように、LEDドライバ280の内部のデジタル回路(例えば、後述のデジタルコントロール部280a等)に「0」が入力される。LEDドライバ280の入力端子SDI_Pに「1」が入力され、且つ、入力端子SDI_Nに「0」が入力された場合には、LEDドライバ280の内部のデジタル回路に「1」が入力される。また、LEDドライバ280の入力端子SDI_P及び入力端子SDI_Nに入力される1ビットのデータが互い同じである場合(両入力端子に「0」又は「1」が入力された場合)には、LEDドライバ280の内部のデジタル回路において、前回の入力値が維持される。 In this embodiment, when "0" is input to the input terminal SDI_P of the LED driver 280 and "1" is input to the input terminal SDI_N, as shown in FIG. “0” is input to a digital circuit (for example, a digital control unit 280a, etc., which will be described later). When “1” is input to the input terminal SDI_P of the LED driver 280 and “0” is input to the input terminal SDI_N, “1” is input to the digital circuit inside the LED driver 280. Furthermore, if the 1-bit data input to the input terminal SDI_P and the input terminal SDI_N of the LED driver 280 are the same (when "0" or "1" is input to both input terminals), the LED driver In the digital circuit inside 280, the previous input value is maintained.

なお、図49に示すように、LEDドライバ280の入力端子SCL_P及び入力端子SCL_Nのそれぞれに入力される1ビットのデータの組み合わせと、内部のデジタル回路に入力される入力値との関係も、上述した入力端子SDI_P及び入力端子SDI_Nのそれと同様である。 Note that, as shown in FIG. 49, the relationship between the combination of 1-bit data input to each of the input terminal SCL_P and input terminal SCL_N of the LED driver 280 and the input value input to the internal digital circuit is also as described above. This is similar to that of input terminal SDI_P and input terminal SDI_N.

信号形式選択端子(IFMODE)では、SDI、SCLにおける論理演算手法が異なる差動インターフェイス及びシングルエンドモード時のインターフェイスの中から所定のインターフェイスが選択可能である。出力イネーブル端子(OE)は、外部端子による全LED281の点灯/非点灯を可能にする端子である。具体的には、出力イネーブル端子(OE)の信号レベルをハイレベルにすることにより、LEDドライバ280の出力をオンすることができ、出力イネーブル端子(OE)の信号レベルをローレベルにすることにより、LEDドライバ280の出力をオフすることができる。 At the signal format selection terminal (IFMODE), a predetermined interface can be selected from among differential interfaces with different logic operation methods in SDI and SCL, and interfaces in single-end mode. The output enable terminal (OE) is a terminal that allows all LEDs 281 to be turned on/off by an external terminal. Specifically, by setting the signal level of the output enable terminal (OE) to high level, the output of the LED driver 280 can be turned on, and by setting the signal level of the output enable terminal (OE) to low level, the output of the LED driver 280 can be turned on. , the output of the LED driver 280 can be turned off.

複数のデバイスアドレス選択端子(DA0~DA5)には、LEDドライバ280のデバイスアドレスが設定される。そして、LEDドライバ280内のシフトレジスタにシリアル・データを読み込む際には、シリアル・データの出力先が指定するデバイスアドレス(音声・LED制御回路220から入力されたデバイスアドレスの情報)が、複数のデバイスアドレス選択端子(DA0~DA5)に設定されたアドレスと一致した場合に、シリアル・データが読み込まれる。なお、このデバイスアドレスの判定処理は、デジタルコントロール部280aで行われる。 A device address of the LED driver 280 is set to a plurality of device address selection terminals (DA0 to DA5). When reading serial data into the shift register in the LED driver 280, the device address specified by the output destination of the serial data (device address information input from the audio/LED control circuit 220) is If the address matches the address set in the device address selection terminals (DA0 to DA5), serial data is read. Note that this device address determination process is performed by the digital control section 280a.

ここで、図50に、LEDドライバ280のアドレス設定モードの概要をまとめた表を示す。 Here, FIG. 50 shows a table summarizing the address setting modes of the LED driver 280.

本実施形態では、LEDドライバ280のアドレス設定モードとして、デバイス制御モード及びバス制御モードの2種類のモードが設けられている。なお、バス制御モードは、複数のデバイスアドレス選択端子(DA0~DA5)に設定されたデータ(デバイスアドレス)に関係なく、シリアル・データを読み込むモードである。 In this embodiment, two types of modes, a device control mode and a bus control mode, are provided as address setting modes of the LED driver 280. Note that the bus control mode is a mode in which serial data is read regardless of the data (device addresses) set to the plurality of device address selection terminals (DA0 to DA5).

デバイス制御モードにより、LEDドライバ280のデバイスアドレスを設定する場合には、図50中の「Bit0」~「Bit5」に規定されたデータ「a0」~「a5」がそれぞれデバイスアドレス選択端子(DA0)~デバイスアドレス選択端子(DA5)にセットされる。なお、図50中の「Bit0」~「Bit5」に規定されたデータ「a0」~「a5」は、LEDドライバ280のデバイスアドレスに応じて変化する。また、図50中の「Bit6」に規定されたデータから、現在設定されているアドレス設定モードがバス制御モード及びデバイス制御モードのいずれであるかを判別することができる。 When setting the device address of the LED driver 280 in the device control mode, data "a0" to "a5" specified in "Bit0" to "Bit5" in FIG. 50 are respectively set as device address selection terminals (DA0). - Set to device address selection terminal (DA5). Note that data “a0” to “a5” defined in “Bit0” to “Bit5” in FIG. 50 change depending on the device address of the LED driver 280. Furthermore, it can be determined from the data specified in "Bit 6" in FIG. 50 whether the currently set address setting mode is the bus control mode or the device control mode.

また、エラーフラグ出力端子(XERR)は、異常検知時にエラーフラグ値「1」が出力される端子である。エラーフラグ出力端子(XERR)からのエラーフラグの出力動作は、異常検知期間のみで行われ、エラーフラグ値「1」が出力された場合には、LEDドライバ280は自動復帰する。 Further, the error flag output terminal (XERR) is a terminal to which an error flag value "1" is output when an abnormality is detected. The operation of outputting the error flag from the error flag output terminal (XERR) is performed only during the abnormality detection period, and when the error flag value "1" is output, the LED driver 280 automatically returns.

なお、エラーフラグ出力端子(XERR)から出力されたエラーフラグ値「1」はレジスタに格納される。また、エラーフラグ出力端子(XERR)からエラーフラグ値「1」が出力されている間、LEDドライバ280のレジスタはラッチされる(状態を保持する)。そして、レジスタがリード可能になると、エラーが解除され、エラーフラグ出力端子(XERR)から「0」がレジスタに出力される。 Note that the error flag value "1" output from the error flag output terminal (XERR) is stored in the register. Further, while the error flag value "1" is output from the error flag output terminal (XERR), the register of the LED driver 280 is latched (maintains the state). Then, when the register becomes readable, the error is canceled and "0" is output from the error flag output terminal (XERR) to the register.

ポート群280eは、複数のポート(図48に示す例では48個)で構成され、各ポートには1つのLED281が接続される。また、図48中のポート「OUTR*」(「*」は0~15)には、赤色成分のLED281が接続され、ポート「OUTG*」には、緑色成分のLED281が接続され、ポート「OUTB*」には、青色成分のLED281が接続される。 The port group 280e is composed of a plurality of ports (48 ports in the example shown in FIG. 48), and one LED 281 is connected to each port. In addition, a red component LED 281 is connected to the port "OUTR*" ("*" is 0 to 15) in FIG. 48, a green component LED 281 is connected to the port "OUTG*", and the port "OUTR *” is connected to a blue component LED 281.

本実施形態では、互いに隣り合うポート「OUTR*」、「OUTG*」及び「OUTB*」にそれぞれ接続された赤色成分のLED281、緑色成分のLED281及び青色成分のLED281により一つの色を発光させる構成にする。なお、本発明は、これに限定されず、LEDドライバ280のポートに接続されるLEDの種別として、3原色の各色成分のLED281を用いて一つの色を発光するようなLED種別以外にも、単色発光専用のLEDを別途、設けてもよい。 In this embodiment, a configuration is adopted in which one color is emitted by a red component LED 281, a green component LED 281, and a blue component LED 281 connected to mutually adjacent ports "OUTR*", "OUTG*", and "OUTB*", respectively. Make it. Note that the present invention is not limited to this, and the types of LEDs connected to the ports of the LED driver 280 include, in addition to the type of LED that emits one color using the LEDs 281 of each of the three primary color components. A separate LED dedicated to monochromatic light emission may be provided.

ここで、図51に、LED281が接続される物理系統(SPIチャンネル)と、LEDドライバ280のデバイスアドレスと、LEDドライバ280の出力端子との関係をまとめた表を示す。なお、図51に示す例は、物理系統として、2つの物理系統(物理系統0及び物理系統1)を用い、各物理系統に接続されたLEDドライバ280の個数を16個とし、各LEDドライバ280に接続されたLED281の個数を48個とした場合の構成例である。 Here, FIG. 51 shows a table summarizing the relationship between the physical system (SPI channel) to which the LED 281 is connected, the device address of the LED driver 280, and the output terminal of the LED driver 280. Note that in the example shown in FIG. 51, two physical systems (physical system 0 and physical system 1) are used as physical systems, the number of LED drivers 280 connected to each physical system is 16, and each LED driver 280 This is a configuration example in which the number of LEDs 281 connected to is 48.

[LEDデータ]
次に、図52を参照しながら、音声・LED制御回路220からLEDドライバ280(LED281)に出力されるLEDデータ(ポート毎にセットされるLEDデータ)の構成について説明する。なお、図52は、LEDデータのフォーマット(データ型)を示す図である。
[LED data]
Next, with reference to FIG. 52, the configuration of LED data (LED data set for each port) output from the audio/LED control circuit 220 to the LED driver 280 (LED 281) will be described. Note that FIG. 52 is a diagram showing the format (data type) of LED data.

LEDデータは、再生時間(点灯時間)、赤色成分の輝度データ(発光データ)、緑色成分の輝度データ及び青色成分の輝度データを含み、ポート毎にセットされる。なお、LEDデータは、CGROM206に格納される。また、再生時間のデータ長(バイト数)は2バイトであり、各色成分の輝度データのデータ長は1バイトである。 The LED data includes playback time (lighting time), red component brightness data (light emission data), green component brightness data, and blue component brightness data, and is set for each port. Note that the LED data is stored in the CGROM 206. Further, the data length (number of bytes) of the playback time is 2 bytes, and the data length of the luminance data of each color component is 1 byte.

なお、図52中に示す例では、LEDデータに、1バイトの「アライメント」と称するデータ領域も設けられるが、これは、LEDデータのデータ長(バイト数)を偶数バイトにするために設けられた調整領域である。 In the example shown in FIG. 52, a 1-byte data area called "alignment" is also provided in the LED data, but this is provided to make the data length (number of bytes) of the LED data an even number of bytes. This is the adjustment area.

再生時間(点灯時間)の欄に規定される値は、時間の値ではなく、音声・LED制御回路220からLEDドライバ280へのLEDデータの送信処理の周期(約4msec)、すなわち、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期を「1」としたときの値である。例えば、再生時間(点灯時間)に「12」がセットされている場合には、LEDの実際の点灯時間は約48msec(約4msec×12)となる。また、LEDデータ内の再生時間(点灯時間)に「0」がセットされている場合には、LEDデータの出力終了(所定のLEDアニメーションの終了)を意味し、該LEDデータが対応するLED281に出力されると、一連のLEDアニメーションによる演出動作が終了する。 The value specified in the playback time (lighting time) column is not a time value, but the cycle (approximately 4 msec) of the LED data transmission process from the audio/LED control circuit 220 to the LED driver 280, that is, the audio/LED This is a value when the cycle of interrupt processing for the LED driver 280 of the control circuit 220 is set to "1". For example, when the playback time (lighting time) is set to "12", the actual lighting time of the LED is approximately 48 msec (approximately 4 msec x 12). In addition, when the playback time (lighting time) in the LED data is set to "0", it means the end of the output of the LED data (the end of the predetermined LED animation), and the LED data corresponds to the corresponding LED 281. Once output, the series of LED animation effects ends.

なお、LEDデータ内における再生時間(点灯時間)の規定手法は、図52に示す例に限定されず、再生時間(点灯時間)の時間値を規定してもよい。この場合にも、音声・LED制御回路220のLEDドライバ280に対する割込処理の周期(約4msec)の整数倍の値がLEDデータ内に規定される。なお、計算不具合等により、LEDデータ内の再生時間(点灯時間)の欄に、割込処理の周期(約4msec)の整数倍以外の値が規定された場合には、周期(約4msec)の整数倍の値を超えた分が切り捨てられる。例えば、割込処理の周期が4msecであり、再生時間(点灯時間)の欄に47msecが規定された場合には、再生時間(点灯時間)の欄の値が44msecに書き換えられる。 Note that the method for defining the playback time (lighting time) in the LED data is not limited to the example shown in FIG. 52, and the time value of the playback time (lighting time) may be defined. In this case as well, a value that is an integral multiple of the interrupt processing cycle (approximately 4 msec) for the LED driver 280 of the audio/LED control circuit 220 is defined in the LED data. In addition, if a value other than an integral multiple of the interrupt processing cycle (approximately 4 msec) is specified in the playback time (lighting time) column of the LED data due to a calculation error, the period (approximately 4 msec) The amount exceeding the integral multiple is truncated. For example, if the cycle of interrupt processing is 4 msec and 47 msec is specified in the playback time (lighting time) column, the value in the playback time (lighting time) column is rewritten to 44 msec.

各色成分の輝度データには、「0」(消灯)~「255」の範囲内の整数値がセットされる。なお、本実施形態のように、LEDデータに、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データを含ませることにより、赤色LED、青色LED及び緑色LEDの3つでフルカラー発光させる場合だけでなく、赤色LED、青色LED及び緑色LEDのそれぞれを単色LEDとして使用する場合にも対応することができる。 The luminance data of each color component is set to an integer value within the range of "0" (light off) to "255". Note that, as in this embodiment, by including luminance data of a red component, luminance data of a green component, and luminance data of a blue component in the LED data, full-color light emission is achieved with the three LEDs: red LED, blue LED, and green LED. In addition to the case where each of the red LED, blue LED, and green LED is used as a single color LED, it is possible to cope with the case where each of the red LED, blue LED, and green LED is used as a single color LED.

また、輝度データ「244」及び「255」はそれぞれ16進数(HEX)で「0xFF」及び「0xFE」である。赤色、緑色、青色成分の各輝度データが「0xFE」であるときには、LED281は白色点灯する。赤色、緑色、青色成分の各輝度データが「0xFF」であるときには、該輝度データは「透明定義」の輝度データであり、「透明定義」の点灯態様は、後述のLEDデータの生成(合成)手法において説明する。また、赤色、緑色、青色成分の各輝度データが「0」であるときには、LED281は消灯するので、これらの輝度データを「消灯データ」と称する。 Furthermore, the luminance data “244” and “255” are “0xFF” and “0xFE” in hexadecimal (HEX), respectively. When each of the brightness data of the red, green, and blue components is "0xFE", the LED 281 lights up in white. When each brightness data of red, green, and blue components is "0xFF", the brightness data is "transparent definition" brightness data, and the lighting mode of "transparent definition" is determined by the generation (synthesis) of LED data, which will be described later. This will be explained in the method. Further, when each of the brightness data of the red, green, and blue components is "0", the LED 281 is turned off, so these brightness data are referred to as "lights-off data".

ここで、図53を参照しながら、スタティックLEDに対するLEDデータの出力制御処理の一例を説明する。なお、図53に示す例では、一つのLEDドライバ280に赤色LED、青色LED及び緑色LEDがそれぞれ1個ずつ接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色の輝度データ、緑色の輝度データ及び青色の輝度データのそれぞれを「0xFE」とする例を説明する。なお、このLEDデータでは、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。 Here, an example of an LED data output control process for static LEDs will be described with reference to FIG. 53. Note that in the example shown in FIG. 53, one red LED, one blue LED, and one green LED are connected to one LED driver 280. In addition, in this example, the playback time (lighting time) in the LED data is set to "12" (approximately 48 msec), and each of the red brightness data, green brightness data, and blue brightness data is set to "0xFE". Explain. Note that in this LED data, white lighting is performed using three LEDs: a red LED, a blue LED, and a green LED.

上述したLEDデータがLEDドライバ280に入力されると、LEDドライバ280は、後述の制御部位の情報(各ポートのポート情報)を参照して、LEDデータの中から接続されたLED281の種別に対応する輝度データを参照し、該輝度データに対応する駆動信号をLED281に出力する。それゆえ、図53に示す例では、ポート0に接続された赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、この際、ポート1に接続された青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、この際、ポート2に接続された緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。 When the above-mentioned LED data is input to the LED driver 280, the LED driver 280 refers to the control part information (port information of each port) described later and determines the type of the connected LED 281 from among the LED data. The LED 281 outputs a drive signal corresponding to the brightness data to the LED 281. Therefore, in the example shown in FIG. 53, only the red luminance data "0xFE" in the LED data is output to the red LED connected to port 0, and the red LED corresponds to the red luminance data "0xFE". It lights up for about 48 msec at the same brightness. Also, at this time, only the blue luminance data "0xFE" in the LED data is output to the blue LED connected to port 1, and the blue LED has a luminance of approximately 48 msec corresponding to the blue luminance data "0xFE". Lights up for a while. Furthermore, at this time, only the green brightness data "0xFE" in the LED data is output to the green LED connected to port 2, and the green LED has a brightness of about 48 msec corresponding to the green brightness data "0xFE". Lights up for a while.

なお、図53に示す例において、消灯動作を行う場合には、各色の輝度データに「0」がセットされる。 Note that in the example shown in FIG. 53, when performing a light-off operation, "0" is set to the luminance data of each color.

上述のように、本実施形態では、LEDドライバ280に対して出力されるLEDデータは、各色(赤、青、緑)成分の輝度値を少なくとも含み、発光態様を特定可能なデータ形態を有する。そして、LEDドライバ280からそれに接続された複数のLED281にLEDデータが出力されると、各LED281には、LEDデータ内の自身の発光色に対応する色成分の輝度データが出力される(各LED281において、LEDデータ内の対応する色成分の輝度データのみが参照される)。 As described above, in this embodiment, the LED data output to the LED driver 280 includes at least the luminance value of each color (red, blue, green) component, and has a data format that allows the light emission mode to be specified. Then, when LED data is output from the LED driver 280 to the plurality of LEDs 281 connected to it, each LED 281 outputs luminance data of a color component corresponding to its own emitted light color in the LED data (each LED 281 (in which only the luminance data of the corresponding color component in the LED data is referenced).

このような構成のLEDデータを用いて、一つのLEDドライバ280により複数のLED281を発光制御した場合、複数のLEDが互いに異なる発光色のLED281であっても、各LED281の輝度値(データ)を把握することが容易になるので、複数のLED281による発光色の合成処理が容易になる。また、この際の発光色の合成にかかる処理を、LEDデータがセットされたLEDドライバ280により実行することも可能になるので、複雑なLED発光制御も容易に実行可能となり、LED281を用いたより高度な演出制御(LEDアニメーション制御)を容易に実行することができる。 When controlling the light emission of a plurality of LEDs 281 by one LED driver 280 using LED data with such a configuration, even if the plurality of LEDs have different emission colors, the brightness value (data) of each LED 281 can be controlled. Since it becomes easier to understand, the process of combining the colors emitted by the plurality of LEDs 281 becomes easier. In addition, since the processing related to combining the emitted light colors at this time can be executed by the LED driver 280 in which the LED data is set, complex LED light emission control can be easily executed, and even more sophisticated control using the LED 281 can be performed. Effect control (LED animation control) can be easily performed.

また、本実施形態では、LEDドライバ280に対して出力されるLEDデータの構成は、LEDドライバ280に接続されたLED281の種別に関係なく同じである。それゆえ、所定のLEDドライバ280における発光態様(発光色)と同じ発光態様を行う他のLEDドライバ280に対して、所定のLEDドライバ280で用いるLEDデータを他のLEDドライバ280でも用いる(LEDデータを共通化する)ことができる。この場合、LEDデータを共通化することができるとともに、LED281の点灯動作に関する処理も共通化することができる。 Furthermore, in this embodiment, the configuration of the LED data output to the LED driver 280 is the same regardless of the type of LED 281 connected to the LED driver 280. Therefore, for other LED drivers 280 that perform the same light emission mode (emission color) as the predetermined LED driver 280, the LED data used in the predetermined LED driver 280 is also used in the other LED driver 280 (LED data can be made common). In this case, the LED data can be shared, and the processing related to the lighting operation of the LED 281 can also be shared.

このようなLEDデータ及び点灯動作処理の共通化という効果は、1つのLEDドライバ280に接続された赤色LED、緑色LED及び青色LEDを用いてフルカラー点灯を行う場合、すなわち、各色の発光配分が重要なパラメータとなるLED発光制御を実行する場合において、特に顕著になる。それゆえ、本実施形態では、フルカラーLEDの発光制御もまた容易に実行することができる。 The effect of sharing LED data and lighting operation processing is that when full-color lighting is performed using red LEDs, green LEDs, and blue LEDs connected to one LED driver 280, in other words, the distribution of light emission for each color is important. This is particularly noticeable when performing LED light emission control that requires a large number of parameters. Therefore, in this embodiment, full-color LED light emission control can also be easily executed.

なお、本明細書でいう、「LEDデータ(駆動データ)の形式」は、上述した複数種の色成分の輝度データ及び点灯時間に関するデータからなるデータフォーマットに限定されない。例えば、輝度データのデータフォーマットには、輝度データを生成する時に使用されるデータフォーマット、CGROM206内に格納される時のデータフォーマット等が含まれる。また、CGROM206内に格納されている輝度データが、圧縮処理やファイル形式の変換処理などによりデータフォーマットの形式を有していない変数、変数の群又はデータである場合においても、プログラム上で、該変数、変数の群(構造体)又はデータの使用方法として、それらを輝度データの一群として使用している場合には、該変数、変数の群(構造体)又はデータを輝度データのデータフォーマットとして認識することができる。それゆえ、本明細書でいう、「LEDデータ(駆動データ)の形式」とは、これらの輝度データのデータフォーマットを含む意味である。 Note that the "format of LED data (drive data)" referred to in this specification is not limited to the data format consisting of the luminance data of the plurality of color components described above and data regarding lighting time. For example, the data format of the brightness data includes a data format used when generating the brightness data, a data format when stored in the CGROM 206, and the like. Furthermore, even if the brightness data stored in the CGROM 206 is a variable, a group of variables, or data that does not have a data format due to compression processing or file format conversion processing, the program When a variable, group of variables (structure), or data is used as a group of luminance data, the variable, group of variables (structure), or data is used as the data format of luminance data. can be recognized. Therefore, the term "format of LED data (drive data)" as used herein includes the data format of these luminance data.

[LEDデータの生成(合成)手法]
次に、音声・LED制御回路220で行われるLEDデータの生成(合成)処理の手法について説明する。本実施形態では、音声・LED制御回路220は、CGROM206から読み出した所定のLEDデータをそのままLEDドライバ280(ポート)に出力することもできるが、CGROM206から複数のLEDデータを読み出し、それらのLEDデータを合成して対応するポートに出力する機能も備える。
[LED data generation (synthesis) method]
Next, a method of generating (synthesizing) LED data performed by the audio/LED control circuit 220 will be described. In this embodiment, the audio/LED control circuit 220 can output predetermined LED data read from the CGROM 206 as is to the LED driver 280 (port), but it is also possible to read a plurality of LED data from the CGROM 206 and output those LED data. It also has a function to synthesize and output to the corresponding port.

この機能を実現するために、音声・LED制御回路220には、複数のLEDデータのそれぞれを読み出して各種処理を施すための複数のチャンネル(系統)がポート毎に設けられる。具体的には、音声・LED制御回路220において、LEDデータをセット可能な8つのチャンネル(第1チャンネル~第8チャンネル)がポート毎に設けられる。 In order to realize this function, the audio/LED control circuit 220 is provided with a plurality of channels (systems) for each port to read each of the plurality of LED data and perform various processing. Specifically, in the audio/LED control circuit 220, eight channels (first channel to eighth channel) in which LED data can be set are provided for each port.

そして、本実施形態では、チャンネル毎にLEDデータの実行優先順位が予め決められており、複数のチャンネルにLEDデータがセットされている場合には、その実行優先順位に従って(基づいて、応じて、又は、対応して)、LEDドライバ280内のポートにセットされるLEDデータが決定される。なお、この実行優先順位に基づくLEDデータの決定(選択)処理は、音声・LED制御回路220により行われる。それゆえ、音声・LED制御回路220は、複数のチャンネル(系統)の中から所定のチャンネルに設定されたLEDデータを出力データとして選択する手段(選択手段)も兼ねる。 In this embodiment, the execution priority of LED data is determined in advance for each channel, and when LED data is set in multiple channels, according to the execution priority (based on, or correspondingly), the LED data to be set to the port within the LED driver 280 is determined. Note that the LED data determination (selection) process based on this execution priority is performed by the audio/LED control circuit 220. Therefore, the audio/LED control circuit 220 also serves as means (selection means) for selecting LED data set to a predetermined channel from among a plurality of channels (systems) as output data.

また、本実施形態では、第1チャンネルが最もLEDデータの実行優先順位が低いチャンネルとし、チャンネル番号の増加とともに実行優先順位が高くなるようにLEDデータの実行優先順位が設定されている。それゆえ、本実施形態では、第8チャンネルが実行優先順位の最も高いチャンネルとなる。また、本実施形態では、第8チャンネルは、エラー発生時専用のチャンネルに設定される。なお、本明細書でいうチャンネル毎に設定される「LEDデータの実行優先順位」とは、LEDデータ(駆動データ)の出力、使用、設定、セット、ロードなどを行う際の優先順位である。 Furthermore, in this embodiment, the execution priority of the LED data is set such that the first channel is the channel with the lowest execution priority of LED data, and the execution priority increases as the channel number increases. Therefore, in this embodiment, the eighth channel is the channel with the highest execution priority. Furthermore, in this embodiment, the eighth channel is set as a channel exclusively used when an error occurs. Note that the "LED data execution priority order" set for each channel in this specification refers to the priority order when outputting, using, setting, setting, loading, etc. the LED data (drive data).

例えば、LEDドライバ280内の所定のポートに対して、第2、第4及び第6チャンネルにそれぞれLEDデータ(輝度データ)がセットされている場合には、これらのチャンネルのうち、実行優先順位の最も高い第6チャンネルのLEDデータが合成結果として音声・LED制御回路220からLEDドライバ280内の所定のポートに出力(セット)される。 For example, if LED data (brightness data) is set in the second, fourth, and sixth channels for a predetermined port in the LED driver 280, the execution priority of these channels is The LED data of the sixth channel, which is the highest, is output (set) from the audio/LED control circuit 220 to a predetermined port in the LED driver 280 as a synthesis result.

なお、チャンネルに読み出されたLEDデータは、後述のデータテーブル情報とともに、チャンネルの登録バッファ(記憶手段)に格納される。具体的には、まず、ホスト制御回路210から音声・LED制御回路220にランプリクエスト(LED制御リクエスト)が入力されると、音声・LED制御回路220は、該ランプリクエストに基づいて、CGROM206に格納されたデータテーブル情報及びそれに対応付けられたLEDデータを取得する。データテーブル情報には、読み出したLEDデータをセットするチャンネルの情報が含まれており、音声・LED制御回路220は、このデータテーブル情報で指定されたチャンネルの登録バッファに、読み出したLEDデータ及びデータテーブル情報を上書きして格納する。ただし、読み出されたLEDデータを登録バッファに格納(上書き)する際には、チャンネルに設定されたLEDデータの実行優先順位に基づいて、LEDデータを登録バッファに上書きするか否かの判断が行われる。なお、データテーブル情報の内容については、後で詳述する。 Note that the LED data read to the channel is stored in a registration buffer (storage means) of the channel together with data table information described below. Specifically, first, when a lamp request (LED control request) is input from the host control circuit 210 to the audio/LED control circuit 220, the audio/LED control circuit 220 stores data in the CGROM 206 based on the lamp request. The data table information and the LED data associated therewith are acquired. The data table information includes information on the channel to which the read LED data is set, and the audio/LED control circuit 220 stores the read LED data and data in the registration buffer of the channel specified by this data table information. Overwrite table information and store. However, when storing (overwriting) the read LED data in the registration buffer, it is determined whether or not to overwrite the LED data in the registration buffer based on the execution priority of the LED data set for the channel. It will be done. Note that the contents of the data table information will be detailed later.

本実施形態では、登録バッファに読み出したLEDデータ及びデータテーブル情報を上書きして格納する例を説明したが、後述の図56に示すようなLEDデータ及びデータテーブル情報を指定可能な情報(発光制御情報に対応する情報)を登録バッファに上書きして格納する構成にしてもよい。この場合には、LEDデータ及びデータテーブル情報を登録バッファとは異なる記憶領域(物理的に同じ記憶媒体の中で領域的に該記憶領域と登録バッファとが分けられている場合)から取得するように制御してもよいし、また、登録バッファに格納された情報に基づいて、物理的に異なる記憶媒体の記憶領域からLEDデータ及びデータテーブル情報を取得するように制御してもよい。 In this embodiment, an example has been described in which read LED data and data table information are overwritten and stored in the registration buffer, but information (emission control The configuration may be such that the information corresponding to the information) is overwritten and stored in the registration buffer. In this case, the LED data and data table information should be acquired from a storage area different from the registration buffer (if the storage area and the registration buffer are separated in terms of area within the same physical storage medium). Alternatively, the LED data and data table information may be controlled to be acquired from storage areas of physically different storage media based on the information stored in the registration buffer.

なお、「発光制御情報に対応する情報」は、後述の図56に示すLED制御IDを含む情報(発光制御情報を特定する情報)に限定されず、発光制御情報に関する情報であれば任意の情報を採用することができる。それゆえ、本実施形態の構成のように、発光制御情報に対応する情報として、発光制御情報そのもの(LEDデータ及びデータテーブル情報)を採用してもよい。 Note that "information corresponding to light emission control information" is not limited to information including an LED control ID (information that specifies light emission control information) shown in FIG. can be adopted. Therefore, as in the configuration of this embodiment, the light emission control information itself (LED data and data table information) may be employed as the information corresponding to the light emission control information.

また、ここで、「透明定義」のLEDデータ(輝度データ)がセットされている場合の点灯態様を説明する。例えば、第4チャンネルに赤点灯を行うLEDデータ(輝度データ)が設定され、且つ、第6チャンネルに「透明定義」のLEDデータ(輝度データ)が設定されている場合には、第4チャンネルの赤点灯を行うLEDデータが出力される。すなわち、複数のチャンネルにLEDデータが設定されている場合に、実行優先順位の低いチャンネルのLEDデータを優先して出力したい場合には、「透明定義」のLEDデータを実行優先順位の高いチャンネルに設定する。なお、第4チャンネルに赤点灯を行うLEDデータが設定され、且つ、第6チャンネルに「消灯データ」が設定されている場合には、実行優先順位の高い第6チャンネルの「消灯データ」が優先して出力され、LED281は点灯しない。なお、例えば、第2チャンネル、第4チャンネル及び第6チャンネルにのみLEDデータがセットされ、且つ、セットされているLEDデータが全て「透明定義」のLEDデータである場合にもまた、LED281は発光しない。 Also, here, a lighting mode when "transparent definition" LED data (luminance data) is set will be explained. For example, if LED data (brightness data) for lighting in red is set in the 4th channel, and "transparent definition" LED data (brightness data) is set in the 6th channel, the 4th channel's LED data for lighting in red is output. In other words, when LED data is set for multiple channels, if you want to give priority to outputting the LED data of a channel with a low execution priority, set the LED data of "transparent definition" to a channel with a high execution priority. Set. Furthermore, if LED data that lights up in red is set in the 4th channel, and "lights off data" is set in the 6th channel, the "lights off data" of the 6th channel, which has a higher execution priority, takes priority. is output, and the LED 281 does not light up. Note that, for example, if LED data is set only in the second channel, fourth channel, and sixth channel, and all of the set LED data is "transparent definition" LED data, the LED 281 will not emit light. do not.

また、本実施形態では、最も実行優先順位の低いチャンネルには「透明定義」のLEDデータが設定されない構成とするが、本発明はこれに限定されず、最も実行優先順位の低いチャンネルに「透明定義」のLEDデータを設定してもよい。 Furthermore, in this embodiment, the channel with the lowest execution priority is configured such that "transparent definition" LED data is not set, but the present invention is not limited to this, and the channel with the lowest execution priority is not set with "transparent definition" LED data. Definition" LED data may be set.

さらに、「消灯データ」及び「透明定義」のデータを同一に扱い、両データを、「消灯データ」又は「透明定義」のデータとして扱ってもよい。その場合には、LEDデータの構成を任意に変更し、各チャンネルで制御可能なLEDが予め重複しないようにするなど、LED制御を行う上での設定を適宜変更する。このような構成を採用した場合、例えば、「消灯データ」及び「透明定義」のデータの一方のデータしか取り扱わない遊技機においても対応可能になる。 Furthermore, "lights-off data" and "transparent definition" data may be treated as the same, and both data may be treated as "lights-off data" or "transparent definition" data. In that case, the settings for controlling the LEDs are changed as appropriate, such as by arbitrarily changing the configuration of the LED data and preventing the LEDs that can be controlled by each channel from duplicating in advance. If such a configuration is adopted, it becomes possible to handle, for example, a gaming machine that handles only one of "lights-off data" and "transparent definition" data.

なお、本実施形態では、「チャンネル」(系統)とは、シーケンサーチャンネルのことを示し、シーケンサーチャンネルが変数やレジスタに値を設定するというような表現が可能である。しかしながら、本発明はこれに限定されず、「チャンネル」は、例えば、単にシーケンサーの数を示すものであってもよいし、シーケンサーを含む再生手段(自動再生機能)であってもよい。また、ストップチャンネル(指定される音声再生をストップするチャンネル)などが「チャンネル」に含まれていてもよい。さらに、「チャンネル」は、表示装置13で表示されるアニメーションやLEDアニメーション、音声の再生の実行(開始、停止、終了、中断などを含む)可能な再生機能の総称であり、また、再生機能において同時に再生可能なデータ数(アニメーション数)を表すための単位(8チャンネルと言えば、同時に8つのデータを再生可能)でもある。 Note that in this embodiment, a "channel" (system) refers to a sequencer channel, and can be expressed as a sequencer channel setting a value in a variable or register. However, the present invention is not limited thereto, and the "channel" may simply indicate the number of sequencers, or may be a playback means (automatic playback function) including a sequencer, for example. Furthermore, a "channel" may include a stop channel (a channel for stopping specified audio reproduction). Furthermore, "channel" is a general term for a playback function that can execute animations displayed on the display device 13, LED animations, and audio playback (including starting, stopping, ending, interrupting, etc.), and also refers to It is also a unit for expressing the number of data (number of animations) that can be played at the same time (eight channels means that eight pieces of data can be played at the same time).

[LEDアニメーションの生成手法]
本実施形態のパチンコ遊技機1では、上述のように、ランプ群18に、複数のLED281が含まれる。そして、決定された演出内容に応じて、音声・LED制御回路220は、複数のLED281を様々なパターンで点灯/消灯させて所定の演出(LEDアニメーション)を行う。それゆえ、本実施形態では、LEDアニメーションが決まれば、その演出に必要な各種LEDデータが指定される。
[LED animation generation method]
In the pachinko gaming machine 1 of this embodiment, as described above, the lamp group 18 includes a plurality of LEDs 281. Then, depending on the determined content of the performance, the audio/LED control circuit 220 performs a predetermined performance (LED animation) by lighting/extinguishing the plurality of LEDs 281 in various patterns. Therefore, in this embodiment, once the LED animation is determined, various LED data necessary for its presentation are specified.

また、本実施形態では、複数のLED281を連動させて所定のLEDアニメーションによる演出を行うので、所定のLEDアニメーションに関与する複数のLED281の点灯/消灯動作を一括して管理及び制御する。以下では、音声・LED制御回路220によりLEDアニメーションを実行するために、発光動作を一括して管理及び制御するポート群(LED群)を「制御部位」という。 Furthermore, in this embodiment, since a plurality of LEDs 281 are linked to produce a predetermined LED animation effect, the lighting/extinguishing operations of the plurality of LEDs 281 involved in the predetermined LED animation are collectively managed and controlled. Hereinafter, a port group (LED group) that collectively manages and controls the light emitting operation in order to execute the LED animation by the audio/LED control circuit 220 will be referred to as a "control unit."

本実施形態では、上述のように、音声・LED制御回路220には、LED281(ポート)毎にLEDデータがセット可能な8つのチャンネル(第1チャンネル~第8チャンネル)が設けられているので、制御部位もチャンネル毎に設定される。そして、音声・LED制御回路220によりLEDアニメーションを実行する際には、各チャンネルの制御部位のLEDデータをチャンネル間で合成したデータがLEDアニメーションのデータとして出力される。なお、制御部位は、チャンネル間で互いに同じであってもよいし、チャンネル毎に異なっていてもよい。 In this embodiment, as described above, the audio/LED control circuit 220 is provided with eight channels (1st channel to 8th channel) in which LED data can be set for each LED 281 (port). Control parts are also set for each channel. When the audio/LED control circuit 220 executes the LED animation, data obtained by combining the LED data of the control parts of each channel between channels is output as the LED animation data. Note that the control portion may be the same between channels or may be different for each channel.

また、音声・LED制御回路220には、各チャンネルにおいて設定された制御部位におけるLED281の点灯/消灯動作を一括して管理及び制御するための、シーケンサー(駆動データ制御手段)が制御部位毎に設けられる。 In addition, the audio/LED control circuit 220 is provided with a sequencer (drive data control means) for each control section to collectively manage and control the lighting/extinguishing operations of the LEDs 281 in the control sections set for each channel. It will be done.

ここで、LEDアニメーションの生成例(LEDデータの合成例)を、図54~図57を参照しながら具体的に説明する。 Here, an example of generating an LED animation (an example of synthesizing LED data) will be specifically described with reference to FIGS. 54 to 57.

(1)生成例1
図54A及び図54Bは、制御部位の範囲がチャンネル間で互いに同じである場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図54A及び図54Bに示す例では、8つのLED281(第1LED~第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図54A及び図54Bに示す例では、8つのチャンネルのうち、第6チャンネル~第8チャンネルにLEDデータがセットされる例を説明する。
(1) Generation example 1
FIGS. 54A and 54B are diagrams illustrating an overview of LED animation generation and output operations when the range of control parts is the same between channels. Note that in the example shown in FIGS. 54A and 54B, an example will be described in which a predetermined LED animation is executed using eight LEDs 281 (first to eighth LEDs). Furthermore, in the example shown in FIGS. 54A and 54B, an example will be described in which LED data is set in the 6th channel to the 8th channel among the 8 channels.

さらに、図54A及び図54Bに示す例では、第6チャンネル~第8チャンネルのそれぞれにおいて、全てのLED281(第1LED~第8LED)が制御部位として設定されている例を説明する。このような場合には、第6チャンネル~第8チャンネルの各LED281にそれぞれ所定のLEDデータがセットされる。 Further, in the example shown in FIGS. 54A and 54B, an example will be described in which all the LEDs 281 (first to eighth LEDs) are set as control parts in each of the sixth to eighth channels. In such a case, predetermined LED data is set to each of the LEDs 281 of the sixth to eighth channels.

具体的には、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。また、第7チャンネルでは、第1LED~第5LEDに「緑色」点灯のLEDデータがセットされ、それ以外のLED281には「データ無し」(消灯データ)がセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。 Specifically, in the eighth channel, "red" lighting LED data is set for the first and third LEDs, and "no data" (unlit data) is set for the other LEDs 281. Furthermore, in the seventh channel, LED data of "green" lighting is set for the first to fifth LEDs, and "no data" (unlit data) is set for the other LEDs 281. In the sixth channel, "blue" lighting LED data is set for all the LEDs 281.

図54Aに示す例において、第6チャンネル~第8チャンネルのLEDデータを合成すると、制御部位(全LED)内の各LED281には、最も実行優先順位の高い第8チャンネルのLEDデータが合成結果としてセットされる。それゆえ、この例では、図54Bに示すように、第8チャンネルに格納されているLED281の点灯パターンと同じパターンが合成後のLEDアニメーションとして出力される。 In the example shown in FIG. 54A, when the LED data of the 6th channel to the 8th channel are synthesized, the LED data of the 8th channel with the highest execution priority is displayed as the synthesis result for each LED 281 in the control part (all LEDs). Set. Therefore, in this example, as shown in FIG. 54B, the same pattern as the lighting pattern of the LED 281 stored in the eighth channel is output as the combined LED animation.

(2)生成例2
図55A及び図55Bは、制御部位の範囲がチャンネル間で互いに異なる場合のLEDアニメーションの生成及び出力動作の概要を示す図である。なお、図55A及び図55Bに示す例では、生成例1と同様に、8つのLED281(第1LED~第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、図55A及び図55Bに示す例では、生成例1と同様に、8つのチャンネルのうち、第6チャンネル~第8チャンネルにLEDデータがセットされる例を説明する。
(2) Generation example 2
FIGS. 55A and 55B are diagrams illustrating an overview of LED animation generation and output operations when the range of control parts differs between channels. Note that in the example shown in FIGS. 55A and 55B, similarly to the first generation example, an example will be described in which a predetermined LED animation is executed using eight LEDs 281 (first to eighth LEDs). Furthermore, in the example shown in FIGS. 55A and 55B, an example will be described in which LED data is set in the 6th channel to the 8th channel among the 8 channels, similar to the generation example 1.

さらに、図55A及び図55Bに示す例では、第8チャンネルの制御部位が第1LED~第3LEDに設定され、第7チャンネルの制御部位が第1LED~第5LEDに設定され、そして、第6チャンネルの制御部位は全てのLED281に設定されている例を説明する。 Furthermore, in the example shown in FIGS. 55A and 55B, the control parts of the 8th channel are set to the 1st to 3rd LEDs, the control parts of the 7th channel are set to the 1st to 5th LEDs, and the control parts of the 6th channel are set to the 1st to 5th LEDs. An example in which control parts are set to all LEDs 281 will be explained.

また、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、第2LEDには「データ無し」(消灯データ)がセットされる。第7チャンネルでは、第1LED~第5LEDに「緑色」点灯のLEDデータがセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。なお、第8及び第7チャンネルにおいて、制御部位に指定されていないLED281のポートにはLEDデータはセットされない。 Furthermore, in the eighth channel, LED data of "red" lighting is set for the first and third LEDs, and "no data" (unlit data) is set for the second LED. In the seventh channel, "green" lighting LED data is set for the first to fifth LEDs. In the sixth channel, "blue" lighting LED data is set for all the LEDs 281. Note that in the eighth and seventh channels, no LED data is set to the ports of the LEDs 281 that are not designated as control parts.

図55Aに示す例において、第6チャンネル~第8チャンネルのLEDデータを合成すると、第1LED~第3LEDでは、第6チャンネル~第8チャンネルのLEDデータが重複するが、実行優先順位の最も高い第8チャンネルのLEDデータが合成結果としてセットされる。第4LED及び第5LEDでは、第7チャンネル及び第6チャンネルのLEDデータが重複するが、実行優先順位の高い第7チャンネルのLEDデータが合成結果としてセットされる。また、第6LED~第8LEDでは、第6チャンネルにのみLEDデータがセットされているので、第6チャンネルのLEDデータが合成結果としてセットされる。 In the example shown in FIG. 55A, when the LED data of the 6th to 8th channels are combined, the LED data of the 6th to 8th channels overlap in the 1st to 3rd LEDs, but the Eight channels of LED data are set as a composite result. For the fourth LED and the fifth LED, the LED data of the seventh channel and the sixth channel overlap, but the LED data of the seventh channel having a higher execution priority is set as the synthesis result. Further, for the sixth to eighth LEDs, since LED data is set only in the sixth channel, the LED data of the sixth channel is set as the synthesis result.

それゆえ、合成後のLEDアニメーションにおける、第1LED~第3LEDの点灯パターンは、図55Bに示すように、第8チャンネルの第1LED~第3LEDの点灯パターンと同じになり、第4LED及び第5LEDの点灯パターンは、第7チャンネルの第4LED及び第5LEDの点灯パターンと同じになり、第6LED~第8LEDの点灯パターンは、第6チャンネルの第6LED~第8LEDの点灯パターンと同じになる。 Therefore, the lighting pattern of the first to third LEDs in the combined LED animation is the same as the lighting pattern of the first to third LEDs of the eighth channel, and the lighting pattern of the fourth and fifth LEDs is the same as the lighting pattern of the first to third LEDs of the eighth channel, as shown in FIG. The lighting pattern is the same as the lighting pattern of the 4th LED and the 5th LED of the 7th channel, and the lighting pattern of the 6th LED to the 8th LED is the same as the lighting pattern of the 6th LED to the 8th LED of the 6th channel.

(3)生成例3
LEDアニメーションの生成例3では、図56並びに図57A~図57Cを参照しながら、各チャンネルのLEDデータの上書き手順の一例を説明する。なお、図56は、各チャンネルと、各チャンネルにセットされているLEDデータ名(LED制御ID)との対応を示す図である。また、図57A~図57Cは、生成例3における各ポートのLEDデータの上書き手順のフローを示す図である。
(3) Generation example 3
In LED animation generation example 3, an example of the procedure for overwriting the LED data of each channel will be described with reference to FIG. 56 and FIGS. 57A to 57C. Note that FIG. 56 is a diagram showing the correspondence between each channel and the LED data name (LED control ID) set for each channel. Furthermore, FIGS. 57A to 57C are diagrams showing the flow of the procedure for overwriting the LED data of each port in generation example 3.

生成例3では、図57A~図57Cに示すように、ポートAに接続されたLED281、ポートBに接続されたLED281、ポートCに接続されたLED281、及び、ポートDに接続されたLED281が、矩形状に配列されているLED群の構成例を説明する。また、第1チャンネルの制御部位は全ポートとし、第3チャンネルの制御部位はポートA~ポートCとし、第6チャンネルの制御部位はポートAのみとする。そして、この例では、第1チャンネルに、LED281を「青色」点灯させるLEDデータ「LED_ID_B」がセットされ、第3チャンネルに、LED281を「赤色」点灯させるLEDデータ「LED_ID_R」がセットされ、第6チャンネルに、LED281を「黄色」点灯させるLEDデータ「LED_ID_G」がセットされる場合を考える。 In generation example 3, as shown in FIGS. 57A to 57C, the LED 281 connected to port A, the LED 281 connected to port B, the LED 281 connected to port C, and the LED 281 connected to port D are An example of the configuration of a group of LEDs arranged in a rectangular shape will be described. Furthermore, the control parts for the first channel are all ports, the control parts for the third channel are ports A to C, and the control part for the sixth channel is only port A. In this example, LED data "LED_ID_B" that lights the LED 281 "blue" is set in the first channel, LED data "LED_ID_R" that lights the LED 281 "red" is set in the third channel, and the sixth channel is set with LED data "LED_ID_R" that lights the LED 281 "red". Consider a case where LED data "LED_ID_G" that lights the LED 281 "yellow" is set in the channel.

このようなLEDデータを音声・LED制御回路220で合成して出力する際には、まず、音声・LED制御回路220は、図57Aに示すように、最も実行優先順位の低い第1チャンネルのLEDデータ「LED_ID_B」を全ポートにセットする。 When such LED data is synthesized and output by the audio/LED control circuit 220, the audio/LED control circuit 220 first selects the LED of the first channel, which has the lowest execution priority, as shown in FIG. 57A. Set data "LED_ID_B" to all ports.

次いで、音声・LED制御回路220は、図57Bに示すように、次に実行優先順位の低い(第1チャンネルより実行優先順位の高い)第3チャンネルのLEDデータ「LED_ID_R」をポートA~ポートCにセットする。この結果、ポートA~ポートCでは、LEDデータ「LED_ID_B」上に、LEDデータ「LED_ID_R」が上書きされる。 Next, as shown in FIG. 57B, the audio/LED control circuit 220 transmits the LED data "LED_ID_R" of the third channel having the next lowest execution priority (higher execution priority than the first channel) from port A to port C. Set to . As a result, in ports A to C, the LED data "LED_ID_B" is overwritten with the LED data "LED_ID_R".

そして、音声・LED制御回路220は、図57Cに示すように、次に実行優先順位の低い(第3チャンネルより実行優先順位の高い)第6チャンネルのLEDデータ「LED_ID_Y」をポートAにセットする。この結果、ポートAでは、LEDデータ「LED_ID_R」上に、LEDデータ「LED_ID_Y」が上書きされる。 Then, the audio/LED control circuit 220 sets the LED data "LED_ID_Y" of the sixth channel, which has the next lowest execution priority (higher execution priority than the third channel), to port A, as shown in FIG. 57C. . As a result, in port A, the LED data "LED_ID_R" is overwritten with the LED data "LED_ID_Y".

上述したLEDデータの上書き動作が終了すると、ポートAにはLEDデータ「LED_ID_Y」がセットされ、ポートB及びポートCにはLEDデータ「LED_ID_R」がセットされ、ポートDにはLEDデータ「LED_ID_B」がセットされる。その結果、ポートAのLED281が黄色点灯し、ポートB及びポートCのLED281が赤色点灯し、ポートDのLED281が青色点灯するLEDアニメーションが実行される。 When the above-mentioned LED data overwriting operation is completed, the LED data "LED_ID_Y" is set in port A, the LED data "LED_ID_R" is set in ports B and C, and the LED data "LED_ID_B" is set in port D. Set. As a result, an LED animation is executed in which the LED 281 of port A lights in yellow, the LEDs 281 in ports B and C light in red, and the LED 281 in port D lights in blue.

なお、LEDデータの上書き処理は、チャンネル間の実行優先順位に基づいて行われるので、LEDデータの上書き順序は、図57A~図57Cに示す例に限定されず、LEDデータの上書き順序は任意である。 Note that since the LED data overwriting process is performed based on the execution priority between channels, the LED data overwriting order is not limited to the examples shown in FIGS. 57A to 57C, and the LED data overwriting order can be arbitrary. be.

(4)生成例4
上述した生成例1~2によれば、チャンネル間の実行優先順位に基づいて合成されたLEDデータが、所定のポートに出力(セット)される。例えば、生成例1によれば、最も実行優先順位の高い第8チャンネルのLEDデータが合成結果としてセットされる。生成例2によれば、実行優先順位の高いチャンネルにおいて指定されている制御部位に対応するLEDが発光するように、複数のチャンネルのLEDデータが合成(上書き)される。つまり、予め定められた実行優先順位の高いチャンネルのLEDデータのみが出力される。それに対して、生成例4は、実行優先順位が最も高いチャンネルのLEDデータを再生するのではなく、複数のチャンネルのLEDデータを同時に使用するものである。
(4) Generation example 4
According to the generation examples 1 and 2 described above, the LED data synthesized based on the execution priority among channels is output (set) to a predetermined port. For example, according to generation example 1, the LED data of the eighth channel, which has the highest execution priority, is set as the synthesis result. According to generation example 2, LED data of a plurality of channels are combined (overwritten) so that an LED corresponding to a control part specified in a channel with a high execution priority emits light. In other words, only the LED data of a channel with a predetermined high execution priority is output. On the other hand, generation example 4 does not reproduce the LED data of the channel with the highest execution priority, but uses the LED data of a plurality of channels at the same time.

複数のチャンネルのLEDデータを同時に使用する形態としては、図58(a)に示すように混ぜて再生する形態、あるいは図58(b)に示すように、一方のチャンネルがブランクのデータである場合にブランクではないチャンネルのデータを再生する形態が挙げられる。なお、同時に使用する複数のチャンネルは予め定められているか、あるいはホスト制御回路210によって指定されるものとする。
具体的に、音声・LED制御回路220は、例えば、所定の1チャンネル(以下、チャンネル(1))には、メインボーカルのリズムに合わせた演出を行うLEDデータをセットし、他の1チャンネル(以下、チャンネル(2))には、ベースに合わせた演出を行うLEDデータをセットするものとする。例えば、図58(a)に示す例においては、LED1,3,5,7にチャンネル(1)が、LED2,4,6,8にチャンネル(2)に対応する。このため、LED1,3,5,7においては、メインボーカルのリズムに合わせた発光演出が行われ、LED2,4,6,8にチャンネル(2)においては、ベースに合わせた発光演出が行われる。
A mode in which the LED data of multiple channels is used simultaneously is a mode in which they are mixed and reproduced as shown in FIG. 58(a), or a mode in which one channel is blank data as shown in FIG. 58(b). Another example is a form in which data from a channel that is not blank is played back. It is assumed that a plurality of channels to be used simultaneously are predetermined or designated by the host control circuit 210.
Specifically, the audio/LED control circuit 220 sets, for example, one predetermined channel (hereinafter referred to as channel (1)) with LED data that performs a performance that matches the rhythm of the main vocal, and sets LED data that performs a performance that matches the rhythm of the main vocal, and sets LED data that performs a performance that matches the rhythm of the main vocal. Hereinafter, it is assumed that channel (2)) is set with LED data for producing a performance that matches the base. For example, in the example shown in FIG. 58(a), channel (1) corresponds to LEDs 1, 3, 5, and 7, and channel (2) corresponds to LEDs 2, 4, 6, and 8. For this reason, LEDs 1, 3, 5, and 7 perform a lighting effect that matches the rhythm of the main vocal, and LEDs 2, 4, 6, and 8, channel (2), perform a lighting effect that matches the bass. .

図58(b)は、生成例4における一方のチャンネルがブランクのデータである場合にブランクではないチャンネルのデータを再生する形態の一例を示すものである。図58(b)において、データがある場合には「〇」、データがない(ブランクである)場合は「×」で示されている。なお、図58(b)においては、データの有無を「〇」、「×」で示してあるが、実際にチャンネル及びポートにセットされるデータは、もっと複雑である。チャンネル(1)のLEDデータがブランク(輝度データが0)であり、チャンネル(2)のLEDデータがブランクではない時には、他方のLEDデータに基づいて出力データを生成する。チャンネル(1)及びチャンネル(2)がブランクでない場合(LEDデータがある場合)には、予め設定したチャンネルの優先順位に基づいて出力データを生成する。つまり、生成例1において、チャンネル(1)の方がチャンネル(2)よりも実行優先順位が高く、チャンネル(1)のLEDデータはブランクであり、チャンネル(2)のLEDデータはブランクではない場合には、ブランクが採用されるが、生成例4においては、ブランクではないチャンネル(2)のLEDデータが採用される。
これにより、例えば、ボーカルが始まる前の前奏部分においては、ベースに合わせた発光演出が行われ、ボーカルが始まった場合にはボーカルに合わせた発光演出が行われるとともにベースに合わせた発光演出も行われる。
FIG. 58(b) shows an example of a form in which data of a non-blank channel is reproduced when one channel is blank data in generation example 4. In FIG. 58(b), if there is data, it is indicated by "O", and if there is no data (blank), it is indicated by "x". Note that in FIG. 58(b), the presence or absence of data is indicated by "O" or "x", but the data actually set in channels and ports is more complicated. When the LED data of channel (1) is blank (luminance data is 0) and the LED data of channel (2) is not blank, output data is generated based on the other LED data. If channel (1) and channel (2) are not blank (if there is LED data), output data is generated based on preset channel priorities. In other words, in generation example 1, if channel (1) has a higher execution priority than channel (2), the LED data of channel (1) is blank, and the LED data of channel (2) is not blank. , a blank is used, but in generation example 4, LED data of channel (2), which is not blank, is used.
As a result, for example, in the prelude before the vocals start, a lighting effect is performed that matches the bass, and when the vocals start, a lighting effect that matches the vocals is performed, and a lighting performance that matches the bass is also performed. be exposed.

なお、上述した図58(a)に示す例においては、チャンネル(1)とチャンネル(2)との混合比が1:1であるが、この混合比を、音声・LED制御回路220によって遊技状態に応じた所定のタイミングで調整するように制御させてもよい。例えば、チャンネル(1)にはメインボーカル音がセットされ、チャンネル(2)にはベース音がセットされるとする。そして、表示手段19において演出用の識別図柄の変動が開始してからリーチになるまでは、チャンネル(2)の割合を高くする。これにより、リーチ前まではベースに合わせるようにLED発光が強調されるようになる。リーチ発生から停止直前あるいは発展直前までは、チャンネル(1)の割合を高くする。これにより、リーチから図柄停止直前あるいは発展直前まで、メインボーカルに合わせるようにLED発光が強調されるようになる。 Note that in the example shown in FIG. It may be controlled to adjust at a predetermined timing according to. For example, assume that channel (1) is set to the main vocal sound, and channel (2) is set to the bass sound. Then, the ratio of channel (2) is made high from the time when the identification symbols for presentation start changing on the display means 19 until the reach is reached. As a result, the LED light emission will be emphasized to match the base until before the reach. The ratio of channel (1) is made high from the time when reach occurs until just before stopping or just before development. As a result, the LED light emission is emphasized to match the main vocal from the reach to just before the symbol stops or just before the development.

また、上述した図58(b)に示す例においては、LED発光をベースに合わせるようにするために、チャンネル(1)のLEDデータにブランクデータを多目にセットするようにLEDデータを調整してもよい。これにより、チャンネル(2)に基づいて発光するLEDが増えるため、結果として、ベース音に合わせるようにLEDが発光されるようになる。逆に、LED発光をボーカルに合わせるようにするために、チャンネル(2)のLEDデータにブランクデータを多目にセットするようにLEDデータを調整してもよい。なお、図58(b)に示す例において、チャンネル(1)におけるLED2,4,6,8のLEDデータをブランクデータとし、チャンネル(2)におけるLED1,3,5,7のLEDデータをブランクデータとすることにより、結果として、図58(a)に示す出力データを出力させることも可能である。
このように、生成例4によれば、LED制御用のチャンネルを複数使用することにより、多彩なLEDの発光表示が可能になり、複雑で立体感のあるLEDによる演出表示が可能になる。
Furthermore, in the example shown in FIG. 58(b) described above, in order to match the LED light emission with the base, the LED data is adjusted so that a large number of blank data are set in the LED data of channel (1). It's okay. This increases the number of LEDs that emit light based on channel (2), and as a result, the LEDs emit light in accordance with the bass sound. Conversely, in order to match the LED light emission with the vocal, the LED data may be adjusted so that more blank data is set in the LED data of channel (2). In the example shown in FIG. 58(b), the LED data of LEDs 2, 4, 6, and 8 in channel (1) is set as blank data, and the LED data of LEDs 1, 3, 5, and 7 in channel (2) is set as blank data. By doing so, it is possible to output the output data shown in FIG. 58(a) as a result.
In this way, according to Generation Example 4, by using a plurality of channels for LED control, it is possible to display a variety of LED light emissions, and it is possible to perform a complicated and three-dimensional effect display using LEDs.

[再生チャンネル及び拡張チャンネル]
本実施形態のパチンコ遊技機1は、1回のランプリクエストに基づいて1つのLEDアニメーションを実行する機能だけでなく、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する機能も有する。本実施形態では、後者の機能を実現するために、各チャンネルを2つの制御部位に分割し、一方の制御部位を用いて一方のLEDアニメーションを実行し、他方の制御部位を用いて他方のLEDアニメーションを実行する。
[Playback channel and expansion channel]
The pachinko gaming machine 1 of this embodiment not only has the function of executing one LED animation based on one lamp request, but also has the function of simultaneously executing two LED animations based on one lamp request. In this embodiment, in order to achieve the latter function, each channel is divided into two control parts, one control part is used to execute one LED animation, and the other control part is used to control the other LED. Run the animation.

なお、以下では、1回のランプリクエストに基づいて1つのLEDアニメーション(通常のLEDアニメーション)を実行する際に使用される一方の制御部位を「再生チャンネル」と称し、1回のランプリクエストに基づいて2つのLEDアニメーションを同時に実行する際に使用される他方の制御部位を「拡張チャンネル」と称す。それゆえ、図54~図57を参照して説明したLEDアニメーションの各種生成例の処理は、各チャンネル内の再生チャンネルを用いて実行され、2つのLEDアニメーションを同時に実行する際には、所定のチャンネルにおいて再生チャンネル(第1の系統)及び拡張チャンネル(第2の系統)の両方が使用される。 Note that in the following, one control part used when executing one LED animation (normal LED animation) based on one lamp request is referred to as a "playback channel", and one control part used when executing one LED animation (normal LED animation) based on one lamp request is The other control part used when executing two LED animations simultaneously is called an "extension channel." Therefore, the processing of the various generation examples of LED animation explained with reference to FIGS. Both a playback channel (first line) and an extension channel (second line) are used in the channels.

また、2つのLEDアニメーションを同時に実行する場合には、再生チャンネル及び拡張チャンネルの動作を別個に制御する必要があるので、再生チャンネル及び拡張チャンネルに対してそれぞれ別個にシーケンサー(自動再生制御機能)及び登録バッファ(第1の登録バッファ及び第2の登録バッファ)が設けられる。 In addition, when executing two LED animations at the same time, it is necessary to separately control the operation of the playback channel and extension channel, so it is necessary to separately control the sequencer (automatic playback control function) and Registration buffers (a first registration buffer and a second registration buffer) are provided.

ここで、各チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成の概要を、図59及び図60を参照しながら説明する。図59は、第8チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図であり、図60は、第7チャンネルに設けられた再生チャンネル及び拡張チャンネルの構成、並びに、それらに対応づけられたシーケンサーの構成を示す図である。 Here, the configuration of the playback channel and expansion channel provided for each channel and the configuration of the sequencer associated with them will be explained with reference to FIGS. 59 and 60. FIG. 59 is a diagram showing the configuration of the playback channel and extension channel provided in the eighth channel, and the structure of the sequencer associated with them, and FIG. 60 is a diagram showing the structure of the playback channel and expansion channel provided in the seventh channel, and FIG. 3 is a diagram showing the configuration of expansion channels and the configuration of sequencers associated with them.

なお、図59及び図60に示す例では、8つのLED281(第1LED~第8LED)を用いて所定のLEDアニメーションを実行する例を説明する。また、この例では、各チャンネルに対して2つのシーケンサーが設けられる。すなわち、トータル(8チャンネル分)で、16個のシーケンサーが設けられる。そして、各シーケンサーには、第1チャンネルのシーケンサーから順次シーケンサー番号が設定されている。 In the examples shown in FIGS. 59 and 60, an example will be described in which a predetermined LED animation is executed using eight LEDs 281 (first to eighth LEDs). Also, in this example, two sequencers are provided for each channel. That is, a total of 16 sequencers (for 8 channels) are provided. Further, sequencer numbers are set in each sequencer in order from the sequencer of the first channel.

それゆえ、例えば、第1チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「0」及び「1」が設定され、第4チャンネルの2つのシーケンサーにはそれぞれシーケンサー番号「6」及び「7」が設定される。また、各チャンネルにおいて、2つのシーケンサーのうち、シーケンサー番号が小さい方のシーケンサーが再生チャンネルで使用するシーケンサーに設定される。すなわち、例えば、第1チャンネルの再生チャンネルでは、シーケンサー番号「0」のシーケンサーが使用され、第1チャンネルにおいて拡張チャンネルが設定されている場合には、シーケンサー番号「1」のシーケンサーが拡張チャンネルに対して使用される。 Therefore, for example, the two sequencers of the first channel are set with sequencer numbers "0" and "1", respectively, and the two sequencers of the fourth channel are set with sequencer numbers "6" and "7", respectively. Ru. Furthermore, in each channel, the sequencer with the smaller sequencer number among the two sequencers is set as the sequencer used in the playback channel. That is, for example, in the playback channel of the first channel, the sequencer with sequencer number "0" is used, and if the extension channel is set in the first channel, the sequencer with sequencer number "1" is used for the extension channel. used.

それゆえ、図59に示す例のように、第8チャンネルにおいて、第1LED~第5LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第6LED~第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「14」のシーケンサー(図中のシーケンサー14:第1の駆動データ制御手段)が再生チャンネルで使用され、シーケンサー番号「15」のシーケンサー(図中のシーケンサー15:第2の駆動データ制御手段)が拡張チャンネルで使用される。また、図60に示す例のように、第7チャンネルにおいて、第1LED~第7LEDの制御部位を再生チャンネルとして制御し、残りのLED281(第8LED)の制御部位を拡張チャンネルとして制御する場合には、シーケンサー番号「12」のシーケンサー(図中のシーケンサー12)が再生チャンネルで使用され、シーケンサー番号「13」のシーケンサー(図中のシーケンサー13)が拡張チャンネルで使用される。 Therefore, as in the example shown in FIG. 59, in the 8th channel, the control parts of the 1st to 5th LEDs are controlled as a reproduction channel, and the control parts of the remaining LEDs 281 (6th to 8th LEDs) are controlled as an extension channel. In this case, the sequencer with sequencer number "14" (sequencer 14 in the figure: first drive data control means) is used in the playback channel, and the sequencer with sequencer number "15" (sequencer 15 in the figure: second drive data control means) is used in the playback channel. drive data control means) are used in the expansion channel. Further, as in the example shown in FIG. 60, in the seventh channel, when controlling the control parts of the first to seventh LEDs as a reproduction channel and controlling the control part of the remaining LED 281 (eighth LED) as an extension channel, , the sequencer with sequencer number "12" (sequencer 12 in the figure) is used in the playback channel, and the sequencer with sequencer number "13" (sequencer 13 in the figure) is used in the expansion channel.

上述した再生チャンネル及び拡張チャンネルを使用して、2つのLEDアニメーションを同時に実行する場合、2つのシーケンサーが1つのチャンネルに対してデータ更新を行うので、再生チャンネルと拡張チャンネルとの間で重複するLED281が存在すると、該LED281の制御をどちらのシーケンサーで制御するのか判断し難くなる。それゆえ、本実施形態では、再生チャンネルと拡張チャンネルとの間で重複するLED281が発生しないように、制御対象の全てのLED281に対して、再生チャンネル及び拡張チャンネルのどちらの制御部位に属するかを予め定義する。すなわち、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界を予め定義する。 When executing two LED animations at the same time using the playback channel and expansion channel described above, two sequencers update data for one channel, so the LED 281 overlaps between the playback channel and expansion channel. If such a sequencer exists, it becomes difficult to determine which sequencer should control the LED 281. Therefore, in this embodiment, in order to prevent duplicate LEDs 281 from occurring between the playback channel and the extension channel, it is determined whether all the LEDs 281 to be controlled belong to which control section, the playback channel or the extension channel. Define in advance. That is, a boundary between the control part of the playback channel and the control part of the expansion channel is defined in advance.

なお、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は任意に設定することができる。しかしながら、再生チャンネルの制御部位と拡張チャンネルの制御部位との間の境界は、プログラム初期化時において、LED制御プログラムに登録される。それゆえ、LED制御プログラムの動作中は該境界の位置を変更することはできない。 Note that the boundary between the control section of the playback channel and the control section of the expansion channel can be arbitrarily set. However, the boundary between the control part of the reproduction channel and the control part of the extension channel is registered in the LED control program at the time of program initialization. Therefore, the position of the boundary cannot be changed during operation of the LED control program.

また、本実施形態のパチンコ遊技機1は、再生チャンネルのみの使用時には、再生チャンネルのクリア機能(再生チャンネルの各ポートに消灯データをセットする機能)を備えるが、再生チャンネル及び拡張チャンネルの両方を使用している場合には、各チャンネルのクリア機能が設けられていない。それゆえ、本実施形態では、再生チャンネル及び拡張チャンネルの両方を使用する場合を考慮して、予め各チャンネルのクリアデータ(消灯データ)を用意し、再生チャンネル及び拡張チャンネルをクリアする際(LEDアニメーション終了時)には、その予め用意されたクリアデータを用いる。 Furthermore, the pachinko gaming machine 1 of this embodiment has a playback channel clear function (a function to set light-off data to each port of the playback channel) when only the playback channel is used, but when both the playback channel and the expansion channel are used, If it is used, there is no clear function for each channel. Therefore, in this embodiment, in consideration of the case where both the playback channel and the extension channel are used, clear data (light-off data) for each channel is prepared in advance, and when clearing the playback channel and the extension channel (LED animation At the time of completion), the previously prepared clear data is used.

[LEDアニメーションの再生方式の種別]
本実施形態では、ランプリクエスト(LED制御リクエスト)に基づいて、音声・LED制御回路220は、上述のようにして生成されたLEDデータをランプ(LED)群18に出力して、所定のLEDアニメーションを実行する。この際、該所定のLEDアニメーションは、ランプリクエスト入力時に取得されるデータテーブル情報内で指定された再生方式(LEDアニメーションの実行タイミングや再生形態を指定した情報)に従って実行される。ここで、本実施形態で用意されているLEDアニメーションの各種再生方式について説明する。なお、再生方式は、LEDアニメーションの各フレーム(ランプリクエストの受信毎)において、チャンネル毎に指定される。
[Type of LED animation playback method]
In this embodiment, based on a lamp request (LED control request), the audio/LED control circuit 220 outputs the LED data generated as described above to the lamp (LED) group 18, and displays a predetermined LED animation. Execute. At this time, the predetermined LED animation is executed according to the reproduction method (information specifying the execution timing and reproduction form of the LED animation) specified in the data table information acquired at the time of inputting the lamp request. Here, various playback methods of the LED animation prepared in this embodiment will be explained. Note that the playback method is specified for each channel in each frame of the LED animation (each time a lamp request is received).

本実施形態では、次の5種類の名称の再生方式を用意する。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「NEXT」
(5)「ODONLY」
In this embodiment, playback methods with the following five types of names are provided.
(1) “SHOT”
(2) “SHOT2”
(3) “LOOP”
(4) “NEXT”
(5) “ODONLY”

なお、本実施形態において、「再生方式」の情報には、LED281の点灯態様やLED281の点灯時間などのLED281の点灯/消灯に関わる情報を指定可能な情報であれば、任意の情報を採用することができる。再生方式として、例えば、LED281の再生方式を指定可能なID、数値、記号などを設定し、これらの情報に基づいてLED281の点灯態様の情報を参照する構成にしてもよいし、再生方式に直接、LED281の点灯態様の情報が設定されていてもよい。 In this embodiment, any information can be used as the "reproduction method" information as long as it can specify information related to lighting/extinguishing of the LED 281, such as the lighting mode of the LED 281 and the lighting time of the LED 281. be able to. As the playback method, for example, an ID, a numerical value, a symbol, etc. that can specify the playback method of the LED 281 may be set, and information on the lighting mode of the LED 281 may be referred to based on this information, or it may be configured to directly specify the playback method. , information on the lighting mode of the LED 281 may be set.

「SHOT」は、セットされたLEDアニメーションを1回再生し、その後、最終フレームの点灯状態(LEDアニメーション終了時のLEDの点灯パターン)を維持する再生方式である。「SHOT2」は、セットされたLEDアニメーションを1回再生し、その後、LED281を消灯する再生方式である。 "SHOT" is a playback method that plays the set LED animation once and then maintains the lighting state of the final frame (LED lighting pattern at the end of the LED animation). "SHOT2" is a playback method in which the set LED animation is played once and then the LED 281 is turned off.

「LOOP」は、LEDアニメーションが最終フレームまで再生されれば、再度、開始フレームに戻ってLEDアニメーションの再生を繰り返す再生方式、すなわち、LEDアニメーションをループ再生する方式である。 "LOOP" is a playback method in which when the LED animation is played up to the final frame, the LED animation is repeated again by returning to the start frame, that is, the LED animation is played in a loop.

「NEXT」(所定の再生方式)は、ランプリクエストが音声・LED制御回路220に入力された時に、他のLEDアニメーションが再生中であれば、ランプリクエストにより指定されたLEDアニメーションを、再生中のLEDアニメーションの終了後に続いて再生する方式である。なお、ランプリクエスト入力時に得られる再生方式の情報に「NEXT」指定が含まれていても、ランプリクエスト入力時に再生中のLEDアニメーションがなければ、「NEXT」指定されたLEDアニメーションを即時再生する。また、「NEXT」指定のランプリクエスト入力時に再生中であるLEDアニメーションが「LOOP」再生方式のLEDアニメーションである場合には、ループ再生中であるLEDアニメーションの最終フレーム再生後に続いて、「NEXT」指定のLEDアニメーションの再生を行う。 "NEXT" (predetermined playback method) means that if another LED animation is being played when a lamp request is input to the audio/LED control circuit 220, the LED animation specified by the lamp request will be played back. This is a method of continuing playback after the LED animation ends. Note that even if "NEXT" designation is included in the reproduction method information obtained at the time of inputting the lamp request, if there is no LED animation being reproduced at the time of inputting the lamp request, the LED animation designated as "NEXT" is immediately reproduced. In addition, if the LED animation being played when a lamp request specified as "NEXT" is input is an LED animation of the "LOOP" playback method, the "NEXT" Plays the specified LED animation.

「ODONLY」(特定の再生方式)は、ポートにセットするLEDデータ(第2の駆動データ)がある場合にのみ、該ポートからLEDデータが出力される再生方式である。ただし、「ODONLY」指定されたチャンネルにおいて、ポートにセットするLEDデータが消灯データ(第1の駆動データ)である場合(例えば、隣り合う赤色LED、青色LED及び緑色LEDに出力するLEDデータが全て0である場合)には、「LEDデータ無し」の状態であるとし、該ポートには、LEDデータ(消灯データ)がセットされない。 "ODONLY" (specific reproduction method) is a reproduction method in which LED data is output from a port only when there is LED data (second drive data) to be set in the port. However, in the channel specified as "ODONLY", if the LED data set to the port is off data (first drive data) (for example, all the LED data output to the adjacent red LED, blue LED, and green LED is If the port is 0), it is assumed that there is "no LED data", and no LED data (light-off data) is set in the port.

なお、ランプリクエストが音声・LED制御回路220に入力された時に取得されるデータテーブル情報内で指定される再生方式のパターンは、次の12種類である。
(1)「SHOT」
(2)「SHOT2」
(3)「LOOP」
(4)「SHOT|NEXT」
(5)「SHOT2|NEXT」
(6)「LOOP|NEXT」
(7)「SHOT|ODONLY」
(8)「SHOT2|ODONLY」
(9)「LOOP|ODONLY」
(10)「SHOT|NEXT|ODONLY」
(11)「SHOT2|NEXT|ODONLY」
(12)「LOOP|NEXT|ODONLY」
Note that the following 12 types of playback method patterns are specified in the data table information acquired when the lamp request is input to the audio/LED control circuit 220.
(1) “SHOT”
(2) “SHOT2”
(3) “LOOP”
(4) “SHOT|NEXT”
(5) “SHOT2|NEXT”
(6) “LOOP|NEXT”
(7) “SHOT|ODONLY”
(8) “SHOT2|ODONLY”
(9) “LOOP|ODONLY”
(10) “SHOT|NEXT|ODONLY”
(11) “SHOT2|NEXT|ODONLY”
(12) “LOOP|NEXT|ODONLY”

上述のように、本実施形態では、LEDアニメーションの再生方式として、「SHOT」、「SHOT2」及び「LOOP」のいずれかが必ず指定され、「NEXT」及び/又は「ODONLY」は、必要(演出内容)に応じて「SHOT」、「SHOT2」及び「LOOP」のいずれかに付随して指定される。なお、上述した各種再生方式に基づくLEDアニメーションの再生動作例は、後で図面を参照しながら具体的に説明する。 As described above, in this embodiment, one of "SHOT", "SHOT2", and "LOOP" is always specified as the playback method of the LED animation, and "NEXT" and/or "ODONLY" are specified as necessary (direction). It is specified along with any one of "SHOT", "SHOT2", and "LOOP" depending on the content). Note that examples of the playback operation of the LED animation based on the various playback methods described above will be specifically explained later with reference to the drawings.

[再生方式に基づくLEDアニメーションの切り替え再生]
本実施形態では、LEDアニメーションの実行期間が、ホスト制御回路210のランプリクエストの出力処理のFPS周期(例えば、約16.7msec、約33.3msec等)より長い場合もある。この場合には、LEDアニメーションの再生途中に、次のランプリクエストが音声・LED制御回路220に入力されることもある。
[LED animation switching playback based on playback method]
In this embodiment, the execution period of the LED animation may be longer than the FPS cycle (for example, about 16.7 msec, about 33.3 msec, etc.) of the lamp request output processing of the host control circuit 210. In this case, the next lamp request may be input to the audio/LED control circuit 220 during playback of the LED animation.

このような場合には、音声・LED制御回路220は、新たに入力されたランプリクエストに基づいて取得される再生方式に従ってLEDアニメーションの切り替え再生を行う。例えば、次のランプリクエストに基づいて取得される再生方式に「NEXT」が指定されていなければ、再生中のLEDアニメーションのデータを破棄し、新たに入力されたランプリクエストに基づいて作成されたLEDアニメーションの再生を即時開始する。 In such a case, the audio/LED control circuit 220 performs switching playback of the LED animation according to the playback method acquired based on the newly input lamp request. For example, if "NEXT" is not specified as the playback method obtained based on the next lamp request, the data of the LED animation being played is discarded, and the LED created based on the newly input lamp request is Start playing the animation immediately.

ここで、図61に、LEDアニメーションの切り替え再生パターンの各種例を示す。なお、図61は、第1ランプリクエストに基づいて作成されたLEDアニメーションの再生中に、同一チャンネルに対して、第2ランプリクエスト、又は、第2ランプリクエスト及び第3ランプリクエストが音声・LED制御回路220に入力された場合における、LEDアニメーションの切り替え再生パターンの一例をまとめた表である。 Here, FIG. 61 shows various examples of switching playback patterns of LED animation. In addition, FIG. 61 shows that during playback of the LED animation created based on the first lamp request, the second lamp request, or the second lamp request and the third lamp request are performed for the same channel by audio/LED control. 3 is a table summarizing an example of an LED animation switching playback pattern when input to the circuit 220.

以下、図62~図66を参照しながら、図61中の一部のLEDアニメーションの切り替え再生パターンについて説明する。 Hereinafter, with reference to FIGS. 62 to 66, switching playback patterns of some of the LED animations in FIG. 61 will be described.

図62は、図61中の切り替え再生パターン2に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン2は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「LOOP」が指定されている場合の切り替え再生パターンである。 FIG. 62 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to switching playback pattern 2 in FIG. 61. Note that the switching playback pattern 2 is such that the second lamp request is input to the audio/LED control circuit 220 during playback of the LED animation of the playback method "SHOT" created based on the first lamp request, and the playback at that time is This is a switching playback pattern when "LOOP" is specified as the method.

切り替え再生パターン2では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「LOOP」のみが指定されていると、図62に示すように、第2ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータが破棄され(再生中のLEDアニメーションを終了し)、第2ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が即時開始される。 In switching playback pattern 2, first, when the first lamp request is input, playback of the LED animation of the playback method "SHOT" based on the first lamp request is started. Then, while the LED animation based on the first lamp request is being played, a second lamp request is input to the audio/LED control circuit 220. If only "LOOP" is specified in the playback method information obtained at this time, as shown in FIG. 62, when the second lamp request is input, the LED animation data based on the first lamp request being played back is is discarded (the LED animation being played ends), and playback of the LED animation of the playback method "LOOP" based on the second lamp request is immediately started.

図63は、図61中の切り替え再生パターン4に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン4は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。 FIG. 63 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to switching playback pattern 4 in FIG. 61. Note that the switching playback pattern 4 is such that the second lamp request is input to the audio/LED control circuit 220 during playback of the LED animation of the playback method "SHOT" created based on the first lamp request, and the playback at that time is performed. This is a switching playback pattern when "SHOT|NEXT" is specified as the method.

切り替え再生パターン4では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図63に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。 In switching playback pattern 4, first, when the first lamp request is input, playback of the LED animation of the playback method "SHOT" based on the first lamp request is started. Then, while the LED animation based on the first lamp request is being played, a second lamp request is input to the audio/LED control circuit 220. If "SHOT|NEXT" is specified in the playback method information obtained at this time, as shown in FIG. Playback of the LED animation based on the playback method "SHOT | NEXT" starts. In this case, the playback operation of the LED animation based on the second lamp request is in a standby state for a period from the input of the second lamp request until the end of playback of the LED animation based on the first lamp request.

図64は、図61中の切り替え再生パターン6に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン6は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、各ランプリクエストにおいて再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。 FIG. 64 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to switching playback pattern 6 in FIG. 61. Note that the switching playback pattern 6 is such that during playback of the LED animation of the playback method "SHOT" created based on the first lamp request, the second lamp request and the third lamp request are sent to the audio/LED control circuit 220 in this order. This is a switching playback pattern when "SHOT|NEXT" is specified as the playback method in each lamp request.

切り替え再生パターン6では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力される。そして、各ランプリクエストにおいて再生方式の情報として「SHOT|NEXT」が指定されていると、図64に示すように、再生中の第1ランプリクエストに基づくLEDアニメーションの再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始され、第2ランプリクエストに基づくLEDアニメーションの再生終了後に第3ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。 In switching playback pattern 6, first, when the first lamp request is input, playback of the LED animation of the playback method "SHOT" based on the first lamp request is started. Next, while the LED animation based on the first lamp request is being played, the second lamp request and the third lamp request are input to the audio/LED control circuit 220 in this order. If "SHOT|NEXT" is specified as the playback method information in each lamp request, as shown in FIG. The playback of the LED animation based on the playback method "SHOT | NEXT" based on the second lamp request is started, and after the playback of the LED animation based on the second lamp request, the playback of the LED animation based on the playback method "SHOT | NEXT" based on the third lamp request is started. Ru.

この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。また、第3ランプリクエストに基づくLEDアニメーションの再生動作は、第3ランプリクエスト入力時から第2ランプリクエストに基づくLEDアニメーションの再生終了時までの期間、待機状態になる。 In this case, the playback operation of the LED animation based on the second lamp request is in a standby state for a period from the input of the second lamp request until the end of playback of the LED animation based on the first lamp request. Furthermore, the playback operation of the LED animation based on the third lamp request is in a standby state for a period from the time when the third lamp request is input until the time when the playback of the LED animation based on the second lamp request ends.

図65は、図61中の切り替え再生パターン7に対応するLEDアニメーションの時間軸上の切り替え再生フローを示す図である。なお、切り替え再生パターン7は、第1ランプリクエストに基づいて作成された再生方式「LOOP」のLEDアニメーションの再生中に、第2ランプリクエストが音声・LED制御回路220に入力され、その際の再生方式に「SHOT|NEXT」が指定されている場合の切り替え再生パターンである。 FIG. 65 is a diagram showing a switching playback flow on the time axis of the LED animation corresponding to switching playback pattern 7 in FIG. 61. Note that the switching playback pattern 7 is such that the second lamp request is input to the audio/LED control circuit 220 during playback of the LED animation of the playback method "LOOP" created based on the first lamp request, and the playback at that time is performed. This is a switching playback pattern when "SHOT|NEXT" is specified as the method.

切り替え再生パターン7では、まず、第1ランプリクエスト入力時に、第1ランプリクエストに基づく再生方式「LOOP」のLEDアニメーションの再生が開始される。次いで、第1ランプリクエストに基づくLEDアニメーションの所定回数目(図65に示す例では2回目)のループ再生中に、第2ランプリクエストが音声・LED制御回路220に入力される。そして、この際に得られる再生方式の情報において「SHOT|NEXT」が指定されていると、図65に示すように、第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了後に第2ランプリクエストに基づく再生方式「SHOT|NEXT」のLEDアニメーションの再生が開始される。この場合、第2ランプリクエストに基づくLEDアニメーションの再生動作は、第2ランプリクエストの入力時から第1ランプリクエストに基づくLEDアニメーションの所定回数目のループ再生終了時までの期間、待機状態になる。 In switching playback pattern 7, first, when the first lamp request is input, playback of the LED animation of the playback method "LOOP" based on the first lamp request is started. Then, during loop reproduction of the LED animation based on the first lamp request a predetermined number of times (second time in the example shown in FIG. 65), a second lamp request is input to the audio/LED control circuit 220. If "SHOT|NEXT" is specified in the playback method information obtained at this time, as shown in FIG. Playback of the LED animation of the playback method "SHOT | NEXT" based on the lamp request is started. In this case, the reproduction operation of the LED animation based on the second lamp request is in a standby state for a period from the input of the second lamp request to the end of the predetermined loop reproduction of the LED animation based on the first lamp request.

なお、本実施形態では、例えば、図64や図65などで示したように、「NEXT」指定となるランプリクエストが続けて音声・LED制御回路220に入力された場合には、LEDアニメーションの連続再生が行われる。しかしながら、本実施形態では、1回の連続再生で再生されるLEDアニメーションの最大個数は8個とする。そして、8個目のLEDアニメーション再生中にランプリクエストが音声・LED制御回路220に入力され、その際に得られる再生方式が「NEXT」指定を含むものである場合には、該ランプリクエストに基づいて作成されたLEDアニメーションのデータは破棄される。この再生動作の時間軸上の切り替え再生フローを、図66に示す。 In this embodiment, for example, as shown in FIGS. 64 and 65, when lamp requests specifying "NEXT" are input to the audio/LED control circuit 220 consecutively, the LED animation continues. Playback occurs. However, in this embodiment, the maximum number of LED animations that can be played in one continuous playback is eight. If a lamp request is input to the audio/LED control circuit 220 while the 8th LED animation is being played, and the playback method obtained at that time includes the "NEXT" designation, the lamp request is created based on the lamp request. The LED animation data that has been created will be discarded. FIG. 66 shows a switching playback flow on the time axis of this playback operation.

また、時間軸上のフロー図を示さないが、図61中の切り替え再生パターン11の切り替え再生態様について、簡単に説明する。切り替え再生パターン11は、第1ランプリクエストに基づいて作成された再生方式「SHOT」のLEDアニメーションの再生中に、第2ランプリクエスト及び第3ランプリクエストがこの順で音声・LED制御回路220に入力され、第2ランプリクエスト入力時に得られる再生方式の情報が「LOOP|NEXT」であり、且つ、第3ランプリクエスト入力時に得られる再生方式の情報が「SHOT」である場合のパターンである。この切り替え再生パターン11では、最遅のリクエストである第3ランプリクエストの再生方式に「NEXT」が指定されていないので、第3ランプリクエスト入力時に、再生中の第1ランプリクエストに基づくLEDアニメーションのデータ、及び、第2ランプリクエストに基づいて生成されたLEDアニメーションのデータが破棄され、第3ランプリクエストに基づく再生方式「SHOT」のLEDアニメーションの再生が即時開始される。 Further, although a flowchart on the time axis is not shown, the switching reproduction mode of the switching reproduction pattern 11 in FIG. 61 will be briefly explained. In the switching playback pattern 11, the second lamp request and the third lamp request are input to the audio/LED control circuit 220 in this order while the LED animation of the playback method "SHOT" created based on the first lamp request is being played. This is a pattern in which the reproduction method information obtained when inputting the second lamp request is "LOOP|NEXT" and the reproduction method information obtained when inputting the third lamp request is "SHOT." In this switching playback pattern 11, "NEXT" is not specified as the playback method for the third lamp request, which is the latest request, so when the third lamp request is input, the LED animation based on the first lamp request being played is data and the data of the LED animation generated based on the second lamp request are discarded, and reproduction of the LED animation of the reproduction method "SHOT" based on the third lamp request is immediately started.

[ODONLY指定時の再生例]
次に、再生方式に「ODONLY」指定がある場合のLEDアニメーションの点灯動作(LEDデータの合成動作)について説明する。
[Example of playback when ODONLY is specified]
Next, a description will be given of the LED animation lighting operation (LED data synthesis operation) when the playback method has "ODONLY" specified.

ここでは、後述の図67及び図68に示すように、矩形状に配列された複数のLED281によりLEDアニメーションを実行する例を説明する。また、LEDアニメーション作成時に用いる再生チャンネルには、第1チャンネルの再生チャンネル(以下、第1再生チャンネルという)及び第2チャンネルの再生チャンネル(以下、第2再生チャンネルという)を用いる。そして、第1再生チャンネルの制御部位は全てのLED281とし、第2再生チャンネルの制御部位は、左辺部及び右辺部(サイド)に配列された複数(後述の図67及び図68に示す例では、8個)のLED281とする。 Here, as shown in FIGS. 67 and 68, which will be described later, an example will be described in which an LED animation is performed using a plurality of LEDs 281 arranged in a rectangular shape. Furthermore, as playback channels used when creating an LED animation, a first channel playback channel (hereinafter referred to as a first playback channel) and a second channel playback channel (hereinafter referred to as a second playback channel) are used. The control parts for the first playback channel are all the LEDs 281, and the control parts for the second playback channel are a plurality of control parts arranged on the left side and the right side (in the examples shown in FIGS. 67 and 68, which will be described later). 8) LEDs 281.

まず、各再生チャンネルに「ODONLY」が指定されていない場合のLEDアニメーションの再生態様の一例を、図67A及び図67Bを参照しながら説明する。なお、図67Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図67Bは、図67Aのテーブルに規定されている各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。 First, an example of how an LED animation is played when "ODONLY" is not specified for each playback channel will be described with reference to FIGS. 67A and 67B. Note that FIG. 67A is a table summarizing information on the reproduction specifications of each reproduction channel included in the data table information acquired when a lamp request is input to the audio/LED control circuit 220. Further, FIG. 67B is a diagram showing how an LED animation is generated based on information on the reproduction specifications of each reproduction channel defined in the table of FIG. 67A.

なお、この例では、第1再生チャンネル(1ch)の制御部位(全体)において全LED281を赤色点灯させる点灯パターン(ptnA)と、第2再生チャンネル(2ch)の制御部位(サイド)において12msec周期で青色点灯するLED281を制御部位内で順次移動させる点灯パターン(ptnB)とを合成して、LEDアニメーションを作成する例を説明する。 In addition, in this example, a lighting pattern (ptnA) in which all LEDs 281 are lit in red in the control part (whole) of the first reproduction channel (1ch) and a lighting pattern (ptnA) in which all LEDs 281 are lit in red in the control part (side) of the second reproduction channel (2ch) is set at a cycle of 12 msec. An example will be described in which an LED animation is created by combining a lighting pattern (ptnB) in which blue LEDs 281 are sequentially moved within a control region.

各再生チャンネルに「ODONLY」が指定されていない場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。それゆえ、各再生チャンネルに「ODONLY」が指定されていない場合には、図67Bに示すように、合成後のLEDアニメーションでは、サイドのLED点灯パターンが第2再生チャンネルの点灯パターン(ptnB)と同じになる。 If "ODONLY" is not specified for each playback channel, the second playback channel has a higher execution priority than the first playback channel, so the LED data in the control part of the second playback channel is The LED data of the corresponding LED 281 in the control section is overwritten. Therefore, if "ODONLY" is not specified for each playback channel, in the combined LED animation, the side LED lighting pattern is the same as the second playback channel lighting pattern (ptnB), as shown in Figure 67B. It will be the same.

次に、第2再生チャンネルに「ODONLY」が指定されている場合のLEDアニメーションの再生態様の一例を、図68A及び図68Bを参照しながら説明する。なお、図68Aは、ランプリクエストが音声・LED制御回路220に入力されたときに取得されるデータテーブル情報に含まれる各再生チャンネルの再生仕様の情報をまとめたテーブルである。また、図68Bは、図68A中の各再生チャンネルの再生仕様の情報に基づいてLEDアニメーションを生成する際の様子を示す図である。 Next, an example of how the LED animation will be played when "ODONLY" is specified as the second playback channel will be described with reference to FIGS. 68A and 68B. Note that FIG. 68A is a table summarizing information on the reproduction specifications of each reproduction channel included in the data table information acquired when a lamp request is input to the audio/LED control circuit 220. Further, FIG. 68B is a diagram showing how an LED animation is generated based on information on the reproduction specifications of each reproduction channel in FIG. 68A.

この場合には、第2再生チャンネルが第1再生チャンネルより実行優先順位が高いので、第2再生チャンネルの制御部位内のLEDデータが、第1再生チャンネルの制御部位内の対応するLED281のLEDデータ上に上書きされる。しかしながら、この際、第2再生チャンネルには再生方式に「ODONLY」が指定されているので、消灯データ以外の出力データ(LEDデータ)があるポートにおいてのみLEDデータが上書きされ、出力データが無いポート(消灯データがセットされているポート)では、LEDデータは上書きされず、第1再生チャンネルのLEDデータが維持される。それゆえ、第2再生チャンネルに「ODONLY」が指定されている場合には、図68Bに示すように、合成後のLEDアニメーションでは、サイドに配置された複数のLED281のうち、青色点灯のLEDデータがセットされているLED281のみが青色点灯し、その他のLED281は赤色点灯となる。 In this case, since the second playback channel has a higher execution priority than the first playback channel, the LED data in the control section of the second playback channel is the same as the LED data of the corresponding LED 281 in the control section of the first playback channel. will be overwritten. However, at this time, since "ODONLY" is specified as the playback method for the second playback channel, the LED data is overwritten only in ports where there is output data (LED data) other than lights-off data, and ports with no output data are overwritten. (For the port where the lights-off data is set), the LED data is not overwritten, and the LED data of the first reproduction channel is maintained. Therefore, when "ODONLY" is specified for the second playback channel, as shown in FIG. 68B, in the combined LED animation, among the plurality of LEDs 281 arranged on the side, the blue-lit LED data Only the LED 281 to which is set lights up in blue, and the other LEDs 281 light up in red.

[データテーブル情報]
上述のように、本実施形態では、音声・LED制御回路220において、ランプリクエスト(LED制御リクエスト)に基づいてLEDアニメーションを生成して再生する場合、各LED281に出力するLEDデータだけでなく、各チャンネルの制御部位や再生方式などの各種情報も必要になる。これらの情報をまとめたものが、データテーブル情報であり、このデータテーブル情報は、LEDデータと同様に、CGROM206に格納される。
[Data table information]
As described above, in this embodiment, when the audio/LED control circuit 220 generates and plays an LED animation based on a lamp request (LED control request), not only the LED data output to each LED 281 but also each Various information such as channel control parts and playback methods are also required. A collection of these pieces of information is data table information, and this data table information is stored in the CGROM 206 similarly to the LED data.

データテーブル情報は、ランプリクエストが音声・LED制御回路220に入力された際に、該ランプリクエストで指定されるLEDアニメーションのID(LEDアニメーションパターン)に基づいて、各種LEDデータとともに取得される。そして、取得されたデータテーブル情報及び各種LEDデータは、データテーブル情報で指定された再生チャンネルの登録バッファに格納される。 The data table information is acquired together with various LED data based on the LED animation ID (LED animation pattern) specified in the lamp request when the lamp request is input to the audio/LED control circuit 220. The acquired data table information and various LED data are then stored in the registration buffer of the playback channel specified by the data table information.

ここで、データテーブル情報に含まれる各種情報の内容について説明する。本実施形態では、データテーブル情報には、主に、次の6つの情報が登録される。
(1)再生方式
(2)再生チャンネル
(3)拡張チャンネル
(4)消灯データ識別
(5)制御部位
(6)LEDデータ名
Here, the contents of various types of information included in the data table information will be explained. In this embodiment, the following six pieces of information are mainly registered in the data table information.
(1) Reproduction method (2) Reproduction channel (3) Expansion channel (4) Light-off data identification (5) Control part (6) LED data name

再生方式の情報(再生方式情報)としては、上述した12種類の再生方式の種別が登録される。再生チャンネルの情報としては、使用する再生チャンネルの種別(チャンネル番号)が登録される。 As the playback method information (playback method information), the above-mentioned 12 types of playback methods are registered. As the reproduction channel information, the type (channel number) of the reproduction channel to be used is registered.

拡張チャンネルの情報としては、拡張チャンネルの使用の有無が登録される。例えば、拡張チャンネルを使用しない場合には「0」が登録され、使用する場合には「1」が登録される。なお、拡張チャンネルの情報として「1」が登録された場合には、指定された再生チャンネルが含まれるチャンネルの拡張チャンネルが使用される。 As the extended channel information, whether or not the extended channel is used is registered. For example, "0" is registered when the extended channel is not used, and "1" is registered when it is used. Note that if "1" is registered as the extended channel information, the extended channel of the channel that includes the designated playback channel is used.

消灯データ識別の情報としては、拡張チャンネルを使用する場合に予め用意する消灯データをどのチャンネルに登録するかを識別するための情報が登録される。なお、拡張チャンネルを使用しない場合には、この消灯データ識別の情報は登録されない。 As the light-off data identification information, information for identifying which channel to register the light-off data prepared in advance when using an extended channel is registered. Note that if the extended channel is not used, this information on the light-off data identification is not registered.

制御部位の情報(出力先情報)としては、再生チャンネルの制御部位で使用するSPIチャンネル(物理系統)の情報(通信経路の情報)、及び、再生チャンネルで制御するポート情報(発光手段の指定情報)が登録される。ポート情報には、ポートに対して予め設定されたポート番号及びポートに接続されるLED281の種別の情報が含まれる。なお、LED281の種別の情報としては、例えば、赤色成分用のスタティックLED、緑色成分用のスタティックLED、青色成分用のスタティックLED、単色発光用LED等を識別するための情報が登録される。 The information on the control part (output destination information) includes information on the SPI channel (physical system) used in the control part of the playback channel (information on the communication path), and information on the port controlled by the playback channel (designation information of the light emitting means). ) is registered. The port information includes a port number preset for the port and information on the type of LED 281 connected to the port. Note that as information on the type of the LED 281, information for identifying, for example, a static LED for a red component, a static LED for a green component, a static LED for a blue component, an LED for monochrome light emission, etc. is registered.

また、拡張チャンネルを使用する場合には、制御部位の情報として、指定されたチャンネルにおいて、再生チャンネルの制御部位と拡張チャンネルの制御部位との境界を規定する情報等も登録される。なお、制御部位の情報は、データテーブル情報でなく、LEDデータやランプリクエストに含まれていてもよい。また、LEDデータ名の情報は、デバッグ処理でLEDアニメーションの再生履歴等を表示する際に使用されるデータ名である。 Furthermore, when using an extended channel, information defining the boundary between the control part of the playback channel and the control part of the extension channel in the designated channel is also registered as the control part information. Note that the information on the control part may be included in the LED data or the lamp request instead of the data table information. Further, the information on the LED data name is a data name used when displaying the playback history of the LED animation, etc. in the debugging process.

[本実施形態のランプ(LED)制御手法により得られる各種効果]
ここで、上述した本実施形態のパチンコ遊技機1において実行されるランプ(LED)制御手法により得られる各種効果をまとめて説明する。
[Various effects obtained by the lamp (LED) control method of this embodiment]
Here, various effects obtained by the lamp (LED) control method executed in the pachinko gaming machine 1 of the present embodiment described above will be collectively explained.

本実施形態のランプ(LED)制御手法では、上述のように、ランプリクエストが音声・LED制御回路220に入力される度(LEDアニメーションのフレーム毎)に、LEDアニメーションの再生方式が指定される。そして、その指定された再生方式に従ってLEDアニメーションの再生が実行される。この場合、例えば、LEDアニメーションのフレーム毎にLED281に対して出力されるLEDデータ(出力データ)の出力回数(再使用回数)を設定するとともに、LEDデータを出力(セット)するタイミング(先に記憶されているLEDデータを破棄し、新しいLEDデータをセットする、又は、先に記憶されているLEDデータが出力された後に、新しいLEDデータをセットする)を決定することができる。この場合、次のような効果が得られる。 In the lamp (LED) control method of this embodiment, as described above, each time a lamp request is input to the audio/LED control circuit 220 (for each frame of the LED animation), the reproduction method of the LED animation is specified. Then, the LED animation is played back according to the specified playback method. In this case, for example, the number of times the LED data (output data) is output to the LED 281 is set for each frame of the LED animation (the number of reuses), and the timing at which the LED data is output (set) is set (the number of times the LED data is stored first). It is possible to decide whether to discard the currently stored LED data and set new LED data, or to set new LED data after the previously stored LED data is output. In this case, the following effects can be obtained.

例えば、ホスト制御回路210又は音声・LED制御回路220が直接LED281に対してLEDデータを指定して制御する場合には、各LEDデータの出力回数と、LEDデータを出力(セット)するタイミングとを予め決定しておく必要がある。また、複数のLEDデータの出力制御を行う場合には、各LEDデータで同一のLED281が制御されているか否かなどの複雑な出力制御形態を全て予め設定しておく必要がある。それゆえ、この場合には、パチンコ遊技機1の開発期間が延びるといった問題だけでなく、演出のバリエーションを増やすことが困難になるという問題も発生する。 For example, when the host control circuit 210 or the audio/LED control circuit 220 directly specifies and controls LED data for the LED 281, the number of outputs of each LED data and the timing at which the LED data is output (set) are determined. It must be determined in advance. Furthermore, when controlling the output of a plurality of LED data, it is necessary to set all complicated output control forms in advance, such as whether or not the same LED 281 is controlled by each LED data. Therefore, in this case, there arises not only the problem that the development period of the pachinko game machine 1 is extended, but also the problem that it becomes difficult to increase the variation of performances.

しかしながら、本実施形態では、ホスト制御回路210から入力されるランプリクエストに基づいて、音声・LED制御回路220が、LEDデータ(LEDアニメーション)の再生方式を指定し、該再生方式に基づいてフレーム単位でLEDデータの出力制御を行う。この際、本実施形態では、再生方式に「SHOT」や「LOOP」などを指定することにより、LEDデータの出力回数を容易に制御できるとともに、再生方式に「NEXT」指定を行うか否かにより、LEDデータを出力(セット)するタイミングも容易に制御することができる。それゆえ、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるLED出力制御の管理を容易に行うことができるとともに、LED(ランプ)点灯による演出パターンの種類を増加させ、該増加させた演出パターンを円滑に制御し、演出効果(遊技の興趣)を高めることができる。 However, in the present embodiment, the audio/LED control circuit 220 specifies the reproduction method of the LED data (LED animation) based on the lamp request input from the host control circuit 210, and based on the reproduction method, the audio/LED control circuit 220 specifies the reproduction method in frame units. Controls the output of LED data. At this time, in this embodiment, by specifying "SHOT", "LOOP", etc. as the playback method, the number of outputs of the LED data can be easily controlled, and also by specifying "NEXT" as the playback method. , the timing of outputting (setting) LED data can also be easily controlled. Therefore, in this embodiment, it is possible to easily manage the LED output control by the host control circuit 210 and the audio/LED control circuit 220, and to increase the types of performance patterns by lighting the LEDs (lamps). It is possible to smoothly control the produced performance pattern and enhance the performance effect (the interest of the game).

また、本実施形態では、上述のように、LED281毎(ポート毎)に再生チャンネルが複数設けられ、再生チャンネル毎にLEDデータの実行優先順位が予め設定される。さらに、再生中のLEDデータに対する上述したLEDデータの上書き、追加等の判定は、指定された再生方式に従って再生チャンネル毎に個別に行われる。 Furthermore, in this embodiment, as described above, a plurality of reproduction channels are provided for each LED 281 (for each port), and the execution priority of LED data is set in advance for each reproduction channel. Furthermore, the above-described determination of whether to overwrite or add the LED data to the LED data being reproduced is performed individually for each reproduction channel according to the specified reproduction method.

それゆえ、本実施形態では、例えば、複数の再生チャンネルを実行するような状況下であっても、各再生チャンネルの登録バッファへのLEDデータの記憶制御を容易にすることができる。その結果、複数の再生チャンネルを使用して、LED281による演出パターンの組み合わせ処理を実行することが可能になるので、より複雑なLEDアニメーションの演出パターンを生成することができ、演出効果をより一層高めることができる。 Therefore, in this embodiment, even under a situation where a plurality of playback channels are executed, it is possible to easily control the storage of LED data in the registration buffer of each playback channel. As a result, it becomes possible to perform combination processing of production patterns by the LED 281 using multiple playback channels, making it possible to generate more complex LED animation production patterns and further enhancing production effects. be able to.

また、本実施形態では、待機中(再生中)の再生チャンネルに対して複数のランプリクエストが発生しても、再生方式に基づいてデータの切り替え再生制御が行われるので、単純なデータの蓄積を行うような遊技機に比べて、より複雑な演出を実行することができる。それゆえ、本実施形態では、演出効果をより一層高めることが可能となる。 Furthermore, in this embodiment, even if multiple lamp requests occur for a playback channel that is on standby (playing), data switching and playback control is performed based on the playback method, so simple data accumulation is possible. It is possible to perform more complex effects than other gaming machines. Therefore, in this embodiment, it is possible to further enhance the presentation effect.

また、本実施形態のランプ(LED)制御手法では、上述のように、各チャンネルにおいて、再生チャンネル及び拡張チャンネルを設けることができ、その際、再生チェンネルの制御部位の範囲と、拡張チャンネルの制御部位の範囲とが互いに重ならないようにチャンネルを分割して、再生チャンネル及び拡張チャンネルが設定される。そして、拡張チャンネルの動作を制御するシーケンサーは、再生チャンネルの動作を制御するシーケンサーとは別個に設けられる。 In addition, in the lamp (LED) control method of this embodiment, as described above, a reproduction channel and an extension channel can be provided in each channel, and in this case, the range of the control part of the reproduction channel and the control of the extension channel are determined. A playback channel and an expansion channel are set by dividing the channel so that the region ranges do not overlap with each other. The sequencer that controls the operation of the expansion channel is provided separately from the sequencer that controls the operation of the playback channel.

このような構成を設けることにより、本実施形態では、1つのチャンネルにおいて、2チャンネル分のLEDアニメーションを同時に再生することができ、且つ、各LEDアニメーションを独立して制御することができる。それゆえ、本実施形態において、拡張チャンネルを使用したときには、再生チャンネルのみでLEDアニメーションを再生する場合に比べて、より多くのLED281を用いて、より複雑なLEDアニメーション(ランプ点灯パターン)の再生が可能なり、遊技に対する遊技者の興趣を高めることができる。 By providing such a configuration, in this embodiment, two channels of LED animation can be played simultaneously in one channel, and each LED animation can be independently controlled. Therefore, in this embodiment, when using the expansion channel, more complex LED animations (lamp lighting patterns) can be played using more LEDs 281 than when playing the LED animation using only the playback channel. If possible, it is possible to increase the player's interest in the game.

さらに、本実施形態のランプ(LED)制御手法では、上述のように、複数のLED281(演出装置)を1つのLEDドライバ280で制御することができる。また、各LEDドライバ280は、音声・LED制御回路220から送信されるLEDデータを自身で受信可能であるか否かを、自身のデバイスアドレス選択端子(DA0~DA5)に設定されたデバイスアドレスに基づいて判別することができる。それゆえ、本実施形態では、音声・LED制御回路220は、各LEDドライバ280にSPIバスを介してデータを送信するだけの処理を行えばよいので、音声・LED制御回路220と各LEDドライバ280との間で処理を分散させることができ、音声・LED制御回路220の処理負荷を軽減することができる。 Furthermore, in the lamp (LED) control method of this embodiment, as described above, a plurality of LEDs 281 (effect device) can be controlled by one LED driver 280. Each LED driver 280 also determines whether or not it can receive the LED data transmitted from the audio/LED control circuit 220, using the device address set to its own device address selection terminals (DA0 to DA5). It can be determined based on Therefore, in this embodiment, the audio/LED control circuit 220 only needs to perform processing to transmit data to each LED driver 280 via the SPI bus, so the audio/LED control circuit 220 and each LED driver 280 The processing can be distributed between the audio and LED control circuits 220, and the processing load on the audio/LED control circuit 220 can be reduced.

また、本実施形態では、各LEDドライバ280は、データテーブル情報に含まれる制御部位の情報に基づいて、演出に関わる信号(輝度値)を送信するLED281を特定するとともに、該LED281に送信する信号の内容も特定することもできる。この場合、音声・LED制御回路220及び各LEDドライバ280間のデータ通信における音声・LED制御回路220の処理は、データの送信処理のみとなり、データの送信速度を高速化することができる。その結果、音声・LED制御回路220及び各LEDドライバ280間におけるデータの送信速度が早くなると、LEDドライバ280の立ち上がりも早くなるので、演出制御処理の高速化を図ることができる。 In addition, in this embodiment, each LED driver 280 specifies the LED 281 to which a signal (luminance value) related to the effect is to be transmitted based on the information on the control part included in the data table information, and also specifies the signal to be transmitted to the LED 281. It is also possible to specify the contents. In this case, the processing of the audio/LED control circuit 220 in data communication between the audio/LED control circuit 220 and each LED driver 280 is only data transmission processing, and the data transmission speed can be increased. As a result, when the data transmission speed between the audio/LED control circuit 220 and each LED driver 280 becomes faster, the LED driver 280 starts up faster, so it is possible to speed up the production control process.

さらに、本実施形態では、上述のように、各LEDドライバ280は、シリアル・データ受信時に、「1」を16回以上連続して受信検知した後(スリープモードの状態から立ち上がった後)、「0」を受信検知することによりデバイスアドレスの待ち受け状態となる。それゆえ、各LEDドライバ280は、LED281を制御するタイミング以外のタイミングにおいて、誤ってデバイスアドレスを受信しても演出制御を実行しないようにすることができ、より正確にLED281を制御することができる。 Furthermore, in this embodiment, as described above, each LED driver 280 detects reception of "1" 16 times or more consecutively (after waking up from sleep mode) when receiving serial data, and then " 0", the device enters a standby state for a device address. Therefore, each LED driver 280 can prevent performance control from being performed even if it receives a device address by mistake at a timing other than the timing to control the LED 281, and can control the LED 281 more accurately. .

<役物制御手法の概要>
次に、図69を参照しながら、パチンコ遊技機1に設けられた役物20の駆動制御手法の概要を説明する。なお、図69は、役物20の駆動時のデータフロー図である。
<Overview of accessory control method>
Next, with reference to FIG. 69, an overview of the drive control method for the accessory 20 provided in the pachinko game machine 1 will be explained. Note that FIG. 69 is a data flow diagram when the accessory 20 is driven.

本実施形態では、ホスト制御回路210内において、役物リクエストが生成(取得)されると、ホスト制御回路210は、図69に示すように、役物20を駆動するためのモータ272(ステッピングモータ)の励磁データをI2Cコントローラ261を介してモータコントローラ270内のモータドライバ271(駆動制御手段)に送信する。そして、モータドライバ271は、受信した励磁データを、接続されているモータ272(駆動手段)に出力する。これにより、役物20による演出動作が開始される。なお、役物20が複数のモータ272により駆動される場合や、役物20が複数ある場合には、各モータ272に対応するモータドライバ271が設けられる。 In this embodiment, when an accessory request is generated (obtained) in the host control circuit 210, the host control circuit 210 controls the motor 272 (stepping motor) for driving the accessory 20, as shown in FIG. ) is transmitted to the motor driver 271 (drive control means) in the motor controller 270 via the I2C controller 261. The motor driver 271 then outputs the received excitation data to the connected motor 272 (driving means). As a result, the production operation by the accessory 20 is started. Note that when the accessory 20 is driven by a plurality of motors 272 or when there are multiple accessories 20, a motor driver 271 corresponding to each motor 272 is provided.

また、ホスト制御回路210及びモータコントローラ270(モータドライバ271)間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(励磁データ)の送受信が行われる。 Further, since the host control circuit 210 and the motor controller 270 (motor driver 271) are connected by an I2C bus, signals (excitation data) are transmitted and received between them using the I2C method.

ここで、図70を参照しながら、ホスト制御回路210及びモータドライバ271間の接続構成をより詳細に説明する。図70は、ホスト制御回路210及びモータドライバ271間の接続構成図であり、図70には、複数のモータドライバ271が設けられている例を示す。すなわち、図70には、複数のモータ272により役物20が駆動制御される場合、又は、複数の役物20が駆動制御される場合の接続構成例を示す。 Here, the connection configuration between the host control circuit 210 and the motor driver 271 will be described in more detail with reference to FIG. FIG. 70 is a connection configuration diagram between the host control circuit 210 and the motor driver 271, and FIG. 70 shows an example in which a plurality of motor drivers 271 are provided. That is, FIG. 70 shows an example of a connection configuration in a case where the accessory 20 is drive-controlled by a plurality of motors 272, or when a plurality of accessory objects 20 are drive-controlled.

ホスト制御回路210及び複数のモータドライバ271間は、上述のように、I2Cバスにより接続されているので、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDA)の信号配線とが別配線で設けられる。そして、ホスト制御回路210(マスタ)のシリアル・クロック信号の出力端子(SCL)は、各モータドライバ271(スレーブ)のシリアル・クロック信号の入力端子(SCL)に接続され、ホスト制御回路210のシリアル・データの入出力端子(SDA)は、各モータドライバ271のシリアル・データの入出力端子(SDA)に接続される。すなわち、本実施形態では、複数のモータドライバ271(スレーブ)がホスト制御回路210(マスタ)に対して並列接続される。 As described above, the host control circuit 210 and the plurality of motor drivers 271 are connected by the I2C bus, so the serial clock (SCL) signal wiring and the serial data (SDA) signal wiring are separate. Provided by wiring. The serial clock signal output terminal (SCL) of the host control circuit 210 (master) is connected to the serial clock signal input terminal (SCL) of each motor driver 271 (slave). - The data input/output terminal (SDA) is connected to the serial data input/output terminal (SDA) of each motor driver 271. That is, in this embodiment, a plurality of motor drivers 271 (slaves) are connected in parallel to the host control circuit 210 (master).

本実施形態では、ホスト制御回路210及び各モータドライバ271間において、シリアル・クロック信号の通信形態は、ホスト制御回路210から各モータドライバ271に一方的に送信する一方向通信となる。一方、シリアル・データの通信形態は、ホスト制御回路210及び各モータドライバ271間において互いにシリアル・データを入出力し合うことが可能な双方向通信となる。 In this embodiment, the communication format of the serial clock signal between the host control circuit 210 and each motor driver 271 is one-way communication in which the serial clock signal is unilaterally transmitted from the host control circuit 210 to each motor driver 271. On the other hand, the serial data communication format is bidirectional communication in which serial data can be input and output between the host control circuit 210 and each motor driver 271.

各モータドライバ271(スレーブ)は、ホスト制御回路210(マスタ)から入力される、シリアル・クロック信号に基づいて、シリアル・データの入出力制御を行う。また、各モータドライバ271(スレーブ)には固有のアドレスが割り当てられており、ホスト制御回路210(マスタ)は、シリアル・データの送信先のモータドライバ271のアドレスを指定してシリアル・データを送信する。 Each motor driver 271 (slave) performs serial data input/output control based on a serial clock signal input from the host control circuit 210 (master). In addition, each motor driver 271 (slave) is assigned a unique address, and the host control circuit 210 (master) specifies the address of the motor driver 271 to which the serial data is to be sent and sends the serial data. do.

<主制御回路の動作説明>
次に、図71~図80を参照して、主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Operation explanation of main control circuit>
Next, the contents of various processes executed by the main CPU 71 of the main control circuit 70 will be explained with reference to FIGS. 71 to 80.

[主制御メイン処理]
まず、図71を参照して、メインCPU71の制御による主制御メイン処理について説明する。なお、図71は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, with reference to FIG. 71, the main control main processing controlled by the main CPU 71 will be described. Note that FIG. 71 is a flowchart showing the procedure of main control main processing in this embodiment.

パチンコ遊技機1に電源が投入されると、最初に、メインCPU71は、初期設定処理を行う(S1)。この処理では、メインCPU71は、例えば、メインRAM73へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインCPU71は、初期値乱数の更新処理を行う(S2)。この処理では、メインCPU71は、初期乱数カウンタ値を更新する。 When the power is turned on to the pachinko game machine 1, the main CPU 71 first performs initial setting processing (S1). In this process, the main CPU 71 performs, for example, permission to access the main RAM 73, restoration from backup, and initialization of a work area. Next, the main CPU 71 performs an initial value random number update process (S2). In this process, the main CPU 71 updates the initial random number counter value.

次いで、メインCPU71は、特別図柄制御処理を行う(S3)。この処理では、メインCPU71は、特別図柄ゲームの進行、特別図柄表示装置61に表示される特別図柄(第1特別図柄及び第2特別図柄)に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図72を参照しながら後で説明する。 Next, the main CPU 71 performs special symbol control processing (S3). In this process, the main CPU 71 performs predetermined control processing regarding the progress of the special symbol game and the special symbols (first special symbol and second special symbol) displayed on the special symbol display device 61. The details of the special symbol control process will be described later with reference to FIG. 72, which will be described later.

次いで、メインCPU71は、普通図柄制御処理を行う(S4)。この処理では、メインCPU71は、普通図柄ゲームの進行、及び、普通図柄表示装置62に表示される普通図柄に関する所定の制御処理を行う。なお、普通図柄制御処理の詳細については、後述の図76を参照しながら後で説明する。 Next, the main CPU 71 performs normal symbol control processing (S4). In this process, the main CPU 71 performs predetermined control processing regarding the progress of the normal symbol game and the normal symbols displayed on the normal symbol display device 62. The details of the normal symbol control process will be explained later with reference to FIG. 76, which will be described later.

次いで、メインCPU71は、図柄表示装置の制御処理を行う(S5)。この処理では、メインCPU71は、特別図柄制御処理(S3)及び普通図柄制御処理(S4)の実行結果に基づいて、特別図柄(第1特別図柄及び第2特別図柄)、並びに、普通図柄の可変表示の表示制御を行う。 Next, the main CPU 71 performs control processing for the symbol display device (S5). In this process, the main CPU 71 changes the special symbols (first special symbol and second special symbol) and the normal symbol based on the execution results of the special symbol control process (S3) and the normal symbol control process (S4). Performs display control.

次いで、メインCPU71は、遊技情報データ生成処理を行う(S6)。この処理では、メインCPU71は、払出・発射制御回路123、副制御回路200、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインRAM73に格納する。 Next, the main CPU 71 performs game information data generation processing (S6). In this process, the main CPU 71 generates gaming information data to be transmitted to the payout/launch control circuit 123, the sub-control circuit 200, the hall computer of the gaming parlor, etc., and stores the gaming information data in the main RAM 73.

次いで、メインCPU71は、記憶・遊技状態データ生成処理を行う(S7)。この処理では、メインCPU71は、確変フラグの値及び時短フラグの値に基づいて、副制御回路200に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインRAM73に格納する。 Next, the main CPU 71 performs storage/gaming state data generation processing (S7). In this process, the main CPU 71 generates storage/gaming status data to be transmitted to the sub-control circuit 200 based on the value of the probability change flag and the value of the time saving flag, and stores the storage/gaming status data in the main RAM 73.

そして、S7の処理後、メインCPU71は、処理をS2の処理に戻し、上述したS2以降の処理を繰り返す。 After the processing in S7, the main CPU 71 returns the processing to the processing in S2, and repeats the processing from S2 onwards.

[特別図柄制御処理]
次に、図72を参照して、主制御メイン処理(図71参照)中のS3で行う特別図柄制御処理について説明する。図72は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図72に示す各処理ステップの符号に並記した括弧書きの数値(「00」~「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special pattern control processing]
Next, with reference to FIG. 72, the special symbol control process performed at S3 in the main control main process (see FIG. 71) will be described. FIG. 72 is a flowchart showing the procedure of special symbol control processing in this embodiment. Note that the numerical values in parentheses (“00” to “08”) written alongside the symbols of each processing step shown in FIG. stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

まず、メインCPU71は、制御状態フラグをロードする(S11)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S11でロードされた制御状態フラグの値に基づいて、後述のS12~S20の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S12~S20のいずれかの処理を実行可能にするものである。 The main CPU 71 determines whether to execute various processes of S12 to S20, which will be described later, based on the value of the control state flag loaded in S11. This control status flag indicates the gaming status of the special symbol game, and enables execution of any one of the processes from S12 to S20.

また、メインCPU71は、S12~S20の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図78参照)も実行される。 Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to the waiting time set for each processing of S12 to S20. Note that in a period before this predetermined timing is reached, other subroutine processing is executed without executing the processing of each step. Furthermore, a system timer interrupt process (see FIG. 78, which will be described later), which will be described later, is also executed at a predetermined period.

そして、S11の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S12)。 When the process of S11 is completed, the main CPU 71 performs a special symbol memory check process (S12).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S13)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S12の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。 In this process, the main CPU 71 checks the pending number of variable displays of special symbols when the control status flag is a value indicating special symbol memory check processing ("00"), and if the pending number is not "0" (If there are balls on hold), processes such as hit determination, special symbol determination, special symbol variation pattern determination, etc. are performed. In addition, in this process, the main CPU 71 sets the control state flag to a value ("01") indicating the special symbol variation time management process (S13), which will be described later, to correspond to the variation pattern determined in the current process. Set the special symbol fluctuation time to the waiting time timer. That is, by this process, after the special symbol variation time corresponding to the variation pattern determined in the process of S12 has elapsed, the special symbol variation time management process to be described later is set to be executed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図73を参照しながら後で説明する。 On the other hand, when the number of balls on hold is "0" (when there are no balls on hold), the main CPU 71 performs a demo display process to display a demo screen. The details of the special symbol memory check process will be explained later with reference to FIG. 73, which will be described later.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S13)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S14)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S13の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。 Next, the main CPU 71 performs special symbol variation time management processing (S13). In this process, the main CPU 71 displays a special symbol as described below in the control state flag when the control state flag has a value ("01") indicating special symbol variation time management processing and the special symbol variation time has elapsed. A value ("02") indicating time management processing (S14) is set, and the waiting time after confirmation is set in the waiting time timer. That is, by this process, after the post-confirmation waiting time set in the process of S13 has elapsed, the special symbol display time management process, which will be described later, is set to be executed.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S14)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S13の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S15)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。 Next, the main CPU 71 performs special symbol display time management processing (S14). In this process, the main CPU 71 determines the result of the hit determination when the control status flag is a value ("02") indicating the special symbol display time management process and the post-confirmation waiting time set in the process of S13 has elapsed. Determine whether it is a “big hit” or a “small hit”. Then, when the result of the hit determination is a "big hit" or a "small hit", the main CPU 71 sets a value ("03") indicating a jackpot start interval management process (S15) to be described later in the control state flag, Set the time corresponding to the jackpot start interval in the waiting time timer. That is, by this process, after the time corresponding to the jackpot start interval set in the process of S14 has elapsed, the jackpot start interval management process to be described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S20)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図74を参照しながら後で説明する。 On the other hand, if the result of the hit determination is not a "big hit" or a "small hit", the main CPU 71 sets the control state flag to a value ("08") indicating a special symbol game ending process (S20), which will be described later. That is, in this case, the special symbol game ending process described later is set to be executed. The details of the special symbol display time management process will be described later with reference to FIG. 74, which will be described later.

次いで、メインCPU71は、S14において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S15)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口54を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。 Next, when the result of the hit determination is determined to be a "big hit" or a "small hit" in S14, the main CPU 71 performs a jackpot start interval management process (S15). In this process, the main CPU 71 controls the control state flag to be the value ("03") indicating the jackpot start interval management process, and when the time corresponding to the jackpot start interval set in the process of S14 has elapsed, the main CPU 71 In order to open the big winning hole 53 or the second big winning hole 54, variables located in the main RAM 73 are updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S16)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。 In addition, in this process, the main CPU 71 sets a value ("04") indicating the later-described big winning hole opening process (S16) to the control state flag, and sets the maximum opening time of the big winning hole (for example, 30 seconds). is set in the big prize opening time timer. That is, by this process, the later-described big winning hole opening process is set to be executed.

次いで、メインCPU71は、大入賞口開放中処理を行う(S16)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。 Next, the main CPU 71 performs a big winning hole opening process (S16). In this process, first, the main CPU 71 sets the condition that when the control status flag is a value ("04") indicating the process of opening the big winning opening, the winning opening counter is equal to or greater than a predetermined number, and It is determined whether one of the conditions that the upper limit time has elapsed (the grand winning opening opening time timer is "0") is satisfied (a predetermined closing condition is satisfied).

S16において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S17)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。 In S16, if one of the conditions is met, the main CPU 71 updates the variable located in the main RAM 73 in order to close a predetermined big winning opening (first big winning opening or second big winning opening). do. Then, the main CPU 71 sets a value (“05”) indicating a residual ball monitoring process in the big winning opening (S17), which will be described later, in the control state flag, and sets a waiting time timer for the monitoring time of remaining balls in the big winning opening. . That is, by this process, after the big winning hole remaining ball monitoring time set in S17 has elapsed, the later-described big winning hole remaining ball monitoring process is set to be executed.

また、メインCPU71は、S16において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。 In addition, the main CPU 71 transmits an inter-round display command to the sub-control circuit 200 in S16 immediately before the end of the big winning hole opening process.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S17)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。 Next, the main CPU 71 performs a remaining ball monitoring process in the big winning hole (S17). In this process, the main CPU 71 sets the value of the control status flag ("05") indicating the residual ball monitoring process in the special winning opening, and when the residual ball monitoring time in the special winning opening has elapsed, the main CPU 71 changes the number of times the special winning opening is opened. It is determined whether the condition that the value is greater than or equal to the maximum value of the number of openings of the big prize opening (this is the final round) is satisfied.

S17において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。 In S17, if the main CPU 71 determines that the above conditions are not satisfied, the main CPU 71 sets a value ("06") indicating the grand prize opening re-opening waiting time management process to the control state flag. Further, the main CPU 71 sets a time corresponding to the inter-round interval in a waiting time timer. That is, by this process, after the time corresponding to the interval between rounds has elapsed, the waiting time management process before the re-opening of the big winning hole, which will be described later, is set to be executed.

一方、S17において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。 On the other hand, in S17, if the main CPU 71 determines that the above conditions are satisfied, the main CPU 71 sets a value ("07") indicating the jackpot end interval process to the control state flag, and sets the value ("07") indicating the jackpot end interval process to the control state flag. (Jackpot end interval time) is set in the waiting time timer. That is, by this process, after the time corresponding to the jackpot end interval set in S17 has elapsed, the jackpot end interval process, which will be described later, is set to be executed.

次いで、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S18)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S18の処理後に上述した大入賞口開放中処理(S16)が再度実行されるように設定される。 Next, in S17, if the main CPU 71 determines that the value of the grand prize opening number counter is not greater than or equal to the maximum value of the number of openings of the grand winning opening, the main CPU 71 performs a waiting time management process before the grand prize opening is re-opened ( S18). In this process, the main CPU 71 controls the opening of the grand prize opening when the control status flag is a value ("06") indicating the waiting time management process before the grand prize opening is re-opened, and the time corresponding to the interval between rounds has elapsed. The memory is updated so that the value of the number of times counter is incremented by "1". Further, the main CPU 71 sets a value (“04”) indicating the big winning hole opening process to the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 seconds) to the big winning opening opening time timer. That is, by this process, the above-described big winning hole opening process (S16) is set to be executed again after the process of S18.

さらに、メインCPU71は、S18において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。 Further, in S18, the main CPU 71 transmits a grand prize opening display command to the sub control circuit 200 immediately before the end of the waiting time management process before the grand prize opening is re-opened.

また、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S19)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S19の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図75を参照しながら後で説明する。 Further, in S17, when the main CPU 71 determines that the value of the number of times the big winning hole is opened is equal to or greater than the maximum value of the number of times the big winning hole is opened, the main CPU 71 performs the jackpot end interval process (S19). In this process, the main CPU 71 sets the control status flag to a value ("07") indicating jackpot end interval processing, and when the time corresponding to the jackpot end interval has elapsed, the main CPU 71 sets a value ("07") indicating special symbol game end processing. 08'') is set in the control status flag. That is, by this process, the special symbol game ending process, which will be described later, is set to be executed after the process of S19. The details of the jackpot end interval process will be described later with reference to FIG. 75, which will be described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。 Then, the main CPU 71 performs control to shift the gaming state to a variable probability gaming state when the jackpot symbol is a variable probability symbol, and shifts the gaming state to a normal gaming state when the jackpot symbol is a variable probability symbol. control. In addition, when the jackpot symbol is a symbol corresponding to a "small win", the main CPU 71 changes the gaming state after the "small win" game from the gaming state that was controlled when the "small win" was won. Control is also performed so that the game does not shift to an advantageous gaming state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S20)。 Next, the main CPU 71 performs a special symbol game ending process when the jackpot game state or the small win game state ends, or when a "loss" is won (S20).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S20の処理後、上述した特別図柄記憶チェック処理(S12)が実行されるように設定される。 In this process, the main CPU 71 updates the memory so that when the control state flag has a value ("08") indicating special symbol game end processing, the data (start memory information) indicating the number of pending symbols is decreased by "1". do. The main CPU 71 also updates the special symbol storage area in order to display the next special symbol in a variable manner. Further, the main CPU 71 sets a value (“00”) indicating special symbol storage check processing in the control state flag. That is, by this process, the above-mentioned special symbol memory check process (S12) is set to be executed after the process of S20.

そして、S20の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図71参照)のS4に移す。 After the process of S20, the main CPU 71 ends the special symbol control process and moves the process to S4 of the main control main process (see FIG. 71).

上述したように、本実施形態のパチンコ遊技機1では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインCPU71は、制御状態フラグを「00」、「01」、「02」、「08」の順にセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行する。 As described above, in the pachinko game machine 1 of this embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, if the gaming state is neither a jackpot gaming state nor a small winning gaming state, and the result of the hit determination is "loss", the main CPU 71 sets the control state flag to "00" or "01". , "02", and "08" in this order. As a result, the main CPU 71 executes the above-mentioned special symbol memory check process (S12), special symbol fluctuation time management process (S13), special symbol display time management process (S14), and special symbol game end process (S20) in this order. Execute at specified timing.

また、メインCPU71は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「00」、「01」、「02」、「03」の順でセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び大当り開始インターバル管理処理(S15)をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。 In addition, when the gaming state is neither the jackpot gaming state nor the small winning gaming state, and the result of the winning determination is "jackpot" or "small winning", the main CPU 71 sets the control state flag to "00" or " Set in the order of ``01'', ``02'', and ``03''. As a result, the main CPU 71 executes the above-mentioned special symbol memory check process (S12), special symbol fluctuation time management process (S13), special symbol display time management process (S14), and jackpot start interval management process (S15) in this order. This is executed at a predetermined timing to control the transition to a jackpot gaming state or a small winning gaming state.

さらに、メインCPU71は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「04」、「05」、「06」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)及び大入賞口再開放前待ち時間管理処理(S18)をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。 Further, the main CPU 71 sets the control state flags in the order of "04", "05", and "06" when the transition control to the jackpot gaming state or the small winning gaming state is executed. As a result, the main CPU 71 executes the above-described big winning hole opening process (S16), big winning hole remaining ball monitoring process (S17), and waiting time management process before big winning hole re-opening (S18) at a predetermined timing in this order. , and execute a jackpot game or a small win game.

なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインCPU71は、制御状態フラグを「04」、「05」、「07」、「08」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)、大当り終了インターバル処理(S19)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。 It should be noted that during the jackpot game, if the end condition of the jackpot game state is satisfied, the main CPU 71 sets the control state flags in the order of "04", "05", "07", and "08". As a result, the main CPU 71 executes the above-mentioned big winning hole opening process (S16), big winning hole remaining ball monitoring process (S17), jackpot end interval process (S19), and special symbol game ending process (S20) in this order. It is executed at a predetermined timing and the jackpot game state is ended.

上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図71に示す主制御メイン処理中のS4の普通図柄制御処理(後述の図76参照)もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。 As mentioned above, in the special symbol control process, the process flow is branched depending on the status. In addition, the normal symbol control processing in S4 during the main control main processing shown in FIG. 71 (see FIG. 76 described later) also branches the processing flow according to the status, similar to the special symbol control processing, as described later. .

本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。 The processing program of this embodiment is programmed so that pure return processing from a small module to a parent module can be performed using a call instruction when processing is branched according to the status. As a result, in this embodiment, the capacity of the program can be reduced compared to the case where a jump table is arranged to execute the above processing.

[特別図柄記憶チェック処理]
次に、図73を参照して、特別図柄制御処理(図72参照)中のS12で行う特別図柄記憶チェック処理について説明する。なお、図73は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special symbol memory check process]
Next, with reference to FIG. 73, the special symbol memory check process performed at S12 in the special symbol control process (see FIG. 72) will be described. Note that FIG. 73 is a flowchart showing the procedure of the special symbol storage check process in this embodiment.

まず、メインCPU71は、制御状態フラグをロードする(S31)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S32)。S32において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S32がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 Next, the main CPU 71 determines whether the control state flag is a value ("00") indicating special symbol storage check processing (S32). In S32, if the main CPU 71 determines that the control status flag is not "00" (NO determination in S32), the main CPU 71 ends the special symbol memory check process and returns the process to the special symbol control process (FIG. 72). ).

一方、S32において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S32がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S33)。 On the other hand, in S32, when the main CPU 71 determines that the control status flag is "00" (YES in S32), the main CPU 71 determines that the second starting opening winning prize (variable display of the second special symbol) It is determined whether the number of pending items (second starting memory number) is "0" (S33).

S33において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S33がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S34)。 In S33, if the main CPU 71 determines that the number of pending winnings from the second starting opening is not "0" (if NO in S33), the main CPU 71 determines that the number of pending winnings from the second starting opening is not "0" (NO in S33), The value of the starting memory number is subtracted by "1" (S34).

本実施形態では、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)~第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)~第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In this embodiment, the main CPU 71 determines whether data is stored in the second special symbol starting storage area (0) to the second special symbol starting storage area (4) provided in the main RAM 73, and It is determined whether there is a memory for starting a special symbol game corresponding to the variable display of the second special symbol that is changing or on hold. In the second special symbol starting storage area (0), data (information) of the special symbol game corresponding to the variable display of the second special symbol that is changing is stored as a starting memory. The second special symbol starting memory area (1) to the second special symbol starting memory area (4) are stored in the special symbol game corresponding to the variable display of the second special symbol for the four times held (holding balls). data (information) is stored as starting memory. The data included in the starting memory stored in each second special symbol starting storage area is, for example, data such as the random number value for jackpot determination and the random number value of the jackpot symbol obtained when the second starting hole 45 wins. .

S34の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S35)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)~(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)~(3)に転送(記憶)する。そして、S35の処理後、メインCPU71は、後述のS40の処理を行う。 After the process of S34, the main CPU 71 performs a special symbol memory transfer process based on the second starting slot winning (S35). In this process, the main CPU 71 transfers (stores) the data in the second special symbol starting storage areas (1) to (4) to the second special symbol starting storage areas (0) to (3), respectively. After the process of S35, the main CPU 71 performs the process of S40, which will be described later.

ここで、再度、S33の処理に戻って、S33において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S33がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S36)。 Here, returning to the process of S33 again, in S33, if the main CPU 71 determines that the number of pending winnings from the second starting opening is "0" (if YES in S33), the main CPU 71: It is determined whether the pending number (first starting memory number) of first starting opening winnings (variable display of first special symbols) is "0" (S36).

S36において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S36がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S37)。そして、S37の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 In S36, when the main CPU 71 determines that the number of pending winnings from the first starting opening is "0" (YES in S36), the main CPU 71 performs a demonstration display process (S37). After the process of S37, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 72).

なお、S37のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S37のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。 In addition, in the demo display process of S37, the main CPU 71 sets a demo display permission value in the main RAM 73. That is, the main CPU 71 maintains the state in which the number of pending winnings of the first starting slot winnings and the second starting opening winnings becomes "0" (the state where the starting memory of the special symbol game becomes "0") for a predetermined period of time (for example, 30 seconds), a predetermined value is set as the demonstration display permission value. Further, if the demo display permission value is the predetermined value in the demo display process of S37, the main CPU 71 sets demo display command data in the main RAM 73. The demo display command data is then transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. Upon receiving the demonstration display command data, the sub-control circuit 200 displays a demonstration screen on the display area 13a of the display device 13.

一方、S36において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S36がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S38)。 On the other hand, in S36, if the main CPU 71 determines that the number of pending winnings from the first starting opening is not "0" (if NO in S36), the main CPU 71 determines that the number of pending winnings from the first starting opening corresponds to the number of pending winnings from the first starting opening. The value of the first starting memory number is subtracted by "1" (S38).

本実施形態では、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)~第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)~第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In this embodiment, the main CPU 71 determines whether data is stored in the first special symbol starting storage area (0) to the first special symbol starting storage area (4) provided in the main RAM 73, and It is determined whether there is a memory for starting a special symbol game corresponding to the variable display of the first special symbol that is changing or on hold. In the first special symbol starting storage area (0), data (information) of the special symbol game corresponding to the variable display of the first special symbol that is changing is stored as a starting memory. The first special symbol starting memory area (1) to the first special symbol starting memory area (4) are stored in the special symbol game corresponding to the variable display of the first special symbol for the four times held (holding ball). data (information) is stored as starting memory. The data included in the starting memory stored in each first special symbol starting memory area is, for example, data such as the random number value for jackpot determination and the random number value of the jackpot symbol obtained when the first starting hole 44 wins. .

S38の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S39)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)~(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)~(3)に転送(記憶)する。そして、S39の処理後、メインCPU71は、後述のS40の処理を行う。 After the process of S38, the main CPU 71 performs a special symbol memory transfer process based on the first starting slot winning (S39). In this process, the main CPU 71 transfers (stores) the data of the first special symbol starting storage areas (1) to (4) to the first special symbol starting storage areas (0) to (3), respectively. After the process of S39, the main CPU 71 performs the process of S40, which will be described later.

次いで、S35又はS39の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S40)。 Next, after processing S35 or S39, the main CPU 71 determines whether the value of the time saving state change counter is "0" (S40).

S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S40がYES判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S40がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S41)。 In S40, if the main CPU 71 determines that the value of the time saving state change counter is "0" (YES in S40), the main CPU 71 performs the process of S44, which will be described later. On the other hand, in S40, if the main CPU 71 determines that the value of the time-saving state change counter is not "0" (NO in S40), the main CPU 71 subtracts "1" from the value of the time-saving state change counter. (S41).

S41の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S42)。 After processing in S41, the main CPU 71 determines whether the value of the time saving state change counter is "0" (S42).

S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S42がNO判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S42がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S43)。 In S42, if the main CPU 71 determines that the value of the time saving state change counter is not "0" (NO determination in S42), the main CPU 71 performs the process of S44, which will be described later. On the other hand, in S42, if the main CPU 71 determines that the value of the time saving state change counter is "0" (YES in S42), the main CPU 71 sets the time saving flag to "0" (S43 ).

S43の処理後、S40がYES判定の場合、又は、S42がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S44)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。 After the process of S43, if the determination is YES in S40 or if the determination is NO in S42, the main CPU 71 sets a value ("01") indicating the special symbol fluctuation time management process to the control state flag (S44). In addition, in this process, the main CPU 71 transmits a pending subtraction command and a special symbol performance start command to the sub control circuit 200.

次いで、メインCPU71は、大当り判断処理を行う(S45)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。 Next, the main CPU 71 performs jackpot determination processing (S45). In this process, the main CPU 71 judges (determines) which one of the "big hit", "small hit", and "loss" has been won by lottery based on the random number value for jackpot determination acquired at the time of winning the starting opening.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S46)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S47)。そして、S47の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 Next, the main CPU 71 clears the information (data) in the storage area used for the previous variable display (S46). Next, the main CPU 71 sets a variation time corresponding to the determined special symbol variation pattern in the waiting time timer (S47). After the process of S47, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 72).

[特別図柄表示時間管理処理]
次に、図74を参照して、特別図柄制御処理(図72参照)中のS14で行う特別図柄表示時間管理処理について説明する。なお、図74は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management process]
Next, with reference to FIG. 74, the special symbol display time management process performed at S14 in the special symbol control process (see FIG. 72) will be described. In addition, FIG. 74 is a flowchart showing the procedure of special symbol display time management processing in this embodiment.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S51)。S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S51がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 First, the main CPU 71 determines whether the control state flag is a value ("02") indicating special symbol display time management processing (S51). In S51, if the main CPU 71 determines that the control status flag is not a value ("02") indicating the special symbol display time management process (NO determination in S51), the main CPU 71 executes the special symbol display time management process. It ends and the process returns to the special symbol control process (see FIG. 72).

一方、S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S51がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S52)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。 On the other hand, in S51, when the main CPU 71 determines that the control status flag is a value ("02") indicating special symbol display time management processing (YES in S51), the main CPU 71 controls the wait time timer. It is determined whether the value (waiting time) is "0" (S52). In this process, the main CPU 71 determines whether the waiting time after the fluctuation is confirmed (fluctuation start waiting time) set in the waiting time timer has been exhausted.

S52において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S52がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。一方、S52において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S52がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S53)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。 In S52, if the main CPU 71 determines that the value of the waiting time timer is not "0" (NO in S52), the main CPU 71 ends the special symbol display time management process and changes the process to the special symbol control process. (See Figure 72). On the other hand, in S52, if the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S52), the main CPU 71 determines whether or not the special symbol game is a "jackpot". It is determined (S53). Also, in this process, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S53において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S53がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S54)。そして、S54の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 In S53, if the main CPU 71 determines that the special symbol game is not a "jackpot" (NO determination in S53), the main CPU 71 sets a value ("08") indicating special symbol game end processing in the control state flag. Set (S54). After the process of S54, the main CPU 71 ends the special symbol display time management process and returns the process to the special symbol control process (see FIG. 72).

一方、S53において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S53がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S55)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。 On the other hand, in S53, when the main CPU 71 determines that the special symbol game is a "jackpot" (YES in S53), the main CPU 71 sets the jackpot flag to the on state (S55). Note that the jackpot flag is a flag indicating whether or not to play a jackpot game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S56)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S57)。 Next, the main CPU 71 clears the value of the time-saving state change count counter, the value of the time-saving flag, and the value of the probability change flag (S56). Next, the main CPU 71 sets a value ("03") indicating jackpot start interval management processing in the control state flag (S57).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S58)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S59)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。 Next, the main CPU 71 sets the jackpot start interval time (for example, 5000 msec) corresponding to the special symbol (first special symbol or second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a jackpot start command (special symbol hit start display command) corresponding to the special symbol in the main RAM 73 (S59). In addition, in this process, the main CPU 71 simultaneously transmits a special symbol per start display command to the sub control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S60)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、S60の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 Next, the main CPU 71 sets the round number display LED pattern flag to the on state (S60). Note that the round number display LED pattern flag is a flag indicating whether or not to display the remaining round number in a predetermined pattern. After the process of S60, the main CPU 71 ends the special symbol display time management process and returns the process to the special symbol control process (see FIG. 72).

[大当り終了インターバル処理]
次に、図75を参照して、特別図柄制御処理(図72参照)中のS19で行う大当り終了インターバル処理について説明する。なお、図75は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Jackpot end interval processing]
Next, with reference to FIG. 75, the jackpot end interval process performed at S19 in the special symbol control process (see FIG. 72) will be described. In addition, FIG. 75 is a flowchart showing the procedure of the jackpot end interval process in this embodiment.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S71)。 First, the main CPU 71 determines whether the control state flag has a value ("07") indicating the jackpot end interval process (S71).

S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S71がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。一方、S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S71がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S72)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。 In S71, if the main CPU 71 determines that the control status flag does not have a value ("07") indicating the jackpot end interval process (NO determination in S71), the main CPU 71 ends the jackpot end interval process and continues the process. is returned to the special symbol control process (see FIG. 72). On the other hand, in S71, if the main CPU 71 determines that the control status flag is a value ("07") indicating jackpot end interval processing (YES in S71), the main CPU 71 determines that the value of the waiting time timer is It is determined whether or not it is "0" (S72). In this process, the main CPU 71 determines whether or not the jackpot end interval time set in the waiting time timer has expired.

S72において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S72がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。一方、S72において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S72がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S73)。 In S72, if the main CPU 71 determines that the value of the waiting time timer is not "0" (NO determination in S72), the main CPU 71 ends the jackpot end interval process and transfers the process to the special symbol control process (Fig. 72). On the other hand, in S72, when the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S72), the main CPU 71 clears the LED pattern flag indicating the number of openings of the big winning opening ( S73).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S74)。 Next, the main CPU 71 clears the round number distribution flag (sets it to "0") (S74).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S75)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S76)。 Next, the main CPU 71 sets the control state flag to a value ("08") indicating special symbol game end processing (S75). In addition, in this process, the main CPU 71 simultaneously transmits a special symbol per end display command to the sub control circuit 200. Next, the main CPU 71 clears the jackpot flag (S76).

次いで、メインCPU71は、大当り種類決定テーブル(図20~図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする(S77)。次いで、メインCPU71は、大当り種類決定テーブル(図20~図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S78)。 Next, the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23) and sets the value of the probability change flag based on the gaming state at the time of winning the jackpot and the type of the jackpot selection symbol command (S77). . Next, the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23) and sets the value of the time saving flag based on the gaming state at the time of winning the jackpot and the type of the jackpot selection symbol command (S78). .

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S79)。S79において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S79がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 Next, the main CPU 71 determines whether the value of the time saving flag is "1" (the time saving flag is in an on state) (S79). In S79, if the main CPU 71 determines that the value of the time saving flag is not "1" (NO determination in S79), the main CPU 71 ends the jackpot end interval process and transfers the process to the special symbol control process (FIG. 72). ).

一方、S79において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S79がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図20~図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S80)。そして、S80の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図72参照)に戻す。 On the other hand, in S79, if the main CPU 71 determines that the value of the time saving flag is "1" (YES in S79), the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23). Then, based on the gaming state at the time of winning the jackpot and the type of the jackpot selection symbol command, the value of the corresponding time saving number is set in the time saving state change number counter (S80). After the process of S80, the main CPU 71 ends the jackpot end interval process and returns the process to the special symbol control process (see FIG. 72).

[普通図柄制御処理]
次に、図76を参照して、主制御メイン処理(図71参照)中のS4で行う普通図柄制御処理について説明する。図76は、本実施形態における普通図柄制御処理の手順を示すフローチャートである。
[Normal symbol control processing]
Next, with reference to FIG. 76, the normal symbol control process performed at S4 in the main control main process (see FIG. 71) will be described. FIG. 76 is a flowchart showing the procedure of normal symbol control processing in this embodiment.

なお、図76に示すフローチャート中の各処理ステップの符号に並記した括弧書きの数値(「00」~「04」)は普通図柄制御状態フラグを示し、この普通図柄制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、普通図柄制御状態フラグの数値に対応する各処理ステップを実行することにより、普通図柄ゲームを進行させる。 In addition, the numerical values in parentheses ("00" to "04") written alongside the symbols of each processing step in the flowchart shown in FIG. 76 indicate the normal symbol control state flag, and this normal symbol control state flag is is stored in a predetermined storage area within. The main CPU 71 advances the normal symbol game by executing each processing step corresponding to the numerical value of the normal symbol control state flag.

まず、メインCPU71は、普通図柄制御状態フラグをロードする(S91)。この処理では、メインCPU71は、メインRAM73に記憶された普通図柄制御状態フラグを読み出す。メインCPU71は、S91でロードされた普通図柄制御状態フラグの値に基づいて、後述のS92~S96の各種の処理を実行するか否かを判定する。この普通制御制御状態フラグは、普通図柄ゲームの遊技の状態を示すものであり、S92~S96のいずれかの処理を実行可能にするものである。 First, the main CPU 71 loads the normal symbol control state flag (S91). In this process, the main CPU 71 reads the normal symbol control state flag stored in the main RAM 73. The main CPU 71 determines whether to execute various processes of S92 to S96, which will be described later, based on the value of the normal symbol control state flag loaded in S91. This normal control control state flag indicates the gaming state of the normal symbol game, and enables execution of any one of the processes from S92 to S96.

また、メインCPU71は、S92~S96の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図78参照)も実行される。 Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to the waiting time set for each processing of S92 to S96. Note that in a period before this predetermined timing is reached, other subroutine processing is executed without executing the processing of each step. Furthermore, a system timer interrupt process (see FIG. 78, which will be described later), which will be described later, is also executed at a predetermined period.

そして、S91の処理が終了すると、メインCPU71は、普通図柄記憶チェック処理を行う(S92)。 When the process of S91 is completed, the main CPU 71 performs a normal symbol memory check process (S92).

この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄記憶チェック処理を示す値(「00」)である場合に、普通図柄の可変表示の保留個数をチェックし、保留個数が「0」でないときには、当り判定等の処理を行う。また、メインCPU71は、この処理において、普通図柄制御状態フラグに、後述の普通図柄変動時間監視処理(S93)を示す値(「01」)をセットし、今回の処理で決定された変動時間を待ち時間タイマにセットする。すなわち、この処理により、S92の処理で決定された普通図柄の変動時間が経過した後、後述の普通図柄変動時間監視処理が実行されるように設定される。 In this process, the main CPU 71 checks the pending number of variable displays of normal symbols when the normal symbol control status flag is a value indicating normal symbol memory check processing ("00"), and the pending number is "0". If not, processing such as hit determination is performed. In addition, in this process, the main CPU 71 sets the normal symbol control state flag to a value ("01") indicating the normal symbol fluctuation time monitoring process (S93), which will be described later, and sets the fluctuation time determined in this process to the normal symbol control state flag. Set the wait time timer. That is, by this process, after the normal symbol variation time determined in the process of S92 has elapsed, the normal symbol variation time monitoring process, which will be described later, is set to be executed.

次いで、メインCPU71は、普通図柄変動時間監視処理を行う(S93)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄変動時間監視処理を示す値(「01」)であり、普通図柄の変動時間が経過した場合に、普通図柄制御状態フラグに、後述の普通図柄表示時間監視処理(S94)を示す値(「02」)をセットし、確定後待ち時間(例えば0.5sec)を待ち時間タイマにセットする。すなわち、この処理により、S93の処理でセットされた確定後待ち時間が経過した後、後述の普通図柄表示時間監視処理が実行されるように設定される。 Next, the main CPU 71 performs normal symbol fluctuation time monitoring processing (S93). In this process, the main CPU 71 sets the normal symbol control state flag to the normal symbol control state flag when the normal symbol control state flag has a value ("01") indicating the normal symbol fluctuation time monitoring process and the normal symbol fluctuation time has elapsed. A value ("02") indicating the normal symbol display time monitoring process (S94) is set, and a waiting time after confirmation (for example, 0.5 sec) is set in the waiting time timer. That is, by this process, after the post-confirmation waiting time set in the process of S93 has elapsed, the normal symbol display time monitoring process, which will be described later, is set to be executed.

次いで、メインCPU71は、普通図柄表示時間監視処理を行う(S94)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄表示時間監視処理を示す値(「02」)であり、S93の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「当り」であるか否かを判断する。そして、当り判定の結果が「当り」である場合、メインCPU71は、普通電動役物開放設定処理を行い、普通図柄制御状態フラグに、後述の普通電動役物開放処理(S95)を示す値(「03」)をセットする。すなわち、この処理により、後述の普通電動役物開放処理が実行されるように設定される。 Next, the main CPU 71 performs normal symbol display time monitoring processing (S94). In this process, the main CPU 71 determines a hit when the normal symbol control state flag is a value ("02") indicating the normal symbol display time monitoring process and the post-confirmation waiting time set in the process of S93 has elapsed. Determine whether the result is a “hit” or not. If the result of the hit determination is "hit", the main CPU 71 performs a normal electric accessory release setting process, and sets the normal symbol control state flag to a value ( "03"). That is, through this process, the normal electric accessory opening process described below is set to be executed.

一方、当り判定の結果が「当り」でない場合、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この場合には、後述の普通図柄ゲーム終了処理が実行されるように設定される。 On the other hand, if the result of the hit determination is not a "win", the main CPU 71 sets the normal symbol control state flag to a value ("04") indicating a normal symbol game end process (S96), which will be described later. That is, in this case, the normal symbol game ending process described below is set to be executed.

次いで、メインCPU71は、S94において当り判定の結果が「当り」であると判定された場合、普通電動役物開放処理を行う(S95)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通電動役物開放処理を示す値(「03」)である場合に、普通電動役物46の開放中において所定数の始動入賞があったという条件、及び、普通電動役物46の開放上限時間を経過した(普通電役開放時間タイマが「0」である)という条件の一方が満たされたか否かを判断する。 Next, when the result of the hit determination is determined to be a "win" in S94, the main CPU 71 performs a normal electric accessory release process (S95). In this process, the main CPU 71 determines that when the normal symbol control state flag is a value ("03") indicating the normal electric accessory opening process, a predetermined number of starting winnings have been made while the ordinary electric accessory 46 is being released. It is determined whether one of the following conditions is satisfied: and the condition that the upper limit opening time of the normal electric accessory 46 has elapsed (the ordinary electric accessory opening time timer is "0").

S95において、上記一方の条件が満たされた場合には、メインCPU71は、普通電動役物46である羽根部材を閉鎖状態にするため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、普通図柄制御状態フラグに、後述の普通図柄ゲーム終了処理(S96)を示す値(「04」)をセットする。すなわち、この処理により、後述の普通図柄ゲーム終了処理が実行されるように設定される。 In S95, if one of the above conditions is satisfied, the main CPU 71 updates the variables located in the main RAM 73 in order to bring the blade member, which is the normal electric accessory 46, into a closed state. Then, the main CPU 71 sets the normal symbol control state flag to a value (“04”) indicating a normal symbol game end process (S96), which will be described later. That is, through this process, the normal symbol game ending process described below is set to be executed.

次いで、メインCPU71は、普通図柄ゲーム終了処理を行う(S96)。この処理では、メインCPU71は、普通図柄制御状態フラグが普通図柄ゲーム終了処理を示す値(「04」)である場合に、普通図柄の可変表示の保留個数を示すデータを「1」減少させるように記憶更新する。また、メインCPU71は、次回の普通図柄の変動表示を行うために、普通図柄記憶領域の更新を行う。さらに、メインCPU71は、普通図柄制御状態フラグに普通図柄記憶チェック処理を示す値(「00」)をセットする。すなわち、この処理により、S96の処理後、上述した普通図柄記憶チェック処理(S92)が実行されるように設定される。 Next, the main CPU 71 performs normal symbol game end processing (S96). In this process, the main CPU 71 decreases the data indicating the pending number of variable display of normal symbols by "1" when the normal symbol control state flag has a value ("04") indicating the normal symbol game end processing. Update the memory. In addition, the main CPU 71 updates the normal symbol storage area in order to perform the next variable display of the normal symbols. Further, the main CPU 71 sets the normal symbol control state flag to a value (“00”) indicating the normal symbol memory check process. That is, by this process, the above-mentioned normal symbol memory check process (S92) is set to be executed after the process of S96.

そして、S96の処理後、メインCPU71は、普通図柄制御処理を終了し、処理を主制御メイン処理(図71参照)のS5に移す。 After the process of S96, the main CPU 71 ends the normal symbol control process and moves the process to S5 of the main control main process (see FIG. 71).

[電源投入時処理]
次に、図77を参照して、メインCPU71により実行される電源投入時処理について説明する。図77は、本実施形態における電源投入時処理の手順を示すフローチャートである。
[Power-on processing]
Next, with reference to FIG. 77, the power-on process executed by the main CPU 71 will be described. FIG. 77 is a flowchart showing the procedure of power-on processing in this embodiment.

まず、メインCPU71は、スタックポインタに所定の初期値を設定する(S101)。次いで、メインCPU71は、電断検知信号がオフ状態(LOWレベル)であるか否かを判別する(S102)。なお、この判定処理において、電断検知信号がオフ状態である場合には、電断検知処理が実行可能な状態に無い場合に対応する。すなわち、電断検知可能な状態では、電断検知信号がオン状態となる。 First, the main CPU 71 sets a predetermined initial value to the stack pointer (S101). Next, the main CPU 71 determines whether the power interruption detection signal is in an off state (LOW level) (S102). Note that in this determination process, if the power interruption detection signal is in an OFF state, this corresponds to a case where the power interruption detection process is not executable. That is, in a state where a power outage can be detected, the power outage detection signal is in an on state.

S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)であると判別した場合(S102がYES判定の場合)、メインCPU71は、電断検知信号がオン状態(HIGHレベル)になるまで、S102の判定処理を繰り返す。一方、S102において、メインCPU71が、電断検知信号がオフ状態(LOWレベル)でないと判別した場合(S102がNO判定の場合)、メインCPU71は、内蔵のRWM(Read Write Memory)、すなわち、メインRAM73へのアクセス許可処理を行う(S103)。また、この処理では、メインCPU71は、例えば、メインRAM73の作業領域の初期化処理等の各種初期設定処理を行う。 In S102, if the main CPU 71 determines that the power outage detection signal is in the off state (LOW level) (YES in S102), the main CPU 71 causes the power outage detection signal to be in the on state (HIGH level). The determination process of S102 is repeated until the end. On the other hand, in S102, if the main CPU 71 determines that the power failure detection signal is not in the off state (LOW level) (NO determination in S102), the main CPU 71 uses the built-in RWM (Read Write Memory), that is, the main Access permission processing to the RAM 73 is performed (S103). In addition, in this process, the main CPU 71 performs various initial setting processes such as initializing the work area of the main RAM 73, for example.

次いで、メインCPU71は、副制御受信受付ウエイト処理を行う(S104)。この処理では、メインCPU71は、副制御回路200の動作状態が、例えばコマンドデータ等のデータを受付可能な状態になるまで待機する。次いで、メインCPU71は、CPUを内蔵したデバイスの初期化処理を行う(S105)。 Next, the main CPU 71 performs sub-control reception acceptance wait processing (S104). In this process, the main CPU 71 waits until the operating state of the sub-control circuit 200 becomes a state in which it can accept data such as command data, for example. Next, the main CPU 71 performs initialization processing for the device containing the CPU (S105).

次いで、メインCPU71は、バックアップクリア信号がオン状態(HIGHレベル)であるか否かを判別する(S106)。具体的には、メインCPU71は、バックアップクリアスイッチ121(図5参照)がオン状態であるか否かを判別する。 Next, the main CPU 71 determines whether the backup clear signal is in the on state (HIGH level) (S106). Specifically, the main CPU 71 determines whether the backup clear switch 121 (see FIG. 5) is in the on state.

S106において、メインCPU71が、バックアップクリア信号がオン状態であると判別した場合(S106がYES判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S106において、メインCPU71が、バックアップクリア信号がオン状態でないと判別した場合(S106がNO判定の場合)、メインCPU71は、電断検知フラグが設定されている(電断検知フラグの値が「1」である)か否かを判別する(S107)。 In S106, if the main CPU 71 determines that the backup clear signal is in the on state (YES in S106), the main CPU 71 performs the process in S113, which will be described later. On the other hand, if the main CPU 71 determines in S106 that the backup clear signal is not in the ON state (NO determination in S106), the main CPU 71 determines that the power outage detection flag is set (the value of the power outage detection flag is 1) (S107).

S107において、メインCPU71が、電断検知フラグが設定されていないと判別した場合(S107がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。一方、S107において、メインCPU71が、電断検知フラグが設定されていると判別した場合(S107がYES判定の場合)、メインCPU71は、作業領域の損傷チェック処理を行う(S108)。なお、この処理では、メインCPU71は、チェックサム値等に基づいて、作業領域に損傷があるか否かをチェックする。 If the main CPU 71 determines in S107 that the power outage detection flag is not set (NO determination in S107), the main CPU 71 performs processing in S113, which will be described later. On the other hand, if the main CPU 71 determines in S107 that the power outage detection flag is set (YES in S107), the main CPU 71 performs a damage check process on the work area (S108). Note that in this process, the main CPU 71 checks whether there is any damage in the work area based on the checksum value or the like.

S108の処理後、メインCPU71は、S108の作業領域の損傷チェック処理の結果に基づいて、作業領域が正常であるか否かを判別する(S109)。S109において、メインCPU71が、作業領域が正常でないと判別した場合(S109がNO判定の場合)、メインCPU71は、後述のS113の処理を行う。 After the process in S108, the main CPU 71 determines whether the work area is normal based on the result of the work area damage check process in S108 (S109). In S109, if the main CPU 71 determines that the work area is not normal (NO determination in S109), the main CPU 71 performs processing in S113, which will be described later.

一方、S109において、メインCPU71が、作業領域が正常であると判別した場合(S109がYES判定の場合)、メインCPU71は、電断復帰時に初期値のセットが必要となる作業領域の初期設定処理を行う(S110)。次いで、メインCPU71は、電断復帰時の高確率遊技状態の報知設定処理を行う(S111)。 On the other hand, in S109, if the main CPU 71 determines that the work area is normal (YES in S109), the main CPU 71 performs work area initial setting processing that requires setting initial values at the time of power recovery. (S110). Next, the main CPU 71 performs notification setting processing for a high probability gaming state upon recovery from power outage (S111).

S111の処理後、メインCPU71は、電断復帰コマンドを副制御回路200に送信する(S112)。この処理では、メインCPU71は、上述した第1電断復帰コマンド及び第2電断復帰コマンド(図32及び図33参照)を副制御回路200に送信する。そして、S112の処理後、メインCPU71は、電源投入時処理を終了する。 After processing in S111, the main CPU 71 transmits a power failure recovery command to the sub control circuit 200 (S112). In this process, the main CPU 71 transmits the above-described first power failure recovery command and second power failure recovery command (see FIGS. 32 and 33) to the sub control circuit 200. After the process of S112, the main CPU 71 ends the power-on process.

ここで、再度、S106、S107又はS109の処理に戻って、S106がYES判定の場合、又は、S107或いはS109がNO判定の場合、すなわち、パチンコ遊技機1を電断検知前の状態に復帰させることができない場合、メインCPU71は、全ての作業領域をクリアする(S113)。 Here, the process returns to S106, S107, or S109 again, and if S106 is YES or S107 or S109 is NO, that is, the pachinko gaming machine 1 is returned to the state before the power outage was detected. If it is not possible, the main CPU 71 clears all work areas (S113).

次いで、メインCPU71は、メインRAM73の初期化時に初期値のセットが必要となる作業領域の初期設定処理を行う(S114)。次いで、メインCPU71は、メインRAM73の初期化コマンドを副制御回路200に送信する(S115)。そして、S115の処理後、メインCPU71は、電源投入時処理を終了する。 Next, the main CPU 71 performs a work area initialization process that requires setting initial values when initializing the main RAM 73 (S114). Next, the main CPU 71 transmits a command to initialize the main RAM 73 to the sub control circuit 200 (S115). After the process of S115, the main CPU 71 ends the power-on process.

[システムタイマ割込処理]
本実施形態のパチンコ遊技機1では、メインCPU71は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインCPU71は、クロック発生回路74から所定周期(例えば2msec)で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図78を参照して、メインCPU71により実行されるシステムタイマ割込処理について説明する。なお、図78は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main processing at a predetermined period and executes the system timer interrupt processing even while the main processing is being executed. Specifically, the main CPU 71 executes system timer interrupt processing in response to clock pulses generated from the clock generation circuit 74 at a predetermined period (for example, 2 msec). Here, with reference to FIG. 78, the system timer interrupt process executed by the main CPU 71 will be described. Note that FIG. 78 is a flowchart showing the procedure of system timer interrupt processing in this embodiment.

まず、メインCPU71は、各レジスタのデータ(情報)を退避させる(S121)。次いで、メインCPU71は、乱数更新処理を行う(S122)。この処理では、メインCPU71は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために2msec周期で決まったタイミングで更新を行う。 First, the main CPU 71 saves the data (information) of each register (S121). Next, the main CPU 71 performs random number update processing (S122). In this process, the main CPU 71 updates various random numbers extracted from the jackpot determination counter, symbol determination counter, hit determination counter, fall determination counter, fluctuation pattern determination counter, performance pattern determination counter, etc. . Note that the jackpot determination counter and the symbol determination counter lack fairness if the update timing of the counter value is uncertain. Therefore, the jackpot determination counter and the symbol determination counter are updated at a predetermined timing every 2 msec to ensure fairness.

次いで、メインCPU71は、スイッチ入力検出処理を行う(S123)。この処理では、メインCPU71は、各種始動口、各種入賞口及び球通過検出器43への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図79を参照しながら後で説明する。 Next, the main CPU 71 performs switch input detection processing (S123). In this process, the main CPU 71 detects winnings or passages to various starting holes, various winning holes, and ball passing detector 43. Note that details of the switch input detection process will be described later with reference to FIG. 79, which will be described later.

次いで、メインCPU71は、タイマ更新処理を行う(S124)。具体的には、メインCPU71は、主制御回路70と副制御回路200との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。 Next, the main CPU 71 performs timer update processing (S124). Specifically, the main CPU 71 operates various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub-control circuit 200, and a big winning opening opening time timer for measuring the opening time of the big winning opening. Performs update processing.

次いで、メインCPU71は、コマンド出力処理を行う(S125)。この処理では、メインCPU71は、副制御回路200のホスト制御回路210に、例えば、入賞コマンド、変動コマンド等の各種コマンド(図29~図34参照)を出力する。 Next, the main CPU 71 performs command output processing (S125). In this process, the main CPU 71 outputs various commands (see FIGS. 29 to 34), such as a winning command and a variation command, to the host control circuit 210 of the sub control circuit 200.

次いで、メインCPU71は、遊技情報出力処理を行う(S126)。この処理では、メインCPU71は、主制御回路70、副制御回路200、払出・発射制御回路123等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。 Next, the main CPU 71 performs game information output processing (S126). In this process, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub-control circuit 200, the payout/fire control circuit 123, etc. to the hall computer of the game parlor.

次いで、メインCPU71は、S121で退避させた各レジスタのデータを復帰させる(S127)。そして、S127の処理後、メインCPU71は、システムタイマ割込処理を終了する。 Next, the main CPU 71 restores the data in each register saved in S121 (S127). After the process of S127, the main CPU 71 ends the system timer interrupt process.

[スイッチ入力検出処理]
次に、図79を参照して、システムタイマ割込処理(図78参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図79は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, with reference to FIG. 79, the switch input detection process performed in S123 during the system timer interrupt process (see FIG. 78) will be described. Note that FIG. 79 is a flowchart showing the procedure of switch input detection processing in this embodiment.

まず、メインCPU71は、始動口入賞検出処理を行う(S131)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図80を参照しながら後で説明する。 First, the main CPU 71 performs a starting opening winning detection process (S131). In this process, the main CPU 71 determines whether the game ball has entered (passed) the first starting port 44 or the second starting port 45. That is, the main CPU 71 detects whether a winning game ball is detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the starting opening winning detection process will be described later with reference to FIG. 80, which will be described later.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S132)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 performs a general winning opening passage detection process (S132). In this process, the main CPU 71 determines whether a game ball has entered the general winning hole 51 or 52. That is, the main CPU 71 detects whether a winning game ball is detected by the general winning ball sensor 51a or 52a. When a winning of a game ball into the general winning hole 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S133)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 performs a large winning opening passage detection process (S133). In this process, the main CPU 71 determines whether a game ball has entered the first big winning hole 53 or the second big winning hole 54. That is, the main CPU 71 detects whether or not a winning game ball is detected by the first big winning hole solenoid 53b or the second big winning hole solenoid 54b. Then, when a winning of a game ball to the first big winning hole 53 or the second big winning hole 54 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、ゲート通過検出処理を行う(S134)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。そして、S134の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図78参照)のS124に移す。 Next, the main CPU 71 performs gate passage detection processing (S134). In this process, the main CPU 71 determines whether the game ball has passed through the ball passage detector 43 or not. That is, the main CPU 71 detects whether the passing of a game ball is detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed through the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage. After the process of S134, the main CPU 71 ends the switch input detection process and moves the process to S124 of the system timer interrupt process (see FIG. 78).

[始動口入賞検出処理]
次に、図80を参照して、スイッチ入力検出処理(図79参照)中のS131で行う始動口入賞検出処理について説明する。なお、図79は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Starting opening winning detection process]
Next, with reference to FIG. 80, the starting opening winning detection process performed at S131 in the switch input detection process (see FIG. 79) will be described. In addition, FIG. 79 is a flowchart showing the procedure of the starting opening winning prize detection process in this embodiment.

まず、メインCPU71は、第1始動口入賞球センサ44aの出力信号に基づいて、第1始動口44への遊技球の入賞が検出されたか否かを判別する(S141)。 First, the main CPU 71 determines whether or not winning of a game ball to the first starting opening 44 has been detected based on the output signal of the first starting opening winning ball sensor 44a (S141).

S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されていないと判別した場合(S141がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されたと判別した場合(S141がYES判定の場合)、メインCPU71は、第1始動口入賞に対応する払出情報をメインRAM73にセットする(S142)。本実施形態では、遊技球が第1始動口44に入賞すると所定数の遊技球が払い出される。それゆえ、S142の処理では、所定数の遊技球の払出情報がセットされる。 In S141, if the main CPU 71 determines that winning of the game ball into the first starting port 44 is not detected (NO determination in S141), the main CPU 71 performs the process of S149, which will be described later. On the other hand, in S141, when the main CPU 71 determines that winning of a game ball to the first starting port 44 has been detected (YES in S141), the main CPU 71 outputs payout information corresponding to the first starting port winning. is set in the main RAM 73 (S142). In this embodiment, when a game ball enters the first starting port 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information for a predetermined number of game balls is set.

S142の処理後、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S143)。 After the process of S142, the main CPU 71 determines whether the number of reserved balls (the number of reserved balls) of the first starting opening winnings (variable display of the first special symbol) is less than "4" (S143).

S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満でないと判別した場合(S143がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満であると判別した場合(S143がYES判定の場合)、メインCPU71は、第1始動口入賞の保留個数を「1」加算する処理を行う(S144)。 In S143, if the main CPU 71 determines that the number of pending winnings from the first starting slot is not less than "4" (NO determination in S143), the main CPU 71 performs the process of S149, which will be described later. On the other hand, in S143, if the main CPU 71 determines that the number of pending winnings from the first starting opening is less than "4" (YES in S143), the main CPU 71 determines the pending number of winnings from the first starting opening. A process of adding "1" is performed (S144).

S144の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S145)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 After the processing in S144, the main CPU 71 acquires various random numbers used in the lottery, and stores the acquired various random numbers in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 obtains various random numbers such as a jackpot determination random number, a symbol random number, and a fall determination random number.

次いで、メインCPU71は、第1特別停止図柄判定処理を行う(S146)。この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図16参照)及び図柄判定テーブル(第1始動口)(図18参照)を参照し、S145で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 performs a first special stop symbol determination process (S146). In this process, the main CPU 71 refers to the jackpot random number determination table (first starting port) (see FIG. 16) and the symbol determining table (first starting port) (see FIG. 18), and Based on the numerical value and random symbol number, it is determined whether or not it is a "jackpot", and in the case of a "jackpot", the jackpot symbol (discrimination design for presentation) scheduled to be displayed on the display screen of the display device 13 is determined. Make a selection (judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S147)。この処理では、メインCPU71は、S145で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 performs a process of determining whether there is a fall (S147). In this process, the main CPU 71 performs a fall lottery based on the random number for fall determination acquired in S145, and determines whether or not a fall has occurred. Thereby, the main CPU 71 acquires fall lottery information (“0”: no fall, or “1”: fall).

次いで、メインCPU71は、第1始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S148)。 Next, the main CPU 71 sets the pending addition command data at the time of first starting slot winning in the main RAM 73 (S148).

この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図16参照)、図柄判定テーブル(第1始動口)(図18参照)、大当り種類決定テーブル(図20~図23参照)及び入賞時演出情報決定テーブル(図24参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「小当り」、「ハズレ」)、始動記憶数(第1特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this process, the main CPU 71 includes a jackpot random number determination table (first starting opening) (see FIG. 16), a symbol determination table (first starting opening) (see FIG. 18), a jackpot type determination table (see FIGS. 20 to 23). ) and the winning performance information determination table (see Figure 24), the gaming status (``normal'', ``probable change'', ``time saving''), winning type (``big hit'', ``small hit'', ``losing ''), the number of starting memories (the number of reserved first special symbols), symbol designation command, jackpot selection symbol command, winning performance information, jackpot judgment result information, falling lottery information, etc., the pending addition command is executed. Determine the information to be included (transmission content).

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第1始動口)(図16参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第1始動口)(図18参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図24参照)を参照することにより取得される。また、大当り判定の結果情報は、S146の処理で取得され、転落抽選情報は、S147の処理で取得される。 In addition, at this time, the gaming state is obtained by referring to the values of the probability change flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (first starting opening) (see FIG. 16). The symbol designation command and jackpot selection symbol command are obtained by referring to the symbol determination table (first starting port) (see Figure 18), and the winning performance information is obtained from the winning performance information determination table (see Figure 24). Obtained by referring to . Also, the result information of the jackpot determination is acquired in the process of S146, and the falling lottery information is acquired in the process of S147.

また、本実施形態では、S148の処理において、第1始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。そして、この第1始動口入賞時の保留加算コマンドに基づいて、副制御回路200は、保留演出及び先読み演出の演出パターンを選択する。 Further, in the present embodiment, in the process of S148, a pending addition command at the time of first starting slot winning is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, based on the reservation addition command at the time of winning the first starting opening, the sub-control circuit 200 selects the performance pattern of the reservation performance and the look-ahead performance.

S148の処理後、又は、S141或いはS143がNO判定の場合、メインCPU71は、第2始動口入賞球センサ45aの出力信号に基づいて、第2始動口45への遊技球の入賞が検出されたか否かを判別する(S149)。 After the processing of S148, or when the determination is NO in S141 or S143, the main CPU 71 determines whether winning of a game ball to the second starting opening 45 has been detected based on the output signal of the second starting opening winning ball sensor 45a. It is determined whether or not (S149).

S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されていないと判別した場合(S149がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図79参照)のS132に移す。一方、S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されたと判別した場合(S149がYES判定の場合)、メインCPU71は、第2始動口入賞に対応する払出情報をメインRAM73にセットする(S150)。本実施形態では遊技球が第2始動口45に入賞すると、所定数の遊技球が払い出される。それゆえ、S150の処理では、所定数の遊技球の払出情報がセットされる。 In S149, if the main CPU 71 determines that winning of the game ball into the second starting port 45 has not been detected (NO determination in S149), the main CPU 71 ends the starting port winning detection process and returns to the process. The process moves to S132 of the switch input detection process (see FIG. 79). On the other hand, in S149, when the main CPU 71 determines that winning of the game ball to the second starting port 45 has been detected (YES in S149), the main CPU 71 outputs payout information corresponding to the second starting port winning. is set in the main RAM 73 (S150). In this embodiment, when a game ball enters the second starting port 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, payout information for a predetermined number of game balls is set.

S150の処理後、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S151)。 After the process of S150, the main CPU 71 determines whether the number of reserved balls (the number of reserved balls) of the second starting opening winnings (variable display of the second special symbol) is less than "4" (S151).

S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満でないと判別した場合(S151がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図79参照)のS132に移す。一方、S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満であると判別した場合(S151がYES判定の場合)、メインCPU71は、第2始動口入賞の保留個数を「1」加算する処理を行う(S152)。S152の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S153)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 In S151, if the main CPU 71 determines that the pending number of second starting opening winnings is not less than "4" (NO determination in S151), the main CPU 71 ends the starting opening winning detection process and switches the process. The process moves to S132 of input detection processing (see FIG. 79). On the other hand, in S151, if the main CPU 71 determines that the number of pending winnings from the second starting opening is less than "4" (YES in S151), the main CPU 71 determines the pending number of winnings from the second starting opening. A process of adding "1" is performed (S152). After the process of S152, the main CPU 71 acquires various random numbers used in the lottery, and stores the acquired various random numbers in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 obtains various random numbers such as a jackpot determination random number, a symbol random number, and a fall determination random number.

次いで、メインCPU71は、第2特別停止図柄判定処理を行う(S154)。この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図17参照)及び図柄判定テーブル(第2始動口)(図19参照)を参照し、S153で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 performs a second special stop symbol determination process (S154). In this process, the main CPU 71 refers to the jackpot random number determination table (second starting opening) (see FIG. 17) and the symbol determination table (second starting opening) (see FIG. 19), and Based on the numerical value and random symbol value, it is determined whether or not it is a "jackpot", and in the case of a jackpot, the selection of the jackpot symbol (discrimination symbol for presentation) to be displayed on the display screen of the display device 13 ( judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S155)。この処理では、メインCPU71は、S153で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 performs a process of determining whether there is a fall (S155). In this process, the main CPU 71 performs a fall lottery based on the random number value for fall determination acquired in S153, and determines whether or not a fall has occurred. Thereby, the main CPU 71 acquires fall lottery information (“0”: no fall, or “1”: fall).

次いで、メインCPU71は、第2始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S156)。 Next, the main CPU 71 sets the pending addition command data at the time of winning the second starting opening into the main RAM 73 (S156).

この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図17参照)、図柄判定テーブル(第2始動口)(図19参照)、大当り種類決定テーブル(図20~図23参照)及び入賞時演出情報決定テーブル(図24参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「ハズレ」)、始動記憶数(第2特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this process, the main CPU 71 includes a jackpot random number determination table (second starting opening) (see FIG. 17), a symbol determination table (second starting opening) (see FIG. 19), a jackpot type determination table (see FIGS. 20 to 23). ) and the winning performance information determination table (see Figure 24), the gaming status (``normal'', ``probable change'', ``time saving''), winning type (``jackpot'', ``loss''), starting memory Information to be included in the pending addition command (based on information such as the number (number of pending second special symbols), symbol designation command, jackpot selection symbol command, winning performance information, jackpot determination result information, falling lottery information, etc.) (contents to be sent).

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第2始動口)(図17参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第2始動口)(図19参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図24参照)を参照することにより取得される。また、大当り判定の結果情報は、S154の処理で取得され、転落抽選情報は、S155の処理で取得される。 In addition, at this time, the gaming state is obtained by referring to the values of the probability change flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (second starting opening) (see FIG. 17). The symbol designation command and jackpot selection symbol command are obtained by referring to the symbol determination table (second starting port) (see Figure 19), and the winning performance information is obtained from the winning performance information determination table (see Figure 24). Obtained by referring to . Further, the jackpot determination result information is acquired in the process of S154, and the falling lottery information is acquired in the process of S155.

また、本実施形態では、S156の処理において、第2始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。副制御回路200は、この第2始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、S156の処理後、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図79参照)のS132に移す。 Further, in the present embodiment, in the process of S156, a pending addition command at the time of second starting opening winning is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects the effect pattern of the pending effect and the look-ahead effect based on the pending addition command at the time of winning the second starting opening. After the process of S156, the main CPU 71 ends the starting opening winning detection process and moves the process to S132 of the switch input detection process (see FIG. 79).

<副制御回路の動作説明>
次に、図81~図112を参照して、副制御回路200のサブ基板202内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70から送信された各種コマンドを受信し、該各種コマンドに基づいて各種処理を行う。
<Operation explanation of sub-control circuit>
Next, the contents of various processes executed by various control circuits in the sub board 202 of the sub control circuit 200 will be described with reference to FIGS. 81 to 112. Note that the sub control circuit 200 receives various commands transmitted from the main control circuit 70, and performs various processes based on the various commands.

[副制御メイン処理]
最初に、図81を参照して、ホスト制御回路210により実行される副制御メイン処理について説明する。図81は、本実施形態における副制御メイン処理の手順を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。
[Sub-control main processing]
First, with reference to FIG. 81, the sub-control main processing executed by the host control circuit 210 will be described. FIG. 81 is a flowchart showing the procedure of the sub-control main processing in this embodiment. Note that the sub-control main process is a process that is started when the power is turned on.

まず、ホスト制御回路210は、初期化処理を行う(S201)。この処理では、ホスト制御回路210は、例えば、ハードウェアの初期化、デバイスの初期化、アプリケーション(各種処理)の初期化、バックアップデータの復帰初期化等の各種初期設定処理を行う。なお、初期化処理の詳細については、後述の図82及び図83を参照しながら後で説明する。 First, the host control circuit 210 performs initialization processing (S201). In this process, the host control circuit 210 performs various initial setting processes such as hardware initialization, device initialization, application (various processes) initialization, backup data restoration initialization, and the like. Note that details of the initialization process will be described later with reference to FIGS. 82 and 83, which will be described later.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S202)。なお、起動時には、ウォッチドッグタイマのリセット時間(例えば200msec)が設定され、その後、サービスパルスの書込みが行われなかった場合(タイムアウト時)には、電断処理が開始される。また、ウォッチドッグタイマカウンタをクリアするタイミングは、副制御メイン処理内のメインループ処理(S202~S212の処理)の開始時、デバイス初期化処理の開始時、アプリケーション初期化処理の開始時及び電断処理の開始時である。 Next, the host control circuit 210 clears the counter of the watchdog timer (S202). Note that at startup, a watchdog timer reset time (for example, 200 msec) is set, and if no service pulse is written after that (timeout), power-off processing is started. Also, the timing to clear the watchdog timer counter is at the start of main loop processing (processing from S202 to S212) in the sub-control main processing, at the start of device initialization processing, at the start of application initialization processing, and at the time of power failure. This is the start of processing.

次いで、ホスト制御回路210は、操作手段入力処理を行う(S203)。この処理では、ホスト制御回路210は、遊技者により例えばボタンやジョグダイアルなどの操作手段に対して操作が行われたか否かの判定処理、及び、操作内容の情報取得処理を行う。なお、操作手段入力処理の詳細については、後述の図87~図89を参照しながら後で説明する。 Next, the host control circuit 210 performs operation means input processing (S203). In this process, the host control circuit 210 performs a process of determining whether or not the player has operated an operation means such as a button or a jog dial, and a process of acquiring information on the content of the operation. Note that details of the operation means input processing will be explained later with reference to FIGS. 87 to 89, which will be described later.

次いで、ホスト制御回路210は、メイン・サブ間コマンド制御処理を行う(S204)。この処理では、ホスト制御回路210は、メインCPU71からコマンドデータを受信した際のコマンドデータの読み込み処理(コマンド受信処理)及びサブワークRAM210aへのコマンドデータの格納処理(受信データ記憶処理)を行う。なお、メイン・サブ間コマンド制御処理の詳細については、後述の図90及び図91を参照しながら後で説明する。 Next, the host control circuit 210 performs main-sub command control processing (S204). In this process, the host control circuit 210 performs a process of reading command data (command reception process) when receiving command data from the main CPU 71 and a process of storing the command data in the sub-work RAM 210a (received data storage process). Note that details of the main-sub command control processing will be described later with reference to FIGS. 90 and 91, which will be described later.

次いで、ホスト制御回路210は、コマンド解析処理を行う(S205)。この処理では、ホスト制御回路210は、サブワークRAM210aに格納されたコマンドの内容を解析し、コマンドに含まれる各種情報を取得する。なお、コマンド解析処理の詳細については、後述の図92を参照しながら後で説明する。 Next, the host control circuit 210 performs command analysis processing (S205). In this process, the host control circuit 210 analyzes the contents of the command stored in the sub-work RAM 210a and obtains various information included in the command. Note that details of the command analysis process will be described later with reference to FIG. 92, which will be described later.

次いで、ホスト制御回路210は、アニメーションリクエスト構築処理を行う(S206)。この処理では、ホスト制御回路210は、表示装置13を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、該アニメーションリクエストに基づいて(該アニメーションリクエストに対応して、該アニメーションリクエストに応じて、該アニメーションリクエストに基づいて実行される表示装置13における演出制御(表示)に対応して、などと表現可能な)各種演出装置を動作させるための各種リクエスト(サウンドリクエスト、ランプリクエスト及び役物リクエスト)を生成する。なお、アニメーションリクエスト構築処理の詳細については、後述の図94を参照しながら後で説明する。 Next, the host control circuit 210 performs animation request construction processing (S206). In this process, the host control circuit 210 generates an animation request necessary when controlling the effect using the display device 13, and based on the animation request (in response to the animation request, In response to the production control (display) on the display device 13 executed based on the animation request, various requests (sound requests, lamp requests, and accessories) for operating various production devices (which can be expressed as request). Note that details of the animation request construction process will be described later with reference to FIG. 94, which will be described later.

なお、本実施形態では、上述のように、コマンドの種別に応じてコマンドのパケット数(バイト数)が異なる。そして、ホスト制御回路210において、複数のコマンドデータを受信した際に、その全てのコマンドデータの総パケット数が所定の最大パケット数以下である場合には、上述したコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は、受信した複数のコマンドデータに対して同一フレームで実施される。しかしながら、受信した複数のコマンドデータの総パケット数が所定の最大パケット数を超える場合には、受信した複数のコマンドデータのうち、所定の最大パケット数分のコマンドデータに対しては同一フレームにおいてコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)を行い、残りのパケット数分のコマンドデータに対するコマンド解析処理(S205)及びアニメーションリクエスト構築処理(S206)は次フレームで実施される。 Note that in this embodiment, as described above, the number of command packets (number of bytes) differs depending on the type of command. When the host control circuit 210 receives a plurality of command data, if the total number of packets of all the command data is less than or equal to the predetermined maximum number of packets, the above-mentioned command analysis process (S205) and animation are performed. The request construction process (S206) is performed on the plurality of received command data in the same frame. However, if the total number of packets of the received multiple command data exceeds the predetermined maximum number of packets, the command data for the predetermined maximum number of packets among the received multiple command data will not be sent in the same frame. Analysis processing (S205) and animation request construction processing (S206) are performed, and command analysis processing (S205) and animation request construction processing (S206) for the remaining packets of command data are performed in the next frame.

次いで、ホスト制御回路210は、上記S204~S206の処理が受信コマンド数分実施されたか否かを判別する(S207)。 Next, the host control circuit 210 determines whether the processes of S204 to S206 have been performed for the number of received commands (S207).

S207において、ホスト制御回路210が、上記S204~S206の処理が受信コマンド数分実施されていないと判別した場合(S207がNO判定の場合)、ホスト制御回路210は、処理をS204に戻し、S204以降の処理を繰り返す。 In S207, if the host control circuit 210 determines that the processes in S204 to S206 have not been performed for the number of received commands (NO in S207), the host control circuit 210 returns the process to S204, and returns the process to S204. Repeat the following process.

一方、S207において、ホスト制御回路210が、上記S204~S206の処理が受信コマンド数分実施されたと判別した場合(S207がYES判定の場合)、ホスト制御回路210は、描画制御処理を行う(S208)。この処理では、ホスト制御回路210は、アニメーションリクエストに基づいて、動画コマンド及び描画リクエストを生成し、該生成された動画コマンド及び前フレームで生成された描画リクエストを表示制御回路230に送信する。また、この際、表示制御回路230は、受信した動画コマンド及び描画リクエストに基づいて、表示装置13に演出画像を表示(描画)するための各種処理を行う。なお、描画制御処理の詳細については、後述の図95A及び図95Bを参照しながら後で説明する。 On the other hand, in S207, if the host control circuit 210 determines that the processes in S204 to S206 have been performed for the number of received commands (YES in S207), the host control circuit 210 performs drawing control processing (S208). ). In this process, the host control circuit 210 generates a video command and a drawing request based on the animation request, and sends the generated video command and the drawing request generated in the previous frame to the display control circuit 230. Also, at this time, the display control circuit 230 performs various processes for displaying (drawing) the effect image on the display device 13 based on the received moving image command and drawing request. Note that details of the drawing control process will be described later with reference to FIGS. 95A and 95B, which will be described later.

次いで、ホスト制御回路210は、音声制御処理を行う(S209)。この処理では、ホスト制御回路210は、サウンドリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したサウンドリクエストに基づいて、スピーカ11による音声再生の制御処理を行う。なお、音声制御処理の詳細については、後述の図102A及び図102Bを参照しながら後で説明する。 Next, the host control circuit 210 performs audio control processing (S209). In this process, the host control circuit 210 sends a sound request (command) to the audio/LED control circuit 220. Also, at this time, the audio/LED control circuit 220 performs control processing for audio reproduction by the speaker 11 based on the received sound request. Note that details of the audio control process will be described later with reference to FIGS. 102A and 102B, which will be described later.

次いで、ホスト制御回路210は、ランプ制御処理を行う(S210)。この処理では、ホスト制御回路210は、ランプリクエスト(コマンド)を音声・LED制御回路220に送信する。また、この際、音声・LED制御回路220は、受信したランプリクエストに基づいて、ランプ群18の発光制御を行う。なお、ランプ制御処理の詳細については、後述の図103A及び図103Bを参照しながら後で説明する。 Next, the host control circuit 210 performs lamp control processing (S210). In this process, the host control circuit 210 sends a lamp request (command) to the audio/LED control circuit 220. Also, at this time, the audio/LED control circuit 220 controls the light emission of the lamp group 18 based on the received lamp request. Note that details of the lamp control process will be described later with reference to FIGS. 103A and 103B, which will be described later.

次いで、ホスト制御回路210は、役物制御処理を行う(S211)。この処理では、ホスト制御回路210は、生成された役物リクエストに基づいて、役物20を駆動させるための励磁データをI2Cコントローラ261を介してモータコントローラ270(モータドライバ271)に送信する。また、モータドライバ271は、受信した励磁データを対応するモータ272に出力して役物20を駆動する。なお、役物制御処理の詳細については、後述の図104を参照しながら後で説明する。 Next, the host control circuit 210 performs accessory control processing (S211). In this process, the host control circuit 210 transmits excitation data for driving the accessory 20 to the motor controller 270 (motor driver 271) via the I2C controller 261 based on the generated accessory request. Further, the motor driver 271 outputs the received excitation data to the corresponding motor 272 to drive the accessory 20 . Note that details of the accessory control process will be described later with reference to FIG. 104, which will be described later.

次いで、ホスト制御回路210は、上述したS202の処理開始からの経過時間が設定された所定のFPS周期の時間以上であるか否かを判別する(S212)。本実施形態では、ホスト制御回路210は、上述したS202~S211の一連の処理(メインループ処理)を所定のFPS周期で実行する。なお、FPS周期は、例えば、約16.7msec(60FPS)、約33.3msec(30FPS)等に設定される。 Next, the host control circuit 210 determines whether the elapsed time from the start of the process in S202 described above is equal to or longer than the predetermined FPS cycle (S212). In this embodiment, the host control circuit 210 executes the series of processes (main loop process) from S202 to S211 described above at a predetermined FPS cycle. Note that the FPS cycle is set to, for example, approximately 16.7 msec (60 FPS), approximately 33.3 msec (30 FPS), etc.

S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上でないと判別した場合(S212がNO判定の場合)、ホスト制御回路210は、S212の判定処理を繰り返す。一方、S212において、ホスト制御回路210が、S202の処理開始からの経過時間が所定のFPS周期の時間以上であると判別した場合(S212がYES判定の場合)、ホスト制御回路210は、処理をS202に戻し、S202以降の処理を繰り返す。 In S212, if the host control circuit 210 determines that the elapsed time from the start of the process in S202 is not equal to or longer than the predetermined FPS cycle (NO in S212), the host control circuit 210 executes the determination process in S212. repeat. On the other hand, in S212, if the host control circuit 210 determines that the elapsed time from the start of the process in S202 is equal to or longer than the predetermined FPS cycle (YES in S212), the host control circuit 210 executes the process. The process returns to S202 and the processes from S202 onwards are repeated.

[初期化処理]
次に、図82及び図83を参照して、副制御メイン処理(図81参照)中のS201で行う初期化処理について説明する。なお、図82は、本実施形態における初期化処理の動作概要を示す図であり、図83は、本実施形態における初期化処理の手順を示すフローチャートである。
[Initialization process]
Next, the initialization process performed in S201 in the sub-control main process (see FIG. 81) will be described with reference to FIGS. 82 and 83. Note that FIG. 82 is a diagram showing an operational overview of the initialization process in this embodiment, and FIG. 83 is a flowchart showing the procedure of the initialization process in this embodiment.

パチンコ遊技機1に電源が投入されると、初期化処理において、ホスト制御回路210は、図82に示すように、自身だけでなく、ホスト制御回路210に接続された各種制御回路及びコントローラのハードウェアの初期化処理を行う。次いで、各制御回路又はコントローラは、対応するデバイス(ランプ群18、スピーカ11、表示装置13、役物20)の初期化処理を行う。以下に、この初期化処理の具体的にな手順を、図83のフローチャートを参照しながら説明する。 When the power is turned on to the pachinko game machine 1, in the initialization process, the host control circuit 210 not only controls itself, but also the various control circuits and controller hardware connected to the host control circuit 210. Performs software initialization processing. Next, each control circuit or controller performs initialization processing of the corresponding device (lamp group 18, speaker 11, display device 13, accessory 20). The specific procedure of this initialization process will be explained below with reference to the flowchart of FIG. 83.

まず、ホスト制御回路210は、電源オンを検知したか否かを判別する(S221)。S221において、ホスト制御回路210が、電源オンを検知していないと判別した場合(S221がNO判定の場合)、ホスト制御回路210は、S221の判定処理を繰り返す。なお、電源オンの検知処理では、ホスト制御回路210に供給されている電源電圧が、安定しているか否かを判定するので、電源オンが検知されていない状態は、実際に電源がオン状態であってもホスト制御回路210に供給されている電源電圧が安定していないことを表す。それゆえ、S221で繰り返し行われる電源オン状態の検知処理は、ホスト制御回路210に供給されている電源電圧が安定するまでの待機処理となる。 First, the host control circuit 210 determines whether or not power-on is detected (S221). If the host control circuit 210 determines in S221 that power-on is not detected (NO determination in S221), the host control circuit 210 repeats the determination process in S221. In addition, in the power-on detection process, it is determined whether the power supply voltage supplied to the host control circuit 210 is stable or not, so if the power-on is not detected, it means that the power is actually on. Even if there is, it indicates that the power supply voltage supplied to the host control circuit 210 is not stable. Therefore, the power-on state detection process repeatedly performed in S221 becomes a standby process until the power supply voltage supplied to the host control circuit 210 becomes stable.

一方、S221において、ホスト制御回路210が、電源オンを検知したと判別した場合(S221がYES判定の場合)、ホスト制御回路210は、ハードウェア初期化処理を行う(S222)。この処理では、ホスト制御回路210は、サブ基板202内に設けられた各種制御回路(自身の回路、音声・LED制御回路220及び表示制御回路230)、並びに、ホスト制御回路210に接続されたモータコントローラ270のハードウェアを初期化する。具体的には、各制御回路及びモータコントローラ270内の、レジスタの初期化処理、制御ROMの設定処理等が行われる。 On the other hand, if the host control circuit 210 determines in S221 that power-on is detected (YES in S221), the host control circuit 210 performs hardware initialization processing (S222). In this process, the host control circuit 210 controls various control circuits (its own circuit, audio/LED control circuit 220, and display control circuit 230) provided in the sub-board 202, as well as the motor connected to the host control circuit 210. Initialize the hardware of controller 270. Specifically, register initialization processing, control ROM setting processing, etc. in each control circuit and motor controller 270 are performed.

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S223)。 Next, the host control circuit 210 clears the counter of the watchdog timer (S223).

次いで、サブ基板202内に設けられた各種制御回路、並びに、モータコントローラ270は、それぞれ対応するデバイスの初期化処理を行う(S224)。この処理では、音声・LED制御回路220は、ランプ群18及びスピーカ11のドライバ(制御プログラム)の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、表示制御回路230は、表示装置13のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。また、モータコントローラ270は、役物20を駆動するためのモータドライバ271の初期化・設定処理(ROMアクセスの設定処理等を含む)を行う。さらに、本実施形態では、この処理において、ホスト制御回路210は、図示しない操作手段のドライバの初期化・設定処理(ROMアクセスの設定処理等を含む)も行う。 Next, the various control circuits provided in the sub-board 202 and the motor controller 270 perform initialization processing for their corresponding devices (S224). In this processing, the audio/LED control circuit 220 performs initialization/setting processing (including ROM access setting processing, etc.) of the drivers (control programs) for the lamp group 18 and the speaker 11. The display control circuit 230 also performs initialization/setting processing for the driver of the display device 13 (including ROM access setting processing, etc.). Further, the motor controller 270 performs initialization/setting processing (including ROM access setting processing, etc.) of the motor driver 271 for driving the accessory 20. Furthermore, in this embodiment, in this processing, the host control circuit 210 also performs initialization/setting processing (including ROM access setting processing, etc.) of the driver of the operation means (not shown).

次いで、ホスト制御回路210は、ウォッチドッグタイマのカウンタをクリアする(S225)。 Next, the host control circuit 210 clears the counter of the watchdog timer (S225).

次いで、ホスト制御回路210は、アプリケーション初期化処理を行う(S226)。この処理では、ホスト制御回路210は、図81で説明した副制御メイン処理中のメインループ処理で行われる各種処理で使用される各種設定値の初期化処理を行う。具体的には、ホスト制御回路210は、操作手段入力処理(S203)、メイン・サブ間コマンド制御処理(S204)、アニメーションリクエスト構築処理(S206)、描画制御処理(S208)、音声制御処理(S209)及びランプ制御処理(S210)のそれぞれにおいて使用される各種設定値の初期化処理を行う。 Next, the host control circuit 210 performs application initialization processing (S226). In this process, the host control circuit 210 initializes various setting values used in various processes performed in the main loop process during the sub-control main process described with reference to FIG. Specifically, the host control circuit 210 performs operation means input processing (S203), main-sub command control processing (S204), animation request construction processing (S206), drawing control processing (S208), and audio control processing (S209). ) and lamp control processing (S210).

次いで、ホスト制御回路210は、その他の各種初期化処理を行う(S227)。この処理では、ホスト制御回路210は、バックアップ復帰初期化処理、役物制御初期化処理及びLED登録処理を行う。なお、バックアップ復帰初期化処理の詳細については、後述の図84を参照しながら後で説明し、役物制御初期化処理の詳細については、後述の図85を参照しながら後で説明し、LED登録処理の詳細については、後述の図86を参照しながら後で説明する。 Next, the host control circuit 210 performs various other initialization processes (S227). In this process, the host control circuit 210 performs a backup restoration initialization process, an accessory control initialization process, and an LED registration process. The details of the backup restoration initialization process will be explained later with reference to FIG. 84 described below, and the details of the accessory control initialization process will be explained later with reference to FIG. Details of the registration process will be described later with reference to FIG. 86, which will be described later.

そして、S227の処理後、ホスト制御回路210は、初期化処理を終了し、処理を副制御メイン処理(図81参照)のS202に移す。 After the process of S227, the host control circuit 210 ends the initialization process and moves the process to S202 of the sub-control main process (see FIG. 81).

[バックアップ復帰初期化処理]
次に、図84を参照して、初期化処理(図83参照)中のS227で行うバックアップ復帰初期化処理について説明する。なお、図84は、本実施形態におけるバックアップ復帰初期化処理の手順を示すフローチャートである。
[Backup restoration initialization process]
Next, with reference to FIG. 84, the backup restoration initialization process performed in S227 during the initialization process (see FIG. 83) will be described. Note that FIG. 84 is a flowchart showing the procedure of backup restoration initialization processing in this embodiment.

まず、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータの整合性チェック処理を行う(S231)。このゲームデータの整合性チェック処理では、ゲームデータのサム値判定、プログラムバージョン及びマジックコード(一般的にはマジックナンバーと呼ばれるもの)のチェック、サムチェック等の処理が行われる。なお、「ゲームデータ」とは、コマンド内のパラメータの情報などが含まれ、ホスト制御回路210で行われる各種抽選処理やアニメーションリクエスト構築処理などで参照されるデータの構造体(記憶領域又は変数の集合体)のことをいう。また、後述のように、「ゲームデータ」には、各種抽選処理の抽選結果の情報(例えば演出パターン等)もまた登録される。 First, the host control circuit 210 performs a consistency check process on the game data stored in the backup area of the SRAM 210b (S231). In this game data consistency check process, processes such as determining the sum value of the game data, checking the program version and magic code (generally called a magic number), and checking the sum are performed. Note that "game data" includes information on parameters in commands, etc., and is a data structure (storage area or variable collective). Furthermore, as will be described later, information on the lottery results of various lottery processes (for example, presentation patterns, etc.) is also registered in the "game data."

次いで、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されるゲームデータに整合性があるか否かを判別する(S232)。この処理では、ホスト制御回路210は、ゲームデータが破損していないか否かを判別している。 Next, the host control circuit 210 determines whether the game data stored in the backup area of the SRAM 210b is consistent (S232). In this process, the host control circuit 210 determines whether or not the game data is damaged.

S232において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S232がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。 In S232, if the host control circuit 210 determines that the game data is consistent (YES in S232), the host control circuit 210 performs the process of S236, which will be described later.

一方、S232において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S232がNO判定の場合)、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータの整合性チェック処理を行う(S233)。次いで、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されるゲームデータに整合性があるか否かを判別する(S234)。 On the other hand, if the host control circuit 210 determines in S232 that the game data is inconsistent (NO determination in S232), the host control circuit 210 determines that the game data stored in the mirroring area in the SRAM 210b is consistent. A gender check process is performed (S233). Next, the host control circuit 210 determines whether the game data stored in the mirroring area in the SRAM 210b is consistent (S234).

S234において、ホスト制御回路210が、ゲームデータに整合性があると判別した場合(S234がYES判定の場合)、ホスト制御回路210は、後述のS236の処理を行う。 In S234, if the host control circuit 210 determines that the game data is consistent (YES in S234), the host control circuit 210 performs the process of S236, which will be described later.

一方、S234において、ホスト制御回路210が、ゲームデータに整合性がないと判別した場合(S234がNO判定の場合)、ホスト制御回路210は、ゲームデータ初期化処理(RAMクリア時)を行う(S235)。この処理では、ホスト制御回路210は、ゲームデータが記憶されているRAM領域をクリアする際の初期化処理を行う。具体的には、ホスト制御回路210は、変数等を初期化してゲームデータを初期値に戻す(ゲームデータを完全初期化する)。 On the other hand, if the host control circuit 210 determines in S234 that the game data is inconsistent (NO determination in S234), the host control circuit 210 performs game data initialization processing (when clearing RAM). S235). In this processing, the host control circuit 210 performs initialization processing when clearing the RAM area in which game data is stored. Specifically, the host control circuit 210 initializes variables and the like to return the game data to initial values (completely initializes the game data).

S235の処理後、又は、S232或いはS234がYES判定の場合、ホスト制御回路210は、ゲームデータ初期化処理(電源オン時)を行う(S236)。 After the processing in S235, or if the determination is YES in S232 or S234, the host control circuit 210 performs game data initialization processing (when the power is turned on) (S236).

なお、この際、S236の処理がS232の処理後に行われた場合には、ホスト制御回路210は、SRAM210bのバックアップ領域に記憶されているゲームデータの復帰処理を行う。S236の処理がS234の処理後に行われた場合には、ホスト制御回路210は、SRAM210b内のミラーリング領域に記憶されているゲームデータの復帰処理を行う。また、S236の処理がS235の処理後に行われた場合には、ホスト制御回路210は、完全初期化されたゲームデータ(初期値)の復帰処理を行う。 Note that, at this time, if the process of S236 is performed after the process of S232, the host control circuit 210 performs a process of restoring the game data stored in the backup area of the SRAM 210b. If the process of S236 is performed after the process of S234, the host control circuit 210 performs a process of restoring the game data stored in the mirroring area in the SRAM 210b. Further, when the process of S236 is performed after the process of S235, the host control circuit 210 performs a process of restoring the completely initialized game data (initial value).

次いで、ホスト制御回路210は、S236の処理により復帰させたゲームデータをSRAM210bにバックアップする(S237)。そして、S237の処理後、ホスト制御回路210は、バックアップ復帰初期化処理を終了する。 Next, the host control circuit 210 backs up the game data restored by the process of S236 to the SRAM 210b (S237). After the process of S237, the host control circuit 210 ends the backup restoration initialization process.

[役物制御初期化処理]
次に、図85を参照して、初期化処理(図83参照)中のS227で行う役物制御初期化処理について説明する。図85は、本実施形態における役物制御初期化処理の手順を示すフローチャートである。なお、この処理では、図81で説明した副制御メイン処理中の役物制御処理(S211)において、使用される各種設定の初期化処理を行う。
[Accessories control initialization process]
Next, with reference to FIG. 85, the accessory control initialization process performed in S227 in the initialization process (see FIG. 83) will be described. FIG. 85 is a flowchart showing the procedure of accessory control initialization processing in this embodiment. In addition, in this process, the various settings used in the accessory control process (S211) during the sub-control main process described in FIG. 81 are initialized.

まず、ホスト制御回路210は、役物20の動作回数に「0」をセットする(S241)。次いで、ホスト制御回路210は、役物20を駆動するモータ272が初期位置にあるか否かを判別する(S242)。なお、この判定処理は、モータ272が初期位置にあるか否かを判別するために設けられた図示しないセンサの検出結果に基づいて行われる。 First, the host control circuit 210 sets the number of operations of the accessory 20 to "0" (S241). Next, the host control circuit 210 determines whether the motor 272 that drives the accessory 20 is at the initial position (S242). Note that this determination process is performed based on the detection result of a sensor (not shown) provided to determine whether or not the motor 272 is at the initial position.

S242において、ホスト制御回路210が、モータ272が初期位置にあると判別した場合(S242がYES判定の場合)、ホスト制御回路210は、使用する全てのモータ272に対してS242の判定処理が行われたか否かを判別する(S243)。 In S242, if the host control circuit 210 determines that the motor 272 is at the initial position (YES in S242), the host control circuit 210 performs the determination process in S242 on all motors 272 to be used. It is determined whether or not it has been received (S243).

S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われていないと判別した場合(S243がNO判定の場合)、ホスト制御回路210は、処理をS241に戻し、S241以降の処理を繰り返す。 In S243, if the host control circuit 210 determines that the determination process in S242 has not been performed for all motors 272 to be used (if NO in S243), the host control circuit 210 returns the process to S241. Then, the process from S241 onward is repeated.

一方、S243において、ホスト制御回路210が、使用する全てのモータ272に対してS242の判定処理が行われたと判別した場合(S243がYES判定の場合)、ホスト制御回路210は、電源投入時処理を行う(S244)。S244の処理では、ホスト制御回路210は、電源投入時おいて、役物20の動作確認処理を行う。具体的には、ホスト制御回路210は、役物20を最大可動域まで又は予め定められた可動域まで移動させ、その後、役物20を初期位置に戻す。そして、S244の処理後、ホスト制御回路210は、後述のS249の処理を行う。 On the other hand, if the host control circuit 210 determines in S243 that the determination process in S242 has been performed for all the motors 272 to be used (YES in S243), the host control circuit 210 performs the power-on process. (S244). In the process of S244, the host control circuit 210 performs a process of checking the operation of the accessory 20 when the power is turned on. Specifically, the host control circuit 210 moves the accessory 20 to the maximum range of motion or to a predetermined range of motion, and then returns the accessory 20 to its initial position. After the process of S244, the host control circuit 210 performs the process of S249, which will be described later.

ここで、再度、S242の処理に戻って、S242において、ホスト制御回路210が、モータ272が初期位置にないと判別した場合(S242がNO判定の場合)、ホスト制御回路210は、動作回数が10回以上であるか否かを判別する(S245)。なお、この処理では、検査対象のモータ272に動作停止させるほどの異常(エラー)が発生しているか否かを判定するが、このエラー判定の閾値となる動作回数は10回に限定されず、任意に設定することができる。 Here, returning to the process of S242 again, if the host control circuit 210 determines in S242 that the motor 272 is not at the initial position (NO determination in S242), the host control circuit 210 determines that the number of operations is It is determined whether the number of times has been 10 or more (S245). Note that in this process, it is determined whether or not an abnormality (error) that causes the motor 272 to be inspected to stop operating has occurred, but the number of operations that is the threshold for this error determination is not limited to 10 times; Can be set arbitrarily.

S245において、ホスト制御回路210が、動作回数が10回以上であると判別した場合(S245がYES判定の場合)、ホスト制御回路210は、エラーが発生したモータ272(エラーモータ)の動作停止を設定する(S246)。そして、S246の処理後、ホスト制御回路210は、後述のS249の処理を行う。 In S245, if the host control circuit 210 determines that the number of operations is 10 or more (YES in S245), the host control circuit 210 stops the operation of the motor 272 in which the error has occurred (error motor). Set (S246). After the process of S246, the host control circuit 210 performs the process of S249, which will be described later.

一方、S245において、ホスト制御回路210が、動作回数が10回以上でないと判別した場合(S245がNO判定の場合)、ホスト制御回路210は、検査対象のモータ272を駆動して初期位置に移動させる(S247)。次いで、ホスト制御回路210は、動作回数に「1」を加算する(S248)。そして、S248の処理後、ホスト制御回路210は、処理をS242に戻し、S242以降の処理を繰り返す。 On the other hand, if the host control circuit 210 determines in S245 that the number of operations is not 10 or more (NO determination in S245), the host control circuit 210 drives the motor 272 to be inspected to move it to the initial position. (S247). Next, the host control circuit 210 adds "1" to the number of operations (S248). After the process in S248, the host control circuit 210 returns the process to S242 and repeats the processes from S242 onwards.

S244又はS246の処理後、ホスト制御回路210は、エラーモータの動作停止を検出したか否かを判別する(S249)。 After the processing in S244 or S246, the host control circuit 210 determines whether or not it has detected that the error motor has stopped operating (S249).

S249において、ホスト制御回路210が、エラーモータの動作停止を検出していないと判別した場合(S249がNO判定の場合)、ホスト制御回路210は、動作状態をコマンド受信待機状態に移行させる(S250)。そして、S250の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。 In S249, if the host control circuit 210 determines that the stoppage of the error motor has not been detected (NO in S249), the host control circuit 210 shifts the operating state to a command reception standby state (S250). ). After the process of S250, the host control circuit 210 ends the accessory control initialization process.

一方、S249において、ホスト制御回路210が、エラーモータの動作停止を検出したと判別した場合(S249がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不可の状態をセットする(S251)。なお、本実施形態では、役物リクエストは、ホスト制御回路210により実行される役物制御に関する処理間において受け渡される。 On the other hand, in S249, if the host control circuit 210 determines that the stoppage of the error motor has been detected (YES in S249), the host control circuit 210 sets a state in which the delivery of accessory requests is not possible ( S251). In addition, in this embodiment, the accessory request is passed between the processes related to accessory control executed by the host control circuit 210.

次いで、ホスト制御回路210は、電源が再投入されて、役物20の初期化処理が行われるまでモータ停止させる状態をセットする(S252)。そして、S252の処理後、ホスト制御回路210は、役物制御初期化処理を終了する。 Next, the host control circuit 210 sets a state in which the motor is stopped until the power is turned on again and the initialization process of the accessory 20 is performed (S252). After the process of S252, the host control circuit 210 ends the accessory control initialization process.

[LED登録処理]
次に、図86を参照して、初期化処理(図83参照)中のS227で行うLED登録処理について説明する。なお、図86は、本実施形態におけるLED登録処理の手順を示すフローチャートである。
[LED registration process]
Next, with reference to FIG. 86, the LED registration process performed in S227 during the initialization process (see FIG. 83) will be described. Note that FIG. 86 is a flowchart showing the procedure of LED registration processing in this embodiment.

まず、ホスト制御回路210は、使用するLED281のチャンネルのハード情報を登録する(S261)。具体的には、ホスト制御回路210は、使用する各SPIのチャンネル開始ポート番号、チャンネル終了ポート番号及びチャンネル開始アドレスの設定を行う。 First, the host control circuit 210 registers the hardware information of the channel of the LED 281 to be used (S261). Specifically, the host control circuit 210 sets the channel start port number, channel end port number, and channel start address of each SPI to be used.

次いで、ホスト制御回路210は、使用するLEDドライバ280の情報設定を行う(S262)。具体的には、ホスト制御回路210は、LEDドライバ280にデータテーブル(LED281の点灯パターンの総数、LEDドライバ280に出力される輝度値に対応する情報テーブルなど)を登録する。そして、S262の処理後、ホスト制御回路210は、LED登録処理を終了する。 Next, the host control circuit 210 sets information for the LED driver 280 to be used (S262). Specifically, the host control circuit 210 registers a data table (an information table corresponding to the total number of lighting patterns of the LEDs 281, a brightness value output to the LED driver 280, etc.) in the LED driver 280. After the process of S262, the host control circuit 210 ends the LED registration process.

[操作手段入力処理]
次に、図87~図89を参照して、副制御メイン処理(図81参照)中のS203で行う操作手段入力処理について説明する。なお、図87は、本実施形態における操作手段入力処理の動作概要を示す図である。また、図88は、本実施形態の操作手段入力処理内で行われる操作入力タイマ割込処理の手順を示すフローチャートであり、図89は、操作手段入力処理内で行われる操作入力情報取得処理の手順を示すフローチャートである。
[Operation means input processing]
Next, with reference to FIGS. 87 to 89, the operating means input process performed at S203 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 87 is a diagram showing an outline of the operation of the operation means input process in this embodiment. Further, FIG. 88 is a flowchart showing the procedure of the operation input timer interrupt process performed within the operation means input process of this embodiment, and FIG. It is a flowchart showing a procedure.

本実施形態の操作手段入力処理では、パチンコ遊技機1に設けられた図示しない各種操作手段(例えば、ボタン、ジョグダイヤル等)に対して遊技者により演出に関する所定操作が行われた場合、図87に示すように、該所定操作に対応する信号(図87中の入力信号)が操作手段のドライバからホスト制御回路210に出力される。そして、ホスト制御回路210は、入力信号に基づいて、遊技者の所定操作による入力状態の情報を取得する。 In the operation means input process of this embodiment, when the player performs a predetermined operation related to the effect on various operation means (for example, buttons, jog dials, etc.) not shown provided in the pachinko game machine 1, the process shown in FIG. As shown, a signal corresponding to the predetermined operation (input signal in FIG. 87) is output from the driver of the operating means to the host control circuit 210. Based on the input signal, the host control circuit 210 acquires information on the input state based on a predetermined operation by the player.

操作手段入力処理内では、1msec周期のタイマ割込処理(測定用タイマ更新処理)として行われる操作入力タイマ割込処理と、予め設定されたFPS周期(例えば、16.7msecや33.3msec)で行われる操作入力情報取得処理とが行われる。以下に、操作入力タイマ割込処理及び操作入力情報取得処理の具体的にな手順を、それぞれ図88及び図89のフローチャートを参照しながら説明する。 Within the operation means input process, there is an operation input timer interrupt process performed as a timer interrupt process (measuring timer update process) with a 1 msec cycle, and an operation input timer interrupt process performed with a preset FPS cycle (for example, 16.7 msec or 33.3 msec). The operation input information acquisition process to be performed is performed. The specific procedures of the operation input timer interrupt process and the operation input information acquisition process will be described below with reference to the flowcharts of FIGS. 88 and 89, respectively.

(1)操作入力タイマ割込処理
操作入力タイマ割込処理では、まず、ホスト制御回路210は、図88に示すように、操作手段のドライバから操作入力信号の入力があるか否かを判別する(S271)。
(1) Operation input timer interrupt processing In the operation input timer interrupt processing, first, as shown in FIG. 88, the host control circuit 210 determines whether or not an operation input signal is input from the driver of the operation means. (S271).

S271において、ホスト制御回路210が、操作入力信号の入力がないと判別した場合(S271がNO判定の場合)、ホスト制御回路210は、操作入力タイマ割込処理を終了する。 If the host control circuit 210 determines in S271 that no operation input signal is input (NO determination in S271), the host control circuit 210 ends the operation input timer interrupt process.

一方、S271において、ホスト制御回路210が、操作入力信号の入力があると判別した場合(S271がYES判定の場合)、ホスト制御回路210は、操作入力信号に基づいて、操作入力状態を判断し、操作入力状態の情報をサブワークRAM210aに格納する(S272)。そして、S272の処理後、ホスト制御回路210は、操作入力タイマ割込処理を終了する。 On the other hand, in S271, if the host control circuit 210 determines that an operation input signal is input (YES in S271), the host control circuit 210 determines the operation input state based on the operation input signal. , information on the operation input state is stored in the sub-work RAM 210a (S272). After the process of S272, the host control circuit 210 ends the operation input timer interrupt process.

(2)操作入力情報取得処理
操作入力情報取得処理では、ホスト制御回路210は、図89に示すように、サブワークRAM210aを参照し、操作入力状態の情報がサブワークRAM210aに格納されていれば、該操作入力状態の情報を取得する(S281)。そして、S281の処理後、ホスト制御回路210は、操作入力情報取得処理を終了する。
(2) Operation input information acquisition process In the operation input information acquisition process, the host control circuit 210 refers to the subwork RAM 210a, as shown in FIG. , information on the operation input state is acquired (S281). After the process of S281, the host control circuit 210 ends the operation input information acquisition process.

なお、S281の処理では、例えば、操作入力がボタンに対する操作入力である場合には、操作されたボタンの種別や押下回数などの情報が、操作入力状態の情報として取得される。また、例えば、操作入力がジョグダイヤルに対する操作入力である場合には、ジョグダイヤルの回転方向、回転角度、回転速度等の情報が操作入力状態の情報として取得される。そして、S281で取得された操作入力状態の情報は、操作手段に対する遊技者の操作入力に基づいて実行される演出の内容(演出のエフェクトなど)を決定(設定)する際に使用される。 In addition, in the process of S281, for example, when the operation input is an operation input on a button, information such as the type of the operated button and the number of presses is acquired as information on the operation input state. Further, for example, when the operation input is an operation input on a jog dial, information such as the rotation direction, rotation angle, and rotation speed of the jog dial is acquired as information on the operation input state. The information on the operation input state acquired in S281 is used when determining (setting) the content of the performance (effects of the performance, etc.) to be executed based on the player's operation input to the operation means.

[メイン・サブ間コマンド制御処理]
次に、図90及び図91を参照して、副制御メイン処理(図81参照)中のS204で行うメイン・サブ間コマンド制御処理について説明する。なお、図90は、本実施形態のメイン・サブ間コマンド制御処理内で行われるコマンド受信処理の手順を示すフローチャートであり、図91は、メイン・サブ間コマンド制御処理内で行われる受信データ記憶処理の手順を示すフローチャートである。
[Main-sub command control processing]
Next, with reference to FIGS. 90 and 91, the main-sub command control process performed at S204 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 90 is a flowchart showing the procedure of command reception processing performed within the main-sub command control processing of this embodiment, and FIG. 91 is a flowchart showing the procedure for receiving data storage performed within the main-sub command control processing. It is a flowchart which shows the procedure of processing.

本実施形態では、主制御回路70(メインCPU71)から副制御回路200(ホスト制御回路210)にコマンドが送信され、該コマンドをホスト制御回路210が受信すると、ホスト制御回路210は、メイン・サブ間コマンド制御処理を割込処理として行う。そして、メイン・サブ間コマンド制御処理内では、コマンド受信時の割込処理として行われるコマンド受信処理と、該コマンド受信処理の後に実行される受信データ記憶処理とが行われる。以下に、コマンド受信処理及び受信データ記憶処理の具体的にな手順を、それぞれ図90及び図91のフローチャートを参照しながら説明する。 In this embodiment, a command is sent from the main control circuit 70 (main CPU 71) to the sub control circuit 200 (host control circuit 210), and when the host control circuit 210 receives the command, the host control circuit 210 Interval command control processing is performed as interrupt processing. In the main-sub command control process, a command reception process is performed as an interrupt process when a command is received, and a received data storage process is performed after the command reception process. The specific procedures of command reception processing and received data storage processing will be described below with reference to the flowcharts of FIGS. 90 and 91, respectively.

(1)コマンド受信処理(受信割込処理)
コマンド受信処理では、まず、ホスト制御回路210は、主制御回路70から送信されたコマンドを受信すると、図90に示すように、コマンド受信エラーが発生したか否かを判別する(S291)。
(1) Command reception processing (reception interrupt processing)
In the command reception process, first, upon receiving the command transmitted from the main control circuit 70, the host control circuit 210 determines whether a command reception error has occurred, as shown in FIG. 90 (S291).

S291において、ホスト制御回路210が、コマンド受信エラーが発生していないと判別した場合(S291がNO判定の場合)、ホスト制御回路210は、後述のS293の処理を行う。一方、S291において、ホスト制御回路210が、コマンド受信エラーが発生したと判別した場合(S291がYES判定の場合)、ホスト制御回路210は、エラー情報の設定処理を行う(S292)。 In S291, if the host control circuit 210 determines that a command reception error has not occurred (NO in S291), the host control circuit 210 performs processing in S293, which will be described later. On the other hand, if the host control circuit 210 determines in S291 that a command reception error has occurred (YES in S291), the host control circuit 210 performs error information setting processing (S292).

S292の処理後又はS291がNO判定の場合、ホスト制御回路210は、コマンドデータ受信処理を行う(S293)。この処理では、ホスト制御回路210は、受信したコマンドデータをホスト制御回路210内のリングバッファ(図36参照)に書き込む。なお、コマンド受信エラーが発生し、S292においてエラー情報がセットされている場合には、受信したコマンドデータとエラー情報とのセット情報がリングバッファに書き込まれる。そして、S293の処理後、ホスト制御回路210は、コマンド受信処理を終了する。 After the processing in S292 or if the determination is NO in S291, the host control circuit 210 performs command data reception processing (S293). In this process, the host control circuit 210 writes the received command data to a ring buffer within the host control circuit 210 (see FIG. 36). Note that if a command reception error occurs and error information is set in S292, set information of the received command data and error information is written to the ring buffer. After the process of S293, the host control circuit 210 ends the command reception process.

(2)受信データ記憶処理
受信データ記憶処理では、ホスト制御回路210は、図91に示すように、上述のコマンド受信処理でリングバッファに書き込まれた受信コマンドデータをサブワークRAM210aに格納する(S301)。この処理により、受信コマンドがサブワークRAM210aに記憶される。なお、この処理では、受信コマンドデータは、1バイトずつ、リングバッファからサブワークRAM210aに転送される。
(2) Received data storage processing In the received data storage processing, as shown in FIG. ). Through this process, the received command is stored in the sub-work RAM 210a. In this process, the received command data is transferred one byte at a time from the ring buffer to the subwork RAM 210a.

そして、S301の処理後、ホスト制御回路210は、受信データ記憶処理を終了する。 After the process of S301, the host control circuit 210 ends the received data storage process.

[コマンド解析処理]
次に、図92を参照して、副制御メイン処理(図81参照)中のS205で行うコマンド解析処理について説明する。図92は、本実施形態におけるコマンド解析処理の手順を示すフローチャートである。なお、以下に説明するコマンド解析処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、コマンド解析処理を行う手段(コマンド解析手段)も兼ねる。
[Command analysis processing]
Next, with reference to FIG. 92, the command analysis process performed in S205 in the sub-control main process (see FIG. 81) will be described. FIG. 92 is a flowchart showing the procedure of command analysis processing in this embodiment. Note that the command analysis process described below is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as means for performing command analysis processing (command analysis means).

まず、ホスト制御回路210は、サブワークRAM210aに格納された受信コマンドデータを取得する(S311)。なお、この際、受信コマンドデータに対応付けられたエラー情報がある場合には、ホスト制御回路210は、該受信コマンドデータを破棄する。 First, the host control circuit 210 acquires received command data stored in the sub-work RAM 210a (S311). Note that at this time, if there is error information associated with the received command data, the host control circuit 210 discards the received command data.

次いで、ホスト制御回路210は、受信したコマンドの種別を特定する(S312)。また、この処理では、ホスト制御回路210は、特定したコマンド種別の情報をサブワークRAM210aに保存する。なお、コマンド種別は、上述のように、各コマンドのコマンド種別部(先頭バイト領域)に格納された情報(予め設定された値)に基づいて特定される(図29~図34参照)。例えば、受信したコマンドがデモ表示コマンドである場合には、S312の処理において、コマンド種別「80H」が、サブワークRAM210aに格納される。 Next, the host control circuit 210 identifies the type of the received command (S312). In addition, in this process, the host control circuit 210 stores information on the specified command type in the sub-work RAM 210a. Note that, as described above, the command type is specified based on the information (preset value) stored in the command type section (first byte area) of each command (see FIGS. 29 to 34). For example, if the received command is a demonstration display command, the command type "80H" is stored in the sub-work RAM 210a in the process of S312.

次いで、ホスト制御回路210が、S312のコマンド種別の特定処理において受信したコマンドと対応するコマンド種別がないと判断した場合、ホスト制御回路210は、該受信コマンドデータを破棄する(S313)。次いで、ホスト制御回路210は、受信コマンドデータに含まれるパラメータ数を確認し、該パラメータ数が特定されたコマンド種別に対応するパラメータ数と異なる場合には、該受信コマンドデータを破棄する(S314)。 Next, if the host control circuit 210 determines that there is no command type corresponding to the received command in the command type identification process of S312, the host control circuit 210 discards the received command data (S313). Next, the host control circuit 210 checks the number of parameters included in the received command data, and if the number of parameters is different from the number of parameters corresponding to the specified command type, discards the received command data (S314). .

次いで、ホスト制御回路210は、コマンドパラメータチェック処理を行う(S315)。この処理では、ホスト制御回路210は、コマンド毎に設定されている各種パラメータ(図30~図34参照)内の情報(以下、コマンドパラメータという)の内容をチェックする。具体的には、ホスト制御回路210は、例えば、パラメータ内の所定のビット領域に設けられた常時0領域のチェック、パラメータ内に格納されている各データの有効範囲のチェック、及び、格納データの組み合わせのチェックを行う。なお、コマンドパラメータチェック処理の詳細については、後述の図93を参照しながら後で説明する。 Next, the host control circuit 210 performs command parameter check processing (S315). In this process, the host control circuit 210 checks the contents of information (hereinafter referred to as command parameters) in various parameters (see FIGS. 30 to 34) set for each command. Specifically, the host control circuit 210 checks, for example, a constant 0 area provided in a predetermined bit area in a parameter, checks the valid range of each data stored in a parameter, and checks stored data. Check the combination. Note that details of the command parameter check process will be described later with reference to FIG. 93, which will be described later.

次いで、ホスト制御回路210は、受信コマンドに含まれるコマンドパラメータが正常であるか否かを判別する(S316)。この判別処理では、ホスト制御回路210は、S315のコマンドパラメータチェック処理の結果に基づいて、コマンドパラメータが正常であるか否か(コマンドの有効性の有無)を判別する。 Next, the host control circuit 210 determines whether the command parameters included in the received command are normal (S316). In this determination process, the host control circuit 210 determines whether the command parameters are normal (whether the command is valid or not) based on the result of the command parameter check process in S315.

S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常でないと判別した場合(S316がNO判定の場合)、ホスト制御回路210は、該受信コマンドのデータを破棄する(S317)。そして、S317の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図81参照)のS206に移す。 If the host control circuit 210 determines in S316 that the command parameter included in the received command is not normal (NO in S316), the host control circuit 210 discards the data of the received command (S317). After the process of S317, the host control circuit 210 ends the command analysis process and moves the process to S206 of the sub-control main process (see FIG. 81).

一方、S316において、ホスト制御回路210が、受信コマンドに含まれるコマンドパラメータが正常であると判別した場合(S316がYES判定の場合)、ホスト制御回路210は、コマンドパラメータ(ゲームステータス等の情報)をゲームデータに反映(登録)させる(S318)。また、この処理では、コマンドパラメータが反映されたゲームデータをサブワークRAM210a内の所定領域に格納する。 On the other hand, in S316, if the host control circuit 210 determines that the command parameter included in the received command is normal (YES in S316), the host control circuit 210 determines that the command parameter (information such as game status) is reflected (registered) in the game data (S318). Also, in this process, game data in which the command parameters are reflected is stored in a predetermined area in the sub-work RAM 210a.

次いで、ホスト制御回路210は、サブ抽選処理を行う(S319)。この処理では、ホスト制御回路210は、演出用の各種乱数値を取得し、受信したコマンドのコマンド種別に対応する演出内容の決定に係る抽選処理を行う。 Next, the host control circuit 210 performs sub-lottery processing (S319). In this process, the host control circuit 210 obtains various random numbers for presentation, and performs a lottery process related to determining the presentation content corresponding to the command type of the received command.

例えば、受信したコマンドが特別図柄演出開始コマンドである場合には、ホスト制御回路210は、変動演出テーブル(図26参照)を用いた抽選処理により、変動演出パターン(「EN00」~「EN44」)を決定する。また、例えば、受信したコマンドが保留加算コマンドである場合には、ホスト制御回路210は、保留演出テーブル(図27参照)を用いた抽選処理により、保留用図柄の色変化演出に係る演出パターン(「HE00」~「HE19」)を決定するとともに、先読み演出テーブル(図28参照)を用いた抽選処理により、先読み演出に係る演出パターン(「SE00」~「SE19」)を決定する。 For example, when the received command is a special symbol production start command, the host control circuit 210 selects variable production patterns (“EN00” to “EN44”) through a lottery process using a variation production table (see FIG. 26). Determine. Further, for example, when the received command is a pending addition command, the host control circuit 210 uses a lottery process using the pending effect table (see FIG. 27) to generate a performance pattern ( "HE00" to "HE19") are determined, and performance patterns related to the look-ahead performance ("SE00" to "SE19") are determined by a lottery process using a look-ahead performance table (see FIG. 28).

また、S319の処理では、ホスト制御回路210は、サブ抽選処理の抽選結果(例えば、上述した各種演出パターンの情報)をサブワークRAM210a内の所定領域に格納する。 Further, in the process of S319, the host control circuit 210 stores the lottery results of the sub lottery process (for example, information on the various performance patterns described above) in a predetermined area in the sub work RAM 210a.

次いで、ホスト制御回路210は、S319のサブ抽選処理により得られた抽選結果をサブワークRAM210aに格納されたゲームデータに反映(登録)させる(S320)。 Next, the host control circuit 210 reflects (registers) the lottery result obtained in the sub-lottery process of S319 in the game data stored in the sub-work RAM 210a (S320).

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータのバックアップ処理を行う(S321)。この処理により、ゲームデータが、SRAM210b内の所定領域及びそのミラーリング領域に保存される。なお、この処理でバックアップされたゲームデータは、上述したバックアップ復帰初期化処理(図84参照)において、ゲームデータが破損している場合に参照される。そして、S321の処理後、ホスト制御回路210は、コマンド解析処理を終了し、処理を副制御メイン処理(図81参照)のS206に移す。 Next, the host control circuit 210 performs backup processing of the game data stored in the sub-work RAM 210a (S321). Through this process, game data is saved in a predetermined area in the SRAM 210b and its mirroring area. Note that the game data backed up in this process is referred to in the above-described backup restoration initialization process (see FIG. 84) if the game data is damaged. After the process of S321, the host control circuit 210 ends the command analysis process and moves the process to S206 of the sub-control main process (see FIG. 81).

なお、本実施形態では、上述のように、コマンド解析処理において、受信コマンドの破棄処理が行われる場合もあるが、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが全く送信されていない場合には、アニメーションリクエストが生成されないので、表示装置13の表示画面には、真っ黒な画像が表示される。一方、破棄した受信コマンドの前にメインCPU71からホスト制御回路210にコマンドが送信されている場合には、破棄した受信コマンドに基づくアニメーションリクエストは生成されず、表示装置13の表示画面には、破棄した受信コマンドの前のコマンドに基づくアニメーションリクエストにより生成された画像が維持して表示される。 Note that in this embodiment, as described above, a received command may be discarded in the command analysis process, but no command is sent from the main CPU 71 to the host control circuit 210 before the discarded received command. If no animation request is generated, a pitch black image is displayed on the display screen of the display device 13. On the other hand, if a command has been sent from the main CPU 71 to the host control circuit 210 before the discarded received command, no animation request is generated based on the discarded received command, and the discarded command is not displayed on the display screen of the display device 13. The image generated by the animation request based on the command before the received command is maintained and displayed.

[コマンドパラメータチェック処理]
次に、図93を参照して、コマンド解析処理(図92参照)中のS315で行うコマンドパラメータチェック処理について説明する。なお、図93は、本実施形態におけるコマンドパラメータチェック処理の手順を示すフローチャートである。
[Command parameter check processing]
Next, with reference to FIG. 93, the command parameter check process performed in S315 during the command analysis process (see FIG. 92) will be described. Note that FIG. 93 is a flowchart showing the procedure of command parameter check processing in this embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別を取得し、受信コマンドのコマンド種別に対応するチェック項目(マスキング)を設定する(S331)。 First, the host control circuit 210 acquires the command type stored in the sub-work RAM 210a, and sets check items (masking) corresponding to the command type of the received command (S331).

次いで、ホスト制御回路210は、受信コマンドに含まれる全ての常時0領域の情報をチェックする(S332)。なお、この処理において、ホスト制御回路210が、1以上の常時0領域において「0」以外の情報が格納されていることを検出した場合、ホスト制御回路210は、該受信コマンドを破棄する。また、解析対象の受信コマンドに常時0領域が設けられていない場合には、S332の処理は行われない。 Next, the host control circuit 210 checks the information of all always-0 areas included in the received command (S332). Note that in this process, if the host control circuit 210 detects that information other than "0" is stored in one or more always-0 areas, the host control circuit 210 discards the received command. Further, if the received command to be analyzed does not have a constant 0 area, the process of S332 is not performed.

次いで、ホスト制御回路210は、受信コマンドに含まれる各情報の値が対応する所定の範囲内の値であるか否かをチェックする(S333)。本実施形態では、受信コマンドのパラメータフィールド部に格納された情報の値は、予め所定の範囲(有効範囲)内の値となるように定義されている。例えば、第1電断復帰コマンド(図32参照)の第2パラメータの格納領域(「b0」~「b7」の8ビットの領域)には、特別停止図柄指定情報が格納されているが、この特別停止図柄指定情報の値の有効範囲は「0x00」~「0x20」に設定されている。そして、この処理において、ホスト制御回路210が、受信コマンドに含まれる1以上の情報において、その値が対応する所定の範囲内の値でないと判断した場合には、ホスト制御回路210は、該受信コマンドを破棄する。 Next, the host control circuit 210 checks whether the value of each piece of information included in the received command is within a corresponding predetermined range (S333). In this embodiment, the value of the information stored in the parameter field of the received command is defined in advance to be a value within a predetermined range (valid range). For example, special stop symbol designation information is stored in the second parameter storage area (8-bit area "b0" to "b7") of the first power failure recovery command (see Figure 32). The valid range of the value of the special stop symbol designation information is set to "0x00" to "0x20". In this process, if the host control circuit 210 determines that the value of one or more pieces of information included in the received command is not within the corresponding predetermined range, the host control circuit 210 Discard the command.

次いで、ホスト制御回路210は、受信コマンドに含まれる各種情報の組合せをチェックする(S334)。本実施形態では、受信コマンドに含まれる各情報の値が対応する有効範囲内の値であっても、コマンドに含まれる各種情報の組合せに矛盾が発生する場合には、ホスト制御回路210は、該受信コマンドを破棄する。例えば、受信コマンドが特別図柄演出開始コマンドである場合、その受信コマンドに含まれるゲームステータスの情報が「小当り」を示し、図柄指定コマンドの情報が大当り図柄であるときには、コマンド内の情報の組合せに矛盾が発生しているので、ホスト制御回路210は、受信した特別図柄演出開始コマンドを破棄する。 Next, the host control circuit 210 checks the combination of various information included in the received command (S334). In this embodiment, even if the value of each information included in a received command is within the corresponding valid range, if a contradiction occurs in the combination of various information included in the command, the host control circuit 210 The received command is discarded. For example, if the received command is a special symbol production start command, the game status information included in the received command indicates "small hit", and if the information in the symbol designation command is a jackpot symbol, the combination of information in the command Since a contradiction has occurred, the host control circuit 210 discards the received special symbol presentation start command.

そして、S334の処理後、ホスト制御回路210は、コマンドパラメータチェック処理を終了し、処理をコマンド解析処理(図92参照)のS316に移す。 After the process of S334, the host control circuit 210 ends the command parameter check process and moves the process to S316 of command analysis process (see FIG. 92).

なお、本実施形態では、上述のように、コマンドパラメータチェック処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S332の常時0領域のチェック処理を行う手段(第1コマンド判定手段)、S333の受信コマンドに含まれる各情報の値の有効性のチェック処理を行う手段(第2コマンド判定手段)、及び、S334の受信コマンドに含まれる各種情報の組合せのチェック処理を行う手段(第3コマンド判定手段)も兼ねる。 Note that in this embodiment, as described above, the command parameter check process is controlled by the host control circuit 210 (sub control circuit 200). In other words, the host control circuit 210 (sub-control circuit 200) performs the process of checking the constant 0 area in S332 (first command determination unit), and the process of checking the validity of each information value included in the received command in S333. (second command determination means), and means (third command determination means) for checking the combination of various information included in the received command in S334.

[アニメーションリクエスト構築処理]
次に、図94を参照して、副制御メイン処理(図81参照)中のS206で行うアニメーションリクエスト構築処理について説明する。なお、図94は、本実施形態におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。
[Animation request construction process]
Next, with reference to FIG. 94, the animation request construction process performed at S206 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 94 is a flowchart showing the procedure of animation request construction processing in this embodiment.

まず、ホスト制御回路210は、主制御回路70からコマンドを受信したか否かを判別する(S341)。 First, the host control circuit 210 determines whether a command has been received from the main control circuit 70 (S341).

S341において、ホスト制御回路210が、主制御回路70からコマンドを受信していないと判別した場合(S341がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S341において、ホスト制御回路210が、主制御回路70からコマンドを受信したと判別した場合(S341がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第1電断復帰コマンド及び第2電断復帰コマンド)を受信したか否かを判別する(S342)。 If the host control circuit 210 determines in S341 that the command has not been received from the main control circuit 70 (NO in S341), the host control circuit 210 performs the process in S352, which will be described later. On the other hand, if the host control circuit 210 determines in S341 that a command has been received from the main control circuit 70 (YES in S341), the host control circuit 210 sends a power failure recovery command (first power failure recovery command and a second power failure recovery command) is received (S342).

S342において、ホスト制御回路210が、電断復帰コマンドを受信していないと判別した場合(S342がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。一方、S342において、ホスト制御回路210が、電断復帰コマンドを受信したと判別した場合(S342がYES判定の場合)、ホスト制御回路210は、電断復帰コマンド(第2電断復帰コマンド)に含まれるステータス(内部制御状態)の情報が変動状態であるか否かを判別する(S343)。具体的には、ホスト制御回路210は、第2電断復帰コマンド内の第2パラメータに含まれる内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされているか否かを判別する。なお、電断検知時の状態が特別図柄の変動表示中である場合には、S343の処理の時点において、第2電断復帰コマンドの第2パラメータ内の内部制御状態番号の格納領域に「001」(特別図柄変動状態)がセットされている。 In S342, if the host control circuit 210 determines that the power failure recovery command has not been received (NO determination in S342), the host control circuit 210 performs the process of S346, which will be described later. On the other hand, in S342, if the host control circuit 210 determines that the power failure recovery command has been received (YES in S342), the host control circuit 210 receives the power failure recovery command (second power failure recovery command). It is determined whether the included status (internal control state) information is in a fluctuating state (S343). Specifically, the host control circuit 210 determines whether "001" (special symbol fluctuation state) is set in the storage area for the internal control state number included in the second parameter in the second power failure recovery command. Discern. In addition, if the state at the time of power failure detection is that the special symbol is being displayed in a variable manner, "001 ” (special symbol fluctuation state) is set.

S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態でないと判別した場合(S343がNO判定の場合)、ホスト制御回路210は、後述のS346の処理を行う。 In S343, if the host control circuit 210 determines that the status information included in the power recovery command is not in a fluctuating state (NO determination in S343), the host control circuit 210 performs processing in S346, which will be described later.

一方、S343において、ホスト制御回路210が、電断復帰コマンドに含まれるステータスの情報が変動状態であると判別した場合(S343がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトの生成処理を予約する(S344)。次いで、ホスト制御回路210は、シンプルモードオブジェクト以外の全てのオブジェクト(常駐しているオブジェクトも含む)の終了処理を行う(S345)。そして、S345の処理後、ホスト制御回路210は、後述のS350の処理を行う。 On the other hand, in S343, if the host control circuit 210 determines that the status information included in the power recovery command is in a fluctuating state (YES in S343), the host control circuit 210 generates a simple mode object. The process is reserved (S344). Next, the host control circuit 210 performs termination processing for all objects (including resident objects) other than the simple mode object (S345). After the process of S345, the host control circuit 210 performs the process of S350, which will be described later.

ここで、再度、S342又はS343の処理に戻って、S342又はS343がNO判定の場合、ホスト制御回路210は、オブジェクトが存在するか否かを判別する(S346)。 Here, returning to the process of S342 or S343 again, if the determination in S342 or S343 is NO, the host control circuit 210 determines whether or not the object exists (S346).

S346において、ホスト制御回路210が、オブジェクトが存在しないと判別した場合(S346がNO判定の場合)、ホスト制御回路210は、後述のS350の処理を行う。一方、S346において、ホスト制御回路210が、オブジェクトが存在すると判別した場合(S346がYES判定の場合)、ホスト制御回路210は、シンプルモードオブジェクトが存在するか否かを判別する(S347)。 If the host control circuit 210 determines in S346 that the object does not exist (NO determination in S346), the host control circuit 210 performs processing in S350, which will be described later. On the other hand, if the host control circuit 210 determines in S346 that the object exists (YES in S346), the host control circuit 210 determines whether the simple mode object exists (S347).

S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在しないと判別した場合(S347がNO判定の場合)、ホスト制御回路210は、後述のS349の処理を行う。一方、S347において、ホスト制御回路210が、シンプルモードオブジェクトが存在すると判別した場合(S347がYES判定の場合)、ホスト制御回路210は、特別図柄の変動表示が終了することを示すコマンド(例えば、特別演出停止コマンド、特別図柄当り終了表示コマンド等)を受信したか否かを判別する(S348)。 In S347, if the host control circuit 210 determines that the simple mode object does not exist (NO in S347), the host control circuit 210 performs the process of S349, which will be described later. On the other hand, in S347, if the host control circuit 210 determines that the simple mode object exists (YES in S347), the host control circuit 210 sends a command (for example, It is determined whether a special performance stop command, special symbol hit end display command, etc.) has been received (S348).

S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信しなかったと判別した場合(S348がNO判定の場合)、ホスト制御回路210は、後述のS352の処理を行う。一方、S348において、ホスト制御回路210が、特別図柄の変動表示が終了することを示すコマンドを受信したと判別した場合(S348がYES判定の場合)、すなわち、シンプルモードオブジェクトを終了する場合、ホスト制御回路210は、後述のS349の処理を行う。 In S348, if the host control circuit 210 determines that it has not received the command indicating that the variable display of the special symbol ends (NO in S348), the host control circuit 210 executes the process of S352, which will be described later. conduct. On the other hand, if the host control circuit 210 determines in S348 that it has received a command indicating that the variable display of the special symbol is to be terminated (YES determination in S348), that is, if the simple mode object is to be terminated, the host control circuit 210 The control circuit 210 performs the process of S349, which will be described later.

S347がNO判定の場合又はS348がYES判定の場合、ホスト制御回路210は、既に生成されているオブジェクトの終了処理を行う(S349)。この処理により、不要な演出動作(演出画像再生、役物可動、音声再生などを示すコマンドの生成)が終了する。なお、既に生成されているオブジェクトがシンプルモードオブジェクトである場合には、この処理によりシンプルモードオブジェクトによる演出動作が終了する。 If the determination in S347 is NO or if the determination in S348 is YES, the host control circuit 210 performs termination processing for the already generated object (S349). Through this processing, unnecessary production operations (generation of commands indicating production image reproduction, movement of accessories, audio reproduction, etc.) are terminated. Note that if the already generated object is a simple mode object, the production operation by the simple mode object is completed by this process.

S349或いはS345の処理後、又は、S346がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたコマンド種別の情報に基づいて、コマンド種別に対応するオブジェクトを生成する(S350)。なお、S345の処理後にこの処理が行われる場合には、ホスト制御回路210は、S350の処理において、シンプルモードオブジェクトを生成する。また、電源の初期投入時又はシンプルモードオブジェクトの終了時には、ホスト制御回路210は、S350の処理において、常駐型のオブジェクトも生成する。 After the processing in S349 or S345, or if the determination in S346 is NO, the host control circuit 210 generates an object corresponding to the command type based on the command type information stored in the sub-work RAM 210a (S350). Note that if this process is performed after the process in S345, the host control circuit 210 generates a simple mode object in the process in S350. Further, when the power is initially turned on or when the simple mode object ends, the host control circuit 210 also generates a resident object in the process of S350.

次いで、ホスト制御回路210は、オブジェクトの初期化処理を行う(S351)。この処理では、ホスト制御回路210は、オブジェクトにより使用される記憶領域を初期化する。 Next, the host control circuit 210 performs object initialization processing (S351). In this process, host control circuit 210 initializes the storage area used by the object.

S351の処理後、又は、S341或いはS348がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータの情報を参照し、オブジェクト(例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど)に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークRAM210aの所定領域にセットする(S352)。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。 After the processing in S351, or if the determination in S341 or S348 is NO, the host control circuit 210 refers to the game data information stored in the sub-work RAM 210a, and selects an object (for example, a performance object, a pending object, a simple mode object). etc.) and sets the animation request in a predetermined area of the sub-work RAM 210a (S352). This process generates an animation request in response to command reception.

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、アニメーションリクエストが指定する演出に対応するサウンドリクエスト、ランプリクエスト及び役物リクエストを生成する(S353)。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエスト、ランプリクエスト及び役物リクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。なお、本実施形態では、リクエストバッファは、例えば、サブワークRAM210a、SRAM210b等に設けられるが、リクエストバッファの形成場所は特に限定されない。 Next, based on the animation request, the host control circuit 210 generates a sound request, a lamp request, and an accessory request corresponding to the performance specified by the animation request (S353). In addition, in this process, the host control circuit 210 sends the generated sound requests, lamp requests, and accessory requests to the host in order to synchronize the video display operation with the audio playback operation, the light emission operation, and the accessory drive operation. It is temporarily stored in a request buffer provided within the control circuit 210. In this embodiment, the request buffer is provided in, for example, the sub-work RAM 210a, the SRAM 210b, etc., but the location where the request buffer is formed is not particularly limited.

そして、S353の処理後、ホスト制御回路210は、アニメーションリクエスト構築処理を終了し、処理を副制御メイン処理(図81参照)のS207に移す。 After the process of S353, the host control circuit 210 ends the animation request construction process and moves the process to S207 of the sub-control main process (see FIG. 81).

なお、本実施形態では、上述のように、アニメーションリクエスト構築処理は、ホスト制御回路210(副制御回路200)により制御される。すなわち、ホスト制御回路210(副制御回路200)は、S350のオブジェクト生成処理を行う手段(処理情報生成手段)、及び、S352のアニメーションリクエストの生成処理を行う手段(演出開始要求作成手段)も兼ねる。 Note that in this embodiment, as described above, the animation request construction process is controlled by the host control circuit 210 (sub control circuit 200). That is, the host control circuit 210 (sub-control circuit 200) also serves as a means for performing object generation processing in S350 (processing information generation means) and a means for performing animation request generation processing in S352 (actuation start request creation means). .

[描画制御処理]
次に、図95A及び図95Bを参照して、副制御メイン処理(図81参照)中のS208で行う描画制御処理について説明する。なお、図95Aは、ホスト制御回路210により実行される描画制御処理の手順を示すフローチャートである。また、図95Bは、描画制御処理においてホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230により実行される処理の手順を示すフローチャートである。
[Drawing control processing]
Next, the drawing control process performed in S208 in the sub-control main process (see FIG. 81) will be described with reference to FIGS. 95A and 95B. Note that FIG. 95A is a flowchart showing the procedure of the drawing control process executed by the host control circuit 210. Further, FIG. 95B is a flowchart showing the procedure of processing executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 in drawing control processing.

(1)ホスト制御回路により実行される描画制御処理
まず、ホスト制御回路210は、図95Aに示すように、動画コマンド作成処理を行う(S361)。なお、動画コマンド作成処理の詳細については、後述の図96を参照しながら後で説明する。
(1) Drawing control processing executed by the host control circuit First, the host control circuit 210 performs a moving image command creation process as shown in FIG. 95A (S361). Note that details of the video command creation process will be described later with reference to FIG. 96, which will be described later.

次いで、ホスト制御回路210は、動画再生状態の管理処理を行う(S362)。次いで、ホスト制御回路210は、動画コマンド(動画のデコード開始指令)を表示制御回路230に発行(出力)する(S363)。この処理により表示制御回路230の処理が開始される。 Next, the host control circuit 210 performs a video playback state management process (S362). Next, the host control circuit 210 issues (outputs) a video command (video decoding start command) to the display control circuit 230 (S363). This process starts the process of the display control circuit 230.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されている、前回フレーム(前回の描画制御処理)で生成された描画リクエストを表示制御回路230に発行(出力)する(S364)。表示制御回路230は、この送信された前回フレームの描画リクエストに基づいて、描画処理を行う。 Next, the host control circuit 210 issues (outputs) the drawing request generated in the previous frame (previous drawing control processing) stored in the sub-work RAM 210a to the display control circuit 230 (S364). The display control circuit 230 performs a drawing process based on the transmitted drawing request for the previous frame.

次いで、ホスト制御回路210は、全コマンドリスト作成処理を行う(S365)。この処理により、次回フレームにおいて、表示制御回路230により実行される描画処理で用いられる描画リクエストが生成され、該描画リクエストがサブワークRAM210aに格納される。なお、全コマンドリスト作成処理の詳細については、後述の図98を参照しながら後で説明する。 Next, the host control circuit 210 performs all command list creation processing (S365). Through this process, a drawing request to be used in the drawing process executed by the display control circuit 230 in the next frame is generated, and the drawing request is stored in the sub-work RAM 210a. Note that details of the entire command list creation process will be explained later with reference to FIG. 98, which will be described later.

次いで、ホスト制御回路210は、表示制御回路230から出力された表示開始コマンドに基づいて、レンダリング結果の表示処理が開始されたことを確認する(S366)。そして、S366の処理後、ホスト制御回路210は、描画制御処理を終了し、処理を副制御メイン処理(図81参照)のS209に移す。 Next, the host control circuit 210 confirms that the rendering result display process has started based on the display start command output from the display control circuit 230 (S366). After the process of S366, the host control circuit 210 ends the drawing control process and moves the process to S209 of the sub-control main process (see FIG. 81).

(2)描画制御処理時に実行される表示制御回路の処理
まず、ホスト制御回路210から出力された動画コマンド(動画のデコード開始指令)が表示制御回路230に入力されると、表示制御回路230は、動画のデコード処理を開始する(S371)。なお、本実施形態では、このデコード処理及び後述の描画処理は、2フレームの期間に渡って行われる。
(2) Display control circuit processing executed during drawing control processing First, when a video command (video decoding start command) output from the host control circuit 210 is input to the display control circuit 230, the display control circuit 230 , starts the video decoding process (S371). Note that in this embodiment, this decoding process and the drawing process described below are performed over a period of two frames.

次いで、ホスト制御回路210から出力された描画リクエスト(前回フレームで生成された描画リクエスト)が表示制御回路230に入力されると、表示制御回路230は、該描画リクエストに基づいて、描画処理を行う(S372)。なお、描画処理の詳細については、後述の図99~図101を参照しながら後で説明する。 Next, when the drawing request output from the host control circuit 210 (the drawing request generated in the previous frame) is input to the display control circuit 230, the display control circuit 230 performs drawing processing based on the drawing request. (S372). Note that details of the drawing process will be explained later with reference to FIGS. 99 to 101, which will be described later.

次いで、表示制御回路230は、S372の描画処理で得られたレンダリング結果(描画結果)の表示処理を開始する(S373)。この処理では、表示制御回路230は、レンダリング結果が格納されたSDRAM250内の一方のフレームバッファ(機能可変データ領域)の機能を描画機能(第2の機能)から表示機能(第1の機能)に切り替えて、レンダリング結果の表示処理を開始する。 Next, the display control circuit 230 starts display processing of the rendering result (drawing result) obtained in the drawing processing of S372 (S373). In this process, the display control circuit 230 changes the function of one frame buffer (function variable data area) in the SDRAM 250 in which the rendering result is stored from the drawing function (second function) to the display function (first function). Switch and start displaying the rendering results.

次いで、表示制御回路230は、レンダリング結果(描画結果)の表示処理が開始されたことを示す表示開始コマンドをホスト制御回路210に出力する(S374)。そして、S374の処理後、表示制御回路230は、描画制御処理時に行う上記一連の処理を終了する。このように、前回フレームで生成された描画リクエストに基づいて当該描画処理を実行するため、描画処理の終了後に実行されるフレームバッファの機能(使用領域)を描画機能(描画用記憶領域)から表示機能(表示用記憶領域)に切り替えるタイミングに合わせて、サウンドリクエスト及び役物リクエストがそれぞれ対応する制御回路に送信される。このため、サウンドリクエストや役物リクエストは、各リクエストが生成されてから2フレーム遅れて対応する制御回路に送信される。 Next, the display control circuit 230 outputs a display start command indicating that display processing of the rendering result (drawing result) has started to the host control circuit 210 (S374). After the process of S374, the display control circuit 230 ends the series of processes performed during the drawing control process. In this way, since the drawing process is executed based on the drawing request generated in the previous frame, the frame buffer function (used area) that will be executed after the drawing process is finished is displayed from the drawing function (drawing storage area). The sound request and accessory request are transmitted to the corresponding control circuits in accordance with the timing of switching to the function (display storage area). Therefore, a sound request or an accessory request is transmitted to the corresponding control circuit with a delay of two frames after each request is generated.

[動画コマンド作成処理]
次に、図96を参照して、描画制御処理(図95A参照)中のS361で行う動画コマンド作成処理について説明する。なお、図96は、本実施形態における動画コマンド作成処理の手順を示すフローチャートである。
[Video command creation process]
Next, with reference to FIG. 96, the video command creation process performed in S361 during the drawing control process (see FIG. 95A) will be described. Note that FIG. 96 is a flowchart showing the procedure of the video command creation process in this embodiment.

まず、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのルートコンポジションを設定するための情報を取得する(S381)。なお、ルートコンポジションは、演出時に表示する主な描画データのことであり、本実施形態では、設定可能なルートコンポジションの個数は最大8個である。それゆえ、本実施形態では、ルートコンポジションに設定された描画データを最大8個まで同時に再生することができる。 First, the host control circuit 210 refers to the animation request stored in the sub-work RAM 210a and obtains information for setting the root composition of drawing data (S381). Note that the root composition is the main drawing data displayed during presentation, and in this embodiment, the maximum number of root compositions that can be set is eight. Therefore, in this embodiment, up to eight pieces of drawing data set in the root composition can be simultaneously reproduced.

次いで、ホスト制御回路210は、サブワークRAM210aに格納されたアニメーションリクエストを参照し、描画データのサブコンポジションを設定するための情報を取得する(S382)。なお、サブコンポジションは、ルートコンポジションに対して副次的な視覚的効果(エフェクトなど)を与える描画データのことである。 Next, the host control circuit 210 refers to the animation request stored in the sub-work RAM 210a and obtains information for setting the sub-composition of the drawing data (S382). Note that a sub-composition is drawing data that provides a secondary visual effect (such as an effect) to the root composition.

次いで、ホスト制御回路210は、後述のS384~S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたか否かを判別する(S383)。ここでいう、「全レイヤに応じて実行される」には、全レイヤ分実行される、全レイヤに対応した回数実行される、又は、全レイヤに基づいて実行されるなどが含まれ、アニメーションリクエスト又は描画データと対応するレイヤ数に応じた回数、後述のS384~S387の処理が行われればよい。また、全てのレイヤでなくとも各レイヤに対して取捨選択を行うなど、様々な前提条件の下で後述のS384~S387の処理を実行してもよい。 Next, the host control circuit 210 determines whether the processes of S384 to S387, which will be described later, have been executed in accordance with all the layers corresponding to the drawing data specified by the animation request or all the layers specified by the animation request. (S383). Here, "to be executed according to all layers" includes being executed for all layers, being executed a number of times corresponding to all layers, or being executed based on all layers, etc. The processes of S384 to S387, which will be described later, may be performed a number of times according to the number of layers corresponding to the request or drawing data. Further, the processes of S384 to S387 described later may be executed under various preconditions, such as selecting each layer, not all layers.

S383において、ホスト制御回路210が、後述のS384~S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されていないと判別した場合(S383がNO判定の場合)、ホスト制御回路210は、サブメインROM205に格納されたアニメーションデータ読込処理を行う(S384)。なお、アニメーションデータ読込処理の詳細については、後述の図97A及び図97Bを参照しながら後で説明する。 In S383, the host control circuit 210 determines that the processes in S384 to S387, which will be described later, are not being executed for all layers corresponding to the drawing data specified by the animation request or for all layers specified by the animation request. In this case (NO in S383), the host control circuit 210 performs a process of reading animation data stored in the sub-main ROM 205 (S384). Note that details of the animation data reading process will be described later with reference to FIGS. 97A and 97B, which will be described later.

S384の処理後、ホスト制御回路210は、アニメーションデータから描画データに関する情報を取得する(S385)。次いで、ホスト制御回路210は、アニメーションリクエストにより指定された演出内容に応じて、描画データに関する情報を書き換える(S386)。この処理では、例えば、演出内容に応じて、フッテージ、エフェクト、動きに関する情報を書き換える。 After the processing in S384, the host control circuit 210 acquires information regarding the drawing data from the animation data (S385). Next, the host control circuit 210 rewrites the information regarding the drawing data according to the rendering content specified by the animation request (S386). In this process, for example, information regarding footage, effects, and movements is rewritten according to the content of the performance.

次いで、ホスト制御回路210は、動画コマンド(画像データのデコード処理を開始させるコマンド)の作成処理を行う(S387)。S387の処理後、ホスト制御回路210は、処理をS383に戻し、S383以降の処理を繰り返す。 Next, the host control circuit 210 performs a process of creating a video command (command to start decoding processing of image data) (S387). After the processing in S387, the host control circuit 210 returns the processing to S383 and repeats the processing from S383 onwards.

ここで、再度、S383の処理に戻って、S383において、ホスト制御回路210が、S384~S387の処理が、アニメーションリクエストにより指定される描画データに対応する全レイヤ又はアニメーションリクエストにより指定される全レイヤに応じて実行されたと判別した場合(S383がYES判定の場合)、ホスト制御回路210は、上述したS381~S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたか否かを判別する(S388)。 Here, returning to the process of S383 again, in S383, the host control circuit 210 performs the process of S384 to S387 on all layers corresponding to the drawing data specified by the animation request or all layers specified by the animation request. (YES in S383), the host control circuit 210 determines that the processes in S381 to S387 described above have been executed in accordance with the drawing data in which the root composition specified by the animation request is set. It is determined whether or not it has been executed (S388).

S388において、ホスト制御回路210が、上述したS381~S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されていないと判別した場合(S388がNO判定の場合)、ホスト制御回路210は、処理をS381に戻し、S381以降の処理を繰り返す。一方、S388において、ホスト制御回路210が、上述したS381~S387の処理が、アニメーションリクエストにより指定されるルートコンポジションが設定される描画データに応じて実行されたと判別した場合(S388がYES判定の場合)、ホスト制御回路210は、動画コマンド作成処理を終了し、処理を描画制御処理(図95A参照)のS362に移す。 In S388, if the host control circuit 210 determines that the processes in S381 to S387 described above are not executed in accordance with the drawing data in which the root composition specified by the animation request is set (if S388 is NO) case), the host control circuit 210 returns the process to S381 and repeats the process from S381 onward. On the other hand, in S388, if the host control circuit 210 determines that the processes in S381 to S387 described above have been executed in accordance with the drawing data in which the root composition specified by the animation request is set (if S388 is YES), case), the host control circuit 210 ends the video command creation process and moves the process to S362 of the drawing control process (see FIG. 95A).

[アニメーションデータ読込処理]
次に、図97A及び図97Bを参照して、動画コマンド作成処理(図96参照)中のS384で行うアニメーションデータ読込処理について説明する。なお、図97Aは、本実施形態におけるアニメーションデータ読込処理の手順を示すフローチャートである。また、図97Bは、サブメインROM205に格納されているアニメーションデータに含まれる各種データ及びそれらのデータの格納領域の構成を示す図である。
[Animation data loading process]
Next, with reference to FIGS. 97A and 97B, the animation data reading process performed in S384 during the video command creation process (see FIG. 96) will be described. Note that FIG. 97A is a flowchart showing the procedure of animation data reading processing in this embodiment. Further, FIG. 97B is a diagram showing the configuration of various data included in the animation data stored in the sub-main ROM 205 and the storage area for these data.

まず、ホスト制御回路210は、サブメインROM205内の構成指定テーブルを参照し、オブジェクトで指定されたアニメーションの構成データを確認する(S391)。次いで、ホスト制御回路210は、指定された構成データのアドレスを取得する(S392)。 First, the host control circuit 210 refers to the configuration specification table in the sub-main ROM 205 and confirms the configuration data of the animation specified by the object (S391). Next, the host control circuit 210 obtains the address of the specified configuration data (S392).

次いで、ホスト制御回路210は、サブメインROM205内の指定された構成データの格納領域を参照する(S393)。次いで、ホスト制御回路210は、構成データに含まれる構成情報を参照して、描画対象の情報を取得する(S394)。なお、構成情報には、主に、フレームの位置、幅、高さ、レイヤ数、開始フレーム、終了フレーム、データ更新回数(毎フレーム、2フレームなど)等の情報が含まれる。次いで、ホスト制御回路210は、構成データの格納領域を参照して、参照するレイヤデータのアドレスを取得する(S395)。 Next, the host control circuit 210 refers to the specified configuration data storage area in the sub-main ROM 205 (S393). Next, the host control circuit 210 refers to the configuration information included in the configuration data and obtains information on the drawing target (S394). Note that the configuration information mainly includes information such as frame position, width, height, number of layers, start frame, end frame, and number of data updates (every frame, 2 frames, etc.). Next, the host control circuit 210 refers to the configuration data storage area and obtains the address of the layer data to be referenced (S395).

次いで、ホスト制御回路210は、S395の処理で取得されたアドレスのレイヤデータの格納領域を参照する(S396)。そして、ホスト制御回路210は、レイヤデータに含まれるレイヤ情報を取得する(S397)。なお、レイヤ情報には、例えば、フッテージID/コンポID、開始フレーム、終了フレーム、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、レイヤの各種パラメータを取得する際に参照する各種データアドレス(例えば、パラメータアドレスやエフェクトテーブルアドレスなど)を取得する(S398)。 Next, the host control circuit 210 refers to the layer data storage area of the address acquired in the process of S395 (S396). Then, the host control circuit 210 acquires layer information included in the layer data (S397). Note that the layer information includes, for example, information such as a footage ID/composition ID, a start frame, an end frame, and the number of parameters. Next, the host control circuit 210 obtains various data addresses (for example, parameter addresses, effect table addresses, etc.) to be referred to when obtaining various parameters of the layer (S398).

次いで、ホスト制御回路210は、S398の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S399)。次いで、ホスト制御回路210は、パラメータデータに含まれるレイヤのパラメータ情報及びレイヤの各種パラメータを取得する(S400)。なお、レイヤのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。また、レイヤの各種パラメータは、フレーム毎にセットされたパラメータで構成され、副制御メイン処理がフレーム単位で実行されるたびに、対応するフレームのパラメータがリクエストされる。 Next, the host control circuit 210 refers to the parameter data storage area of the parameter address acquired in the process of S398 (S399). Next, the host control circuit 210 obtains layer parameter information and various layer parameters included in the parameter data (S400). Note that the layer parameter information includes, for example, information such as the number of frames and data type. Further, various parameters of the layer are composed of parameters set for each frame, and each time the sub-control main processing is executed in units of frames, the parameters of the corresponding frame are requested.

次いで、ホスト制御回路210は、S397の処理で取得されたレイヤ情報に含まれるフッテージIDに対応するフッテージテーブルを参照する(S401)。次いで、ホスト制御回路210は、フッテージテーブルに格納された、フッテージ情報及びフッテージ種別毎の情報を取得する(S402)。なお、フッテージ情報には、例えば、フッテージ種別、画像幅、高さ等の情報が含まれる。また、フッテージ種別毎の情報には、例えば、デコードレート等の情報が含まれる。 Next, the host control circuit 210 refers to the footage table corresponding to the footage ID included in the layer information acquired in the process of S397 (S401). Next, the host control circuit 210 acquires footage information and information for each footage type stored in the footage table (S402). Note that the footage information includes, for example, information such as footage type, image width, and height. Furthermore, the information for each footage type includes, for example, information such as decoding rate.

次いで、ホスト制御回路210は、レイヤデータで指定されたエフェクトテーブル、すなわち、S398の処理で取得されたエフェクトテーブルアドレスのエフェクトテーブルを参照する(S403)。次いで、ホスト制御回路210は、参照するエフェクトデータのアドレスを取得する(S404)。 Next, the host control circuit 210 refers to the effect table specified by the layer data, that is, the effect table of the effect table address acquired in the process of S398 (S403). Next, the host control circuit 210 obtains the address of the effect data to be referred to (S404).

次いで、ホスト制御回路210は、S404の処理で取得されたアドレスのエフェクトデータの格納領域を参照する(S405)。そして、ホスト制御回路210は、エフェクトデータに含まれるエフェクト情報を取得する(S406)。なお、エフェクト情報には、例えば、エフェクト種類、パラメータ数等の情報が含まれる。次いで、ホスト制御回路210は、エフェクトデータに含まれるパラメータデータのアドレスを取得する(S407)。 Next, the host control circuit 210 refers to the effect data storage area at the address acquired in the process of S404 (S405). Then, the host control circuit 210 acquires effect information included in the effect data (S406). Note that the effect information includes, for example, information such as the type of effect and the number of parameters. Next, the host control circuit 210 obtains the address of the parameter data included in the effect data (S407).

次いで、ホスト制御回路210は、S407の処理で取得されたパラメータアドレスのパラメータデータの格納領域を参照する(S408)。次いで、ホスト制御回路210は、パラメータデータに含まれるエフェクトのパラメータ情報及びエフェクトの各種パラメータを取得する(S409)。なお、エフェクトのパラメータ情報には、例えば、フレーム数、データ型等の情報が含まれる。 Next, the host control circuit 210 refers to the parameter data storage area of the parameter address acquired in the process of S407 (S408). Next, the host control circuit 210 obtains parameter information of the effect and various parameters of the effect included in the parameter data (S409). Note that the effect parameter information includes, for example, information such as the number of frames and data type.

そして、S409の処理後、ホスト制御回路210は、アニメーションデータ読込処理を終了し、処理を動画コマンド作成処理(図96参照)のS385に移す。 After the process of S409, the host control circuit 210 ends the animation data reading process and moves the process to S385 of the video command creation process (see FIG. 96).

[全コマンドリスト作成処理(描画リクエスト生成処理)]
次に、図98を参照して、描画制御処理(図95A参照)中のS365で行う全コマンドリスト作成処理について説明する。なお、図98は、本実施形態における全コマンドリスト作成処理の手順を示すフローチャートである。
[All command list creation processing (drawing request generation processing)]
Next, with reference to FIG. 98, the entire command list creation process performed in S365 during the drawing control process (see FIG. 95A) will be described. Note that FIG. 98 is a flowchart showing the procedure of all command list creation processing in this embodiment.

まず、ホスト制御回路210は、後述のS412~S418の処理が描画データの全ルートコンポジションに対して実行されたか否かを判別する(S411)。 First, the host control circuit 210 determines whether the processes of S412 to S418, which will be described later, have been executed for all root compositions of drawing data (S411).

S411において、ホスト制御回路210が、後述のS412~S418の処理が描画データの全ルートコンポジションに対して実行されていないと判別した場合(S411がNO判定の場合)、ホスト制御回路210は、2つ目以降のルートコンポジションに対する後述のS413~S418の処理時において、1つ目のルートコンポジションに対する処理における、静止画のデコード処理や後述の各種コマンド(静止画デコード、描画コマンド等)の生成処理などが終了するまで待機する(S412)。 In S411, if the host control circuit 210 determines that the processes of S412 to S418, which will be described later, have not been executed for all root compositions of the drawing data (if the determination is NO in S411), the host control circuit 210: When processing S413 to S418 (described later) for the second and subsequent root compositions, still image decoding processing and various commands (still image decoding, drawing commands, etc.) described later in the processing for the first root composition are performed. The process waits until the generation process and the like are completed (S412).

次いで、ホスト制御回路210は、スプライトバッファ0用コマンドを作成する(S413)。なお、スプライトバッファ0用コマンドは、後述の描画処理において、例えば内蔵VRAM237にスプライトバッファ0を設けて、該スプライトバッファ0にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a command for sprite buffer 0 (S413). Note that the command for sprite buffer 0 is used in the drawing process described later, for example, when sprite buffer 0 is provided in the built-in VRAM 237 and a still image (sprite) is read from the CGROM board 204 into the sprite buffer 0 and executed for decoding. This is a command used for.

次いで、ホスト制御回路210は、テクスチャ情報を取得する(S414)。この処理では、ホスト制御回路210は、指定されたテクスチャソース(SDRAM250)の情報を取得する。 Next, the host control circuit 210 acquires texture information (S414). In this process, the host control circuit 210 acquires information on the specified texture source (SDRAM 250).

次いで、ホスト制御回路210は、エフェクト用コマンドを作成する(S415)。なお、エフェクト用コマンドは、後述の描画処理において、例えば内蔵VRAM237にエフェクトバッファを設けて、該エフェクトバッファを用いてエフェクトデータに対して各種処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates an effect command (S415). Note that the effect command is a command used when, for example, an effect buffer is provided in the built-in VRAM 237 and various processes are executed on effect data using the effect buffer in the drawing process described later.

次いで、ホスト制御回路210は、描画用コマンドを作成する(S416)。なお、描画用コマンドは、後述の描画処理において、例えば内蔵VRAM237に読み込まれた各種デコード結果に対してレンダリング(描画)処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a drawing command (S416). Note that the drawing command is a command used when performing rendering (drawing) processing on various decoded results read into the built-in VRAM 237, for example, in drawing processing to be described later.

次いで、ホスト制御回路210は、静止画デコード用コマンドを作成する(S417)。なお、静止画デコード用コマンドは、後述の描画処理において、例えば内蔵VRAM237内の半分の領域にスプライトバッファ1を設けて、該スプライトバッファ1にCGROM基板204から静止画(スプライト)を読み込んでデコードする処理を実行する際に用いられるコマンドである。 Next, the host control circuit 210 creates a still image decoding command (S417). Note that the still image decoding command is used in the drawing process described later, for example, by providing a sprite buffer 1 in a half area of the built-in VRAM 237, reading a still image (sprite) from the CGROM board 204 into the sprite buffer 1, and decoding it. This is a command used when executing a process.

次いで、ホスト制御回路210は、フレーム終端用コマンドを作成する(S418)。なお、フレーム終端用コマンドは、後述の描画処理において、例えば内蔵VRAM237内に設けらえたコンポジション描画バッファに最終的に格納されたレンダリング結果を、レンダリングターゲットに指定されたSDRAM250内のフレームバッファ(第1フレームバッファ又は第2フレームバッファ)に書き出す処理を実行する際に用いられるコマンドである。そして、S418の処理後、ホスト制御回路210は、処理をS411に戻し、S411以降の処理を繰り返す。 Next, the host control circuit 210 creates a frame termination command (S418). Note that the frame end command is used, in the drawing process described later, to transfer the rendering result finally stored in the composition drawing buffer provided in the built-in VRAM 237 to the frame buffer (first frame buffer) in the SDRAM 250 designated as the rendering target. This is a command used when executing the process of writing to the first frame buffer or the second frame buffer. After the processing in S418, the host control circuit 210 returns the processing to S411 and repeats the processing from S411 onwards.

ここで、再度、S411の処理に戻って、S411において、ホスト制御回路210が、S412~S418の処理が描画データの全ルートコンポジションに対して実行されたと判別した場合(S411がYES判定の場合)、ホスト制御回路210は、上述したS412~S418のループ処理により生成された全てのコマンドを含む描画リクエストを生成する(S419)。そして、S419の処理後、ホスト制御回路210は、全コマンドリスト作成処理を終了し、処理を描画制御処理(図95A参照)のS366に移す。なお、本実施形態では、上述した描画制御処理(図95A)、動画コマンド作成処理(図96)、アニメーションデータ読込処理(図97A)及び全コマンドリスト作成処理(図98)において、ホスト制御回路210が実行する処理を表示制御回路230が実行してもよい。この場合には、ホスト制御回路210から表示制御回路230にアニメーションリクエストが送信され、表示制御回路230は受信したアニメーションリクエストに基づいて、これらの各種処理を行う。 Here, returning to the process of S411 again, if the host control circuit 210 determines in S411 that the processes of S412 to S418 have been executed for all root compositions of the drawing data (if S411 is YES) ), the host control circuit 210 generates a drawing request including all the commands generated by the loop processing of S412 to S418 described above (S419). After the process of S419, the host control circuit 210 ends the entire command list creation process and moves the process to S366 of the drawing control process (see FIG. 95A). Note that in this embodiment, the host control circuit 210 The display control circuit 230 may execute the processing executed by the display control circuit 230. In this case, an animation request is transmitted from the host control circuit 210 to the display control circuit 230, and the display control circuit 230 performs these various processes based on the received animation request.

[描画処理]
次に、図99~図101を参照して、描画制御処理(図95B参照)中のS372において表示制御回路230により実行される描画処理について説明する。なお、図99A、図100A及び図101Aは、本実施形態における描画処理の手順を示すフローチャートである。また、図99B、図100B及び図101Bは、描画処理の各処理ステップにおいて行われる、CGROM基板204(CGROM206)、内蔵VRAM237及びSDRAM250間の各種データの入出力動作及び格納動作の様子を示す図である。
[Drawing processing]
Next, the drawing process executed by the display control circuit 230 in S372 during the drawing control process (see FIG. 95B) will be described with reference to FIGS. 99 to 101. Note that FIGS. 99A, 100A, and 101A are flowcharts showing the procedure of the drawing process in this embodiment. Furthermore, FIGS. 99B, 100B, and 101B are diagrams showing various data input/output operations and storage operations between the CGROM board 204 (CGROM 206), built-in VRAM 237, and SDRAM 250, which are performed in each processing step of the drawing process. be.

まず、表示制御回路230は、CGROM基板204に格納された所定の動画データ(圧縮された所定の動画データ:第1の画像データに関する情報)をデコードして、そのデコード結果(第1の画像データ)をSDRAM250内に設けられたムービバッファ(第1データ領域)に格納する(S421:図99B中の矢印T1参照)。なお、ムービバッファは、動画データのデコード結果を格納するバッファである。SDRAM250内において確保されるムービバッファのサイズは、使用する動画データの大きさ(容量)、ストリーム数などに応じて変化する。 First, the display control circuit 230 decodes predetermined video data (compressed predetermined video data: information regarding first image data) stored in the CGROM board 204, and decodes the decoding result (first image data ) is stored in the movie buffer (first data area) provided in the SDRAM 250 (S421: see arrow T1 in FIG. 99B). Note that the movie buffer is a buffer that stores the decoding results of video data. The size of the movie buffer secured within the SDRAM 250 changes depending on the size (capacity) of the video data to be used, the number of streams, and the like.

次いで、表示制御回路230は、デコードされた動画データがエフェクト描画動作において参照されるか否かを判断する(S422)。 Next, the display control circuit 230 determines whether the decoded moving image data is to be referenced in the effect drawing operation (S422).

S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されないと判別した場合(S422がNO判定の場合)、表示制御回路230は、後述のS424の処理を行う。一方、S422において、表示制御回路230が、動画データがエフェクト描画動作において参照されると判別した場合(S422がYES判定の場合)、表示制御回路230は、ムービバッファに格納された動画データのデコード結果をSDRAM250内のテクスチャバッファ(第2データ領域)に転送して格納する(S423)。 If the display control circuit 230 determines in S422 that the video data is not referenced in the effect drawing operation (NO determination in S422), the display control circuit 230 performs the process of S424, which will be described later. On the other hand, if the display control circuit 230 determines in S422 that the video data will be referenced in the effect drawing operation (YES in S422), the display control circuit 230 decodes the video data stored in the movie buffer. The result is transferred to and stored in the texture buffer (second data area) in the SDRAM 250 (S423).

なお、S423の処理では、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内に生成されたムービブレンドバッファに展開する(図99B中の矢印T2参照)。なお、この処理では、内蔵VRAM237の全領域をムービブレンドバッファとして使用する。次いで、表示制御回路230は、ムービブレンドバッファに展開された動画データのデコード結果をSDRAM250内のテクスチャバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図99B中の矢印T3参照)。この処理により画像データのデコード結果に対して透明度が設定される。このようなアルファ化処理が施された動画は、動画を3原色(RGB)で表現しない場合(白黒等で表現する場合)に使用される。 Note that in the process of S423, the display control circuit 230 first expands the decoding result of the video data stored in the movie buffer in the SDRAM 250 to the movie blend buffer generated in the built-in VRAM 237 (as indicated by the arrow in FIG. 99B). (See T2). Note that in this process, the entire area of the built-in VRAM 237 is used as a movie blend buffer. Next, the display control circuit 230 transfers the decoding result of the video data developed in the movie blend buffer to the texture buffer in the SDRAM 250, and performs alpha processing on the decoding result (see arrow T3 in FIG. 99B). . Through this processing, transparency is set for the decoding result of the image data. A moving image that has been subjected to such alpha conversion processing is used when the moving image is not expressed using three primary colors (RGB) (when expressed using black and white, etc.).

なお、本実施形態では、アルファ化処理の手法として、次の2つの手法を使用することが可能であり、該2つの手法うちの一方の手法が用いられる。ただし、使用するアルファ化処理の手法は、例えば、画像データの構成や種類、画像演出の内容等に応じて適宜選択してもよいし、例えば遊技機の機種等に応じて予め一方の手法が設定されていてもよい。 In addition, in this embodiment, it is possible to use the following two methods as a method of alphaning processing, and one of the two methods is used. However, the alpha processing method to be used may be selected as appropriate depending on, for example, the structure and type of image data, the content of image production, etc., or one method may be selected in advance depending on the model of the gaming machine, etc. May be set.

アルファ化処理の第1の手法(第2透明度設定手段)は、CGROM206に格納されているアルファテーブルを用いて、デコード結果に対してアルファ化処理を施す手法である。アルファテーブルは、カラーデータ(RGB)とは独立したアルファ値(不透明度)を規定するテーブルであり、パターンデータの1ドット毎に1つのアルファ値が割り当てられる。すなわち、アルファ化処理の第1の手法では、表示制御回路230は、アルファテーブルを参照して、画像データに対応するアルファ値(不透明度)のデータ(透明度データ)を取得することにより、画像データに対して透明度を設定する。なお、アルファ値のデータ(アルファテーブル)は、CGROM206に圧縮されて格納されていてもよいし、圧縮されずに格納されていてもよい。また、アルファテーブルは、CGROM206以外の他の記憶手段(情報格納手段)に格納されていてもよい。 The first method of alphaning processing (second transparency setting means) is a method of performing alphaning processing on the decoded result using an alpha table stored in the CGROM 206. The alpha table is a table that defines alpha values (opacity) independent of color data (RGB), and one alpha value is assigned to each dot of pattern data. That is, in the first method of alpha processing, the display control circuit 230 refers to the alpha table and obtains alpha value (opacity) data (transparency data) corresponding to the image data. Set transparency for . Note that the alpha value data (alpha table) may be compressed and stored in the CGROM 206, or may be stored uncompressed. Further, the alpha table may be stored in a storage means (information storage means) other than the CGROM 206.

一方、アルファ化処理の第2の手法(第1透明度設定手段)は、アルファテーブルを用いない手法である。この第2の手法に基づくデコード結果のアルファ化処理では、表示制御回路230は、画像データに含まれる所定のカラー成分の輝度値をアルファ値(不透明度)として用いる(カラー成分の輝度値をアルファ成分の値(アルファ値)に変換する)。例えば、第2の手法では、R(赤)成分の輝度値をA(アルファ)成分の値(アルファ値)に変換することにより、画像データに対して透明度を設定することができる。 On the other hand, the second method of alpha conversion processing (first transparency setting means) is a method that does not use an alpha table. In the alpha processing of the decoding result based on this second method, the display control circuit 230 uses the luminance value of a predetermined color component included in the image data as an alpha value (opacity) (the luminance value of the color component is component value (alpha value)). For example, in the second method, transparency can be set for image data by converting the brightness value of the R (red) component to the value (alpha value) of the A (alpha) component.

S423の処理後又はS422がNO判定の場合、表示制御回路230は、CGROM基板204に格納された、各ルートコンポジションで使用するスプライトデータの静止画データ(圧縮された静止画データ:第2の画像データに関する情報)を内蔵VRAM237内のスプライトバッファ0に読み出して(図99B中の矢印T4参照)デコードし、該デコード結果(スプライトデータ:第2の画像データ)をSDRAM250内のテクスチャバッファに転送する(S424:図99B中の矢印T5参照)。なお、ここでいう「スプライトデータ」は、静止画データが伸張した画像データとするが、本発明はこれに限定されず、静止画データに対して、例えば、縮小、拡大、湾曲、明度変更等の加工を施したものであってもよい。S424の処理でデコードされるスプライトデータは、複数回描画される画像データ、エフェクトで利用される画像データ及びスプライトバッファ1で格納できないサイズの画像データである。また、この処理では、内蔵VRAM237の全領域をスプライトバッファ0として使用する。 After the processing in S423 or when the determination is NO in S422, the display control circuit 230 displays still image data (compressed still image data: second The information regarding the image data) is read out to sprite buffer 0 in the built-in VRAM 237 and decoded (see arrow T4 in FIG. 99B), and the decoding result (sprite data: second image data) is transferred to the texture buffer in the SDRAM 250. (S424: See arrow T5 in FIG. 99B). Note that the "sprite data" herein refers to image data obtained by expanding still image data, but the present invention is not limited to this, and the still image data may be modified, for example, by reducing, enlarging, curving, changing brightness, etc. It may be processed. The sprite data decoded in the process of S424 is image data that is drawn multiple times, image data that is used for effects, and image data that is too large to be stored in the sprite buffer 1. Further, in this process, the entire area of the built-in VRAM 237 is used as sprite buffer 0.

次いで、表示制御回路230は、エフェクトデータの描画処理で使用するバッファサイズ(エフェクトバッファのサイズ)が内蔵VRAM237のサイズの半分以下であるか否かを判別する(S425)。なお、内蔵VRAM237内のエフェクトバッファは、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、S424でテクスチャバッファに転送されたスプライトデータに含まれるエフェクトデータ(エフェクトで利用される画像データ)を適用するためのバッファである。 Next, the display control circuit 230 determines whether the buffer size (effect buffer size) used in the effect data drawing process is less than half the size of the built-in VRAM 237 (S425). Note that the effect buffer in the built-in VRAM 237 stores the decoding results of various images stored in the texture buffer in the SDRAM 250, as well as effect data (image data used in effects) included in the sprite data transferred to the texture buffer in S424. It is a buffer for applying.

S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下でないと判別した場合(S425がNO判定の場合)、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種画像のデコード結果に、エフェクトデータを適用するための描画処理(エフェクト演算描画処理)を行う(S426)。 In S425, if the display control circuit 230 determines that the buffer size used in the effect data drawing process is not less than half the size of the built-in VRAM 237 (if NO in S425), the display control circuit 230 Drawing processing (effect calculation drawing processing) for applying effect data to the decoding results of various images stored in the texture buffer is performed (S426).

具体的には、S426の処理では、まず、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファに読み出す(図100B中の矢印T6参照)。なお、この際、内蔵VRAM237の全領域をエフェクトバッファとして使用する。次いで、表示制御回路230は、エフェクトデータを各種画像のデコード結果に適用するための描画処理(エフェクト演算描画処理:効果演出付加処理)を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)を内蔵VRAM237内のエフェクトバッファからSDRAM250内のテクスチャバッファに転送する(図100B中の矢印T7参照)。 Specifically, in the process of S426, the display control circuit 230 first reads out the decoding results of various images and effect data stored in the texture buffer into the effect buffer provided in the built-in VRAM 237 (as indicated by the arrow in FIG. 100B). (See T6). Note that at this time, the entire area of the built-in VRAM 237 is used as an effect buffer. Next, the display control circuit 230 performs a drawing process (effect calculation drawing process: effect production adding process) for applying the effect data to the decoding results of various images. Then, the display control circuit 230 transfers the result of the effect calculation drawing process (effect result) from the effect buffer in the built-in VRAM 237 to the texture buffer in the SDRAM 250 (see arrow T7 in FIG. 100B).

一方、S425において、表示制御回路230が、エフェクトデータの描画処理で使用するバッファサイズが内蔵VRAM237のサイズの半分以下であると判別した場合(S425がYES判定の場合)、表示制御回路230は、内蔵VRAM237の半分の領域をエフェクトバッファとして動作させ、残りの半分の領域をコピーバッファとして動作させる(S427)。次いで、表示制御回路230は、テクスチャバッファに格納された各種画像及びエフェクトデータのデコード結果を、内蔵VRAM237に設けられたエフェクトバッファを読み出してエフェクト演算描画処理を行う(S428)。 On the other hand, if the display control circuit 230 determines in S425 that the buffer size used in the drawing process of effect data is less than half the size of the built-in VRAM 237 (YES in S425), the display control circuit 230: Half the area of the built-in VRAM 237 is operated as an effect buffer, and the remaining half area is operated as a copy buffer (S427). Next, the display control circuit 230 reads the decoding results of the various images and effect data stored in the texture buffer from the effect buffer provided in the built-in VRAM 237, and performs effect calculation and drawing processing (S428).

この際、コピーバッファにエフェクトデータのデコード結果(エフェクトのソース画像)がすでに転送済みである場合には、表示制御回路230は、SDRAM250のテクスチャバッファからエフェクトのソース画像を読み出さずに、コピーバッファからエフェクトバッファにエフェクトのソース画像を直接読み出して(図100B中の矢印T8参照)エフェクト演算描画処理を行う。一方、コピーバッファにエフェクトのソース画像が転送済みでない場合には、表示制御回路230は、SDRAM250のテクスチャバッファからコピーバッファにエフェクトのソース画像を読み出した後(図100B中の矢印T9参照)、該エフェクトのソース画像をコピーバッファからエフェクトバッファに読み出してエフェクト演算描画処理を行う。そして、表示制御回路230は、エフェクト演算描画処理の結果(エフェクト結果)をコピーバッファに保存し(図100B中の矢印T10参照)、コピーバッファに保存されたエフェクト結果をSDRAM250のテクスチャバッファに転送する(図100B中の矢印T11参照)。なお、エフェクトが複数適用され、且つ、各エフェクトのバッファ使用量が内蔵VRAM237のサイズの半分以下である場合には、表示制御回路230は、エフェクト演算描画処理毎にその結果(エフェクト結果)をコピーバッファに転送し、複数のエフェクトの描画結果が最後まで終了した後、エフェクト結果をコピーバッファからSDRAM250のテクスチャバッファに転送する。 At this time, if the decoding result of the effect data (effect source image) has already been transferred to the copy buffer, the display control circuit 230 transfers the effect data from the copy buffer without reading the effect source image from the texture buffer of the SDRAM 250. The effect source image is directly read into the effect buffer (see arrow T8 in FIG. 100B) and effect calculation and drawing processing is performed. On the other hand, if the effect source image has not been transferred to the copy buffer, the display control circuit 230 reads the effect source image from the texture buffer of the SDRAM 250 to the copy buffer (see arrow T9 in FIG. 100B), and then transfers the effect source image to the copy buffer. The effect source image is read from the copy buffer to the effect buffer and effect calculation and drawing processing is performed. Then, the display control circuit 230 stores the result of the effect calculation drawing process (effect result) in a copy buffer (see arrow T10 in FIG. 100B), and transfers the effect result stored in the copy buffer to the texture buffer of the SDRAM 250. (See arrow T11 in FIG. 100B). Note that if multiple effects are applied and the buffer usage of each effect is less than half the size of the built-in VRAM 237, the display control circuit 230 copies the result (effect result) for each effect calculation drawing process. After the drawing results of the plurality of effects are completed to the end, the effect results are transferred from the copy buffer to the texture buffer of the SDRAM 250.

上述のように、本実施形態では、後述のコンポジション描画処理の前に、各コンポジション内で使用されるレイヤに適用される全てのエフェクトに対して描画処理が施される。また、本実施形態では、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下である場合には、内蔵VRAM237内の半分の領域をコピーバッファとして利用し、エフェクトで使用するバッファ容量が内蔵VRAM237の容量の半分以下でない場合には、内蔵VRAM237の全領域をエフェクトバッファとして使用する。すなわち、エフェクトで使用するバッファ容量に応じて、エフェクトバッファとして使用される内蔵VRAM237内の領域が適宜変更される。このような処理を行うことにより、エフェクト演算描画処理を複数のエフェクトに対して適用する際の処理を高速化することができる。 As described above, in this embodiment, before the composition drawing process described below, the drawing process is performed on all effects applied to layers used in each composition. In addition, in this embodiment, if the buffer capacity used for effects is less than half of the capacity of the built-in VRAM 237, half the area in the built-in VRAM 237 is used as a copy buffer, and the buffer capacity used for effects is If the capacity is not less than half of the capacity, the entire area of the built-in VRAM 237 is used as an effect buffer. That is, the area in the built-in VRAM 237 used as an effect buffer is changed as appropriate depending on the buffer capacity used for the effect. By performing such processing, it is possible to speed up processing when applying effect calculation/drawing processing to a plurality of effects.

S426又はS428の処理後、表示制御回路230は、S424でデコードされていない(テクスチャバッファに格納されていない)スプライトデータの静止画データを内蔵VRAM237内に設けられたコンポジション描画バッファに読み出して描画する(S429)。具体的には、まず、表示制御回路230は、CGROM基板204からS424でデコードされていない静止画データを内蔵VRAM237内の半分の領域に設けられたスプライトバッファ1に読み出してデコードする(図101B中の矢印T12参照)。なお、静止画データを「スプライトバッファ1に読み出してデコードする」とは、静止画データをスプライトバッファ1にデコードしながら読み出す態様を含む意味である。それゆえ、この処理では、静止画データの読み出し処理とデコード処理とが同じタイミングで行われてもよいし、静止画データのデコード処理を行ってから読み出し処理を行ってもよい。すなわち、静止画データを「スプライトバッファ1に読み出してデコードする」処理には、静止画データの読み出し処理及びデコード処理の処理順序に関係なく、両処理が含まれていればよい。なお、「スプライトバッファ1に読み出してデコードする」処理が静止画データの読み出し処理及びデコード処理のみが含まれる処理であってもよい。 After the processing in S426 or S428, the display control circuit 230 reads the still image data of the sprite data that has not been decoded in S424 (not stored in the texture buffer) into the composition drawing buffer provided in the built-in VRAM 237 and draws it. (S429). Specifically, first, the display control circuit 230 reads the still image data that has not been decoded in S424 from the CGROM board 204 to the sprite buffer 1 provided in a half area in the built-in VRAM 237, and decodes it (see FIG. 101B). (see arrow T12). Note that "reading the still image data into the sprite buffer 1 and decoding it" includes a mode in which the still image data is read into the sprite buffer 1 while being decoded. Therefore, in this process, the still image data readout process and the decoding process may be performed at the same timing, or the still image data may be decoded and then the readout process is performed. That is, the process of "reading the still image data into the sprite buffer 1 and decoding" only needs to include both processes, regardless of the processing order of the still image data read process and the decode process. Note that the process of "reading into the sprite buffer 1 and decoding" may include only the still image data reading process and decoding process.

次いで、表示制御回路230は、スプライトバッファ1に格納された静止画データのデコード結果(スプライトデータ)をコンポジション描画バッファに転送して描画処理を行う(図101B中の矢印T13参照)。 Next, the display control circuit 230 transfers the decoding result (sprite data) of the still image data stored in the sprite buffer 1 to the composition drawing buffer to perform drawing processing (see arrow T13 in FIG. 101B).

S429の処理後、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果を、内蔵VRAM237内のコンポジション描画バッファに読み出して描画する(S430)。具体的には、まず、表示制御回路230は、SDRAM250内のムービバッファに格納された動画データのデコード結果のカラー成分を内蔵VRAM237内の残りの半分の領域に設けられたムービブレンドバッファに転送するとともに、デコード結果に対してアルファ化処理を施す(図101B中の矢印T14参照)。次いで、表示制御回路230は、ムービブレンドバッファに転送され且つアルファ化処理が施された動画データのデコード結果をコンポジション描画バッファに転送して描画処理を行う(図101B中の矢印T15参照)。 After processing in S429, the display control circuit 230 reads out the decoding result of the video data stored in the movie buffer in the SDRAM 250 to the composition drawing buffer in the built-in VRAM 237 and draws it (S430). Specifically, first, the display control circuit 230 transfers the color component of the decoding result of the video data stored in the movie buffer in the SDRAM 250 to the movie blend buffer provided in the remaining half area in the built-in VRAM 237. At the same time, the decoding result is subjected to alpha conversion processing (see arrow T14 in FIG. 101B). Next, the display control circuit 230 transfers the decoding result of the moving image data, which has been transferred to the movie blend buffer and has been subjected to the alpha processing, to the composition drawing buffer and performs drawing processing (see arrow T15 in FIG. 101B).

次いで、表示制御回路230は、コンポジション描画処理を行う(S431)。なお、この処理では、次の各種処理が行われる。 Next, the display control circuit 230 performs composition drawing processing (S431). Note that in this process, the following various processes are performed.

まず、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を内蔵VRAM237内に設けられたコンポジション描画バッファ(特定のデータ領域)に読み出す(図101B中の矢印T16参照)。また、表示制御回路230は、SDRAM250内のテクスチャバッファに格納された各種ソース画像をSDRAM250内に設けられたブレンドバッファ(第3データ領域)及び内蔵VRAM237内に設けられたコピーバッファ(所定のデータ領域)に転送する(図101B中の矢印T17及びT18参照)。 First, the display control circuit 230 stores various source images (video/still image decoding results, effect results, composition drawing results) of each layer stored in the texture source (texture source in the SDRAM 250, movie buffer) in the built-in VRAM 237. (see arrow T16 in FIG. 101B). The display control circuit 230 also transfers various source images stored in the texture buffer in the SDRAM 250 to a blend buffer (third data area) provided in the SDRAM 250 and a copy buffer (predetermined data area) provided in the built-in VRAM 237. ) (see arrows T17 and T18 in FIG. 101B).

次いで、表示制御回路230は、SDRAM250のブレンドバッファ及び内蔵VRAM237のコピーバッファの間で各種データを入出力させて(図101B中の矢印T19参照)、ブレンド演算描画処理を行う。なお、ブレンド演算描画処理では、動画(ムービ)データと静止画(スプライト)データとを合成する演算処理が行われる。そして、表示制御回路230は、ブレンド演算描画処理の結果(合成結果)をコンポジション描画バッファに転送する(図101B中の矢印T20参照)。 Next, the display control circuit 230 inputs and outputs various data between the blend buffer of the SDRAM 250 and the copy buffer of the built-in VRAM 237 (see arrow T19 in FIG. 101B), and performs a blend calculation drawing process. Note that in the blend calculation drawing process, calculation processing is performed to combine moving image (movie) data and still image (sprite) data. Then, the display control circuit 230 transfers the result of the blend calculation drawing process (composition result) to the composition drawing buffer (see arrow T20 in FIG. 101B).

次いで、表示制御回路230は、コンポジション描画バッファに読み出された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画)及びブレンド結果を用いて描画(レンダリング)処理を施す。 Next, the display control circuit 230 performs a drawing (rendering) process using the various source images (video/still image decoding results, effect results, composition drawing) of each layer read into the composition drawing buffer and the blending results. give

そして、表示制御回路230は、描画(レンダリング)処理により構築された描画結果(レンダリング結果)をSDRAM250のテクスチャバッファ又はSDRAM250の所定のフレームバッファ(第1フレームバッファ又は第2フレームバッファ:第4データ領域)に保存する(図101B中の矢印T21又はT22参照)。なお、この際、描画処理の実施対象がサブコンポジションである場合には、描画結果はテクスチャバッファに保存され、描画処理の実施対象がルートコンポジションである場合には、描画結果はフレームバッファに保存される。また、描画結果をフレームバッファに保存する場合には、前回フレームのコンポジション描画処理で描画結果が保存されたフレームバッファとは別のフレームバッファに描画結果が保存される。S431のコンポジション描画処理は上述のようにして行われる。 Then, the display control circuit 230 transfers the drawing result (rendering result) constructed by the drawing (rendering) process to the texture buffer of the SDRAM 250 or a predetermined frame buffer (first frame buffer or second frame buffer: fourth data area) of the SDRAM 250. ) (see arrow T21 or T22 in FIG. 101B). At this time, if the drawing process is performed on a sub-composition, the drawing result will be saved in the texture buffer, and if the drawing process is performed on the root composition, the drawing result will be saved in the frame buffer. be done. Furthermore, when the drawing result is saved in a frame buffer, the drawing result is saved in a frame buffer different from the frame buffer in which the drawing result was saved in the composition drawing process of the previous frame. The composition drawing process in S431 is performed as described above.

なお、S431のコンポジション描画処理において、以下の条件(1)~(5)の全てが成立する場合には、表示制御回路230は、テクスチャソース(SDRAM250内のテクスチャソース、ムービバッファ)に格納された各レイヤの各種ソース画像(動画/静止画デコード結果、エフェクト結果、コンポジション描画結果)を、内蔵VRAM237内のコピーバッファにコピー描画した後、各種ソース画像をコンポジション描画バッファに読み出してコンポジション描画処理が行われる。
(1)テクスチャの左上座標が8ドットアラインに不一致
(2)回転、拡大・縮小有り
(3)バイリニアフィルタを使用
(4)ブレンド描画演算処理がマルチレンダリング処理である。
(5)テクスチャソースに格納された各レイヤの各種ソース画像がコピーバッファのサイズに収まる。
In addition, in the composition drawing process of S431, if all of the following conditions (1) to (5) are satisfied, the display control circuit 230 stores the texture source in the texture source (texture source in the SDRAM 250, movie buffer). After copying and drawing the various source images of each layer (video/still image decoding results, effect results, composition drawing results) to the copy buffer in the built-in VRAM 237, the various source images are read to the composition drawing buffer and composition is performed. Drawing processing is performed.
(1) The upper left coordinates of the texture do not match the 8-dot alignment. (2) There is rotation, enlargement/reduction. (3) A bilinear filter is used. (4) The blend drawing calculation process is multi-rendering process.
(5) The various source images of each layer stored in the texture source fit within the size of the copy buffer.

また、上述したコンポジション描画処理が、連続して同一のテクスチャソース内の各種ソース画像に対して行われる場合には、コピーバッファにキャッシュされた各種ソース画像が使用される。 Furthermore, when the above-described composition drawing process is continuously performed on various source images within the same texture source, the various source images cached in the copy buffer are used.

そして、上述したS431の処理後、表示制御回路230は、描画処理を終了し、処理を、描画制御処理(図95B参照)中のS373に移す。 After the process of S431 described above, the display control circuit 230 ends the drawing process and moves the process to S373 in the drawing control process (see FIG. 95B).

本実施形態の描画処理では、上述のように、演出に使用される各種画像データに関する情報(圧縮された動画データ及び/又は静止画データ)をデコードし、そのデコード結果(画像データ)を所定の記憶手段(SDRAM250や内蔵VRAM237)に一時的に格納する。そして、該デコード結果に対して各種演算処理を行い、最終的に、各種画像データを合成する。この一連の処理を、上述した各種記憶手段(内蔵VRAM237及びSDRAM250)に設けられた各種データ記憶領域(各種バッファ)を用いて、上述した手順により実行することにより、各種画像データの合成を容易に実行することができるとともに、各種記憶手段の記憶容量を効率よく使用することができる。すなわち、本実施形態では、画像データの演算処理をより効率良く実施することができる。 In the drawing process of this embodiment, as described above, information regarding various image data used for presentation (compressed video data and/or still image data) is decoded, and the decoding results (image data) are It is temporarily stored in a storage means (SDRAM 250 or built-in VRAM 237). Then, various types of arithmetic processing are performed on the decoded results, and finally, various types of image data are synthesized. By executing this series of processes according to the above-described procedures using various data storage areas (various buffers) provided in the various storage means (built-in VRAM 237 and SDRAM 250), various image data can be easily synthesized. In addition, the storage capacity of various storage means can be used efficiently. That is, in this embodiment, arithmetic processing of image data can be performed more efficiently.

また、本実施形態の描画処理では、第1フレームバッファ及び第2フレームバッファに格納された描画結果のデータをフレーム毎に交互に切り替えながら、表示する。そして、一方のフレームバッファに格納された描画結果が表示されている期間に、次に表示される描画結果のデータ(他方のフレームバッファに格納される描画結果)の生成処理が行われる。この際、本実施形態では、記憶手段間におけるデータの通信回数と、各記憶手段において必要となる記憶容量とのバランスを考慮しながら、描画結果の生成処理が行われる。それゆえ、上述したフレームバッファの切り替え機能を用いた画像表示処理及び描画処理では、描画結果の表示処理及び生成処理の効率を向上させることができる。 Furthermore, in the drawing process of this embodiment, data of the drawing results stored in the first frame buffer and the second frame buffer are displayed while being alternately switched for each frame. Then, during the period in which the drawing result stored in one frame buffer is being displayed, the data for the drawing result to be displayed next (the drawing result stored in the other frame buffer) is generated. At this time, in this embodiment, the drawing result generation process is performed while taking into consideration the balance between the number of data communications between the storage means and the storage capacity required in each storage means. Therefore, in the image display processing and drawing processing using the frame buffer switching function described above, the efficiency of the display processing and generation processing of the drawing result can be improved.

さらに、本実施形態の描画処理では、上述のように、デコードされた動画データ(画像データ)に対してアルファ化処理を施して、透明度(不透明度)を設定する(上述のS423(矢印T3)、S430(矢印T14)の処理参照)。なお、本実施形態では、デコードされた動画データ(画像データに関する情報)に対してアルファ化処理を施す例を説明したが、本発明はこれに限定されず、例えば画像表示演出の内容等に応じて、デコードされた静止画データ(スプライトデータ)に対してアルファ化処理を施してもよい。そして、本実施形態では、アルファ化処理の手法として、アルファテーブルを参照して、画像データに対応する透明度を設定する第1の手法、又は、アルファテーブルを用いずに画像データに含まれる所定のカラー成分の輝度値をアルファ値(アルファ成分の値)に変換することにより透明度を設定する第2の手法を用いることができる。 Furthermore, in the drawing process of this embodiment, as described above, the decoded video data (image data) is subjected to alpha conversion processing and transparency (opacity) is set (S423 (arrow T3) described above). , see the process of S430 (arrow T14)). Note that in this embodiment, an example in which alpha processing is applied to decoded video data (information related to image data) has been described, but the present invention is not limited to this, and for example, Then, alpha processing may be performed on the decoded still image data (sprite data). In this embodiment, as a method of alphaning processing, a first method of setting transparency corresponding to image data by referring to an alpha table, or a first method of setting transparency corresponding to image data without using an alpha table is used. A second method of setting transparency can be used by converting the luminance value of the color component into an alpha value (value of the alpha component).

前者の第1の手法を用いて、動画データ及びスプライト(静止画)データの各画像データに対して設定する透明度を動的に変更する場合、変更用の透明度のデータ(アルファ値)もCGROM206に予め記憶しておく必要がある。それゆえ、この手法を用いた場合には、CGROM206(記憶手段)の記憶領域において、透明度に関するデータが占める割合が増加し、CGROM206の記憶容量を圧迫する可能性がある。また、この場合、透明度を変更する度に、アルファテーブルを参照する処理が必要となり、表示制御回路230の処理負荷が増大する可能性もある。 When using the former first method to dynamically change the transparency set for each image data of video data and sprite (still image) data, the transparency data (alpha value) for changing is also stored in the CGROM 206. It is necessary to memorize it in advance. Therefore, when this method is used, the proportion of transparency-related data in the storage area of the CGROM 206 (storage means) increases, potentially putting pressure on the storage capacity of the CGROM 206. Furthermore, in this case, each time the transparency is changed, processing is required to refer to the alpha table, which may increase the processing load on the display control circuit 230.

一方、後者の第2の手法を用いた場合、すなわち、画像データに含まれる所定のカラー成分の輝度値を用いて直接透明度を設定する手法を用いた場合には、アルファテーブルが不要になるだけでなく、アルファテーブルを参照する処理も不要になる。 On the other hand, if the second latter method is used, that is, if transparency is directly set using the luminance value of a predetermined color component included in the image data, the alpha table is simply unnecessary. In addition, there is no need to refer to the alpha table.

それゆえ、第2の手法を用いて、動画データ及びスプライト(静止画)データの各画像データに対して設定する透明度を動的に変更する場合には、CGROM206(記憶手段)の記憶容量を圧迫することもなく、表示制御回路230の処理負荷も増大しない。この結果、第2の手法を用いた場合には、動的に透明度を変更するような場合であっても、その処理負荷の増大や記憶手段の圧迫などの影響を受けることなく、透明度を用いた画像の演出効果を調整することができる。また、第2の手法を用いた場合には、エフェクトとして使用する動画データに対してもアルファテーブルを参照することなくエフェクト用データを生成することができ、エフェクト用のアルファ値(透明度のデータ)を予め用意する必要が無いので、さらに、処理負荷の低減及び記憶容量の削減を図ることが可能になる。 Therefore, when using the second method to dynamically change the transparency set for each image data of video data and sprite (still image) data, the storage capacity of the CGROM 206 (storage means) is Therefore, the processing load on the display control circuit 230 does not increase. As a result, when using the second method, even when changing transparency dynamically, the transparency can be used without being affected by increased processing load or storage space. You can adjust the effect of the image. In addition, when using the second method, effect data can be generated for video data used as an effect without referring to an alpha table, and alpha values (transparency data) for effects can be generated. Since there is no need to prepare in advance, it is possible to further reduce processing load and storage capacity.

なお、本実施形態では、上述した描画処理、及び、描画処理内の各工程の処理は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、描画処理を行う手段(画像制御手段、描画制御手段)も兼ねる。また、表示制御回路230(副制御回路200)は、描画処理内の各工程の処理を実行する手段(第1画像制御手段,第1描画制御手段(S421)、第2画像制御手段(S423)、第3画像制御手段,第2描画制御手段(S424)、第4画像制御手段,第3描画制御手段(S426~S428)、第5画像制御手段,第4描画制御手段(S431))も兼ねる。 In the present embodiment, the above-described drawing process and each process within the drawing process are executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) also serves as means (image control means, drawing control means) for performing drawing processing. The display control circuit 230 (sub-control circuit 200) also includes means (first image control means, first drawing control means (S421), second image control means (S423)) for executing each process in the drawing process. , third image control means, second drawing control means (S424), fourth image control means, third drawing control means (S426 to S428), fifth image control means, fourth drawing control means (S431)). .

また、本実施形態では、上記描画処理中のアルファ化処理(矢印T3、T14の動作時に行われる処理)は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、アルファ化処理を行う手段(透明度設定手段、第1透明度設定手段、第2透明度設定手段)も兼ねる。さらに、上記コンポジション描画処理の図面中に矢印で示す各種データの転送処理及び描画処理は、表示制御回路230(副制御回路200)により実行される。すなわち、表示制御回路230(副制御回路200)は、上記コンポジション描画処理における各種データ転送処理及び描画処理を行う手段(第1画像生成制御手段(T16)、第2画像生成制御手段(T17及びT18)、第3画像生成制御手段(T19)、第4画像生成制御手段(T20)、第5画像生成制御手段、第6画像生成制御手段(T22))も兼ねる。 Furthermore, in this embodiment, the alpha conversion process (processing performed when arrows T3 and T14 are operated) during the drawing process is executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) also serves as means (transparency setting means, first transparency setting means, second transparency setting means) for performing alpha conversion processing. Further, various data transfer processing and drawing processing shown by arrows in the drawing of the composition drawing processing are executed by the display control circuit 230 (sub-control circuit 200). That is, the display control circuit 230 (sub-control circuit 200) includes means (first image generation control means (T16), second image generation control means (T17 and T18), third image generation control means (T19), fourth image generation control means (T20), fifth image generation control means, and sixth image generation control means (T22)).

[音声制御処理]
次に、図102A及び図102Bを参照して、副制御メイン処理(図81参照)中のS209で行う音声制御処理について説明する。なお、図102Aは、ホスト制御回路210により実行される音声制御処理の手順を示すフローチャートである。また、図102Bは、音声制御処理においてホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Voice control processing]
Next, with reference to FIGS. 102A and 102B, the audio control process performed in S209 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 102A is a flowchart showing the procedure of the audio control process executed by the host control circuit 210. Further, FIG. 102B is a flowchart showing the procedure of processing executed by the audio/LED control circuit 220 when a sound request is output from the host control circuit 210 to the audio/LED control circuit 220 in audio control processing.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図94のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S441)。
(1) Audio control processing executed by host control circuit The host control circuit 210 outputs the sound request stored in the request buffer in the animation request construction processing of FIG. 94 to the audio/LED control circuit 220 (S441).

なお、本実施形態では、ホスト制御回路210は、スピーカ11による音声再生演出の動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。これは、上述したように、本実施形態の表示制御回路230による画像のデコード処理及び描画処理では、その一連の処理に2フレームの期間が必要になるためである。 In the present embodiment, the host control circuit 210 outputs a sound request after two frames have elapsed since the production control request was generated, in order to synchronize the audio reproduction performance operation by the speaker 11 with the performance operation by the display device 13. do. This is because, as described above, the image decoding process and drawing process by the display control circuit 230 of this embodiment require a two-frame period for the series of processes.

そして、S441の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図81参照)のS210に移す。 After the process of S441, the host control circuit 210 ends the audio control process and moves the process to S210 of the sub-control main process (see FIG. 81).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S451)。次いで、音声・LED制御回路220は、音声再生の4つの実行系統の中に処理(コード)を実行可能な空いた実行系統があるか否かを判別する(S452)。
(2) Processing of the audio/LED control circuit executed during audio control processing First, a sound request output from the host control circuit 210 is input to the audio/LED control circuit 220 (S451). Next, the audio/LED control circuit 220 determines whether there is an empty execution system that can execute the process (code) among the four execution systems for audio reproduction (S452).

S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統がないと判別した場合(S452がNO判定の場合)、音声・LED制御回路220は、空きの実行系統が発生するまで待機する(S453)。 In S452, if the audio/LED control circuit 220 determines that there is no vacant execution system among the four audio playback execution systems (NO in S452), the audio/LED control circuit 220 determines that there is no vacant execution system among the four audio playback execution systems (NO in S452). The process waits until an execution line occurs (S453).

S453の処理後、又は、S452において、音声・LED制御回路220が、音声再生の4つの実行系統の中に空いた実行系統があると判別した場合(S452がYES判定の場合)、音声・LED制御回路220は、空いている所定の実行系統にアクセスナンバーをセットする(S454)。 After the process of S453 or in S452, if the audio/LED control circuit 220 determines that there is a vacant execution system among the four audio playback execution systems (if S452 is YES), the audio/LED control circuit 220 The control circuit 220 sets an access number to a vacant predetermined execution system (S454).

次いで、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、アクセスナンバーに基づき、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S455)。 Next, the audio/LED control circuit 220 reads access data associated with the access number from the CGROM board 204 based on the access number in the execution system in which the access number has been set (S455).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S456)。この処理によりスピーカ11による音声再生演出が開始される。なお、本実施形態では、音声の再生制御は、シンプルアクセス制御により実行される。 Next, based on the access data, the audio/LED control circuit 220 sequentially sets each of the plurality of setting data specified in the access data to the corresponding address and starts executing the code (processing). (S456). Through this process, the audio reproduction performance by the speaker 11 is started. Note that in this embodiment, audio playback control is performed by simple access control.

次いで、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S457)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S457がNO判定の場合)、音声・LED制御回路220は、後述のS459の処理を行う。 Next, the audio/LED control circuit 220 determines whether there are multiple accesses to the code being referenced (S457). Specifically, the audio/LED control circuit 220 determines whether or not there is access from another execution system to the referenced code (setting data) to be executed in the execution system to which the access number has been set. do. In S457, if the audio/LED control circuit 220 determines that there is no multiple access to the code being referenced (NO determination in S457), the audio/LED control circuit 220 performs the processing in S459, which will be described later. conduct.

一方、S457において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S457がYES判定の場合)、音声・LED制御回路220は、該コードの実行を最遅のサウンドリクエストに基づいて実行する(S458)。具体的には、例えば、所定のサウンドリクエストに基づいて、所定の実行系統でコード1、コード2及びコード3を実行し、且つ、次のサウンドリクエストに基づいて、他の実行系統でコード3、コード4及びコード5を実行する場合には、複数のアクセスがあるコード3の音声再生は、該次のサウンドリクエストに基づいて実行される。 On the other hand, if the audio/LED control circuit 220 determines in S457 that there are multiple accesses to the code being referenced (YES in S457), the audio/LED control circuit 220 executes the code. is executed based on the latest sound request (S458). Specifically, for example, based on a predetermined sound request, code 1, code 2, and code 3 are executed in a predetermined execution system, and based on the next sound request, code 3, code 2, and code 3 are executed in another execution system based on the next sound request. When code 4 and code 5 are executed, the audio reproduction of code 3, which has multiple accesses, is executed based on the next sound request.

S458の処理後又はS457がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S459)。そして、S459の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。 After the process of S458 or if the determination is NO in S457, the audio/LED control circuit 220 sets a simple access end code (S459). After the process of S459, the audio/LED control circuit 220 ends the above-described series of processes during the audio control process, and continues the process to a predetermined control state of the audio/LED control circuit 220 (for example, standby state, audio control (control state before processing, control state of processing executed after voice control processing, etc.).

[ランプ制御処理]
次に、図103A及び図103Bを参照して、副制御メイン処理(図81参照)中のS210で行うランプ制御処理について説明する。なお、図103Aは、ホスト制御回路210により実行されるランプ制御処理の手順を示すフローチャートである。また、図103Bは、ランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。
[Lamp control processing]
Next, with reference to FIGS. 103A and 103B, the lamp control process performed in S210 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 103A is a flowchart showing the procedure of lamp control processing executed by the host control circuit 210. Further, FIG. 103B is a flowchart showing the procedure of processing executed by the audio/LED control circuit 220 in the lamp control processing.

なお、本実施形態では、LEDアニメーションの再生方式において、上述した「NEXT」及び「ODONLY」が指定されていない場合の処理例を説明する。再生方式に「NEXT」及び「ODONLY」が指定されている場合を考慮したランプ制御処理については、後述の変形例2及び3(後述の図114~図116参照)において詳述する。 In this embodiment, a processing example will be described in which the above-mentioned "NEXT" and "ODONLY" are not specified in the LED animation playback method. Lamp control processing that takes into consideration the case where "NEXT" and "ODONLY" are specified as the reproduction method will be described in detail in Modifications 2 and 3 (see FIGS. 114 to 116 described later).

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図94のアニメーションリクエスト構築処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S461)。なお、本実施形態では、ホスト制御回路210は、ランプ(LED)群18による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp control process executed by host control circuit The host control circuit 210 outputs the lamp request stored in the request buffer in the animation request construction process of FIG. 94 to the audio/LED control circuit 220 (S461). In this embodiment, the host control circuit 210 transmits the lamp request after two frames have elapsed since the generation of the request for effect control in order to synchronize the effect operation by the lamp (LED) group 18 with the effect operation by the display device 13. Output.

そして、S461の処理後、ホスト制御回路210は、ランプ制御処理を終了し、処理を副制御メイン処理(図81参照)のS211に移す。 After the process of S461, the host control circuit 210 ends the lamp control process and moves the process to S211 of the sub-control main process (see FIG. 81).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、ホスト制御回路210から出力されたランプリクエストが、音声・LED制御回路220に入力される(S471)。
(2) Processing of the audio/LED control circuit executed during lamp control processing First, a lamp request output from the host control circuit 210 is input to the audio/LED control circuit 220 (S471).

次いで、音声・LED制御回路220は、ランプリクエスト(LEDアニメーションのIDを含む)に基づいて、CGROM206から読み出すLEDアニメーション及びデータテーブル情報を指定する(S472)。この処理によりLEDアニメーションが指定されれば、各LED281に出力するLEDデータを指定することができる。また、この処理によりデータテーブル情報が指定されれば、再生方式、再生チャンネル、拡張チャンネル、消灯データ識別、制御部位及びLEDデータ名(デバック用)のデータを指定することができる。 Next, the audio/LED control circuit 220 specifies the LED animation and data table information to be read from the CGROM 206 based on the lamp request (including the LED animation ID) (S472). Once the LED animation is specified through this process, the LED data to be output to each LED 281 can be specified. Furthermore, if the data table information is specified through this process, data such as a playback method, playback channel, expansion channel, light-off data identification, control part, and LED data name (for debugging) can be specified.

次いで、音声・LED制御回路220は、指定されたデータテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する(S473)。次いで、音声・LED制御回路220は、同じ再生チャンネルに複数のランプリクエストがあるか否かを判別する(S474)。 Next, the audio/LED control circuit 220 refers to the specified data table information and obtains data such as a playback channel (sequencer, layer) for executing the LED animation (S473). Next, the audio/LED control circuit 220 determines whether there are multiple lamp requests for the same playback channel (S474).

S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがあると判別した場合(S474がYES判定の場合)、音声・LED制御回路220は、最後に受信したランプリクエストに基づいて、再生チャンネル、又は、再生チャンネル及び拡張チャンネル(再生チャンネルと同チャンネルの拡張チャンネル)に、LEDアニメーションをセットする(S475)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、現在登録されているデータテーブル情報が、最後に受信したランプリクエストに基づいて取得されたデータテーブル情報により上書きされる。 In S474, if the audio/LED control circuit 220 determines that there are multiple lamp requests for the same playback channel (YES in S474), the audio/LED control circuit 220 determines that there are multiple lamp requests on the same playback channel (YES in S474). Then, an LED animation is set on the playback channel or the playback channel and the extension channel (the extension channel of the same channel as the playback channel) (S475). Through this process, the data table information currently registered in the registration buffer of the playback channel or each registration buffer of the playback channel and expansion channel is overwritten with the data table information obtained based on the last received lamp request. be done.

一方、S474において、音声・LED制御回路220が、同じ再生チャンネルに複数のランプリクエストがないと判別した場合(S474がNO判定の場合)、音声・LED制御回路220は、再生チャンネル、又は、再生チャンネル及び拡張チャンネルに、LEDアニメーションをセットする(S476)。この処理により、再生チャンネルの登録バッファ、又は、再生チャンネル及び拡張チャンネルの各登録バッファに、今回受信したランプリクエストに基づいて取得されたデータテーブル情報が登録される。 On the other hand, if the audio/LED control circuit 220 determines in S474 that there are no multiple lamp requests for the same playback channel (if NO in S474), the audio/LED control circuit 220 determines whether the playback channel or the playback LED animation is set in the channel and extension channel (S476). Through this process, the data table information acquired based on the lamp request received this time is registered in the registration buffer of the reproduction channel or each registration buffer of the reproduction channel and extension channel.

S475又はS476の処理後、音声・LED制御回路220は、セットされたLEDアニメーションに基づいて、所定のチャンネルにおける制御対象(制御部位内)の所定のポートに設定するLEDデータ(出力データ)をCGROM206から読み込む(S477)。なお、このS477以降の処理はポート毎に実行される。 After the processing in S475 or S476, the audio/LED control circuit 220 transfers the LED data (output data) to be set to a predetermined port of the control target (within the control part) in a predetermined channel to the CGROM 206 based on the set LED animation. (S477). Note that the processes after S477 are executed for each port.

次いで、音声・LED制御回路220は、所定のポートにおいて、チャンネル間におけるLEDデータ(出力データ)の重複があるか否か、すなわち、複数のチャンネル間においてLEDデータを合成する必要があるか否かを判別する(S478)。 Next, the audio/LED control circuit 220 determines whether there is overlap in LED data (output data) between channels at a predetermined port, that is, whether it is necessary to synthesize LED data between multiple channels. (S478).

S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複がないと判別した場合(S478がNO判定の場合)、音声・LED制御回路220は、後述のS480の処理を行う。一方、S478において、音声・LED制御回路220が、所定のポートにおいて、チャンネル間におけるLEDデータの重複があると判別した場合(S478がYES判定の場合)、音声・LED制御回路220は、予めチャンネルに設定されたLEDデータの実行優先順位に基づいて、所定のポートにおけるLEDデータ(輝度データ)を決定する(S479)。 In S478, if the audio/LED control circuit 220 determines that there is no duplication of LED data between channels at a predetermined port (if NO in S478), the audio/LED control circuit 220 performs the process in S480, which will be described later. Perform processing. On the other hand, in S478, if the audio/LED control circuit 220 determines that there is duplication of LED data between channels at a predetermined port (YES in S478), the audio/LED control circuit 220 determines that the LED data of the channels overlap in advance. Based on the execution priority of the LED data set in , the LED data (luminance data) at a predetermined port is determined (S479).

S479の処理では、例えば、この処理以前に、処理対象となっている所定のポートにLEDデータがセットされていなければ、今回取得したLEDデータを所定のポートにセットする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が低いチャンネルのLEDデータである場合には、今回取得したLEDデータで所定のポートのLEDデータを上書きする。また、例えば、この処理以前にセットされている所定のポートのLEDデータが、今回、処理対象となっているチャンネルより実行優先順位が高いチャンネルのLEDデータである場合には、今回取得したLEDデータを破棄し、所定のポートのLEDデータを上書きしない(維持する)。このような処理をチャンネル毎に繰り返すことにより、処理対象の所定のポートにおいて、複数のチャンネルのLEDデータが合成される(複数のチャンネルの中から最も実行優先順位の高いチャンネルのLEDデータがセットされる。生成例4の場合には、2チャンネルのLEDデータが特定の法則に基づいて合成される)。 In the process of S479, for example, if LED data has not been set in the predetermined port to be processed before this process, the LED data acquired this time is set in the predetermined port. For example, if the LED data of a predetermined port set before this process is the LED data of a channel with a lower execution priority than the channel currently being processed, the LED data acquired this time overwrites the LED data of the predetermined port. For example, if the LED data of a predetermined port that was set before this process is the LED data of a channel that has a higher execution priority than the channel that is currently being processed, the LED data that was acquired this time is discarded, and the LED data of a given port is not overwritten (maintained). By repeating this process for each channel, the LED data of multiple channels is combined at a predetermined port to be processed (the LED data of the channel with the highest execution priority among the multiple channels is set). (In the case of generation example 4, two channels of LED data are combined based on a specific rule).

S479の処理後又はS478がNO判定の場合、音声・LED制御回路220は、所定のポートに対する上記S477~S479の処理が、全てのチャンネル(本実施形態では8チャンネル分)に対して実行されたか否かを判別する(S480)。 After the processing in S479 or when the determination in S478 is NO, the audio/LED control circuit 220 determines whether the processing in S477 to S479 described above for a predetermined port has been executed for all channels (eight channels in this embodiment). It is determined whether or not (S480).

S480において、音声・LED制御回路220が、所定のポートに対する上記S477~S479の処理が全てのチャンネルに対して実行されていないと判別した場合(S480がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のチャンネルを変更してS477以降の処理を繰り返す。一方、S480において、音声・LED制御回路220が、所定のポートに対する上記S477~S479の処理が全てのチャンネルに対して実行されたと判別した場合(S480がYES判定の場合)、音声・LED制御回路220は、所定のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、所定のポートのLEDデータをポート直接指定データで上書きする(S481)。 In S480, if the audio/LED control circuit 220 determines that the processes of S477 to S479 described above for a predetermined port have not been executed for all channels (if NO in S480), the audio/LED control circuit 220 220 returns the process to S477, changes the channel to be processed, and repeats the process from S477 onwards. On the other hand, in S480, if the audio/LED control circuit 220 determines that the processes of S477 to S479 described above for a predetermined port have been executed for all channels (in the case of YES determination in S480), the audio/LED control circuit 220 220 determines whether port direct designation data for a predetermined port is included in the lamp request, and if port direct designation data is included in the lamp request, the audio/LED control circuit 220 The LED data of the port is overwritten with the port direct designation data (S481).

次いで、音声・LED制御回路220は、上述したS477~S481の処理が全てのポートに対して実行されたか否かを判別する(S482)。なお、ここでいう、「全てのポート」とは、図86に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図86に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図86に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。 Next, the audio/LED control circuit 220 determines whether the processes of S477 to S481 described above have been executed for all ports (S482). Note that "all ports" as used herein means all ports set in the LED registration process shown in FIG. 86, but the present invention is not limited thereto. "All ports" may be any physically configurable ports regardless of the ports set in the LED registration process shown in FIG. 86, or may be set in the LED registration process shown in FIG. It may be a part of the ports selected from the selected ports.

S482において、音声・LED制御回路220が、S477~S481の処理が全てのポートに対して実行されていないと判別した場合(S482がNO判定の場合)、音声・LED制御回路220は、処理をS477に戻し、処理対象のポートを変更してS477以降の処理を繰り返す。一方、S482において、音声・LED制御回路220が、S477~S481の処理が全てのポートに対して実行されたと判別した場合(S482がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。 In S482, if the audio/LED control circuit 220 determines that the processes in S477 to S481 have not been executed for all ports (if NO in S482), the audio/LED control circuit 220 executes the process. The process returns to S477, the port to be processed is changed, and the processes from S477 onwards are repeated. On the other hand, in S482, if the audio/LED control circuit 220 determines that the processes of S477 to S481 have been executed for all ports (YES in S482), the audio/LED control circuit 220 controls the lamp control The above-mentioned series of processes during processing is completed, and the process is changed to a predetermined control state of the audio/LED control circuit 220 (for example, a standby state, a control state before lamp control processing, a control state of processing to be executed after lamp control processing, etc.) ) Return to the processing at the time.

[役物制御処理]
次に、図104を参照して、副制御メイン処理(図81参照)中のS211で行う役物制御処理について説明する。なお、図104は、本実施形態における役物制御処理の手順を示すフローチャートである。
[Accessories control processing]
Next, with reference to FIG. 104, the accessory control process performed in S211 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 104 is a flowchart showing the procedure of accessory control processing in this embodiment.

まず、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S491)。 First, the host control circuit 210 determines whether the current operating status is a waiting operation for receiving a command from the main control circuit 70 (S491).

S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S491がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。 In S491, if the host control circuit 210 determines that the current operating status is not in the waiting operation for receiving a command from the main control circuit 70 (if NO in S491), the host control circuit 210 performs accessory control processing. , and the process moves to S212 of the sub-control main process (see FIG. 81).

一方、S491において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S491がYES判定の場合)、ホスト制御回路210は、主制御回路70から演出に関するコマンドを受信したか否かを判別する(S492)。なお、この処理で判断対象となる演出に関するコマンドは、例えば、特別図柄の変動開始、変動停止、デモ、大当りに関するコマンドであり、これらのコマンドがホスト制御回路210で受信された際に、役物20が可動する。 On the other hand, in S491, if the host control circuit 210 determines that the current operating status is waiting to receive a command from the main control circuit 70 (YES in S491), the host control circuit 210 It is determined whether a command related to production has been received from the control circuit 70 (S492). Note that the commands related to production that are subject to judgment in this process are, for example, commands related to start of variation, stop variation, demonstration, and jackpot of special symbols, and when these commands are received by the host control circuit 210, 20 is movable.

S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信していないと判別した場合(S492がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。 In S492, if the host control circuit 210 determines that it has not received a command related to the performance from the main control circuit 70 (NO determination in S492), the host control circuit 210 ends the accessory control process and continues processing. is moved to S212 of the sub-control main processing (see FIG. 81).

一方、S492において、ホスト制御回路210が、主制御回路70から演出に関するコマンドを受信したと判別した場合(S492がYES判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を行う(S493)。この処理では、ホスト制御回路210は、主に、ホスト制御回路210が実行する役物制御に関わる処理間における、役物リクエストの受け渡し許可/不許可を設定する。なお、変動開始コマンド受信時役物処理の詳細については、後述の図105を参照しながら後で説明する。 On the other hand, in S492, if the host control circuit 210 determines that a command related to the effect has been received from the main control circuit 70 (YES in S492), the host control circuit 210 executes the accessory processing upon reception of the fluctuation start command. Execute (S493). In this process, the host control circuit 210 mainly sets permission/disapproval for passing the accessory request between processes related to accessory control executed by the host control circuit 210. Note that details of the accessory processing upon reception of the fluctuation start command will be described later with reference to FIG. 105, which will be described later.

次いで、ホスト制御回路210は、デモコマンド受信時役物処理を行う(S494)。なお、デモコマンド受信時役物処理の詳細については、後述の図106を参照しながら後で説明する。次いで、ホスト制御回路210は、変動停止コマンド受信時役物処理を行う(S495)。なお、変動停止コマンド受信時役物処理の詳細については、後述の図108を参照しながら後で説明する。次いで、ホスト制御回路210は、大当り系コマンド受信時役物処理を行う(S496)。なお、大当り系コマンド受信時役物処理の詳細については、後述の図109を参照しながら後で説明する。 Next, the host control circuit 210 performs accessory processing upon reception of the demo command (S494). Note that details of the accessory processing upon reception of the demo command will be described later with reference to FIG. 106, which will be described later. Next, the host control circuit 210 performs a processing when receiving the fluctuation stop command (S495). Note that details of the accessory processing upon reception of the fluctuation stop command will be described later with reference to FIG. 108, which will be described later. Next, the host control circuit 210 performs accessory processing upon receiving the jackpot command (S496). Note that the details of the accessory processing upon receiving the jackpot-related command will be explained later with reference to FIG. 109, which will be described later.

本実施形態では、S493~S496の各種コマンド受信時役物処理を役物制御処理の中で行う例を説明したが、本発明はこれに限定されず、演出に関するコマンドを受信した際に、割込処理として各役物処理を行ってもよいし、上述したコマンド解析処理(図92参照)の直後に各役物処理を行ってもよい。 In this embodiment, an example has been described in which the accessory processing at the time of receiving various commands in S493 to S496 is performed in the accessory control processing, but the present invention is not limited to this. Each accessory processing may be performed as an integrated process, or each accessory processing may be performed immediately after the above-described command analysis processing (see FIG. 92).

次いで、ホスト制御回路210は、初期位置復旧動作処理を行う(S497)。なお、初期位置復旧動作処理の詳細については、後述の図110を参照しながら後で説明する。次いで、ホスト制御回路210は、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であるか否かを判別する(S498)。 Next, the host control circuit 210 performs initial position restoration operation processing (S497). Note that details of the initial position restoration operation process will be described later with reference to FIG. 110, which will be described later. Next, the host control circuit 210 determines whether the current operating status is a waiting operation for receiving a command from the main control circuit 70 (S498).

S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中であると判別した場合(S498がYES判定の場合)、ホスト制御回路210は、処理をS492に戻し、S492以降の処理を繰り返す。一方、S498において、ホスト制御回路210が、現在の動作状況が主制御回路70からのコマンドの受信待機動作中でないと判別した場合(S498がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S499)。 In S498, if the host control circuit 210 determines that the current operating status is waiting to receive a command from the main control circuit 70 (YES in S498), the host control circuit 210 returns the process to S492. , and repeat the processing from S492 onwards. On the other hand, in S498, if the host control circuit 210 determines that the current operating status is not in the waiting operation for receiving a command from the main control circuit 70 (if NO in S498), the host control circuit 210 It is determined whether request delivery permission is set (S499).

S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S499がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。 In S499, if the host control circuit 210 determines that permission to pass the accessory request is not set (NO determination in S499), the host control circuit 210 ends the accessory control process and subroutines the process. The process moves to S212 of the control main process (see FIG. 81).

一方、S499において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S499がYES判定の場合)、ホスト制御回路210は、図94のアニメーションリクエスト構築処理においてリクエストバッファに格納された役物リクエストを取得する(S500)。なお、本実施形態では、ホスト制御回路210は、役物20による演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、役物リクエストを取得する。 On the other hand, if the host control circuit 210 determines in S499 that permission to transfer accessory requests is set (YES in S499), the host control circuit 210 requests the request in the animation request construction process of FIG. The accessory request stored in the buffer is acquired (S500). In this embodiment, the host control circuit 210 acquires the accessory request after two frames have elapsed since the generation of the request for performance control in order to synchronize the performance operation by the accessory 20 with the performance operation by the display device 13. .

次いで、ホスト制御回路210は、役物リクエストに基づいて、I2Cコントローラ261を介して励磁データをモータドライバ271に送信する(S501)。次いで、ホスト制御回路210は、I2Cコントローラ261から通信エラー信号が受信されたか否かを判別する(S502)。この処理では、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270間の通信エラー又はI2Cコントローラ261のエラーを検知したか(取得したか又は入力されたか)否かを判別してよい。 Next, the host control circuit 210 transmits excitation data to the motor driver 271 via the I2C controller 261 based on the accessory request (S501). Next, the host control circuit 210 determines whether a communication error signal has been received from the I2C controller 261 (S502). In this process, the host control circuit 210 may determine whether a communication error between the I2C controller 261 and the motor controller 270 or an error in the I2C controller 261 has been detected (obtained or input).

S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信したと判別した場合(S502がYES判定の場合)、ホスト制御回路210は、通信コントローラエラーを設定する(S503)。そして、S503の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。 If the host control circuit 210 determines in S502 that a communication error signal has been received from the I2C controller 261 (YES in S502), the host control circuit 210 sets a communication controller error (S503). After the process of S503, the host control circuit 210 ends the accessory control process and moves the process to S212 of the sub-control main process (see FIG. 81).

一方、S502において、ホスト制御回路210が、I2Cコントローラ261から通信エラー信号を受信していないと判別した場合(S502がNO判定の場合)、ホスト制御回路210は、各モータドライバ271のアドレスにアクセスできるか否かを判別する(S504)。 On the other hand, if the host control circuit 210 determines in S502 that the communication error signal has not been received from the I2C controller 261 (NO in S502), the host control circuit 210 accesses the address of each motor driver 271. It is determined whether or not it is possible (S504).

S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできないと判別した場合(S504がNO判定の場合)、ホスト制御回路210は、接続エラーを設定する(S505)。そして、S505の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。 If the host control circuit 210 determines in S504 that the address of each motor driver 271 cannot be accessed (NO in S504), the host control circuit 210 sets a connection error (S505). After the process of S505, the host control circuit 210 ends the accessory control process and moves the process to S212 of the sub-control main process (see FIG. 81).

一方、S504において、ホスト制御回路210が、各モータドライバ271のアドレスにアクセスできると判別した場合(S504がYES判定の場合)、ホスト制御回路210は、役物20による演出動作が終了するまで役物20(モータ272)を可動する(S506)。なお、この処理では、モータ272の動作が停止した後、センサーによりモータ272(役物20)が初期位置に戻ったことが検知されるまで、役物20(モータ272)を可動する。 On the other hand, if the host control circuit 210 determines in S504 that the address of each motor driver 271 can be accessed (YES in S504), the host control circuit 210 controls The object 20 (motor 272) is moved (S506). In this process, after the operation of the motor 272 stops, the accessory 20 (motor 272) is moved until the sensor detects that the motor 272 (accessory 20) has returned to the initial position.

次いで、ホスト制御回路210は、役物20(モータ272)の動作が正常に終了した否かを判別する(S507)。S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了したと判別した場合(S507がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。一方、S507において、ホスト制御回路210が、役物20(モータ272)の動作が正常に終了していないと判別した場合(S507がNO判定の場合)、ホスト制御回路210は、データエラーを設定する(S508)。そして、S508の処理後、ホスト制御回路210は、役物制御処理を終了し、処理を副制御メイン処理(図81参照)のS212に移す。 Next, the host control circuit 210 determines whether the operation of the accessory 20 (motor 272) has ended normally (S507). In S507, if the host control circuit 210 determines that the operation of the accessory 20 (motor 272) has ended normally (YES in S507), the host control circuit 210 ends the accessory control process, The process moves to S212 of the sub-control main process (see FIG. 81). On the other hand, if the host control circuit 210 determines in S507 that the operation of the accessory 20 (motor 272) has not ended normally (if the determination is NO in S507), the host control circuit 210 sets a data error. (S508). After the process of S508, the host control circuit 210 ends the accessory control process and moves the process to S212 of the sub-control main process (see FIG. 81).

[変動開始コマンド受信時役物処理]
次に、図105を参照して、役物制御処理(図104参照)中のS493で行う変動開始コマンド受信時役物処理について説明する。なお、図105は、本実施形態における変動開始コマンド受信時役物処理の手順を示すフローチャートである。
[Accessories processing when receiving fluctuation start command]
Next, with reference to FIG. 105, the accessory process performed at S493 in the accessory control process (see FIG. 104) upon receipt of the fluctuation start command will be described. Note that FIG. 105 is a flowchart showing the procedure of accessory processing when receiving a fluctuation start command in this embodiment.

まず、ホスト制御回路210は、変動開始コマンドを受信したか否かを判別する(S511)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄演出開始コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether a fluctuation start command has been received (S511). Specifically, the host control circuit 210 determines, for example, whether or not the above-described special symbol presentation start command has been received.

S511において、ホスト制御回路210が、変動開始コマンドを受信していないと判別した場合(S511がNO判定の場合)、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS494に移す。一方、S511において、ホスト制御回路210が、変動開始コマンドを受信したと判別した場合(S511がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S512)。 In S511, if the host control circuit 210 determines that the fluctuation start command has not been received (NO in S511), the host control circuit 210 ends the fluctuation start command reception accessory processing and continues the processing. The process moves to S494 of accessory control processing (see FIG. 104). On the other hand, in S511, if the host control circuit 210 determines that the fluctuation start command has been received (YES in S511), the host control circuit 210 determines whether all motors 272 are at the initial position. (S512).

S512において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S512がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S513)。役物リクエストの受け渡し許可がセットされると、役物20の制御状態が、コマンド受信待機状態から役物リクエスト受け渡し許可状態に移行する。 In S512, when the host control circuit 210 determines that all the motors 272 are at the initial position (YES in S512), the host control circuit 210 sets permission for passing the accessory request (S513). When permission to pass the accessory request is set, the control state of the accessory 20 shifts from the command reception standby state to the accessory request delivery permission state.

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S514)。なお、初期位置復旧カウンタは、モータ272の初期位置復旧動作の実行回数を計数するカウンタであり、サブワークRAM210aに設けられる。そして、S514の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS494に移す。 Next, the host control circuit 210 sets the initial position recovery counter to "0" (S514). The initial position restoration counter is a counter that counts the number of times the initial position restoration operation of the motor 272 is performed, and is provided in the sub-work RAM 210a. After the process of S514, the host control circuit 210 ends the accessory processing upon receiving the fluctuation start command, and moves the process to S494 of the accessory control process (see FIG. 104).

一方、S512において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S512がNO判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S515)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S516)。そして、S516の処理後、ホスト制御回路210は、変動開始コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS494に移す。 On the other hand, in S512, if the host control circuit 210 determines that one or more motors 272 are not at the initial position (NO in S512), the host control circuit 210 sets disallowance of passing of accessory requests. (S515). Next, the host control circuit 210 sets the transition to the initial position recovery operation (S516). After the process of S516, the host control circuit 210 ends the accessory processing upon reception of the fluctuation start command, and moves the process to S494 of the accessory control process (see FIG. 104).

[デモコマンド受信時役物処理]
次に、図106を参照して、役物制御処理(図104参照)中のS494で行うデモコマンド受信時役物処理について説明する。なお、図106は、本実施形態におけるデモコマンド受信時役物処理の手順を示すフローチャートである。
[Accessories processing when receiving demo command]
Next, with reference to FIG. 106, the accessory processing performed at S494 in the accessory control process (see FIG. 104) upon reception of the demo command will be described. Note that FIG. 106 is a flowchart showing the procedure of accessory processing when receiving a demo command in this embodiment.

まず、ホスト制御回路210は、デモコマンドを受信したか否かを判別する(S521)。具体的には、ホスト制御回路210は、例えば、上述のデモ表示コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether a demo command has been received (S521). Specifically, the host control circuit 210 determines, for example, whether or not the above-described demo display command has been received.

S521において、ホスト制御回路210が、デモコマンドを受信していないと判別した場合(S521がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS495に移す。一方、S521において、ホスト制御回路210が、デモコマンドを受信したと判別した場合(S521がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S522)。この処理では、ホスト制御回路210は、例えば、役物制御処理(図104参照)中のS502以降の処理で設定された各種エラー(通信コントローラエラー、接続エラー、データエラー)などが発生しているか否かを判別する。 In S521, if the host control circuit 210 determines that the demo command has not been received (NO determination in S521), the host control circuit 210 ends the accessory processing when receiving the demo command, and continues the processing with the accessory processing. The process moves to S495 of the control process (see FIG. 104). On the other hand, if the host control circuit 210 determines in S521 that a demo command has been received (YES in S521), the host control circuit 210 determines whether an error due to a malfunction of the motor 272 or the like has been detected. It is determined (S522). In this process, the host control circuit 210 checks whether various errors (communication controller error, connection error, data error), etc. set in the process after S502 in the accessory control process (see FIG. 104) have occurred. Determine whether or not.

S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S522がYES判定の場合)、ホスト制御回路210は、エラー処理を行う(S523)。なお、エラー処理の詳細については、後述の図107を参照しながら後で説明する。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S524)。そして、S524の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS495に移す。 In S522, if the host control circuit 210 determines that an error due to a malfunction of the motor 272 or the like has been detected (YES in S522), the host control circuit 210 performs error processing (S523). Note that details of error processing will be explained later with reference to FIG. 107, which will be described later. Next, the host control circuit 210 sets the transition to the error operation during accessory operation (S524). After the processing in S524, the host control circuit 210 ends the accessory processing upon reception of the demo command, and moves the process to step S495 of accessory control processing (see FIG. 104).

一方、S522において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S522がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S525)。 On the other hand, if the host control circuit 210 determines in S522 that no error due to a malfunction of the motor 272 has been detected (NO determination in S522), the host control circuit 210 returns all the motors 272 to their initial positions. It is determined whether or not there is one (S525).

S525において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S525がNO判定の場合)、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS495に移す。一方、S525において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S525がYES判定の場合)、ホスト制御回路210は、役物励磁開放処理を行う(S526)。この処理では、ホスト制御回路210は、全てのモータ272(モータドライバ271)への励磁データの出力を停止する。 In S525, if the host control circuit 210 determines that one or more motors 272 are not at the initial position (NO in S525), the host control circuit 210 ends the accessory processing upon reception of the demo command, The process moves to S495 of the accessory control process (see FIG. 104). On the other hand, in S525, when the host control circuit 210 determines that all the motors 272 are at the initial position (YES in S525), the host control circuit 210 performs accessory excitation release processing (S526). In this process, the host control circuit 210 stops outputting excitation data to all motors 272 (motor drivers 271).

次いで、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S527)。次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S528)。そして、S528の処理後、ホスト制御回路210は、デモコマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS495に移す。 Next, the host control circuit 210 sets permission for passing the accessory request (S527). Next, the host control circuit 210 sets the initial position recovery counter to "0" (S528). After the process of S528, the host control circuit 210 ends the accessory processing upon reception of the demo command, and moves the process to step S495 of accessory control processing (see FIG. 104).

[エラー処理]
次に、図107を参照して、デモコマンド受信時役物処理(図106参照)中のS523で行うエラー処理について説明する。なお、図107は、本実施形態におけるエラー処理の手順を示すフローチャートである。
[Error handling]
Next, with reference to FIG. 107, the error processing performed in S523 during the accessory processing upon reception of the demo command (see FIG. 106) will be described. Note that FIG. 107 is a flowchart showing the procedure of error processing in this embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S531)。次いで、ホスト制御回路210は、全てのモータ272を停止する(S532)。 First, the host control circuit 210 sets disallowance of passing the accessory request (S531). Next, the host control circuit 210 stops all motors 272 (S532).

次いで、ホスト制御回路210は、モータドライバ271のソフトウェアをリセットする(S533)。次いで、ホスト制御回路210は、I2Cコントローラ261をリセットする(S534)。そして、S534の処理後、ホスト制御回路210は、エラー処理を終了し、処理をデモコマンド受信時役物処理(図106参照)のS524に移す。 Next, the host control circuit 210 resets the software of the motor driver 271 (S533). Next, the host control circuit 210 resets the I2C controller 261 (S534). After the process of S534, the host control circuit 210 ends the error process and moves the process to S524 of accessory process when receiving a demo command (see FIG. 106).

[変動停止コマンド受信時役物処理]
次に、図108を参照して、役物制御処理(図104参照)中のS495で行う変動停止コマンド受信時役物処理について説明する。なお、図108は、本実施形態における変動停止コマンド受信時役物処理の手順を示すフローチャートである。
[Accessory processing when receiving fluctuation stop command]
Next, with reference to FIG. 108, the accessory processing performed at S495 in the accessory control process (see FIG. 104) upon receipt of the fluctuation stop command will be described. Note that FIG. 108 is a flowchart showing the procedure of accessory processing when receiving a fluctuation stop command in this embodiment.

まず、ホスト制御回路210は、変動停止コマンドを受信したか否かを判別する(S541)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄停止コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether a fluctuation stop command has been received (S541). Specifically, the host control circuit 210 determines, for example, whether or not the special symbol stop command described above has been received.

S541において、ホスト制御回路210が、変動停止コマンドを受信していないと判別した場合(S541がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS496に移す。一方、S541において、ホスト制御回路210が、変動停止コマンドを受信したと判別した場合(S541がYES判定の場合)、ホスト制御回路210は、モータ272の不具合等によるエラーが検出されているか否かを判別する(S542)。 In S541, if the host control circuit 210 determines that the fluctuation stop command has not been received (NO determination in S541), the host control circuit 210 ends the fluctuation stop command reception accessory processing and continues the processing. The process moves to S496 of accessory control processing (see FIG. 104). On the other hand, if the host control circuit 210 determines in S541 that the fluctuation stop command has been received (YES in S541), the host control circuit 210 determines whether an error due to a malfunction of the motor 272 or the like has been detected. (S542).

S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていると判別した場合(S542がYES判定の場合)、ホスト制御回路210は、図107で説明したエラー処理を行う(S543)。次いで、ホスト制御回路210は、役物動作時エラー動作への移行設定を行う(S544)。そして、S544の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS496に移す。 In S542, if the host control circuit 210 determines that an error due to a malfunction of the motor 272 has been detected (YES in S542), the host control circuit 210 performs the error processing described in FIG. 107 ( S543). Next, the host control circuit 210 sets the transition to the error operation when the accessory is activated (S544). After the process of S544, the host control circuit 210 ends the accessory processing upon reception of the fluctuation stop command, and moves the process to S496 of the accessory control process (see FIG. 104).

一方、S542において、ホスト制御回路210が、モータ272の不具合等によるエラーが検出されていないと判別した場合(S542がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S545)。 On the other hand, if the host control circuit 210 determines in S542 that no error due to a malfunction of the motor 272 has been detected (NO in S542), the host control circuit 210 returns all motors 272 to their initial positions. It is determined whether or not there is one (S545).

S545において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S545がNO判定の場合)、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS496に移す。一方、S545において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S545がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S546)。 In S545, if the host control circuit 210 determines that one or more motors 272 are not at the initial position (NO in S545), the host control circuit 210 ends the accessory processing upon reception of the fluctuation stop command. , the process moves to S496 of the accessory control process (see FIG. 104). On the other hand, in S545, if the host control circuit 210 determines that all the motors 272 are at the initial position (YES in S545), the host control circuit 210 sets permission for passing the accessory request (S546). ).

次いで、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S547)。そして、S547の処理後、ホスト制御回路210は、変動停止コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS496に移す。 Next, the host control circuit 210 sets the initial position recovery counter to "0" (S547). After the process of S547, the host control circuit 210 ends the accessory processing upon receiving the fluctuation stop command, and moves the process to S496 of the accessory control process (see FIG. 104).

[大当り系コマンド受信時役物処理]
次に、図109を参照して、役物制御処理(図104参照)中のS496で行う大当り系コマンド受信時役物処理について説明する。なお、図109は、本実施形態における大当り系コマンド受信時役物処理の手順を示すフローチャートである。
[Processing of accessories when receiving jackpot commands]
Next, with reference to FIG. 109, the accessory processing performed at S496 in the accessory control process (see FIG. 104) when receiving a jackpot command will be described. In addition, FIG. 109 is a flowchart showing the procedure of accessory processing when receiving a jackpot-related command in this embodiment.

まず、ホスト制御回路210は、大当り系コマンドを受信したか否かを判別する(S551)。具体的には、ホスト制御回路210は、例えば、上述の特別図柄当り開始表示コマンドを受信したか否かを判別する。 First, the host control circuit 210 determines whether or not a jackpot-related command has been received (S551). Specifically, the host control circuit 210 determines, for example, whether or not the special symbol per start display command described above has been received.

S551において、ホスト制御回路210が、大当り系コマンドを受信していないと判別した場合(S551がNO判定の場合)、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS497に移す。一方、S551において、ホスト制御回路210が、大当り系コマンドを受信したと判別した場合(S551がYES判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S552)。 In S551, if the host control circuit 210 determines that the jackpot-related command has not been received (NO determination in S551), the host control circuit 210 ends the jackpot-related command reception processing and continues the process. The process moves to S497 of accessory control processing (see FIG. 104). On the other hand, in S551, if the host control circuit 210 determines that a jackpot command has been received (YES in S551), the host control circuit 210 determines whether all motors 272 are at the initial position. (S552).

S552において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S552がNO判定の場合)、ホスト制御回路210は、後述のS554の処理を行う。一方、S552において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S552がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し許可をセットする(S553)。 In S552, if the host control circuit 210 determines that one or more motors 272 are not at the initial position (NO determination in S552), the host control circuit 210 performs the process of S554, which will be described later. On the other hand, in S552, if the host control circuit 210 determines that all the motors 272 are at the initial position (YES in S552), the host control circuit 210 sets permission for passing the accessory request (S553). ).

S553の処理後又はS552がNO判定の場合、ホスト制御回路210は、初期位置復旧カウンタに「0」をセットする(S554)。そして、S554の処理後、ホスト制御回路210は、大当り系コマンド受信時役物処理を終了し、処理を役物制御処理(図104参照)のS497に移す。 After the process of S553 or if the determination is NO in S552, the host control circuit 210 sets the initial position recovery counter to "0" (S554). After the process of S554, the host control circuit 210 ends the accessory processing when receiving the jackpot command, and moves the process to S497 of the accessory control process (see FIG. 104).

[初期位置復旧動作処理]
次に、図110を参照して、役物制御処理(図104参照)中のS497で行う初期位置復旧動作処理について説明する。なお、図110は、本実施形態における初期位置復旧動作処理の手順を示すフローチャートである。
[Initial position recovery operation process]
Next, with reference to FIG. 110, the initial position restoration operation process performed in S497 in the accessory control process (see FIG. 104) will be described. Note that FIG. 110 is a flowchart showing the procedure of the initial position restoration operation process in this embodiment.

まず、ホスト制御回路210は、役物リクエストの受け渡し許可がセットされているか否かを判別する(S561)。 First, the host control circuit 210 determines whether permission to transfer accessory requests is set (S561).

S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていると判別した場合(S561がYES判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図104参照)のS498に移す。一方、S561において、ホスト制御回路210が、役物リクエストの受け渡し許可がセットされていないと判別した場合(S561がNO判定の場合)、ホスト制御回路210は、役物動作時エラー動作への移行が設定されているか否かを判別する(S562)。 In S561, if the host control circuit 210 determines that permission to transfer accessory requests is set (YES in S561), the host control circuit 210 ends the initial position restoration operation process and continues the process. The process moves to S498 of accessory control processing (see FIG. 104). On the other hand, in S561, if the host control circuit 210 determines that permission to pass the accessory request is not set (NO in S561), the host control circuit 210 shifts to the error operation when the accessory is activated. is set (S562).

S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていないと判別した場合(S562がNO判定の場合)、ホスト制御回路210は、後述のS565の処理を行う。 In S562, if the host control circuit 210 determines that the transition to the error operation is not set during accessory object operation (NO determination in S562), the host control circuit 210 performs the process of S565, which will be described later.

一方、S562において、ホスト制御回路210が、役物動作時エラー動作への移行が設定されていると判別した場合(S562がYES判定の場合)、ホスト制御回路210は、役物20の動作を終了する(S563)。次いで、ホスト制御回路210は、初期位置復旧動作への移行設定を行う(S564)。 On the other hand, in S562, if the host control circuit 210 determines that transition to error operation is set when the accessory is operated (YES in S562), the host control circuit 210 controls the operation of the accessory 20. The process ends (S563). Next, the host control circuit 210 sets the transition to the initial position recovery operation (S564).

S564の処理後又はS562がNO判定の場合、ホスト制御回路210は、初期位置復旧動作への移行が設定されているか否かを判別する(S565)。 After the process of S564 or if the determination is NO in S562, the host control circuit 210 determines whether or not a shift to the initial position recovery operation is set (S565).

S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていないと判別した場合(S565がNO判定の場合)、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図104参照)のS498に移す。一方、S565において、ホスト制御回路210が、初期位置復旧動作への移行が設定されていると判別した場合(S565がYES判定の場合)、ホスト制御回路210は、初期位置復旧カウンタの値に「1」を加算する(S566)。 In S565, if the host control circuit 210 determines that the transition to the initial position recovery operation is not set (NO determination in S565), the host control circuit 210 ends the initial position recovery operation process and returns to the initial position recovery operation process. is moved to S498 of the accessory control process (see FIG. 104). On the other hand, if the host control circuit 210 determines in S565 that the transition to the initial position recovery operation is set (YES in S565), the host control circuit 210 changes the value of the initial position recovery counter to " 1'' is added (S566).

次いで、ホスト制御回路210は、初期位置復旧カウンタの値が「10」以上であるか否かを判別する(S567)。 Next, the host control circuit 210 determines whether the value of the initial position recovery counter is "10" or more (S567).

S567において、ホスト制御回路210が、初期位置復旧カウンタの値が「10」以上でないと判別した場合(S567がNO判定の場合)、ホスト制御回路210は、全てのモータ272を初期位置に移動させる(S568)。次いで、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S569)。 In S567, if the host control circuit 210 determines that the value of the initial position recovery counter is not "10" or more (NO in S567), the host control circuit 210 moves all motors 272 to the initial position. (S568). Next, the host control circuit 210 determines whether all motors 272 are at the initial position (S569).

S569において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S569がNO判定の場合)、ホスト制御回路210は、処理をS566に戻し、S566以降の処理を繰り返す。一方、S569において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S569がYES判定の場合)、ホスト制御回路210は、コマンド受信待機動作への移行設定を行う(S570)。そして、S570の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図104参照)のS498に移す。 In S569, if the host control circuit 210 determines that one or more motors 272 are not at the initial position (NO in S569), the host control circuit 210 returns the process to S566 and executes the process from S566 onwards. repeat. On the other hand, in S569, if the host control circuit 210 determines that all the motors 272 are at the initial position (YES in S569), the host control circuit 210 sets the transition to command reception standby operation ( S570). After the process of S570, the host control circuit 210 ends the initial position restoration operation process and moves the process to S498 of the accessory control process (see FIG. 104).

ここで、再度、S567の処理に戻って、S567において、ホスト制御回路210が、初期位置復旧カウンタの値が「10」以上であると判別した場合(S567がYES判定の場合)、ホスト制御回路210は、役物リクエストの受け渡し不許可をセットする(S571)。次いで、ホスト制御回路210は、電源再投入により初期化処理が行われるまで、全てのモータ272を停止する(S572)。 Here, returning to the process of S567 again, if the host control circuit 210 determines in S567 that the value of the initial position recovery counter is "10" or more (in the case of YES determination in S567), the host control circuit 210 210 sets disallowance of delivery of the accessory request (S571). Next, the host control circuit 210 stops all motors 272 until the initialization process is performed by turning the power back on (S572).

なお、本実施形態では、上述のように、初期位置復旧カウンタの値が「10」以上の場合にモータ272を停止する例を説明したが、本発明はこれに限定されない。モータ272を停止させるための初期位置復旧カウンタの閾値は、例えば、役物20の演出動作内容やモータ272の性能等に応じて任意に設定することができる。 Note that in this embodiment, as described above, an example has been described in which the motor 272 is stopped when the value of the initial position recovery counter is "10" or more, but the present invention is not limited to this. The threshold value of the initial position recovery counter for stopping the motor 272 can be arbitrarily set depending on, for example, the content of the presentation operation of the accessory 20, the performance of the motor 272, and the like.

そして、S572の処理後、ホスト制御回路210は、初期位置復旧動作処理を終了し、処理を役物制御処理(図104参照)のS498に移す。 After the process of S572, the host control circuit 210 ends the initial position restoration operation process and moves the process to S498 of the accessory control process (see FIG. 104).

[音声・LED制御回路及びLEDドライバ間のデータ通信処理]
次に、図111A及び図111Bを参照して、音声・LED制御回路220及びLEDドライバ280間で行われる通信処理について説明する。なお、図111Aは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、音声・LED制御回路220により実行される信号及びデータの送信処理の手順を示すフローチャートである。また、図111Bは、音声・LED制御回路220及びLEDドライバ280間の通信処理において、LEDドライバ280により実行される信号及びデータの受信処理の手順を示すフローチャートである。
[Data communication processing between audio/LED control circuit and LED driver]
Next, communication processing performed between the audio/LED control circuit 220 and the LED driver 280 will be described with reference to FIGS. 111A and 111B. Note that FIG. 111A is a flowchart showing the procedure of signal and data transmission processing executed by the audio/LED control circuit 220 in the communication processing between the audio/LED control circuit 220 and the LED driver 280. Further, FIG. 111B is a flowchart showing the procedure of signal and data reception processing performed by the LED driver 280 in the communication processing between the audio/LED control circuit 220 and the LED driver 280.

本実施形態では、ホスト制御回路210から音声・LED制御回路220にランプリクエストが入力されると、該ランプリクエストに基づいて、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をランプ群18に含まれる各LEDドライバ280に送信する。この際、音声・LED制御回路220及びLEDドライバ280間は、上述のように、SPIバスで接続されているので、両者間ではSPI方式で信号及びシリアル・データの通信が行われる。なお、本実施形態では、音声・LED制御回路220及びLEDドライバ280間の通信形態は、音声・LED制御回路220からLEDドライバ280に一方的に信号及びシリアル・データの送信する形態となる。 In this embodiment, when a lamp request is input from the host control circuit 210 to the audio/LED control circuit 220, the audio/LED control circuit 220 transmits lamp output data (LED data) to the lamp group based on the lamp request. 18 to each LED driver 280 included in the LED driver 18. At this time, since the audio/LED control circuit 220 and the LED driver 280 are connected by the SPI bus as described above, signals and serial data are communicated between them using the SPI method. Note that in this embodiment, the form of communication between the audio/LED control circuit 220 and the LED driver 280 is such that a signal and serial data are unilaterally transmitted from the audio/LED control circuit 220 to the LED driver 280.

以下に、ランプリクエストに基づいて、音声・LED制御回路220により実行される信号及びシリアル・データの送信処理、並びに、LEDドライバ280により実行されるデータ受信処理の具体的な手順を、それぞれ図111A及び図111Bのフローチャートを参照しながら説明する。なお、本実施形態において、音声・LED制御回路220から送信されるシリアル・データの構成は、上記図47で説明した構成とする。 Below, specific procedures of the signal and serial data transmission processing executed by the audio/LED control circuit 220 and the data reception processing executed by the LED driver 280 based on the lamp request are shown in FIG. 111A. This will be explained with reference to the flowchart shown in FIG. 111B. In this embodiment, the configuration of the serial data transmitted from the audio/LED control circuit 220 is the configuration described above with reference to FIG. 47.

(1)音声・LED制御回路のシリアル・データ送信処理
まず、音声・LED制御回路220は、図111Aに示すように、データ「1」を連続して16回以上、LEDドライバ280に送信する(S581)。すなわち、音声・LED制御回路220は、シリアル・データの先頭に配置された、データ「1」が16ビット以上連続して格納された領域のデータ(図47参照)をLEDドライバ280に送信する。
(1) Serial data transmission process of audio/LED control circuit First, as shown in FIG. S581). That is, the audio/LED control circuit 220 transmits to the LED driver 280 the data in the area where 16 or more consecutive bits of data "1" are stored (see FIG. 47), which is located at the beginning of the serial data.

次いで、音声・LED制御回路220は、デバイスアドレスをLEDドライバ280に送信する(S582)。次いで、音声・LED制御回路220は、レジスタアドレスをLEDドライバ280に送信する(S583)。 Next, the audio/LED control circuit 220 transmits the device address to the LED driver 280 (S582). Next, the audio/LED control circuit 220 transmits the register address to the LED driver 280 (S583).

次いで、音声・LED制御回路220は、ランプ出力データ(LEDデータ)をLEDドライバ280に送信する(S584)。そして、S584の処理後、音声・LED制御回路220は、シリアル・データの送信処理を終了する。 Next, the audio/LED control circuit 220 transmits lamp output data (LED data) to the LED driver 280 (S584). After the process of S584, the audio/LED control circuit 220 ends the serial data transmission process.

(2)LEDドライバの受信処理(受信データに基づく状態遷移処理)
まず、LEDドライバ280は、図111Bに示すように、スリープ状態をセットする(S591)。なお、「スリープ状態にする」とは、LEDドライバ280の動作状態を休眠(休止)状態にして動作待機の状態にすることである。また、セットされたスリープ状態は、LEDドライバ280が音声・LED制御回路220から最初のデータ「1」を受信(検出)した際に解除される。
(2) LED driver reception processing (state transition processing based on received data)
First, the LED driver 280 sets a sleep state as shown in FIG. 111B (S591). Note that "putting the LED driver 280 into a sleep state" means putting the operating state of the LED driver 280 into a dormant (pause) state and into a standby state. Further, the set sleep state is canceled when the LED driver 280 receives (detects) the first data “1” from the audio/LED control circuit 220.

次いで、LEDドライバ280は、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したか否かを判別する(S592)。 Next, the LED driver 280 determines whether data "1" has been received (detected) 16 times in a row from the audio/LED control circuit 220 (S592).

S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)していないと判別した場合(S592がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S592において、LEDドライバ280が、音声・LED制御回路220からデータ「1」を連続16回、受信(検出)したと判別した場合(S592がYES判定の場合)、LEDドライバ280は、スタート待機状態をセットする(S593)。 In S592, if the LED driver 280 determines that it has not received (detected) data "1" 16 times in a row from the audio/LED control circuit 220 (if NO in S592), the LED driver 280 performs processing. The process returns to S591, and the processes from S591 onwards are repeated. On the other hand, if it is determined in S592 that the LED driver 280 has received (detected) data "1" 16 times in a row from the audio/LED control circuit 220 (YES in S592), the LED driver 280 starts the A standby state is set (S593).

次いで、LEDドライバ280は、データ「0」を受信したか否かを判別する(S594)。この処理では、LEDドライバ280は、デバイスアドレスの先頭ビットに格納されたデータ「0」(図47参照)を受信したか否かを判別する。 Next, the LED driver 280 determines whether data "0" has been received (S594). In this process, the LED driver 280 determines whether data "0" (see FIG. 47) stored in the first bit of the device address has been received.

S594において、LEDドライバ280が、データ「0」を受信していないと判別した場合(S594がNO判定の場合)、LEDドライバ280は、処理をS593に戻し、S593以降の処理を繰り返す。なお、所定時間、LEDドライバ280でデータ「0」が受信されずにスタート待機状態が続いている場合には、LEDドライバ280は、タイムアウト処理として動作状態をスリープ状態に戻す処理を行ってもよい。 In S594, if the LED driver 280 determines that data "0" has not been received (NO determination in S594), the LED driver 280 returns the process to S593 and repeats the process from S593 onwards. Note that if the LED driver 280 continues to be in the start standby state for a predetermined period of time without receiving data "0", the LED driver 280 may perform processing to return the operating state to the sleep state as a timeout process. .

一方、S594において、LEDドライバ280が、データ「0」を受信したと判別した場合(S594がYES判定の場合)、LEDドライバ280は、デバイスアドレス待ち受け状態をセットする(S595)。 On the other hand, if the LED driver 280 determines in S594 that data "0" has been received (YES in S594), the LED driver 280 sets a device address standby state (S595).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたデバイスアドレスを受信し、デバイスアドレスが当該LEDドライバ280に設定されたそれと一致するか否かを判別する(S596)。S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致しないと判別した場合(S596がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。一方、S596において、LEDドライバ280が、受信したデバイスアドレスが当該LEDドライバ280に設定されたそれと一致すると判別した場合(S596がYES判定の場合)、LEDドライバ280は、レジスタアドレス待ち受け状態をセットする(S597)。 Next, the LED driver 280 receives the device address transmitted from the audio/LED control circuit 220, and determines whether the device address matches the one set in the LED driver 280 (S596). In S596, if the LED driver 280 determines that the received device address does not match the one set in the LED driver 280 (NO in S596), the LED driver 280 returns the process to S591 and performs the steps from S591 onward. Repeat the process. On the other hand, in S596, if the LED driver 280 determines that the received device address matches the one set in the LED driver 280 (YES in S596), the LED driver 280 sets a register address standby state. (S597).

次いで、LEDドライバ280は、音声・LED制御回路220から送信されたレジスタアドレスを受信し、該レジスタアドレスが存在するレジスタアドレスであるか否かを判別する(S598)。S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスでないと判別した場合(S598がNO判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。 Next, the LED driver 280 receives the register address transmitted from the audio/LED control circuit 220, and determines whether the register address is an existing register address (S598). If the LED driver 280 determines in S598 that the received register address is not an existing register address (NO in S598), the LED driver 280 returns the process to S591 and repeats the process from S591 onwards.

一方、S598において、LEDドライバ280が、受信したレジスタアドレスが存在するレジスタアドレスであると判別した場合(S598がYES判定の場合)、LEDドライバ280は、データ受信状態をセットする(S599)。これにより、音声・LED制御回路220から送信されたランプ出力データ(LEDデータ)の受信処理が開始される。次いで、LEDドライバ280は、ランプ出力データ(LEDデータ)の最終データを示すデータ「0FFH(1111111B)」(図47参照)を受信したか否かを判別する(S600)。 On the other hand, if the LED driver 280 determines in S598 that the received register address is an existing register address (YES in S598), the LED driver 280 sets the data reception state (S599). As a result, reception processing of the lamp output data (LED data) transmitted from the audio/LED control circuit 220 is started. Next, the LED driver 280 determines whether or not data "0FFH (1111111B)" (see FIG. 47) indicating the final data of the lamp output data (LED data) has been received (S600).

S600において、LEDドライバ280が、データ「0FFH」を受信していないと判別した場合(S600がNO判定の場合)、LEDドライバ280は、処理をS599に戻し、S599以降の処理を繰り返す。一方、S600において、LEDドライバ280が、データ「0FFH」を受信したと判別した場合(S600がYES判定の場合)、LEDドライバ280は、処理をS591に戻し、S591以降の処理を繰り返す。 If the LED driver 280 determines in S600 that the data "0FFH" has not been received (NO determination in S600), the LED driver 280 returns the process to S599 and repeats the process from S599 onwards. On the other hand, if the LED driver 280 determines in S600 that data "0FFH" has been received (YES in S600), the LED driver 280 returns the process to S591 and repeats the process from S591 onwards.

[ホスト制御回路及びモータドライバ間のデータ通信処理]
次に、図112A及び図112Bを参照して、ホスト制御回路210及びモータドライバ271間で行われる通信処理について説明する。なお、図112Aは、ホスト制御回路210及びモータドライバ271間の通信処理において、ホスト制御回路210により実行される信号及びシリアル・データの送受信処理の手順を示すフローチャートである。また、図112Bは、ホスト制御回路210及びモータドライバ271間の通信処理において、モータドライバ271により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Data communication processing between host control circuit and motor driver]
Next, communication processing performed between the host control circuit 210 and the motor driver 271 will be described with reference to FIGS. 112A and 112B. Note that FIG. 112A is a flowchart showing the procedure of the signal and serial data transmission/reception process executed by the host control circuit 210 in the communication process between the host control circuit 210 and the motor driver 271. Further, FIG. 112B is a flowchart showing the procedure of the signal and data transmission/reception process executed by the motor driver 271 in the communication process between the host control circuit 210 and the motor driver 271.

本実施形態では、上述のように、ホスト制御回路210において役物リクエストが生成されると、役物リクエストに基づいて、ホスト制御回路210は、モータドライバ271に励磁データに出力する。この際、ホスト制御回路210及びモータドライバ271間は、I2Cバスで接続されているので、両者間ではI2C方式で信号(データ)の送受信が行われる。なお、本実施形態では、ホスト制御回路210及びモータドライバ271間の通信方向は、双方向となる。 In this embodiment, as described above, when the accessory request is generated in the host control circuit 210, the host control circuit 210 outputs excitation data to the motor driver 271 based on the accessory request. At this time, since the host control circuit 210 and the motor driver 271 are connected by an I2C bus, signals (data) are transmitted and received between them using the I2C method. Note that in this embodiment, the communication direction between the host control circuit 210 and the motor driver 271 is bidirectional.

以下に、役物リクエストに基づいて、ホスト制御回路210により実行される信号及びデータの送受信処理、並びに、モータドライバ271により実行される信号及びデータの送受信処理の具体的な手順を、それぞれ図112A及び図112Bのフローチャートを参照しながら説明する。 Below, specific procedures of the signal and data transmission/reception processing executed by the host control circuit 210 and the signal and data transmission/reception processing executed by the motor driver 271 based on the accessory request are shown in FIG. 112A. This will be explained with reference to the flowchart shown in FIG. 112B.

(1)ホスト制御回路210のデータ送受信処理(シリアルデータ入出力処理)
まず、ホスト制御回路210は、図112Aに示すように、スタート・コンディションを発行し、I2Cバスを介してホスト制御回路210に接続された全てのモータドライバ271にコントロール・バイトを送信する(S601)。なお、この処理で送信されるコントロール・バイトには、データの送信先となる所定のモータドライバ271を特定するアドレス情報、並びに、モータドライバ271がホスト制御回路210からデータを受信するか又はモータドライバ271がホスト制御回路210にデータを送信するかを決定する後述の送受信ビットの値が含まれる。
(1) Data transmission/reception processing of the host control circuit 210 (serial data input/output processing)
First, as shown in FIG. 112A, the host control circuit 210 issues a start condition and transmits a control byte to all motor drivers 271 connected to the host control circuit 210 via the I2C bus (S601). . Note that the control byte transmitted in this process includes address information that specifies the predetermined motor driver 271 to which the data is to be transmitted, and whether the motor driver 271 receives data from the host control circuit 210 or the motor driver 271 to transmit data to the host control circuit 210, which will be described later.

次いで、ホスト制御回路210は、所定のモータドライバ271との間でシリアル・データの送受信を行う(S602)。S601でモータドライバ271に送信したコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210からデータを受信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、モータ272の励磁データ等をモータドライバ271に送信する。一方、S601でモータドライバ271に送信されたコントロール・バイトに含まれる送受信ビットの値が、モータドライバ271がホスト制御回路210にデータを送信する動作に対応する値である場合には、S602の処理において、ホスト制御回路210は、例えば、エラー情報等をモータドライバ271から受信する。 Next, the host control circuit 210 transmits and receives serial data to and from a predetermined motor driver 271 (S602). If the value of the transmission/reception bit included in the control byte sent to the motor driver 271 in S601 is a value corresponding to the operation in which the motor driver 271 receives data from the host control circuit 210, the host The control circuit 210 transmits, for example, excitation data for the motor 272 to the motor driver 271. On the other hand, if the value of the transmission/reception bit included in the control byte transmitted to the motor driver 271 in S601 is a value corresponding to the operation of the motor driver 271 transmitting data to the host control circuit 210, the processing in S602 is performed. In this case, the host control circuit 210 receives error information and the like from the motor driver 271, for example.

次いで、ホスト制御回路210は、データの送受信処理が完了すれば、ストップ・コンディションを発行する(S603)。そして、ホスト制御回路210は、役物リクエスト取得時のデータの送受信処理を終了する。 Next, when the data transmission/reception processing is completed, the host control circuit 210 issues a stop condition (S603). Then, the host control circuit 210 ends the data transmission/reception process when acquiring the accessory request.

(2)モータドライバのデータ送受信処理
まず、モータドライバ271は、図112Bに示すように、ホスト制御回路210で発行されたスタート・コンディションに含まれるコントロール・バイトの情報を参照し、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致するか否かを判別する(S611)。なお、ホスト制御回路210からモータドライバ271に送信されるシリアルデータの構成は、図47に示すシリアルデータの構成と同一ではないが、ホスト制御回路210からモータドライバ271に送信されるシリアルデータには、図47中のデバイスアドレスに対応する領域が設けられ、該領域に上述したコントロール・バイトの情報が格納されている。
(2) Motor driver data transmission/reception process First, as shown in FIG. 112B, the motor driver 271 refers to the control byte information included in the start condition issued by the host control circuit 210, and converts it into a control byte. It is determined whether the included address matches the address of the motor driver 271 (S611). Note that the configuration of the serial data sent from the host control circuit 210 to the motor driver 271 is not the same as the configuration of the serial data shown in FIG. , an area corresponding to the device address in FIG. 47 is provided, and the above-mentioned control byte information is stored in this area.

S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致しないと判別した場合(S611がNO判定の場合)、モータドライバは、後述のS614の処理を行う。 In S611, if the motor driver 271 determines that the address included in the control byte does not match the address of the motor driver 271 (NO in S611), the motor driver performs the process in S614 described below. .

一方、S611において、モータドライバ271が、コントロール・バイトに含まれるアドレスが、当該モータドライバ271のアドレスと一致すると判別した場合(S611がYES判定の場合)、モータドライバ271は、コントロール・バイトに含まれる送受信ビットの値に基づいて、ホスト制御回路210に所定のデータ(エラー情報等)を送信する、又は、特定のデータ(励磁データ等)を受信する(S612)。 On the other hand, if the motor driver 271 determines in S611 that the address included in the control byte matches the address of the motor driver 271 (YES in S611), the motor driver 271 determines that the address included in the control byte matches the address of the motor driver 271 (YES in S611). Based on the value of the transmitted/received bit, predetermined data (error information, etc.) is transmitted to the host control circuit 210, or specific data (excitation data, etc.) is received (S612).

次いで、モータドライバ271は、ホスト制御回路210から発行されたストップ・コンディションを受信したか否かを判別する(S613)。S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信したと判別した場合(S613がYES判定の場合)、モータドライバ271は、後述のS614の処理を行う。一方、S613において、モータドライバ271が、ホスト制御回路210から発行されたストップ・コンディションを受信していないと判別した場合(S613がNO判定の場合)、モータドライバ271は、処理をS612に戻し、S612以降の処理を繰り返す。 Next, the motor driver 271 determines whether a stop condition issued from the host control circuit 210 has been received (S613). In S613, if the motor driver 271 determines that the stop condition issued from the host control circuit 210 has been received (YES in S613), the motor driver 271 performs the process of S614, which will be described later. On the other hand, if the motor driver 271 determines in S613 that the stop condition issued from the host control circuit 210 has not been received (NO determination in S613), the motor driver 271 returns the process to S612, The processing from S612 onwards is repeated.

そして、S611がNO判定の場合又はS613がYES判定の場合、モータドライバ271は、状態を待機状態に移行させる(S614)。なお、S611がNO判定の場合、すなわち、当該モータドライバ271がホスト制御回路210とデータの送受信を行うモータドライバ271でない場合には、S614の処理の時点で待機状態であるので、この場合には、モータドライバ271は、待機状態を維持する処理を行う。 Then, if the determination in S611 is NO or if the determination in S613 is YES, the motor driver 271 shifts the state to a standby state (S614). Note that if S611 is NO, that is, if the motor driver 271 is not the motor driver 271 that transmits and receives data to and from the host control circuit 210, the motor driver 271 is in a standby state at the time of the process of S614, so in this case, , the motor driver 271 performs processing to maintain the standby state.

<各種変形例>
本発明に係るパチンコ遊技機の構成及び演出動作の制御手法は、上記実施形態の例に限定されず、各種変形例が考えられる。以下では、その各種変形例について説明する。
<Various variations>
The configuration of the pachinko game machine and the method of controlling performance operations according to the present invention are not limited to the example of the embodiment described above, and various modifications can be considered. Below, various modifications thereof will be explained.

[変形例1]
上記実施形態の音声制御処理(図102A及び図102B参照)では、音声・LED制御回路220が、アクセスナンバーをサウンド再生の実行系統にセットする際、4つの実行系統の空き状況を判別して、空いている実行系統にアクセスナンバーをセットする例を説明したが、本発明はこれに限定されない。例えば、アクセスナンバー毎にセットする実行系統が予め決定されていてもよい。変形例1では、そのような場合における音声制御処理の処理例を説明する。
[Modification 1]
In the audio control process of the above embodiment (see FIGS. 102A and 102B), when the audio/LED control circuit 220 sets the access number to the sound playback execution system, it determines the availability of the four execution systems, Although an example of setting an access number to a vacant execution system has been described, the present invention is not limited to this. For example, the execution system to be set for each access number may be determined in advance. In modification 1, an example of audio control processing in such a case will be described.

なお、変形例1では、音声制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、音声制御処理についてのみ説明する。 In addition, in modification 1, processes other than the voice control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can also be made similar to that in the above embodiment. Therefore, only the audio control process will be described here.

図113A及び図113Bを参照して、副制御メイン処理(図81参照)中のS209で行う変形例1の音声制御処理について説明する。なお、図113Aは、ホスト制御回路210により実行されるこの例の音声制御処理の手順を示すフローチャートである。また、図113Bは、この例の音声制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。 With reference to FIGS. 113A and 113B, the audio control process of Modification 1 performed in S209 during the sub-control main process (see FIG. 81) will be described. Note that FIG. 113A is a flowchart showing the procedure of the audio control process in this example executed by the host control circuit 210. Further, FIG. 113B is a flowchart showing the procedure of processing executed by the audio/LED control circuit 220 in the audio control processing of this example.

(1)ホスト制御回路により実行される音声制御処理
ホスト制御回路210は、図113Aに示すように、図94のアニメーションリクエスト構築処理においてリクエストバッファに格納されたサウンドリクエストを音声・LED制御回路220に出力する(S701)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、サウンドリクエストを出力する。
(1) Audio control processing executed by host control circuit As shown in FIG. 113A, the host control circuit 210 sends the sound request stored in the request buffer to the audio/LED control circuit 220 in the animation request construction processing of FIG. Output (S701). In this example as well, the host control circuit 210 outputs a sound request after two frames have elapsed since the production control request was generated in order to synchronize the production operation using the LED data with the production operation using the display device 13. .

そして、S701の処理後、ホスト制御回路210は、音声制御処理を終了し、処理を副制御メイン処理(図81参照)のS210に移す。 After the process of S701, the host control circuit 210 ends the audio control process and moves the process to S210 of the sub-control main process (see FIG. 81).

(2)音声制御処理時に実行される音声・LED制御回路の処理
まず、図113Bに示すように、ホスト制御回路210から出力されたサウンドリクエストが音声・LED制御回路220に入力される(S711)。次いで、音声・LED制御回路220は、サウンドリクエストに基づいて、アクセスナンバーを特定する(S712)。次いで、音声・LED制御回路220は、特定したアクセスナンバーに基づいて、該アクセスナンバーをセットするサウンド再生の実行系統を決定する(S713)。
(2) Processing of the audio/LED control circuit executed during audio control processing First, as shown in FIG. 113B, a sound request output from the host control circuit 210 is input to the audio/LED control circuit 220 (S711) . Next, the audio/LED control circuit 220 identifies the access number based on the sound request (S712). Next, the audio/LED control circuit 220 determines, based on the specified access number, the sound reproduction execution system in which the access number is set (S713).

次いで、音声・LED制御回路220は、決定された実行系統において処理が実行中であるか否かを判別する(S714)。 Next, the audio/LED control circuit 220 determines whether a process is being executed in the determined execution system (S714).

S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中でないと判別した場合(S714がNO判定の場合)、音声・LED制御回路220は、決定された実行系統にアクセスナンバーをセットする(S715)。一方、S714において、音声・LED制御回路220が、決定された実行系統において処理が実行中であると判別した場合(S714がYES判定の場合)、音声・LED制御回路220は、決定された実行系統において現在実行されているアクセスナンバーの処理終了後に、S712で特定されたアクセスナンバーの処理が実行されるように、該実行系統にS712で特定されたアクセスナンバーをセットする(S716)。この場合、S713で決定された実行系統において、現在実行されているアクセスナンバーの処理が終了するまで、音声・LED制御回路220の動作状態は待機状態となる。 In S714, if the audio/LED control circuit 220 determines that the process is not being executed in the determined execution system (if NO in S714), the audio/LED control circuit 220 accesses the determined execution system. A number is set (S715). On the other hand, in S714, if the audio/LED control circuit 220 determines that the process is being executed in the determined execution system (YES in S714), the audio/LED control circuit 220 The access number specified in S712 is set in the execution system so that the process for the access number specified in S712 is executed after the process of the access number currently being executed in the system is completed (S716). In this case, the operating state of the audio/LED control circuit 220 is in a standby state until the access number processing currently being executed in the execution system determined in S713 is completed.

S715又はS716の処理後、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統において、CGROM基板204からアクセスナンバーに対応付けられたアクセスデータを読み出す(S717)。 After processing in S715 or S716, the audio/LED control circuit 220 reads access data associated with the access number from the CGROM board 204 in the execution system in which the access number has been set (S717).

次いで、音声・LED制御回路220は、アクセスデータに基づいて、アクセスデータ内に規定されている複数の設定データのそれぞれを、順次、対応するアドレスに設定してコード(処理)の実行処理を開始する(S718)。この処理により、スピーカ11による音声再生の演出動作が開始される。なお、この際、この例においても、音声の再生制御は、シンプルアクセス制御により実行される。 Next, based on the access data, the audio/LED control circuit 220 sequentially sets each of the plurality of setting data specified in the access data to the corresponding address and starts executing the code (processing). (S718). Through this process, the speaker 11 starts an audio playback performance operation. Note that at this time, also in this example, audio playback control is executed by simple access control.

S718の処理後、音声・LED制御回路220は、参照中のコードに対して複数のアクセスがあるか否かを判別する(S719)。具体的には、音声・LED制御回路220は、アクセスナンバーがセットされた実行系統で実行する参照中のコード(設定データ)に対して、他の実行系統からのアクセスがあるか否かを判別する。 After the processing in S718, the audio/LED control circuit 220 determines whether there are multiple accesses to the code being referenced (S719). Specifically, the audio/LED control circuit 220 determines whether or not there is access from another execution system to the referenced code (setting data) to be executed in the execution system to which the access number has been set. do.

S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがないと判別した場合(S719がNO判定の場合)、音声・LED制御回路220は、後述のS721の処理を行う。一方、S719において、音声・LED制御回路220が、参照中のコードに対して複数のアクセスがあると判別した場合(S719がYES判定の場合)、音声・LED制御回路220は、該参照中のコードを最遅のサウンドリクエストに基づいて実行する(S720)。 In S719, if the audio/LED control circuit 220 determines that there is no multiple access to the code being referenced (NO in S719), the audio/LED control circuit 220 performs the processing in S721, which will be described later. conduct. On the other hand, in S719, if the audio/LED control circuit 220 determines that there are multiple accesses to the code being referenced (YES in S719), the audio/LED control circuit 220 controls the code being referenced. The code is executed based on the latest sound request (S720).

S720の処理後又はS719がNO判定の場合、音声・LED制御回路220は、シンプルアクセス終了コードをセットする(S721)。そして、S721の処理後、音声・LED制御回路220は、音声制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、音声制御処理前の制御状態、音声制御処理後に実行する処理の制御状態など)時の処理に戻す。 After the process of S720 or if the determination is NO in S719, the audio/LED control circuit 220 sets a simple access end code (S721). After the processing in S721, the audio/LED control circuit 220 ends the above-described series of processing during the audio control processing, and continues the processing to a predetermined control state of the audio/LED control circuit 220 (for example, standby state, audio control (control state before processing, control state of processing executed after voice control processing, etc.).

[変形例2]
上記実施形態のランプ制御処理(図103A及び図103B参照)では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されない場合の処理例を説明したが、本発明はこれに限定されない。変形例2では、LEDデータ(LEDアニメーション)の再生方式に「NEXT」及び/又は「ODONLY」が指定されている場合も考慮したランプ制御処理について説明する。また、変形例2では、再生チャンネルのみを使用する処理例を説明する。
[Modification 2]
In the lamp control processing of the above embodiment (see FIGS. 103A and 103B), an example of processing has been described in which "NEXT" and/or "ODONLY" is not specified as the reproduction method of LED data (LED animation), but the present invention is not limited to this. In a second modification, a lamp control process will be described that also takes into consideration the case where "NEXT" and/or "ODONLY" is specified as the reproduction method of LED data (LED animation). Further, in modification example 2, a processing example using only the reproduction channel will be described.

なお、変形例2では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にするできる。それゆえ、ここでは、ランプ制御処理についてのみ説明する。 In addition, in modification 2, processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example can also be made similar to that in the above embodiment. Therefore, only the lamp control process will be described here.

図114A及び図114Bを参照して、副制御メイン処理(図81参照)中のS210で行う変形例2のランプ制御処理について説明する。なお、図114Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図114Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。 With reference to FIGS. 114A and 114B, the lamp control process of Modification 2 performed at S210 in the sub-control main process (see FIG. 81) will be described. Note that FIG. 114A is a flowchart showing the procedure of lamp control processing in this example executed by the host control circuit 210. Further, FIG. 114B is a flowchart showing the procedure of processing executed by the audio/LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図114Aに示すように、図94のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S731)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを出力する。
(1) Lamp control processing executed by the host control circuit As shown in FIG. 114A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 94 to the audio/LED control circuit 220. (S731). In this example as well, the host control circuit 210 outputs a lamp request after two frames have elapsed since the production control request was generated in order to synchronize the production operation using the LED data with the production operation using the display device 13. .

そして、S731の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図81参照)のS211に移す。 After the process of S731, the host control circuit 210 ends the lamp control process of this example and moves the process to S211 of the sub-control main process (see FIG. 81).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図114Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S741)。
(2) Processing of the audio/LED control circuit executed during lamp control processing First, as shown in FIG. 114B, a lamp request sent from the host control circuit 210 is input to the audio/LED control circuit 220 (S741). .

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)を指定する(S742)。具体的には、音声・LED制御回路220は、ランプリクエストに基づいて、CGROM206から読み出すLEDアニメーション(各種LEDデータ)及びデータテーブル情報を指定し、該データテーブル情報を参照して、LEDアニメーションを実行する再生チャンネル(シーケンサ、レイヤ)などのデータを取得する。 Next, the audio/LED control circuit 220 specifies a playback channel (sequencer, layer) on which to execute the LED animation based on the lamp request (S742). Specifically, the audio/LED control circuit 220 specifies the LED animation (various LED data) and data table information to be read from the CGROM 206 based on the lamp request, and executes the LED animation by referring to the data table information. Obtain data such as the playback channel (sequencer, layer), etc.

次いで、音声・LED制御回路220は、処理対象(参照中)の再生チャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S743)。なお、ここでは図示しないが、S743~後述のS745の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether "NEXT" is specified as the playback method of the LED animation based on the data table information specified in the playback channel to be processed (referenced), that is, whether or not the input It is determined whether the received lamp request is a request to immediately execute a lamp lighting operation (S743). Although not shown here, the processes from S743 to S745, which will be described later, are repeatedly executed as many times as the number of channels.

S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S743がYES判定の場合)、音声・LED制御回路220は、現在、再生チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S744)。 In S743, if the audio/LED control circuit 220 determines that "NEXT" is not specified as the playback method of the LED animation of the playback channel being referenced (if S743 is YES), the audio/LED control circuit 220 updates the various information (data table information and LED data) currently stored in the registration buffer of the playback channel with the corresponding various information acquired when receiving the current lamp request (S744).

一方、S743において、音声・LED制御回路220が、参照中の再生チャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S743がNO判定の場合)、音声・LED制御回路220は、現在、登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S745)。 On the other hand, in S743, if the audio/LED control circuit 220 determines that "NEXT" is specified as the playback method of the LED animation of the playback channel being referenced (if S743 is NO), the audio/LED control circuit 220 The circuit 220 adds and stores (additionally updates) the various pieces of information obtained when receiving the current lamp request after the various pieces of information (data table information and LED data) currently stored in the registration buffer (S745). ).

S744の処理後又はS745の処理後、音声・LED制御回路220は、各再生チャンネルの登録バッファの参照処理を行う(S746)。次いで、音声・LED制御回路220は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて、LEDデータをLEDドライバ280に送信する際に使用するSPIチャンネル(物理系統)を指定する(S747)。 After the processing in S744 or after the processing in S745, the audio/LED control circuit 220 performs reference processing for the registration buffer of each reproduction channel (S746). Next, the audio/LED control circuit 220 determines the SPI channel (physical system) to be used when transmitting the LED data to the LED driver 280 based on the control part information included in the data table information stored in the registration buffer. Specify (S747).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(制御部位内)のポートであるか否かを判別する(S748)。なお、S748の判別処理は、登録バッファに格納されたデータテーブル情報に含まれる制御部位の情報に基づいて実行され、S748以降の処理はポート数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether the port to be processed (currently being referenced) is the port to be controlled (within the control part) within the predetermined channel (S748). Note that the determination process in S748 is executed based on the information on the control part included in the data table information stored in the registration buffer, and the processes after S748 are repeatedly executed for the number of ports.

S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S748がNO判定の場合)、音声・LED制御回路220は、後述のS752の処理を行う。一方、S748において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S748がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S749)。 In S748, if the audio/LED control circuit 220 determines that the port being referenced is not the port to be controlled (NO in S748), the audio/LED control circuit 220 performs processing in S752, which will be described later. On the other hand, in S748, if the audio/LED control circuit 220 determines that the port being referenced is the port to be controlled (YES in S748), the audio/LED control circuit 220 determines that the port being referenced is the port to be controlled (YES in S748). , it is determined whether "ODONLY" is specified as the reproduction method in the reproduction channel (control part) to be processed (S749).

S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S749がYES判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S750)。 In S749, if the audio/LED control circuit 220 determines that "ODONLY" is specified as the playback method in the processing target (referenced) playback channel (if YES in S749), the audio/LED control circuit 220 performs audio/LED control. The circuit 220 performs overwriting processing of the port information (LED data) based on the execution priority set for the channel and the presence or absence of output data (S750).

S750の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポート(制御対象のポート)に出力されるLEDデータ(消灯データ以外のLEDデータ)がある場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高く、且つ、参照中のポートに出力されるLEDデータが無い場合(出力データが消灯データである場合)には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。なお、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、参照中のポートに出力されるLEDデータの有無に関係なく、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。 In the process of S750, for example, the audio/LED control circuit 220 determines that the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, and the port being referenced (control If there is LED data (LED data other than light-off data) to be output to the target port, the LED data is overwritten on the LED data currently set in the port. On the other hand, if the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, and there is no LED data output to the port being referenced (the output data is light-off data), ), the LED data is not overwritten and the LED data currently set in the port is maintained. Note that if the channel to be processed has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data will be processed regardless of whether there is LED data output to the port being referenced. The overwriting process is not performed, and the LED data currently set in the port is maintained.

一方、S749において、音声・LED制御回路220が、処理対象(参照中)の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S749がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S751)。 On the other hand, in S749, if the audio/LED control circuit 220 determines that "ODONLY" is not specified as the playback method in the playback channel to be processed (referenced) (if NO in S749), the audio/LED control circuit 220 The LED control circuit 220 performs overwriting processing of the port information (LED data) based on the execution priority set for the channel (S751).

S751の処理では、例えば、音声・LED制御回路220は、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が高い場合には、該LEDデータを、現在、ポートにセットされているLEDデータ上に上書きする。なお、この際、出力データが透明定義のLEDデータ(消灯データ)である場合にも、LEDデータの上書き処理が行われる。一方、処理対象のチャンネルが、現在、ポートにセットされているLEDデータに対応するチャンネルより実行優先順位が低い場合には、LEDデータの上書き処理は行われず、現在、ポートにセットされているLEDデータが維持される。 In the process of S751, for example, if the channel to be processed has a higher execution priority than the channel corresponding to the LED data currently set in the port, the audio/LED control circuit 220 executes the LED data as follows: Overwrites the LED data currently set in the port. Note that, at this time, even if the output data is LED data with a transparent definition (lights-off data), the LED data overwriting process is performed. On the other hand, if the processing target channel has a lower execution priority than the channel corresponding to the LED data currently set in the port, the LED data is not overwritten and the LED data currently set in the port is Data is maintained.

S750或いはS751の処理後、又は、S748がNO判定の場合、音声・LED制御回路220は、上述したS748~S751の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S752)。 After the processing in S750 or S751, or if the determination in S748 is NO, the audio/LED control circuit 220 performs the processing in S748 to S751 described above for all playback channels (8 channels) of the port being referenced. It is determined whether or not it has been executed (S752).

S752において、音声・LED制御回路220が、S748~S751の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S752がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象の再生チャンネルを変更してS748以降の処理を繰り返す。 In S752, if the audio/LED control circuit 220 determines that the processing in S748 to S751 has not been executed for all playback channels (NO determination in S752), the audio/LED control circuit 220 performs the processing. The process returns to S748, the playback channel to be processed is changed, and the processes from S748 onwards are repeated.

一方、S752において、音声・LED制御回路220が、S748~S751の処理が全ての再生チャンネルに対して実行されたと判別した場合(S752がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S753)。 On the other hand, if the audio/LED control circuit 220 determines in S752 that the processes of S748 to S751 have been executed for all playback channels (YES in S752), the audio/LED control circuit 220 The audio/LED control circuit 220 determines whether or not the lamp request includes port direct specification data for the port in the referenced port, and if the lamp request includes port direct specification data, the audio/LED control circuit 220 overwrites the LED data with port direct designation data (S753).

次いで、音声・LED制御回路220は、上述したS748~S753の処理が全てのポートに対して実行されたか否かを判別する(S754)。なお、ここでいう、「全てのポート」とは、図86に示すLED登録処理で設定された全てのポートを意味するが、本発明はこれに限定されない。「全てのポート」が、図86に示すLED登録処理で設定されたポートに関係なく、任意に物理的に設定可能な全てのポートであってもよいし、図86に示すLED登録処理で設定されたポートの中から選択された一部のポートであってもよい。 Next, the audio/LED control circuit 220 determines whether the processes of S748 to S753 described above have been executed for all ports (S754). Note that "all ports" as used herein means all ports set in the LED registration process shown in FIG. 86, but the present invention is not limited thereto. "All ports" may be any physically configurable ports regardless of the ports set in the LED registration process shown in FIG. 86, or may be set in the LED registration process shown in FIG. It may be a part of the ports selected from the selected ports.

S754において、音声・LED制御回路220が、S748~S753の処理が全てのポートに対して実行されていないと判別した場合(S754がNO判定の場合)、音声・LED制御回路220は、処理をS748に戻し、処理対象のポートを変更してS748以降の処理を繰り返す。一方、S754において、音声・LED制御回路220が、S748~S753の処理が全てのポートに対して実行されたと判別した場合(S754がYES判定の場合)、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。 In S754, if the audio/LED control circuit 220 determines that the processing in S748 to S753 has not been executed for all ports (if NO in S754), the audio/LED control circuit 220 executes the processing. The process returns to S748, the port to be processed is changed, and the processes from S748 onwards are repeated. On the other hand, if the audio/LED control circuit 220 determines in S754 that the processes of S748 to S753 have been executed for all ports (YES in S754), the audio/LED control circuit 220 controls the lamp control The above-mentioned series of processes during processing is completed, and the process is changed to a predetermined control state of the audio/LED control circuit 220 (for example, a standby state, a control state before lamp control processing, a control state of processing to be executed after lamp control processing, etc.) ) Return to the processing at the time.

[変形例3]
変形例3では、上記変形例2のランプ制御処理において、再生チャンネルだけでなく、拡張チャンネルも使用した場合の処理例を説明する。なお、変形例3では、ランプ制御処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にする。それゆえ、ここでは、ランプ制御処理についてのみ説明する。
[Modification 3]
In modification 3, a processing example will be described in which not only the reproduction channel but also the extension channel is used in the lamp control processing of modification 2. In addition, in modification 3, processes other than the lamp control process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example is also the same as that in the above embodiment. Therefore, only the lamp control process will be described here.

図115A及び図115Bを参照して、副制御メイン処理(図81参照)中のS210で行う変形例3のランプ制御処理について説明する。なお、図115Aは、ホスト制御回路210により実行されるこの例のランプ制御処理の手順を示すフローチャートである。また、図115Bは、この例のランプ制御処理において音声・LED制御回路220により実行される処理の手順を示すフローチャートである。 With reference to FIGS. 115A and 115B, the lamp control process of Modification 3 performed in S210 during the sub-control main process (see FIG. 81) will be described. Note that FIG. 115A is a flowchart showing the procedure of lamp control processing in this example executed by the host control circuit 210. Further, FIG. 115B is a flowchart showing the procedure of processing executed by the audio/LED control circuit 220 in the lamp control processing of this example.

(1)ホスト制御回路により実行されるランプ制御処理
ホスト制御回路210は、図115Aに示すように、図94のアニメーションリクエスト処理においてリクエストバッファに格納されたランプリクエストを音声・LED制御回路220に出力する(S761)。なお、この例においても、ホスト制御回路210は、LEDデータを用いた演出動作を表示装置13による演出動作と同期させるために、演出制御のリクエスト生成から2フレーム経過した後、ランプリクエストを送信する。
(1) Lamp control processing executed by the host control circuit As shown in FIG. 115A, the host control circuit 210 outputs the lamp request stored in the request buffer in the animation request processing of FIG. 94 to the audio/LED control circuit 220. (S761). In this example as well, the host control circuit 210 transmits a lamp request after two frames have elapsed since the production control request was generated in order to synchronize the production operation using the LED data with the production operation using the display device 13. .

そして、S761の処理後、ホスト制御回路210は、この例のランプ制御処理を終了し、処理を副制御メイン処理(図81参照)のS211に移す。 After the process of S761, the host control circuit 210 ends the lamp control process of this example and moves the process to S211 of the sub-control main process (see FIG. 81).

(2)ランプ制御処理時に実行される音声・LED制御回路の処理
まず、図115Bに示すように、ホスト制御回路210から送信されたランプリクエストが音声・LED制御回路220に入力される(S771)。
(2) Processing of the audio/LED control circuit executed during lamp control processing First, as shown in FIG. 115B, a lamp request sent from the host control circuit 210 is input to the audio/LED control circuit 220 (S771). .

次いで、音声・LED制御回路220は、ランプリクエストに基づいて、LEDアニメーションを実行するチャンネル(シーケンサ、レイヤ)を指定する(S772)。なお、拡張チャンネルを使用する場合には、この処理において、音声・LED制御回路220は、該拡張チャンネル及びそれと同じチャンネルの再生チャンネルで使用するシーケンサーやレイヤを指定する。一方、拡張チャンネルを使用しない場合には、この処理において、音声・LED制御回路220は、再生チャンネルで使用するシーケンサーやレイヤを指定する。 Next, the audio/LED control circuit 220 specifies a channel (sequencer, layer) on which to execute the LED animation based on the lamp request (S772). Note that when an extension channel is used, in this process, the audio/LED control circuit 220 specifies the sequencer and layer to be used in the extension channel and the reproduction channel of the same channel. On the other hand, when the extended channel is not used, in this process, the audio/LED control circuit 220 specifies the sequencer and layer to be used in the playback channel.

次いで、音声・LED制御回路220は、処理対象(参照中)のチャンネルで指定されたデータテーブル情報に基づき、LEDアニメーションの再生方式に「NEXT」が指定されていないか否か、すなわち、入力されたランプリクエストがランプ点灯動作を即時実行するリクエストであるか否かを判別する(S773)。なお、ここでは図示しないが、S733~後述のS775の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether "NEXT" is specified as the playback method of the LED animation based on the data table information specified in the channel to be processed (referenced), that is, whether or not the input It is determined whether the received lamp request is a request to immediately execute a lamp lighting operation (S773). Although not shown here, the processes from S733 to S775, which will be described later, are repeatedly executed for the number of channels.

S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていないと判別した場合(S773がYES判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)を、今回のランプリクエスト受信時に取得した対応する各種情報で上書き更新する(S774)。 In S773, if the audio/LED control circuit 220 determines that "NEXT" is not specified as the playback method of the LED animation of the channel being referenced (if S773 is YES), the audio/LED control circuit 220 , the various information (data table information and LED data) currently stored in the channel registration buffer is overwritten and updated with the corresponding various information acquired when receiving the current lamp request (S774).

一方、S773において、音声・LED制御回路220が、参照中のチャンネルのLEDアニメーションの再生方式に「NEXT」が指定されていると判別した場合(S773がNO判定の場合)、音声・LED制御回路220は、現在、チャンネルの登録バッファに格納されている各種情報(データテーブル情報及びLEDデータ)の後に、今回のランプリクエスト受信時に取得した対応する各種情報を追加して格納(追加更新)する(S775)。 On the other hand, in S773, if the audio/LED control circuit 220 determines that "NEXT" is specified as the playback method of the LED animation of the channel being referenced (if S773 is NO), the audio/LED control circuit 220 220 adds and stores (additionally updates) the various pieces of information (data table information and LED data) that are currently stored in the channel registration buffer, and the corresponding pieces of information that were acquired when receiving the current lamp request. S775).

なお、拡張チャンネルを使用する場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネル及び拡張チャンネルの各登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。一方、拡張チャンネルを使用しない場合には、S774又はS775の処理において、音声・LED制御回路220は、参照中のチャンネルの再生チャンネルの登録バッファに対して各種情報(データテーブル情報及びLEDデータ)の上書き更新処理又は追加更新処理を行う。 Note that when using an extension channel, in the process of S774 or S775, the audio/LED control circuit 220 sends various information (data table information and (LED data) is overwritten or additionally updated. On the other hand, if the extended channel is not used, in the process of S774 or S775, the audio/LED control circuit 220 sends various information (data table information and LED data) to the registration buffer of the playback channel of the channel being referenced. Perform overwrite update processing or additional update processing.

S774の処理後又はS775の処理後、音声・LED制御回路220は、各ポートのデータ設定処理を行う(S776)。この処理により、制御対象の各ポートに合成されたLEDデータ(出力データ)が設定される。なお、各ポートのデータ設定処理の詳細については、後述の図116を参照しながら後で説明する。そして、S776の処理後、音声・LED制御回路220は、ランプ制御処理時の上述した一連の処理を終了し、処理を音声・LED制御回路220の所定のコントロール状態(例えば、待機状態、ランプ制御処理前の制御状態、ランプ制御処理後に実行する処理の制御状態など)時の処理に戻す。 After the processing in S774 or after the processing in S775, the audio/LED control circuit 220 performs data setting processing for each port (S776). Through this process, combined LED data (output data) is set for each port to be controlled. Note that details of the data setting process for each port will be described later with reference to FIG. 116, which will be described later. After the process of S776, the audio/LED control circuit 220 ends the above-described series of processes during the lamp control process, and continues the process to a predetermined control state of the audio/LED control circuit 220 (for example, standby state, lamp control (control state before processing, control state of processing executed after lamp control processing, etc.).

(3)各ポートのデータ設定処理
次に、図116を参照して、この例のランプ制御処理時に実行される音声・LED制御回路の処理(図115B参照)中のS776で行う各ポートのデータ設定処理について説明する。なお、図116は、この例のランプ制御処理内において音声・LED制御回路220により実行される各ポートのデータ設定処理の手順を示すフローチャートである。
(3) Data setting process for each port Next, referring to FIG. 116, the data for each port performed in S776 during the audio/LED control circuit processing (see FIG. 115B) executed during the lamp control processing in this example. The setting process will be explained. Note that FIG. 116 is a flowchart showing the procedure of data setting processing for each port executed by the audio/LED control circuit 220 in the lamp control processing of this example.

まず、音声・LED制御回路220は、各チャンネルの登録バッファの参照処理を行う(S781)。 First, the audio/LED control circuit 220 performs reference processing for the registration buffer of each channel (S781).

次いで、音声・LED制御回路220は、処理対象(参照中)の所定のチャンネルの登録バッファに格納されたデータテーブル情報に基づいて、該所定のチャンネルで2つのシーケンサーを使用する(再生チャンネル及び拡張チャンネルを使用する)か否かを判別する(S782)。なお、ここでは図示しないが、S782~後述のS784の一連の処理はチャンネル数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 uses two sequencers on the predetermined channel to be processed (referenced) based on the data table information stored in the registration buffer of the predetermined channel (playback channel and expansion channel). (S782). Although not shown here, a series of processes from S782 to S784, which will be described later, are repeatedly executed for the number of channels.

S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用すると判別した場合(S782がYES判定の場合)、音声・LED制御回路220は、再生チャンネル及び拡張チャンネルの各登録バッファに格納されたデータテーブル情報に基づいて、各シーケンサーが制御する各制御部位で使用するSPIチャンネル(物理系統)を指定する(S783)。一方、S782において、音声・LED制御回路220が、所定のチャンネルで2つのシーケンサーを使用しないと判別した場合(S782がNO判定の場合)、音声・LED制御回路220は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて、再生チャンネル用のシーケンサーが制御する制御部位で使用するSPIチャンネル(物理系統)を指定する(S784)。 In S782, if the audio/LED control circuit 220 determines that two sequencers are used for the predetermined channel (YES in S782), the audio/LED control circuit 220 controls each registration buffer of the playback channel and the expansion channel. Based on the data table information stored in , the SPI channel (physical system) to be used in each control part controlled by each sequencer is specified (S783). On the other hand, in S782, if the audio/LED control circuit 220 determines that two sequencers are not used for the predetermined channel (if the determination is NO in S782), the audio/LED control circuit 220 registers the playback channel in the registration buffer. Based on the stored data table information, the SPI channel (physical system) to be used in the control section controlled by the sequencer for the playback channel is specified (S784).

次いで、音声・LED制御回路220は、所定のチャンネル内において、処理対象(参照中)のポートが制御対象(再生チャンネル内)のポートであるか否かを判別する(S785)。なお、S785の判別処理は、再生チャンネルの登録バッファに格納されたデータテーブル情報に基づいて実行され、S785~後述のS791の一連の処理はポート数分だけ繰り返し実行される。 Next, the audio/LED control circuit 220 determines whether or not the port to be processed (referenced) is the port to be controlled (in the reproduction channel) within the predetermined channel (S785). Note that the determination process in S785 is executed based on the data table information stored in the registration buffer of the playback channel, and the series of processes from S785 to S791, which will be described later, are repeatedly executed for the number of ports.

S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートでないと判別した場合(S785がNO判定の場合)、音声・LED制御回路220は、後述のS789の処理を行う。一方、S785において、音声・LED制御回路220が、参照中のポートが制御対象のポートであると判別した場合(S785がYES判定の場合)、音声・LED制御回路220は、データテーブル情報に基づき、処理対象(参照中)の再生チャンネル(制御部位)において、再生方式に「ODONLY」が指定されているか否かを判別する(S786)。 In S785, if the audio/LED control circuit 220 determines that the port being referenced is not the port to be controlled (NO determination in S785), the audio/LED control circuit 220 performs processing in S789, which will be described later. On the other hand, if the audio/LED control circuit 220 determines in S785 that the port being referenced is the port to be controlled (YES in S785), the audio/LED control circuit 220 determines that the port being referenced is the port to be controlled (YES in S785). , it is determined whether "ODONLY" is specified as the reproduction method in the reproduction channel (control part) to be processed (referenced) (S786).

S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていると判別した場合(S786がYES判定の場合)、音声・LED制御回路220は、チャンネルの実行優先順位及び出力データの有無に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S787)。なお、この処理では、上記変形例2のランプ制御処理(図114A及び図114B)中のS750と同様の処理が行われる。 In S786, if the audio/LED control circuit 220 determines that "ODONLY" is specified as the playback method in the playback channel being referenced (if YES in S786), the audio/LED control circuit 220: Port information (LED data) is overwritten based on the channel execution priority and the presence or absence of output data (S787). Note that in this process, the same process as S750 in the lamp control process (FIGS. 114A and 114B) of the second modification is performed.

一方、S786において、音声・LED制御回路220が、参照中の再生チャンネルにおいて、再生方式に「ODONLY」が指定されていないと判別した場合(S786がNO判定の場合)、音声・LED制御回路220は、チャンネルに設定された実行優先順位に基づいて、ポート情報(LEDデータ)の上書き処理を行う(S788)。なお、この処理では、上記変形例2のランプ制御処理(図114A及び図114B)中のS751と同様の処理が行われる。 On the other hand, in S786, if the audio/LED control circuit 220 determines that "ODONLY" is not specified as the playback method for the playback channel being referenced (if NO in S786), the audio/LED control circuit 220 performs overwriting processing of the port information (LED data) based on the execution priority set for the channel (S788). Note that in this process, the same process as S751 in the lamp control process (FIGS. 114A and 114B) of the second modification is performed.

S787或いはS788の処理後、又は、S785がNO判定の場合、音声・LED制御回路220は、上述したS785~S788の処理が、参照中のポートの全ての再生チャンネル(8チャンネル分)に対して実行されたか否かを判別する(S789)。 After the processing in S787 or S788, or if the determination in S785 is NO, the audio/LED control circuit 220 performs the processing in S785 to S788 described above for all playback channels (8 channels) of the port being referenced. It is determined whether or not it has been executed (S789).

S789において、音声・LED制御回路220が、S785~S788の処理が全ての再生チャンネルに対して実行されていないと判別した場合(S789がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象の再生チャンネルを変更してS785以降の処理を繰り返す。 In S789, if the audio/LED control circuit 220 determines that the processing in S785 to S788 has not been executed for all playback channels (NO determination in S789), the audio/LED control circuit 220 performs the processing. The process returns to S785, the playback channel to be processed is changed, and the processes from S785 onwards are repeated.

一方、S789において、音声・LED制御回路220が、S785~S788の処理が全ての再生チャンネルに対して実行されたと判別した場合(S789がYES判定の場合)、音声・LED制御回路220は、参照中のポートに対するポート直接指定データがランプリクエストに含まれているか否かを判別し、ポート直接指定データがランプリクエストに含まれている場合には、音声・LED制御回路220は、参照中のポートのLEDデータをポート直接指定データで上書きする(S790)。 On the other hand, in S789, if the audio/LED control circuit 220 determines that the processes in S785 to S788 have been executed for all playback channels (YES in S789), the audio/LED control circuit 220 The audio/LED control circuit 220 determines whether or not the lamp request includes port direct specification data for the port in the referenced port, and if the lamp request includes port direct specification data, the audio/LED control circuit 220 overwrites the LED data with port direct designation data (S790).

次いで、音声・LED制御回路220は、上述したS785~S790の処理が全てのポートに対して実行されたか否かを判別する(S791)。 Next, the audio/LED control circuit 220 determines whether the processes of S785 to S790 described above have been executed for all ports (S791).

S791において、音声・LED制御回路220が、S785~S790の処理が全てのポートに対して実行されていないと判別した場合(S791がNO判定の場合)、音声・LED制御回路220は、処理をS785に戻し、処理対象のポートを変更してS785以降の処理を繰り返す。一方、S791において、音声・LED制御回路220が、S785~S790の処理が全てのポートに対して実行されたと判別した場合(S791がYES判定の場合)、音声・LED制御回路220は、後述のS792の処理を行う。 In S791, if the audio/LED control circuit 220 determines that the processing in S785 to S790 has not been executed for all ports (if NO in S791), the audio/LED control circuit 220 executes the processing. The process returns to S785, the port to be processed is changed, and the processes from S785 onwards are repeated. On the other hand, in S791, if the audio/LED control circuit 220 determines that the processes of S785 to S790 have been executed for all ports (YES in S791), the audio/LED control circuit 220 performs the following process. The process of S792 is performed.

なお、この例において、拡張チャンネルも使用する場合には、再生チャンネルに対して行った上記S785~S791の処理と同様の処理を、拡張チャンネルに対しても同様に行う。この際、再生チャンネルに対する上記S785~S791の処理と、拡張チャンネルに対する上記S785~S791の処理とを並列処理で同時に行う。なお、この際、再生チャンネルに対する上記S785~S791の処理は、実際には、再生チャンネルに設定されたシーケンサーにより実行され、拡張チャンネルに対する上記S785~S791の処理は、拡張チャンネルに設定されたシーケンサーにより実行される。 In this example, if an extended channel is also used, the same processing as the processing of S785 to S791 described above performed on the playback channel is performed on the extended channel as well. At this time, the processing of S785 to S791 described above for the playback channel and the processing of S785 to S791 described above for the extension channel are simultaneously performed in parallel. In this case, the processing of S785 to S791 above for the playback channel is actually executed by the sequencer set to the playback channel, and the processing of S785 to S791 above for the extension channel is executed by the sequencer set to the extension channel. executed.

S791がYES判定の場合、音声・LED制御回路220は、所定のチャンネルにおいて、2つのシーケンサー(再生チャンネル用シーケンサー及び拡張チャンネル用シーケンサー)を使用して上記S785~S791の一連の処理を実行したか否かを判別する(S792)。なお、ここでは、図示しないが、S792~後述のS794の一連の処理は、チャンネル数分繰り返して実行される。 If S791 is YES, the audio/LED control circuit 220 determines whether the above series of processes from S785 to S791 has been executed using two sequencers (the playback channel sequencer and the extension channel sequencer) on the predetermined channel. It is determined whether or not (S792). Although not shown here, a series of processes from S792 to S794, which will be described later, are repeatedly executed for the number of channels.

S792において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785~S791の一連の処理を実行したと判別した場合(S792がYES判定の場合)、音声・LED制御回路220の各シーケンサーは、対応する制御部位にクリアデータ(消灯データ)を設定(予約)する(S793)。一方、S782において、音声・LED制御回路220が、2つのシーケンサーを使用して上記S785~S791の一連の処理を実行しなかったと判別した場合(S792がNO判定の場合)、音声・LED制御回路220は、再生チャンネルクリア機能を実行する(S794)。この処理により、再生チャンネルの制御部位にクリアデータ(消灯データ)が設定(予約)される。 In S792, if the audio/LED control circuit 220 determines that the series of processes from S785 to S791 described above have been executed using two sequencers (YES in S792), each of the audio/LED control circuits 220 The sequencer sets (reserves) clear data (light-off data) in the corresponding control portion (S793). On the other hand, if the audio/LED control circuit 220 determines in S782 that the series of processes from S785 to S791 described above was not executed using two sequencers (if S792 is NO), the audio/LED control circuit 220 220 executes a reproduction channel clear function (S794). Through this process, clear data (light-off data) is set (reserved) in the control section of the reproduction channel.

そして、上述したS792~S794の一連の処理が、全チャンネルにおいて実行された後、音声・LED制御回路220は、各ポートのデータ設定処理を終了する。 After the series of processes from S792 to S794 described above are executed on all channels, the audio/LED control circuit 220 ends the data setting process for each port.

[変形例4]
上記実施形態では、SPIバスで接続された音声・LED制御回路220(マスタ)及び各LEDドライバ280(スレーブ)間において、音声・LED制御回路220から各LEDドライバ280に一方的に、LEDデータ及びデバイスアドレスデータを含むシリアル・データを送信し、シリアル・データに含まれるデバイスアドレスデータにより送信のLEDドライバ280を指定する構成を説明したが、本発明はこれに限定されない。
[Modification 4]
In the above embodiment, between the audio/LED control circuit 220 (master) and each LED driver 280 (slave) connected via the SPI bus, the audio/LED control circuit 220 unilaterally sends LED data and data to each LED driver 280. Although a configuration has been described in which serial data including device address data is transmitted and the LED driver 280 for transmission is specified by the device address data included in the serial data, the present invention is not limited to this.

例えば、音声・LED制御回路220及びLEDドライバ間においてシリアル・データを送受信する際に、スレーブ・セレクト信号により送受信するLEDドライバを指定する構成にしてもよい。変形例4では、スレーブ・セレクト信号(SS信号)を用いて、シリアル・データ(LEDデータ等)の送信先となるLEDドライバを指定する構成例を説明する。 For example, when transmitting and receiving serial data between the audio/LED control circuit 220 and the LED driver, the slave select signal may be used to specify the LED driver to transmit and receive. In modification 4, a configuration example will be described in which a slave select signal (SS signal) is used to specify an LED driver to which serial data (LED data, etc.) is to be transmitted.

以下に、この例における音声・LED制御回路及びLEDドライバ間の接続構成、通信原理、及び、通信処理の手順について説明するが、この例のパチンコ遊技機では、音声・LED制御回路及びLEDドライバ間の通信形態以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、音声・LED制御回路及びLEDドライバ間の通信形態(構成及び通信制御手法)についてのみ説明する。 The connection configuration, communication principle, and communication processing procedure between the audio/LED control circuit and the LED driver in this example will be explained below. The configuration other than the communication form can be configured similarly to the above embodiment. Therefore, only the communication form (configuration and communication control method) between the audio/LED control circuit and the LED driver will be described here.

[音声・LED制御回路及びLEDドライバ間の接続構成]
まず、図117を参照しながら、変形例4の音声・LED制御回路290及びLEDドライバ291間の接続構成を説明する。なお、図117は、この例の音声・LED制御回路290及びLEDドライバ291間の接続構成を示す図である。
[Connection configuration between audio/LED control circuit and LED driver]
First, the connection configuration between the audio/LED control circuit 290 and the LED driver 291 of Modification 4 will be described with reference to FIG. 117. Note that FIG. 117 is a diagram showing a connection configuration between the audio/LED control circuit 290 and the LED driver 291 in this example.

この例においても、音声・LED制御回路290及びLEDドライバ291間は、SPIバスにより接続されるので、各物理系統(SPIチャンネル)において、シリアル・クロック(SCL)の信号配線と、シリアル・データ(SDO、SDI)の信号配線とが別配線で設けられる。そして、音声・LED制御回路290(マスタ)の各物理系統(SPIチャンネル)において、音声・LED制御回路290のシリアル・クロック信号の各出力端子(SCL1,SCL2)は、対応する複数のLEDドライバ291(スレーブ)のシリアル・クロック信号の入力端子(SCL)に並列接続される。また、音声・LED制御回路290のシリアル・データの各出力端子(SDO1,SDO2)は、対応するLEDドライバ291のシリアル・データの入力端子(SDI)に並列接続される。さらに、音声・LED制御回路290のシリアル・データの各入力端子(SDI1,SDI2)は、対応する複数のLEDドライバ291のシリアル・データの出力端子(SDO)に並列接続される。 In this example as well, the audio/LED control circuit 290 and the LED driver 291 are connected by the SPI bus, so in each physical system (SPI channel), the signal wiring of the serial clock (SCL) and the serial data ( SDO, SDI) signal wiring is provided as a separate wiring. In each physical system (SPI channel) of the audio/LED control circuit 290 (master), each output terminal (SCL1, SCL2) of the serial clock signal of the audio/LED control circuit 290 is connected to a plurality of corresponding LED drivers 291. (slave) serial clock signal input terminal (SCL). Further, each serial data output terminal (SDO1, SDO2) of the audio/LED control circuit 290 is connected in parallel to a serial data input terminal (SDI) of the corresponding LED driver 291. Furthermore, each serial data input terminal (SDI1, SDI2) of the audio/LED control circuit 290 is connected in parallel to the serial data output terminal (SDO) of the corresponding plurality of LED drivers 291.

さらに、この例では、図117に示すように、音声・LED制御回路290(マスタ)には、複数のスレーブ・セレクト端子(SS1,SS2,SS3)が設けられ、各LEDドライバ291(スレーブ)にもスレーブ・セレクト端子(SS)が設けられる。なお、各LEDドライバ291に設けられたスレーブ・セレクト端子(SS)は、例えば、図47で説明した上記実施形態のLEDドライバ280の端子群280d内に追加して設けられる。そして、音声・LED制御回路290の各スレーブ・セレクト端子は、対応するLEDドライバ291のスレーブ・セレクト端子(SS)に接続される。 Furthermore, in this example, as shown in FIG. 117, the audio/LED control circuit 290 (master) is provided with a plurality of slave select terminals (SS1, SS2, SS3), and each LED driver 291 (slave) is provided with a plurality of slave select terminals (SS1, SS2, SS3). A slave select terminal (SS) is also provided. Note that the slave select terminal (SS) provided in each LED driver 291 is additionally provided within the terminal group 280d of the LED driver 280 of the above embodiment described in FIG. 47, for example. Each slave select terminal of the audio/LED control circuit 290 is connected to a slave select terminal (SS) of the corresponding LED driver 291.

[通信原理]
次に、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信原理を、図118を参照しながら説明する。なお、図118は、音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作の様子を示す図である。
[Communication principle]
Next, the principle of serial data communication between the audio/LED control circuit 290 (master) and the LED driver 291 (slave) will be explained with reference to FIG. 118. Note that FIG. 118 is a diagram showing the state of serial data communication operation between the audio/LED control circuit 290 (master) and the LED driver 291 (slave).

音声・LED制御回路290は、図118に示すように、バッファ(第1記憶手段)、シフト・レジスタ(第1入出力手段)及びシフト・クロック発生部を有し、各LEDドライバ291は、バッファ(第2記憶手段)及びシフト・レジスタ(第2入出力手段)を有する。なお、音声・LED制御回路290内のシフト・レジスタは、8ビットのシフト・レジスタで構成される。また、LEDドライバ291内のシフト・レジスタも、8ビットのシフト・レジスタで構成される。 As shown in FIG. 118, the audio/LED control circuit 290 has a buffer (first storage means), a shift register (first input/output means), and a shift clock generator, and each LED driver 291 has a buffer (second storage means) and a shift register (second input/output means). Note that the shift register in the audio/LED control circuit 290 is composed of an 8-bit shift register. Furthermore, the shift register within the LED driver 291 is also configured as an 8-bit shift register.

音声・LED制御回路290(マスタ)及びLEDドライバ291(スレーブ)間におけるシリアル・データの通信動作において、音声・LED制御回路290内のシフト・レジスタの動作は、シフト・クロック発生部から入力されるシリアル・クロック信号に基づいて制御される。また、LEDドライバ291内のシフト・レジスタの動作もまた、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号に基づいて制御される。なお、音声・LED制御回路290内のシフト・クロック発生部から出力されるシリアル・クロック信号は、シリアル・クロックの信号配線(音声・LED制御回路290のSCL端子(SCL1,SCL2)及びLEDドライバ291のSCL端子間の接続配線)を介して、LEDドライバ291に入力される。なお、この例では、8ビット単位でデータ通信が行われる。 In the serial data communication operation between the audio/LED control circuit 290 (master) and the LED driver 291 (slave), the operation of the shift register in the audio/LED control circuit 290 is inputted from the shift clock generator. Controlled based on a serial clock signal. Furthermore, the operation of the shift register in the LED driver 291 is also controlled based on the serial clock signal output from the shift clock generator in the audio/LED control circuit 290. Note that the serial clock signal output from the shift clock generation section in the audio/LED control circuit 290 is transmitted through the serial clock signal wiring (SCL terminals (SCL1, SCL2) of the audio/LED control circuit 290 and the LED driver 291 (connection wiring between the SCL terminals) is input to the LED driver 291. Note that in this example, data communication is performed in units of 8 bits.

音声・LED制御回路290(マスタ)からLEDドライバ291(スレーブ)へのシリアル・データの通信動作が開始されると、音声・LED制御回路290(マスタ)内のバッファから音声・LED制御回路290内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(M0~M7)がシフト・レジスタ内の対応するレジスタに格納される。また、LEDドライバ291(スレーブ)内のバッファからLEDドライバ291内のシフト・レジスタに送信データ(8ビット)が送信され、該送信データを構成する各ビットのデータ(S0~S7)がシフト・レジスタ内の対応するレジスタに格納される。 When the communication operation of serial data from the audio/LED control circuit 290 (master) to the LED driver 291 (slave) is started, data is transferred from the buffer in the audio/LED control circuit 290 (master) to the audio/LED control circuit 290. Transmission data (8 bits) is transmitted to the shift register, and each bit of data (M0 to M7) constituting the transmission data is stored in a corresponding register in the shift register. In addition, transmission data (8 bits) is transmitted from the buffer in the LED driver 291 (slave) to the shift register in the LED driver 291, and each bit of data (S0 to S7) constituting the transmission data is sent to the shift register. stored in the corresponding register in

次いで、音声・LED制御回路290内のシフト・レジスタの先頭レジスタに格納された1ビットのデータM7が、シリアル・データの通信配線(音声・LED制御回路290のSDO端子(SDO1又はSDO2)及びLEDドライバ291のSDI端子間の接続配線)を介して、LEDドライバ291に送信される。また、この際、音声・LED制御回路290のシフト・レジスタ内に格納されたデータ(M0~M6)が一つ先頭側のレジスタにシフトして格納される。 Next, the 1-bit data M7 stored in the first register of the shift register in the audio/LED control circuit 290 is transferred to the serial data communication wiring (SDO terminal (SDO1 or SDO2) of the audio/LED control circuit 290 and the LED The signal is transmitted to the LED driver 291 via the connection wiring between the SDI terminals of the driver 291. Also, at this time, the data (M0 to M6) stored in the shift register of the audio/LED control circuit 290 is shifted and stored in the register on the leading side.

また、音声・LED制御回路290のデータM7の送信処理と同時に、LEDドライバ291内のシフト・レジスタの先頭レジスタに格納された1ビットのデータS7が、シリアル・データの通信配線(音声・LED制御回路290のSDI端子(SDI1又はSDI2)及びLEDドライバ291のSDO端子間の接続配線)を介して、音声・LED制御回路290に送信される。また、この際、LEDドライバ291のシフト・レジスタ内に格納されたデータ(S0~S6)が一つ先頭側のレジスタにシフトして格納される。 Also, at the same time as the audio/LED control circuit 290 transmits the data M7, the 1-bit data S7 stored in the first register of the shift register in the LED driver 291 is transferred to the serial data communication wiring (audio/LED control The signal is transmitted to the audio/LED control circuit 290 via the SDI terminal (SDI1 or SDI2) of the circuit 290 and the connection wiring between the SDO terminal of the LED driver 291. Also, at this time, the data (S0 to S6) stored in the shift register of the LED driver 291 is shifted and stored in the register on the leading side.

次いで、音声・LED制御回路290からLEDドライバ291に送信されたデータM7は、LEDドライバ291のシフト・レジスタ内の最後尾レジスタに格納される。また、この際、LEDドライバ291から音声・LED制御回路290に送信されたデータS7は、音声・LED制御回路290のシフト・レジスタ内の最後尾レジスタに格納される。 Next, data M7 transmitted from the audio/LED control circuit 290 to the LED driver 291 is stored in the last register in the shift register of the LED driver 291. Further, at this time, data S7 transmitted from the LED driver 291 to the audio/LED control circuit 290 is stored in the last register in the shift register of the audio/LED control circuit 290.

上述した1ビットのデータ通信が終了した際の、音声・LED制御回路290内のシフト・レジスタのデータ格納状態、及び、LEDドライバ291内のシフト・レジスタのデータ格納状態を、図119に示す。図119に示すように、この例のデータ通信では、各シフト・レジスタの最後尾側のレジスタから順次データが入れ替わる。 FIG. 119 shows the data storage state of the shift register in the audio/LED control circuit 290 and the data storage state of the shift register in the LED driver 291 when the above-described 1-bit data communication is completed. As shown in FIG. 119, in data communication in this example, data is sequentially replaced from the last register of each shift register.

そして、上述した1ビットのデータ通信が8回繰り返されると、音声・LED制御回路290のシフト・レジスタ内のデータと、LEDドライバ291のシフト・レジスタ内のデータとが互いに入れ替わり、8ビットのデータ通信が終了する。なお、8ビットのデータ通信が終了すると、音声・LED制御回路290のシフト・レジスタに格納された8ビットの受信データ(S0~S7)は、音声・LED制御回路290内のバッファに送信され格納される。また、LEDドライバ291のシフト・レジスタに格納された8ビットの受信データ(M0~M7)は、LEDドライバ291内のバッファに送信され格納される。 Then, when the above-mentioned 1-bit data communication is repeated eight times, the data in the shift register of the audio/LED control circuit 290 and the data in the shift register of the LED driver 291 are exchanged with each other, and the 8-bit data Communication ends. Note that when the 8-bit data communication is completed, the 8-bit received data (S0 to S7) stored in the shift register of the audio/LED control circuit 290 is sent to the buffer in the audio/LED control circuit 290 and stored. be done. Furthermore, the 8-bit received data (M0 to M7) stored in the shift register of the LED driver 291 is transmitted to and stored in a buffer within the LED driver 291.

[音声・LED制御回路及びLEDドライバ間の通信処理]
次に、図120A及び図120Bを参照して、音声・LED制御回路290及びLEDドライバ291間で行われるこの例の通信処理について説明する。なお、図120Aは、音声・LED制御回路290により実行されるこの例の信号及びデータの送受信処理の手順を示すフローチャートである。また、図120Bは、この例の音声・LED制御回路290及びLEDドライバ291間の通信処理において、LEDドライバ291により実行される信号及びデータの送受信処理の手順を示すフローチャートである。
[Communication processing between audio/LED control circuit and LED driver]
Next, communication processing performed between the audio/LED control circuit 290 and the LED driver 291 in this example will be described with reference to FIGS. 120A and 120B. Note that FIG. 120A is a flowchart showing the procedure of signal and data transmission/reception processing in this example executed by the audio/LED control circuit 290. Further, FIG. 120B is a flowchart showing the procedure of signal and data transmission/reception processing executed by the LED driver 291 in the communication processing between the audio/LED control circuit 290 and the LED driver 291 in this example.

(1)音声・LED制御回路のシリアル・データ入出力処理
まず、音声・LED制御回路290は、図120Aに示すように、スレーブ・セレクタ信号(SS信号)を全LEDドライバ291に対して送信する(S801)。この際、スレーブ・セレクト信号(アドレス指定信号)で指定されたデバイスアドレスに対応するLEDドライバ291においてのみ、スレーブ・セレクト信号が受信される。
(1) Serial data input/output processing of audio/LED control circuit First, audio/LED control circuit 290 transmits a slave selector signal (SS signal) to all LED drivers 291, as shown in FIG. 120A. (S801). At this time, the slave select signal is received only in the LED driver 291 corresponding to the device address specified by the slave select signal (address designation signal).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号で指定したデバイスアドレスのLEDドライバ291との間で、シリアル・データの送受信処理を行う(S802)。この際、音声・LED制御回路290は、上記図118及び図119を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。次いで、音声・LED制御回路290は、シリアル・データの送受信処理を完了する(S803)。 Next, the audio/LED control circuit 290 performs serial data transmission/reception processing with the LED driver 291 of the device address specified by the slave select signal (S802). At this time, the audio/LED control circuit 290 transmits and receives serial data in 8-bit units according to the communication principle explained using FIGS. 118 and 119 above. Next, the audio/LED control circuit 290 completes the serial data transmission/reception process (S803).

次いで、音声・LED制御回路290は、スレーブ・セレクト信号の送信を停止する(S804)。そして、S804の処理後、音声・LED制御回路290は、シリアル・データ入出力処理を終了する。 Next, the audio/LED control circuit 290 stops transmitting the slave select signal (S804). After the process of S804, the audio/LED control circuit 290 ends the serial data input/output process.

(2)LEDドライバのシリアル・データ入出力処理
まず、LEDドライバ291は、図120Bに示すように、スレーブ・セレクト信号を受信したか否かを判別する(S811)。この処理において、該LEDドライバ291がスレーブ・セレクト信号で指定されたデバイスアドレスに対応するLEDドライバ291である場合には、S811の判定処理の結果はYES判定となる。
(2) Serial data input/output processing of LED driver First, as shown in FIG. 120B, the LED driver 291 determines whether or not a slave select signal has been received (S811). In this process, if the LED driver 291 corresponds to the device address designated by the slave select signal, the result of the determination process in S811 is YES.

S811において、LEDドライバ291が、スレーブ・セレクト信号を受信していないと判別した場合(S811がNO判定の場合)、LEDドライバ291は、後述のS814の処理を行う。一方、S811において、LEDドライバ291が、スレーブ・セレクト信号を受信したと判別した場合(S811がYES判定の場合)、LEDドライバ291は、動作状態を待機状態から起動状態に移行させる(S812)。 If the LED driver 291 determines in S811 that the slave select signal has not been received (NO determination in S811), the LED driver 291 performs processing in S814, which will be described later. On the other hand, in S811, when the LED driver 291 determines that the slave select signal has been received (YES in S811), the LED driver 291 shifts the operating state from the standby state to the activated state (S812).

S812の処理後、LEDドライバ291は、音声・LED制御回路290との間で、シリアル・データの送受信処理を行う(S813)。この際、LEDドライバ291は、上記図118及び図119を用いて説明した通信原理に従って、シリアル・データを8ビット単位で送受信する。そして、LEDドライバ291は、シリアル・データの送受信処理を完了する。 After the process of S812, the LED driver 291 performs a serial data transmission/reception process with the audio/LED control circuit 290 (S813). At this time, the LED driver 291 transmits and receives serial data in 8-bit units according to the communication principle explained using FIGS. 118 and 119 above. The LED driver 291 then completes the serial data transmission/reception process.

S813の処理後又はS811がNO判定の場合、LEDドライバ291は、動作状態を待機状態に移行又は待機状態を維持する(S814)。そして、S814の処理後、LEDドライバ291は、シリアル・データ入出力処理を終了する。 After the processing in S813 or when the determination in S811 is NO, the LED driver 291 shifts the operating state to the standby state or maintains the standby state (S814). After the process of S814, the LED driver 291 ends the serial data input/output process.

この例では、上述のように、音声・LED制御回路290から送信されるスレーブ・セレクト信号により、特定のLEDドライバ291のみを指定して、該LEDドライバ291にデータを送信することができる。この場合、上記実施形態に比べて、音声・LED制御回路290及びLEDドライバ291間の信号配線の数は多くなるが、LEDドライバ291の処理負担を減らすことができ、音声・LED制御回路290の処理負荷と、LEDドライバ291の処理負荷とのバランスを調節することができる。 In this example, as described above, only a specific LED driver 291 can be designated by the slave select signal transmitted from the audio/LED control circuit 290, and data can be transmitted to the LED driver 291. In this case, the number of signal wires between the audio/LED control circuit 290 and the LED driver 291 is increased compared to the above embodiment, but the processing load on the LED driver 291 can be reduced, and the audio/LED control circuit 290 is The balance between the processing load and the processing load of the LED driver 291 can be adjusted.

[変形例5]
上記実施形態では、各ポートに1つのLED281が接続された構成、すなわち、LED281がスタティックLEDである例(スタティック出力制御の例)を説明したが、本発明はこれに限定されない。各ポートに複数のLEDが接続された構成、すなわち、LEDがダイナミック制御されるLED(以下、ダイナミックLEDと称す)であってもよい。
[Modification 5]
In the above embodiment, a configuration in which one LED 281 is connected to each port, that is, an example in which the LED 281 is a static LED (an example of static output control) has been described, but the present invention is not limited to this. The configuration may be such that a plurality of LEDs are connected to each port, that is, the LEDs may be dynamically controlled LEDs (hereinafter referred to as dynamic LEDs).

変形例5では、LEDがダイナミックLEDである場合の構成例(ダイナミック出力制御の構成例)を、図121を参照しながら説明する。なお、図121は、LEDデータのダイナミック出力制御の一例を示す例である。図121に示す例では、一つのポート1に3つのLED(赤色LED、青色LED及び緑色LED)が接続されている例を示す。また、この例では、LEDデータ内の、再生時間(点灯時間)を「12」(約48msec)とし、赤色成分の輝度データ、緑色成分の輝度データ及び青色成分の輝度データのそれぞれを「0xFE」とする例を説明する。すなわち、この例では、LEDデータのデータ型(フォーマット)と、上記実施形態のそれと同様にする(図53参照)。 In modification 5, a configuration example where the LED is a dynamic LED (configuration example of dynamic output control) will be described with reference to FIG. 121. Note that FIG. 121 is an example showing an example of dynamic output control of LED data. In the example shown in FIG. 121, three LEDs (a red LED, a blue LED, and a green LED) are connected to one port 1. In this example, the playback time (lighting time) in the LED data is set to "12" (approximately 48 msec), and each of the red component brightness data, green component brightness data, and blue component brightness data is set to "0xFE". An example will be explained below. That is, in this example, the data type (format) of the LED data is the same as that of the above embodiment (see FIG. 53).

上記データ型のLEDデータがLEDドライバに入力されると、LEDドライバは、制御部位の情報(LEDの種別情報を含む)を参照して、LEDデータの中から接続されたLEDの種別に対応する輝度データに対応する駆動信号をポート1を介してLEDに出力する。それゆえ、赤色LEDには、LEDデータ内の赤色の輝度データ「0xFE」のみが出力され、赤色LEDは、赤色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。また、青色LEDには、LEDデータ内の青色の輝度データ「0xFE」のみが出力され、青色LEDは、青色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。さらに、緑色LEDには、LEDデータ内の緑色の輝度データ「0xFE」のみが出力され、緑色LEDは、緑色の輝度データ「0xFE」に対応する輝度で約48msec間点灯する。なお、この場合、赤色LED、青色LED及び緑色LEDの3つのLEDにより白色点灯が行われる。また、この例では、LEDをダイナミック制御するので、点灯期間が48msecである場合、LEDドライバは、2msec間隔で赤色LED、緑色LED及び青色LEDをこの順に切り替えながら、輝度データ「0xFE」に対応する駆動信号を各LEDに出力し、この一連の駆動信号の切替動作が8回繰り替えされる。 When the LED data of the above data type is input to the LED driver, the LED driver refers to the control part information (including LED type information) and selects a type corresponding to the connected LED from among the LED data. A drive signal corresponding to the luminance data is output to the LED via port 1. Therefore, only the red luminance data "0xFE" in the LED data is output to the red LED, and the red LED lights for about 48 msec at the luminance corresponding to the red luminance data "0xFE". Moreover, only the blue luminance data "0xFE" in the LED data is output to the blue LED, and the blue LED is lit for about 48 msec at the luminance corresponding to the blue luminance data "0xFE". Furthermore, only the green luminance data "0xFE" in the LED data is output to the green LED, and the green LED lights up for about 48 msec at the luminance corresponding to the green luminance data "0xFE". In this case, white lighting is performed using three LEDs: a red LED, a blue LED, and a green LED. In addition, in this example, since the LED is dynamically controlled, if the lighting period is 48 msec, the LED driver switches the red LED, green LED, and blue LED in this order at 2 msec intervals, corresponding to the brightness data "0xFE". A drive signal is output to each LED, and this series of drive signal switching operations is repeated eight times.

上述のように、この例では、LEDデータのデータ型が上記実施形態のそれと同じになるので、上記実施形態のパチンコ遊技機1が備える全てのスタティックLEDをダイナミックLEDで置き換えてもよいし、一部のスタティックLEDをダイナミックLEDで置き換えてもよい。 As mentioned above, in this example, the data type of the LED data is the same as that of the above embodiment, so all the static LEDs provided in the pachinko gaming machine 1 of the above embodiment may be replaced with dynamic LEDs, or one Dynamic LEDs may be used instead of static LEDs.

この例では、上述のように、ダイナミックLEDに出力するLEDデータのデータ型(フォーマット)を上記実施形態におけるスタティックLEDのそれと同様にすることができる。この場合、LEDの出力制御手法が互いに異なる複数のLEDを同時に使用する場合であっても、同じデータ型のLEDデータを送信することができるので、LEDドライバが実行する出力制御の種別毎に、異なるデータ型のLEDデータを用意する必要がなくなる。また、この場合、LEDデータの作成処理及びLEDデータの出力処理を、LEDの出力制御の種別に関係なく、共通化することができる。それゆえ、LEDデータの出力制御手法が互いに異なる複数種のLEDを併用しても、再生チャンネルで使用されるLEDデータの合成(上書きや更新など)が容易となり、複雑なLED出力制御を容易に実行することができる。 In this example, as described above, the data type (format) of the LED data output to the dynamic LED can be made similar to that of the static LED in the above embodiment. In this case, even if multiple LEDs with different LED output control methods are used at the same time, LED data of the same data type can be transmitted, so for each type of output control executed by the LED driver, There is no need to prepare LED data of different data types. Furthermore, in this case, the LED data creation process and the LED data output process can be made common regardless of the type of LED output control. Therefore, even if multiple types of LEDs with different LED data output control methods are used together, it is easy to synthesize (overwrite, update, etc.) the LED data used in the playback channel, making complex LED output control easy. can be executed.

さらに、この例及び上記実施形態では、LEDの出力制御の種別に関係なく、LEDデータのデータ型が同じであるので、LEDドライバで制御する制御部位のLEDの個数に関係なく、各LEDデータの合成処理が容易となり、より複雑なLED制御を実施することが可能となる。すなわち、この例では、LEDを用いた演出制御の選択肢を増やすことができ、より高度な演出制御を実現することができる。 Furthermore, in this example and the above embodiment, the data type of the LED data is the same regardless of the type of LED output control, so the data type of each LED data is the same regardless of the number of LEDs in the control section controlled by the LED driver. The composition process becomes easier and more complex LED control can be performed. That is, in this example, the options for effect control using LEDs can be increased, and more sophisticated effect control can be realized.

[変形例6]
変形例6では、役物20を駆動するモータ272の励磁状態(励磁継続時間等)を検知して、該検知結果に基づいて、エラー検知を行う機能をさらに備えたパチンコ遊技機の構成例についで説明する。なお、変形例6では、モータ272の励磁状態検知機能以外の構成は、上記実施形態と同様に構成することができる。それゆえ、ここでは、モータ272の励磁状態の検知機能を実現するための構成及び処理についてのみ説明する。
[Modification 6]
Modified example 6 is about a configuration example of a pachinko game machine further equipped with a function of detecting the excitation state (excitation duration, etc.) of the motor 272 that drives the accessory 20 and detecting an error based on the detection result. I will explain. In addition, in the modification 6, the configuration other than the excitation state detection function of the motor 272 can be configured in the same manner as in the above embodiment. Therefore, only the configuration and processing for realizing the function of detecting the excitation state of the motor 272 will be described here.

(1)モータの励磁状態検知の構成例
まず、モータ272の励磁状態の検知機能の構成例を、図122を参照しながら説明する。図122は、変形例6におけるモータ272の励磁状態の検知機能部の概略構成図である。なお、この例では、モータドライバ271に、4つのモータ272が接続されている例を説明する。
(1) Configuration example of motor excitation state detection First, a configuration example of the function of detecting the excitation state of the motor 272 will be described with reference to FIG. 122. FIG. 122 is a schematic configuration diagram of a detection function section for the excitation state of the motor 272 in Modification 6. In this example, an example will be described in which four motors 272 are connected to the motor driver 271.

この例におけるモータ272の励磁状態の検知機能部275(以下、励磁状態検知部275という)は、図122に示すように、3つのOR回路(第1OR回路276、第2OR回路277及び第3OR回路278)を含む論理回路により構成される。 The excitation state detection function section 275 (hereinafter referred to as the excitation state detection section 275) of the motor 272 in this example includes three OR circuits (a first OR circuit 276, a second OR circuit 277, and a third OR circuit), as shown in FIG. 278).

励磁状態検知部275内の第1OR回路276の一方の入力端子は、モータドライバ271の4つの出力端子のうち、出力端子OUT0に接続され、第1OR回路276の他方の入力端子は、モータドライバ271の出力端子OUT1に接続される。また、第2OR回路277の一方の入力端子は、モータドライバ271の出力端子OUT3に接続され、第2OR回路277の他方の入力端子は、モータドライバ271の出力端子OUT4に接続される。 One input terminal of the first OR circuit 276 in the excitation state detection section 275 is connected to the output terminal OUT0 among the four output terminals of the motor driver 271, and the other input terminal of the first OR circuit 276 is connected to the output terminal OUT0 of the four output terminals of the motor driver 271. is connected to the output terminal OUT1 of. Further, one input terminal of the second OR circuit 277 is connected to the output terminal OUT3 of the motor driver 271, and the other input terminal of the second OR circuit 277 is connected to the output terminal OUT4 of the motor driver 271.

励磁状態検知部275内の第3OR回路278の一方の入力端子は、第1OR回路276の出力端子に接続され、第3OR回路278の他方の入力端子は、第2OR回路277の出力端子に接続される。そして、第3OR回路278の出力端子は、モータドライバ271に設けられた励磁状態検知用の所定の入力端子Pに接続される。 One input terminal of the third OR circuit 278 in the excitation state detection section 275 is connected to the output terminal of the first OR circuit 276, and the other input terminal of the third OR circuit 278 is connected to the output terminal of the second OR circuit 277. Ru. The output terminal of the third OR circuit 278 is connected to a predetermined input terminal P provided in the motor driver 271 for excitation state detection.

図122に示す構成の励磁状態検知部275(励磁検知手段)を備えるパチンコ遊技機において、モータドライバ271から4つのモータ272の少なくとも1つに励磁データが出力されていると、励磁状態検知部275内の第3OR回路278からは、励磁検知信号(判別結果信号)としてデータ「1」がモータドライバ271に出力される。一方、モータドライバ271から4つのモータ272のいずれにも励磁データが出力されていない場合には、励磁状態検知部275内の第3OR回路278からは、励磁検知信号としてデータ「0」がモータドライバ271に出力される。 In a pachinko game machine equipped with an excitation state detection unit 275 (excitation detection means) configured as shown in FIG. The third OR circuit 278 outputs data "1" to the motor driver 271 as an excitation detection signal (determination result signal). On the other hand, when the motor driver 271 does not output excitation data to any of the four motors 272, the third OR circuit 278 in the excitation state detection section 275 outputs data "0" as an excitation detection signal to the motor driver. 271.

この例では、ホスト制御回路210は、モータドライバ271に入力された励磁検知信号(「1」又は「0」)に基づいて、4つのモータ272の少なくとも1つが励磁状態であるか否かを判別する。そして、ホスト制御回路210は、モータ272が連続して励磁されている時間(励磁検知信号「1」が連続して検知されている時間)をカウントし、その連続励磁時間が所定値以上になれば、全てのモータ272の駆動を停止する。なお、ここでいう、「全てのモータ272」とは、モータドライバ271に接続された全てのモータ272を意味するが、本発明はこれに限定されず、役物20を駆動させる全モータであってもよいし、複数のモータドライバ271に接続された複数のモータ272であってもよい。 In this example, the host control circuit 210 determines whether at least one of the four motors 272 is in the excited state based on the excitation detection signal (“1” or “0”) input to the motor driver 271. do. Then, the host control circuit 210 counts the time during which the motor 272 is continuously excited (the time during which the excitation detection signal "1" is continuously detected), and when the continuous excitation time exceeds a predetermined value. For example, all motors 272 are stopped. Note that "all motors 272" as used herein means all motors 272 connected to the motor driver 271, but the present invention is not limited to this, and may refer to all motors that drive the accessory 20. Alternatively, it may be a plurality of motors 272 connected to a plurality of motor drivers 271.

なお、励磁状態検知部275の構成は、図122に示す例に限定されず、複数のモータ272の少なくとも1つが励磁状態であるか否かを判別することができる構成であれば任意の構成にすることができる。例えば、励磁状態検知部275に含まれるOR回路の個数及びOR回路間の接続形態は、例えばモータドライバ271に接続されるモータ272の個数に応じて適宜変更することができる。また、例えば、複数のモータ272のうち、稼働率の高い一部のモータ272の励磁状態を判別するような構成にしてもよい。この場合には、励磁状態検知部275は、モータドライバ271に設けられた励磁データの複数の出力端子のうち、監視対象となる稼働率の高い一部のモータ272に対応する出力端子のみに接続される。また、複数のモータ272のうち、監視対象となる一部のモータ272の励磁状態を判別する構成では、稼働率に関係なく任意に一部のモータ272を選択し、該選択された一部のモータ272の励磁状態を監視するようにしてもよい。 Note that the configuration of the excitation state detection section 275 is not limited to the example shown in FIG. 122, and may be any configuration as long as it can determine whether at least one of the plurality of motors 272 is in the excitation state. can do. For example, the number of OR circuits included in the excitation state detection section 275 and the connection form between the OR circuits can be changed as appropriate depending on, for example, the number of motors 272 connected to the motor driver 271. Further, for example, a configuration may be adopted in which, among the plurality of motors 272, the excitation state of some motors 272 with high operating rates is determined. In this case, the excitation state detection unit 275 connects only the output terminals corresponding to some of the motors 272 with high operating rates to be monitored among the plurality of output terminals for excitation data provided in the motor driver 271. be done. Furthermore, in a configuration that determines the excitation state of some of the motors 272 to be monitored among the plurality of motors 272, some of the motors 272 are arbitrarily selected regardless of the operating rate, and some of the selected motors 272 are The excitation state of the motor 272 may also be monitored.

(2)役物制御処理
次に、図123を参照して、ホスト制御回路210により実行されるこの例の役物制御処理についてより詳細に説明する。なお、図123は、この例の役物制御処理の手順を示すフローチャートである。
(2) Accessory object control process Next, with reference to FIG. 123, the accessory control process of this example executed by the host control circuit 210 will be described in more detail. Note that FIG. 123 is a flowchart showing the procedure of accessory control processing in this example.

まず、ホスト制御回路210は、I2Cコントローラ261のリセット処理中であるか否かを判別する(S821)。 First, the host control circuit 210 determines whether or not the I2C controller 261 is being reset (S821).

S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中であると判別した場合(S821がYES判定の場合)、ホスト制御回路210は、役物制御処理を終了する。一方、S821において、ホスト制御回路210が、I2Cコントローラ261のリセット処理中でないと判別した場合(S821がNO判定の場合)、ホスト制御回路210は、全てのモータ272が初期位置にあるか否かを判別する(S822)。 In S821, if the host control circuit 210 determines that the I2C controller 261 is being reset (YES in S821), the host control circuit 210 ends the accessory control process. On the other hand, if the host control circuit 210 determines in S821 that the I2C controller 261 is not being reset (NO in S821), the host control circuit 210 determines whether all motors 272 are at the initial position. (S822).

S822において、ホスト制御回路210が、全てのモータ272が初期位置にあると判別した場合(S822がYES判定の場合)、ホスト制御回路210は、役物リクエストに基づいて、各モータドライバ271(モータ272)に励磁データを出力する(S823)。これにより、役物20を用いた演出動作(モータ272の駆動動作)が開始される。次いで、ホスト制御回路210は、役物20を用いた演出動作(モータ272の駆動動作)中にエラーが発生したか否かを判別する(S824)。 In S822, if the host control circuit 210 determines that all the motors 272 are at the initial position (YES in S822), the host control circuit 210 controls each motor driver 271 (motor 272) to output excitation data (S823). As a result, a performance operation using the accessory 20 (driving operation of the motor 272) is started. Next, the host control circuit 210 determines whether an error has occurred during the performance operation (driving operation of the motor 272) using the accessory 20 (S824).

S824において、ホスト制御回路210が、エラーが発生したと判別した場合(S824がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S824において、ホスト制御回路210が、エラーが発生していないと判別した場合(S824がNO判定の場合)、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)を計測する(S825)。この処理では、ホスト制御回路210は、励磁状態検知部275内の第3OR回路278からモータドライバ271に入力される励磁検知信号に基づいて、モータ272の連続励磁時間を計測する。 In S824, if the host control circuit 210 determines that an error has occurred (YES in S824), the host control circuit 210 performs processing in S830, which will be described later. On the other hand, if the host control circuit 210 determines in S824 that no error has occurred (NO determination in S824), the host control circuit 210 determines the duration of the excitation state of the motor 272 (continuous excitation time). Measure (S825). In this process, the host control circuit 210 measures the continuous excitation time of the motor 272 based on the excitation detection signal input to the motor driver 271 from the third OR circuit 278 in the excitation state detection section 275.

S825の処理後、ホスト制御回路210は、モータ272の励磁状態の継続時間(連続励磁時間)が所定時間以上であるか否かを判別する(S826)。 After processing in S825, the host control circuit 210 determines whether the duration of the excitation state of the motor 272 (continuous excitation time) is longer than a predetermined time (S826).

S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上であると判別した場合(S826がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S826において、ホスト制御回路210が、モータ272の連続励磁時間が所定時間以上でないと判別した場合(S826がNO判定の場合)、ホスト制御回路210は、モータ272の励磁中であるか否かを判別する(S827)。 In S826, if the host control circuit 210 determines that the continuous excitation time of the motor 272 is longer than the predetermined time (YES in S826), the host control circuit 210 performs the process of S830, which will be described later. On the other hand, in S826, if the host control circuit 210 determines that the continuous excitation time of the motor 272 is not longer than the predetermined time (NO determination in S826), the host control circuit 210 determines whether the motor 272 is being excited. (S827).

S827において、ホスト制御回路210が、モータ272の励磁中であると判別した場合(S827がYES判定の場合)、ホスト制御回路210は、処理をS824に戻し、S824以降の処理を行う。一方、S827において、ホスト制御回路210が、モータ272の励磁中でないと判別した場合(S827がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。 In S827, if the host control circuit 210 determines that the motor 272 is being excited (YES in S827), the host control circuit 210 returns the process to S824 and performs the processes from S824 onwards. On the other hand, if the host control circuit 210 determines in S827 that the motor 272 is not being excited (NO determination in S827), the host control circuit 210 ends the accessory control process.

ここで、再度、S822の処理に戻って、S822において、ホスト制御回路210が、1個以上のモータ272が初期位置にないと判別した場合(S822がNO判定の場合)、ホスト制御回路210は、役物20を初期位置に移動させる(戻す)ための励磁データをモータ272に出力する(S828)。次いで、ホスト制御回路210は、役物20を初期位置に移動させる動作(モータ272の駆動動作)においてエラーが発生したか否かを判別する(S829)。 Here, returning to the process of S822 again, if the host control circuit 210 determines in S822 that one or more motors 272 are not at the initial position (if the determination is NO in S822), the host control circuit 210 , outputs excitation data for moving (returning) the accessory 20 to the initial position to the motor 272 (S828). Next, the host control circuit 210 determines whether an error has occurred in the operation of moving the accessory 20 to the initial position (driving operation of the motor 272) (S829).

S829において、ホスト制御回路210が、エラーが発生したと判別した場合(S829がYES判定の場合)、ホスト制御回路210は、後述のS830の処理を行う。一方、S829において、ホスト制御回路210が、エラーが発生していないと判別した場合(S829がNO判定の場合)、ホスト制御回路210は、役物制御処理を終了する。 In S829, if the host control circuit 210 determines that an error has occurred (YES in S829), the host control circuit 210 performs processing in S830, which will be described later. On the other hand, if the host control circuit 210 determines in S829 that no error has occurred (NO determination in S829), the host control circuit 210 ends the accessory control process.

S824、S826又はS829がYES判定の場合、ホスト制御回路210は、全てのモータ272の駆動動作を停止する(S830)。具体的には、ホスト制御回路210は、全てのモータ272の励磁を開放する。そして、S830の処理後、ホスト制御回路210は、役物制御処理を終了する。 If the determination in S824, S826, or S829 is YES, the host control circuit 210 stops the driving operation of all motors 272 (S830). Specifically, host control circuit 210 de-energizes all motors 272 . After the process of S830, the host control circuit 210 ends the accessory control process.

なお、S830の処理では、ホスト制御回路210は、さらに、表示装置13を制御して、役物20の駆動エラーが発生した旨の情報を表示画面に表示させる。ただし、このエラー表示は、電源をオフするまで解除されないようにする。 In addition, in the process of S830, the host control circuit 210 further controls the display device 13 to display information to the effect that a drive error of the accessory 20 has occurred on the display screen. However, this error display will not be cleared until the power is turned off.

上述のように、この例では、モータ272の連続励磁時間が所定時間以上になると、全てのモータ272の駆動動作が停止される。このモータ272の駆動動作の停止処理(モータ272の保護処理)を実行するか否かの判別するためのモータ272の連続励磁時間の閾値は、例えば、役物20による演出内容に応じて任意に設定することができる。なお、上述したモータ272の励磁状態(連続励磁時間)の検知処理及びその検知結果に基づくモータ272の保護処理は、上記実施形態で行わる役物制御処理(図104参照)の追加処理として行われてもよいし、上記実施形態の役物制御処理(図104参照)中のS499以降の処理を、図123に示すフローチャートの処理で置き換えてもよい。 As described above, in this example, when the continuous excitation time of the motors 272 exceeds a predetermined time, the driving operation of all the motors 272 is stopped. The threshold value of the continuous excitation time of the motor 272 for determining whether or not to execute the process of stopping the drive operation of the motor 272 (protection process of the motor 272) can be set arbitrarily depending on the content of the performance by the accessory 20, for example. Can be set. Note that the above-described detection processing of the excitation state (continuous excitation time) of the motor 272 and the protection processing of the motor 272 based on the detection result are performed as additional processing of the accessory control processing (see FIG. 104) performed in the above embodiment. Alternatively, the processing after S499 in the accessory control processing (see FIG. 104) of the above embodiment may be replaced with the processing of the flowchart shown in FIG. 123.

なお、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に出力される励磁データは、役物20の一つの所定動作に対応する励磁データで構成される場合もあるが、複数の所定動作にそれぞれ対応する複数の励磁データで構成される場合もある。 Note that the excitation data output from the host control circuit 210 to the motor 272 (motor driver 271) based on the accessory request may be composed of excitation data corresponding to one predetermined operation of the accessory 20. , may be composed of a plurality of excitation data each corresponding to a plurality of predetermined operations.

後者の場合には、役物リクエストに基づいて、ホスト制御回路210からモータ272(モータドライバ271)に複数の励磁データが所定の順序で出力される。そして、この場合には、この例の役物制御処理において、図123中のS824~S827の処理を励磁データ毎(役物の一つの動作毎)に繰り返す。それゆえ、例えば、役物20の一連の駆動動作の中で、途中の所定動作に対応する励磁データの出力動作において、モータ272の連続励磁時間が所定時間以上になる(S826がYES判定になる)と、モータ272の駆動動作がその時点で停止され、その後に出力予定の動作毎の励磁データの出力処理も停止される。 In the latter case, a plurality of pieces of excitation data are output from the host control circuit 210 to the motor 272 (motor driver 271) in a predetermined order based on the accessory request. In this case, in the accessory control process of this example, the processes of S824 to S827 in FIG. 123 are repeated for each excitation data (for each motion of the accessory). Therefore, for example, in a series of drive operations of the accessory 20, in an operation of outputting excitation data corresponding to a predetermined operation in the middle, the continuous excitation time of the motor 272 becomes longer than a predetermined time (S826 becomes YES) ), the driving operation of the motor 272 is stopped at that point, and thereafter, the output processing of excitation data for each operation scheduled to be output is also stopped.

(3)この例の構成により得られる各種効果
上述のように、この例では、モータドライバ271から少なくとも一つモータ272に出力される励磁データ(電圧信号)の出力状態(モータ272の励磁状態)を励磁状態検知部275で検知し、該検知結果に基づいて、モータ272の連続励磁時間(役物20の連続駆動時間)を計測する。そして、計測されたモータ272の連続励磁時間(役物20の連続駆動時間)に基づいて、全てのモータ272を停止(励磁開放)するか否かを判別する。
(3) Various effects obtained by the configuration of this example As described above, in this example, the output state of excitation data (voltage signal) output from the motor driver 271 to at least one motor 272 (the excitation state of the motor 272) is detected by the excitation state detection unit 275, and based on the detection result, the continuous excitation time of the motor 272 (the continuous drive time of the accessory 20) is measured. Then, based on the measured continuous excitation time of the motors 272 (continuous drive time of the accessory 20), it is determined whether or not all the motors 272 are to be stopped (excitation released).

このようなモータ272の励磁状態の検知機能を設けることにより、例えば、モータ272に対して過剰に励磁データが出力されている場合や、意図しないモータ励磁が実行されている場合などを検知することができる。その結果、役物20の動作を保証することができるとともに、モータ272の故障を抑制することができる。 By providing such a detection function for the excitation state of the motor 272, it is possible to detect, for example, when excessive excitation data is being output to the motor 272 or when unintended motor excitation is being performed. I can do it. As a result, the operation of the accessory 20 can be guaranteed, and failure of the motor 272 can be suppressed.

また、役物20の一つの動作毎にモータ272の励磁状態の検知(管理)した場合には、演出動作の区切りよいタイミングでモータ272の駆動を停止することができるので、演出内容に合わせたモータ272の停止処理を行うことができる。 In addition, if the excitation state of the motor 272 is detected (managed) for each movement of the accessory 20, the drive of the motor 272 can be stopped at a good timing to mark the end of the performance action, so that The motor 272 can be stopped.

さらに、この例では、モータ272の励磁状態において異常を検知した場合、電源がオフされるまで、表示装置13の表示画面でエラー表示が継続される。それゆえ、この場合には、電源をオフさせてモータ272を強制的に励磁開放させる処理を促すことができる。 Further, in this example, if an abnormality is detected in the excitation state of the motor 272, the error display continues on the display screen of the display device 13 until the power is turned off. Therefore, in this case, it is possible to prompt the process of turning off the power and forcibly releasing the excitation of the motor 272.

[変形例7]
上記実施形態のパチンコ遊技機1では、図8に示すように、内蔵中継基板260に設けられた接続端子群264中の第4接続端子を内蔵中継基板260内に設けられた接地(GND)端子に接続する例を説明したが、本発明は、これに限定されない。
[Modification 7]
In the pachinko gaming machine 1 of the above embodiment, as shown in FIG. Although an example has been described in which the connection is made to the above, the present invention is not limited thereto.

例えば、スピーカボックス11aに設けられた端子群11b中の第3又は第4接続端子を、スピーカボックス11a内に設けられた接地端子(不図示)に接続してもよい。 For example, the third or fourth connection terminal in the terminal group 11b provided in the speaker box 11a may be connected to a ground terminal (not shown) provided in the speaker box 11a.

また、例えば、内蔵中継基板260に設けられた接続端子群264中の第4接続端子を内蔵中継基板260内に設けられた電源電圧端子に接続してもよい。なお、この場合には、図8に示す内蔵中継基板260の構成において、デジタルオーディオパワーアンプ262のミュート端子(MUTE)とNOT回路268との間にさらにNOT回路が設けられる、又は、NOT回路268が省略される。 Further, for example, a fourth connection terminal in the connection terminal group 264 provided on the built-in relay board 260 may be connected to a power supply voltage terminal provided inside the built-in relay board 260. In this case, in the configuration of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268. is omitted.

また、上記実施形態では、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される信号のレベル(振幅値)がLOWレベルである場合にミュート機能を作動させる例を説明したが、本発明はこれに限定されない。デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される信号のレベル(振幅値)がHIGHレベルである場合にミュート機能を作動させる構成にしてもよい。この場合には、図8に示す内蔵中継基板260の構成において、デジタルオーディオパワーアンプ262のミュート端子(MUTE)とNOT回路268との間にさらにNOT回路が設けられる、又は、NOT回路268が省略される。 Further, in the above embodiment, an example was described in which the mute function is activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is at the LOW level. It is not limited to this. The mute function may be activated when the level (amplitude value) of the signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 is at a HIGH level. In this case, in the configuration of the built-in relay board 260 shown in FIG. 8, a NOT circuit is further provided between the mute terminal (MUTE) of the digital audio power amplifier 262 and the NOT circuit 268, or the NOT circuit 268 is omitted. be done.

さらに、上記実施形態では、内蔵中継基板260とスピーカボックス11aとの間を複数の信号配線を1つの束にしたハーネス300を用いて接続する例を説明したが、本発明はこれに限定されず、別個の信号配線を複数用いて、内蔵中継基板260及びスピーカボックス11a間を接続してもよい。 Furthermore, in the above embodiment, an example was described in which the built-in relay board 260 and the speaker box 11a are connected using the harness 300, which is a bundle of a plurality of signal wirings, but the present invention is not limited to this. , a plurality of separate signal wirings may be used to connect the built-in relay board 260 and the speaker box 11a.

[変形例8]
サブ基板202及びCGROM基板間の接続構成は、上記実施形態で説明した例に限定されない。例えば、サブ基板202内の双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230で把握できるような構成にしてもよい。変形例8では、その一構成例を説明する。
[Modification 8]
The connection configuration between the sub-board 202 and the CGROM board is not limited to the example described in the above embodiment. For example, a configuration may be adopted in which the display control circuit 230 can grasp the level of the signal input to one control terminal DIR of the bidirectional balanced transceiver 301 in the sub-board 202. In Modification 8, one configuration example thereof will be described.

図124は、CGROM基板204aにNOR型のCGROM206aが搭載された場合における、変形例8のサブ基板202a及びCGROM基板204a間の接続構成図である。なお、図124に示すこの例のサブ基板202aの構成において、図12に示す上記実施形態のサブ基板202と同じ構成には同じ符号を付して示す。 FIG. 124 is a connection configuration diagram between the sub-board 202a and the CGROM board 204a of Modification 8 when a NOR type CGROM 206a is mounted on the CGROM board 204a. Note that in the configuration of the sub-board 202a of this example shown in FIG. 124, the same components as the sub-board 202 of the above embodiment shown in FIG. 12 are denoted by the same reference numerals.

また、図124に示す例では、NOR型のCGROM206aが搭載されたCGROM基板204aをサブ基板202aに接続(装着)する例を示すが、本発明はこれに限定されず、この例において、図13に示すNAND型のCGROM206bが搭載されたCGROM基板204bをこの例のサブ基板202aに接続(装着)してもよい。 Furthermore, although the example shown in FIG. 124 shows an example in which the CGROM board 204a on which the NOR type CGROM 206a is mounted is connected (attached) to the sub-board 202a, the present invention is not limited to this, and in this example, FIG. A CGROM board 204b on which a NAND type CGROM 206b shown in FIG.

図124に示す構成と上記実施形態で説明した図12の構成との比較から明らかなように、NOR型のCGROM206aが搭載されたCGROM基板204aの構成は同じであるので、ここでは、CGROM基板204aの構成についての説明は省略する。 As is clear from the comparison between the configuration shown in FIG. 124 and the configuration shown in FIG. A description of the configuration will be omitted.

この例のサブ基板202aでは、図124に示すように、サブ基板202aの端子群303中の第5接続端子(所定の接続端子)は、双方向バランストランシーバ301の一方の制御端子DIRに接続されるだけでなく、信号配線W4を介して表示制御回路230aの通信選択バス入力端子(所定の入力端子)にも接続される。これにより、双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230aで管理することができる。なお、この接続構成以外のサブ基板202aの構成は、上記実施形態で説明した図12に示すサブ基板202の対応する構成と同様であるので、ここでは、これらの構成の説明は省略する。 In the sub-board 202a of this example, as shown in FIG. It is also connected to the communication selection bus input terminal (predetermined input terminal) of the display control circuit 230a via the signal wiring W4. Thereby, the level of the signal input to one control terminal DIR of the bidirectional balanced transceiver 301 can be managed by the display control circuit 230a. Note that the configuration of the sub-board 202a other than this connection configuration is the same as the corresponding configuration of the sub-board 202 shown in FIG. 12 described in the above embodiment, so a description of these configurations will be omitted here.

上記実施形態で説明したように、CGROMの種別がNOR型である場合には、双方向バランストランシーバ301の制御端子DIR(第5接続端子)に入力される信号のレベルはLOWになり、CGROMの種別がNAND型である場合には、双方向バランストランシーバ301の制御端子DIR(第5接続端子)に入力される信号のレベルはHIGHになる。それゆえ、この例のように、双方向バランストランシーバ301の一方の制御端子DIRに入力される信号のレベルを表示制御回路230aで管理可能な構成では、制御端子DIRに入力される信号レベルに応じて、接続されたCGROMの種別がNOR型であるのか、又は、NAND型であるのかを判別することができる。 As explained in the above embodiment, when the type of CGROM is NOR type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balanced transceiver 301 is LOW, and the CGROM is of the NOR type. If the type is the NAND type, the level of the signal input to the control terminal DIR (fifth connection terminal) of the bidirectional balanced transceiver 301 becomes HIGH. Therefore, in a configuration in which the level of the signal input to one control terminal DIR of the bidirectional balanced transceiver 301 can be managed by the display control circuit 230a as in this example, the level of the signal input to the control terminal DIR is Accordingly, it is possible to determine whether the type of the connected CGROM is a NOR type or a NAND type.

この場合、表示制御回路230aは、起動時に表示制御回路230aの初期設定処理において、通信選択バス入力端子に入力された信号のレベル(振幅値)に基づき、通信形態としてNOR型のCGROMとの通信形態及びNAND型のCGROMとの通信形態の一方を選択して設定することができる。すなわち、この例のパチンコ遊技機においても、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機の拡張性を担保することができる。 In this case, the display control circuit 230a performs communication with the NOR type CGROM as the communication mode based on the level (amplitude value) of the signal input to the communication selection bus input terminal in the initial setting process of the display control circuit 230a at startup. It is possible to select and set one of the communication format and the communication format with the NAND type CGROM. That is, even in the pachinko game machine of this example, it is possible to select a CGROM according to the embodiment, and the expandability of the pachinko game machine can be ensured.

なお、この例のように、サブ基板202aの第5接続端子の信号レベルを監視し、該信号レベルに基づいて、接続されたCGROMに対する通信形態を選択できる構成では、双方向バランストランシーバ301を省略してもよい。この場合には、表示制御回路230aの第1入出力兼用端子GMA31/GRB3~第4入出力兼用端子GMA28/GRB0を、サブ基板202aの第5接続端子の信号レベルに基づいて、入力端子及び出力端子のいずれで作用させるかの選択制御を表示制御回路230aで行う。すなわち、この場合には、表示制御回路230aは、サブ基板202の第5接続端子に印加される信号のレベルに基づいて、表示制御回路230a及びCGROM間の通信形態を設定する通信形態設定手段も兼ねる。 Note that, as in this example, in a configuration in which the signal level of the fifth connection terminal of the sub board 202a is monitored and the communication form for the connected CGROM can be selected based on the signal level, the bidirectional balanced transceiver 301 is omitted. You may. In this case, the first input/output terminal GMA31/GRB3 to the fourth input/output terminal GMA28/GRB0 of the display control circuit 230a are set as input terminals and output terminals based on the signal level of the fifth connection terminal of the sub-board 202a. The display control circuit 230a performs selection control on which of the terminals to act on. That is, in this case, the display control circuit 230a also includes communication mode setting means for setting the communication mode between the display control circuit 230a and the CGROM based on the level of the signal applied to the fifth connection terminal of the sub-board 202. Also serves as

[変形例9]
上記実施形態のパチンコ遊技機1が備えるLEDアニメーションの生成機能では、LED281の各チャンネルに、消灯データ及び「透明定義」のLEDデータ(赤色、緑色、青色成分の各輝度データが「0xFF」であるLEDデータ:以下、「透明定義データ」と称する)の2種類の非点灯態様のLEDデータを設定することができる。変形例9では、透明定義データを用いてLEDアニメーションを生成する例を説明する。
[Modification 9]
In the LED animation generation function provided in the pachinko gaming machine 1 of the above embodiment, each channel of the LED 281 is provided with turn-off data and "transparent definition" LED data (each brightness data of red, green, and blue components is "0xFF"). Two types of non-lighting mode LED data can be set: LED data (hereinafter referred to as "transparent definition data"). In modification 9, an example will be described in which an LED animation is generated using transparent definition data.

(1)生成例1
図125A及び図125Bに、透明定義データを用いたLEDアニメーションの生成例1の概要を示す。なお、図125A及び図125Bに示す例では、上記実施形態の生成例2(図55A及び図55B参照)と同様に、制御部位の範囲がチャンネル間で互いに異なる場合のLEDアニメーションの生成及び出力動作の概要を示す。
(1) Generation example 1
125A and 125B outline an example 1 of generating an LED animation using transparent definition data. Note that in the example shown in FIGS. 125A and 125B, similarly to the generation example 2 of the above embodiment (see FIGS. 55A and 55B), the generation and output operation of the LED animation when the range of the control part is different between channels. An overview is shown.

また、図125A及び図125Bに示す例では、8つのLED281(第1LED~第8LED)を用いて所定のLEDアニメーションを実行する例を説明し、8つのチャンネルのうち、第6チャンネル~第8チャンネルにLEDデータがセットされる例を説明する。さらに、図125A及び図125Bに示す例では、第8チャンネルの制御部位が第1LED~第3LEDに設定され、第7チャンネルの制御部位が第1LED~第5LEDに設定され、そして、第6チャンネルの制御部位は全てのLED281に設定されている例を説明する。なお、この例においても、チャンネル間の実行優先順位は、上記実施形態と同様に、チャンネル番号が大きいほど高くなる。すなわち、第8チャンネルが最上位となり、第1チャンネルが最下位となる。 Furthermore, in the example shown in FIGS. 125A and 125B, an example will be described in which a predetermined LED animation is executed using eight LEDs 281 (first to eighth LEDs), and among the eight channels, the sixth to eighth channels An example in which LED data is set will be explained. Furthermore, in the example shown in FIGS. 125A and 125B, the control parts of the eighth channel are set to the first to third LEDs, the control parts of the seventh channel are set to the first to fifth LEDs, and the control parts of the sixth channel are set to the first to fifth LEDs. An example in which control parts are set to all LEDs 281 will be explained. Note that in this example as well, the execution priority among channels increases as the channel number increases, similar to the above embodiment. That is, the eighth channel becomes the highest level, and the first channel becomes the lowest level.

生成例1において、第8チャンネルでは、第1LED及び第3LEDに「赤色」点灯のLEDデータがセットされ、第2LEDに透明定義データがセットされる。第7チャンネルでは、第1LED及び第3LED~第5LEDに「緑色」点灯のLEDデータがセットされ、第2LEDに透明定義データがセットされる。そして、第6チャンネルでは、全てのLED281に「青色」点灯のLEDデータがセットされる。なお、第8及び第7チャンネルにおいて、制御部位に指定されていないLED281のポートにはLEDデータはセットされない。 In generation example 1, in the eighth channel, "red" lighting LED data is set for the first and third LEDs, and transparent definition data is set for the second LED. In the seventh channel, "green" lighting LED data is set for the first LED and the third to fifth LEDs, and transparent definition data is set for the second LED. In the sixth channel, "blue" lighting LED data is set for all the LEDs 281. Note that in the eighth and seventh channels, no LED data is set to the ports of the LEDs 281 that are not designated as control parts.

図125Aに示す例において、第6チャンネル~第8チャンネルのLEDデータを合成すると、第1LED及び第3LEDでは、第6チャンネル~第8チャンネルのLEDデータが重複するが、実行優先順位の最も高い第8チャンネルのLEDデータが合成結果としてセットされる。第4LED及び第5LEDでは、第7チャンネル及び第6チャンネルのLEDデータが重複するが、実行優先順位の高い第7チャンネルのLEDデータが合成結果としてセットされる。また、第6LED~第8LEDでは、第6チャンネルにのみLEDデータがセットされているので、第6チャンネルのLEDデータが合成結果としてセットされる。 In the example shown in FIG. 125A, when the LED data of the 6th channel to the 8th channel are combined, the LED data of the 6th channel to the 8th channel overlap in the 1st LED and the 3rd LED, but the Eight channels of LED data are set as a composite result. For the fourth LED and the fifth LED, the LED data of the seventh channel and the sixth channel overlap, but the LED data of the seventh channel having a higher execution priority is set as the synthesis result. Further, for the sixth to eighth LEDs, since LED data is set only in the sixth channel, the LED data of the sixth channel is set as the synthesis result.

そして、図125Aに示す例では、第8及び第7チャンネルの第2LEDに対して透明定義データが設定されるので、第6チャンネルの第2LEDにセットされているLEDデータ(「青色」点灯のLEDデータ)が、LEDデータの合成結果として第2LEDにセットされる。すなわち、実行優先順位の高いチャンネルに透明定義データがセットされている場合、実行優先順位の低いチャンネルにセットされているLEDデータが合成結果として出力される。 In the example shown in FIG. 125A, transparency definition data is set for the second LED of the eighth and seventh channels, so the LED data set for the second LED of the sixth channel ("blue" lit LED data) is set to the second LED as a result of combining the LED data. That is, when transparent definition data is set in a channel with a high execution priority, LED data set in a channel with a low execution priority is output as a synthesis result.

それゆえ、この例の生成例1では、合成後のLEDアニメーションにおける、第1LED及び第3LEDの点灯パターンは、図125Bに示すように、第8チャンネルの第1LED及び第3LEDの点灯パターンと同じになり、第4LED及び第5LEDの点灯パターンは、第7チャンネルの第4LED及び第5LEDの点灯パターンと同じになり、第6LED~第8LEDの点灯パターンは、第6チャンネルの第6LED~第8LEDの点灯パターンと同じになる。そして、第2LEDの点灯パターンは、第6チャンネルの第2LEDの点灯パターンと同じになる。 Therefore, in generation example 1 of this example, the lighting pattern of the first LED and the third LED in the LED animation after composition is the same as the lighting pattern of the first LED and the third LED of the 8th channel, as shown in FIG. 125B. Therefore, the lighting pattern of the 4th LED and the 5th LED is the same as the lighting pattern of the 4th LED and the 5th LED of the 7th channel, and the lighting pattern of the 6th LED to the 8th LED is the same as the lighting pattern of the 6th LED to the 8th LED of the 6th channel. The pattern will be the same. The lighting pattern of the second LED is the same as the lighting pattern of the second LED of the sixth channel.

チャンネル間に実行優先順位を設けた場合、例えば、上記実施形態(図55A及び図55B参照)のように、第7及び第8チャンネル等の上位チャンネルの一部のLEDに消去データをセットすると、下位チャンネルの一部のLEDの点灯状態は、合成結果に反映されない。それゆえ、この場合には、実質、上位チャンネルの一部のLEDだけでなく、下位チャンネルの一部のLEDも消灯状態とした場合と同様の状態となる。それに対して、この例のように、上位チャンネルの一部のLEDに透明定義データをセットすると、上位チャンネルの一部のLEDは消去状態となるが、下位チャンネルの一部のLEDの点灯状態が合成結果に反映され、出力されることになる。 If execution priority is set between channels, for example, as in the above embodiment (see FIGS. 55A and 55B), if erase data is set in some LEDs of upper channels such as the 7th and 8th channels, The lighting states of some LEDs of lower channels are not reflected in the synthesis result. Therefore, in this case, the state is substantially the same as when not only some LEDs of the upper channel but also some LEDs of the lower channel are turned off. On the other hand, as in this example, if transparency definition data is set for some LEDs in the upper channel, some LEDs in the upper channel will be in the erased state, but some LEDs in the lower channel will be in the lighting state. This will be reflected in the synthesis result and output.

(2)生成例2(連続変動演出における透明定義データの使用例)
生成例2では、複数の変動表示期間に渡って連続して実行される演出(例えば、先読み演出等)、複数の変動表示期間に渡って演出内容、期待度、信頼度等が段階的に変化する演出、又は、複数の変動表示期間に渡って表示内容や表示態様が変化しない演出(例えば、ループ映像、背景画像、ステージ映像等)において使用されるLEDアニメーションを、透明定義データを用いて生成する例を説明する。以下では、これらの演出を「連続変動演出」と称す。また、ここでは、連続変動演出において、演出内容の異なる複数種の演出を複合した演出が実行される例を説明する。
(2) Generation example 2 (example of use of transparent definition data in continuous variation production)
In generation example 2, a performance is performed continuously over multiple variable display periods (for example, a look-ahead performance, etc.), and the content of the performance, expectations, reliability, etc. change step by step over multiple variable display periods. Create LED animations using transparent definition data to create LED animations that are used in productions where the display content or display mode does not change over multiple variable display periods (for example, loop videos, background images, stage videos, etc.) An example will be explained below. Hereinafter, these effects will be referred to as "continuously variable effects." In addition, here, an example will be described in which, in the continuously variable performance, a performance is performed that is a combination of multiple types of performances with different performance contents.

図126に、透明定義データを用いたLEDアニメーションの生成例2(点灯動作例)の概要を示す。なお、図126は、所定のLED281に対してセットされる各チャンネルのLEDデータの時間変化の様子及び所定のLED281から合成結果として出力されるLEDアニメーションのLEDデータ(出力データ)の時間変化の様子を示す図である。 FIG. 126 shows an outline of an example 2 of generating an LED animation (example of lighting operation) using transparent definition data. Note that FIG. 126 shows how the LED data of each channel set for a predetermined LED 281 changes over time, and how the LED data (output data) of the LED animation output as a synthesis result from the predetermined LED 281 changes over time. FIG.

図126に示す例では、前回の変動表示から次回の変動表示の期間に渡って行われる先読み演出において、所定のLED281により、前回の変動表示中に第1の変動演出に対応する点灯動作を行い、次回の変動表示中に第2の変動演出に対応する点灯動作を行う。すなわち、図126に示す連続変動演出の例では、演出内容が互いに異なる、先読み演出、第1の変動演出及び第2の変動演出を複合した演出が行われる。 In the example shown in FIG. 126, in the look-ahead effect performed from the previous variable display to the next variable display, the predetermined LED 281 performs a lighting operation corresponding to the first variable effect during the previous variable display. , performs a lighting operation corresponding to the second variable effect during the next variable display. That is, in the example of the continuous fluctuation performance shown in FIG. 126, a performance is performed that is a combination of a look-ahead performance, a first fluctuation performance, and a second fluctuation performance, which have different performance contents.

なお、ここでいう、「変動演出」とは、1回の変動表示期間で終了する演出、又は、1回の変動期間毎に区切られる演出である。また、演出内容が複数の変動表示期間を跨ぐような演出内容であっても、1回の変動表示の終了とともに一旦演出が区切られる演出も変動演出に含まれる。さらに、先読み演出においても、変動演出と同様に制御してもよい(すなわち、先読み演出が変動演出に含まれていてもよい)。 Note that the "fluctuating effect" as used herein refers to an effect that ends in one variable display period, or an effect that is divided into one variable display period. Furthermore, even if the performance content spans a plurality of variable display periods, the variable performance also includes a performance that is temporarily separated at the end of one variable display. Furthermore, the pre-read effect may be controlled in the same way as the variable effect (that is, the pre-read effect may be included in the variable effect).

図126に示す例で行われる変動演出は、例えば、表示装置13の表示領域13aに表示される装飾図柄を変動及び停止させるような内容の演出であり、変動演出に対応するLED281の点灯動作では、この装飾図柄画像の表示動作に対応する点灯動作が行われる。また、図126に示す例で行われる先読み演出は、例えば、装飾図柄の背景画像により実行される演出であり、先読み演出に対応するLED281の点灯動作では、背景画像の表示動作に対応する点灯動作が行われる。 The fluctuating performance performed in the example shown in FIG. 126 is, for example, a performance that fluctuates and stops the decorative pattern displayed in the display area 13a of the display device 13, and the lighting operation of the LED 281 corresponding to the fluctuating performance is , a lighting operation corresponding to the display operation of this decorative pattern image is performed. Further, the pre-read effect performed in the example shown in FIG. 126 is, for example, an effect performed using a background image of a decorative pattern, and the lighting operation of the LED 281 corresponding to the pre-read effect corresponds to the display operation of the background image. will be held.

なお、図126に示す例は、先読み演出中に、前回の変動表示で第1の変動演出及び第2の変動演出が選択され、次回の変動表示で第2の変動演出が選択された場合の演出例である。そして、図126に示す点灯動作例で制御される所定のLED281は、第1の変動演出及び第2の変動演出のいずれの演出にも使用されるLEDである。それゆえ、この所定のLED281において、第1の変動演出及び第2の変動演出のいずれの演出が実行されるかは、チャンネルの実行優先順位に応じて決定される。 The example shown in FIG. 126 is a case where the first variable effect and the second variable effect are selected in the previous variable display and the second variable effect is selected in the next variable display during the look-ahead effect. This is an example of production. The predetermined LED 281 controlled in the lighting operation example shown in FIG. 126 is an LED used for both the first variable effect and the second variable effect. Therefore, in this predetermined LED 281, which of the first variable effect and the second variable effect is executed is determined according to the execution priority of the channel.

連続変動演出に対応するLED281の点灯動作を実行するため、図126に示す例では、第8チャンネルに第1の変動演出用のLEDデータ(点灯態様のLEDデータ)をセットし、第7チャンネルに第2の変動演出用のLEDデータ(点灯態様のLEDデータ)をセットし、第6チャンネルに先読み演出用のLEDデータ(点灯態様のLEDデータ)をセットする。なお、この例においても、チャンネル間の実行優先順位は、上記実施形態と同様に、チャンネル番号が大きいほど高くなる。すなわち、第8チャンネルが最上位となり、第1チャンネルが最下位となる。 In order to execute the lighting operation of the LED 281 corresponding to the continuous variation effect, in the example shown in FIG. The LED data for the second variable effect (LED data for the lighting mode) is set, and the LED data for the pre-read effect (LED data for the lighting mode) is set for the sixth channel. Note that in this example as well, the execution priority among channels increases as the channel number increases, similar to the above embodiment. That is, the eighth channel becomes the highest level, and the first channel becomes the lowest level.

そして、図126に示す例では、前回の変動表示中に第1の変動演出を行い、次回の変動表示中に第2の変動演出を行うので、第8チャンネルでは、前回の変動表示中に第1の変動演出用のLEDデータがセットされ、次回の変動表示中に透明定義データ(第2の非点灯態様のLEDデータ)がセットされる。第7チャンネルでは、前回の変動表示中及び次回の変動表示中に第2の変動演出用のLEDデータがセットされる。また、第6チャンネルでは、前回の変動表示中及び次回の変動表示中に先読み演出用のLEDデータがセットされる。 In the example shown in FIG. 126, the first variable effect is performed during the previous variable display, and the second variable effect is performed during the next variable display. The LED data for the first variable effect is set, and the transparent definition data (the second non-lighting mode LED data) is set during the next variable display. In the seventh channel, LED data for the second variable effect is set during the previous variable display and the next variable display. Further, in the sixth channel, LED data for look-ahead effect is set during the previous variable display and the next variable display.

さらに、図126に示す例(連続変動演出時)では、先読み演出用のLEDデータがセットされるチャンネル(第6チャンネル)より実行優先順位が上位のチャンネル、すなわち、変動演出用のデータがセットされるチャンネル(第8及び第7チャンネル)において、第2(次回)の変動演出開始前(第1(前回)の変動演出終了後)に、1フレーム(図126中の「1F」)分の透明定義データがセットされる。それゆえ、変動演出用のデータがセットされるチャンネルでは、連続変動演出時において、第2(次回)の変動演出用のLEDデータの直前に1フレーム分の透明定義データが付加されたLEDデータが、次回の変動表示期間のLEDデータとして用いられる。また、第8及び第7チャンネルにおいて1フレーム分の透明定義データが付加される期間では、第6チャンネルに対して、先読み演出用のLEDデータがセットされる。 Furthermore, in the example shown in FIG. 126 (at the time of continuous fluctuation performance), the channel whose execution priority is higher than the channel (channel 6) in which the LED data for the look-ahead performance is set, that is, the data for the fluctuation performance is set. In the channels (8th and 7th channels), before the start of the second (next) variable effect (after the end of the first (previous) variable effect), one frame (“1F” in Figure 126) of transparency is displayed. Definition data is set. Therefore, in the channel where the data for the variable effect is set, during the continuous variable effect, the LED data with one frame's worth of transparent definition data added immediately before the LED data for the second (next) variable effect is , is used as LED data for the next variable display period. Furthermore, during the period in which one frame's worth of transparent definition data is added to the eighth and seventh channels, LED data for look-ahead effect is set for the sixth channel.

なお、変動演出用のデータがセットされるチャンネル(第8及び第7チャンネル)において1フレーム分の透明定義データの付加する処理、及び、第6チャンネルにおいて1フレーム分の先読み演出用のLEDデータを付加する処理は、ホスト制御回路210が次回の変動表示開始を示すコマンドを受信した際に実行される。具体的には、演出が連続変動演出である場合、まず、後述のアニメーションリクエスト構築処理において、第8及び第7チャンネルに1フレーム分の透明定義データが付加されたLEDデータがセットされ、且つ、第6チャンネルに1フレーム分の先読み演出用のLEDデータが付加されたLEDデータがセットされるランプリクエストが取得される。そして、取得されたランプリクエストに対応付けられたLEDデータが、LED281にセットされる。 In addition, processing for adding one frame's worth of transparent definition data in the channels where data for variable effects are set (8th and 7th channels), and adding 1 frame's worth of LED data for look-ahead effects in the 6th channel. The process to add is executed when the host control circuit 210 receives a command indicating the start of the next variable display. Specifically, when the performance is a continuously variable performance, first, in the animation request construction process described below, LED data to which one frame's worth of transparent definition data is added is set in the 8th and 7th channels, and, A lamp request is obtained in which LED data to which one frame's worth of LED data for look-ahead effect is added is set in the sixth channel. Then, the LED data associated with the acquired lamp request is set to the LED 281.

上述のようにして所定のLED281の各チャンネルにLEDデータをセットした場合、所定のLED281にセットされる合成結果(LEDアニメーション)の出力データとして、前回の変動表示中には、第1の変動演出用のLEDデータがセットされ、前回の変動表示終了後の1フレーム分の期間には、先読み演出用のLEDデータがセットされ、次回の変動表示中には、第2の変動演出用のLEDデータがセットされる(図126中の「出力データ」参照)。すなわち、図126に示すLED281の点灯動作例(連続変動演出)では、前回の変動表示中に第1の変動演出に対応する点灯動作が行われ、第1の変動演出が終了すると先読み演出(ステージ演出等)に対応する点灯動作が1フレーム分行われ、その後、第2の変動演出に対応する点灯動作が開始される。 When LED data is set in each channel of the predetermined LED 281 as described above, the first variation effect is used as the output data of the synthesis result (LED animation) set in the predetermined LED 281 during the previous variation display. During the period of one frame after the end of the previous fluctuating display, the LED data for the look-ahead effect is set, and during the next fluctuating display, the LED data for the second fluctuating effect is set. is set (see "output data" in FIG. 126). That is, in the example of the lighting operation of the LED 281 (continuously fluctuating effect) shown in FIG. The lighting operation corresponding to the effect (effect, etc.) is performed for one frame, and then the lighting operation corresponding to the second variable effect is started.

なお、図126に示すLED281の点灯動作例は、連続変動演出において、変動演出に対応する点灯動作を担うLED281の動作例であるが、連続変動演出において、先読み演出に対応する点灯動作を担うLED281では、第8及び第7チャンネルに対して、前回の変動表示期間から次回の変動表示期間に渡って透明定義データがセットされる。 The example of the lighting operation of the LED 281 shown in FIG. 126 is an example of the operation of the LED 281 that performs the lighting operation corresponding to the fluctuating performance in the continuous fluctuation performance. Now, transparent definition data is set for the eighth and seventh channels from the previous variable display period to the next variable display period.

ここで、図126に示すLED281の点灯動作例と比較するため、図127に、変動演出用のデータがセットされるチャンネルにおいて、第2(次回)の変動演出開始前(第1(前回)の変動演出終了後)に、1フレーム分の消灯データ(第1の非点灯態様のLEDデータ)がセットされた場合のLED281の点灯動作例を示す。 Here, in order to compare with the example of the lighting operation of the LED 281 shown in FIG. 126, FIG. An example of the lighting operation of the LED 281 when one frame's worth of lights-off data (LED data in the first non-lighting mode) is set after the end of the variable effect is shown.

この場合、LED281にセットされる合成結果(LEDアニメーション)の出力データとして、前回の変動表示中には、第1の変動演出用のLEDデータがセットされ、第1(前回)の変動演出終了後の1フレーム分の期間には、先読み演出用のLEDデータでなく、消灯データがセットされ、次回の変動表示中には、第2の変動演出用のLEDデータがセットされる(図127中の「出力データ」参照)。すなわち、図127に示すLED281の点灯動作例では、第1の変動演出に対応する点灯動作が行われた後、1フレーム分の期間、消灯動作が行われ、その後、第2の変動演出に対応する点灯動作が開始される。 In this case, as the output data of the synthesis result (LED animation) set to the LED 281, the LED data for the first variable effect is set during the previous variable display, and after the first (previous) variable effect is finished. During the period of one frame, turn-off data is set instead of the LED data for the look-ahead effect, and during the next variable display, the LED data for the second variable effect is set (see Figure 127). (See "Output data"). That is, in the example of the lighting operation of the LED 281 shown in FIG. 127, after the lighting operation corresponding to the first variable effect is performed, the light-off operation is performed for a period of one frame, and then the light-off operation is performed corresponding to the second variable effect. The lighting operation starts.

図127に示す所定のLED281の点灯動作例では、連続変動演出において、第1(前回)の変動演出と第2(次回)の変動演出との間に消灯動作が挟まれるので、変動表示期間を跨ぐ演出(連続変動演出)が一旦途切れてしまう。このような点灯動作は、例えば、前回の変動表示の結果がハズレであった場合に実行してもよいが、この場合、連続変動演出(先読み演出等)が継続しているか否かの判別が難くなるという欠点もある。 In the example of the lighting operation of the predetermined LED 281 shown in FIG. 127, in the continuous variation effect, the light-off operation is sandwiched between the first (previous) variation effect and the second (next) variation effect, so the variation display period is The straddling performance (continuously fluctuating performance) is temporarily interrupted. Such a lighting operation may be performed, for example, when the result of the previous fluctuation display was a loss, but in this case, it is difficult to determine whether the continuous fluctuation effect (pre-reading effect, etc.) is continuing. It also has the disadvantage of being difficult.

しかしながら、図126に示すLED281の点灯動作例のように、連続変動演出時に、変動演出用のデータがセットされる上位チャンネルにおいて、第1(前回)の変動演出用のLEDデータと第2(次回)の変動演出用のLEDデータとの間の1フレーム分の期間に透明定義データをセットした場合には、その1フレーム分の期間、先読み演出に対応した点灯動作が行われる。この場合、連続変動演出(先読み演出等)が継続していることを容易に認識することができる。 However, as shown in the example of the lighting operation of the LED 281 shown in FIG. ), when the transparent definition data is set in a period of one frame between the LED data for the variable effect, the lighting operation corresponding to the look-ahead effect is performed during the period of one frame. In this case, it can be easily recognized that the continuous variation effect (pre-read effect, etc.) continues.

また、図126に示すLED281の点灯動作例のように、実行優先順位で最上位となる第8チャンネルにおいて、前回の変動表示終了後から次回の変動表示終了時までの期間に渡って透明定義データをセットした場合、前回の変動表示中に設定された第8チャンネルのLEDデータをリセット(終了)させることができる。 In addition, as shown in the example of the lighting operation of the LED 281 shown in FIG. When set, it is possible to reset (end) the LED data of the 8th channel that was set during the previous variable display.

また、図126に示すLED281の点灯動作例のように、実行優先順位で最上位となる第8チャンネルにおいて、前回の変動表示終了後から次回の変動表示終了時までの期間に渡って透明定義データをセットした場合、その他の下位のチャンネルにセットされたLEDデータにより先読み演出や第2の変動演出に対応する点灯動作を行いつつも、前回の変動表示終了後以降に必要が無くなる点灯態様のLEDデータ(第1の変動演出用のLEDデータ)をクリアすることができる。すなわち、図126に示すLED281の点灯動作例のように、複数のチャンネルのLEDデータを用いてLED281の点灯演出を行っている場合において、次変動開始以降、実行優先順位の高い特定のチャンネルに透明定義データをセットしたときには、特定のチャンネルのLEDデータによる点灯動作のみを終了させ、他のチャンネルのLEDデータによる点灯動作を維持したまま、演出をスムーズに継続する(次変動の演出にスムーズに移行する)ことができる。 In addition, as shown in the example of the lighting operation of the LED 281 shown in FIG. When set, the LED data set in other lower channels performs lighting operation corresponding to the look-ahead effect and the second variable effect, but the LED lighting mode is no longer needed after the previous variable display ends. The data (LED data for the first variable effect) can be cleared. In other words, as in the example of the lighting operation of the LED 281 shown in FIG. 126, when the lighting effect of the LED 281 is performed using LED data of multiple channels, after the start of the next fluctuation, the transparent display is applied to a specific channel with a high execution priority. When the definition data is set, only the lighting operation based on the LED data of a specific channel ends, and the production continues smoothly while maintaining the lighting operation based on the LED data of other channels (smooth transition to the next variation production) can do.

すなわち、透明定義データを使用してLEDアニメーションを作成することにより、演出が、連続変動演出のように、複数種のLED点灯演出が複合し且つ複数の変動表示期間に渡って実行される演出である場合であっても、正確に且つ簡便にLED点灯制御(LED281を用いた演出制御)を行うことができる。 In other words, by creating an LED animation using transparent definition data, it is possible to create a performance in which multiple types of LED lighting effects are combined and executed over multiple variable display periods, such as a continuously variable effect. Even in such a case, LED lighting control (performance control using the LED 281) can be performed accurately and easily.

なお、上記生成例2では、LEDデータの設定態様として、例えば、第8チャンネル及び第7チャンネルに、1回の変動表示期間毎に区切ることができる演出のLEDデータ(発光態様)を設定し、第6チャンネルに複数の変動表示期間を跨ぐ演出のLEDデータを設定することが、予め決められていてもよい。このような構成では、第8チャンネル及び第7チャンネルにおいて、次回の変動演出開始前(前回の変動演出終了後)には、必ず、1フレーム(図126中の「1F」)分の透明定義データがセットされる。この場合、例えば、第8チャンネル及び第7チャンネルにセットされるLEDデータの設定点灯時間を長めに設定する必要が無くなり、すなわち、不要なLEDデータを取り扱う必要が無くなり、制御が簡便になるという効果も得られる。 In addition, in the above generation example 2, as the setting mode of the LED data, for example, the LED data (light emission mode) of the effect that can be divided for each variable display period is set in the 8th channel and the 7th channel, It may be predetermined to set the LED data of an effect spanning a plurality of variable display periods in the sixth channel. In such a configuration, in the 8th channel and the 7th channel, before the start of the next variable effect (after the end of the previous variable effect), the transparent definition data for one frame (“1F” in FIG. 126) must be downloaded. is set. In this case, for example, it is no longer necessary to set a long lighting time for the LED data set in the 8th channel and the 7th channel, that is, there is no need to handle unnecessary LED data, and the effect is that control is simplified. You can also get

また、上記生成例2では、透明定義データを用いたLEDアニメーションの作成手法の理解を容易にするため、実行優先順位が最上位となる第8チャンネルに変動演出用の発光態様(点灯態様及び/又は非点灯態様のLEDデータ)をセットする例を説明したが、本発明はこれに限定されない。実行優先順位が最上位となる第8チャンネルに、報知の優先度が高いエラー報知用の発光態様(LEDデータなど)をセットし、第7チャンネルに変動演出用の発光態様(点灯態様及び/又は非点灯態様のLEDデータ)をセットしてもよい。 In addition, in the above generation example 2, in order to make it easier to understand the method of creating an LED animation using transparent definition data, the 8th channel, which has the highest execution priority, is assigned the light emission mode (lighting mode and / Although an example of setting LED data (or non-lighting mode LED data) has been described, the present invention is not limited to this. The 8th channel, which has the highest execution priority, is set with a lighting mode for error notification (LED data, etc.), which has a high notification priority, and the 7th channel is set with a lighting mode (lighting mode and/or (LED data in non-lighting mode) may also be set.

(3)生成例3
上記生成例2(図126:連続変動演出の点灯動作例)のように、変動演出用のLEDデータがセットされるチャンネル(第8及び第7チャンネル)において、前回の変動表示終了後から次回の変動表示終了時までの期間に渡って透明定義データをセットする構成では、前回の変動表示期間にセットされる変動演出用のLEDデータの設定点灯時間(出力期間)は、実際に実行される点灯時間より長くてもよい。
(3) Generation example 3
As in the above generation example 2 (Figure 126: Example of lighting operation for continuous variation effect), in the channels (8th and 7th channels) where LED data for variable effect is set, the next In a configuration in which transparent definition data is set over a period until the end of the variable display, the set lighting time (output period) of the LED data for variable effect that is set in the previous variable display period is the same as the actual lighting time. It may be longer than hours.

この場合においても、次回の変動表示開始を示すコマンドをホスト制御回路210が受信した際には、それ以降、透明定義データがセットされるので、前回の変動表示期間にセットされる変動演出用の設定点灯時間が、実際に実行される変動演出の点灯時間より長くても、点灯時間が設定点灯時間に到達する前に、前回の変動表示中の変動演出を強制的に終了させることにことができる。その点灯動作例を、図128に示す。 Even in this case, when the host control circuit 210 receives a command indicating the start of the next variable display, the transparent definition data is set from then on, so that the transparent definition data for the variable effect set in the previous variable display period is Even if the set lighting time is longer than the lighting time of the fluctuating effect that is actually executed, the fluctuating effect that was being displayed last time may be forcibly ended before the lighting time reaches the set lighting time. can. An example of the lighting operation is shown in FIG. 128.

図128は、所定のLED281の第8チャンネルにセットされるLEDデータの時間変化と、所定のLED281の第8チャンネルに設定される第1(前回)の変動演出用のLEDデータ(設定データ)の構成との関係を示す図である。 FIG. 128 shows the time change of the LED data set in the 8th channel of a predetermined LED 281 and the LED data (setting data) for the first (previous) variable effect set in the 8th channel of the predetermined LED 281. It is a diagram showing the relationship with the configuration.

図128に示す生成例3では、第8チャンネルに対して、前回の変動表示中に第1の変動演出用のLEDデータ(点灯態様のLEDデータ)がセットされる。この際、第1の変動演出用のLEDデータの設定点灯時間は、実際に実行される第1の変動演出の点灯時間より長い値に設定される(図128中の「設定データ」参照)。そして、前回の変動表示が終了し、次回の変動表示開始を示すコマンドをホスト制御回路210が受信すると、1フレーム(図128中の「1F」)分の期間には透明定義データ(非点灯態様のLEDデータ)が第8チャンネルにセットされ、その後、次回の変動表示期間に渡って透明定義データがセットされる。 In generation example 3 shown in FIG. 128, LED data for the first variable effect (LED data of lighting mode) is set for the eighth channel during the previous variable display. At this time, the set lighting time of the LED data for the first variable effect is set to a value longer than the lighting time of the first variable effect that is actually executed (see "setting data" in FIG. 128). Then, when the previous fluctuating display ends and the host control circuit 210 receives a command indicating the start of the next fluctuating display, the transparent definition data (non-lighting mode LED data) is set to the eighth channel, and thereafter, transparent definition data is set for the next variable display period.

この結果、図128に示すように、前回の変動表示中に実行される第1の変動演出において、LED281の点灯動作の実行時間が設定点灯時間より短くても、次回の変動表示開始時には透明定義データがセットされ、第1の変動演出が強制的に終了することになる。 As a result, as shown in FIG. 128, even if the execution time of the lighting operation of the LED 281 is shorter than the set lighting time in the first fluctuating effect executed during the previous fluctuating display, the transparent definition will be used when the next fluctuating display starts. The data is set, and the first variation effect is forcibly terminated.

上記生成例3のようにして、透明定義データを用いてLEDアニメーションを作成した場合、LEDデータの設定点灯時間を厳密に設定する必要がなくなる。この場合、LED制御が容易(簡易)になるとともに、コストダウンも可能になる。 When an LED animation is created using transparent definition data as in Generation Example 3 above, there is no need to strictly set the set lighting time of the LED data. In this case, LED control becomes easy (simple) and costs can be reduced.

また、図128に示すLED281の点灯動作例では、第8チャンネルにおいて強制的に前回の変動表示中の変動演出が終了するが(強制的にLEDデータがクリアされるが)、それ以降セットされるLEDデータも透明定義データであるので、他のチャンネルにセットされたLEDデータによるLED281の点灯制御には影響を与えない。 In addition, in the example of the lighting operation of the LED 281 shown in FIG. 128, the previous fluctuation display being displayed is forcibly terminated on the 8th channel (although the LED data is forcibly cleared), but it is not set thereafter. Since the LED data is also transparent definition data, it does not affect the lighting control of the LED 281 by the LED data set in other channels.

なお、図128に示す例において、非点灯態様のLEDデータとして、透明定義データの代わりに消灯データを使用した場合には、前回の変動表示終了後以降、他のチャンネルのLEDデータに関係なく、実行優先順位が最も高い第8チャンネルにセットされた消灯データが合成結果として出力される。それゆえ、この場合には、前回の変動表示終了後以降、LED281が消灯された状態となり、他のチャンネルにセットされたLEDデータによる点灯動作は行われない。 In the example shown in FIG. 128, if unlit data is used instead of transparent definition data as the LED data in the non-lit mode, after the previous variable display ends, regardless of the LED data of other channels, The light-off data set in the eighth channel, which has the highest execution priority, is output as the synthesis result. Therefore, in this case, the LED 281 is turned off after the end of the previous variable display, and no lighting operation is performed based on the LED data set in other channels.

上記生成例3(図128に示す例)では、第8チャンネルにおいて、次回の変動表示期間に渡って透明定義データ(非点灯態様のLEDデータ)をセットする例を説明したが、本発明はこれに限定されない。例えば、第8チャンネルにおいて、次回の変動表示期間に渡って点灯態様のLEDデータをセットしてもよい。また、この場合、第8チャンネルにおいて、次回の変動演出開始前(前回の変動演出終了後)の1フレーム分の期間においても、透明定義データ(非点灯態様のLEDデータ)の代わりに、点灯態様のLEDデータをセットしてもよい。 In the above generation example 3 (example shown in FIG. 128), an example was explained in which transparent definition data (LED data in non-lighting mode) is set over the next variable display period in the 8th channel. but not limited to. For example, in the eighth channel, LED data of the lighting mode may be set over the next variable display period. In addition, in this case, in the 8th channel, even in the period of one frame before the start of the next variable effect (after the end of the previous variable effect), the lighting mode is changed instead of the transparent definition data (LED data of non-lighting mode). You may also set the LED data.

さらに、上記生成例3では、第8チャンネルにおいて、次回の変動表示期間に渡って非点灯態様のLEDデータ(透明定義データ)をセットする構成を説明したが、本発明はこれに限定されない。例えば、第8チャンネルにおいて、次回の変動表示期間に渡って点灯態様のLEDデータ及び非点灯態様のLEDデータのいずれもセットしない構成、すなわち、次回の変動表示期間に渡って、LED281に対して駆動データそのものをセットしない構成を採用してもよい。この場合、次回の変動表示期間では、第8チャンネルは使用しないと判断され、第8チャンネルが実行優先順位の判断対象から省かれる。それゆえ、この場合、次回の変動表示期間では、第7チェンネルを実行優先順位の最上位のチャンネルとして、点灯制御を行うことができる。なお、この処理では、第8チャンネルを実行優先順位の判断対象から省くとしたが、本発明はこれに限定されない。例えば、この省く処理の代わりに、第8チャンネルに対して実行優先順位の判断を実行しない、第8チャンネルに点灯態様のLEDデータ及び非点灯態様のLEDデータのいずれかがセットされているか否かの判定のみを行うなどの処理を行ってLED281の発光制御を実行してもよい。このような制御を行った場合、発光制御の処理を簡便化することが可能になる。 Further, in the generation example 3, a configuration was described in which LED data in a non-lighting mode (transparent definition data) is set over the next variable display period in the eighth channel, but the present invention is not limited to this. For example, in the eighth channel, there is a configuration in which neither the lighting mode LED data nor the non-lighting mode LED data is set over the next variable display period, that is, the LED 281 is driven over the next variable display period. A configuration may be adopted in which the data itself is not set. In this case, it is determined that the 8th channel will not be used in the next variable display period, and the 8th channel will be omitted from the execution priority determination target. Therefore, in this case, lighting control can be performed with the seventh channel set as the channel with the highest execution priority in the next variable display period. Note that in this process, the eighth channel is excluded from the execution priority determination target, but the present invention is not limited to this. For example, instead of this omitted processing, judgment of execution priority is not performed for the 8th channel, and whether either LED data in a lighting mode or LED data in a non-lighting mode is set for the 8th channel. The light emission control of the LED 281 may be performed by performing processing such as only making a determination. When such control is performed, it becomes possible to simplify the process of light emission control.

(4)生成例4(ボタン演出時における透明定義データの使用例)
上記生成例3で説明したLED281の点灯制御は、連続変動演出以外の演出にも適用することができる。その一つに、遊技者にボタン押下の操作を指示する演出(以下、「ボタン演出」と称す)が挙げられる。生成例4では、ボタン演出において使用されるLEDアニメーションを、透明定義データを用いて生成する例を説明する。
(4) Generation example 4 (example of use of transparent definition data during button production)
The lighting control of the LED 281 described in the generation example 3 above can be applied to effects other than continuous variation effects. One example is an effect that instructs the player to press a button (hereinafter referred to as a "button effect"). In generation example 4, an example will be described in which an LED animation used in button production is generated using transparent definition data.

ボタン演出では、演出中に遊技者の押下操作が検出された際及びそれ以降に、透明定義データを設定することにより、ボタン演出を終了させる。図129に、透明定義データを用いてボタン演出を実行する際の各チャンネルのLEDデータの設定態様を示す。 In the button performance, the button performance is ended by setting transparent definition data when and after a player's pressing operation is detected during the performance. FIG. 129 shows how the LED data of each channel is set when executing a button effect using transparent definition data.

図129に示す例では、ボタン押下演出用のLEDデータ(第1の点灯態様のLEDデータ)が第8チャンネルにセットされる。なお、この際、ボタン演出におけるLED281の設定点灯時間は、図129中の「設定データ」に示すように、ボタン演出の最長LED点灯時間(遊技者によるボタン押下操作の実行可能時間)が設定される。また、第7チャンネルには、ステージ演出用のLEDデータ(第2の点灯態様のLEDデータ)がセットされる。 In the example shown in FIG. 129, LED data for button press effect (LED data of the first lighting mode) is set to the eighth channel. In addition, at this time, the set lighting time of the LED 281 in the button performance is set to the longest LED lighting time of the button performance (the executable time for the button press operation by the player), as shown in "setting data" in FIG. 129. Ru. Furthermore, LED data for stage performance (LED data of the second lighting mode) is set in the seventh channel.

すなわち、図129に示すボタン演出の例では、演出内容が互いに異なる、ボタン押下演出とステージ演出とが複合した演出が行われる。なお、この例においても、チャンネル間の実行優先順位は、上記実施形態と同様に、チャンネル番号が大きいほど高くなる。すなわち、第8チャンネルが最上位となり、第1チャンネルが最下位となる。 That is, in the example of the button effect shown in FIG. 129, a combined effect of a button press effect and a stage effect, which have different effect contents, is performed. Note that in this example as well, the execution priority among channels increases as the channel number increases, similar to the above embodiment. That is, the eighth channel becomes the highest level, and the first channel becomes the lowest level.

なお、ここでいう、ボタン押下演出は、例えば、表示装置13の表示領域13aに、遊技者にボタン押下の操作を指示する図柄画像(指示画像)を表示する演出であり、ボタン押下演出に対応するLED281の点灯動作では、遊技者にボタン押下の操作を指示する図柄画像の表示動作に対応する点灯動作が行われる。また、ここでいう、ステージ演出は、例えば、遊技者にボタン押下の操作を指示する図柄画像の背景画像により実行される演出であり、ステージ演出に対応するLED281の点灯動作では、背景画像の表示動作に対応する点灯動作が行われる。 Note that the button press performance referred to here is, for example, a performance that displays a symbol image (instruction image) instructing the player to press a button in the display area 13a of the display device 13, and corresponds to the button press performance. The lighting operation of the LED 281 corresponds to the display operation of a symbol image that instructs the player to press a button. Furthermore, the stage performance referred to here is, for example, a performance performed using a background image of a symbol image that instructs the player to press a button, and in the lighting operation of the LED 281 corresponding to the stage performance, the background image is displayed. A lighting operation corresponding to the operation is performed.

ボタン演出では、図129に示すように、ボタン演出開始後、遊技者によるボタン押下操作が検出される前までの期間には、第7チャンネルより実行優先順位の高い第8チャンネルにセットされたボタン押下演出用のLEDデータが出力データとしてセットされる。それゆえ、ボタン演出開始後、遊技者によるボタン押下操作が検出される前までの期間では、第8チャンネルにセットされたボタン押下演出用のLEDデータに対応する点灯動作が行われる。 In the button performance, as shown in FIG. 129, during the period after the start of the button performance until before the button pressing operation by the player is detected, the button set to the 8th channel, which has a higher execution priority than the 7th channel, LED data for press effect is set as output data. Therefore, in the period after the start of the button effect until before the button press operation by the player is detected, the lighting operation corresponding to the LED data for the button press effect set in the eighth channel is performed.

そして、ボタン演出中に遊技者によるボタン押下操作が検出されると、それ以降、第8チャンネルに透明定義データがセットされる。この場合、ボタン押下操作の検出以降、第7チャンネルにセットされたステージ演出用のLEDデータが出力データとしてセットされる。この結果、ボタン押下操作が検出されると、ボタン押下演出に対応する点灯動作が終了し(ボタン押下操作の指示画像の表示動作が終了し)、それ以降、ステージ演出に対応する点灯動作が実行される。 Then, when a button press operation by the player is detected during the button performance, transparent definition data is set in the eighth channel from then on. In this case, after the button press operation is detected, the LED data for stage performance set in the seventh channel is set as output data. As a result, when a button press operation is detected, the lighting operation corresponding to the button press effect ends (the display operation of the instruction image for the button press operation ends), and from then on, the lighting operation corresponding to the stage effect is executed. be done.

上述したホタン演出のように、上位チェンネルに最長LED点灯時間が設定されたボタン押下演出用のLEDデータがセットされた場合であっても、ボタン押下操作の検出時及びそれ以降に透明定義データをセットすることにより、LED点灯制御を、上位チャンネルにセットされたボタン押下演出に対応するLED点灯制御から下位チャンネルにセットされたステージ演出に対応するLED点灯制御にスムーズに移行させることができる。 Even if the LED data for the button press effect with the longest LED lighting time set in the upper channel is set in the upper channel like the hotan effect mentioned above, the transparent definition data is not transmitted when the button press operation is detected and thereafter. By setting the LED lighting control, it is possible to smoothly shift the LED lighting control from the LED lighting control corresponding to the button press performance set in the upper channel to the LED lighting control corresponding to the stage performance set in the lower channel.

図129に示すようなLED281の点灯時間が不定期である演出と点灯時間が不定期でない演出とを複合して実行する場合には、タイムスケジュールが厳密に設定されたLEDデータを用意する必要があるが、実際には、そのようなLEDデータを用意することは難しい。しかしながら、上述した生成例4のように、LED281の点灯時間が不定期である演出のLEDデータを上位チャンネルにセットし、点灯時間が不定期でない演出のLEDデータを下位チャンネルにセットし、点灯時間が不定期である演出のLED281の設定点灯時間を予測される実際の最長点灯時間以上に設定し、且つ、何らかの契機検出時(ボタン押下検出時等)及びそれ以降において透明定義データを上位チャンネルにセットする構成では、複合するLEDデータのタイムスケジュールを厳密に設定する必要がなくなる。 When performing a combination of an effect in which the lighting time of the LED 281 is irregular and an effect in which the lighting time is not irregular, as shown in FIG. 129, it is necessary to prepare LED data with a strictly set time schedule. However, in reality, it is difficult to prepare such LED data. However, as in the generation example 4 described above, the LED data of the effect in which the lighting time of the LED 281 is irregular is set in the upper channel, the LED data of the effect in which the lighting time is not irregular is set in the lower channel, and the lighting time is set in the lower channel. Set the lighting time of the LED 281 for an irregular effect to be longer than the predicted actual longest lighting time, and transmit the transparent definition data to the upper channel when some trigger is detected (such as when detecting a button press) and thereafter. In the configuration in which LED data is set, there is no need to strictly set a time schedule for the combined LED data.

すなわち、透明定義データを使用してLEDアニメーションを作成した場合、演出が、ボタン演出のように、LED281の点灯時間が不定期である演出と点灯時間が不定期でない演出とが複合した演出である場合であっても、正確に且つ簡便にLED点灯制御(LED281を用いた演出制御)を行うことができる。 In other words, when an LED animation is created using transparent definition data, the effect is a combination of an effect in which the lighting time of the LED 281 is irregular and an effect in which the lighting time is not irregular, such as a button effect. Even in such a case, LED lighting control (performance control using the LED 281) can be performed accurately and easily.

なお、図129に示すLED281の点灯動作例は、ボタン演出において、ボタン押下演出に対応する点灯動作(ボタン押下操作の指示画像の表示動作)を担うLED281の動作例であるが、ボタン演出において、ステージ演出に対応する点灯動作を担うLED281では、第8チャンネルに対して、ボタン演出の開始から終了までの期間、透明定義データがセットされる。 Note that the example of the lighting operation of the LED 281 shown in FIG. 129 is an example of the operation of the LED 281 that performs the lighting operation corresponding to the button press effect (display operation of the instruction image of the button press operation) in the button effect. In the LED 281 responsible for the lighting operation corresponding to the stage performance, transparent definition data is set for the eighth channel during the period from the start to the end of the button performance.

(5)LEDの点灯動作の制御手法
次に、図130を参照しながら、上述した透明定義データを使用した場合のLEDアニメーションの生成手法(LED281の点灯動作の制御手法)を説明する。なお、この例では、透明定義データを使用する演出(例えば、上述の連続変動演出やボタン演出)と、それ以外の演出とを区別し、実行する演出が前者である場合には、該演出に対応するランプリクエストが、アニメーションリクエスト構築処理において選択される。この結果、選択されたランプリクエストに基づいて、上記各種生成例で説明したような透明定義データを含むLEDデータが選択され、透明定義データを使用したLEDアニメーションが生成される。
(5) Method for controlling LED lighting operation Next, with reference to FIG. 130, a method for generating an LED animation (controlling method for lighting operation of the LED 281) using the above-mentioned transparent definition data will be described. In addition, in this example, we distinguish between effects that use transparent definition data (for example, the continuous variation effects and button effects mentioned above) and other effects, and if the effect to be executed is the former, the effect is A corresponding ramp request is selected in the animation request construction process. As a result, based on the selected lamp request, LED data including transparent definition data as described in the various generation examples above is selected, and an LED animation using the transparent definition data is generated.

図130は、この例におけるアニメーションリクエスト構築処理の手順を示すフローチャートである。なお、この例におけるアニメーションリクエスト構築処理中の各工程において、上記実施形態におけるアニメーションリクエスト構築処理(図94)中の工程と同じ工程には、同じ符号を付して示す。 FIG. 130 is a flowchart showing the procedure of animation request construction processing in this example. Note that in each step during the animation request construction process in this example, the same steps as those in the animation request construction process (FIG. 94) in the above embodiment are indicated with the same reference numerals.

また、変形例9では、アニメーションリクエスト構築処理以外の処理は、上記実施形態と同様に実行することができ、この例のパチンコ遊技機の構成も、上記実施形態のそれと同様の構成にする。それゆえ、ここでは、アニメーションリクエスト構築処理についてのみ説明する。また、この例のアニメーションリクエスト構築処理もまた、上記実施形態と同様に、副制御メイン処理(図81参照)のS206で行われる。 Further, in the modification 9, processes other than the animation request construction process can be executed in the same manner as in the above embodiment, and the configuration of the pachinko gaming machine in this example is also the same as that in the above embodiment. Therefore, only the animation request construction process will be described here. Further, the animation request construction process in this example is also performed in S206 of the sub-control main process (see FIG. 81), similarly to the above embodiment.

(5-1)アニメーションリクエスト構築処理
図130に示すこの例のアニメーションリクエスト構築処理のフローチャートと、図94に示す上記実施形態のアニメーションリクエスト構築処理のフローチャートとの比較から明らかなように、この例におけるアニメーションリクエスト構築処理中のS341~S351の処理は、上記実施形態のそれらと同様である。それゆえ、ここでは、S341~S351の処理の説明を省略し、S352以降の処理について説明する。
(5-1) Animation request construction process As is clear from the comparison between the flowchart of the animation request construction process of this example shown in FIG. 130 and the flowchart of the animation request construction process of the above embodiment shown in FIG. The processes in S341 to S351 during the animation request construction process are the same as those in the above embodiment. Therefore, the explanation of the processing from S341 to S351 will be omitted here, and the processing from S352 onwards will be explained.

S351の処理後、又は、S341或いはS348がNO判定の場合、ホスト制御回路210は、サブワークRAM210aに格納されたゲームデータの情報を参照し、オブジェクト(例えば、演出オブジェクト、保留オブジェクト、シンプルモードオブジェクトなど)に基づくアニメーションリクエストを生成し、該アニメーションリクエストをサブワークRAM210aの所定領域にセットする(S352)。この処理によりコマンド受信に応じたアニメーションリクエストが生成される。 After the processing in S351, or if the determination in S341 or S348 is NO, the host control circuit 210 refers to the game data information stored in the sub-work RAM 210a, and selects an object (for example, a performance object, a pending object, a simple mode object). etc.) and sets the animation request in a predetermined area of the sub-work RAM 210a (S352). This process generates an animation request in response to command reception.

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、サウンドリクエスト生成処理を行う(S353A)。この処理では、ホスト制御回路210は、アニメーションリクエストが指定する演出に対応するサウンドリクエストを生成する。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成されたサウンドリクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。 Next, the host control circuit 210 performs a sound request generation process based on the animation request (S353A). In this process, the host control circuit 210 generates a sound request corresponding to the effect specified by the animation request. In addition, in this process, the host control circuit 210 transmits the generated sound request to a device provided in the host control circuit 210 in order to synchronize the video display operation, the audio playback operation, the light emission operation, and the accessory drive operation. temporarily stored in the requested request buffer.

次いで、ホスト制御回路210は、ランプリクエスト生成処理を行う(S353B)。この処理では、ホスト制御回路210は、アニメーションリクエスト、演出内容、遊技者の押下操作の有無に基づいて、対応するランプリクエストを生成する。なお、ランプリクエスト生成処理の詳細については、後述の図131を参照しながら後で説明する。 Next, the host control circuit 210 performs lamp request generation processing (S353B). In this process, the host control circuit 210 generates a corresponding lamp request based on the animation request, the content of the effect, and whether or not the player has pressed the button. Note that details of the lamp request generation process will be described later with reference to FIG. 131, which will be described later.

次いで、ホスト制御回路210は、アニメーションリクエストに基づいて、役物リクエスト生成処理を行う(S353C)。この処理では、ホスト制御回路210は、アニメーションリクエストが指定する演出に対応する役物リクエストを生成する。また、この処理では、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、生成された役物リクエストを、ホスト制御回路210内に設けられたリクエストバッファに一時的に格納する。 Next, the host control circuit 210 performs accessory request generation processing based on the animation request (S353C). In this process, the host control circuit 210 generates an accessory request corresponding to the performance specified by the animation request. In addition, in this process, the host control circuit 210 provides the generated accessory request in the host control circuit 210 in order to synchronize the video display operation, the audio playback operation, the light emitting operation, and the accessory drive operation. temporarily stored in the requested request buffer.

そして、S353Cの処理後、ホスト制御回路210は、この例のアニメーションリクエスト構築処理を終了し、処理を副制御メイン処理(図81参照)のS207に移す。 After the process of S353C, the host control circuit 210 ends the animation request construction process of this example and moves the process to S207 of the sub-control main process (see FIG. 81).

(5-2)ランプリクエスト生成処理
次に、図131を参照して、この例のアニメーションリクエスト構築処理(図130参照)中のS353Bで行うランプリクエスト生成処理について説明する。なお、図131は、ホスト制御回路210により実行されるこの例のランプリクエスト生成処理の手順を示すフローチャートである。
(5-2) Ramp request generation process Next, with reference to FIG. 131, the lamp request generation process performed in S353B of the animation request construction process (see FIG. 130) in this example will be described. Note that FIG. 131 is a flowchart showing the procedure of the lamp request generation process in this example executed by the host control circuit 210.

まず、ホスト制御回路210は、アニメーションリクエストが指定する演出に対応するランプリクエストを取得する(呼び出す)(S851)。 First, the host control circuit 210 obtains (calls) a lamp request corresponding to the effect specified by the animation request (S851).

次いで、ホスト制御回路210は、現時点が連続変動演出中の変動開始時であるか否かを判別する(S852)。具体的には、ホスト制御回路210は、変動停止に関するコマンド(変動停止コマンドや、大当たりを示すコマンドなど)を受信した後に、変動開始に関するコマンド(特別図柄演出開始コマンドなど)を受信したか否かを判別して、現時点が連続変動演出中の変動開始時であるか否かを判別する。そして、ホスト制御回路210が、変動停止に関するコマンドを受信した後に、変動開始に関するコマンドを受信した場合には、S852はYES判定となる。 Next, the host control circuit 210 determines whether or not the current time is the start of the fluctuation during the continuous fluctuation performance (S852). Specifically, the host control circuit 210 determines whether or not a command related to the start of variation (such as a special symbol production start command) is received after receiving a command related to the stop of variation (such as a stop variation command or a command indicating a jackpot). It is determined whether the current time is the start time of the fluctuation during the continuous fluctuation performance. If the host control circuit 210 receives a command regarding the start of fluctuation after receiving a command regarding the stop of fluctuation, a YES determination is made in S852.

S852において、ホスト制御回路210が、現時点が連続変動演出中の変動開始時でないと判別した場合(S852がNO判定の場合)、ホスト制御回路210は、後述のS854の処理を行う。 In S852, if the host control circuit 210 determines that the current time is not the start of the fluctuation during the continuous fluctuation performance (NO in S852), the host control circuit 210 performs the process of S854, which will be described later.

一方、S852において、ホスト制御回路210が、現時点が連続変動演出中の変動開始時であると判別した場合(S852がYES判定の場合)、ホスト制御回路210は、連続変動演出用のランプリクエストを取得する(S853)。また、この処理では、ホスト制御回路210は、S851で取得したランプリクエストを、連続変動演出用のランプリクエストで書き換える。これにより、透明定義データを使用した連続変動演出用のLEDデータに対応付けられたランプリクエストが生成される。 On the other hand, in S852, if the host control circuit 210 determines that the current time is the start of the fluctuation during the continuous fluctuation performance (YES in S852), the host control circuit 210 sends a lamp request for the continuous fluctuation performance. Acquire (S853). Also, in this process, the host control circuit 210 rewrites the lamp request acquired in S851 with a lamp request for continuous variation effect. As a result, a lamp request is generated that is associated with LED data for continuous variation effect using transparent definition data.

S853の処理後、又は、S852がNO判定の場合、ホスト制御回路210は、現時点がボタン演出中であり且つ遊技者によるボタン操作が検出された時であるか否かを判別する(S854)。具体的には、ホスト制御回路210は、ボタン演出中において、遊技者によるボタン押下操作の実行に対応する信号(図87中の入力信号)がボタン操作のドライバからホスト制御回路210に入力されたか否かを判別して、現時点がボタン演出中であり且つ遊技者によるボタン操作が検出された時であるか否かを判別する。そして、ホスト制御回路210が、ボタン演出中において、ボタン押下操作の実行に対応する信号の入力を検知した場合には、S854はYES判定となる。 After the process of S853, or if the determination is NO in S852, the host control circuit 210 determines whether or not the current moment is the button performance and the button operation by the player is detected (S854). Specifically, during the button presentation, the host control circuit 210 determines whether a signal corresponding to the execution of a button press operation by the player (the input signal in FIG. 87) is input to the host control circuit 210 from the button operation driver. It is determined whether or not the present moment is the time when the button performance is being performed and the button operation by the player is detected. If the host control circuit 210 detects the input of a signal corresponding to the execution of a button press operation during the button performance, a YES determination is made in S854.

S854において、ホスト制御回路210が、S854の判定条件を満たさないと判別した場合(S854がNO判定の場合)、ホスト制御回路210は、後述のS856の処理を行う。 In S854, if the host control circuit 210 determines that the determination condition of S854 is not satisfied (NO determination in S854), the host control circuit 210 performs the process of S856, which will be described later.

一方、S854において、ホスト制御回路210が、S854の判定条件を満たすと判別した場合(S854がYES判定の場合)、ホスト制御回路210は、ボタン演出用のランプリクエストを取得する(S855)。また、この処理では、ホスト制御回路210は、S851で取得したランプリクエストを、ボタン演出用のランプリクエストで書き換える。これにより、透明定義データを使用したボタン演出用のLEDデータに対応付けられたランプリクエストが生成される。 On the other hand, in S854, if the host control circuit 210 determines that the determination condition of S854 is satisfied (YES determination in S854), the host control circuit 210 acquires a lamp request for button production (S855). Also, in this process, the host control circuit 210 rewrites the lamp request acquired in S851 with a lamp request for button production. As a result, a lamp request associated with LED data for button presentation using transparent definition data is generated.

S855の処理後、又は、S854がNO判定の場合、ホスト制御回路210は、映像表示動作と、音声再生動作、発光動作及び役物駆動動作との同期をとるため、取得された(生成された)ランプリクエストをホスト制御回路210内に設けられたリクエストバッファに一時的に格納する(S856)。そして、S856の処理後、ホスト制御回路210は、この例のランプリクエスト生成処理を終了し、処理をこの例のアニメーションリクエスト構築処理(図130参照)のS353Cに移す。 After the processing in S855, or when the determination in S854 is NO, the host control circuit 210 uses the acquired (generated) ) The lamp request is temporarily stored in a request buffer provided in the host control circuit 210 (S856). After the process of S856, the host control circuit 210 ends the lamp request generation process of this example and moves the process to S353C of the animation request construction process of this example (see FIG. 130).

(6)各種効果のまとめ及び変形態様
この例の透明定義データを用いたLED281の点灯制御は、上述のように、特に、複数種のLED点灯演出が複合する場合の点灯制御に好適である。具体的には、演出が複合する場合、通常、各演出のLEDデータに対して複雑なタイムチャートを作成する必要があるが、この例のように、実行優先度順位が設定された複数のチャンネルに各演出のLEDデータを設定し、且つ、演出内容に応じて上位チャンネルに適宜所定のタイミングで透明定義データを設定した場合には、LED281の点灯時間を厳密に設定したデータを作成する必要が無くなり、演出データの作成が簡便になる。すなわち、透明定義データを使用してLEDアニメーションを作成することにより、複数種のLED点灯演出が複合する場合であっても、正確に且つ簡便にLED点灯制御(LED281を用いた演出制御)を行うことができる。
(6) Summary of various effects and variations The lighting control of the LED 281 using the transparent definition data of this example is particularly suitable for lighting control when multiple types of LED lighting effects are combined, as described above. Specifically, when multiple performances occur, it is usually necessary to create a complex time chart for the LED data of each performance, but as in this example, multiple channels with execution priorities are set. If you set the LED data for each performance in , and also set the transparent definition data at the appropriate predetermined timing for the upper channel according to the content of the performance, it is necessary to create data that strictly sets the lighting time of the LED 281. This makes it easier to create performance data. That is, by creating an LED animation using transparent definition data, even when multiple types of LED lighting effects are combined, LED lighting control (effect control using LED 281) can be performed accurately and easily. be able to.

また、この例の透明定義データを用いたLED281の点灯制御では、次のような効果も得られる。パチンコ遊技機における現状の設計手法では、LEDの設定点灯時間は実際の演出時間より長くなるよう設定される(最長点灯時間に設定される)ことが多い。この場合、例えば、前回の変動演出におけるLEDの点灯動作が終了し、次回の変動演出に対応したLEDの点灯動作を開始するときに、前回の変動演出で設定されたLEDデータが残り易くなり、これにより、前回の変動演出から次の変動演出へのLED点灯の移行動作がスムーズでなくなるという課題が存在する。しかしながら、この例のように、変動演出毎にその開始時に透明定義データを設定することによって、前回の変動演出で残っている余計なLEDデータの影響を防止することができる。 Further, the following effects can be obtained by controlling the lighting of the LED 281 using the transparent definition data of this example. In the current design method for pachinko gaming machines, the set lighting time of the LED is often set to be longer than the actual presentation time (set to the longest lighting time). In this case, for example, when the LED lighting operation for the previous variable effect ends and the LED lighting operation corresponding to the next variable effect is started, the LED data set in the previous variable effect is likely to remain. As a result, there is a problem that the transition operation of the LED lighting from the previous variable effect to the next variable effect is not smooth. However, as in this example, by setting transparent definition data at the start of each variable effect, it is possible to prevent the influence of unnecessary LED data remaining from the previous variable effect.

なお、上述したLEDアニメーションの各種生成例では、透明定義データを設定しない演出として、先読み演出やステージ演出と呼ばれる演出を例に挙げて説明したが、本発明はこれに限定されない。これらの演出以外にも、例えば、「第4図柄」と呼ばれる、特別図柄の抽選結果に対応した図柄の表示演出で使用されるLEDデータ、エラー表示時に使用されるLEDデータに対しても、透明定義データを設定しないようにしてもよい。 In addition, in the various generation examples of the LED animations described above, performances called pre-reading performances and stage performances were explained as examples of performances that do not set transparent definition data, but the present invention is not limited to these. In addition to these performances, for example, the LED data used in the display performance of the symbol corresponding to the lottery result of the special symbol called the "4th symbol", and the LED data used when an error is displayed, are also transparent. Definition data may not be set.

また、第4図柄のLEDデータは、先読み演出やステージ演出と呼ばれる演出用のLEDデータがセットされるチャンネルより実行優先順位の高いチャンネルにセットされる。さらに、エラー表示用のLEDデータは、第4図柄のLEDデータがセットされるチャンネルより実行優先順位の高いチャンネルにセットされる。 Further, the LED data of the fourth symbol is set to a channel with a higher execution priority than the channel in which LED data for performances called pre-read performances and stage performances are set. Furthermore, the LED data for error display is set to a channel with a higher execution priority than the channel in which the LED data of the fourth symbol is set.

[変形例10]
ところで、上述した実施形態によれば、メインCPU71が、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されることを条件として、デモ表示コマンドデータを副制御回路200内のホスト制御回路210に送信し、副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させている。このため、遊技店の開店当初においては、遊技島の各遊技機に一斉に電源が投入されることから、約30秒後に遊技島の各遊技機が一斉にデモ表示を開始するようになり、遊技者に大きなインパクトを与えている。しかしながら、遊技者が遊技を開始して、第1始動口44あるいは第2始動口45に遊技球を入球させることにより、遊技島における各遊技機のデモ表示タイミングにばらつきが生じてしまう。これにより、デモ表示によって遊技者にインパクトを与えることが困難になる。次に記載する変形例10は、この問題を解決するものである。
[Modification 10]
By the way, according to the embodiment described above, the main CPU 71 is in a state in which the number of pending winnings of the first starting slot winnings and the second starting opening winnings has become "0" (the starting memory of the special symbol game has become "0"). The demo display command data is transmitted to the host control circuit 210 in the sub control circuit 200 on the condition that the state) is maintained for a predetermined period of time (for example, 30 seconds), and the sub control circuit 200 receives the demo display command data. , a demonstration screen is displayed on the display area 13a of the display device 13. For this reason, when a game store first opens, power is turned on to all the game machines on the game island at the same time, and after about 30 seconds, all the game machines on the game island start displaying demos at the same time. It has a big impact on players. However, when a player starts a game and enters a game ball into the first starting port 44 or the second starting port 45, variations occur in the demo display timing of each gaming machine on the gaming island. This makes it difficult to make an impact on players through the demonstration display. Modification 10, which will be described next, solves this problem.

本実施形態の変形例10は、図73に示す特別図柄記憶チェック処理において、メインCPU71が実行するデモ表示処理(S37)が異なっている。なお、変形例10におけるデモ表示は、30秒間のデモムービー表示と30秒間の識別図柄の停止表示とからなる計60秒の単位デモ表示が繰り返されることを例として説明する。 Modification 10 of this embodiment differs in the demonstration display process (S37) executed by the main CPU 71 in the special symbol storage check process shown in FIG. The demonstration display in Modification 10 will be explained by taking as an example a repeated unit demonstration display for a total of 60 seconds, consisting of a 30 second demo movie display and a 30 second stop display of identification symbols.

図132は、変形例10におけるデモ表示処理の処理手順を示すフローチャートである。
まず、メインCPU71は、デモ開始タイマが停止中か否かを判別する(S900)。S900おいて、メインCPU71が、デモ開始タイマが停止中であると判別した場合(S900がYES判定の場合)、メインCPU71は、デモ同期タイマ及び基準時間タイマよりタイマ値を取得する(S901)。
FIG. 132 is a flowchart showing the processing procedure of the demonstration display process in Modification 10.
First, the main CPU 71 determines whether the demonstration start timer is stopped (S900). In S900, when the main CPU 71 determines that the demonstration start timer is stopped (YES in S900), the main CPU 71 acquires a timer value from the demo synchronization timer and the reference time timer (S901).

デモ開始タイマ、デモ同期タイマ及び基準時間タイマは、メインRAM73の所定の記憶領域にタイマ値を記憶し、このタイマ値に一定のタイミングで一定値ずつ加算することによってタイマとして機能させるものである。 The demo start timer, demo synchronization timer, and reference time timer function as timers by storing timer values in predetermined storage areas of the main RAM 73 and adding constant values to the timer values at constant timing.

デモ開始タイマは、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態の時間を計時する。デモ同期タイマ及び基準時間タイマは、パチンコ遊技機1への電源投入後、同時に計時を開始する。デモ同期タイマは、単位デモ表示の時間(例えば、60秒)ずつ計時する。基準時間タイマは、所定時間(例えば1/100秒)ずつ計時する。デモ同期タイマ及び基準時間タイマの計時開始時点は同じであるため、デモ同期タイマのタイマ値が変化した時点で、デモ同期タイマのタイマ値と基準時間タイマのタイマ値とは同じ値を示すようになる。なお、デモ開始タイマは、パチンコ遊技機1への電源投入後、30秒後に計時を開始するものとする。 The demonstration start timer measures the time during which the number of pending prizes for the first starting slot winnings and the second starting opening winnings becomes "0". The demo synchronization timer and the reference time timer start timing at the same time after the power to the pachinko game machine 1 is turned on. The demo synchronization timer measures time for each unit demo display (for example, 60 seconds). The reference time timer measures a predetermined period of time (for example, 1/100 seconds). Since the demo synchronization timer and the reference time timer start timing at the same time, when the timer value of the demo synchronization timer changes, the timer value of the demo synchronization timer and the timer value of the reference time timer will show the same value. Become. It is assumed that the demonstration start timer starts counting 30 seconds after the power to the pachinko gaming machine 1 is turned on.

更に、遊技島の電源が投入されることによって、遊技島に設置されている複数の遊技機が一斉に電源が投入されることから、遊技島に含まれるパチンコ遊技機1における基準時間タイマ及びデモ同期タイマは、同じタイミングで始動することになり、同じタイマ値を計数することになる。 Furthermore, when the power of the game island is turned on, the power of multiple game machines installed on the game island is turned on at the same time. Synchronous timers will start at the same timing and will count the same timer value.

図132に戻って、メインCPU71は、デモ開始時間を算出して、その算出結果をデモ開始タイマにセットして(S902)、デモ開始タイマを始動させる処理を行う(S903)。この処理が終了した場合に、デモ表示処理を終了する。 Returning to FIG. 132, the main CPU 71 calculates the demonstration start time, sets the calculation result in the demonstration start timer (S902), and performs processing to start the demonstration start timer (S903). When this process is finished, the demo display process is finished.

デモ開始時間Tは、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった時点から、規定の待ち時間(例えば、30秒)を経過して更にデモ同期タイマの値が更新される時点までの時間である。 The demo start time T is the value of the demo synchronization timer after a specified waiting time (for example, 30 seconds) has elapsed from the time when the number of pending prizes for the first starting slot winnings and the second starting opening winnings reaches "0". is the time up to the point in time when is updated.

第1始動口入賞及び第2始動口入賞の保留個数が「0」になった時点は、基準時間タイマの値によって特定可能である。この時点の基準時間タイマの値とデモ同期タイマの値との差をΔTとすると、ΔTが30秒以下の場合には、規定の待ち時間(例えば、30秒)を経過した時点でデモ同期タイマの値が更新されないことから、デモ開始時間Tは、T=60-ΔTの式で算出可能である。また、ΔTが30秒を越える場合には、規定の待ち時間(例えば、30秒)を経過した時点でデモ同期タイマの値が更新されることから、デモ開始時間Tは、単位デモ表示の時間(60秒)加算されて、T=120-ΔTの式で算出可能である。 The point in time when the number of pending prizes for the first starting slot winnings and the second starting opening winnings becomes "0" can be specified by the value of the reference time timer. Assuming that the difference between the value of the reference time timer and the value of the demo synchronization timer at this point is ΔT, if ΔT is 30 seconds or less, the demo synchronization timer is Since the value of is not updated, the demonstration start time T can be calculated using the formula T=60-ΔT. Additionally, if ΔT exceeds 30 seconds, the value of the demo synchronization timer is updated after the specified waiting time (for example, 30 seconds) has elapsed, so the demo start time T is the time of unit demo display. (60 seconds) and can be calculated using the formula T=120-ΔT.

したがって、デモ開始タイマには、最小で30秒、最大で約90秒セットされることになる。デモ開始タイマにデモ開始時間がセットされてデモ開始タイマが始動すると、タイマ値が1秒ごとに1ずつ減算される。 Therefore, the demo start timer is set to a minimum of 30 seconds and a maximum of approximately 90 seconds. When the demo start time is set in the demo start timer and the demo start timer starts, the timer value is subtracted by 1 every second.

また図132に戻って、メインCPU71は、デモ開始タイマが停止中であると判別しない場合(S900がNO判定の場合)、デモ開始タイマが0以下になったか否かを判定し、デモ開始タイマが0以下になったと判定した場合(S904のYES)には、メインCPU71は、デモ表示コマンドをメインRAM73にセットした後(S905)、デモ表示処理を終了する。メインCPU71が、デモ開始タイマが0以下になったと判定しない場合には、デモ表示処理を終了する。そして、デモ表示コマンドのデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。 Returning to FIG. 132, if the main CPU 71 does not determine that the demo start timer is stopped (NO determination in S900), the main CPU 71 determines whether the demo start timer has become 0 or less, and If it is determined that the demo display command has become 0 or less (YES in S904), the main CPU 71 sets the demo display command in the main RAM 73 (S905), and then ends the demo display process. If the main CPU 71 does not determine that the demo start timer has become 0 or less, it ends the demo display process. The data of the demonstration display command is then transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. Upon receiving the demonstration display command data, the sub-control circuit 200 displays a demonstration screen on the display area 13a of the display device 13.

なお、デモ開始タイマの計時中においては、表示装置13の表示領域13aに停止状態の識別図柄が継続して表示され、第1始動口44あるいは第2始動口45への入賞があった場合、主制御回路100が始動入賞に基づく演出に関するコマンドを副制御回路200に送信するため、表示装置13の表示領域13aにはデモ画面に変わって、演出用の識別図柄の変動表示が行われる。また、第1始動口44あるいは第2始動口45への入賞があった場合に、メインCPU71は、デモ開始タイマの計時を停止するとともに、タイマ値をリセットする。 In addition, while the demonstration start timer is counting, the identification symbol of the stopped state is continuously displayed in the display area 13a of the display device 13, and if there is a winning in the first starting port 44 or the second starting port 45, Since the main control circuit 100 transmits a command related to the performance based on the starting prize to the sub-control circuit 200, the display area 13a of the display device 13 displays a variable display of identification symbols for the performance instead of the demonstration screen. Further, when there is a winning in the first starting port 44 or the second starting port 45, the main CPU 71 stops counting the demonstration start timer and resets the timer value.

次に、変形例10におけるデモ表示のタイミングについて、図133を参照しながら説明する。 Next, the timing of demonstration display in Modification 10 will be described with reference to FIG. 133.

図133は、遊技機に電源を一斉投入した後のデモ表示のタイミングを示す説明図であり、パターンAは、遊技が実行されない遊技機の場合を示すものである。午前10時に遊技機に電源が一斉投入されてから基準時間タイマ及びデモ同期タイマが同時に計時を開始する。また、デモ開始タイマは、電源が一斉投入されてから30秒後に計時を開始する。
このため、遊技が実行されない遊技機においては、パターンAに示すように、電源一斉投入時点から1分後にデモムービーの表示が開始される。それ以降、1分おきにデモムービーが表示される。
FIG. 133 is an explanatory diagram showing the timing of demonstration display after power is turned on to the gaming machines all at once, and pattern A shows the case of gaming machines in which no games are executed. After power is turned on to the gaming machines all at once at 10 am, the reference time timer and the demo synchronization timer start timing at the same time. Further, the demonstration start timer starts counting 30 seconds after the power is turned on all at once.
For this reason, in a gaming machine in which no game is executed, as shown in pattern A, the demonstration movie starts to be displayed one minute after the power is turned on all at once. From then on, a demo movie will be displayed every minute.

ここで、遊技が実行され、始動入賞すると表示手段19において識別図柄の導出表示が行われ、例えば、パターンBに示すように、10時1分15秒で識別図柄が停止した場合、基準時間タイマは1分15秒を計時し、デモ同期タイマは1分00秒を計時することから、デモ開始時間として45秒がセットされる。このため、識別図柄が停止した状態が45秒継続して、10時2分00秒になった時点で、デモムービーの表示が開始される。それ以降、始動入賞しない場合には、1分おきにデモムービーが表示される。 Here, when the game is executed and a winning is started, the identification symbol is derived and displayed on the display means 19. For example, as shown in pattern B, when the identification symbol stops at 10:01:15, the reference time timer Since the demo synchronization timer counts 1 minute 15 seconds and the demo synchronization timer counts 1 minute 00 seconds, 45 seconds is set as the demonstration start time. Therefore, the state in which the identification symbols are stopped continues for 45 seconds, and at 10:02:00, the display of the demo movie is started. After that, if there is no starting prize, a demo movie will be displayed every minute.

また、パターンCに示すように、パターンBよりも遅く10時1分45秒で識別図柄が停止した場合、基準時間タイマは1分45秒を計時し、デモ同期タイマは1分00秒を計時することから、デモ開始時間として75秒がセットされる。このため、識別図柄が停止した状態が75秒継続して、10時3分00秒になった時点で、デモムービーの表示が開始される。それ以降、始動入賞しない場合には、1分おきにデモムービーが表示される。 Also, as shown in pattern C, if the identification pattern stops at 10:01:45 later than pattern B, the standard time timer will clock 1 minute 45 seconds, and the demo synchronization timer will clock 1 minute 00 seconds. Therefore, 75 seconds is set as the demonstration start time. Therefore, the state in which the identification symbols are stopped continues for 75 seconds, and at 10:03:00, the display of the demo movie is started. After that, if there is no starting prize, a demo movie will be displayed every minute.

仮に、1番の遊技機がパターンAでデモ表示を行い、2番の遊技機がパターンBでデモ表示を行い、3番の遊技機がパターンCでデモ表示を行った場合、10時2分00秒になった時点で、1番の遊技機と2番の遊技機とが同じタイミングでデモ表示を開始し、10時3分00秒になった時点で、1~3番の遊技機が同じタイミングでデモ表示を開始する。 For example, if the No. 1 gaming machine displays a demo display using Pattern A, the No. 2 gaming machine displays a demo display using Pattern B, and the No. 3 gaming machine displays a demo display using Pattern C, then at 10:02 At 00 seconds, the No. 1 and No. 2 gaming machines start displaying the demo at the same time, and at 10:03:00, the No. 1 to 3 gaming machines start displaying the demo display at the same time. Start displaying the demo at the same time.

このように変形例10によれば、遊技島における複数の遊技機のデモ表示が同期することから、例えば、遊技が行われていない遊技機が複数ある場合に、これらの遊技機によって一斉にデモ表示が行われる。これにより、遊技者にインパクトを与えるデモ表示が可能になる。
また、デモ同期タイマの発信する時間情報に基づいて、決められたタイミングでデモ演出表示の制御を行うので、途中、識別図柄の変動表示が行われても、停止表示後、30秒経過するとともに、次の時間情報まで待機する待機制御によって、所定のタイミングでデモ演出表示が行われることになる。このため、例えば、遊技店において島を形成する複数の遊技機において、発生タイミングの一定ではない識別図柄の変動表示が行われたとしても、デモ演出表示の開始タイミングを一定にすることが可能となり、遊技店における複数の遊技機間で、図柄変動表示を行っている遊技機を除いて、可能な限り同期のとれた演出表示を行うことが可能となる。
In this way, according to Modification 10, the demo displays of multiple gaming machines on the gaming island are synchronized, so for example, if there are multiple gaming machines that are not playing games, these gaming machines can display a demo at the same time. Display is performed. This makes it possible to display a demonstration that has an impact on the player.
In addition, since the demonstration effect display is controlled at a predetermined timing based on the time information sent by the demo synchronization timer, even if the identification symbol is displayed in a fluctuating manner, 30 seconds have elapsed after the stop display. , the demonstration effect display is performed at a predetermined timing by means of standby control that waits until the next time information. For this reason, for example, even if a plurality of gaming machines forming an island in a game parlor display fluctuating identification symbols that do not occur at a constant timing, it is possible to make the start timing of the demonstration performance display constant. This makes it possible to perform performance display as synchronized as possible among a plurality of gaming machines in a gaming parlor, except for gaming machines that display variable symbols.

以上、変形例10について説明したが、変形例10は上述した構成に限るものではない。例えば、上述した変形例10においては、複数の遊技機におけるデモ表示が同期するように、主制御回路100側でデモ表示コマンドデータの送信タイミングを調整しているが、それに限らず、副制御回路200が、主制御回路100からデモ表示コマンドデータを受信した際に、複数の遊技機におけるデモ表示が同期するように、デモ表示の開始タイミングを調整するように構成してもよい。 Although Modification 10 has been described above, Modification 10 is not limited to the above-described configuration. For example, in the above-described modification 10, the transmission timing of the demonstration display command data is adjusted on the main control circuit 100 side so that the demonstration displays on a plurality of gaming machines are synchronized; however, this is not limited to this. When the demo display command data is received from the main control circuit 100, the demo display start timing may be adjusted so that the demo displays on the plurality of gaming machines are synchronized.

具体的には、ホスト制御回路210に、上述したデモ同期タイマの機能を持たせる。そして、主制御回路100は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態が30秒継続した場合にデモ表示コマンドデータを副制御回路200に送信する。副制御回路200のホスト制御回路210は、主制御回路100からデモ表示コマンドデータを受信した場合に、図81に示すコマンド解析処理(S205)において、デモ表示コマンドデータを受信した時点からデモ同期タイマにおける次の更新時点までの待機時間を算出して、その待機時間を遅延タイマにセットし、遅延タイマを始動させる。その後、遅延タイマが、セットした待機時間を計時した場合に、デモ表示を実行させる。これにより、遊技島においてデモ表示を行っている遊技機が複数ある場合に、それら複数の遊技機におけるデモ表示を同期させることが可能になる。なお、遅延タイマは、副制御回路200が変動開始コマンドを受信した場合に停止、リセットされる。 Specifically, the host control circuit 210 is provided with the above-described demo synchronization timer function. Then, the main control circuit 100 transmits the demonstration display command data to the sub-control circuit 200 when the number of pending prizes of the first starting slot winnings and the second starting opening winnings continues to be "0" for 30 seconds. When the host control circuit 210 of the sub-control circuit 200 receives the demo display command data from the main control circuit 100, in the command analysis process (S205) shown in FIG. The wait time until the next update point in is calculated, the wait time is set in a delay timer, and the delay timer is started. Thereafter, when the delay timer measures the set waiting time, a demonstration display is executed. As a result, when there are a plurality of gaming machines displaying demo displays on the game island, it becomes possible to synchronize the demo displays on the plurality of gaming machines. Note that the delay timer is stopped and reset when the sub control circuit 200 receives the fluctuation start command.

あるいは、ホスト制御回路210に、上述した基準時間タイマ及びデモ同期タイマの機能を持たせる。そして、主制御回路100は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態が30秒継続した場合にデモ表示コマンドデータを副制御回路200に送信する。副制御回路200のホスト制御回路210は、主制御回路100からデモ表示コマンドデータを受信した場合に、図81に示すコマンド解析処理(S205)において、基準時間タイマの値とデモ同期タイマの値との時間差を求め、デモ表示パターンの最初からこの時間差だけ経過した時点の画像からデモ表示を開始させる。これにより、遊技島においてデモ表示を行っている遊技機が複数ある場合に、それら複数の遊技機におけるデモ表示を同期させることが可能になる。 Alternatively, the host control circuit 210 is provided with the functions of the reference time timer and demo synchronization timer described above. Then, the main control circuit 100 transmits the demonstration display command data to the sub-control circuit 200 when the number of pending prizes of the first starting slot winnings and the second starting opening winnings continues to be "0" for 30 seconds. When the host control circuit 210 of the sub control circuit 200 receives the demo display command data from the main control circuit 100, in the command analysis process (S205) shown in FIG. The demo display is started from the image at the time when this time difference has elapsed from the beginning of the demo display pattern. As a result, when there are a plurality of gaming machines displaying demo displays on the game island, it becomes possible to synchronize the demo displays on the plurality of gaming machines.

また、上述した基準時間タイマ及びデモ同期タイマとして、RTC211を利用することも可能である。具体的には、RTC211は、実際の時刻を1/100秒単位で計時するものとし、RTC211が計時する時刻を基準時間タイマの計時値とし、RTC211が計時する時刻における時、分までをデモ同期タイマとする。そして、識別図柄が停止した時点における基準時間タイマとデモ同期タイマとの差、言い替えれば、RTC211の秒の値が30秒以下であれば、RTC211の「分」の値が「+1」される時点をデモ表示の開始時点とする。RTC211の秒の値が30秒を越えた場合には、RTC211の「分」の値が「+2」される時点をデモ表示の開始時点とする。図131のパターンBを例にすると、識別図柄が停止した時点で、RTC211が10h01m15sを計時した場合、RTC211が10h02m00sを計時する時点がデモ表示の開始時点となり、パターンCを例にすると、識別図柄が停止した時点で、RTC211が10h01m45sを計時した場合、RTC211が10h03m00sを計時する時点がデモ表示の開始時点となる。 Furthermore, it is also possible to use the RTC 211 as the reference time timer and demo synchronization timer described above. Specifically, the RTC 211 measures the actual time in units of 1/100 seconds, the time measured by the RTC 211 is the measured value of the reference time timer, and the hours and minutes at the time measured by the RTC 211 are demo-synchronized. Use it as a timer. Then, the difference between the reference time timer and the demo synchronization timer at the time when the identification symbol stops, in other words, if the second value of the RTC 211 is 30 seconds or less, the time when the "minute" value of the RTC 211 is increased by "+1". is the starting point of the demo display. If the second value of the RTC 211 exceeds 30 seconds, the time when the "minute" value of the RTC 211 is increased by "+2" is set as the start time of the demonstration display. Taking pattern B in FIG. 131 as an example, if the RTC 211 clocks 10h01m15s when the identification symbol stops, the time when the RTC 211 clocks 10h02m00s is the start point of the demonstration display; taking pattern C as an example, the identification symbol If the RTC 211 measures 10h01m45s at the time when the demo display stops, the demonstration display starts when the RTC 211 measures 10h03m00s.

[変形例11]
上述した実施形態によれば、音声チャンネルにおいて優先順位の高いチャンネルの音声データを優先して出力させることにより、優先順位の高い音声(エラー音、演出音等)を遊技者が聞こえるようにしていることに対し、変形例11は、マルチエフェクタ228に、サイドチェインを実行する機能を具備させ、スピーカ11に出力する信号に対して処理を施すことにより、優先順位の高い音声(エラー音、演出音等)が遊技者に聞こえ易くするものである。サイドチェインとはエフェクタの制御信号として別のチャンネルの信号を利用する外部入力方式である。
[Modification 11]
According to the embodiment described above, by giving priority to outputting the audio data of the channel with the higher priority among the audio channels, the player can hear the audio with the higher priority (error sound, performance sound, etc.). On the other hand, in Modification 11, the multi-effector 228 is equipped with a function to execute a side chain, and by processing the signal output to the speaker 11, high-priority audio (error sound, production sound) etc.) can be easily heard by the player. Sidechain is an external input method that uses a signal from another channel as a control signal for an effector.

図134(a)は、マルチエフェクタ228の要部構成を示すブロック図である。マルチエフェクタ228は、サイドチェイン制御部228aと、エフェクト制御部228bと、ミキサ228cと、を備えている。
マルチエフェクタ228には、メインジェネレータ227の各音声チャンネルに音声データをセットすることによって変換された各音声信号が入力される。
FIG. 134(a) is a block diagram showing the main part configuration of the multi-effector 228. The multi-effector 228 includes a side chain control section 228a, an effect control section 228b, and a mixer 228c.
Each audio signal converted by setting audio data in each audio channel of the main generator 227 is input to the multi-effector 228 .

サイドチェイン制御部228aは、図134(b)に示す1又は複数のサイドチェインエフェクタ228dを備えている。サイドチェインエフェクタ228dは、2入力1出力であり、一方の入力に所定の音声チャンネルに対応する信号線が接続され、他方の入力に比較用の所定の音声チャンネルに対応する信号線が接続される。この際、一方の入力に対応する音声チャンネルは、他方の入力に対応する音声チャンネルよりも優先度が高いものとする。そして、サイドチェインエフェクタ228dは、2入力に音声信号が入力された場合に、一方の入力の音声信号に対して、他方の入力の音声信号と重複する部分の音量を低くする処理を行ってエフェクト制御部228bに出力する。なお、サイドチェインエフェクタ228dにおいて他方の入力に音声信号が入力されない場合には、一方の入力に入力される音声信号がそのままエフェクト制御部228bに出力されることになる。 The side chain control section 228a includes one or more side chain effectors 228d shown in FIG. 134(b). The side chain effector 228d has two inputs and one output, and one input is connected to a signal line corresponding to a predetermined audio channel, and the other input is connected to a signal line corresponding to a predetermined audio channel for comparison. . At this time, it is assumed that the audio channel corresponding to one input has a higher priority than the audio channel corresponding to the other input. Then, when audio signals are input to two inputs, the side chain effector 228d performs processing on the audio signal of one input to lower the volume of the part that overlaps with the audio signal of the other input, thereby producing an effect. It is output to the control section 228b. Note that when no audio signal is input to the other input of the side chain effector 228d, the audio signal input to one input is output as is to the effect control section 228b.

エフェクト制御部228bは、サイドチェイン制御部228aから出力される各音声信号に対して、必要に応じて所定のエフェクト効果を施してミキサ228cに出力する。なお、エフェクト制御部228bにおいてエフェクト処理されない音声信号はそのままミキサ228cに出力されることになる。ミキサ228cは、エフェクト制御部228bを通過した各音声信号を合成する。 The effect control section 228b applies a predetermined effect to each audio signal output from the side chain control section 228a as necessary, and outputs the result to the mixer 228c. Note that the audio signal that is not subjected to effect processing in the effect control section 228b is output as is to the mixer 228c. The mixer 228c synthesizes each audio signal that has passed through the effect control section 228b.

次に、サイドチェインエフェクタ228dの動作について、識別図柄の変動中にBGMが流れており、保留球表示の変化に伴って保留演出音が出力された場合を例として説明する。 Next, the operation of the side chain effector 228d will be described using as an example a case where BGM is playing while the identification symbol is changing, and a holding effect sound is output as the holding ball display changes.

この場合、サイドチェイン制御部228aの一方の入力にBGMの音声信号が入力され、他方の入力に保留演出音の音声信号が入力される。一方の入力にBGMの音声信号が入力され、他方の入力に保留演出音の音声信号が入力されない場合には、スピーカ11からBGMが再生出力される。BGMの再生中に、サイドチェイン制御部228aの他方の入力に保留球表示の変化に伴う保留演出音がセットされた場合、サイドチェインエフェクタ228dは、音声チャンネルにセットされているBGMの音声信号における保留演出音の音声信号が出力されるタイミングと重複する部分の音量を低くする処理を行う。
そして、ミキサ228cによって、サイドチェイン処理されたBGMの音声信号と保留演出音の音声信号とが合成されてスピーカ11に出力される。この音声信号に基づいて、スピーカ11が音声出力した場合、前面に出ていたBGMが、保留演出音が出力されている間に後ろに下がっているように感じられ、その結果、保留演出音が聞こえやすくなる。
In this case, the BGM audio signal is input to one input of the side chain control unit 228a, and the audio signal of the hold effect sound is input to the other input. When a BGM audio signal is input to one input and a hold performance sound audio signal is not input to the other input, the BGM is reproduced and output from the speaker 11. During playback of BGM, when a hold effect sound accompanying a change in the hold ball display is set to the other input of the side chain control unit 228a, the side chain effector 228d controls the sound signal of the BGM set to the audio channel. Processing is performed to lower the volume of the portion that overlaps with the timing at which the audio signal of the hold performance sound is output.
Then, the mixer 228c synthesizes the side-chain-processed BGM audio signal and the hold performance sound audio signal, and outputs the synthesized signal to the speaker 11. When the speaker 11 outputs audio based on this audio signal, it feels like the BGM that was in the front is moving back while the hold effect sound is being output, and as a result, the hold effect sound is It becomes easier to hear.

なお、BGMの再生中に、保留演出音が出力される場合を例として説明したが、それに限るものではなく、例えば、エラー音の再生中において保留演出音が出力される場合に、エラー音の音量を下げてもよく、更に、BGMの再生中に、「リーチ」や「大当り」等の演出音が出力される場合に、BGMの音量を下げてもよい。なお、BGMの音量を下げる程度については適宜設定可能であり、BGMの音量を0にしても、BGMが聞こえる程度に下げてもよい。 Although the explanation has been given using an example in which a hold effect sound is output while BGM is being played, the present invention is not limited to this. For example, if a hold effect sound is output while an error sound is being played, the error sound The volume may be lowered, and furthermore, the volume of the BGM may be lowered when a performance sound such as "reach" or "jackpot" is output while the BGM is being played. Note that the degree to which the volume of the BGM is lowered can be set as appropriate, and the volume of the BGM may be set to 0 or may be lowered to the extent that the BGM can be heard.

また、上述した構成によれば、サイドチェインエフェクタ228dによって、BGMの音量を下げているが、それに限らず、BGMにおける特定の周波数帯を調整することによって、BGMをよりクリアな音声とすることにより、結果として保留演出音が聞こえやすくしてもよい。 Further, according to the above-described configuration, the volume of the BGM is lowered by the side chain effector 228d, but the present invention is not limited thereto. As a result, the hold performance sound may be made easier to hear.

このように本実施形態によれば、複数の音声が同時に出力される場合に、優先度の高い音声が出力されるタイミングで優先度の低い音声にサイドチェイン処理が施されるため、遊技者は、優先度の高い音声を明確に聞き取ることが可能になる。このように、専用デバイス(サイドチェインエフェクタ228d)によって、音声の優先度を明確化することが可能となり、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御することが可能になる。 As described above, according to the present embodiment, when a plurality of voices are output at the same time, side chain processing is performed on the low priority voice at the timing when the high priority voice is output, so that the player can , it becomes possible to clearly hear high-priority audio. In this way, the dedicated device (side chain effector 228d) makes it possible to clarify the priority of audio, and to control the delicate balance and timing of mixed voices by outputting multiple audio at the same time. Become.

なお、本実施形態について、パチンコ遊技機10を例として説明したが、他の遊技機、例えばパチスロに本実施形態を適用することも可能である。 Although this embodiment has been described using the pachinko gaming machine 10 as an example, it is also possible to apply this embodiment to other gaming machines, such as pachi-slot machines.

[他の実施形態]
[パチスロの機能フロー]
本発明を適用可能な他の遊技機の実施形態について、以下に図面を参照しながら説明する。はじめに、図135を参照して、本実施形態における遊技機(以下、パチスロ)500の機能フローについて説明する。
[Other embodiments]
[Pachislot function flow]
Embodiments of other gaming machines to which the present invention can be applied will be described below with reference to the drawings. First, with reference to FIG. 135, the functional flow of the gaming machine (hereinafter referred to as pachi-slot) 500 in this embodiment will be described.

遊技者によりメダルが投入され、スタートレバー506が操作されると、予め定められた数値の範囲(例えば、0~65535)の乱数から1つの値(以下、乱数値)が抽出される。 When a player inserts a medal and operates the start lever 506, one value (hereinafter referred to as a random number) is extracted from a random number in a predetermined numerical range (for example, 0 to 65535).

内部抽籤手段(内部当籤役決定手段ともいう。後述のメインCPU531)は、抽出された乱数値に基づいて抽籤を行い、内部当籤役(単に当籤役ともいう)を決定する。内部当籤役の決定により、有効ライン(入賞判定ライン、入賞ラインともいう)に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられている。 An internal lottery means (also referred to as an internal winning combination determining means; the main CPU 531 to be described later) performs a lottery based on the extracted random number value and determines an internal winning combination (also simply referred to as a winning combination). By determining the internal winning combination, a combination of symbols that is permitted to be displayed along an active line (also referred to as a winning determination line or winning line) is determined. In addition, the types of symbol combinations are those related to "winning" where the player is given benefits such as medal payout, replay activation, bonus activation, etc., and those related to other so-called "losing". is provided.

続いて、複数のリール503L,503C,503Rの回転が行われた後で、遊技者によりストップボタン507L,507C,507Rが押されると、リール停止制御手段(後述のモータ駆動回路539、後述のステッピングモータ549L,549C,549R)は、内部当籤役とストップボタン507L,507C,507Rが押されたタイミングとに基づいて、該当するリール503L,503C,503Rの回転を停止する制御を行う。 Subsequently, after the plurality of reels 503L, 503C, and 503R have been rotated, when the player presses the stop buttons 507L, 507C, and 507R, the reel stop control means (the motor drive circuit 539 described later, the stepping The motors 549L, 549C, 549R) perform control to stop the rotation of the corresponding reels 503L, 503C, 503R based on the internal winning combination and the timing at which the stop buttons 507L, 507C, 507R are pressed.

ここで、パチスロ500では、基本的に、ストップボタン507L,507C,507Rが押されたときから規定時間(190msec)内に、該当するリール503L,503C,503Rの回転を停止する制御が行われる。本実施形態では、上記規定時間内でのリール503L,503C,503Rの回転に伴って移動する図柄の数を「滑り駒数」と呼び、その最大数を図柄4個分に定める。 Here, in the pachi-slot 500, control is basically performed to stop the rotation of the corresponding reels 503L, 503C, and 503R within a specified time (190 msec) from when the stop buttons 507L, 507C, and 507R are pressed. In this embodiment, the number of symbols that move as the reels 503L, 503C, and 503R rotate within the specified time is called the "number of sliding pieces," and the maximum number is set to four symbols.

リール停止制御手段は、入賞に係る図柄の組合せの表示を許可する内部当籤役が決定されているときでは、上記規定時間を利用して、その図柄の組合せが有効ラインに沿って極力表示されるようにリール503L,503C,503Rの回転を停止する。その一方で、内部当籤役によってその表示が許可されていない図柄の組合せについては、上記規定時間を利用して、有効ラインに沿って表示されることがないようにリール503L,503C,503Rの回転を停止する。 When an internal winning combination has been determined that permits the display of winning symbol combinations, the reel stop control means displays the symbol combinations as much as possible along the active line using the above-mentioned prescribed time. The rotation of the reels 503L, 503C, and 503R is stopped as follows. On the other hand, for combinations of symbols that are not permitted to be displayed due to internal winning combinations, the reels 503L, 503C, and 503R are rotated to prevent them from being displayed along the active line using the above specified time. stop.

こうして、複数のリール503L,503C,503Rの回転がすべて停止されると、入賞判定手段(例えば、後述のメインCPU531)は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。以上のような一連の流れがパチスロ500における1回の遊技(単位遊技)として行われる。 In this way, when the rotation of the plurality of reels 503L, 503C, and 503R is all stopped, the winning determination means (for example, the main CPU 531 described later) determines whether the combination of symbols displayed along the active line is related to winning. Determine whether it exists or not. When it is determined that the game is related to winning, a bonus such as a payout of medals is given to the player. The above series of flows are performed as one game (unit game) in the pachislot 500.

なお、本実施形態では、全てのリール503L,503C,503Rが回転しているときに最初に行われるリール503L,503C,503Rの停止操作(ストップボタン507L,507C,507Rの操作)を第1停止操作、第1停止操作の次に行われる停止操作を第2停止操作、第2停止操作の次に行われる停止操作を第3停止操作という。また、第1停止操作に伴う停止制御を第1停止といい、第2停止操作及び第3停止操作に伴う停止制御を、それぞれ第2停止及び第3停止という。 In this embodiment, the first stop operation of the reels 503L, 503C, 503R (operation of the stop buttons 507L, 507C, 507R) when all the reels 503L, 503C, 503R are rotating is called the first stop. The stop operation performed after the first stop operation is called a second stop operation, and the stop operation performed after the second stop operation is called a third stop operation. Furthermore, the stop control associated with the first stop operation is referred to as a first stop, and the stop control associated with the second and third stop operations are referred to as a second stop and a third stop, respectively.

パチスロ500では、前述した一連の流れの中で、液晶表示装置505により行う映像の表示、各種ランプにより行う光の出力、スピーカ509L,509Rにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。 In the Pachislot 500, in the series of steps described above, various functions are performed using the display of images by the liquid crystal display device 505, the output of light by various lamps, the output of sound by the speakers 509L and 509R, or a combination of these. A performance will be held.

遊技者によりスタートレバー506が操作されると、前述の内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値(以下、演出用乱数値)が抽出される。演出用乱数値が抽出されると、演出内容決定手段(後述のサブCPU581)は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行するものを抽籤により決定する。 When the start lever 506 is operated by the player, a random number value for performance (hereinafter referred to as a random number value for performance) is extracted in addition to the random number value used to determine the internal winning combination described above. When the random number value for performance is extracted, the performance content determining means (sub CPU 581 to be described later) determines by lottery the one to be executed this time from among the plurality of types of performance contents associated with the internal winning combination.

演出内容が決定されると、演出実行手段(後述のスピーカ509L,509R、液晶表示装置505)は、リール503L,503C,503Rの回転が開始されるとき、リール503L,503C,503Rの回転がそれぞれ停止されるとき、入賞の有無の判定が行われたとき等の各契機に連動させて演出の実行を進める。このように、パチスロ500では、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役(言い換えると、狙うべき図柄の組合せ)を知る或いは予想する機会が遊技者に提供され、遊技者の興味の向上が図られる。 When the content of the performance is determined, the performance execution means (speakers 509L, 509R, liquid crystal display device 505, which will be described later), when the rotation of the reels 503L, 503C, 503R starts, the rotation of the reels 503L, 503C, 503R, respectively. The performance is executed in conjunction with each opportunity such as when the game is stopped, and when it is determined whether or not there is a winning prize. In this way, in Pachislot 500, players have the opportunity to know or predict the determined internal winning combination (in other words, the combination of symbols to aim for) by executing the presentation contents associated with the internal winning combination. This will increase the interest of the players.

[パチスロの構造]
次に、図136を参照して、本実施形態におけるパチスロ500の構造について説明する。図136は、本実施形態におけるパチスロ500の外部構造を示す。
[Structure of Pachislot]
Next, with reference to FIG. 136, the structure of the pachi-slot machine 500 in this embodiment will be described. FIG. 136 shows the external structure of the pachi-slot machine 500 in this embodiment.

パチスロ500は、いわゆる「パチスロ機」である。このパチスロ500は、コイン、メダル、遊技球又はトークン等の他、遊技者に付与された、もしくは付与される遊技価値の情報を記憶したカード等の遊技媒体を用いて遊技する遊技機である。以下において、パチスロ500は、メダルを用いるものとして説明する。 Pachislot 500 is a so-called "pachislot machine." The Pachislot 500 is a gaming machine that uses gaming media such as coins, medals, game balls, tokens, and other gaming media such as cards that store information on gaming values that have been or will be awarded to players. In the following, the pachislot 500 will be described as one that uses medals.

パチスロ500は、リール503L,503C,503Rや回路基板等を収容する筐体となるキャビネット501aと、キャビネット501aの前面側に対して開閉可能に取り付けられるフロントドア502と、フロントドア502の前面側にパネル部となるフロントパネル508とを備える。キャビネット501aの内部には、3つのリール503L,503C,503Rが横並びに設けられる。各リール503L,503C,503Rは、円筒状のフレームの周面に、複数の図柄が回転方向に沿って連続的に配置された帯状のシートを貼り付けて構成される。 The Pachislot 500 has a cabinet 501a that serves as a housing for accommodating reels 503L, 503C, 503R, circuit boards, etc., a front door 502 that is attached to the front side of the cabinet 501a so that it can be opened and closed, and a front door 502 that is attached to the front side of the front door 502. A front panel 508 serving as a panel section is provided. Inside the cabinet 501a, three reels 503L, 503C, and 503R are provided side by side. Each of the reels 503L, 503C, and 503R is constructed by pasting a band-shaped sheet in which a plurality of symbols are continuously arranged along the rotation direction onto the circumferential surface of a cylindrical frame.

フロントドア502は、ドア本体の部分であり、フロントドア502の中央には、液晶表示装置5が設けられる。液晶表示装置505は、フロントドア502の前面側であって、フロントドア502とフロントパネル508との間に設けられる。液晶表示装置505は、取付枠により、フロントドア502の上側の部分に固定される。 The front door 502 is a part of the door body, and the liquid crystal display device 5 is provided in the center of the front door 502. The liquid crystal display device 505 is provided on the front side of the front door 502 and between the front door 502 and the front panel 508. The liquid crystal display device 505 is fixed to the upper part of the front door 502 by a mounting frame.

また、液晶表示装置505は、図柄表示領域521L,521C,521Rを含む表示画面5aを備え、正面から見て3つのリール503L,503C,503Rに重畳する手前側に位置するように設けられる。図柄表示領域521L,521C,521Rは、3つのリール503L,503C,503Rのそれぞれに対応して設けられており、その背面側に設けられたリール503L,503C,503Rを透過することが可能な構成を備える。 Further, the liquid crystal display device 505 includes a display screen 5a including symbol display areas 521L, 521C, and 521R, and is provided so as to be located on the near side superimposed on the three reels 503L, 503C, and 503R when viewed from the front. The symbol display areas 521L, 521C, and 521R are provided corresponding to the three reels 503L, 503C, and 503R, and are configured to be able to transmit the reels 503L, 503C, and 503R provided on the back side thereof. Equipped with

つまり、図柄表示領域521L,521C,521Rは、表示窓としての機能を果たすものであり、その背後に設けられたリール503L,503C,503Rの回転及びその停止の動作が遊技者側から視認可能となる。また、本実施形態では、図柄表示領域521L,521C,521Rを含めた表示画面の全体を使って、映像の表示が行われ、演出が実行される。さらに、本実施形態では、図柄表示領域521L,521C,521Rを含めた表示画面全体において、メニュー操作画面(図示せず)の表示も可能である。 In other words, the symbol display areas 521L, 521C, and 521R serve as display windows, and the rotation and stopping operations of the reels 503L, 503C, and 503R provided behind them are visible to the player. Become. Furthermore, in this embodiment, the entire display screen including the symbol display areas 521L, 521C, and 521R is used to display images and perform effects. Furthermore, in this embodiment, a menu operation screen (not shown) can also be displayed on the entire display screen including the symbol display areas 521L, 521C, and 521R.

図柄表示領域521L,521C,521Rは、その背後に設けられたリール503L,503C,503Rの回転が停止されたとき、リール503L,503C,503Rの表面に配された複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ1個の図柄(合計で3個)を表示する。また、各図柄表示領域521L,521C,521Rが有する上段、中段及び下段からなる3つの領域のうち予め定められた何れかをそれぞれ組合せてなる擬似的なラインを、入賞か否かの判定を行う対象となるライン(有効ライン)として定義する。なお、本実施形態では、有効ラインは、中段ライン508cの1ラインのみである。 When the rotation of the reels 503L, 503C, 503R provided behind the symbol display areas 521L, 521C, 521R is stopped, the symbol display areas 521L, 521C, 521R display the selected symbols among the multiple types of symbols arranged on the surface of the reels 503L, 503C, 503R. One symbol (three in total) is displayed in each of the upper, middle, and lower regions within the frame. In addition, it is determined whether or not a prize has been won using a pseudo line formed by combining each predetermined one of the three areas consisting of the upper, middle, and lower tiers of each of the symbol display areas 521L, 521C, and 521R. Define as the target line (valid line). Note that in this embodiment, there is only one effective line, the middle line 508c.

フロントドア502には、遊技者による操作の対象となる各種装置が設けられる。メダル投入口510は、遊技者によって外部から投下されるメダルを受け入れるために設けられる。メダル投入口510に受け入れられたメダルは、所定枚数(例えば3枚)を上限として1回の遊技に投入され、所定枚数を超えた分はパチスロ500内部に預けることが可能となる(いわゆるクレジット機能)。 The front door 502 is provided with various devices to be operated by the player. The medal slot 510 is provided to receive medals dropped from the outside by a player. The medals accepted into the medal slot 510 are inserted into one game up to a predetermined number (for example, 3 medals), and the amount exceeding the predetermined number can be deposited inside the Pachislot 500 (a so-called credit function). ).

ベットボタン511は、パチスロ内部に預けられているメダルから1回の遊技に投入する枚数を決定するために設けられる。精算ボタン512は、パチスロ内部に預けられているメダルを外部に引き出すために設けられる。なお、本実施形態のパチスロ500では、クレジット機能により内部に預けることが可能なメダルの限度枚数が例えば50枚に設定されている。 The bet button 511 is provided to determine the number of medals deposited in the pachislot machine to be inserted into one game. The settlement button 512 is provided for withdrawing medals deposited inside the pachi-slot machine to the outside. Note that in the pachi-slot machine 500 of this embodiment, the limit number of medals that can be deposited internally using the credit function is set to, for example, 50 medals.

スタートレバー506は、全てのリール503L,503C,503Rの回転を開始するために設けられる。ストップボタン507L,507C,507Rは、3つのリール503L,503C,503Rのそれぞれに対応づけられ、対応するリール503L,503C,503Rの回転を停止するために設けられる。 A start lever 506 is provided to start rotation of all reels 503L, 503C, and 503R. The stop buttons 507L, 507C, and 507R are associated with the three reels 503L, 503C, and 503R, respectively, and are provided to stop the rotation of the corresponding reels 503L, 503C, and 503R.

7セグ表示器513は、7セグメントLEDからなり、特典として遊技者に対して払い出すメダルの枚数(以下、払出枚数)、今回の遊技(単位遊技)に投入されたメダルの枚数(以下、投入枚数)、パチスロ内部に預けられているメダルの枚数(以下、クレジット枚数)等の情報を遊技者に対してそれぞれデジタル表示するための払出枚数表示部513A、投入枚数表示部513B、クレジット枚数表示部513Cを有する。 The 7-segment display 513 is composed of a 7-segment LED, and displays the number of medals to be paid out to the player as a bonus (hereinafter referred to as the number of medals paid out), and the number of medals inserted in the current game (unit game) (hereinafter referred to as the number of medals inserted). A payout number display section 513A, an input number display section 513B, and a credit number display section for digitally displaying information such as the number of medals deposited in the Pachislot (hereinafter referred to as the number of credits) to the player. 513C.

ランプ(LED等)514は、演出内容に応じた点消灯のパターンにて光を出力する。スピーカ509L,509Rは、演出内容に応じた効果音や楽曲等の音を出力する。また、スピーカ509L,509Rは、メダルの払い出しに伴いそれに応じた払出音を出力する。メダル払出口515は、排出されるメダルを外部に導く。メダル払出口515から排出されたメダルは、メダル受皿516に貯められる。なお、本実施形態のパチスロ500では、クレジット機能により内部に預けられたメダルの枚数が限度枚数(50枚)に達すると、その余のメダルがメダル払出口515から自動的に排出されるようになっている。 The lamp (LED etc.) 514 outputs light in a pattern of turning on and off depending on the content of the performance. The speakers 509L and 509R output sounds such as sound effects and music according to the content of the performance. Further, the speakers 509L and 509R output a payout sound in accordance with the payout of medals. The medal payout port 515 guides the ejected medals to the outside. The medals discharged from the medal payout port 515 are stored in a medal tray 516. In addition, in the pachislot 500 of this embodiment, when the number of medals deposited internally by the credit function reaches the limit number (50 medals), the remaining medals are automatically discharged from the medal payout port 515. It has become.

特に図示しないが、フロントドア502を開放して見えるキャビネット501aの内部には、主制御回路571、メダル払出装置としてのホッパー540等が配置されている(図137参照)。また、キャビネット501aの内部には、ホール係員が各種の設定操作を行うための設定用の鍵穴やリセットボタンが設けられている。ホール側が管理する設定キーが設定用の鍵穴に差し込まれて所定の方向に回動されると、設定スイッチがオンとなり、パチスロ500の電源が投入された状態(初期状態)となる。リセットボタンが操作されると、いわゆる設定値(単に設定ともいう)が1~4の4段階で移行する。設定値は、7セグ表示器513に表示され、所望の設定値が表示された状態でスタートレバー506の操作を行うと、当該設定値に決定される。 Although not particularly shown, a main control circuit 571, a hopper 540 as a medal dispensing device, and the like are arranged inside the cabinet 501a that can be seen when the front door 502 is opened (see FIG. 137). Further, inside the cabinet 501a, a setting keyhole and a reset button are provided for the hall staff to perform various setting operations. When the setting key managed by the hall side is inserted into the setting keyhole and rotated in a predetermined direction, the setting switch is turned on and the pachislot 500 is turned on (initial state). When the reset button is operated, the so-called set value (also simply referred to as setting) changes in four stages from 1 to 4. The set value is displayed on the 7-segment display 513, and when the start lever 506 is operated with the desired set value displayed, the set value is determined.

また、電源投入時には、液晶表示装置505にメニュー操作画面が表示される。メニュー操作画面が表示された状態でベットボタン511やストップボタン507L,507C,507Rを操作することにより、そのメニュー操作画面に表示されたメニュー項目の選択や設定変更可能な各種数値の変更を行うことができる。設定変更可能な各種数値には、パチスロ500で管理される現在時刻の基準となる初期設定時刻や、リミット数及び予告数がある。所望とする設定値に決定され、また、所望とする初期設定時刻やリミット数及び予告数に変更され、その後、所定の方向とは逆方向に設定キーが回動されて引き抜く操作が行われると、変更された設定値、初期設定時刻、リミット数、予告数が管理情報として設定され、遊技可能な状態となる。 Further, when the power is turned on, a menu operation screen is displayed on the liquid crystal display device 505. By operating the bet button 511 and the stop buttons 507L, 507C, and 507R while the menu operation screen is displayed, you can select the menu items displayed on the menu operation screen and change the various numerical values that can be set. I can do it. Various numerical values that can be set include an initial setting time that is a reference for the current time managed by the pachislot machine 500, a limit number, and a notice number. When the desired setting value is determined, and the desired initial setting time, limit number, and notice number are changed, and then the setting key is turned in the opposite direction to the predetermined direction and pulled out. , changed setting values, initial setting time, limit number, and number of notices are set as management information, and the game becomes ready for play.

[遊技機の機能構成]
次に、本実施形態におけるパチスロ500が有する機能構成について説明する。本実施形態におけるパチスロ500は、キャビネット501aの内部上側位置に、主制御回路571を構成する基板(主制御基板)、副制御回路572を構成する基板(副制御基板)、及びこれらと電気的に接続される周辺装置(各種デバイスなど)が設けられている。
[Functional configuration of gaming machine]
Next, the functional configuration of the pachi-slot machine 500 in this embodiment will be explained. The pachislot 500 in this embodiment has a board (main control board) constituting the main control circuit 571, a board (sub control board) constituting the sub control circuit 572, and an electrical connection between them at an upper position inside the cabinet 501a. Peripheral devices (such as various devices) to be connected are provided.

[主制御回路]
図137は、パチスロの主制御回路の構成を示す図である。主制御回路571は、回路基板上に配置されたマイクロコンピュータ530を主たる構成要素としている。マイクロコンピュータ530は、メインCPU531、メインROM532およびメインRAM533などを含む。
[Main control circuit]
FIG. 137 is a diagram showing the configuration of a pachi-slot main control circuit. The main control circuit 571 has a microcomputer 530 arranged on a circuit board as a main component. The microcomputer 530 includes a main CPU 531, a main ROM 532, a main RAM 533, and the like.

メインROM532には、メインCPU531により実行される制御プログラム、図柄配置テーブル、図柄組合せテーブル、内部抽籤テーブル等の各種のデータテーブル、副制御回路572に対して送信される各種制御指令(コマンドなど)のデータ等が記憶される。メインRAM533には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。例えば、メインRAM533には、クレジットカウンタとして機能することでクレジット枚数を格納する領域が設けられる。 The main ROM 532 stores control programs executed by the main CPU 531, various data tables such as a symbol arrangement table, symbol combination table, and internal lottery table, and various control commands (commands, etc.) sent to the sub-control circuit 572. Data etc. are stored. The main RAM 533 is provided with a storage area for storing various data such as internal winning combinations determined by execution of the control program. For example, the main RAM 533 is provided with an area that functions as a credit counter and stores the number of credits.

メインCPU531には、クロックパルス発生回路534、分周器535、乱数発生器536、サンプリング回路537、およびメインRTC(リアルタイムクロック回路)538が接続される。クロックパルス発生回路534および分周器535は、クロックパルスを発生する。メインCPU531は、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器536は、予め定められた範囲(例えば、0~65535)から1つの乱数を発生させる。メインRTC538は、初期状態からの現在時刻を計時する。メインCPU531は、メインRTC538から現在時刻を取得することにより、遊技終了時刻や電断発生時刻等を管理情報として取り扱うことができる。 A clock pulse generation circuit 534, a frequency divider 535, a random number generator 536, a sampling circuit 537, and a main RTC (real-time clock circuit) 538 are connected to the main CPU 531. Clock pulse generation circuit 534 and frequency divider 535 generate clock pulses. Main CPU 531 executes a control program based on the generated clock pulses. Random number generator 536 generates one random number from a predetermined range (eg, 0 to 65535). The main RTC 538 measures the current time from the initial state. By acquiring the current time from the main RTC 538, the main CPU 531 can handle the game end time, power outage occurrence time, etc. as management information.

マイクロコンピュータ530の入力ポートには、スイッチ等が接続されている。メインCPU531は、各種のスイッチなどからの入力を受けて、ステッピングモータ549L,549C,549Rなどの周辺装置の動作を制御する。 A switch or the like is connected to an input port of the microcomputer 530. The main CPU 531 receives input from various switches and controls the operations of peripheral devices such as stepping motors 549L, 549C, and 549R.

ストップスイッチ507Sは、3つのストップボタン507L,507C,507Rが遊技者により、リール503L,503C,503Rの回転を停止させるために押下されたことを検出する。また、スタートスイッチ6Sは、スタートレバー506が遊技者により、リール503L,503C,503Rの回転を開始させるために操作されたことを検出する。 The stop switch 507S detects that the three stop buttons 507L, 507C, and 507R are pressed by the player to stop the rotation of the reels 503L, 503C, and 503R. Further, the start switch 6S detects that the start lever 506 has been operated by the player to start the rotation of the reels 503L, 503C, and 503R.

メダルセンサ542Sは、メダル投入口510に受け入れられたメダルを検出する。ベットスイッチ511Sは、ベットボタン511が遊技者により押下されたことを検出する。精算スイッチ512Sは、精算ボタン512が遊技者により押下されたことを検出する。 The medal sensor 542S detects medals received in the medal slot 510. The bet switch 511S detects that the bet button 511 has been pressed by the player. The settlement switch 512S detects that the settlement button 512 has been pressed by the player.

マイクロコンピュータ530により動作が制御される周辺装置としては、ステッピングモータ549L,549C,549R、7セグ表示器513、及びホッパー540がある。また、マイクロコンピュータ530の出力ポートには、各周辺装置の動作を制御するための回路が接続されている。 Peripheral devices whose operations are controlled by the microcomputer 530 include stepping motors 549L, 549C, and 549R, a 7-segment display 513, and a hopper 540. Furthermore, a circuit for controlling the operation of each peripheral device is connected to an output port of the microcomputer 530.

モータ駆動回路539は、リール503L,503C,503Rに対応して設けられたステッピングモータ549L,549C,549Rの駆動を制御する。リール位置検出回路550は、発光部と受光部とを有する光センサにより、リール503L,503C,503Rが一回転したことを示すリールインデックスをリール503L,503C,503Rに応じて検出する。 The motor drive circuit 539 controls the driving of stepping motors 549L, 549C, and 549R provided corresponding to the reels 503L, 503C, and 503R. The reel position detection circuit 550 detects a reel index indicating that the reels 503L, 503C, and 503R have made one rotation according to the reels 503L, 503C, and 503R using an optical sensor having a light emitting section and a light receiving section.

ステッピングモータ549L,549C,549Rは、回転速度がパルスの出力数に比例し、指定された角度で回転軸を停止させることが可能な構成を含む。ステッピングモータ549L,549C,549Rの駆動力は、所定の減速比のギアを介してリール503L,503C,503Rに伝達される。ステッピングモータ549L,549C,549Rに対して1回のパルスが出力されるごとに、リール503L,503C,503Rは一定の角度で回転する。 The stepping motors 549L, 549C, and 549R include a configuration in which the rotational speed is proportional to the number of output pulses and can stop the rotating shaft at a specified angle. The driving force of the stepping motors 549L, 549C, and 549R is transmitted to the reels 503L, 503C, and 503R via gears having a predetermined reduction ratio. Each time one pulse is output to the stepping motors 549L, 549C, and 549R, the reels 503L, 503C, and 503R rotate at a constant angle.

メインCPU531は、リールインデックスを検出してからステッピングモータ549L,549C,549Rに対してパルスを出力した回数をカウントすることによって、リール503L,503C,503Rの回転角度を管理する。メインCPU531は、リール503L,503C,503Rの回転角度を管理することにより、リール503L,503C,503Rの表面に配置された複数の図柄の各位置を管理する。 The main CPU 531 manages the rotation angles of the reels 503L, 503C, and 503R by counting the number of times pulses are output to the stepping motors 549L, 549C, and 549R after detecting the reel index. The main CPU 531 manages the positions of the plurality of symbols arranged on the surfaces of the reels 503L, 503C, and 503R by managing the rotation angles of the reels 503L, 503C, and 503R.

表示部駆動回路48は、7セグ表示器513の動作を制御する。また、ホッパー駆動回路541は、ホッパー540の動作を制御する。また、払出完了信号回路551は、ホッパー540に設けられたメダル検出部540Sが行うメダルの検出を管理し、ホッパー540から外部に排出されたメダルが払出枚数に達したか否かをチェックする。ホッパー540は、時間的に払出間隔をあけつつメダルを1枚ずつ繰り出す動作(払出動作)を行うように構成されている。 The display drive circuit 48 controls the operation of the 7-segment display 513. Further, the hopper drive circuit 541 controls the operation of the hopper 540. Further, the payout completion signal circuit 551 manages the detection of medals performed by the medal detection unit 540S provided in the hopper 540, and checks whether the number of medals discharged from the hopper 540 to the outside has reached the number of medals to be paid out. The hopper 540 is configured to perform an operation (dispensing operation) of dispensing medals one by one while leaving a temporal dispensing interval.

副制御回路572は、主制御回路571と電気的に接続されており、主制御回路571から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路572には、液晶表示装置505、スピーカ509L,509R、ランプ514が接続されており、主制御回路571から送信されたコマンドに応じてこれらを制御する。また、副制御回路572は、主制御回路571から送信されたコマンドに応じて、ROM582に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行うCPU581を有する。 The sub-control circuit 572 is electrically connected to the main control circuit 571, and performs processing such as determining and executing the content of the performance based on commands sent from the main control circuit 571. A liquid crystal display device 505, speakers 509L, 509R, and a lamp 514 are connected to the sub-control circuit 572, and these are controlled according to commands sent from the main control circuit 571. The sub-control circuit 572 also includes a CPU 581 that controls the output of video, sound, and light according to a control program stored in the ROM 582 in response to commands sent from the main control circuit 571.

本実施形態において、ホッパー540は、複数の図柄表示手段(リール503L,503C,503R)において停止表示される図柄の組合せに応じて遊技媒体(メダル)を払い出す払出手段を実現している。液晶表示装置505は、内部当籤役決定手段により決定された内部当籤役を報知する報知手段を実現している。スピーカ509L,509Rは、音を出力する出音手段を実現している。メインCPU531は、開始操作手段(スタートレバー506)が操作されたことに応じて、複数の役から内部当籤役を抽籤により決定する内部当籤役決定手段、複数の図柄表示手段において複数の図柄を変動表示させる図柄変動手段、内部当籤役決定手段により決定された内部当籤役と複数の停止操作手段(ストップボタン507L,507C,507R)が操作されたこととに応じて、複数の図柄表示手段において複数の図柄を停止表示させる停止制御手段、払出手段による遊技媒体の払出間隔を調整したり払出動作を遅延させる払出制御手段を実現している。サブCPU581は、出音手段を制御する出音制御手段を実現している。 In this embodiment, the hopper 540 realizes a payout unit that pays out game media (medals) in accordance with a combination of symbols that are stopped and displayed on a plurality of symbol display units (reels 503L, 503C, and 503R). The liquid crystal display device 505 realizes a notification means for notifying the internal winning combination determined by the internal winning combination determining means. The speakers 509L and 509R realize sound output means for outputting sound. The main CPU 531 changes a plurality of symbols in an internal winning combination determining means for determining an internal winning combination from a plurality of winning combinations by lottery and in a plurality of symbol display means in response to the operation of the start operation means (start lever 506). In response to the internal winning combination determined by the symbol variation means to be displayed, the internal winning combination determining means, and the operation of the plurality of stop operation means (stop buttons 507L, 507C, 507R), a plurality of symbols are displayed on the plurality of symbol display means. A stop control means for stopping and displaying the symbols, and a payout control means for adjusting the payout interval of game media by the payout means and delaying the payout operation are realized. The sub CPU 581 implements a sound output control means that controls the sound output means.

[副制御回路]
図138は、本実施形態におけるパチスロ500の副制御回路572の構成を示す。
[Sub control circuit]
FIG. 138 shows the configuration of the sub-control circuit 572 of the pachi-slot machine 500 in this embodiment.

副制御回路572は、基本的に、CPU(以下、サブCPU)581、ROM(以下、サブROM)582、RAM(以下、サブRAM)583、レンダリングプロセッサ584、描画用RAM585、ドライバ587、DSP(デジタルシグナルプロセッサ)588、オーディオRAM589及びA/D変換器590及びアンプ591を含んで構成されている。 The sub control circuit 572 basically includes a CPU (hereinafter, sub CPU) 581, ROM (hereinafter, sub ROM) 582, RAM (hereinafter, sub RAM) 583, rendering processor 584, drawing RAM 585, driver 587, DSP ( It is configured to include a digital signal processor) 588, an audio RAM 589, an A/D converter 590, and an amplifier 591.

サブCPU581は、主制御回路571から送信されたコマンドに応じて、サブROM582に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。サブRAM583は、決定された演出内容や演出データを登録する格納領域や、主制御回路571から送信される内部当籤役等の各種データを格納する格納領域が設けられている。サブROM582は、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。 The sub CPU 581 controls the output of video, sound, and light in accordance with a control program stored in the sub ROM 582 in response to commands sent from the main control circuit 571. The sub-RAM 583 is provided with a storage area for registering the determined performance contents and performance data, and a storage area for storing various data such as internal winning combinations transmitted from the main control circuit 571. The sub ROM 582 basically consists of a program storage area and a data storage area.

プログラム記憶領域には、サブCPU581が実行する制御プログラムが記憶されている。例えば、制御プログラムには、副制御回路572全体を管理するためのリアルタイムOSや、当該リアルタイムOSに起動要求されるマザータスク等が含まれる。マザータスクには、メインタスク起動要求や主制御回路571との通信を制御するための主基板通信タスク起動要求、液晶表示装置505による映像の表示を制御するためのアニメタスク起動要求、さらには差枚数が関係するリミット処理タスク起動要求等が含まれる。 A control program executed by the sub CPU 581 is stored in the program storage area. For example, the control program includes a real-time OS for managing the entire sub-control circuit 572, a mother task that is requested to be activated by the real-time OS, and the like. The mother task includes a main task start request, a main board communication task start request for controlling communication with the main control circuit 571, an animation task start request for controlling the display of images on the liquid crystal display device 505, and a difference request. This includes a request to start a limit processing task related to the number of sheets.

また、制御プログラムには、ソフトウェアロジックによってRTCを実現するためのプログラムが含まれる。これにより、サブCPU581は、サブRTC581aとしての機能を有する。サブRTC581aは、初期状態においてホール係員により任意に設定された時刻を基準として現在時刻を計時する。サブCPU581は、サブRTC581aから現在時刻を取得することにより、遊技終了時刻や電断発生時刻等を管理情報として取り扱うことができる。 Further, the control program includes a program for realizing RTC using software logic. Thereby, the sub CPU 581 has a function as a sub RTC 581a. The sub-RTC 581a measures the current time based on the time arbitrarily set by the hall staff in the initial state. By acquiring the current time from the sub RTC 581a, the sub CPU 581 can handle the game end time, power outage occurrence time, etc. as management information.

データ記憶領域は、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、BGMや効果音、払出音等に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等が含まれている。 The data storage area includes a storage area that stores various data tables, a storage area that stores performance data that makes up each performance content, a storage area that stores animation data related to video creation, and sounds related to BGM, sound effects, payout sounds, etc. It includes a storage area for storing data, a storage area for storing lamp data regarding patterns of turning on and off lights, and the like.

また、副制御回路572には、その動作が制御される周辺装置として、液晶表示装置505、スピーカ509L,509R及びランプ514が接続されている。 Further, a liquid crystal display device 505, speakers 509L and 509R, and a lamp 514 are connected to the sub-control circuit 572 as peripheral devices whose operations are controlled.

サブCPU581、レンダリングプロセッサ584、描画用RAM(フレームバッファ586を含む)585及びドライバ587は、演出内容により指定されたアニメーションデータに従って映像を作成し、作成した映像を液晶表示装置505により表示する。 The sub CPU 581, the rendering processor 584, the drawing RAM (including the frame buffer 586) 585, and the driver 587 create a video according to the animation data specified by the presentation content, and display the created video on the liquid crystal display device 505.

また、サブCPU581、DSP588、オーディオRAM589、A/D変換器590及びアンプ591は、演出内容により指定されたサウンドデータに従ってBGMや払出音等の音をスピーカ509L,509Rにより出力する。また、サブCPU581は、演出内容により指定されたランプデータに従ってランプ514の点灯及び消灯を行う。 Further, the sub CPU 581, DSP 588, audio RAM 589, A/D converter 590, and amplifier 591 output sounds such as BGM and payout sounds from the speakers 509L and 509R in accordance with the sound data specified by the performance content. Further, the sub CPU 581 turns on and off the lamp 514 according to lamp data specified by the performance content.

[パチスロにおいて実行されるプログラムフロー]
次に、図139~図147を参照して、主制御回路571のメインCPU531により実行される処理の内容について説明する。
[Program flow executed in Pachislot]
Next, the contents of the processing executed by the main CPU 531 of the main control circuit 571 will be described with reference to FIGS. 139 to 147.

[主制御回路のメインCPUの制御によるメインフローチャート]
図139を参照して、メインCPU531が実行する主たる処理を示すメインフローチャートについて説明する。
[Main flowchart under control of main CPU of main control circuit]
A main flowchart showing the main processing executed by the main CPU 531 will be described with reference to FIG. 139.

初めに、メインCPU531は、電源投入時の初期化処理を行い(S1001)、S1002に移る。なお、この処理では、メインCPU531は、バックアップが正常であるか否か、設定変更や数値変更が適切に行われたか否かを判定し、判定結果に応じた初期化処理を行う。 First, the main CPU 531 performs initialization processing when power is turned on (S1001), and moves to S1002. In this process, the main CPU 531 determines whether the backup is normal and whether the settings and numerical values have been changed appropriately, and performs initialization processing according to the determination results.

次に、メインCPU531は、一遊技終了時の初期化処理を行う(S1002)。例えば、メインCPU531は、内部当籤役格納領域や表示役格納領域等に格納されたデータをクリアする。そして、メインCPU531は、後述の図140に示すメダル受付・スタートチェック処理を行う(S1003)。 Next, the main CPU 531 performs initialization processing at the end of one game (S1002). For example, the main CPU 531 clears data stored in the internal winning combination storage area, display combination storage area, and the like. Then, the main CPU 531 performs medal reception/start check processing shown in FIG. 140, which will be described later (S1003).

次に、メインCPU531は、抽籤用乱数値を抽出し、乱数値格納領域に格納する(S1004)。このS1004の処理で抽出された抽籤用乱数値は、内部抽籤処理において使用される。続いて、メインCPU531は、内部抽籤処理を行う(S1005)。なお、この処理では、メインCPU531は、内部当籤役を決定する。 Next, the main CPU 531 extracts the lottery random number value and stores it in the random number storage area (S1004). The lottery random number value extracted in the process of S1004 is used in the internal lottery process. Next, the main CPU 531 performs internal lottery processing (S1005). Note that in this process, the main CPU 531 determines an internal winning combination.

次に、メインCPU531は、内部抽籤処理の結果に基づいて、リールの停止制御に関する各情報を格納するリール停止初期設定処理を行う(S1006)。この処理では、メインCPU531は、リール503L,503C,503Rの回転を停止する制御に係る領域等の初期化を行う。 Next, the main CPU 531 performs a reel stop initial setting process to store various pieces of information regarding reel stop control based on the result of the internal lottery process (S1006). In this process, the main CPU 531 initializes areas related to control for stopping the rotation of the reels 503L, 503C, and 503R.

次に、メインCPU531は、スタートコマンド送信処理を行う(S1007)。この処理では、メインCPU531は、スタートコマンドをメインRAM533の通信データ格納領域に格納する。スタートコマンドは、遊技状態、内部当籤役等の情報を含み、後述するメインCPU531の制御による割込処理の通信データ送信処理において副制御回路572に送信される。これにより、副制御回路572は、開始操作に応じて各種の演出を行うことができる。 Next, the main CPU 531 performs start command transmission processing (S1007). In this process, the main CPU 531 stores the start command in the communication data storage area of the main RAM 533. The start command includes information such as the gaming state and internal winning combination, and is transmitted to the sub-control circuit 572 in a communication data transmission process of an interrupt process under the control of the main CPU 531, which will be described later. Thereby, the sub control circuit 572 can perform various effects in response to the start operation.

次に、メインCPU531は、ウェイト処理を行う(S1008)。この処理では、メインCPU531は、前回の遊技開始から所定の時間(例えば、4.1秒)経過するまで待機する。続いて、メインCPU531は、リール回転開始処理を行う(S1009)。このリール回転開始処理では、メインCPU531は、リール503L,503C,503Rの回転の開始を要求するとともに、リール回転開始コマンドをメインRAM533の通信データ格納領域に格納する。 Next, the main CPU 531 performs wait processing (S1008). In this process, the main CPU 531 waits until a predetermined time (for example, 4.1 seconds) has elapsed since the start of the previous game. Next, the main CPU 531 performs reel rotation start processing (S1009). In this reel rotation start processing, the main CPU 531 requests the start of rotation of the reels 503L, 503C, and 503R, and stores a reel rotation start command in the communication data storage area of the main RAM 533.

そして、メインCPU531は、引込優先順位格納処理を行う(S1010)。この処理では、内部抽籤処理の結果に基づいて、回転中の各リールの図柄位置毎に、停止許可の場合には、その引込優先順位データを格納し、また、停止不許可の場合(すなわち、当籤していない役が入賞してしまう場合等)には、停止禁止を格納する。 Then, the main CPU 531 performs attraction priority order storage processing (S1010). In this process, based on the result of the internal lottery process, for each symbol position of each rotating reel, if stopping is permitted, the pull-in priority data is stored, and if stopping is not permitted (i.e., (such as when a winning combination is won that has not been won), a prohibition of stopping is stored.

次に、メインCPU531は、リール停止制御処理を行う(S1011)。続いて、メインCPU531は、入賞検索処理を行う(S1012)。この処理では、メインCPU531は、リール503L,503C,503Rの停止後に有効ラインに沿って表示された図柄組合せと図柄組合せテーブルとを照合し、表示役を決定するとともに、メダルの払出枚数の決定を行う。 Next, the main CPU 531 performs reel stop control processing (S1011). Next, the main CPU 531 performs a winning search process (S1012). In this process, the main CPU 531 compares the symbol combinations displayed along the active lines after the reels 503L, 503C, and 503R are stopped with the symbol combination table, determines the display combination, and determines the number of medals to be paid out. conduct.

次に、メインCPU531は、後述の図142に示すメダル払出処理を行う(S1013)。このメダル払出処理において、メインCPU531は、S1012で決定された払出枚数等に基づいてメダルの払出動作を制御することをホッパー駆動回路541に対して要求する。続いて、メインCPU531は、表示コマンドをメインRAM533の通信データ格納領域に格納する。 Next, the main CPU 531 performs medal payout processing shown in FIG. 142, which will be described later (S1013). In this medal payout process, the main CPU 531 requests the hopper drive circuit 541 to control the medal payout operation based on the number of medals determined in S1012. Subsequently, the main CPU 531 stores the display command in the communication data storage area of the main RAM 533.

次に、メインCPU531は、差枚数算出処理(メイン)を行う(S1014)。続いて、メインCPU531は、払出終了コマンド送信処理を行う(S1015)。この処理では、メインCPU531は、払出終了コマンドをメインRAM533の通信データ格納領域に格納する。払出終了コマンドは、S1013のメダル払出処理を経てホッパー540による払出枚数分のメダルの払出動作が終了したことを示すコマンドであり、メダルの払出枚数に加え、S1014において算出された差枚数(メイン)等の情報を含む。通信データ格納領域に格納された払出終了コマンドは、後述するメインCPU531の制御による割込処理の通信データ送信処理において副制御回路572に送信される。これにより、副制御回路572は、差枚数(メイン)を用いた各種の演算を行うことができる。また、副制御回路572は、払出音の出力等を制御することができる。 Next, the main CPU 531 performs difference number calculation processing (main) (S1014). Subsequently, the main CPU 531 performs a payout end command transmission process (S1015). In this process, the main CPU 531 stores the payout end command in the communication data storage area of the main RAM 533. The payout end command is a command indicating that the hopper 540 has completed the payout operation for the number of medals to be paid out after the medal payout process in S1013, and in addition to the number of medals to be paid out, the difference number (main) calculated in S1014 is Contains information such as. The payout end command stored in the communication data storage area is transmitted to the sub-control circuit 572 in a communication data transmission process of an interrupt process under the control of the main CPU 531, which will be described later. Thereby, the sub control circuit 572 can perform various calculations using the difference number of sheets (main). Further, the sub control circuit 572 can control the output of the payout sound and the like.

次に、メインCPU531は、ボーナス終了チェック処理を行う(S1016)。この処理では、メインCPU531は、ボーナスゲームを終了する条件を満たした場合にボーナスゲームの作動を終了する。続いて、メインCPU531は、ボーナス作動チェック処理を行い(S1017)、続いて、メインCPU531は、RT制御処理を行う(S1018)。この処理では、表示役に応じてRT遊技状態フラグの更新を行う。なお、この処理では、メインCPU531は、ボーナスゲームを開始する条件を満たした場合にボーナスゲームの作動を開始し、再遊技の条件を満たした場合に再遊技の作動を行う。 Next, the main CPU 531 performs a bonus end check process (S1016). In this process, the main CPU 531 ends the operation of the bonus game when the conditions for ending the bonus game are satisfied. Next, the main CPU 531 performs a bonus operation check process (S1017), and then the main CPU 531 performs an RT control process (S1018). In this process, the RT gaming state flag is updated according to the display combination. In this process, the main CPU 531 starts the bonus game operation when the conditions for starting the bonus game are satisfied, and performs the replay operation when the replay conditions are satisfied.

次に、メインCPU531は、メインRTC538から現在時刻を取得し、当該現在時刻をメインRAM533の遊技終了時刻保存領域へ保存する(S1019)。遊技終了時刻領域に保存された現在時刻は、メダル受付・スタートチェック処理(後述の図140参照)において使用される。続いて、メインCPU531は、S1002に戻って一連の処理を繰り返し行う。 Next, the main CPU 531 acquires the current time from the main RTC 538, and stores the current time in the game end time storage area of the main RAM 533 (S1019). The current time stored in the game end time area is used in the medal acceptance/start check process (see FIG. 140 described later). Next, the main CPU 531 returns to S1002 and repeats the series of processes.

[メダル受付・スタートチェック処理]
図140を参照して、投入枚数に基づいて開始操作が可能であるか否かをメインCPU531が判別する処理の手順を示したメダル受付・スタートチェック処理について説明する。
[Medal reception/start check processing]
Referring to FIG. 140, the medal reception/start check process will be described, which shows the procedure of the process in which the main CPU 531 determines whether or not a start operation is possible based on the number of inserted medals.

初めに、メインCPU531は、自動投入要求があるか否かについてチェックを行う(S1041)。これは、メインRAM533の自動投入カウンタの値があるか否か、すなわち、「0」であるか否かを判別することによって行われる。自動投入カウンタは、自動的に投入するメダルの枚数をメインCPU531が計数するために設けられたカウンタであり、リプレイ入賞となった単位遊技において投入されたメダルの投入枚数と同じ数が自動投入カウンタに計数される。すなわち、自動投入カウンタの値が「0」とは、前遊技にてリプレイが入賞せず、自動投入要求がなかったことを意味する。一方、自動投入カウンタの値がある場合、すなわち「0」以外で自動投入要求がある場合には、メインCPU531は、続いて、自動投入処理を行い(S1042)、その後S1053に移る。 First, the main CPU 531 checks whether there is an automatic input request (S1041). This is done by determining whether there is a value in the automatic input counter of the main RAM 533, that is, whether it is "0". The automatic insertion counter is a counter provided for the main CPU 531 to count the number of medals that are automatically inserted. is counted. That is, when the value of the automatic input counter is "0", it means that no replay won in the previous game and there was no automatic input request. On the other hand, if the automatic input counter has a value other than "0" and there is an automatic input request, the main CPU 531 subsequently performs automatic input processing (S1042), and then moves to S1053.

S1042において、メインCPU531は、自動投入処理を行う。この処理において、メインCPU531は、自動投入カウンタの値を投入枚数カウンタに複写する。投入枚数カウンタは、自動投入あるいは遊技者による投入操作を経て投入されたメダルの枚数をメインCPU531が計数するために設けられたカウンタである。自動投入カウンタ及び投入枚数カウンタは、メインRAM533の所定の領域に格納される。 In S1042, the main CPU 531 performs automatic input processing. In this process, the main CPU 531 copies the value of the automatic input counter to the input sheet number counter. The inserted medal counter is a counter provided for the main CPU 531 to count the number of medals inserted automatically or through an inserting operation by the player. The automatic input counter and the input number counter are stored in a predetermined area of the main RAM 533.

S1041において、自動投入枚数カウンタの値がない、すなわち「0」で自動投入要求がなかった場合、メインCPU531は、メダル受付を許可し(S1043)、続いて、S1044の処理を行う。 In S1041, if there is no value in the automatic insertion number counter, that is, it is "0" and there is no automatic insertion request, the main CPU 531 allows medal reception (S1043), and then performs the process of S1044.

S1044において、メインCPU531は、遊技状態に応じて投入枚数の最大値を設定する。本実施形態において、メインCPU531は、全ての遊技状態で投入枚数の最大値を「3」にセットする。 In S1044, the main CPU 531 sets the maximum number of coins to be inserted according to the gaming state. In this embodiment, the main CPU 531 sets the maximum number of inserted coins to "3" in all gaming states.

次に、メインCPU531は、メダル受付が許可されているか否かを判別する(S1045)。この判別がYESの場合、メインCPU531は、次にS1046の処理を行い、NOの場合、メインCPU531は、S1053に移る。 Next, the main CPU 531 determines whether medal acceptance is permitted (S1045). If this determination is YES, the main CPU 531 next processes S1046, and if NO, the main CPU 531 moves to S1053.

S1046において、メインCPU531は、メインRTC538から現在時刻を取得する。続いて、メインCPU531は、メインRAM533の遊技終了時刻保存領域から遊技終了時刻を取得し、取得した遊技終了時刻を現在時刻から減算した算出時間を求める(S1047)。そして、メインCPU531は、算出時間と、予め定められた規定の無操作時間とを比較し、算出時間が無操作時間を超えるか否かを判定する(S1048)。ここで、無操作時間は、電源オン状態で遊技者による操作がある程度の時間継続して無かったか否かを判定するために規定されたものである。無操作時間は、前述の電源OFF時間よりも短い時間として、例えば1~3時間程度として規定されている。すなわち、算出時間が無操作時間を超える場合は、CPU531により遊技者が遊技を初めて開始した状態と判断される。 In S1046, the main CPU 531 obtains the current time from the main RTC 538. Next, the main CPU 531 acquires the game end time from the game end time storage area of the main RAM 533, and calculates a calculated time by subtracting the acquired game end time from the current time (S1047). Then, the main CPU 531 compares the calculated time with a predetermined no-operation time, and determines whether the calculated time exceeds the no-operation time (S1048). Here, the no-operation time is defined to determine whether or not there has been no operation by the player for a certain period of time while the power is on. The non-operation time is defined as a time shorter than the above-mentioned power OFF time, for example, about 1 to 3 hours. That is, if the calculated time exceeds the no-operation time, the CPU 531 determines that the player has started playing the game for the first time.

S1048において、算出時間が無操作時間を超える場合、すなわち遊技者が遊技を初めて開始した状態と判断した場合、メインCPU531は、メインRAM533の差枚数カウンタをクリアし(S1049)、その後、S1050に移る。 In S1048, if the calculation time exceeds the no-operation time, that is, if it is determined that the player has started playing the game for the first time, the main CPU 531 clears the difference number counter in the main RAM 533 (S1049), and then moves to S1050. .

S1048において、算出時間が無操作時間を超えていない場合、メインCPU531は、S1045に戻る。すなわち、すなわち継続して遊技が行われているような場合は、差枚数カウンタの値がクリアされることなくそのまま維持される。 In S1048, if the calculated time does not exceed the no-operation time, the main CPU 531 returns to S1045. That is, if the game is being played continuously, the value of the difference number counter is not cleared and is maintained as it is.

S1050において、メインCPU531は、メダル投入チェック処理を行う。この処理において、メインCPU531は、メダルセンサ542Sからの入力をチェックする。続いて、メインCPU531は、メダル投入コマンド送信処理を行う(S1051)。この処理では、メインCPU531は、メダル投入コマンドをメインRAM533の通信データ格納領域に格納する。格納されたメダル投入コマンドは、後述する割込処理の通信データ送信処理において副制御回路572に送信される。メダル投入コマンドは、メダルの投入枚数等の情報を含み、後述するメインCPU531の制御による割込処理の通信データ送信処理において副制御回路572に送信される。 In S1050, the main CPU 531 performs a medal insertion check process. In this process, the main CPU 531 checks the input from the medal sensor 542S. Next, the main CPU 531 performs medal insertion command transmission processing (S1051). In this process, the main CPU 531 stores the medal insertion command in the communication data storage area of the main RAM 533. The stored medal insertion command is transmitted to the sub-control circuit 572 in the communication data transmission process of the interrupt process, which will be described later. The medal insertion command includes information such as the number of medals inserted, and is transmitted to the sub-control circuit 572 in a communication data transmission process of an interrupt process under the control of the main CPU 531, which will be described later.

続いて、メインCPU531は、投入枚数が遊技開始可能枚数であるか否かを判別する(S1052)。例えば、メインCPU531は、投入枚数カウンタの値が「2」または「3」であるか否かを判別する。本実施形態では、遊技開始可能枚数として、2枚または3枚が設定されている。これは、メダルの投入枚数が2枚または3枚で、遊技を開始させることが可能であることを意味している。このとき、投入枚数カウンタの値が「2」または「3」である場合、メインCPU531は、次にS1053の処理を行い、投入枚数カウンタの値が「2」または「3」でない場合、メインCPU531は、後述する離席判定処理(S1055)に処理を移す。離席判定処理(S1055)については後述する。 Next, the main CPU 531 determines whether the number of inserted coins is the number of coins that can be started for the game (S1052). For example, the main CPU 531 determines whether the value of the input sheet number counter is "2" or "3". In this embodiment, the number of coins available for starting the game is set to two or three. This means that it is possible to start the game with two or three medals inserted. At this time, if the value of the input sheet number counter is "2" or "3", the main CPU 531 next performs the process of S1053, and if the value of the input sheet number counter is not "2" or "3", the main CPU 531 Then, the process moves to an absentee determination process (S1055), which will be described later. The absentee determination process (S1055) will be described later.

S1053において、メインCPU531は、スタートスイッチ6Sがオンであるか否かを判別する。具体的に、メインCPU531は、スタートレバー506の操作に基づくスタートスイッチ6Sからの入力があるか否かを判別する。このとき、スタートスイッチ6Sからの入力がある場合、メインCPU531は、メダル受付を禁止し(S1054)、メダル受付・スタートチェック処理を終了する。S1053において、スタートスイッチ6Sからの入力がない場合、メインCPU531は、S1045に戻る。 In S1053, the main CPU 531 determines whether the start switch 6S is on. Specifically, the main CPU 531 determines whether there is an input from the start switch 6S based on the operation of the start lever 506. At this time, if there is an input from the start switch 6S, the main CPU 531 prohibits medal acceptance (S1054) and ends the medal acceptance/start check process. In S1053, if there is no input from the start switch 6S, the main CPU 531 returns to S1045.

[離席判定処理]
図141を参照して、メダル払出枚数チェック処理について説明する。
初めに、メインCPU531は、メダルトカウンタの値が「0」であるか否かを判別する(S1056)。「0」と判別した場合に、メインCPU531は、S1058に処理を移し、「0」と判別した場合に、メインCPU531は、メダルトカウンタの値が「1」または「2」であるか否かを判別する(S1057)。メダルトカウンタの値が「1」または「2」であると判別しない場合に、メインCPU531は、S1058に処理を移し、メダルトカウンタの値が「1」または「2」であると判別した場合に、メインCPU531は、S1059に処理を移す。
[Away determination process]
Referring to FIG. 141, the medal payout number checking process will be described.
First, the main CPU 531 determines whether the value of the medal counter is "0" (S1056). If it is determined to be "0", the main CPU 531 moves the process to S1058, and if it is determined to be "0", the main CPU 531 determines whether the value of the medal counter is "1" or "2". (S1057). If the main CPU 531 does not determine that the value of the Medalt counter is "1" or "2", the main CPU 531 moves the process to S1058, and if it determines that the value of the Medalt counter is "1" or "2". Then, the main CPU 531 moves the process to S1059.

S1058において、メインCPU531は、クレジットカウンタの値が「1」または「2」であるか否かを判別する。クレジットカウンタの値が「1」または「2」であると判別した場合に、メインCPU531は、S1059に処理を移し、「1」または「2」であると判別しない場合に、メインCPU531は、離席判定処理を終了する。 In S1058, the main CPU 531 determines whether the value of the credit counter is "1" or "2". If it is determined that the value of the credit counter is "1" or "2", the main CPU 531 moves the process to S1059, and if it is not determined that the value of the credit counter is "1" or "2", the main CPU 531 The seat determination process ends.

S1059において、メインCPU531は、算出時間と、予め定められた規定の第1設定時間とを比較し、算出時間が設定時間を超えるか否かを判定する。第1設定時間としては、例えば、2分間が設定されている。メインCPU531は、算出時間が第1設定時間を超えたと判断した場合に、離席警告コマンドをメインRAM533にセットする(S1060)。算出時間が第1設定時間を超えたと判断しない場合には、S1061に処理を移す。離席警告コマンドには、1又は2枚のメダルがクレジットされている状態及び1枚又は2枚のメダルが投入されている状態にある時間(算出時間に相当)を液晶表示装置505にタイマ表示させる処理を実行させることを指定するデータが含まれている。離席警告コマンドは副制御回路572に送信され、副制御回路572は、離席警告コマンドに基づいて液晶表示装置505にタイマ表示させる。この処理が終了した場合には、S1061に処理を移す。 In S1059, the main CPU 531 compares the calculated time with a predetermined first set time, and determines whether the calculated time exceeds the set time. The first set time is set to, for example, two minutes. When the main CPU 531 determines that the calculated time has exceeded the first set time, it sets a leave warning command in the main RAM 533 (S1060). If it is not determined that the calculation time exceeds the first set time, the process moves to S1061. The leave warning command includes a timer display on the liquid crystal display device 505 of the time (corresponding to the calculated time) in which 1 or 2 medals are credited and 1 or 2 medals are inserted. Contains data that specifies that the process is to be executed. The away from seat warning command is sent to the sub-control circuit 572, and the sub-control circuit 572 causes the liquid crystal display device 505 to display a timer based on the away from seat warning command. When this process is completed, the process moves to S1061.

S1061において、メインCPU531は、算出時間と、予め定められた規定の第2設定時間とを比較し、算出時間が第2設定時間を超えるか否かを判定する。第2設定時間としては、例えば、5分間が設定されている。メインCPU531は、算出時間が設定時間を超えたと判断した場合に、メダル精算を実行させる処理、例えば、精算ボタンから押下信号を自動的に出力させる処理を行う(S1062)。これにより、図143を参照して後述するメダル払出枚数チェック処理において、1又は2枚のメダルがクレジットされている状態及び1枚又は2枚のメダルが投入されている状態の少なくともいずれかの状態が、第2設定時間だけ継続した場合に、これらのメダルが払い出されることになる。メインCPU531は、算出時間が設定時間を超えたと判断した場合、あるいはS1062の処理が終了した場合には、S1063に処理を移す。 In S1061, the main CPU 531 compares the calculated time with a predetermined second set time, and determines whether the calculated time exceeds the second set time. The second set time is set to, for example, 5 minutes. When the main CPU 531 determines that the calculation time exceeds the set time, it performs a process of executing medal settlement, for example, a process of automatically outputting a push signal from the settlement button (S1062). As a result, in the medal payout number check process which will be described later with reference to FIG. 143, at least one of a state where one or two medals are credited and a state where one or two medals are inserted However, if this continues for the second set time, these medals will be paid out. If the main CPU 531 determines that the calculation time exceeds the set time, or if the process of S1062 is completed, the process moves to S1063.

S1063において、メインCPU531は、算出時間と、予め定められた規定の第3設定時間とを比較し、算出時間が設定時間を超えるか否かを判定する。第3設定時間としては、例えば、10分間が設定されている。メインCPU531は、算出時間が第3設定時間を超えたと判断した場合に、遊技者が遊技を終了した可能性が高いとして、離席警告コマンドをメインRAM533にセットする(S1064)。算出時間が第3設定時間を超えたと判断しない場合には、本サブルーチンを終了する。離席警告コマンドには、ランプ514を点灯させることを指定するデータが含まれている。離席警告コマンドは副制御回路572に送信され、副制御回路572は、離席警告コマンドに基づいてランプ514をさせる。この処理が終了した場合には、本サブルーチンを終了する。 In S1063, the main CPU 531 compares the calculated time with a predetermined third set time, and determines whether the calculated time exceeds the set time. For example, the third set time is set to 10 minutes. If the main CPU 531 determines that the calculated time has exceeded the third set time, it determines that there is a high possibility that the player has finished the game, and sets a leave warning command in the main RAM 533 (S1064). If it is not determined that the calculation time has exceeded the third set time, this subroutine is ended. The leave warning command includes data specifying that the lamp 514 be turned on. The leave warning command is sent to the sub-control circuit 572, and the sub-control circuit 572 turns on the lamp 514 based on the leave warning command. When this process is completed, this subroutine is ended.

なお、上述した実施形態によれば、離席警告コマンドに基づいてランプ514を点灯させているが、ランプ514以外でも、パチスロ500の上方に配置され、ボーナス回数や前回ボーナスからのリールの回転数等を表示する情報表示装置(図示せず)に備えられたランプを点灯させてもよい。 In addition, according to the embodiment described above, the lamp 514 is lit based on the leave warning command, but other than the lamp 514 is also placed above the pachislot 500, and the number of bonuses and the number of reel rotations since the previous bonus are displayed. A lamp provided on an information display device (not shown) that displays the information may be turned on.

[メダル払出処理]
図142を参照して、メダル払出処理について説明する。
[Medal payout process]
The medal payout process will be described with reference to FIG. 142.

初めに、メインCPU531は、入賞作動コマンドの送信登録を行う(S1241)。入賞作動コマンドは、表示役の成立やその表示役の種類等を示すコマンドである。入賞作動コマンドは、メインRAM533の通信データ格納領域に格納され、後述するメインCPU531の制御による割込処理の通信データ送信処理において副制御回路572に送信される。 First, the main CPU 531 performs transmission registration of a winning activation command (S1241). The winning activation command is a command that indicates the establishment of a display combination, the type of the display combination, and the like. The winning activation command is stored in the communication data storage area of the main RAM 533, and is transmitted to the sub-control circuit 572 in a communication data transmission process of an interrupt process under the control of the main CPU 531, which will be described later.

その後、メインCPU531は、入賞作動コマンドの内容、すなわち表示役の種類に基づいてメダルの払い出しがあるか否かを判別する(S1242)。メダルの払い出しがないと判別した場合、メインCPU531は、メダル払出処理を終了する。この場合は、ハズレやリプレイが表示役として成立した場合である。 Thereafter, the main CPU 531 determines whether or not there is a payout of medals based on the content of the winning activation command, that is, the type of display combination (S1242). If it is determined that no medals will be paid out, the main CPU 531 ends the medal payout process. In this case, a loss or a replay is established as a display combination.

S1242において、メダルの払い出しがあると判別した場合、すなわち払出枚数(配当枚数)が規定されたベルやチェリー等が表示役として成立した場合、メインCPU531は、払出時間計測タイマをセットする(S1243)。払出時間計測タイマは、規定の払出枚数に対してホッパー540がメダルを1枚ずつ繰り出す際に残り枚数が1枚(残払出枚数1)となるまでの時間を計るためのものである。払出時間計測タイマは、例えばメインCPU531がソフトウェアタイマから計測時間を適宜取得することによって実現される。 In S1242, if it is determined that there is a payout of medals, that is, if a bell, cherry, etc. with a specified payout number (number of payouts) is established as a display combination, the main CPU 531 sets a payout time measurement timer (S1243). . The payout time measurement timer is used to measure the time until the remaining number of medals reaches 1 (remaining payout number 1) when the hopper 540 pays out medals one by one for a prescribed number of payout medals. The payout time measurement timer is realized, for example, by the main CPU 531 appropriately acquiring the measurement time from a software timer.

次に、メインCPU531は、最大払出枚数に最小払出間隔を乗算することで最大払出総間隔時間を算出する(S1244)。最大払出枚数とは、規定された払出枚数(配当枚数)の中で最も大きい数となるものである。最小払出間隔とは、ホッパー540が1枚ずつメダルを繰り出す際に、1枚の払出動作を終えてから次枚の払出動作を開始するまでのいわゆるマージンに相当する時間であり、ホッパー540の仕様に応じて予め定められている。すなわち、最大払出総間隔時間は、ホッパー540が規定された最も多い払出枚数のメダルを払い出す際の払出間隔(マージン)を合計した時間として求められる。なお、ホッパー540の1枚分の払出動作に要する時間(後述のホッパー可動時間)も、ホッパー540の仕様に応じて予め定められている。 Next, the main CPU 531 calculates the maximum total payout interval time by multiplying the maximum payout number by the minimum payout interval (S1244). The maximum number of coins to be paid out is the largest number among the prescribed number of coins to be paid out (number of distributed coins). The minimum payout interval is the time corresponding to the so-called margin from when the hopper 540 pays out medals one by one, from when the hopper 540 finishes dispensing one medal to when it starts dispensing the next medal, and depends on the specifications of the hopper 540. It is predetermined according to. That is, the maximum total payout interval time is determined as the sum of the payout intervals (margins) when the hopper 540 pays out the maximum number of medals prescribed. Note that the time required for the hopper 540 to dispense one sheet (hopper operating time to be described later) is also determined in advance according to the specifications of the hopper 540.

続いて、メインCPU531は、算出した最大払出総間隔時間を今回の払出枚数で除算することにより払出間隔時間(T2)を算出する(S1245)。払出間隔時間(T2)は、後述の図145に示す払出間隔待機処理において用いられる。ちなみに、ホッパー540による実際の払出枚数が最大払出枚数より少ない枚数となる場合、払出間隔時間(T2)は、最小払出間隔よりも間延びした長い時間となる。こうして算出された払出間隔時間(T2)は、メインRAM533の所定の領域に格納される。 Next, the main CPU 531 calculates the payout interval time (T2) by dividing the calculated maximum payout total interval time by the current payout number (S1245). The payout interval time (T2) is used in the payout interval standby process shown in FIG. 145, which will be described later. Incidentally, if the actual number of coins to be paid out by the hopper 540 is less than the maximum number of coins to be paid out, the payout interval time (T2) will be longer than the minimum payout interval. The payout interval time (T2) thus calculated is stored in a predetermined area of the main RAM 533.

次に、メインCPU531は、クレジット上限チェック処理を行う(S1246)。すなわち、メインCPU531は、クレジット枚数が上限(50枚)に達しているか否かを判別する(S1247)。クレジット枚数が上限に達している場合、メインCPU531は、後述のS1252の払出制御処理(図145参照)に移行する。 Next, the main CPU 531 performs a credit limit check process (S1246). That is, the main CPU 531 determines whether the number of credits has reached the upper limit (50 credits) (S1247). If the number of credits has reached the upper limit, the main CPU 531 moves to payout control processing (see FIG. 145) in S1252, which will be described later.

S1247において、クレジット枚数が上限に達していない場合、メインCPU531は、クレジットカウンタに1を加算し、これに対応するメインRAM533の格納領域の値を更新する(S1248)。 In S1247, if the number of credits has not reached the upper limit, the main CPU 531 adds 1 to the credit counter and updates the corresponding value in the storage area of the main RAM 533 (S1248).

次に、メインCPU531は、後述の図143に示すメダル払出枚数チェック処理を行い(S1249)、その後、後述の図144に示す払出間隔待機処理を行う(S1250)。 Next, the main CPU 531 performs a medal payout number check process shown in FIG. 143 (described later) (S1249), and then performs a payout interval standby process shown in FIG. 144 (described later) (S1250).

次に、メインCPU531は、今回の払出枚数に相当する全てのメダルの払い出しを終了したか否かを判別し(S1251)、払い出しを終了している場合、メダル払出処理を終了する。 Next, the main CPU 531 determines whether the payout of all medals corresponding to the current payout number has been completed (S1251), and if the payout has been completed, the medal payout process is ended.

S1251において、払出枚数に相当する全てのメダルの払い出しを終了していない場合、メインCPU531は、S1246に戻る。 In S1251, if all medals corresponding to the number of medals to be paid out have not been paid out, the main CPU 531 returns to S1246.

S1252において、メインCPU531は、後述の図145に示す払出制御処理を行い、その後、メダル払出処理を終了する。このようなメダル払出処理では、クレジット機能やクレジット枚数に応じたメダルの払い出し準備が行われる。 In S1252, the main CPU 531 performs a payout control process shown in FIG. 145, which will be described later, and then ends the medal payout process. In such medal payout processing, preparations are made for paying out medals according to the credit function and the number of credits.

[メダル払出枚数チェック処理]
図143を参照して、メダル払出枚数チェック処理について説明する。
[Medal payout number check process]
Referring to FIG. 143, the medal payout number checking process will be described.

初めに、メインCPU531は、クレジットカウンタの値をセットする(S1261)。その後、メインCPU531は、精算スイッチ512Sからの信号に基づいてクレジットの精算払出時か否かを判別する(S1262)。クレジットの精算払出時である場合、メインCPU531は、S1267に移行する。 First, the main CPU 531 sets the value of the credit counter (S1261). Thereafter, the main CPU 531 determines whether or not it is time to pay out credit based on the signal from the settlement switch 512S (S1262). If it is time to pay out credit, the main CPU 531 moves to S1267.

S1262において、クレジットの精算払出時でない場合、メインCPU531は、メダルカウンタの値をセットする(S1263)。メダルカウンタは、単位遊技の開始前に遊技者により投入(ベット)されたメダルの投入枚数を計数するCPU531の一機能であり、計数された値がメインRAM533の所定の領域に格納される。 In S1262, if it is not time to settle and pay out credits, the main CPU 531 sets the value of the medal counter (S1263). The medal counter is a function of the CPU 531 that counts the number of medals inserted (bet) by the player before the start of a unit game, and the counted value is stored in a predetermined area of the main RAM 533.

次に、メインCPU531は、メダルの投入枚数の精算時か否かを判別する(S1264)。これは、図示しない投入返却ボタンを遊技者が操作するのに応じて出力される信号等に基づいて判別される。メダル投入枚数の精算時である場合、メインCPU531は、S1267に移行する。 Next, the main CPU 531 determines whether it is time to settle the number of inserted medals (S1264). This is determined based on a signal, etc. that is output in response to the player operating a throw/return button (not shown). If it is time to settle the number of inserted medals, the main CPU 531 moves to S1267.

メダル投入枚数の精算時でない場合、メインCPU531は、払出枚数カウンタに1を加算し、これに対応するメインRAM533の格納領域の値を更新する(S1265)。払出枚数カウンタは、メダルの払出枚数を計数するものである。 If it is not time to settle the number of inserted medals, the main CPU 531 adds 1 to the payout number counter and updates the corresponding value in the storage area of the main RAM 533 (S1265). The payout number counter counts the number of medals to be paid out.

次に、メインCPU531は、払出枚数を7セグ表示器513の払出枚数表示部513Aに表示させる(S1266)。 Next, the main CPU 531 causes the payout number display section 513A of the 7-segment display 513 to display the number of coins to be paid out (S1266).

次に、メインCPU531は、表示された払出枚数について減算処理を行う(S1267)。この処理によれば、1枚のメダルが払い出される(クレジットされる)毎に7セグ表示器513の払出枚数表示部513Aに表示された払出枚数が1つずつ減るように表示される。このとき、ホッパー540の払出動作あるいはクレジット枚数更新表示によってメダルが1枚ずつ払い出されることとなる。なお、S1262においてクレジットの精算払出時である場合や、S1264においてメダル投入枚数の精算時である場合、S1267の減算処理においては、クレジットカウンタやメダルカウンタの値が減算された上で、クレジットされたメダルや投入された分のメダルがホッパー540の払出動作によって払い出されることとなる。 Next, the main CPU 531 performs a subtraction process on the displayed number of payout coins (S1267). According to this process, each time one medal is paid out (credited), the number of paid out medals displayed on the paid out number display section 513A of the 7-segment display 513 is displayed so as to decrease by one. At this time, medals are paid out one by one by the payout operation of the hopper 540 or by the updated display of the number of credits. In addition, when it is time to settle and pay out credits in S1262, or when to settle the number of inserted medals in S1264, in the subtraction process in S1267, the value of the credit counter or medal counter is subtracted, and then the value is credited. The medals and the amount of medals that have been thrown in will be paid out by the payout operation of the hopper 540.

次に、メインCPU531は、クレジット情報コマンドの送信登録を行い(S1268)、メダル払出枚数チェック処理を終了する。クレジット情報コマンドは、クレジット枚数や払出枚数の他、払出音の出力要求等を含むコマンドである。クレジット情報コマンドは、メインRAM533の通信データ格納領域に格納され、後述するメインCPU531の制御による割込処理の通信データ送信処理において副制御回路572に送信される。 Next, the main CPU 531 performs transmission registration of a credit information command (S1268), and ends the medal payout number check process. The credit information command is a command that includes the number of credits, the number of coins to be paid out, and a request to output a payout sound. The credit information command is stored in the communication data storage area of the main RAM 533, and is transmitted to the sub control circuit 572 in a communication data transmission process of an interrupt process under the control of the main CPU 531, which will be described later.

[払出間隔待機処理]
図144を参照して、払出間隔待機処理について説明する。
[Payout interval standby process]
The payout interval standby process will be described with reference to FIG. 144.

まず、メインCPU531は、払出間隔タイプは均等か否かを判別する(S1271)。払出間隔タイプとは、メダルの払い出し(クレジット枚数更新表示)を周期的に均等な間隔で行うか、あるいは払出枚数のうちの最後の1枚を払い出す際に払出間隔を強制的に間延び(払い出しを遅延)させることを示す情報である。なお、周期的に均等な間隔で行う場合には、クレジット枚数の加算表示の途中においてクレジット枚数が上限に達することでホッパー540の払出動作に自動的に切り替えられる場合も含む。なお、このような払出間隔タイプは、遊技者の操作に応じて任意に選択可能としてもよいし、あるいは一方を既定のタイプとして予め設定しておいてもよい。また、遊技状態等に応じて払出間隔タイプを適宜切り替えるようにしてもよい。 First, the main CPU 531 determines whether the payout interval types are equal or not (S1271). The payout interval type means that medals are paid out at regular intervals (the number of credits is updated), or the payout interval is forcibly extended when the last one of the number of medals is paid out (the number of credits is updated). This is information indicating that the process will be delayed). Note that when performing the operation at regular intervals, it also includes a case where the operation is automatically switched to the payout operation of the hopper 540 when the number of credits reaches the upper limit during the addition display of the number of credits. Note that such payout interval types may be arbitrarily selectable according to the player's operations, or one of them may be set in advance as a default type. Further, the payout interval type may be changed as appropriate depending on the gaming state or the like.

S1271において、払出間隔タイプが均等でない場合、すなわち最後の払い出し(クレジット枚数更新表示)を遅延させる場合、メインCPU531は、後述のS1276に移行する。一方、払出間隔タイプが均等である場合、メインCPU531は、総払出時間を総払出枚数(今回の払出枚数)で除算することにより均等待ち時間を算出する(S1272)。総払出時間とは、払出枚数とは無関係に予め定められた時間であり、払出枚数の多少を問わず一定の時間に設定されている。これにより、均等待ち時間は、メダルの払い出し周期として求められる。 In S1271, if the payout interval types are not equal, that is, if the final payout (credit number update display) is to be delayed, the main CPU 531 moves to S1276, which will be described later. On the other hand, if the payout interval type is equal, the main CPU 531 calculates the equal waiting time by dividing the total payout time by the total number of coins to be paid out (the current number of coins to be paid out) (S1272). The total payout time is a predetermined time regardless of the number of coins to be paid out, and is set to a constant time regardless of the number of coins to be paid out. Thereby, the equal waiting time is determined as the medal payout cycle.

次に、メインCPU531は、ホッパー540により払出動作を行うか否かを判別する(S1273)。ホッパー540により払出動作を行わない場合、すなわちクレジット機能によりクレジット枚数の表示を更新する場合、メインCPU531は、後述のS1275に移行する。一方、ホッパー540により払出動作を行う場合、メインCPU531は、S1272で得られた均等待ち時間からメダル1枚当たりのホッパー可動時間を減算することにより、ホッパー540の払出動作に応じた均等待ち時間(払出動作時)を算出する(S1274)。この均等待ち時間(払出動作時)は、今回の払出枚数に応じて調整されたホッパー540の払出間隔に相当し、今回の払出枚数が少ないほど長い時間となり、払出枚数が多くなるほど短い時間となる。 Next, the main CPU 531 determines whether or not the hopper 540 performs a dispensing operation (S1273). When the payout operation is not performed by the hopper 540, that is, when the display of the number of credits is updated by the credit function, the main CPU 531 moves to S1275, which will be described later. On the other hand, when performing a payout operation using the hopper 540, the main CPU 531 calculates the equal waiting time ( (at the time of payout operation) is calculated (S1274). This equal waiting time (during the payout operation) corresponds to the payout interval of the hopper 540 that is adjusted according to the current payout number.The smaller the current payout number, the longer the time, and the larger the current payout number, the shorter the time. .

次に、メインCPU531は、S1272で得られた均等待ち時間、あるいはS1274で得られた均等待ち時間(払出動作時)を間隔カウントの値としてセットする(S1275)。間隔カウントは、後述のS1280において払出間隔待ちの時間を計時するために用いられる。 Next, the main CPU 531 sets the equal waiting time obtained in S1272 or the equal waiting time (at the time of payout operation) obtained in S1274 as the value of the interval count (S1275). The interval count is used to measure the payout interval waiting time in S1280, which will be described later.

S1276において、メインCPU531は、残払出枚数は1枚か否かを判別する。残払出枚数が1枚の場合、メインCPU531は、後述のS1278に移行する。一方、残払出枚数が1枚でない場合、メインCPU531は、最小待ち時間を間隔カウントの値としてセットする(S1277)。最小待ち時間は、先述の図142のS1245において算出した払出間隔時間(T2)に相当する。その後、メインCPU531は、S1280に移行する。 In S1276, the main CPU 531 determines whether the remaining number of coins to be paid out is one. If the remaining number of coins to be paid out is one, the main CPU 531 moves to S1278, which will be described later. On the other hand, if the remaining number of coins to be paid out is not one, the main CPU 531 sets the minimum waiting time as the value of the interval count (S1277). The minimum waiting time corresponds to the payout interval time (T2) calculated in S1245 of FIG. 142 described above. After that, the main CPU 531 moves to S1280.

S1278において、メインCPU531は、図142のS1243でセットした払出時間計測タイマを停止させる。その後、メインCPU531は、総払出時間から払出時間計測タイマにより計時された時間を減算した時間を間隔カウントの値としてセットする(S1279)。 In S1278, the main CPU 531 stops the payout time measurement timer set in S1243 of FIG. 142. Thereafter, the main CPU 531 sets the time obtained by subtracting the time measured by the payout time measurement timer from the total payout time as the value of the interval count (S1279).

次に、メインCPU531は、間隔カウントにセットされた値(時間)分だけ払出間隔待ちを行う(S1280)。その後、メインCPU531は、払出間隔待機処理を終了する。この払出間隔待機処理では、払出間隔タイプや払出枚数に応じてメダルの払い出し(クレジット枚数更新表示)のタイミングが遅延させられ、払出枚数が少ないほど遅延時間が長くなることとなる。 Next, the main CPU 531 waits for the payout interval for the value (time) set in the interval count (S1280). Thereafter, the main CPU 531 ends the payout interval standby process. In this payout interval standby process, the timing of medal payout (credit number update display) is delayed according to the payout interval type and the number of coins to be paid out, and the smaller the number of coins to be paid out, the longer the delay time becomes.

[払出制御処理]
図145を参照して、払出制御処理について説明する。
[Payout control process]
With reference to FIG. 145, the payout control process will be described.

まず、メインCPU531は、払出待ちタイマをセットし、ホッパードライブ(ホッパー駆動回路541)をオンに設定する(S1281)。払出待ちタイマには、図144のS1280においてセットされた間隔カウントの値がセットされる。 First, the main CPU 531 sets a payout wait timer and turns on the hopper drive (hopper drive circuit 541) (S1281). The value of the interval count set in S1280 of FIG. 144 is set in the payout waiting timer.

次に、メインCPU531は、ホッパードライブにセット出力を行う(S1282)。そして、メインCPU531は、ホッパーカウントスイッチがオンか否かを判別する(S1283)。ホッパーカウントスイッチは、ホッパー540が実際に払い出したメダルの枚数を計数するためのものである。 Next, the main CPU 531 outputs a set to the hopper drive (S1282). Then, the main CPU 531 determines whether the hopper count switch is on (S1283). The hopper count switch is for counting the number of medals actually put out by the hopper 540.

S1283において、ホッパーカウントスイッチがオフの場合、メインCPU531は、後述のS1288に移行する。一方、ホッパーカウントスイッチがオンの場合、メインCPU531は、払出待ちタイマの値を減算する(S1284)。 In S1283, if the hopper count switch is off, the main CPU 531 moves to S1288, which will be described later. On the other hand, when the hopper count switch is on, the main CPU 531 subtracts the value of the payout waiting timer (S1284).

次に、メインCPU531は、払出待ちタイマの値が0となって終了したか否かを判別する(S1285)。払出待ちタイマの値が0でない場合、メインCPU531は、S1283に戻る。一方、払出待ちタイマの値が0となって終了した場合、メインCPU531は、ホッパーエラーコードをセットする(S1286)。 Next, the main CPU 531 determines whether the value of the payout waiting timer becomes 0 and the process ends (S1285). If the value of the payout wait timer is not 0, the main CPU 531 returns to S1283. On the other hand, when the value of the payout waiting timer becomes 0 and the processing ends, the main CPU 531 sets a hopper error code (S1286).

その後、メインCPU531は、エラー処理を行い(S1287)、S1281に戻る。 Thereafter, the main CPU 531 performs error processing (S1287) and returns to S1281.

S1288において、メインCPU531は、先述した図143のメダル払出枚数チェック処理を行う。このメダル払出枚数チェック処理では、ホッパー540の払出動作あるいはクレジット枚数更新表示によってメダルが1枚ずつ払い出されることとなる。 In S1288, the main CPU 531 performs the medal payout number check process of FIG. 143 described above. In this medal payout number checking process, medals are paid out one by one by the payout operation of the hopper 540 or by the updated display of the number of credits.

次に、メインCPU531は、今回の払出枚数に相当する全てのメダルの払い出しを終了したか否かを判別し(S1289)、払い出しを終了している場合、払出制御処理を終了する。 Next, the main CPU 531 determines whether or not the payout of all medals corresponding to the current payout number has been completed (S1289), and if the payout has been completed, the payout control process is ended.

S1289において、払出枚数に相当する全てのメダルの払い出しを終了していない場合、メインCPU531は、払出待ちタイマの経過カウントの値をセットし(S1290)、その後、先述した図144の払出間隔待機処理を行う(S1291)。この払出間隔待機処理では、メダルの払い出し(クレジット枚数更新表示)のタイミングが遅延させられることとなる。その後、メインCPU531は、S1281に戻る。 In S1289, if the payout of all medals corresponding to the number of medals to be paid out has not been completed, the main CPU 531 sets the elapsed count value of the payout wait timer (S1290), and then performs the payout interval standby process of FIG. 144 described above. (S1291). In this payout interval standby process, the timing of payout of medals (update display of the number of credits) is delayed. After that, the main CPU 531 returns to S1281.

[メインCPUの制御による割込処理(1.1173msec)]
図146を参照して、所定の時間(例えば、1.1173ms)毎に実行する割込処理の手順を示したメインCPU531の制御による割込処理について説明する。
[Interrupt processing under control of main CPU (1.1173 msec)]
Interrupt processing under the control of main CPU 531 will be described with reference to FIG. 146, which shows the procedure of interrupt processing executed every predetermined time (for example, 1.1173 ms).

初めに、メインCPU531は、レジスタの退避を行う(S1341)。続いて、メインCPU531は、入力ポートチェック処理を行う(S1342)。この処理では、メインCPU531は、マイクロコンピュータ530へ送信される信号の有無を確認する。例えば、メインCPU531は、スタートスイッチ514S、ストップスイッチ507S等のオンエッジ、オフエッジを割込処理毎に格納する。また、メインCPU531は、各種スイッチのオンエッジ、オフエッジの情報を含む入力状態コマンドをメインRAM533の通信データ格納領域に格納する。格納された入力状態コマンドは、後述の通信データ送信処理(S1344)において副制御回路572に送信される。これにより、スタートレバー506やストップボタン507L,507C,507Rといった操作手段を用いて各種演出を実行することができる。 First, the main CPU 531 saves the register (S1341). Next, the main CPU 531 performs input port check processing (S1342). In this process, the main CPU 531 checks whether there is a signal transmitted to the microcomputer 530. For example, the main CPU 531 stores on-edges and off-edges of the start switch 514S, stop switch 507S, etc. for each interrupt process. Further, the main CPU 531 stores input state commands including information on on-edge and off-edge of various switches in the communication data storage area of the main RAM 533. The stored input state command is transmitted to the sub-control circuit 572 in communication data transmission processing (S1344), which will be described later. Thereby, various effects can be executed using operating means such as the start lever 506 and the stop buttons 507L, 507C, and 507R.

次に、メインCPU531は、リール制御処理を行う(S1343)。例えば、メインCPU531は、リール503L,503C,503Rの回転を制御する。より詳細には、メインCPU531は、リール503L,503C,503Rの回転を開始する旨の要求、すなわち、開始操作に応じて、リール503L,503C,503Rの回転を開始するとともに、一定の速度でリール503L,503C,503Rが回転するように制御を行う。また、停止操作に応じて、停止操作に対応するリール503L,503C,503Rの回転が停止するように制御を行う。 Next, the main CPU 531 performs reel control processing (S1343). For example, the main CPU 531 controls the rotation of the reels 503L, 503C, and 503R. More specifically, in response to a request to start the rotation of the reels 503L, 503C, and 503R, that is, a start operation, the main CPU 531 starts the rotation of the reels 503L, 503C, and 503R, and rotates the reels at a constant speed. Control is performed so that 503L, 503C, and 503R rotate. Further, in response to the stop operation, control is performed so that the rotation of the reels 503L, 503C, and 503R corresponding to the stop operation is stopped.

次に、メインCPU531は、通信データ送信処理を行う(S1344)。この処理において、メインCPU531は、通信データ格納領域に格納された各種のコマンドを副制御回路572へ送信する。本実施形態において、メインCPU531は、設定変更コマンドの他、メダルの投入枚数を含むメダル投入コマンドや、差枚数(メイン)や払出枚数を含む払出コマンド等を送信する。また、払出開始や払出終了に応じて払出音の出力要求や出力停止要求を示すコマンドも送信される。 Next, the main CPU 531 performs communication data transmission processing (S1344). In this process, the main CPU 531 transmits various commands stored in the communication data storage area to the sub control circuit 572. In this embodiment, the main CPU 531 transmits, in addition to the setting change command, a medal insertion command including the number of medals to be inserted, a payout command including the difference number (main), and the number of medals to be paid out. In addition, a command indicating a request to output a payout sound or a request to stop output is also transmitted in response to the start of payout or the end of payout.

次に、メインCPU531は、ランプ・7SEG駆動処理を行う(S1345)。例えば、メインCPU531は、クレジット枚数、払出枚数等をクレジット枚数表示部513C、払出枚数表示部513A等に表示する。続いて、メインCPU531は、ソフトウェアタイマ更新処理を行う(S1346)。この処理では、図139のS1008のウェイト処理において用いるタイマや、図142のS1243において用いる払出時間計測タイマとしてのソフトウェアタイマを更新する。その後、メインCPU531は、レジスタの復帰を行い(S1347)、定期的に行う割込処理を終了する。 Next, the main CPU 531 performs lamp/7SEG drive processing (S1345). For example, the main CPU 531 displays the number of credits, the number of paid out coins, etc. on the credit number display section 513C, the paid out number display section 513A, and the like. Next, the main CPU 531 performs software timer update processing (S1346). In this process, the timer used in the wait process of S1008 in FIG. 139 and the software timer as a payout time measurement timer used in S1243 of FIG. 142 are updated. Thereafter, the main CPU 531 restores the registers (S1347) and ends the periodically performed interrupt processing.

[メインCPUの制御による電断割込処理の開始(電断検知)]
図147を参照して、電断検知時に実行する割込処理の手順を示したメインCPU531の制御による電断割込処理について説明する。
[Start of power outage interrupt processing (power outage detection) under control of main CPU]
Referring to FIG. 147, a description will be given of a power outage interrupt process controlled by the main CPU 531, which shows the procedure of the interrupt process executed when a power outage is detected.

電断割込処理は、主制御基板上の電断検知回路(図示略)が例えば4V以下の回路電圧を検知すると外部割込みによる電断割込信号を出力し、この電断割込信号を受信した電圧保持回路(図示略)が例えば10ms程度の時間にわたって回路電圧を保持する間にメインCPU531によって実行される。 In the power failure interrupt processing, when a power failure detection circuit (not shown) on the main control board detects a circuit voltage of 4V or less, it outputs a power failure interrupt signal by an external interrupt, and receives this power failure interrupt signal. This is executed by the main CPU 531 while the voltage holding circuit (not shown) holds the circuit voltage for a period of about 10 ms, for example.

まず、メインCPU531は、電断割込信号を受信すると、メインRTC538から現在時刻を取得し、当該現在時刻をメインRAM533の電断発生時刻格納領域に保存する(S1351)。これにより、電源オフ毎に主制御基板上の管理情報として電断発生時刻が作成される。 First, upon receiving the power interruption interrupt signal, the main CPU 531 acquires the current time from the main RTC 538 and stores the current time in the power interruption occurrence time storage area of the main RAM 533 (S1351). As a result, the power outage occurrence time is created as management information on the main control board each time the power is turned off.

次に、メインCPU531は、レジスタの退避を行う(S1352)。続いて、メインCPU531は、スタックポインタの退避を行う(S1353)。続いて、メインCPU531は、電断発生フラグをオンとする(S1354)。 Next, the main CPU 531 saves the register (S1352). Next, the main CPU 531 saves the stack pointer (S1353). Next, the main CPU 531 turns on the power outage occurrence flag (S1354).

次に、メインCPU531は、メインRAM533の各格納領域のサム値を算出し、当該サム値をメインRAM533のサム値格納領域に格納する(S1355)。続いて、メインCPU531は、メインRAM533の各格納領域に対してリードライトアクセスの禁止をセットし(S1356)、電断割込処理を終了する。これにより、パチスロ500では、電源オフ毎に電断発生時刻が管理情報として保存される。 Next, the main CPU 531 calculates the sum value of each storage area of the main RAM 533, and stores the sum value in the sum value storage area of the main RAM 533 (S1355). Subsequently, the main CPU 531 sets read/write access prohibition to each storage area of the main RAM 533 (S1356), and ends the power interruption processing. As a result, in the pachi-slot machine 500, the power outage occurrence time is saved as management information each time the power is turned off.

[副制御回路のサブCPUによって実行されるプログラムフロー]
次に、図148~図152を参照して、副制御回路572により実行されるプログラムの内容について説明する。
[Program flow executed by sub CPU of sub control circuit]
Next, the contents of the program executed by the sub control circuit 572 will be explained with reference to FIGS. 148 to 152.

[サブCPUの電源投入処理]
図148を参照して、サブCPU581により行われる電源投入処理について説明する。
[Sub CPU power-on processing]
The power-on process performed by the sub CPU 581 will be described with reference to FIG. 148.

初めに、電源が投入されると、サブCPU581は、サブCPU初期設定処理を行う。(S1361)。この処理において、サブCPU581は、タスクシステムの初期化等を行う。タスクシステムは、タイマ割込同期等によってスレッド単位にタスク切り替えを行うリアルタイムOSの一機能である。サブCPU581の実行単位となるタスクの種類には、後述の図150に示すマザータスクの他、図149のS1425等に示す係員操作処理タスクが含まれる。各タスクは、タイマ割込や優先割込等に応じてサブCPU581により実行される。なお、特に図示説明しないが、サブCPU初期設定処理において電断時のバックアップデータを復帰させる必要がある場合、サブCPU581は、電断復帰処理を行う。 First, when the power is turned on, the sub CPU 581 performs sub CPU initialization processing. (S1361). In this process, the sub CPU 581 initializes the task system. The task system is a function of a real-time OS that switches tasks in units of threads by synchronizing timer interrupts or the like. The types of tasks that are the execution units of the sub CPU 581 include the mother task shown in FIG. 150, which will be described later, as well as the attendant operation processing task shown in S1425 of FIG. 149 and the like. Each task is executed by the sub CPU 581 in response to a timer interrupt, priority interrupt, or the like. Although not specifically illustrated and described, if it is necessary to restore the backup data at the time of power outage in the sub CPU initialization process, the sub CPU 581 performs the power outage recovery process.

続いて、サブCPU581は、マザータスクの起動要求処理を行う(S1362)。マザータスクには、後述の図150に示すように、メインタスク起動要求、主基板通信タスク起動要求、アニメタスク起動要求、リミット処理タスク起動要求等が含まれる。 Subsequently, the sub CPU 581 performs mother task activation request processing (S1362). As shown in FIG. 150, which will be described later, the mother task includes a main task activation request, a main board communication task activation request, an animation task activation request, a limit processing task activation request, and the like.

次に、サブCPU581は、サブRAM583のサム値チェック処理を行い(S1363)、サブRAM583のサム値に異常があるか否か確認する(S1364)。サブRAM583のサム値に異常がある場合、サブCPU581は、サム値異常エラー登録処理を行い(S1365)、電源投入処理を終了する。このサム値異常エラー登録処理では、液晶表示装置505にエラーメッセージ等を表示させるためのエラー表示データがセットされる。一方、サブRAM583のサム値に異常がない場合、サブCPU581は、そのまま電源投入処理を終了する。 Next, the sub CPU 581 performs a sum value check process of the sub RAM 583 (S1363), and confirms whether or not there is an abnormality in the sum value of the sub RAM 583 (S1364). If there is an abnormality in the sum value of the sub RAM 583, the sub CPU 581 performs a sum value abnormal error registration process (S1365) and ends the power-on process. In this sum value abnormality error registration process, error display data for displaying an error message or the like on the liquid crystal display device 505 is set. On the other hand, if there is no abnormality in the sum value of the sub-RAM 583, the sub-CPU 581 immediately ends the power-on process.

[サブCPUの電断割込処理]
図149を参照して、サブCPU581により行われる電断割込処理について説明する。
[Sub CPU power interruption processing]
With reference to FIG. 149, the power interruption processing performed by the sub CPU 581 will be described.

図149に示す電断割込処理は、副制御基板上の電断検知回路(図示略)が例えば4.5V以下の回路電圧を検知すると電断検知信号を出力し、この電断検知信号がサブCPU581の外部割込ポートに入力することによって実行される。サブCPU581は、電断検知信号を受信すると、サブRTC581aから現在時刻を取得し、当該現在時刻をサブRAM583の電断発生時刻保存領域に保存する(S1371)。その後、サブCPU581は、電断割込処理を終了する。これにより、電源オフ毎に副制御基板上の管理情報として電断発生時刻が作成される。 In the power interruption processing shown in FIG. 149, when a power interruption detection circuit (not shown) on the sub-control board detects a circuit voltage of, for example, 4.5V or less, it outputs a power interruption detection signal. It is executed by inputting to the external interrupt port of the sub CPU 581. Upon receiving the power outage detection signal, the sub CPU 581 acquires the current time from the sub RTC 581a, and stores the current time in the power outage occurrence time storage area of the sub RAM 583 (S1371). Thereafter, the sub CPU 581 ends the power interruption processing. As a result, the power outage occurrence time is created as management information on the sub control board each time the power is turned off.

[マザータスク]
図150を参照して、サブCPU581により行われるマザータスクについて説明する。
[Mother Task]
The mother task performed by sub CPU 581 will be described with reference to FIG. 150.

初めに、サブCPU581は、メインタスクの起動要求を行う(S1381)。メインタスクには、ランプ制御タスクやサウンド制御タスクが含まれる。メインタスクが起動されると、サブCPU581は、例えば2ms毎に送信されるタイマ割込イベントメッセージに応じてランプ514の点灯状態を制御する処理や、スピーカ509L,509Rからの出音状態を制御する処理を行う。 First, the sub CPU 581 issues a start request for the main task (S1381). Main tasks include lamp control tasks and sound control tasks. When the main task is activated, the sub CPU 581 controls the lighting state of the lamp 514 and the sound output state from the speakers 509L and 509R in response to a timer interrupt event message transmitted every 2 ms, for example. Perform processing.

次に、サブCPU581は、後述の図151に示す主基板通信タスクの起動要求を行う(S1382)。主基板通信タスクが起動されると、サブCPU581は、主制御回路571から送信されるコマンドデータに基づいて、演出を制御するための演出データをセットする。 Next, the sub CPU 581 issues a start request for the main board communication task shown in FIG. 151, which will be described later (S1382). When the main board communication task is started, the sub CPU 581 sets performance data for controlling the performance based on command data transmitted from the main control circuit 571.

次に、サブCPU581は、アニメタスクの起動要求を行う(S1383)。アニメタスクは、決定した演出データ等に基づいて液晶表示装置505による映像の表示を制御するためのタスクである。 Next, the sub CPU 581 issues a request to start the animation task (S1383). The animation task is a task for controlling the display of images on the liquid crystal display device 505 based on the determined performance data and the like.

次に、サブCPU581は、リミット処理タスクの起動要求を行う(S1384)。このリミット処理タスクでは、表示用の各種データが決定される場合がある。これにより、アニメタスクでは、リミット処理タスクで決定されたデータに基づいて液晶表示装置505による映像の表示が制御される場合がある。 Next, the sub CPU 581 issues a request to start a limit processing task (S1384). In this limit processing task, various data for display may be determined. As a result, in the animation task, the display of video on the liquid crystal display device 505 may be controlled based on the data determined in the limit processing task.

その後、サブCPU581は、サブRTC581aから現在時刻を取得し、当該現在時刻をサブRAM583の起動時刻保存領域に保存して(S1385)、マザータスクを終了する。これにより、電源オン毎に副制御基板上の管理情報として起動時刻が作成される。 Thereafter, the sub CPU 581 acquires the current time from the sub RTC 581a, stores the current time in the startup time storage area of the sub RAM 583 (S1385), and ends the mother task. As a result, the startup time is created as management information on the sub-control board each time the power is turned on.

[主基板通信タスク]
図151を参照して、サブCPU581により行われる主基板通信タスクについて説明する。主基板通信タスクが起動されると、サブCPU581は、主制御回路571から送信されるコマンドデータをメッセージキューを介して受信する。主基板通信タスクでは、2msec毎にメッセージキューへ受信データが登録されているか確認を行う。
[Main board communication task]
The main board communication task performed by sub CPU 581 will be described with reference to FIG. 151. When the main board communication task is activated, the sub CPU 581 receives command data sent from the main control circuit 571 via the message queue. The main board communication task checks whether received data is registered in the message queue every 2 msec.

初めに、サブCPU581は、メッセージキューからメッセージを取り出す(S1391)。メッセージキューは、サブRAM583に割り当てられた通信用のバッファ領域であって、主制御回路571から送信されたコマンド等に含まれる情報をメッセージとして取り込み、取り出し命令に応じてメッセージを出力する。 First, the sub CPU 581 takes out a message from the message queue (S1391). The message queue is a communication buffer area allocated to the sub-RAM 583, takes in information included in commands etc. transmitted from the main control circuit 571 as messages, and outputs messages in response to fetch commands.

次に、サブCPU581は、メッセージキューにメッセージがあるか否かを判別する(S13)。メッセージがある場合、サブCPU581は、取り込んだメッセージから内部当籤役、遊技状態、設定値、RTゲーム数カウンタの値、差枚数(メイン)等といった遊技情報を作成し、サブRAM583の遊技情報保存領域に当該遊技情報を複写する(S1393)。 Next, the sub CPU 581 determines whether there is a message in the message queue (S13). If there is a message, the sub CPU 581 creates game information such as internal winning combination, gaming status, setting value, RT game number counter value, difference number (main), etc. from the imported message, and creates the gaming information storage area of the sub RAM 583. The game information is copied to (S1393).

次に、サブCPU581は、後述の図152に示す演出内容決定処理を行う(S1394)。その後、サブCPU581は、ランプデータ決定処理を行い(S1395)、さらにサウンドデータ決定処理を行い(S1396)、決定された各データをサブRAM33の所定の保存領域に登録して(S1397)、主基板通信タスクを終了する。演出内容決定処理では、決定された演出内容に基づき、液晶表示装置505に表示させるための映像データが決定されてセットされる。ランプデータ決定処理では、決定された演出内容に基づき、ランプ514による光の出力を制御するためのランプデータが決定されてセットされる。サウンドデータ決定処理では、決定された演出内容に基づき、スピーカ509L,509Rによる音の出力を制御するためのサウンドデータが決定されてセットされる。 Next, the sub CPU 581 performs production content determination processing shown in FIG. 152, which will be described later (S1394). Thereafter, the sub CPU 581 performs lamp data determination processing (S1395), further performs sound data determination processing (S1396), registers each determined data in a predetermined storage area of the sub RAM 33 (S1397), and End the communication task. In the performance content determination process, video data to be displayed on the liquid crystal display device 505 is determined and set based on the determined performance content. In the lamp data determination process, lamp data for controlling the light output from the lamp 514 is determined and set based on the determined performance content. In the sound data determination process, sound data for controlling sound output by the speakers 509L and 509R is determined and set based on the determined performance content.

[演出内容決定処理]
図152を参照して、サブCPU581により行われる演出内容決定処理について説明する。
[Production content determination process]
With reference to FIG. 152, the effect content determination process performed by the sub CPU 581 will be described.

初めに、サブCPU581は、主制御回路571から初期化コマンドを受信した時であるか否かをチェックし(S1401)、初期化コマンドを受信した時、サブCPU581は、S1402に移る。初期化コマンドを受信した時でない場合、サブCPU581は、S1403に移行する。 First, the sub CPU 581 checks whether or not it is time to receive an initialization command from the main control circuit 571 (S1401), and when the initialization command is received, the sub CPU 581 moves to S1402. If it is not the time when the initialization command is received, the sub CPU 581 moves to S1403.

S1402において、サブCPU581は、初期化コマンドに応じた初期化コマンド受信時処理を行う。初期化コマンド受信時処理では、初期化コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1402, the sub CPU 581 performs initialization command reception processing according to the initialization command. In the initialization command reception processing, video data is created according to the information included in the initialization command, and this video data is passed to the animation task, so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1403において、サブCPU581は、主制御回路571からメダル投入コマンドを受信した時であるか否かをチェックし、メダル投入コマンドを受信した時、サブCPU581は、S1404に移る。メダル投入コマンドを受信した時でない場合、サブCPU581は、S1405に移行する。 On the other hand, in S1403, the sub CPU 581 checks whether or not it is the time when the medal insertion command is received from the main control circuit 571, and when the medal insertion command is received, the sub CPU 581 moves to S1404. If it is not the time when the medal insertion command is received, the sub CPU 581 moves to S1405.

S1404において、サブCPU581は、メダル投入コマンドに応じたメダル投入コマンド受信時処理を行う。メダル投入コマンド受信時処理では、メダル投入コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1404, the sub CPU 581 performs processing upon reception of the medal insertion command in accordance with the medal insertion command. In the process when receiving the medal insertion command, video data is created according to the information included in the medal insertion command, and this video data is passed to the animation task, so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1405において、サブCPU581は、主制御回路571からスタートコマンドを受信した時であるか否かをチェックし、スタートコマンドを受信した時、サブCPU581は、S1406に移る。スタートコマンドを受信した時でない場合、サブCPU581は、S1407に移行する。 On the other hand, in S1405, the sub CPU 581 checks whether or not it is time to receive a start command from the main control circuit 571, and when the start command is received, the sub CPU 581 moves to S1406. If it is not the time when the start command is received, the sub CPU 581 moves to S1407.

S1406において、サブCPU581は、スタートコマンドに応じたスタートコマンド受信時処理を行う。スタートコマンド受信時処理では、スタートコマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1406, the sub CPU 581 performs start command reception processing according to the start command. In the start command reception process, video data is created according to the information included in the start command, and this video data is passed to the animation task, so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1407において、サブCPU581は、主制御回路571からリール回転開始コマンドを受信した時であるか否かをチェックし、リール回転開始コマンドを受信した時、サブCPU581は、S1408に移る。リール回転開始コマンドを受信した時でない場合、サブCPU581は、S1409に移行する。 On the other hand, in S1407, the sub CPU 581 checks whether or not it is the time when the reel rotation start command is received from the main control circuit 571, and when the reel rotation start command is received, the sub CPU 581 moves to S1408. If it is not the time when the reel rotation start command is received, the sub CPU 581 moves to S1409.

S1408において、サブCPU581は、リール回転開始コマンドに応じたリール回転開始コマンド受信時処理を行う。リール回転開始コマンド受信時処理では、リール回転開始コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1408, the sub CPU 581 performs processing upon reception of a reel rotation start command in response to the reel rotation start command. In the process when receiving the reel rotation start command, video data is created according to the information included in the reel rotation start command, and this video data is passed to the animation task, so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1409において、サブCPU581は、主制御回路571からリール停止コマンドを受信した時であるか否かをチェックし、リール停止コマンドを受信した時、サブCPU581は、S1410に移る。リール停止コマンドを受信した時でない場合、サブCPU581は、S1411に移行する。 On the other hand, in S1409, the sub CPU 581 checks whether or not it is the time when the reel stop command is received from the main control circuit 571, and when the reel stop command is received, the sub CPU 581 moves to S1410. If it is not the time when the reel stop command is received, the sub CPU 581 moves to S1411.

S1410において、サブCPU581は、リール停止コマンドに応じたリール停止コマンド受信時処理を行う。リール停止コマンド受信時処理では、リール停止コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1410, the sub CPU 581 performs processing upon receiving a reel stop command in response to the reel stop command. In the processing upon reception of the reel stop command, video data is created according to the information included in the reel stop command, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1411において、サブCPU581は、主制御回路571からクレジット情報コマンドを受信した時であるか否かをチェックし、クレジット情報コマンドを受信した時、サブCPU581は、S1412に移る。クレジット情報コマンドを受信した時でない場合、サブCPU581は、S1413に移行する。 On the other hand, in S1411, the sub CPU 581 checks whether or not it is the time when the credit information command is received from the main control circuit 571, and when the credit information command is received, the sub CPU 581 moves to S1412. If it is not the time when the credit information command is received, the sub CPU 581 moves to S1413.

S1412において、サブCPU581は、クレジット情報コマンドに応じたクレジット情報コマンド受信時処理を行う。クレジット情報コマンド受信時処理では、クレジット情報コマンドに含まれる情報に応じた払出音データが作成され、この払出音データが主基板通信タスクに渡されることで対応する払出音がスピーカ509L,509Rから出力される。 In S1412, the sub CPU 581 performs credit information command reception processing according to the credit information command. In the process when receiving a credit information command, payout sound data is created according to the information included in the credit information command, and by passing this payout sound data to the main board communication task, the corresponding payout sound is output from the speakers 509L and 509R. be done.

一方、S1413において、サブCPU581は、主制御回路571から払出終了コマンドを受信した時であるか否かをチェックし、払出終了コマンドを受信した時、サブCPU581は、S1414に移る。払出コマンドを受信した時でない場合、サブCPU581は、S1415に移行する。 On the other hand, in S1413, the sub CPU 581 checks whether or not it is the time when the payout end command is received from the main control circuit 571, and when the payout end command is received, the sub CPU 581 moves to S1414. If it is not the time when the payout command is received, the sub CPU 581 moves to S1415.

S1414において、サブCPU581は、払出終了コマンドに応じた払出終了コマンド受信時処理を行う。払出終了コマンド受信時処理では、払出終了コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。また、払出終了コマンドに含まれる払出音出力停止要求に応じて、スピーカ509L,509Rによる払出音の出力が停止される。 In S1414, the sub CPU 581 performs a process when receiving a payout end command in accordance with the payout end command. In the process when receiving the payout end command, video data is created according to the information included in the payout end command, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505. Further, in response to the payout sound output stop request included in the payout end command, the output of the payout sound by the speakers 509L and 509R is stopped.

一方、S1415において、サブCPU581は、主制御回路571からボーナス開始コマンドを受信した時であるか否かをチェックし、ボーナス開始コマンドを受信した時、サブCPU581は、S1416に移る。ボーナス開始コマンドを受信した時でない場合、サブCPU581は、S1417に移行する。 On the other hand, in S1415, the sub CPU 581 checks whether or not it is the time when the bonus start command is received from the main control circuit 571, and when the bonus start command is received, the sub CPU 581 moves to S1416. If it is not the time when the bonus start command is received, the sub CPU 581 moves to S1417.

S1416において、サブCPU581は、ボーナス開始コマンドに応じたボーナス開始コマンド受信時処理を行う。ボーナス開始コマンド受信時処理では、ボーナス開始コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1416, the sub CPU 581 performs bonus start command reception processing in accordance with the bonus start command. In the bonus start command reception processing, video data is created according to the information included in the bonus start command, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1417において、サブCPU581は、主制御回路571からボーナス終了コマンドを受信した時であるか否かをチェックし、ボーナス終了コマンドを受信した時、サブCPU581は、S1418に移る。ボーナス終了コマンドを受信した時でない場合、サブCPU581は、S1419に移行する。 On the other hand, in S1417, the sub CPU 581 checks whether or not it is the time when the bonus end command is received from the main control circuit 571, and when the bonus end command is received, the sub CPU 581 moves to S1418. If it is not the time when the bonus end command is received, the sub CPU 581 moves to S1419.

S1418において、サブCPU581は、ボーナス終了コマンドに応じたボーナス終了コマンド受信時処理を行う。ボーナス終了コマンド受信時処理では、ボーナス終了コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1418, the sub CPU 581 performs processing upon reception of a bonus end command in accordance with the bonus end command. In the process when receiving the bonus end command, video data is created according to the information included in the bonus end command, and this video data is passed to the animation task so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1419において、サブCPU581は、主制御回路571から入力状態コマンドを受信した時であるか否かをチェックし、入力状態コマンドを受信した時、サブCPU581は、S1420に移る。入力状態コマンドを受信した時でない場合、サブCPU581は、S1421に移る。 On the other hand, in S1419, the sub CPU 581 checks whether or not it is time to receive an input state command from the main control circuit 571, and when the input state command is received, the sub CPU 581 moves to S1420. If it is not the time when the input status command is received, the sub CPU 581 moves to S1421.

S1420において、サブCPU581は、入力状態コマンドに応じた入力状態コマンド受信時処理を行う。入力状態コマンド受信時処理では、入力状態コマンドに含まれる情報に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。 In S1420, the sub CPU 581 performs an input state command reception process according to the input state command. In the input state command reception processing, video data is created according to the information included in the input state command, and this video data is passed to the animation task, so that the corresponding video is displayed on the liquid crystal display device 505.

一方、S1421において、サブCPU581は、主制御回路571から離席警告コマンドを受信した時であるか否かをチェックし、離席警告コマンドを受信した時、サブCPU581は、S1422に移る。離席警告コマンドを受信した時でない場合、サブCPU581は、演出内容決定処理を終了する。 On the other hand, in S1421, the sub CPU 581 checks whether or not it is time to receive the leave warning command from the main control circuit 571, and when the leave warning command is received, the sub CPU 581 moves to S1422. If it is not the time when the leave warning command is received, the sub CPU 581 ends the performance content determination process.

S1422において、サブCPU581は、離席警告コマンドに応じた離席警告コマンド受信時処理を行う。離席警告コマンド受信時処理において、離席警告コマンドに、1又は2枚のメダルがクレジットされている状態及び1枚又は2枚のメダルが投入されている状態にある時間(算出時間に相当)を液晶表示装置505にタイマ表示させる処理を実行させることを指定するデータが含まれている場合には、離席警告コマンドに含まれるデータに応じて、離席警告コマンドを受信してからの経過時間を計数する処理を開始する。そして、この経過時間に応じた映像データが作成され、この映像データがアニメタスクに渡されることで対応する映像が液晶表示装置505に表示される。離席警告コマンドに、ランプ514を点灯させるデータが含まれている場合には、サブCPU581はランプ514を点灯させる処理を行う。 In S1422, the sub CPU 581 performs a process upon reception of the leave warning command in response to the leave warning command. In the processing when the away from seat warning command is received, the time during which 1 or 2 medals are credited and 1 or 2 medals are inserted in the away from seat warning command (equivalent to calculation time) If data is included that specifies that a process for displaying the timer on the liquid crystal display device 505 is included, the progress since receiving the leave warning command is determined according to the data included in the leave warning command. Start the process of counting time. Then, video data corresponding to this elapsed time is created, and by passing this video data to the animation task, the corresponding video is displayed on the liquid crystal display device 505. If the leave warning command includes data to turn on the lamp 514, the sub CPU 581 performs processing to turn on the lamp 514.

上述した実施形態によれば、少量のメダルがパチスロ500に残っているが、リールを回転させることができない状態が第1設定時間(例えば、3分間)継続した場合に、液晶表示装置505に、1又は2枚のメダルがクレジットされている状態あるいは1枚又は2枚のメダルが投入されている状態にある時間が表示される。その状態が、第2設定時間(例えば、5分間)継続した場合には、自動的に精算されて、パチスロ500に残っている少量のメダルが払い出される。更にその状態が、第3設定時間(例えば、10分間)継続した場合には、ランプ514が点灯する。 According to the embodiment described above, if a small amount of medals remain in the pachislot 500 but the reel cannot be rotated for a first set period of time (for example, 3 minutes), the liquid crystal display device 505 displays the following information: The time in which one or two medals are credited or one or two medals are inserted is displayed. If this state continues for the second set time (for example, 5 minutes), the payment is automatically made and the small amount of medals remaining in the pachislot 500 is paid out. Further, when this state continues for a third set time (for example, 10 minutes), the lamp 514 lights up.

このため、少量のメダルが投入されているパチスロ500があり、パチスロ500が空いているのか遊技者が離席中なのか判断が付かない場合に、液晶表示装置505に表示された時間を見ることにより、他の遊技者あるいは係員が空き台である可能性がどの程度かについて見当を付けることができる。また、その後、遊技機に残っているメダル払い出されることで、他の遊技者に対して空き台ではない可能性があることを示唆することができる。その後、更にランプ514が点灯することにより、空き台である可能性が高いことを係員に報知することができる。 For this reason, if there is a pachislot 500 with a small amount of medals inserted and it is difficult to determine whether the pachislot 500 is empty or the player is away, it is necessary to look at the time displayed on the liquid crystal display device 505. This makes it possible to get an idea of how likely it is that another player or an attendant has an empty table. Furthermore, by subsequently paying out the remaining medals in the gaming machine, it is possible to suggest to other players that the machine may not be empty. Thereafter, by further lighting the lamp 514, it is possible to notify the staff that there is a high possibility that the table is vacant.

このように上述した実施形態によれば、少量のメダルがパチスロ500に残っているが、リールを回転させることができない場合に、パチスロ500に残っているメダルが払い出されることで、他の遊技者に対して空き台ではない可能性があることを示唆することができる一方、係員に対して遊技者の離席時間がどの程度かについて報知することができる。これにより、空き台であると思って遊技を開始した後に、それ以前の遊技者が遊技を再開するために戻ってきた場合のような、パチスロ500を巡る遊技者同士のトラブルを低減させることができる。更に、メダルの払い出しが、係員が空き台であるか否かを判断する上での指針となり得るために、そのパチスロ500が空席なのか否かが不明とはなりにくくなる。その結果、係員が空き台と判断するまでの時間を短縮することが可能になり、遊技機の稼働率が必要以上に低下することを防止し得る。 According to the embodiment described above, when a small amount of medals remain in the pachi-slot 500 but the reels cannot be rotated, the remaining medals in the pachi-slot 500 are paid out, and other players It is possible to suggest that there is a possibility that the game machine is not empty, and also to inform the staff about how long the player has been away from the table. As a result, it is possible to reduce troubles between players regarding Pachislot 500, such as when a previous player returns to resume playing after thinking that the machine is empty. can. Furthermore, since the payout of medals can serve as a guideline for the attendant to determine whether or not the slot machine is vacant, it is less likely that it will be unclear whether or not the slot machine 500 is vacant. As a result, it becomes possible to shorten the time it takes for an attendant to determine that a machine is empty, and it is possible to prevent the operating rate of the gaming machine from lowering more than necessary.

また、第1設定時間経過後に、液晶表示装置505に、1又は2枚のメダルがクレジットされている状態あるいは1枚又は2枚のメダルが投入されている状態にある時間が表示されるため、係員は空き台か否かを判断し易くなる。また、この時間表示は、第2設定時間よりも短い第1設定時間が経過した場合に表示されるため、パチスロ500に少量のメダルが残されている段階で、遊技者や、空席を探す遊技者、係員等に知らせることにより、遊技機の稼働率の低下をさらに防止し得る。 Furthermore, after the first set time has elapsed, the liquid crystal display device 505 displays the time in which one or two medals have been credited or one or two medals have been inserted. It becomes easier for the staff member to judge whether the table is empty or not. In addition, since this time display is displayed when the first set time, which is shorter than the second set time, has elapsed, when a small amount of medals are left in the pachislot 500, the player or the player looking for an empty seat can By notifying the players, staff, etc., it is possible to further prevent a decrease in the operating rate of the gaming machine.

以上、本発明の実施形態について説明したが、本発明は上述したものに限られるものではない。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments.

例えば、本実施形態のようなパチスロ500の他、他の遊技機にも本発明を適用できる。さらに、上述のパチスロ500での動作を家庭用ゲーム機用として疑似的に実行するようなゲームプログラムにおいても、本発明を適用することができる。その場合、ゲームプログラムを記録する記録媒体は、CD-ROM、FD(フレキシブルディスク)、その他任意の記録媒体を利用できる。また、ゲームプログラムは、例えばインターネットを介したダウンロード形式のプログラムとして配布されるものであってもよい。 For example, in addition to the pachi-slot machine 500 of this embodiment, the present invention can be applied to other gaming machines. Furthermore, the present invention can also be applied to a game program that simulates the operations of the above-mentioned pachi-slot machine 500 for a home game machine. In this case, the recording medium for recording the game program may be a CD-ROM, FD (flexible disk), or any other recording medium. Further, the game program may be distributed as a download format program via the Internet, for example.

[応用例]
上記実施形態及び上記各種変形例では、遊技機としてパチンコ遊技機を例に挙げ説明したが、本発明はこれに限定されない。上述した本発明の各種技術は、他の遊技機にも適用可能であり、例えば、弾球遊技機、パチスロ遊技機、ゲーミングマシン、封入式遊技機、回動式遊技機等の各種遊技機に適用することもできる。
[Application example]
In the embodiment and the various modifications described above, a pachinko game machine has been described as an example of the game machine, but the present invention is not limited thereto. The various techniques of the present invention described above can be applied to other gaming machines, for example, to various gaming machines such as pinball gaming machines, pachislot gaming machines, gaming machines, enclosed gaming machines, and rotating gaming machines. It can also be applied.

以下、本実施形態が解決し得る課題及びその課題を解決するための手段について付記する。 Hereinafter, problems that can be solved by this embodiment and means for solving the problems will be additionally described.

[付記1]
[背景技術]
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、停止表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態(所謂、大当り遊技状態)に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。
[Additional note 1]
[Background technology]
Conventionally, gaming machines called pachinko machines and pachislot machines have been known as gaming machines using gaming media. In a Pachislot machine, when game media such as medals and coins are inserted and the start lever is operated, a winning lottery is performed and multiple reels, each with multiple symbols arranged on its surface, begin to rotate. . Then, when the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery results, and medals and coins are paid out according to the combination of symbols that are stopped and displayed. In a pachinko machine, when a rolling, falling game ball enters the starting prize opening provided on the game board, a winning lottery is held to shift to a gaming state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device changes. When a winning lottery is won, a transition is made to an advantageous gaming state (so-called jackpot gaming state) when a plurality of symbols stop in a predetermined combination. In addition, in pachinko and pachislot machines, the display means displays images that correspond to the lottery results as well as changes and stops in the symbols, thereby increasing the expectation that the game will shift to an advantageous gaming state. .

ところで、パチンコ機やパチスロ機においては、従来、遊技者が対向する遊技機本体の前面側の周囲にLEDを配置し、LEDの発光態様を変化させる演出表示が行われている。このLEDの演出表示はドライバの制御によって行われており、このドライバの制御には、例えば、特許文献1に記載されているように、遊技機におけるLEDの位置情報と、ドライバのアドレスやチャンネルとを対応付けたマッピングデータが用いられている。前述したチャンネルは複数用意されており、LEDの駆動データがセットされたチャンネルのうち、優先度の高いチャンネルの内容で演出表示が行われる。 By the way, in pachinko machines and pachislot machines, LEDs are conventionally arranged around the front side of the gaming machine main body facing the player, and effects are displayed by changing the light emission mode of the LEDs. This LED effect display is performed under the control of the driver, and for example, as described in Patent Document 1, this driver control includes information about the position of the LED in the gaming machine, the address and channel of the driver, and the like. Mapping data is used that associates the . A plurality of the aforementioned channels are prepared, and among the channels set with LED drive data, the effect display is performed based on the content of the channel with the highest priority.

[先行技術文献]
[特許文献]
[特許文献1] 特開2014-188319号公報
[Prior art documents]
[Patent document]
[Patent Document 1] Japanese Unexamined Patent Publication No. 2014-188319

[発明の概要]
[発明が解決しようとする課題]
しかしながら、特許文献1によるLEDの演出表示は、LEDの駆動データがセットされたチャンネルのうち、優先度の高い1つのチャンネルの内容で行われるため、単調になり易く、遊技者に対してインパクトを与えにくいという問題点がある。
[Summary of the invention]
[Problem to be solved by the invention]
However, the LED effect display according to Patent Document 1 is performed based on the content of one channel with a high priority among the channels in which the LED drive data is set, so it tends to be monotonous and has no impact on the player. The problem is that it is difficult to give.

本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of the present invention is to provide a gaming machine that solves these problems.

[課題を解決するための手段]
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means to solve the problem]
In order to achieve the above object, the present invention includes the configuration described below.

(1)発光手段(例えば、ランプ(LED)群18)と、
当該発光手段に出力する駆動データ(例えば、LEDデータ)がセットされる複数のチャンネル(例えば、第1~第8チャンネル)を有し、当該複数のチャンネルから所定のチャンネルを選択し、当該選択されたチャンネルに応じた駆動データに基づいて前記発光手段による演出表示を制御する発光制御手段(例えば、音声・LED制御回路220)と、を備え、
前記発光制御手段は、前記複数のチャンネルから2以上のチャンネルを選択し、選択した2以上のチャンネルに応じた駆動データに基づいて、前記発光手段による演出表示を制御することを特徴とする遊技機。
(1) Light emitting means (for example, lamp (LED) group 18),
It has a plurality of channels (for example, 1st to 8th channels) in which drive data (for example, LED data) to be output to the light emitting means is set, and a predetermined channel is selected from the plurality of channels. a light emission control means (for example, an audio/LED control circuit 220) that controls the effect display by the light emission means based on drive data corresponding to the channel,
The gaming machine is characterized in that the light emission control means selects two or more channels from the plurality of channels, and controls the effect display by the light emission means based on drive data corresponding to the selected two or more channels. .

(1)によれば、発光手段(LED)用のチャンネルを複数使用することにより、複雑で立体感のあるLEDによる演出表示が可能になる。 According to (1), by using a plurality of channels for the light emitting means (LED), it becomes possible to display a complex and three-dimensional effect using LEDs.

(2) (1)において、前記発光制御手段(例えば、音声・LED制御回路220)は、選択された2以上のチャンネルに応じた駆動データを、同時に用いて(例えば、チャンネル(1)とチャンネル(2)のLEDデータを混ぜる)、前記発光手段による演出表示を制御することを特徴とする遊技機。 (2) In (1), the light emission control means (for example, audio/LED control circuit 220) simultaneously uses drive data corresponding to two or more selected channels (for example, channel (1) and (2) mixing the LED data), and controlling the effect display by the light emitting means.

(2)によれば、発光手段(LED)用の複数にチャンネルを、同時に使用することにより、より複雑で立体感のあるLEDによる演出表示が可能になる。 According to (2), by simultaneously using a plurality of channels for the light emitting means (LED), it becomes possible to display a more complex and three-dimensional effect using the LEDs.

(3) (1)において、前記発光制御手段(例えば、音声・LED制御回路220)は、選択された2以上のチャンネルに応じたそれぞれの駆動データを、適宜タイミングで用いて(例えば、変動開始からリーチ前はチャンネル(1)のLEDデータを用い、リーチ後はチャンネル(1)とチャンネル(1)のLEDデータを同時に用いる)、前記発光手段による演出表示を制御することを特徴とする遊技機。 (3) In (1), the light emission control means (for example, the audio/LED control circuit 220) uses each drive data corresponding to the selected two or more channels at an appropriate timing (for example, at the start of fluctuation. The game machine is characterized in that before the reach, LED data of channel (1) is used, and after the reach, the LED data of channel (1) and channel (1) are used simultaneously), and the effect display by the light emitting means is controlled. .

(3)によれば、発光手段(LED)用のチャンネルを複数、適宜タイミングで使用することにより、より複雑で立体感のあるLEDによる演出表示が可能になる。 According to (3), by using a plurality of channels for the light emitting means (LED) at appropriate timing, it becomes possible to display a more complex and three-dimensional effect using LEDs.

(4) (1)において、前記発光制御手段(例えば、音声・LED制御回路220)は、選択された2以上のチャンネルに応じたそれぞれの駆動データを、遊技機で実行される演出に応じた所定のタイミングで用い(例えば、リーチ状態のときには、チャンネル(1)及び(2)のいずれか一方におけるLEDデータの輝度を低くすることによって、他方のチャンネルに対応するLEDの発光演出を強調させる)、前記発光手段による演出表示を制御する遊技機。 (4) In (1), the light emission control means (for example, the audio/LED control circuit 220) transmits respective drive data corresponding to the selected two or more channels according to the effect executed by the gaming machine. Used at a predetermined timing (for example, in the reach state, by lowering the brightness of the LED data in either channel (1) or (2), the light emission effect of the LED corresponding to the other channel is emphasized) , a game machine that controls effect display by the light emitting means.

(4)によれば、いずれか一方のチャンネルに対応するLEDの発光演出を強調させるを複数、同時に使用することにより、より複雑で立体感のあるLEDによる演出表示が可能になる。 According to (4), by simultaneously using a plurality of lights that emphasize the light emitting effects of the LEDs corresponding to one of the channels, it is possible to display effects using LEDs that have a more complex and three-dimensional effect.

[発明の効果]
本発明によれば、発光手段(LED)用のチャンネルを複数使用することにより、複雑で立体感のあるLEDによる演出表示が可能になる。
[Effect of the invention]
According to the present invention, by using a plurality of channels for light emitting means (LEDs), it is possible to display effects using LEDs with a complex and three-dimensional effect.

[付記2]
[背景技術]
従来のパチンコ機では、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動し、当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態(所謂、大当り遊技状態)に移行する。一方、抽選結果に応じて、表示手段では、図柄の変動・停止に応じて、演出画像などを表示して、有利な遊技状態へ移行することの期待感を高めている。
[Additional note 2]
[Background technology]
In conventional pachinko machines, when a rolling and falling game ball enters the starting prize opening provided on the game board, a winning lottery is held to shift to a gaming state advantageous to the player, and the LCD screen A plurality of symbols displayed on a display means such as a display device changes, and if you win a winning lottery, the plurality of symbols stop in a predetermined combination, which creates an advantageous gaming state (so-called jackpot gaming state). to move to. On the other hand, in accordance with the lottery results, the display means displays performance images and the like in accordance with variations and stops of the symbols, thereby heightening the expectation that the game will shift to an advantageous gaming state.

従来のパチンコ機では、電源を入れた直後の初期状態の場合、あるいは所定時間に亘って図柄の変動表示が行われない場合に、変動演出表示ではないデモ演出表示が行われる。この種の技術として、特許文献1には、一定の周期で同期信号を発生する同期信号発生手段を各遊技機に内蔵し、所定条件が成立すると、同期信号に基づいてデモ演出を開始することにより、それぞれの遊技機において同期が取れた状態でデモ演出を開始することが記載されている。このように、遊技店において、朝の営業開始時に、各遊技機に一斉に電源を入れることで、同期のとれたデモ演出表示が行われて、複数の遊技機が同じ演出画像を同じタイミングで表示することで、遊技者に大きなインパクトを与えている。 In a conventional pachinko machine, in the initial state immediately after the power is turned on, or when the fluctuating display of symbols is not performed for a predetermined period of time, a demonstration effect display that is not a fluctuating effect display is performed. As this type of technology, Patent Document 1 discloses that each gaming machine has a built-in synchronizing signal generating means that generates a synchronizing signal at a constant cycle, and when a predetermined condition is met, a demonstration effect is started based on the synchronizing signal. According to the above, it is stated that the demonstration performance should be started in a synchronized state in each gaming machine. In this way, by turning on all the gaming machines at the same time at the start of business in the morning at a gaming parlor, a synchronized demonstration effect display is performed, allowing multiple gaming machines to display the same effect image at the same time. This display has a great impact on players.

[先行技術文献]
[特許文献]
[特許文献1] 特開2011-235168号公報
[Prior art documents]
[Patent document]
[Patent Document 1] Japanese Unexamined Patent Publication No. 2011-235168

[発明の概要]
[発明が解決しようとする課題]
しかしながら、このデモ演出表示は、図柄の変動表示が開始すると同時に、図柄の変動演出表示に切り替わってしまい、以降、デモ演出表示の開始タイミングが遊技機毎に変わってしまう。このため、複数の遊技機における同期のとれた演出表示が行われなくなってしまい、複数の遊技機がバラバラのタイミングでデモ演出表示を行うことになってしまう。このように、遊技機の島において、折角、遊技者に大きなインパクトを与える演出画像の表示が可能であるにもかかわらず、その演出画像表示が朝の営業開始時に限定されているのが、現状である。
[Summary of the invention]
[Problem to be solved by the invention]
However, this demonstration effect display switches to the variable effect display of symbols at the same time as the variable display of symbols starts, and thereafter, the start timing of the demonstration effect display changes for each gaming machine. For this reason, synchronized effect displays on the plurality of gaming machines are no longer performed, and the plurality of gaming machines end up displaying demonstration effects at different timings. In this way, although it is possible to display performance images that have a big impact on players in the island of gaming machines, the current situation is that the display of performance images is limited to the time when business starts in the morning. It is.

本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of the present invention is to provide a gaming machine that solves these problems.

[課題を解決するための手段]
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means to solve the problem]
In order to achieve the above object, the present invention includes the configuration described below.

(1) デモ演出表示、遊技演出表示および遊技結果演出表示を行う表示手段(例えば、表示手段19)と、
時間の経過に応じて時間情報を周期的に発信する時間発信手段(例えば、基準時間タイマ及びデモ同期タイマ)と、
遊技結果演出表示から遊技開始条件が満たされるまでの時間を計時する計時手段(例えば、デモ開始タイマ)と、
当該計時手段が規定時間を計時することを条件としてデモ演出表示を行うとともに、デモ演出表示中において遊技開始条件を満たした場合にデモ演出表示から遊技演出表示に切り替える制御を行う演出表示制御手段(例えば、メインCPU71(図71のS31のデモ表示処理)、ホスト制御回路210(図79のS205のコマンド解析処理))と、
前記計時手段が規定時間(例えば、30秒)を計時する時点と前記時間情報の発信時点との時間差を求める演算手段(例えば、メインCPU71(図132のS902の処理)と、を備え、
前記演出表示制御手段は、前記時間差に基づいて、前記デモ演出表示の開始時点が前記時間発信手段による次の前記時間情報の発信時点に同期するように、前記デモ演出表示を開始するタイミングを調整する制御(例えば、メインCPU71(図132のS904の処理)を行うことを特徴とする遊技機。
(1) Display means (for example, display means 19) for displaying a demonstration effect, a game effect, and a game result effect;
Time transmitting means (for example, a reference time timer and a demo synchronization timer) that periodically transmits time information as time passes;
A timing means (for example, a demo start timer) that measures the time from the display of the game result effect until the game start condition is satisfied;
A performance display control means that displays a demonstration performance on the condition that the timer measures a specified time, and controls switching from the demonstration performance display to the game performance display when a game start condition is satisfied during the display of the demonstration performance ( For example, the main CPU 71 (demo display processing at S31 in FIG. 71), the host control circuit 210 (command analysis processing at S205 in FIG. 79),
comprising a calculation means (e.g., main CPU 71 (processing of S902 in FIG. 132)) for calculating a time difference between the time point at which the timer measures a specified time (e.g., 30 seconds) and the time point at which the time information is transmitted;
The effect display control means adjusts the timing of starting the demonstration effect display based on the time difference so that the start time of the demonstration effect display is synchronized with the time point when the time information is transmitted next by the time transmitting means. A gaming machine characterized by performing control (for example, the main CPU 71 (processing of S904 in FIG. 132)).

(1)によれば、計時手段による規定時間計時後のデモ演出表示を、時間発信手段が周期的に発信する時間情報に同期させるようにデモ演出表示の開始タイミングを調整するので、例えば、遊技機の島における空き台に表示されるデモ演出表示を全て同じものとすることが可能になり、遊技者に大きなインパクトを与える演出画像の表示が可能になる。 According to (1), the start timing of the demonstration effect display is adjusted so that the demonstration effect display after the specified time has been counted by the timer is synchronized with the time information periodically transmitted by the time transmitting means. It becomes possible to make all the demonstration performance displays displayed on the empty tables on the machine island the same, and it becomes possible to display performance images that give a great impact to the players.

(2) (1)において、前記演出表示制御手段は、
前記デモ演出表示を開始した後、前記遊技開始条件が満たされるまで、前記デモ演出表示を継続する制御を行う一方、
前記計時手段が規定時間を計時した場合に、前記規定時間を計時した時点から次の前記時間情報の発信時点まで遊技結果演出表示状態で待機する待機制御を行うことを特徴とする遊技機。
(2) In (1), the effect display control means:
After starting the demonstration effect display, control is performed to continue the demonstration effect display until the game start condition is satisfied;
The gaming machine is characterized in that, when the timer measures a prescribed time, standby control is performed to wait in a game result display state from the time when the prescribed time is counted until the next time when the time information is transmitted.

(2)によれば、時間発信手段の発信する時間情報に基づいて、決められたタイミングでデモ演出表示の制御を行うので、途中、遊技が再開されてデモ演出表示の開始タイミングが変わっても、待機制御によって、所定のタイミングでデモ演出表示が行われることになる。このため、例えば、遊技店において島を形成する複数の遊技機において、発生タイミングの一定ではない図柄変動表示が行われたとしても、デモ演出表示の開始タイミングを一定にすることが可能となる。これにより、遊技店の複数の遊技機における図柄変動表示が行われている遊技機を除く遊技機において、同期のとれたデモ演出表示を行うことが可能となる。 According to (2), the demonstration effect display is controlled at a predetermined timing based on the time information transmitted by the time transmitting means, so even if the start timing of the demonstration effect display changes when the game is restarted during the game. , the demonstration effect display will be performed at a predetermined timing by the standby control. For this reason, for example, even if a symbol variation display whose occurrence timing is not constant is performed in a plurality of gaming machines forming an island in a game parlor, it is possible to make the start timing of the demonstration performance display constant. As a result, it becomes possible to perform a synchronized demonstration performance display on a plurality of gaming machines in a gaming parlor, excluding the gaming machine on which the symbol variation display is performed.

(3) (1)、(2)において、前記デモ演出表示は、デモ画面(例えば、デモムービー)の表示を含む単位演出表示の繰り返しからなり、前記デモ画面の表示時間は、前記時間情報が発信される周期以下であることを特徴とする遊技機。 (3) In (1) and (2), the demonstration effect display consists of repeating unit effect displays including the display of a demo screen (for example, a demo movie), and the display time of the demo screen is determined by the time information. A gaming machine characterized in that the transmission frequency is less than or equal to the transmission period.

(3)によれば、デモ画面の表示時間が、時間発信手段による時間情報の発信周期以下であることにより、単位演出表示の時間を、時間情報の発信周期に合わせることが可能になる。これにより、時間情報の発信周期においてデモ画面を確実に表示させることが可能になる。 According to (3), since the display time of the demonstration screen is less than or equal to the transmission period of time information by the time transmission means, it becomes possible to match the unit effect display time to the transmission period of time information. This makes it possible to reliably display the demo screen during the time information transmission cycle.

[発明の効果]
本発明によれば、遊技店の営業開始時以外においても、遊技機の島において、遊技者に大きなインパクトを与える演出画像の表示が可能な遊技機を提供することができる。
[Effect of the invention]
According to the present invention, it is possible to provide a gaming machine that is capable of displaying performance images that have a great impact on players on the gaming machine island even when the gaming parlor is not open for business.

[付記3]
[背景技術]
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、停止表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態(所謂、大当り遊技状態)に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。
[Additional note 3]
[Background technology]
Conventionally, gaming machines called pachinko machines and pachislot machines have been known as gaming machines using gaming media. In a Pachislot machine, when game media such as medals and coins are inserted and the start lever is operated, a winning lottery is performed and multiple reels, each with multiple symbols arranged on its surface, begin to rotate. . Then, when the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery results, and medals and coins are paid out according to the combination of symbols that are stopped and displayed. In a pachinko machine, when a rolling, falling game ball enters the starting prize opening provided on the game board, a winning lottery is held to shift to a gaming state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device changes. When a winning lottery is won, a transition is made to an advantageous gaming state (so-called jackpot gaming state) when a plurality of symbols stop in a predetermined combination. In addition, in pachinko and pachislot machines, the display means displays images that correspond to the lottery results as well as changes and stops in the symbols, thereby increasing the expectation that the game will shift to an advantageous gaming state. .

ところで、従来、特許文献1に記載された技術が提案されている。特許文献1によれば、演出制御又はエラー報知制御を行う演出制御手段と、音声情報を記憶する音声ROMと、複数の音声チャンネルを備えて音声ROMに記憶される音声情報に基づく音声を出力させる音声制御回路と、を備え、音声制御回路は、使用可能な音声チャンネルが全て使用されているときに演出制御に基づく新たな音声を出力する場合、現在出力されている音声のうち優先順位が最も低く設定された音声に替えて新たな音声を出力させる。このような構成とすることにより、音声チャンネルを効率的に使用して音声演出を行うことを可能としている。 By the way, conventionally, a technique described in Patent Document 1 has been proposed. According to Patent Document 1, the device includes a performance control means for performing performance control or error notification control, an audio ROM that stores audio information, and a plurality of audio channels, and outputs audio based on the audio information stored in the audio ROM. and an audio control circuit, when outputting new audio based on production control when all available audio channels are used, the audio control circuit selects the audio with the highest priority among the currently output audio. To output a new sound in place of the low-set sound. With such a configuration, it is possible to efficiently use the audio channels to perform audio effects.

[先行技術文献]
[特許文献]
[特許文献1] 特開2016-202299号公報
[Prior art documents]
[Patent document]
[Patent Document 1] Japanese Unexamined Patent Publication No. 2016-202299

[発明の概要]
[発明が解決しようとする課題]
ところで、従来、例えば、電断復帰時に、電源が入ったことを報知する音声が流れる遊技機においては、電源が入ったことを報知する音が優先的に流されるため、他の演出音が聞こえないことがある。このため、遊技者に報知されるべき情報が伝達できないおそれがある。そこで、遊技状況に応じて、適宜、効率的に音声の出力制御を行い得る遊技機の出現が望まれる。
[Summary of the invention]
[Problem to be solved by the invention]
By the way, conventionally, for example, in a gaming machine that plays a sound notifying that the power has been turned on when recovering from a power outage, the sound notifying that the power has been turned on is played preferentially, so other performance sounds cannot be heard. Sometimes there isn't. For this reason, there is a possibility that information that should be reported to the player may not be transmitted. Therefore, there is a desire for a gaming machine that can appropriately and efficiently control the output of audio depending on the gaming situation.

本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of the present invention is to provide a gaming machine that solves these problems.

[課題を解決するための手段]
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means to solve the problem]
In order to achieve the above object, the present invention includes the configuration described below.

(1) 音声データを記憶する記憶手段(例えば、CGROM206)と、
複数の音声チャンネル(例えば、図43の音声ch1~音声ch(n))と、
各音声チャンネルに対して前記記憶手段から取得した音声データを設定し、該設定した音声チャンネルを用いた音声情報の出力制御を行う音声制御手段(例えば、音声・LED制御回路220)と、
当該音声制御手段によって出力制御された音声情報に基づく音声出力を行う音声出力手段(例えば、スピーカ11)と、を備え、
前記音声制御手段は、
複数の音声チャンネルのうち、第1の音声チャンネル(確定音に対応するチャンネル)が、第2の音声チャンネル(エラー音、システム音に対応するチャンネル)よりも優先度を低くして出力制御を行う一方、
第1の音声チャンネルで特定の音声情報が設定される場合は、第2の音声チャンネルよりも優先度を高くして出力制御を行うことを特徴とする遊技機。
(1) Storage means for storing audio data (for example, CGROM 206);
A plurality of audio channels (for example, audio ch1 to audio ch(n) in FIG. 43),
audio control means (for example, audio/LED control circuit 220) that sets audio data acquired from the storage means for each audio channel and controls the output of audio information using the set audio channels;
comprising an audio output means (for example, a speaker 11) that outputs audio based on the audio information output-controlled by the audio control means,
The voice control means includes:
Output control is performed by giving the first audio channel (channel corresponding to confirmed sound) a lower priority than the second audio channel (channel corresponding to error sound and system sound) among the plurality of audio channels. on the other hand,
A gaming machine characterized in that when specific audio information is set in a first audio channel, output control is performed with higher priority than the second audio channel.

(1)によれば、第2の音声チャンネルが第1の音声チャンネルよりも優先されるため、音声出力手段から第2の音声チャンネルによる音声が出力される場合には、第1の音声チャンネルによる音声が聞き取りにくくなるが、第1の音声チャンネルで設定された特定の音声が出力される場合に、第1の音声チャンネルが第2の音声チャンネルよりも優先される。このため、遊技者は、第1の音声チャンネルによる特定の音声が聞き取りやすくなる。このように、遊技状況に応じて、適宜、効率的であり、明確に音声の出力制御を行い得る遊技機を提供することが可能になる。 According to (1), since the second audio channel has priority over the first audio channel, when the audio output means outputs the audio from the second audio channel, the audio from the first audio channel Although the audio becomes difficult to hear, when a specific audio set in the first audio channel is output, the first audio channel is given priority over the second audio channel. Therefore, it becomes easier for the player to hear the specific audio on the first audio channel. In this way, it is possible to provide a gaming machine that can perform efficient and clear audio output control as appropriate depending on the gaming situation.

(2) (1)において、前記音声制御手段は、第1の音声チャンネル及び第2の音声チャンネルでそれぞれ設定された音声情報を同時に出力制御するとともに、優先度に応じた割合で音声情報を出力制御することを特徴とする遊技機。 (2) In (1), the audio control means simultaneously controls the output of the audio information set in the first audio channel and the second audio channel, and outputs the audio information at a rate according to the priority. A game machine characterized by being controlled.

(2)によれば、例えば、第1の音声チャンネル及び第2の音声チャンネルの音声を同時に出力した場合に、第1の音声チャンネルの音声が聞き取り易くなるように、第1の音声チャンネルの音声及び第2の音声チャンネルの音声の出力調整を行うことが可能になる。 According to (2), for example, when the audio of the first audio channel and the audio of the second audio channel are output simultaneously, the audio of the first audio channel is It also becomes possible to adjust the audio output of the second audio channel.

(3) (1)、(2)において、前記音声出力手段は複数設けられており(例えば、スピーカ11、11)、
前記音声制御手段は、
複数の前記音声出力手段で、優先度に応じた音声を出力する制御を行い、
第1の音声チャンネルで特定の音声情報が設定されている場合に、一の音声出力手段において、第1の音声チャンネルで設定された特定の音声情報の出力制御をする一方、他の音声出力手段において、第2の音声チャンネルで設定された音声情報の出力制御をすることを特徴とする遊技機。
(3) In (1) and (2), a plurality of the audio output means are provided (for example, speakers 11, 11),
The voice control means includes:
Controlling the plurality of audio output means to output audio according to the priority,
When specific audio information is set on the first audio channel, one audio output means controls the output of the specific audio information set on the first audio channel, while the other audio output means controls the output of the specific audio information set on the first audio channel. A gaming machine characterized in that the output of audio information set on a second audio channel is controlled.

(3)によれば、一の音声出力手段が、優先度の高い第1の音声チャンネルで設定された特定の音声を出力し、他の音声出力手段が、第2の音声チャンネルで設定された音声を出力することで、遊技者は、優先度の高い第1の音声チャンネルの音声を確実に聞き取ることが可能になる。 According to (3), one audio output means outputs a specific audio set on a first audio channel with a high priority, and another audio output means outputs a specific audio set on a second audio channel. By outputting the audio, the player can reliably hear the audio of the first audio channel, which has a high priority.

[発明の効果]
本発明によれば、遊技状況に応じて、適宜、効率的であり、明確に音声の出力制御を行い得る遊技機を提供することができる。
[Effect of the invention]
According to the present invention, it is possible to provide a gaming machine that can perform efficient and clear audio output control as appropriate depending on the gaming situation.

[付記4]
[背景技術]
従来、遊技媒体を用いた遊技機として、パチンコ機、パチスロ機と称される遊技機が知られている。パチスロ機においては、メダルやコイン等の遊技媒体が投入され、スタートレバーが操作されると、当り抽籤が行われるとともに、複数の図柄がそれぞれの表面に配された複数のリールの回転が開始する。そして、ストップボタンが操作されると、抽籤結果に応じて複数のリールの回転が停止し、停止表示された図柄の組合せに応じてメダルやコインが払い出される。パチンコ機においては、遊技盤上に設けられた始動入賞口に、転動し流下する遊技球が入球すると、遊技者にとって有利な遊技状態に移行するための当り抽選が行われるとともに、液晶表示装置などの表示手段に表示される複数の図柄が変動する。当り抽選に当選した場合は複数の図柄が所定の組合せで停止することを契機として、有利な遊技状態(所謂、大当り遊技状態)に移行する。また、パチンコ機やパチスロ機においては、表示手段に、図柄の変動・停止にとともに抽選結果に応じた演出画像などを表示させることにより、有利な遊技状態へ移行することの期待感を高めている。
[Additional note 4]
[Background technology]
Conventionally, gaming machines called pachinko machines and pachislot machines have been known as gaming machines using gaming media. In a Pachislot machine, when game media such as medals and coins are inserted and the start lever is operated, a winning lottery is performed and multiple reels, each with multiple symbols arranged on its surface, begin to rotate. . Then, when the stop button is operated, the rotation of the plurality of reels is stopped according to the lottery results, and medals and coins are paid out according to the combination of symbols that are stopped and displayed. In a pachinko machine, when a rolling, falling game ball enters the starting prize opening provided on the game board, a winning lottery is held to shift to a gaming state advantageous to the player, and a liquid crystal display A plurality of symbols displayed on a display means such as a device changes. When a winning lottery is won, a transition is made to an advantageous gaming state (so-called jackpot gaming state) when a plurality of symbols stop in a predetermined combination. In addition, in pachinko and pachislot machines, the display means displays images that correspond to the lottery results as well as changes and stops in the symbols, thereby increasing the expectation that the game will shift to an advantageous gaming state. .

ところで、従来、特許文献1に記載された技術が提案されている。特許文献1によれば、演出制御又はエラー報知制御を行う演出制御手段と、音声情報を記憶する音声ROMと、複数の音声チャンネルを備えて音声ROMに記憶される音声情報に基づく音声を出力させる音声制御回路と、を備え、音声制御回路は、使用可能な音声チャンネルが全て使用されているときに演出制御に基づく新たな音声を出力する場合、現在出力されている音声のうち優先順位が最も低く設定された音声に替えて新たな音声を出力させる。このような構成とすることにより、音声チャンネルを効率的に使用して音声演出を行うことを可能としている。 By the way, conventionally, a technique described in Patent Document 1 has been proposed. According to Patent Document 1, the device includes a performance control means for performing performance control or error notification control, an audio ROM that stores audio information, and a plurality of audio channels, and outputs audio based on the audio information stored in the audio ROM. and an audio control circuit, when outputting new audio based on production control when all available audio channels are used, the audio control circuit selects the audio with the highest priority among the currently output audio. To output a new sound in place of the low-set sound. With such a configuration, it is possible to efficiently use the audio channels to perform audio effects.

[先行技術文献]
[特許文献]
[特許文献1] 特開2016-202299号公報
[Prior art documents]
[Patent document]
[Patent Document 1] Japanese Unexamined Patent Publication No. 2016-202299

[発明の概要]
[発明が解決しようとする課題]
しかし、このような音声の出力制御においては、音声制御回路が、音声チャンネルで設定された音声の優先度を制御しているが、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御しきれないところがある。例えば、BGMが流れているときに演出音を発生させる場合、演出音の優先度が高くなるように制御することによって演出音が聞こえやすくなるが、BGMと演出音とを同時に出力する場合には、演出音が聞こえ難くなるおそれがある。
[Summary of the invention]
[Problem to be solved by the invention]
However, in such audio output control, the audio control circuit controls the priority of the audio set in the audio channel, but the delicate balance and timing of mixed voices caused by outputting multiple audio simultaneously There are some things that cannot be controlled. For example, if you want to generate sound effects while BGM is playing, controlling the sound effects to have a higher priority will make it easier to hear the effects, but if you want to output the BGM and sound effects at the same time, , the performance sound may become difficult to hear.

本発明は、このような問題点を解決した遊技機を提供することを目的とする。 An object of the present invention is to provide a gaming machine that solves these problems.

[課題を解決するための手段]
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means to solve the problem]
In order to achieve the above object, the present invention includes the configuration described below.

(1) 音声データを記憶する記憶手段(例えば、CGROM206)と、
複数の音声チャンネル(例えば、図134の音声ch1~音声ch(n))と、
各音声チャンネルに対して前記記憶手段から取得した音声データを設定し、該設定した音声チャンネルを用いて所定の音声情報の出力制御を行う音声制御手段(例えば、音声・LED制御回路220のメインジェネレータ227)と、
当該音声制御手段によって出力制御された音声情報に基づく音声出力を行う音声出力手段(例えば、スピーカ11)と、
当該音声出力手段から、優先度の高い音声チャンネルに対応する第1音声情報と当該音声チャンネルより優先度の低い第2音声情報とを同時に出力させる際に、第1音声情報が出力されるタイミングで、前記第2音声情報にサイドチェイン処理を施す専用デバイス(例えば、サイドチェイン制御部228a)を備えることを特徴とする遊技機。
(1) Storage means for storing audio data (for example, CGROM 206);
A plurality of audio channels (for example, audio ch1 to audio ch(n) in FIG. 134),
Audio control means (for example, the main generator of the audio/LED control circuit 220) that sets audio data acquired from the storage means for each audio channel and controls the output of predetermined audio information using the set audio channel 227) and
audio output means (for example, speaker 11) that outputs audio based on the audio information whose output is controlled by the audio control means;
When simultaneously outputting first audio information corresponding to an audio channel with a high priority and second audio information having a lower priority than the audio channel from the audio output means, at the timing when the first audio information is output. A gaming machine characterized by comprising a dedicated device (for example, a side chain control section 228a) that performs side chain processing on the second audio information.

(2) (1)において、前記音声制御手段によって出力制御された音声情報を合成するミキサ(例えば、ミキサ228c)を備え、
前記専用デバイスは、前記第1音声情報と優先度の低い音声チャンネルに対応する前記第2音声情報とを入力し、前記第1音声情報を参照して、前記第2音声情報にサイドチェイン処理を施してなる音声情報を、前記ミキサに出力することを特徴とする遊技機。
(2) In (1), a mixer (for example, mixer 228c) that synthesizes the audio information whose output is controlled by the audio control means is provided,
The dedicated device inputs the first audio information and the second audio information corresponding to a low-priority audio channel, refers to the first audio information, and performs side chain processing on the second audio information. A game machine characterized in that the audio information generated by the game is output to the mixer.

(3) (1)、(2)において、前記専用デバイスは、前記第2音声情報の音量を、前記第1音声情報の音量よりも小さくすることを特徴とする遊技機。 (3) In (1) and (2), the gaming machine is characterized in that the dedicated device makes the volume of the second audio information smaller than the volume of the first audio information.

(4) (1)、(2)において、前記専用デバイスは、前記第1音声情報及び前記第2音声情報の音質を変化させることを特徴とする遊技機。 (4) The gaming machine according to (1) or (2), wherein the dedicated device changes the sound quality of the first audio information and the second audio information.

(1)~(4)によれば、複数の音声が同時に出力される場合に、優先度の高い音声が出力されるタイミングで優先度の低い音声にサイドチェイン処理が施されるため、遊技者は、優先度の高い音声を明確に聞き取ることが可能になる。このように、専用デバイスによって、音声の優先度を明確化することが可能となり、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御することが可能な遊技機を提供することが可能になる。 According to (1) to (4), when multiple voices are output at the same time, side chain processing is performed on lower priority voices at the timing when high priority voices are output. This makes it possible to clearly hear high-priority audio. In this way, it is possible to clarify the priority of voices using a dedicated device, and to provide a gaming machine that can control the delicate balance and timing of mixed voices by simultaneously outputting a plurality of voices. becomes possible.

[発明の効果]
本発明によれば、専用デバイスによって、音声の優先度を明確化することが可能となり、複数の音声を同時に出力することによる混声の微妙なバランスやタイミングを制御することが可能な遊技機を提供することが可能になる。
[Effect of the invention]
According to the present invention, it is possible to clarify the priority of voices using a dedicated device, and to provide a gaming machine that can control the delicate balance and timing of mixed voices by outputting multiple voices simultaneously. It becomes possible to do so.

[付記5]
[背景技術]
従来、複数の図柄がそれぞれの表面に配された複数のリールと、遊技メダルやコイン等(以下、「メダル等」と言う)が投入され、遊技者によりスタートレバーが操作されたことを検出し、複数のリールの回転の開始を要求するスタートスイッチと、複数のリールのそれぞれに対応して設けられたストップボタンが遊技者により押されたことを検出し、該当するリールの回転の停止を要求する信号を出力するストップスイッチと、複数のリールのそれぞれに対応して設けられ、それぞれの駆動力を各リールに伝達するステッピングモータと、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転及びその停止を行うリール制御部と、を備え、スタートレバーが操作されたことを検出すると、乱数値に基づいて抽籤を行い、この抽籤の結果(以下、「内部当籤役」と言う)とストップボタンが操作されたことを検出したタイミングとに基づいてリールの回転の停止を行う、いわゆるパチスロと称される遊技機が知られている。
[Additional note 5]
[Background technology]
Conventionally, multiple reels with multiple symbols arranged on the surface of each reel, game medals, coins, etc. (hereinafter referred to as "medals, etc.") are inserted, and it is detected that the start lever is operated by the player. , detects when a player presses a start switch that requests the start of rotation of multiple reels and a stop button provided corresponding to each of the multiple reels, and requests that the rotation of the corresponding reel stop. a stop switch that outputs a signal to start, a stepping motor that is provided corresponding to each of the plurality of reels and that transmits the respective driving force to each reel, and a stepping motor that outputs a signal that It is equipped with a reel control unit that controls the operation of the motor and rotates and stops each reel, and when it detects that the start lever has been operated, it performs a lottery based on random numbers, and the result of this lottery (hereinafter referred to as A gaming machine called a pachi-slot machine is known, which stops the rotation of the reels based on the timing at which it is detected that a stop button has been operated (referred to as an "internal winning combination") and the timing at which it is detected that a stop button has been operated.

従来のパチスロでは、メダルの投入枚数が遊技者の意思に反して不足する場合がある。例えば、3枚以上のメダル投入を遊技条件とするパチスロであれば、遊技者のメダル所持数が2枚の場合には遊技を行うことができない。この場合、遊技者は、メダル受け皿にメダルを残さないことで離席の際に空き台であることを明確にするため、手持ちの2枚のメダルを持って離席する他に、あるいは2枚のメダルをメダル投入口に投入して離席する場合もあり得る。また、2枚のメダルがパチスロにクレジットされた状態であれば、精算ボタンを押して2枚のメダルを払い出さずに、そのまま離席する場合もあり得る。
しかし、2枚のメダルが投入された状態の遊技機は、他の遊技者から見て、一時的に離席しているのか本当に空席なのかが判別しにくいことから、遊技者に敬遠されるおそれがあり、遊技店側としては、稼働率低下に繋がるおそれがある。
特許文献1によれば、メダル投入枚数不足信号の入力中は、スタートスイッチからのスタート信号を無効とし、メダル投入枚数不足信号の入力を条件に、メダル投入枚数が設定枚数に満たないことを遊技者に報知することが可能なパチスロについて記載されている。具体的に、このパチスロは、メダル投入枚数が設定枚数に満たない場合に、LEDが点滅状態となる。これによって、遊技者は、LEDの点滅状態を見ることで、メダルの投入枚数が設定枚数を下回っていることを知ることができる。更に、この点滅状態は、遊技者のみではなく、待機中で空席を探している遊技者や、遊技店の管理者にも把握できる。
In conventional pachi-slot machines, the number of inserted medals may be insufficient against the player's will. For example, in the case of a pachi-slot machine where the game condition is to insert three or more medals, if the number of medals owned by the player is two, the game cannot be played. In this case, in order to make it clear that the table is empty when the player leaves by not leaving any medals in the medal tray, in addition to leaving the table with the two medals in hand, or There may also be cases where the participant leaves the seat after inserting the medal into the medal slot. Further, if two medals have been credited to the pachislot machine, the player may leave the seat without pressing the settlement button and paying out the two medals.
However, when a gaming machine is loaded with two medals, it is difficult for other players to tell whether the player is temporarily away from the machine or whether the seat is actually empty, so players tend to avoid the machine. There is a risk that this may lead to a decline in the occupancy rate on the game parlor side.
According to Patent Document 1, the start signal from the start switch is disabled while the signal for the insufficient number of inserted medals is being input, and the game is started when the number of inserted medals is less than the set number, on the condition that the signal for the insufficient number of inserted medals is input. This article describes pachislot machines that can notify users. Specifically, in this pachislot, when the number of inserted medals is less than the set number, the LED becomes blinking. This allows the player to know that the number of inserted medals is less than the set number by looking at the blinking state of the LED. Furthermore, this blinking state can be grasped not only by the players, but also by the players who are waiting and looking for vacant seats, and by the managers of the game parlors.

[先行技術文献]
[特許文献]
[特許文献1] 特開平7-108080号公報
[Prior art documents]
[Patent document]
[Patent Document 1] Japanese Patent Application Laid-Open No. 7-108080

[発明の概要]
[発明が解決しようとする課題]
[Summary of the invention]
[Problem to be solved by the invention]

しかしながら、この点滅状態だけでは、空席である可能性が高いことを示唆しているものの、遊技者が離席中なのか本当に空席中なのかを判断することが困難である。逆に、LEDの点滅を見た遊技者は、パチスロに問題が発生していると勘違いして、そのパチスロで遊技を行うことを敬遠するおそれがある。 However, although this flashing state alone suggests that there is a high possibility that the seat is vacant, it is difficult to determine whether the player is away or whether the seat is truly vacant. On the other hand, a player who sees the LED flashing may mistakenly believe that a problem has occurred with the pachislot machine and avoid playing games on that pachislot machine.

本発明、このような問題点を解決した遊技機を提供することを目的とする。 It is an object of the present invention to provide a gaming machine that solves these problems.

[課題を解決するための手段]
前記目的を達成するため、本発明は、次に記載する構成を備えている。
[Means to solve the problem]
In order to achieve the above object, the present invention includes the configuration described below.

(1) 遊技媒体の投入を検知する投入検知手段(例えば、メダルセンサ524S)と、
当該投入検知手段によって、所定数以上の遊技媒体の投入を検知したことを条件として、遊技の実行を制御する遊技実行制御手段(例えば、メインCPU531(図139のS1000~S1019))と、
遊技媒体を払い出す払出手段(例えば、ホッパー540)と、
遊技媒体の払い出しを制御する払出制御手段(例えば、メインCPU531(図145の払出制御処理))と、
遊技が終了してからの経過時間を計時する計時手段(例えば、メインCPU531(図140のS1047))と、を備え、
前記払出制御手段は、前記投入検知手段による遊技媒体の投入数が所定数未満であり、かつ前記計時手段が第1の時間の経過を計時したことを条件として、投入された所定数以下の遊技媒体を払い出す制御(例えば、メインCPU531(図141のS1062))を行うことを特徴とする遊技機。
(1) Insertion detection means (for example, medal sensor 524S) that detects insertion of game media;
A game execution control means (for example, the main CPU 531 (S1000 to S1019 in FIG. 139)) that controls the execution of the game on the condition that the insertion detection means detects the insertion of a predetermined number or more of game media;
A payout means (for example, hopper 540) that pays out game media;
A payout control means (for example, main CPU 531 (payout control process in FIG. 145)) that controls payout of game media;
A clock means (for example, the main CPU 531 (S1047 in FIG. 140)) that clocks the elapsed time after the game ends,
The payout control means controls the game media to be played by a predetermined number or less, on the condition that the number of game media input by the input detection means is less than a predetermined number, and the timer measures the elapse of a first time. A gaming machine characterized by performing control (for example, main CPU 531 (S1062 in FIG. 141)) to pay out media.

(1)によれば、所定数未満の遊技媒体が投入された状態が、特定の時間経過してしまったときに払い出されるので、メダル投入中の状態が第1の時間以上に継続しないため、第1の時間以上、その遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る。 According to (1), since the state in which less than a predetermined number of game media have been inserted is paid out when a specific time has elapsed, the state in which medals are being inserted does not continue for more than the first time. It is unlikely that it will be unclear whether or not the game machine is vacant for more than the first time, and the operating rate of the game machine can be prevented from lowering more than necessary.

(2) (1)において、
所定数を越えた分の前記遊技媒体を貯留する遊技媒体貯留手段(例えば、メダルカウンタ)と、
遊技者の操作によって、前記遊技媒体貯留手段に貯留されている遊技媒体を投入するベット手段(例えば、ベットボタン511)と、を更に備え、
前記払出制御手段は、前記遊技媒体貯留手段による遊技媒体の貯留枚数が所定数未満であり、かつ前記計時手段が第1の時間の経過を計時したことを条件として、前記遊技媒体貯留手段に貯留されている所定数未満の遊技媒体を払い出す制御を行うことを特徴とする遊技機
(2) In (1),
a game media storage means (for example, a medal counter) that stores the game media in excess of a predetermined number;
further comprising a bet means (for example, a bet button 511) for inserting game media stored in the game media storage means by a player's operation;
The payout control means stores the game media in the game medium storage means on the condition that the number of game media stored by the game medium storage means is less than a predetermined number and the timer measures the passage of a first time. A gaming machine characterized by performing control to pay out less than a predetermined number of gaming media.

(2)によれば、所定数未満の遊技媒体がクレジットされた状態が、特定の時間経過してしまったときに払い出されるので、メダル投入中の状態が第1の時間以上に継続しないため、第1の時間以上、その遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る。 According to (2), since the state in which less than a predetermined number of game media are credited is paid out when a specific time has elapsed, the state in which medals are being inserted does not continue for more than the first time; It is unlikely that it will be unclear whether or not the game machine is vacant for more than the first time, and the operating rate of the game machine can be prevented from lowering more than necessary.

(3) (1)、(2)において、
遊技者に情報を報知する報知手段(例えば、液晶表示装置505)と、
前記計時手段が、第1の時間よりも短い第2の時間の経過を計時したことを条件として、情報を、前記報知手段に報知させる制御を行う報知制御手段(例えば、サブCPU581(図152のS1422))と、を備えることを特徴とする遊技機。
(3) In (1) and (2),
Notifying means (for example, liquid crystal display device 505) for notifying information to the player;
Notification control means (for example, sub CPU 581 (see FIG. 152) that controls the notification means to notify information on the condition that the timekeeping means has timed the elapse of a second time shorter than the first time. A gaming machine characterized by comprising: S1422)).

(3)によれば、第1の時間よりも短い第2の時間が経過したことを、報知手段によって報知することで、第2の時間が経過する前の段階で、遊技者や、空席を探す遊技者、遊技店の管理者に知らせることで、遊技機の稼働率の低下をさらに防止し得る。 According to (3), by notifying the fact that a second time period, which is shorter than the first time period, has elapsed by means of a notification means, players and vacant seats can be notified before the second time period has elapsed. By notifying the player being searched for and the manager of the game parlor, it is possible to further prevent a decrease in the operating rate of the game machine.

(4) 遊技媒体の投入を検知する投入検知手段(例えば、メダルセンサ524S)と、
当該投入検知手段によって、所定数以上の遊技媒体の投入を検知したことを条件として、遊技の実行を制御する遊技実行制御手段(例えば、メインCPU531(図139のS100~S1019))と、
遊技者に情報を報知する報知手段(例えば、ランプ群518)と、
当該報知手段を制御する報知制御手段(例えば、サブCPU581(図152のS1422))と、
遊技が終了してからの経過時間を計時する計時手段(例えば、メインCPU531(図140のS1047))と、を備え、
前記報知制御手段は、前記投入検知手段による遊技媒体の投入数が所定数未満でありかつ前記計時手段が第1の時間の経過を計時したことを条件として(例えば、メインCPU531(図141のS1058、S1063))、前記報知手段を動作させる制御を行うことを特徴とする遊技機。
(4) Insertion detection means (for example, medal sensor 524S) that detects insertion of game media;
A game execution control means (for example, the main CPU 531 (S100 to S1019 in FIG. 139)) that controls the execution of the game on the condition that the insertion detection means detects the insertion of a predetermined number or more of game media;
Notification means (for example, lamp group 518) for notifying information to the player;
Notification control means (for example, sub CPU 581 (S1422 in FIG. 152)) that controls the notification means;
A clock means (for example, the main CPU 531 (S1047 in FIG. 140)) that clocks the elapsed time after the game ends,
On condition that the number of input game media by the input detection means is less than a predetermined number and the time measurement means has timed the elapse of the first time (for example, the main CPU 531 (S1058 in FIG. 141) , S1063)), the gaming machine is characterized in that it performs control to operate the notification means.

(4)によれば、所定数未満の遊技媒体が投入された状態が、特定の時間経過してしまったときに報知手段が動作するので、第1の時間以上、その遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る。 According to (4), the notification means operates when less than a predetermined number of gaming media have been inserted for a specific period of time, so whether the gaming machine has been vacant for more than the first period of time? Therefore, it is possible to prevent the operation rate of the gaming machine from lowering more than necessary.

[発明の効果]
本発明によれば、遊技機が空席なのか否かが不明とはなりにくく、遊技機の稼働率が必要以上に低下することを防止し得る遊技機を提供することができる。
[Effect of the invention]
According to the present invention, it is possible to provide a gaming machine in which it is unlikely to be unclear whether or not the gaming machine is vacant, and the operating rate of the gaming machine can be prevented from lowering more than necessary.

1…パチンコ遊技機(遊技機)、2…本体、3…ベースドア、4…ガラスドア、11…スピーカ、11a…スピーカボックス、11b…接続端子群、12…遊技盤、13…表示装置、15…発射装置、16…払出装置、18…ランプ(LED)群、20…役物、43…球通過検出器、44…第1始動口、45…第2始動口、46…普通電動役物、51,52…一般入賞口、53…第1大入賞口、54…第2大入賞口、55…アウト口、56…遊技釘、61…特別図柄表示装置、62…普通図柄表示装置、63…普通図柄保留表示装置、64…第1特別図柄保留表示装置、65…第2特別図柄保留表示装置、70…主制御回路、71…メインCPU、72…メインROM、73…メインRAM、77…ワンチップマイコン、123…払出・発射制御回路、200…副制御回路、201…中継基板、202,202a…サブ基板、203…制御ROM基板、204,204a,204b…CGROM基板、205…サブメインROM、206,206a,206b…CGROM、210…ホスト制御回路、210a…サブワークRAM、210b…SRAM、220,290…音声・LED制御回路、230,230a…表示制御回路、234…動画デコーダ、235…静止画デコーダ、236…SDRAMコントローラ、237…内蔵VRAM、238…第1ディスプレイコントローラ、239…第2ディスプレイコントローラ、240…3Dジオメトリエンジン、241…レンダリングエンジン、250…SDRAM、260…内蔵中継基板、261…I2Cコントローラ、262…デジタルオーディオパワーアンプ、263…LC回路、264…接続端子群、268…NOT回路、269…電圧変換回路部、270…モータコントローラ、271…モータドライバ、272…モータ、275…励磁状態検知部、276…第1OR回路、277…第2OR回路、278…第3OR回路、280,291…LEDドライバ、281…LED、300…ハーネス、301…双方向バランストランシーバ、302…AND回路、303,311…端子群、312…トランジスタ回路、350…電圧降下回路部、351~355…第1ダイオード~第5ダイオード、360…リニアレギュレータ、500…パチスロ、503L,503C,503R…リール、506…スタートレバー、507L,507C,507R…ストップボタン、513A…払出枚数表示部、513B…投入枚数表示部、513C…クレジット枚数表示部、531…メインCPU、532…メインROM、533…メインRAM、571…主制御回路、572…副制御回路、581…サブCPU、582…サブROM、583…サブRAM DESCRIPTION OF SYMBOLS 1... Pachinko game machine (gaming machine), 2... Main body, 3... Base door, 4... Glass door, 11... Speaker, 11a... Speaker box, 11b... Connection terminal group, 12... Game board, 13... Display device, 15 ... Launching device, 16... Dispensing device, 18... Lamp (LED) group, 20... Accessory, 43... Ball passage detector, 44... First starting port, 45... Second starting port, 46... Ordinary electric accessory, 51, 52...General winning hole, 53...First big winning hole, 54...Second big winning hole, 55...Out hole, 56...Game nail, 61...Special symbol display device, 62...Normal symbol display device, 63... Normal symbol retention display device, 64...First special symbol retention display device, 65...Second special symbol retention display device, 70...Main control circuit, 71...Main CPU, 72...Main ROM, 73...Main RAM, 77...One Chip microcomputer, 123... Payout/fire control circuit, 200... Sub control circuit, 201... Relay board, 202, 202a... Sub board, 203... Control ROM board, 204, 204a, 204b... CGROM board, 205... Sub main ROM, 206, 206a, 206b...CGROM, 210...Host control circuit, 210a...Subwork RAM, 210b...SRAM, 220,290...Audio/LED control circuit, 230,230a...Display control circuit, 234...Movie decoder, 235...Stationary Image decoder, 236... SDRAM controller, 237... Built-in VRAM, 238... First display controller, 239... Second display controller, 240... 3D geometry engine, 241... Rendering engine, 250... SDRAM, 260... Built-in relay board, 261... I2C controller, 262... Digital audio power amplifier, 263... LC circuit, 264... Connection terminal group, 268... NOT circuit, 269... Voltage conversion circuit section, 270... Motor controller, 271... Motor driver, 272... Motor, 275... Excitation State detection unit, 276... First OR circuit, 277... Second OR circuit, 278... Third OR circuit, 280, 291... LED driver, 281... LED, 300... Harness, 301... Bidirectional balance transceiver, 302... AND circuit, 303 , 311...terminal group, 312...transistor circuit, 350...voltage drop circuit section, 351-355...first diode to fifth diode, 360...linear regulator, 500...pachislot, 503L, 503C, 503R...reel, 506...start Lever, 507L, 507C, 507R...stop button, 513A...dispense number display section, 513B...input number display section, 513C...credit number display section, 531...main CPU, 532...main ROM, 533...main RAM, 571...main Control circuit, 572...Sub control circuit, 581...Sub CPU, 582...Sub ROM, 583...Sub RAM

Claims (1)

ゲームを実行可能なゲーム実行手段と、
演出を実行可能な発光手段を含む演出実行手段と、
当該発光手段に出力する駆動データがセットされる複数のチャンネルを有し、当該複数のチャンネルから所定のチャンネルを選択し、当該選択されたチャンネルに応じた駆動データに基づいて前記発光手段による発光演出を制御する発光制御手段と、を備え、
前記演出実行手段は、第1演出と、前記第1演出とは異なる演出であるとともに複数の前記ゲームにわたって実行され得る第2演出と、を少なくとも実行可能であり、
前記複数のチャンネルは、第1のチャンネルと、前記第1のチャンネルよりも駆動データの出力に関する優先順位が高い第2のチャンネルと、を少なくとも含み、
前記発光制御手段は、
前記複数のチャンネルから2以上のチャンネルを選択し、選択した2以上のチャンネルに応じた駆動データに基づいて、前記発光手段による発光演出を制御可能であり、
前記演出実行手段にて前記第1演出のうち特定の第1演出が実行されているときに前記第2演出の実行条件が成立する場合には、前記特定の第1演出の実行中において前記第2演出に関連する前記発光手段による発光演出を実行せず、前記演出実行手段にて前記特定の第1演出を実行した前記ゲームの終了後に前記第2演出に関連する前記発光手段による発光演出を実行する所定制御を実行可能であり、
前記特定の第1演出に関連する前記発光手段による発光演出は、前記第2のチャンネルに登録された前記駆動データに基づいて実行され、
前記第2演出に関連する前記発光手段による発光演出は、前記第1のチャンネルに登録された前記駆動データに基づいて実行され、
前記所定制御を実行した後の前記ゲームにて前記特定の第1演出とは異なる所定の第1演出が実行される場合には、前記所定の第1演出が実行されるときに前記第2演出に関連する前記発光手段による発光演出を実行しないように制御可能であり、
前記特定の第1演出の実行が終了し前記所定の第1演出の実行が開始されるまでに前記第2演出に関連する前記発光手段による発光演出が実行され得るように制御される、
ことを特徴とする遊技機。
a game execution means capable of executing the game;
A performance execution means including a light emitting means capable of performing a performance;
It has a plurality of channels in which drive data to be output to the light emitting means is set, and a predetermined channel is selected from the plurality of channels, and the light emitting means produces light emission based on the drive data corresponding to the selected channel. and a light emission control means for controlling the
The performance execution means is capable of executing at least a first performance and a second performance that is different from the first performance and can be executed over a plurality of the games,
The plurality of channels include at least a first channel and a second channel having a higher priority than the first channel regarding output of drive data,
The light emission control means includes:
It is possible to select two or more channels from the plurality of channels and control the light emitting effect by the light emitting means based on drive data corresponding to the selected two or more channels,
If the execution condition for the second performance is satisfied when a specific first performance among the first performances is being executed by the performance execution means, during the execution of the specific first performance. Light emission by the light emitting means related to the second effect after the end of the game in which the specific first effect was executed by the effect executing means without executing the light emitting effect by the light emitting means related to the second effect. It is possible to execute predetermined control to execute the performance,
The light emitting effect by the light emitting means related to the specific first effect is executed based on the drive data registered in the second channel,
The light emitting effect by the light emitting means related to the second effect is executed based on the drive data registered in the first channel,
If a predetermined first effect different from the specific first effect is executed in the game after executing the predetermined control, the second effect is executed when the predetermined first effect is executed. controllable so as not to perform a light emitting effect by the light emitting means related to the light emitting means;
Control is performed such that a light emitting effect by the light emitting means related to the second effect can be executed between the end of execution of the specific first effect and the start of execution of the predetermined first effect;
A gaming machine characterized by:
JP2022089892A 2017-05-12 2022-06-01 gaming machine Active JP7345924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022089892A JP7345924B2 (en) 2017-05-12 2022-06-01 gaming machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017095997A JP2018191737A (en) 2017-05-12 2017-05-12 Game machine
JP2022089892A JP7345924B2 (en) 2017-05-12 2022-06-01 gaming machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017095997A Division JP2018191737A (en) 2017-05-12 2017-05-12 Game machine

Publications (2)

Publication Number Publication Date
JP2022107761A JP2022107761A (en) 2022-07-22
JP7345924B2 true JP7345924B2 (en) 2023-09-19

Family

ID=64570076

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017095997A Pending JP2018191737A (en) 2017-05-12 2017-05-12 Game machine
JP2022089892A Active JP7345924B2 (en) 2017-05-12 2022-06-01 gaming machine

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017095997A Pending JP2018191737A (en) 2017-05-12 2017-05-12 Game machine

Country Status (1)

Country Link
JP (2) JP2018191737A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805109A (en) 2018-10-10 2021-05-14 住友电工硬质合金株式会社 Cutting tool and method for manufacturing same
WO2023041968A1 (en) * 2021-09-16 2023-03-23 Sensetime International Pte. Ltd. Message processing method, apparatus and device, and storage medium
AU2021240199A1 (en) * 2021-09-16 2023-03-30 Sensetime International Pte. Ltd. Message processing method, apparatus and device, and storage medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016083053A (en) 2014-10-23 2016-05-19 株式会社ユニバーサルエンターテインメント Game machine
JP2016140597A (en) 2015-02-03 2016-08-08 株式会社藤商事 Game machine
JP2017029535A (en) 2015-08-04 2017-02-09 株式会社三共 Game machine
JP7045803B2 (en) 2017-05-12 2022-04-01 株式会社ユニバーサルエンターテインメント Pachinko machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007130185A (en) * 2005-11-09 2007-05-31 Sankyo Kk Game machine
JP6475442B2 (en) * 2014-09-01 2019-02-27 株式会社三共 Game machine
JP6513425B2 (en) * 2015-02-25 2019-05-15 株式会社三共 Gaming machine
JP2016195916A (en) * 2016-08-30 2016-11-24 株式会社大一商会 Game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016083053A (en) 2014-10-23 2016-05-19 株式会社ユニバーサルエンターテインメント Game machine
JP2016140597A (en) 2015-02-03 2016-08-08 株式会社藤商事 Game machine
JP2017029535A (en) 2015-08-04 2017-02-09 株式会社三共 Game machine
JP7045803B2 (en) 2017-05-12 2022-04-01 株式会社ユニバーサルエンターテインメント Pachinko machine

Also Published As

Publication number Publication date
JP2022107761A (en) 2022-07-22
JP2018191737A (en) 2018-12-06

Similar Documents

Publication Publication Date Title
JP2018191739A (en) Game machine
JP7345924B2 (en) gaming machine
JP7045803B2 (en) Pachinko machine
JP7345925B2 (en) gaming machine
JP6496370B2 (en) Game machine
JP6559319B2 (en) Game machine
JP2017136490A (en) Game machine
JP6310380B2 (en) Game machine
JP2018191736A (en) Game machine
JP6454432B2 (en) Game machine
JP6449952B2 (en) Game machine
JP2020096917A (en) Game machine
JP2019171223A (en) Game machine
JP2018201872A (en) Data display machine
JP6200400B2 (en) Game machine
JP6149025B2 (en) Game machine
JP6302821B2 (en) Game machine
JP6080828B2 (en) Game machine
JP2018108447A (en) Game machine
JP6746745B2 (en) Amusement machine
JP6563108B2 (en) Game machine
JP6585677B2 (en) Game machine
JP6664266B2 (en) Gaming machine
JP2020096902A (en) Game machine
JP2020096901A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7345924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150