JP7317599B2 - antenna device - Google Patents

antenna device Download PDF

Info

Publication number
JP7317599B2
JP7317599B2 JP2019125410A JP2019125410A JP7317599B2 JP 7317599 B2 JP7317599 B2 JP 7317599B2 JP 2019125410 A JP2019125410 A JP 2019125410A JP 2019125410 A JP2019125410 A JP 2019125410A JP 7317599 B2 JP7317599 B2 JP 7317599B2
Authority
JP
Japan
Prior art keywords
antenna
antenna element
signal
combiner
received signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019125410A
Other languages
Japanese (ja)
Other versions
JP2021013070A (en
Inventor
治夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2019125410A priority Critical patent/JP7317599B2/en
Publication of JP2021013070A publication Critical patent/JP2021013070A/en
Application granted granted Critical
Publication of JP7317599B2 publication Critical patent/JP7317599B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Radar Systems Or Details Thereof (AREA)

Description

本発明の実施形態は、高周波信号を扱うアンテナ装置に関する。 An embodiment of the present invention relates to an antenna device that handles high frequency signals.

アレイアンテナを用いて指向性ビームを走査する電子走査アンテナが知られている。また、デジタル信号処理で各アンテナ素子に重み付けをするデジタルビームフォーミング(DBF:digital beamforming)を用いたアンテナ装置が知られている。 An electronic scanning antenna is known that scans a directional beam using an array antenna. Further, there is known an antenna device using digital beamforming (DBF) in which each antenna element is weighted by digital signal processing.

このようなアンテナ装置において、アレイアンテナに含まれる複数のアンテナ素子が受信した受信号をそれぞれ分配する複数の分配器と、分配された受信信号を合成して所望の信号レベルの受信信号を得るための複数の合成器とが用いられる。 In such an antenna device, a plurality of distributors for distributing received signals received by the plurality of antenna elements included in the array antenna, and a receiver for obtaining a received signal of a desired signal level by synthesizing the distributed received signals. are used.

また、中央部の方が周辺部より合成アンテナ素子数が多いアレイアンテナが使用される。この場合、周辺部と中央部とのアンテナ素子数に合わせて複数の合成出力を生成するため、より多くの分配器及び合成器が必要である。 Also, an array antenna is used in which the number of combined antenna elements is larger in the central portion than in the peripheral portion. In this case, more dividers and combiners are required to generate a plurality of combined outputs according to the number of antenna elements in the peripheral portion and the central portion.

分配器及び合成器の数が増えると、それらを接続するRF(radio frequency)ケーブルの数も増える。また、複数の合成出力を切り替えるための装置が必要となる。これにより、アンテナ装置の回路面積が大きくなってしまう。 As the number of splitters and combiners increases, so does the number of radio frequency (RF) cables connecting them. Also, a device for switching between multiple combined outputs is required. This increases the circuit area of the antenna device.

特開2017-79434号公報JP 2017-79434 A

本発明が解決しようとする課題は、性能向上及び小型化が可能なアンテナ装置を提供することである。 A problem to be solved by the present invention is to provide an antenna device capable of improving performance and miniaturizing.

実施形態に係るアンテナ装置は、第1方向に沿って並んだ複数のアンテナ素子群を含み、前記複数のアンテナ素子群は、中央部に配置された第1アンテナ素子群と、周辺部に配置された第2アンテナ素子群とを含み、前記複数のアンテナ素子群の各々は、前記第1方向に交差する第2方向に並んだ複数のアンテナ素子を含み、前記第1アンテナ素子群のアンテナ素子数は、前記第2アンテナ素子群のアンテナ素子数より多い、アレイアンテナと、前記第1アンテナ素子群に含まれる複数のアンテナ素子にそれぞれ接続され、送信信号及び受信信号を増幅する複数の第1送受信モジュールと、前記第2アンテナ素子群に含まれる複数のアンテナ素子にそれぞれ接続され、送信信号及び受信信号を増幅する複数の第2送受信モジュールと、前記複数の第1送受信モジュールから出力された複数の第1受信信号を合成して第1合成信号を生成する第1合成器と、前記複数の第2送受信モジュールから出力された複数の第2受信信号を合成して第2合成信号を生成する第2合成器とを具備する。前記複数の第1送受信モジュールの各々は、受信信号用の増幅器と、前記増幅器の入力部に接続されたアッテネータとを含む。前記アッテネータは、前記第1合成信号の合成利得と前記第2合成信号の合成利得との利得差に応じて減衰量を変化させる。 An antenna device according to an embodiment includes a plurality of antenna element groups arranged along a first direction, and the plurality of antenna element groups are a first antenna element group arranged in a central portion and a peripheral portion. each of the plurality of antenna element groups includes a plurality of antenna elements arranged in a second direction intersecting the first direction, and the number of antenna elements in the first antenna element group is connected to an array antenna, which is larger than the number of antenna elements in the second antenna element group, and to a plurality of antenna elements included in the first antenna element group, and a plurality of first transmission/reception devices for amplifying transmission signals and reception signals; a plurality of second transmission/reception modules each connected to a plurality of antenna elements included in the second antenna element group and amplifying transmission signals and reception signals; and a plurality of transmission/reception modules output from the first transmission/reception modules. a first combiner for combining first received signals to generate a first combined signal; and a second combiner for combining a plurality of second received signals output from the plurality of second transceiver modules to generate a second combined signal. 2 combiners. Each of the plurality of first transceiver modules includes an amplifier for received signals and an attenuator connected to an input of the amplifier. The attenuator changes an amount of attenuation according to a gain difference between a combined gain of the first combined signal and a combined gain of the second combined signal.

図1は、実施形態に係るアンテナ装置のブロック図である。FIG. 1 is a block diagram of an antenna device according to an embodiment. 図2は、図1に示したアレイアンテナのレイアウトを説明する模式図である。FIG. 2 is a schematic diagram explaining the layout of the array antenna shown in FIG. 図3は、アンテナ素子群のレイアウトを説明する模式図である。FIG. 3 is a schematic diagram for explaining the layout of the antenna element group. 図4は、図3に示したAC列のアンテナ素子群に対応した分配合成器のブロック図である。FIG. 4 is a block diagram of a divider/combiner corresponding to the AC train antenna element group shown in FIG. 図5は、図3に示したBC列のアンテナ素子群に対応した分配合成器のブロック図である。FIG. 5 is a block diagram of a divider/combiner corresponding to the BC array antenna element group shown in FIG. 図6は、図1に示した送受信モジュールのブロック図である。FIG. 6 is a block diagram of the transceiver module shown in FIG. 図7は、図6に示したアッテネータの回路図である。FIG. 7 is a circuit diagram of the attenuator shown in FIG. 図8は、アッテネータの開放時の挿入損失を説明するグラフである。FIG. 8 is a graph explaining the insertion loss when the attenuator is open. 図9は、アッテネータの短絡時の挿入損失を説明するグラフである。FIG. 9 is a graph explaining the insertion loss when the attenuator is short-circuited. 図10は、比較例に係るアレイアンテナのレイアウトを説明する模式図である。FIG. 10 is a schematic diagram explaining the layout of an array antenna according to a comparative example. 図11は、比較例に係るAC列のアンテナ素子群に対応した分配合成器のブロック図である。FIG. 11 is a block diagram of a divider/combiner corresponding to an AC train antenna element group according to a comparative example. 図12は、比較例に係るBC列のアンテナ素子群に対応した分配合成器のブロック図である。FIG. 12 is a block diagram of a divider-combiner corresponding to a BC-sequence antenna element group according to a comparative example. 図13は、比較例に係る送受信モジュールのブロック図である。FIG. 13 is a block diagram of a transmission/reception module according to a comparative example.

以下、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。 Hereinafter, embodiments will be described with reference to the drawings. In the following description, elements having the same functions and configurations are denoted by the same reference numerals, and redundant description will be given only when necessary.

[1] アンテナ装置の構成
図1は、実施形態に係るアンテナ装置1のブロック図である。アンテナ装置1は、デジタルビームフォーミング(DBF:digital beamforming)技術を利用可能な電子走査アンテナである。
[1] Configuration of Antenna Device FIG. 1 is a block diagram of an antenna device 1 according to an embodiment. The antenna device 1 is an electronic scanning antenna that can use digital beamforming (DBF) technology.

アンテナ装置1は、アレイアンテナ10、複数の送受信モジュール12、分配合成器13、制御回路14、送信器15、及び受信器16を備える。 The antenna device 1 includes an array antenna 10 , a plurality of transmission/reception modules 12 , a divider/combiner 13 , a control circuit 14 , a transmitter 15 and a receiver 16 .

アレイアンテナ10は、フェーズドアレイアンテナからなる。アレイアンテナ10は、2次元に配列された複数のアンテナ素子11を備える。アレイアンテナ10は、高周波信号(RF信号とも呼ぶ)を送信及び受信する。 The array antenna 10 consists of a phased array antenna. The array antenna 10 has a plurality of antenna elements 11 arranged two-dimensionally. The array antenna 10 transmits and receives radio frequency signals (also called RF signals).

複数の送受信モジュール12はそれぞれ、複数のアンテナ素子11に接続される。送受信モジュール12は、高周波信号の位相変換及び増幅を行う。 A plurality of transmitting/receiving modules 12 are connected to a plurality of antenna elements 11 respectively. The transmission/reception module 12 performs phase conversion and amplification of high frequency signals.

分配合成器13は、高周波信号を分配及び合成する。分配合成器13は、複数の分配器、及び複数の合成器を備える。また、分配合成器13は、送信信号と受信信号との経路を切り替えるサーキュレータを含む。 The distributor/synthesizer 13 distributes and synthesizes high-frequency signals. The distributor/combiner 13 includes a plurality of distributors and a plurality of combiners. Further, the distributor/combiner 13 includes a circulator that switches paths between the transmission signal and the reception signal.

制御回路14は、送受信モジュール12及び分配合成器13の動作を制御する。 The control circuit 14 controls operations of the transmission/reception module 12 and the divider/synthesizer 13 .

送信器15は、アンテナ素子11から送信する送信信号を生成する装置である。送信器15は、送信信号を生成し、分配合成器13に出力する。 Transmitter 15 is a device that generates a transmission signal to be transmitted from antenna element 11 . The transmitter 15 generates a transmission signal and outputs it to the distributor/combiner 13 .

受信器16は、分配合成器13から取得した高周波信号に信号処理を施して受信信号を生成する装置である。受信器16は、生成した受信信号を後段の回路(図示せず)に出力する。 The receiver 16 is a device that performs signal processing on the high-frequency signal obtained from the distributor/combiner 13 to generate a received signal. The receiver 16 outputs the generated received signal to a subsequent circuit (not shown).

図2は、図1に示したアレイアンテナ10のレイアウトを説明する模式図である。 FIG. 2 is a schematic diagram for explaining the layout of the array antenna 10 shown in FIG.

アレイアンテナ10は、X方向、及びX方向に直交するY方向に配列された複数のアンテナ素子11を備える。図2に示した丸がアンテナ素子11を表している。X方向は、AZ(アジマス)方向に対応する。Y方向は、EL(エレベーション)方向に対応する。図2では、一例として、アレイアンテナ10が10個のアンテナ素子11を備える構成を示している。アレイアンテナ10が備えるアンテナ素子11の数は、任意に設定可能である。 The array antenna 10 includes a plurality of antenna elements 11 arranged in the X direction and the Y direction orthogonal to the X direction. Circles shown in FIG. 2 represent the antenna elements 11 . The X direction corresponds to the AZ (azimuth) direction. The Y direction corresponds to the EL (elevation) direction. FIG. 2 shows a configuration in which the array antenna 10 includes ten antenna elements 11 as an example. The number of antenna elements 11 included in the array antenna 10 can be set arbitrarily.

アレイアンテナ10は、全体として十字形状を有する。すなわち、X方向に沿って見た場合、中央部のアンテナ素子数は、周辺部のアンテナ素子数より多い。同様に、Y方向に沿って見た場合、中央部のアンテナ素子数は、周辺部のアンテナ素子数より多い。 Array antenna 10 has a cross shape as a whole. That is, when viewed along the X direction, the number of antenna elements in the central portion is greater than the number of antenna elements in the peripheral portion. Similarly, when viewed along the Y direction, the number of antenna elements in the central portion is greater than the number of antenna elements in the peripheral portion.

複数のアンテナ素子11は、参照符号に付与された枝番号で区別される。枝番号MNは、行番号M及び列番号Nに対応する。本実施形態の説明では、同一の参照符号が付された複数の素子を区別する場合は、参照符号に枝番号を付す。枝番号なしの参照符号に関する説明は、同一の参照符号が付された複数の素子に共通する。 A plurality of antenna elements 11 are distinguished by branch numbers attached to reference numerals. Branch number MN corresponds to row number M and column number N. In the description of the present embodiment, when distinguishing a plurality of elements to which the same reference numerals are attached, branch numbers are attached to the reference numerals. Descriptions relating to reference numerals without branch numbers are common to a plurality of elements to which the same reference numerals are attached.

1行目(図面の一番上の行)のアンテナ素子群は、アンテナ素子11-12、11-13からなる。2行目のアンテナ素子群は、アンテナ素子11-21、11-22、11-23、11-24からなる。3行目のアンテナ素子群は、アンテナ素子11-31、11-32、11-33、11-34からなる。4行目のアンテナ素子群は、アンテナ素子11-42、11-43からなる。1列目(図面の一番左の列)のアンテナ素子群は、アンテナ素子11-21、11-31からなる。2列目のアンテナ素子群は、アンテナ素子11-12、11-22、11-32、11-42からなる。3列目のアンテナ素子群は、アンテナ素子11-13、11-23、11-33、11-43からなる。4列目のアンテナ素子群は、アンテナ素子11-24、11-34からなる。 The antenna element group in the first row (the top row of the drawing) consists of antenna elements 11-12 and 11-13. The second row antenna element group consists of antenna elements 11-21, 11-22, 11-23 and 11-24. The third row antenna element group consists of antenna elements 11-31, 11-32, 11-33, and 11-34. The fourth row antenna element group consists of antenna elements 11-42 and 11-43. The antenna element group in the first column (the leftmost column in the drawing) consists of antenna elements 11-21 and 11-31. The group of antenna elements in the second row consists of antenna elements 11-12, 11-22, 11-32 and 11-42. The third row antenna element group consists of antenna elements 11-13, 11-23, 11-33, and 11-43. The fourth row antenna element group consists of antenna elements 11-24 and 11-34.

X方向に沿って見た場合、アンテナ素子11-12、11-13からなるアンテナ素子群と、アンテナ素子11-42、11-43からなるアンテナ素子群とが、周辺部のアンテナ素子群であり、アンテナ素子11-21、11-22、11-23、11-24からなるアンテナ素子群と、アンテナ素子11-31、11-32、11-33、11-34からなるアンテナ素子群とが、中央部のアンテナ素子群である。 When viewed along the X direction, the antenna element group consisting of the antenna elements 11-12 and 11-13 and the antenna element group consisting of the antenna elements 11-42 and 11-43 are the peripheral antenna element group. , an antenna element group consisting of antenna elements 11-21, 11-22, 11-23, and 11-24, and an antenna element group consisting of antenna elements 11-31, 11-32, 11-33, and 11-34, This is the group of antenna elements in the central part.

Y方向に沿って見た場合、アンテナ素子11-21、11-31からなるアンテナ素子群と、アンテナ素子11-24、11-34からなるアンテナ素子群とが、周辺部のアンテナ素子群であり、アンテナ素子11-12、11-22、11-32、11-42からなるアンテナ素子群と、アンテナ素子11-13、11-23、11-33、11-43からなるアンテナ素子群とが、中央部のアンテナ素子群である。 When viewed along the Y direction, the antenna element group consisting of the antenna elements 11-21 and 11-31 and the antenna element group consisting of the antenna elements 11-24 and 11-34 are the peripheral antenna element group. , an antenna element group consisting of antenna elements 11-12, 11-22, 11-32, and 11-42, and an antenna element group consisting of antenna elements 11-13, 11-23, 11-33, and 11-43, This is the group of antenna elements in the central part.

[2] 分配合成器13の構成
次に、分配合成器13の構成について説明する。以下では、図3に示したAC列(A列及びC行からなる)のアンテナ素子群に対応した分配合成器13の一部の構成と、図3に示したBC列(B列及びC行からなる)のアンテナ素子群に対応した分配合成器13の一部の構成とを抽出して説明する。
[2] Configuration of Divider/Combiner 13 Next, the configuration of the divider/combiner 13 will be described. Below, the configuration of a part of the divider/combiner 13 corresponding to the antenna element group of the AC column (consisting of A column and C row) shown in FIG. 3 and the BC column (B column and C row) shown in FIG. ) will be extracted and explained.

図4は、図3に示したAC列のアンテナ素子群に対応した分配合成器13のブロック図である。 FIG. 4 is a block diagram of the divider/combiner 13 corresponding to the AC train antenna element group shown in FIG.

図4に示したA列のアンテナ素子群は、アンテナ素子11-13、11-23、11-33、11-43からなる。図4に示したC行のアンテナ素子群は、アンテナ素子11-31、11-32、11-33、11-34からなる。アンテナ素子11-33は、A列のアンテナ素子群とC行のアンテナ素子群とで共通である。 The row A antenna element group shown in FIG. 4 consists of antenna elements 11-13, 11-23, 11-33, and 11-43. The row C antenna element group shown in FIG. 4 consists of antenna elements 11-31, 11-32, 11-33, and 11-34. The antenna elements 11-33 are common to the A column antenna element group and the C row antenna element group.

アンテナ素子11-13、11-23、11-33、11-43はそれぞれ、送受信モジュール12-13、12-23、12-33、12-43に接続される。アンテナ素子11-31、11-32、11-34はそれぞれ、送受信モジュール12-31、12-32、12-34に接続される。 Antenna elements 11-13, 11-23, 11-33, 11-43 are connected to transceiver modules 12-13, 12-23, 12-33, 12-43, respectively. The antenna elements 11-31, 11-32, 11-34 are respectively connected to transceiver modules 12-31, 12-32, 12-34.

分配合成器13は、複数のサーキュレータ20、複数の分配器21、及び複数の4合成器22を備える。図4の例では、分配合成器13は、サーキュレータ20-13、20-23、20-33、20-43、20-31、20-32、20-34と、分配器21-13、21-23、21-33、21-43、21-31、21-32、21-34と、4合成器22-1、22-2とを含む。 The divider/combiner 13 includes a plurality of circulators 20 , a plurality of dividers 21 and a plurality of 4-combiners 22 . In the example of FIG. 4, the divider/combiner 13 includes circulators 20-13, 20-23, 20-33, 20-43, 20-31, 20-32, 20-34 and dividers 21-13, 21- 23, 21-33, 21-43, 21-31, 21-32, 21-34 and four combiners 22-1, 22-2.

サーキュレータ20-13、20-23、20-33、20-43の第1端子はそれぞれ、送受信モジュール12-13、12-23、12-33、12-43に接続される。サーキュレータ20-31、20-32、20-34の第1端子はそれぞれ、送受信モジュール12-31、12-32、12-34に接続される。 The first terminals of the circulators 20-13, 20-23, 20-33, 20-43 are connected to the transceiver modules 12-13, 12-23, 12-33, 12-43, respectively. The first terminals of the circulators 20-31, 20-32, 20-34 are respectively connected to the transceiver modules 12-31, 12-32, 12-34.

サーキュレータ20-13、20-23、20-33、20-43の第2端子はそれぞれ、分配器21-13、21-23、21-33、21-43の入力端子に接続される。サーキュレータ20-31、20-32、20-34の第2端子はそれぞれ、分配器21-31、21-32、21-34の入力端子に接続される。 The second terminals of the circulators 20-13, 20-23, 20-33, 20-43 are connected to the input terminals of the distributors 21-13, 21-23, 21-33, 21-43, respectively. The second terminals of the circulators 20-31, 20-32, 20-34 are connected to the input terminals of the distributors 21-31, 21-32, 21-34, respectively.

サーキュレータ20の第3端子には、図1に示した送信器15から送信信号TXが入力される。サーキュレータ20は、各端子に入力された信号を一方向(図に示す矢印方向)にのみ通過させる素子である。サーキュレータ20は、受信信号と送信信号TXとの経路を切り替える。 A transmission signal TX is input from the transmitter 15 shown in FIG. 1 to a third terminal of the circulator 20 . The circulator 20 is an element that allows the signal input to each terminal to pass through only in one direction (the arrow direction shown in the drawing). The circulator 20 switches paths between the received signal and the transmitted signal TX.

分配器21は、受信信号を2つの信号成分に分配する。すなわち、分配器21は、2分配器からなる。分配器21-13は、受信信号EL1を出力する。受信信号EL1は、4合成器22-1に入力される。分配器21-23は、受信信号EL2を出力する。受信信号EL2は、4合成器22-1に入力される。分配器21-33は、受信信号EL3を出力する。受信信号EL3は、4合成器22-1、及び4合成器22-2に入力される。分配器21-43は、受信信号EL4を出力する。受信信号EL4は、4合成器22-1に入力される。 A splitter 21 splits the received signal into two signal components. That is, the distributor 21 consists of two distributors. The distributor 21-13 outputs the received signal EL1. The received signal EL1 is input to the 4-combiner 22-1. The distributors 21-23 output the received signal EL2. The received signal EL2 is input to the 4-combiner 22-1. The distributor 21-33 outputs the received signal EL3. The received signal EL3 is input to the 4-combiner 22-1 and 4-combiner 22-2. The distributor 21-43 outputs the received signal EL4. The received signal EL4 is input to the 4-combiner 22-1.

分配器21-31は、受信信号AZ1を出力する。受信信号AZ1は、4合成器22-2に入力される。分配器21-32は、受信信号AZ2を出力する。受信信号AZ2は、4合成器22-2に入力される。分配器21-34は、受信信号AZ4を出力する。受信信号AZ4は、4合成器22-2に入力される。 Distributor 21-31 outputs received signal AZ1. The received signal AZ1 is input to the 4-combiner 22-2. Distributor 21-32 outputs received signal AZ2. Received signal AZ2 is input to 4-combiner 22-2. Distributor 21-34 outputs received signal AZ4. The received signal AZ4 is input to the 4-combiner 22-2.

4合成器22-1、22-2はそれぞれ、4個の受信信号を合成する。4合成器22-1は、受信信号EL1、EL2、EL3、EL4を合成し、4合成出力である受信信号AZ3を出力する。4合成器22-2は、受信信号AZ1、AZ2、EL3、AZ4を合成し、4合成出力である受信信号EL3を出力する。 Each of the 4-combiners 22-1 and 22-2 combines the four received signals. The 4-combiner 22-1 synthesizes the received signals EL1, EL2, EL3, and EL4, and outputs a received signal AZ3 which is a 4-combined output. The 4-combiner 22-2 synthesizes the received signals AZ1, AZ2, EL3 and AZ4, and outputs a received signal EL3 which is a 4-combined output.

図5は、図3に示したBC列のアンテナ素子群に対応した分配合成器13のブロック図である。 FIG. 5 is a block diagram of the divider/combiner 13 corresponding to the BC array antenna element group shown in FIG.

図5に示したB列のアンテナ素子群は、アンテナ素子11-21、11-31からなる。図5に示したC行のアンテナ素子群は、アンテナ素子11-31、11-32、11-33、11-34からなる。アンテナ素子11-31は、B列のアンテナ素子群とC行のアンテナ素子群とで共通である。 The B-row antenna element group shown in FIG. 5 consists of antenna elements 11-21 and 11-31. The row C antenna element group shown in FIG. 5 consists of antenna elements 11-31, 11-32, 11-33, and 11-34. The antenna elements 11-31 are common to the B-column antenna element group and the C-row antenna element group.

アンテナ素子11-21、11-31はそれぞれ、送受信モジュール12-21、12-31に接続される。アンテナ素子11-32、11-33、11-34はそれぞれ、送受信モジュール12-32、12-33、12-34に接続される。 Antenna elements 11-21, 11-31 are connected to transceiver modules 12-21, 12-31, respectively. Antenna elements 11-32, 11-33, 11-34 are connected to transceiver modules 12-32, 12-33, 12-34, respectively.

図5の例では、分配合成器13は、サーキュレータ20-21、20-31、20-、20-32、20-33、20-34と、分配器21-21、21-31、21-32、21-33、21-34と、4合成器22-2と、2合成器22-3とを含む。 In the example of FIG. 5, the divider/combiner 13 includes circulators 20-21, 20-31, 20-, 20-32, 20-33, and 20-34, distributors 21-21, 21-31, and 21-32. , 21-33, 21-34, a 4-combiner 22-2 and a 2-combiner 22-3.

サーキュレータ20-21、20-31の第1端子はそれぞれ、送受信モジュール12-21、12-31に接続される。サーキュレータ20-32、20-33、20-34の第1端子はそれぞれ、送受信モジュール12-32、12-33、12-34に接続される。 First terminals of the circulators 20-21, 20-31 are connected to the transmitting/receiving modules 12-21, 12-31, respectively. The first terminals of the circulators 20-32, 20-33, 20-34 are respectively connected to the transceiver modules 12-32, 12-33, 12-34.

サーキュレータ20-21、20-31の第2端子はそれぞれ、分配器21-21、21-31の入力端子に接続される。サーキュレータ20-32、20-33、20-34の第2端子はそれぞれ、分配器21-32、21-33、21-34の入力端子に接続される。 Second terminals of the circulators 20-21 and 20-31 are connected to input terminals of the distributors 21-21 and 21-31, respectively. The second terminals of the circulators 20-32, 20-33, 20-34 are connected to the input terminals of the distributors 21-32, 21-33, 21-34, respectively.

分配器21-21は、受信信号EL2を出力する。受信信号EL2は、2合成器22-3に入力される。分配器21-31は、受信信号EL3を出力する。受信信号EL3は、2合成器22-3、及び4合成器22-2に入力される。 The distributor 21-21 outputs the received signal EL2. The received signal EL2 is input to the 2-combiner 22-3. The distributor 21-31 outputs the received signal EL3. The received signal EL3 is input to the 2-combiner 22-3 and the 4-combiner 22-2.

分配器21-32は、受信信号AZ2を出力する。受信信号AZ2は、4合成器22-2に入力される。分配器21-33は、受信信号AZ3を出力する。受信信号AZ3は、4合成器22-2に入力される。分配器21-34は、受信信号AZ4を出力する。受信信号AZ4は、4合成器22-2に入力される。 Distributor 21-32 outputs received signal AZ2. Received signal AZ2 is input to 4-combiner 22-2. Distributor 21-33 outputs received signal AZ3. The received signal AZ3 is input to the 4-combiner 22-2. Distributor 21-34 outputs received signal AZ4. The received signal AZ4 is input to the 4-combiner 22-2.

2合成器22-3は、2個の受信信号を合成する。すなわち、2合成器22-3は、受信信号EL2、EL3を合成し、2合成出力である受信信号AZ1を出力する。4合成器22-2は、4個の受信信号を合成する。すなわち、4合成器22-2は、受信信号EL3、AZ2、AZ3、AZ4を合成し、4合成出力である受信信号EL3を出力する。 The 2-combiner 22-3 combines the two received signals. That is, the 2-combiner 22-3 combines the received signals EL2 and EL3 and outputs a received signal AZ1 which is a 2-combined output. The 4-combiner 22-2 combines the four received signals. That is, the 4-combiner 22-2 synthesizes the received signals EL3, AZ2, AZ3, and AZ4, and outputs the received signal EL3 which is a 4-combined output.

[3] 送受信モジュール12の構成
次に、送受信モジュール12の構成について説明する。図6は、図1に示した送受信モジュール12のブロック図である。
[3] Configuration of Transmission/Reception Module 12 Next, the configuration of the transmission/reception module 12 will be described. FIG. 6 is a block diagram of the transmitting/receiving module 12 shown in FIG.

送受信モジュール12は、高調波抑圧フィルタ30、サーキュレータ31、リミッタ32、アッテネータ(減衰器)40、低雑音増幅器33、34、SPDT(single-pole double-throw)スイッチ35、移相器36、励振増幅器37、及び電力増幅器38を備える。 The transmission/reception module 12 includes a harmonic suppression filter 30, a circulator 31, a limiter 32, an attenuator (attenuator) 40, low noise amplifiers 33 and 34, an SPDT (single-pole double-throw) switch 35, a phase shifter 36, and an excitation amplifier. 37 and a power amplifier 38 .

受信信号は、高調波抑圧フィルタ30、サーキュレータ31、リミッタ32、アッテネータ40、低雑音増幅器33、34、SPDTスイッチ35、及び移相器36を経由して出力される。送信信号は、移相器36、SPDTスイッチ35、励振増幅器37、電力増幅器38、サーキュレータ31、高調波抑圧フィルタ30を経由して出力される。 A received signal is output through a harmonic suppression filter 30, a circulator 31, a limiter 32, an attenuator 40, low noise amplifiers 33 and 34, an SPDT switch 35, and a phase shifter . A transmission signal is output via phase shifter 36 , SPDT switch 35 , excitation amplifier 37 , power amplifier 38 , circulator 31 and harmonic suppression filter 30 .

高調波抑圧フィルタ30は、BEF(band elimination filter)で構成される。高調波抑圧フィルタ30は、高調波、例えば2次高調波を抑圧する。サーキュレータ31は、受信信号と送信信号との経路を切り替える。リミッタ32は、入力された信号の信号レベルを制限して、後段の回路への過入力を保護する機能を有する。 The harmonic suppression filter 30 is composed of a BEF (band elimination filter). The harmonic suppression filter 30 suppresses harmonics such as the second harmonic. The circulator 31 switches paths between the received signal and the transmitted signal. The limiter 32 has a function of limiting the signal level of the input signal to protect the circuit in the subsequent stage from excessive input.

アッテネータ40は、入力された信号の信号レベル(振幅)を所定の減衰量だけ減衰させる。アッテネータ40の具体的な構成については後述する。本実施形態では、アッテネータ40は、後段の低雑音増幅器33の前段(低雑音増幅器33の入力部)に挿入される。 The attenuator 40 attenuates the signal level (amplitude) of the input signal by a predetermined attenuation amount. A specific configuration of the attenuator 40 will be described later. In this embodiment, the attenuator 40 is inserted in the front stage (input section of the low noise amplifier 33) of the low noise amplifier 33 in the subsequent stage.

低雑音増幅器33、34は、入力された信号を低雑音で増幅する。SPDTスイッチ35は、受信信号と送信信号との経路を切り替える。移相器36は、入力された信号の位相を制御する。 The low noise amplifiers 33 and 34 amplify the input signals with low noise. The SPDT switch 35 switches the path between the received signal and the transmitted signal. Phase shifter 36 controls the phase of the input signal.

励振増幅器37は、後段の電力増幅器38の入力信号として適切な振幅になるように、入力された信号を増幅する。電力増幅器38は、入力された信号の電力を増幅する。 The excitation amplifier 37 amplifies the input signal so that the input signal to the power amplifier 38 in the subsequent stage has an appropriate amplitude. Power amplifier 38 amplifies the power of the input signal.

図7は、図6に示したアッテネータ40の回路図である。 FIG. 7 is a circuit diagram of attenuator 40 shown in FIG.

アッテネータ40は、入力端子41、出力端子42、制御端子43、キャパシタ44~46、伝送線路47、48、PINダイオード49、及び抵抗器50を備える。 The attenuator 40 has an input terminal 41 , an output terminal 42 , a control terminal 43 , capacitors 44 to 46 , transmission lines 47 and 48 , a PIN diode 49 and a resistor 50 .

入力端子41は、図6に示したリミッタ32の出力に接続される。出力端子42は、図6に示した低雑音増幅器33の入力に接続される。制御端子43は、PINダイオード49の短絡状態と開放状態とを制御するための端子である。 Input terminal 41 is connected to the output of limiter 32 shown in FIG. The output terminal 42 is connected to the input of the low noise amplifier 33 shown in FIG. The control terminal 43 is a terminal for controlling the shorted state and open state of the PIN diode 49 .

キャパシタ44の一端は、入力端子41に接続される。キャパシタ44の他端は、伝送線路47の一端と、PINダイオード49のアノードと、キャパシタ45の一端とに接続される。キャパシタ45の他端は、出力端子42に接続される。 One end of the capacitor 44 is connected to the input terminal 41 . The other end of capacitor 44 is connected to one end of transmission line 47 , the anode of PIN diode 49 , and one end of capacitor 45 . The other end of capacitor 45 is connected to output terminal 42 .

伝送線路47の他端は、制御端子43と、キャパシタ46の一端とに接続される。キャパシタ46の他端は、接地される(接地端子GNDに接続される)。 The other end of the transmission line 47 is connected to the control terminal 43 and one end of the capacitor 46 . The other end of capacitor 46 is grounded (connected to ground terminal GND).

PINダイオード49のカソードは、伝送線路48の一端と、抵抗器50の一端とに接続される。伝送線路48の他端、及び抵抗器50の他端は、接地される。 The cathode of PIN diode 49 is connected to one end of transmission line 48 and one end of resistor 50 . The other end of transmission line 48 and the other end of resistor 50 are grounded.

キャパシタ44~46は、直流成分をカットする機能を有する。抵抗器50は、高周波信号を減衰させる機能を有する。 Capacitors 44 to 46 have the function of cutting DC components. The resistor 50 has a function of attenuating high frequency signals.

PINダイオード49は、スイッチとして機能する。PINダイオード49は、P型半導体層と、N型半導体層と、これらの間に挟まれた高比抵抗層(intrinsic層、真性半導体層)とを備え、PIN接合からなるダイオードである。PINダイオード49に順方向バイアスを印加すると、短絡状態(オン状態)になる。PINダイオード49に逆方向バイアスを印加すると、開放状態(オフ状態)となる。 PIN diode 49 functions as a switch. The PIN diode 49 is a PIN junction diode that includes a P-type semiconductor layer, an N-type semiconductor layer, and a high resistivity layer (intrinsic layer, intrinsic semiconductor layer) interposed therebetween. Applying a forward bias to the PIN diode 49 results in a shorted state (on state). When a reverse bias is applied to the PIN diode 49, it becomes an open state (off state).

伝送線路47、48は、1/4波長線路で構成される。すなわち、1/4波長線路47、48は、アンテナ装置1が扱う高周波信号の波長λの1/4の長さの伝送線路である。1/4波長線路47、48は、例えばマイクロストリップ線路で構成される。1/4波長線路47、48は、入力される高周波信号に対して高いインピーダンス、理想的には無限大のインピーダンスを有する線路として機能する。 The transmission lines 47 and 48 are composed of quarter-wave lines. That is, the quarter-wavelength lines 47 and 48 are transmission lines having a length of 1/4 of the wavelength λ of the high-frequency signal handled by the antenna device 1 . The 1/4 wavelength lines 47 and 48 are composed of microstrip lines, for example. The quarter-wave lines 47 and 48 function as lines having high impedance, ideally infinite impedance, with respect to the input high-frequency signal.

1/4波長線路47、48、制御端子43、及びキャパシタ46は、PINダイオード49のバイアス(順方向バイアス、及び逆方向バイアス)を印加するバイアス回路として機能する。制御端子43には、制御回路14からバイアス電圧(正電圧、及び負電圧)が印加される。制御端子43に印加されたバイアス電圧は、1/4波長線路47を介して、PINダイオード49のアノードに印加される。1/4波長線路48は、PINダイオード49のカソードに0Vを印加する。 The quarter-wave lines 47 and 48, the control terminal 43, and the capacitor 46 function as a bias circuit that applies a bias (forward bias and reverse bias) to the PIN diode 49. FIG. A bias voltage (a positive voltage and a negative voltage) is applied to the control terminal 43 from the control circuit 14 . A bias voltage applied to the control terminal 43 is applied to the anode of the PIN diode 49 via the quarter-wave line 47 . A quarter-wave line 48 applies 0V to the cathode of the PIN diode 49 .

これにより、制御端子43に正のバイアス電圧が印加された場合、バイアス回路は、PINダイオード49に順方向バイアスを印加することができる。また、制御端子43に負のバイアス電圧が印加された場合、バイアス回路は、PINダイオード49に逆方向バイアスを印加することができる。 This allows the bias circuit to apply a forward bias to the PIN diode 49 when a positive bias voltage is applied to the control terminal 43 . Also, when a negative bias voltage is applied to the control terminal 43 , the bias circuit can apply a reverse bias to the PIN diode 49 .

[4] 動作
上記のように構成されたアンテナ装置1の動作について説明する。
[4] Operation The operation of the antenna device 1 configured as described above will be described.

アンテナ素子11は、高周波信号を受信する。アンテナ素子11によって受信された高周波信号は、送受信モジュール12に入力される。 Antenna element 11 receives a high frequency signal. A high-frequency signal received by the antenna element 11 is input to the transmission/reception module 12 .

アンテナ装置1は、2種類の動作モード、すなわち、最大探知モード、及び近接モードを実行可能である。 The antenna device 1 is capable of two modes of operation: maximum detection mode and proximity mode.

最大探知モードは、受信信号の振幅を最大にするモードである。最大探知モードは、アンテナ装置1からより遠くにある対象物を探知するために使用される。 The maximum seek mode is the mode that maximizes the amplitude of the received signal. The maximum detection mode is used to detect objects that are farther from the antenna device 1 .

近接モードは、最大探知モードよりも振幅を小さくし、受信信号の振幅を均一にするモードである。近接モードは、アンテナ装置1と対象物との距離が近づいた場合に測角精度を向上させるために使用される。 The proximity mode is a mode that makes the amplitude of the received signal uniform by making the amplitude smaller than that of the maximum detection mode. The proximity mode is used to improve the accuracy of angle measurement when the distance between the antenna device 1 and the object approaches.

まず、最大探知モードについて説明する。 First, the maximum detection mode will be explained.

最大探知モードでは、全ての送受信モジュール12に含まれるアッテネータ40を通過モードに設定する。制御回路14は、制御端子43に負電圧を印加し、PINダイオード49に逆方向バイアスを印加する。これにより、PINダイオード49の端子間インピーダンスが開放に設定される。よって、アッテネータ40に含まれる抵抗器50に高周波信号が入力されないため、アッテネータ40は、入力された高周波信号をほとんど減衰させずに通過させる。 In the maximum detection mode, the attenuators 40 included in all transmission/reception modules 12 are set to pass mode. The control circuit 14 applies a negative voltage to the control terminal 43 and applies a reverse bias to the PIN diode 49 . As a result, the inter-terminal impedance of the PIN diode 49 is set open. Therefore, since the high frequency signal is not input to the resistor 50 included in the attenuator 40, the attenuator 40 passes the input high frequency signal without attenuating it.

送受信モジュール12から出力された高周波信号は、分配合成器13に入力される。図3に示すように、分配合成器13は、AZ方向を走査する場合、2合成出力の受信信号AZ1、4合成出力の受信信号AZ2、4合成出力の受信信号AZ3、2合成出力の受信信号AZ4を出力する。また、分配合成器13は、EL方向を走査する場合、2合成出力の受信信号EL1、4合成出力の受信信号EL2、4合成出力の受信信号EL3、2合成出力の受信信号EL4を出力する。すなわち、受信信号AZ2、AZ3、EL2、EL3の信号レベルを大きくできる。 A high-frequency signal output from the transmission/reception module 12 is input to the divider/combiner 13 . As shown in FIG. 3, when the divider/combiner 13 scans in the AZ direction, the received signal AZ1 with two combined outputs, the received signal AZ2 with four combined outputs, the received signal AZ3 with four combined outputs, and the received signal with two combined outputs Output AZ4. Further, when scanning in the EL direction, the divider/combiner 13 outputs a received signal EL1 with 2-combined output, a received signal EL2 with 4-combined output, a received signal EL3 with 4-combined output, and a received signal EL4 with 2-combined output. That is, the signal levels of the received signals AZ2, AZ3, EL2 and EL3 can be increased.

次に、近接モードについて説明する。 Next, the proximity mode will be described.

近接モードでは、中央部のアンテナ素子群に接続された送受信モジュール12に含まれるアッテネータ40を減衰モードに設定し、周辺部のアンテナ素子群に接続された送受信モジュール12に含まれるアッテネータ40を通過モードに設定する。 In the proximity mode, the attenuators 40 included in the transmission/reception modules 12 connected to the central antenna element group are set to the attenuation mode, and the attenuators 40 included in the transmission/reception modules 12 connected to the peripheral antenna element groups are set to the pass mode. set to

図2及び図3の例では、AZ方向を走査する場合、中央部に対応する2列目及び3列目のアンテナ素子群に対応するアッテネータ40を減衰モードに設定し、周辺部に対応する1列目及び4列目のアンテナ素子群に対応するアッテネータ40を通過モードに設定する。EL方向を走査する場合、中央部に対応する2行目及び3行目のアンテナ素子群に対応するアッテネータ40を減衰モードに設定し、周辺部に対応する1行目及び4行目のアンテナ素子群に対応するアッテネータ40を通過モードに設定する。 In the example of FIGS. 2 and 3, when scanning in the AZ direction, the attenuators 40 corresponding to the second and third row antenna element groups corresponding to the central portion are set to the attenuation mode, and the attenuators 40 corresponding to the peripheral portion are set to the attenuation mode. The attenuators 40 corresponding to the groups of antenna elements in the 4th and 4th columns are set to the pass mode. When scanning in the EL direction, the attenuators 40 corresponding to the second row and third row antenna element groups corresponding to the central portion are set to the attenuation mode, and the first row and fourth row antenna elements corresponding to the peripheral portion are set to the attenuation mode. The attenuators 40 corresponding to the groups are set to pass-through mode.

減衰モードでは、制御回路14は、制御端子43に正電圧を印加し、PINダイオード49に順方向バイアスを印加する。これにより、PINダイオード49の端子間インピーダンスが短絡に設定される。よって、アッテネータ40に含まれる抵抗器50に高周波信号が入力されることになり、アッテネータ40は、入力される高周波信号を、設定した減衰量だけ減衰させる。アッテネータ40によって減衰された高周波信号は、後段の低雑音増幅器33に入力される。 In decay mode, control circuit 14 applies a positive voltage to control terminal 43 and forward biases PIN diode 49 . As a result, the inter-terminal impedance of the PIN diode 49 is set to a short circuit. Therefore, the high frequency signal is input to the resistor 50 included in the attenuator 40, and the attenuator 40 attenuates the input high frequency signal by the set attenuation amount. The high frequency signal attenuated by the attenuator 40 is input to the low noise amplifier 33 in the subsequent stage.

周辺部における通過モードの動作は、最大探知モードの場合と同じである。 Pass-through mode operation at the perimeter is the same as for maximum detection mode.

ここで、アッテネータ40は、中央部のアンテナ素子群の合成利得と周辺部のアンテナ素子群の合成利得との利得差に応じて減衰量を変化させる。具体的には、中央部のアンテナ素子群の合成利得は、周辺部のアンテナ素子群の合成利得の2倍であるため、利得差が概略3dBである。よって、アッテネータ40の減衰量は、概略3dBに設定される。アッテネータ40の減衰量を決定する抵抗値は、PINダイオード49の等価直列抵抗値と抵抗器50の抵抗値との合計抵抗値である。 Here, the attenuator 40 changes the amount of attenuation according to the gain difference between the combined gain of the central antenna element group and the combined gain of the peripheral antenna element group. Specifically, since the combined gain of the central antenna element group is twice the combined gain of the peripheral antenna element group, the gain difference is approximately 3 dB. Therefore, the attenuation of the attenuator 40 is set to approximately 3 dB. The resistance value that determines the attenuation of attenuator 40 is the total resistance value of the equivalent series resistance value of PIN diode 49 and the resistance value of resistor 50 .

次に、アッテネータ40の減衰量の具体例について説明する。図8は、アッテネータ40の開放時の挿入損失を説明するグラフである。図9は、アッテネータ40の短絡時の挿入損失を説明するグラフである。図8及び図9の横軸が周波数[GHz]、縦軸が損失[dB]である。例えば、PINダイオード49の端子間容量を0.1pF、PINダイオード49の等価直列抵抗値を10Ω、抵抗器50の抵抗値を40Ωとする。 Next, a specific example of the attenuation amount of the attenuator 40 will be described. FIG. 8 is a graph explaining the insertion loss when the attenuator 40 is open. FIG. 9 is a graph for explaining the insertion loss when the attenuator 40 is short-circuited. The horizontal axis of FIGS. 8 and 9 is the frequency [GHz], and the vertical axis is the loss [dB]. For example, assume that the inter-terminal capacitance of the PIN diode 49 is 0.1 pF, the equivalent series resistance value of the PIN diode 49 is 10Ω, and the resistance value of the resistor 50 is 40Ω.

図8及び図9に示すように、開放時の挿入損失は概略0.5dB、短絡時の挿入損失は概略3.5dBである。よって、開放時と短絡時とで、損失を概略3dB変化させることができる。 As shown in FIGS. 8 and 9, the insertion loss at open is approximately 0.5 dB, and the insertion loss at short is approximately 3.5 dB. Therefore, the loss can be changed by approximately 3 dB between open and short circuits.

本実施形態では、周辺部と中央部とで合成利得の差が概略3dB生じるが、中央部の送受信モジュールには、3dB減衰させるアッテネータが挿入されることで、上記差異は相殺され、信号レベルは周辺部と中央部とで概略等しくなる。 In this embodiment, a difference in combined gain of approximately 3 dB occurs between the peripheral portion and the central portion, but by inserting an attenuator that attenuates the central portion by 3 dB, the above difference is canceled and the signal level is reduced. The peripheral part and the central part are approximately the same.

なお、3dB用のアッテネータにより中央部の送受信モジュールの利得は3dB低下するが、中央部の送受信モジュールの雑音指数は3dB高くなるため、中央部の送受信モジュールと周辺部の送受信モジュールとの熱残音出力電力は等しくなる。このため、信号処理上の問題は発生しない。 Although the gain of the central transceiver module is reduced by 3 dB due to the 3 dB attenuator, the noise figure of the central transceiver module is increased by 3 dB. Output power will be equal. Therefore, no problem in signal processing occurs.

[5] 比較例
次に、比較例について説明する。
[5] Comparative Example Next, a comparative example will be described.

図10は、比較例に係るアレイアンテナ10のレイアウトを説明する模式図である。比較例では、中央部のアンテナ素子群は、2合成出力の受信信号と、4合成出力の受信信号とを生成可能である。4合成出力の受信信号は、最大探知モードで使用される。2合成出力の受信信号は、近接モードで使用される。 FIG. 10 is a schematic diagram explaining the layout of the array antenna 10 according to the comparative example. In the comparative example, the group of antenna elements in the central portion can generate received signals with 2 combined outputs and received signals with 4 combined outputs. A received signal of four combined outputs is used in the maximum detection mode. A received signal of two combined outputs is used in proximity mode.

図11は、比較例に係るAC列のアンテナ素子群に対応した分配合成器13のブロック図である。 FIG. 11 is a block diagram of the divider/combiner 13 corresponding to the AC train antenna element group according to the comparative example.

分配合成器13は、複数の分配器61、及び複数の2合成器62を備える。分配器61-13は、受信信号EL1を分配する。分配器61-23は、受信信号EL2を分配する。分配器61-33は、受信信号EL3を分配する。分配器61-43は、受信信号EL4を分配する。分配器61-31は、受信信号AZ1を分配する。分配器61-32は、受信信号AZ2を分配する。分配器61-34は、受信信号AZ4を分配する。分配器61-5は、受信信号EL3を分配する。 The distributor/combiner 13 includes a plurality of distributors 61 and a plurality of 2-combiners 62 . The distributor 61-13 distributes the received signal EL1. The distributor 61-23 distributes the received signal EL2. The distributor 61-33 distributes the received signal EL3. The distributor 61-43 distributes the received signal EL4. Distributor 61-31 distributes received signal AZ1. Distributor 61-32 distributes received signal AZ2. Distributor 61-34 distributes received signal AZ4. The distributor 61-5 distributes the received signal EL3.

分配器61-13、61-23、61-33、61-43の出力は、4合成器22-1に入力される。4合成器22-1は、4合成出力である受信信号AZ3を出力する。 The outputs of distributors 61-13, 61-23, 61-33 and 61-43 are input to 4-combiner 22-1. The 4-combiner 22-1 outputs a received signal AZ3 which is a 4-combined output.

分配器61-23、61-33の出力は、2合成器62-1に入力される。2合成器62-1は、2合成出力である受信信号AZ3を出力する。 The outputs of distributors 61-23 and 61-33 are input to 2-combiner 62-1. The 2-combiner 62-1 outputs a received signal AZ3 which is a 2-combined output.

分配器61-31、61-32、61-34、61-5の出力は、4合成器22-2に入力される。4合成器22-2は、4合成出力である受信信号EL3を出力する。 The outputs of the distributors 61-31, 61-32, 61-34 and 61-5 are input to the 4-combiner 22-2. The 4-combiner 22-2 outputs a received signal EL3 which is a 4-combined output.

分配器61-32、61-34の出力は、2合成器62-2に入力される。2合成器62-2は、2合成出力である受信信号EL3を出力する。 The outputs of the distributors 61-32 and 61-34 are input to the 2-combiner 62-2. The 2-combiner 62-2 outputs a received signal EL3 which is a 2-combined output.

図12は、比較例に係るBC列のアンテナ素子群に対応した分配合成器13のブロック図である。 FIG. 12 is a block diagram of the divider/combiner 13 corresponding to the BC-sequence antenna element group according to the comparative example.

分配器61-21は、受信信号EL2を分配する。分配器61-31は、受信信号EL3を分配する。分配器61-6は、受信信号EL3を分配する。分配器61-32は、受信信号AZ2を分配する。分配器61-33は、受信信号AZ3を分配する。分配器61-34は、受信信号AZ4を分配する。 The distributor 61-21 distributes the received signal EL2. The distributor 61-31 distributes the received signal EL3. The distributor 61-6 distributes the received signal EL3. Distributor 61-32 distributes received signal AZ2. Distributor 61-33 distributes received signal AZ3. Distributor 61-34 distributes received signal AZ4.

分配器61-21、61-31の出力は、2合成器22-3に入力される。2合成器22-3は、2合成出力である受信信号AZ1を出力する。 The outputs of the distributors 61-21 and 61-31 are input to the 2-combiner 22-3. The 2-combiner 22-3 outputs a received signal AZ1 which is a 2-combined output.

分配器61-6、61-32、61-33、61-34の出力は、4合成器22-2に入力される。4合成器22-2は、4合成出力である受信信号EL3を出力する。 The outputs of distributors 61-6, 61-32, 61-33 and 61-34 are input to 4-combiner 22-2. The 4-combiner 22-2 outputs a received signal EL3 which is a 4-combined output.

分配器61-32、61-33の出力は、2合成器62-2に入力される。2合成器62-2は、2合成出力である受信信号EL3を出力する。 The outputs of the distributors 61-32 and 61-33 are input to the 2-combiner 62-2. The 2-combiner 62-2 outputs a received signal EL3 which is a 2-combined output.

図13は、比較例に係る送受信モジュール12のブロック図である。送受信モジュール12は、高調波抑圧フィルタ30、サーキュレータ31、リミッタ32、低雑音増幅器33、34、SPDTスイッチ35、移相器36、励振増幅器37、及び電力増幅器38を備える。比較例に係る送受信モジュール12は、実施形態で説明したアッテネータ40を備えていない。すなわち、リミッタ32の出力は、低雑音増幅器33の入力に接続される。 FIG. 13 is a block diagram of a transmission/reception module 12 according to a comparative example. The transceiver module 12 comprises a harmonic suppression filter 30, a circulator 31, a limiter 32, low noise amplifiers 33, 34, an SPDT switch 35, a phase shifter 36, an excitation amplifier 37, and a power amplifier . The transmitting/receiving module 12 according to the comparative example does not include the attenuator 40 described in the embodiment. That is, the output of limiter 32 is connected to the input of low noise amplifier 33 .

比較例では、中央部において2合成器と4合成器とに分配するために、分配器がさらに必要となる。また、中央部用の2合成器がさらに必要となる。また、比較例では、図10のアンテナ素子数の場合、分配合成器と周波数変換器等の機器との接続に必要なRF(radio frequency)ケーブルの数は、AZ方向、EL方向共に、周辺部で4本、中央部では2合成出力と4合成出力とでそれぞれ4本となり、合計で12本必要となる。また、周波数変換器等で中央部の2合成出力と4合成出力との切り換えが必要となり、機器の小型化上不利となる。 In the comparative example, an additional divider is required to distribute to the 2 combiners and the 4 combiners in the central portion. Also, two more synthesizers for the central part are required. Also, in the comparative example, in the case of the number of antenna elements in FIG. In the central part, there are 4 lines for 2 combined outputs and 4 combined outputs for 4 combined outputs, for a total of 12 lines. In addition, it is necessary to switch between 2-combined output and 4-combined output in the central part by means of a frequency converter or the like, which is disadvantageous in miniaturization of equipment.

一方、本実施形態では、中央部では4合成器のみ必要であるため、比較例に比べて分配器が大幅に削減でき、また、中央部用の2合成器も削減できる。また、本実施形態では、RFケーブルの数は、図3に示すように、AZ方向、EL方向共に各4本となり、合計で8本であり、比較例より4本削減可能となる。 On the other hand, in this embodiment, since only four combiners are required in the central portion, the number of distributors can be greatly reduced compared to the comparative example, and two combiners for the central portion can also be reduced. In addition, in this embodiment, as shown in FIG. 3, the number of RF cables is four in each of the AZ direction and the EL direction, for a total of eight, which can be reduced by four compared to the comparative example.

[6] 実施形態の効果
以上詳述したように本実施形態では、アレイアンテナ10は、例えばAZ方向において、中央部のアンテナ素子群のアンテナ素子数が、周辺部のアンテナ素子群のアンテナ素子数より多くなるように構成される。中央部のアンテナ素子群に接続された複数の送受信モジュールは、受信信号用の増幅器33と、増幅器33の入力部に接続されたアッテネータ40とを含む。アッテネータ40は、中央部のアンテナ素子群の合成利得と、周辺部のアンテナ素子群の合成利得との利得差に応じて減衰量を変化させる。具体的には、第1モード(近接モード)において、アッテネータ40は、上記利得差と概略等しい減衰量だけ受信信号を減衰させる。第2モード(最大探知モード)において、アッテネータ40は、受信信号を減衰させずに通過させる
従って本実施形態によれば、最大探知モードと近接モードとで、同じ合成器を使用することができる。よって、合成器の数を削減できる。また、合成器に受信信号を供給する分配器の数を削減できる。また、分配合成器と周波数変換器等の機器との接続に必要なRFケーブルの数を削減できる。
[6] Effect of Embodiment As described in detail above, in the present embodiment, the array antenna 10 is such that the number of antenna elements in the central antenna element group is equal to the number of antenna elements in the peripheral antenna element group in the AZ direction, for example. configured to be more A plurality of transmit/receive modules connected to the central group of antenna elements includes an amplifier 33 for received signals and an attenuator 40 connected to the input of amplifier 33 . The attenuator 40 changes the amount of attenuation according to the gain difference between the combined gain of the central antenna element group and the combined gain of the peripheral antenna element group. Specifically, in the first mode (proximity mode), the attenuator 40 attenuates the received signal by an attenuation amount approximately equal to the gain difference. In the second mode (maximum detection mode), the attenuator 40 passes the received signal unattenuated. Therefore, according to this embodiment, the same combiner can be used for maximum detection mode and proximity mode. Therefore, the number of combiners can be reduced. Also, the number of distributors that supply received signals to the combiner can be reduced. Also, it is possible to reduce the number of RF cables required for connecting devices such as the divider/combiner and the frequency converter.

これにより、アンテナ装置1の製造コストを低減できるとともに、アンテナ装置1を小型化することができる。また、分配器及び合成器の数が削減できる結果、アンテナ装置1の性能を向上させることができる。 Thereby, the manufacturing cost of the antenna device 1 can be reduced, and the size of the antenna device 1 can be reduced. Moreover, as a result of being able to reduce the number of dividers and combiners, the performance of the antenna device 1 can be improved.

また、中央部において、2種類の合成出力の切り換えが不要となるので、切り換えを行う機器が不要となる。これにより、アンテナ装置1の製造コストを低減できるとともに、アンテナ装置1を小型化することができる。 In addition, switching between the two types of combined output is not required in the central portion, so that a device for switching is not required. Thereby, the manufacturing cost of the antenna device 1 can be reduced, and the size of the antenna device 1 can be reduced.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.

1…アンテナ装置、10…アレイアンテナ、11…アンテナ素子、12…送受信モジュール、13…分配合成器、14…制御回路、15…送信器、16…受信器、20…サーキュレータ、21…分配器、22…合成器、30…高調波抑圧フィルタ、31…サーキュレータ、32…リミッタ、33…低雑音増幅器、34…低雑音増幅器、35…SPDTスイッチ、36…移相器、37…励振増幅器、38…電力増幅器、40…アッテネータ、41…入力端子、42…出力端子、43…制御端子、44~46…キャパシタ、47,48…伝送線路、49…PINダイオード、50…抵抗器、61…分配器、62…合成器。 DESCRIPTION OF SYMBOLS 1... Antenna apparatus, 10... Array antenna, 11... Antenna element, 12... Transmission/reception module, 13... Divider/synthesizer, 14... Control circuit, 15... Transmitter, 16... Receiver, 20... Circulator, 21... Distributor, 22... Synthesizer 30... Harmonic suppression filter 31... Circulator 32... Limiter 33... Low noise amplifier 34... Low noise amplifier 35... SPDT switch 36... Phase shifter 37... Excitation amplifier 38... Power amplifier 40 Attenuator 41 Input terminal 42 Output terminal 43 Control terminal 44 to 46 Capacitor 47, 48 Transmission line 49 PIN diode 50 Resistor 61 Distributor 62... Synthesizer.

Claims (8)

第1方向に沿って並んだ複数のアンテナ素子群を含み、前記複数のアンテナ素子群は、中央部に配置された第1アンテナ素子群と、周辺部に配置された第2アンテナ素子群とを含み、前記複数のアンテナ素子群の各々は、前記第1方向に交差する第2方向に並んだ複数のアンテナ素子を含み、前記第1アンテナ素子群のアンテナ素子数は、前記第2アンテナ素子群のアンテナ素子数より多い、アレイアンテナと、
前記第1アンテナ素子群に含まれる複数のアンテナ素子にそれぞれ接続され、送信信号及び受信信号を増幅する複数の第1送受信モジュールと、
前記第2アンテナ素子群に含まれる複数のアンテナ素子にそれぞれ接続され、送信信号及び受信信号を増幅する複数の第2送受信モジュールと、
前記複数の第1送受信モジュールから出力された複数の第1受信信号を合成して第1合成信号を生成する第1合成器と、
前記複数の第2送受信モジュールから出力された複数の第2受信信号を合成して第2合成信号を生成する第2合成器と、
を具備し、
前記複数の第1送受信モジュールの各々は、受信信号用の増幅器と、前記増幅器の入力部に接続されたアッテネータとを含み、
前記アッテネータは、前記第1合成信号の合成利得と前記第2合成信号の合成利得との利得差に応じて減衰量を変化させる
アンテナ装置。
a plurality of antenna element groups arranged along a first direction, the plurality of antenna element groups comprising a first antenna element group arranged in the central portion and a second antenna element group arranged in the peripheral portion; each of the plurality of antenna element groups includes a plurality of antenna elements arranged in a second direction intersecting the first direction, and the number of antenna elements in the first antenna element group is equal to the second antenna element group an array antenna having a larger number of antenna elements than the number of antenna elements of
a plurality of first transmission/reception modules each connected to a plurality of antenna elements included in the first antenna element group and amplifying a transmission signal and a reception signal;
a plurality of second transmission/reception modules each connected to a plurality of antenna elements included in the second antenna element group and amplifying a transmission signal and a reception signal;
a first combiner for combining a plurality of first reception signals output from the plurality of first transmission/reception modules to generate a first combined signal;
a second combiner that combines the plurality of second received signals output from the plurality of second transceiver modules to generate a second combined signal;
and
each of the plurality of first transmission/reception modules includes a received signal amplifier and an attenuator connected to an input section of the amplifier;
The attenuator changes an attenuation amount in accordance with a gain difference between a combined gain of the first combined signal and a combined gain of the second combined signal.
前記減衰量は、前記利得差と概略等しい
請求項1に記載のアンテナ装置。
The antenna device according to claim 1, wherein the attenuation amount is approximately equal to the gain difference.
前記アッテネータは、第1モードにおいて、受信信号を減衰させ、第2モードにおいて、受信信号を減衰させずに通過させる
請求項1又は2に記載のアンテナ装置。
3. The antenna device according to claim 1, wherein the attenuator attenuates a received signal in the first mode and passes the received signal without attenuating in the second mode.
前記アッテネータは、PINダイオード及び抵抗器を含み、前記PINダイオードのアノードは、前記増幅器の入力部に接続され、前記PINダイオードのカソードは、前記抵抗器の一端に接続され、前記抵抗器の他端は、接地される
請求項1又は2に記載のアンテナ装置。
The attenuator includes a PIN diode and a resistor, the anode of the PIN diode is connected to the input of the amplifier, the cathode of the PIN diode is connected to one end of the resistor, and the other end of the resistor. is grounded.
前記減衰量を決定する抵抗値は、前記PINダイオードの等価直列抵抗値と前記抵抗器の抵抗値との合計抵抗値である
請求項4に記載のアンテナ装置。
5. The antenna device according to claim 4, wherein the resistance value that determines the amount of attenuation is the total resistance value of the equivalent series resistance value of the PIN diode and the resistance value of the resistor.
前記アッテネータは、前記PINダイオードに順方向バイアス又は逆方向バイアスを印加するバイアス回路を含む
請求項4又は5に記載のアンテナ装置。
6. The antenna device according to claim 4, wherein the attenuator includes a bias circuit that applies a forward bias or a reverse bias to the PIN diode.
前記バイアス回路は、受信信号を減衰させる第1モードにおいて、前記PINダイオードに順方向バイアスを印加し、受信信号を減衰させない第2モードにおいて、前記PINダイオードに逆方向バイアスを印加する
請求項6に記載のアンテナ装置。
7. The bias circuit of claim 6, wherein the bias circuit forward biases the PIN diode in a first mode that attenuates a received signal and reverse biases the PIN diode in a second mode that does not attenuate a received signal. An antenna device as described.
前記複数の第1受信信号をそれぞれ分配する複数の第1分配器と、
前記複数の第2受信信号をそれぞれ分配する複数の第2分配器と、
をさらに具備し、
前記複数の第1分配器の出力は、前記第1合成器に入力され、
前記複数の第2分配器の出力は、前記第2合成器に入力される
請求項1乃至7のいずれかに記載のアンテナ装置。
a plurality of first distributors for respectively distributing the plurality of first received signals;
a plurality of second distributors for distributing the plurality of second received signals;
further comprising
The outputs of the plurality of first distributors are input to the first combiner,
The antenna device according to any one of claims 1 to 7, wherein outputs of the plurality of second distributors are input to the second combiner.
JP2019125410A 2019-07-04 2019-07-04 antenna device Active JP7317599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019125410A JP7317599B2 (en) 2019-07-04 2019-07-04 antenna device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019125410A JP7317599B2 (en) 2019-07-04 2019-07-04 antenna device

Publications (2)

Publication Number Publication Date
JP2021013070A JP2021013070A (en) 2021-02-04
JP7317599B2 true JP7317599B2 (en) 2023-07-31

Family

ID=74226694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019125410A Active JP7317599B2 (en) 2019-07-04 2019-07-04 antenna device

Country Status (1)

Country Link
JP (1) JP7317599B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332840A (en) 2005-05-24 2006-12-07 Toshiba Corp Array antenna system
JP2011038730A (en) 2009-08-12 2011-02-24 Toshiba Corp Missile guiding device
JP2018124158A (en) 2017-01-31 2018-08-09 株式会社東芝 Transmitter-receiver, transmission-reception module, and radar system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53123643A (en) * 1977-04-04 1978-10-28 Mitsubishi Electric Corp Microwave variable attenuator
JPH0239715A (en) * 1988-07-29 1990-02-08 Nec Corp Reflection type variable resistance attenuator
JPH0288304U (en) * 1988-12-27 1990-07-12
JPH08146119A (en) * 1994-11-24 1996-06-07 Tech Res & Dev Inst Of Japan Def Agency Radar device
JP3441326B2 (en) * 1997-01-14 2003-09-02 株式会社東芝 Radar equipment
US10374663B2 (en) * 2016-12-30 2019-08-06 Hughes Network Systems, Llc Digital dithering for reduction of quantization errors and side-lobe levels in phased array antennas

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332840A (en) 2005-05-24 2006-12-07 Toshiba Corp Array antenna system
JP2011038730A (en) 2009-08-12 2011-02-24 Toshiba Corp Missile guiding device
JP2018124158A (en) 2017-01-31 2018-08-09 株式会社東芝 Transmitter-receiver, transmission-reception module, and radar system

Also Published As

Publication number Publication date
JP2021013070A (en) 2021-02-04

Similar Documents

Publication Publication Date Title
US10001517B2 (en) Antenna system
AU2012319035B2 (en) Scalable, analog monopulse network
CN108140932B (en) Antenna with calibration circuit board having enhanced inter-band isolation
US6191735B1 (en) Time delay apparatus using monolithic microwave integrated circuit
TWI517499B (en) Active butler matrix, active blass matrixsubunit, active blass matrix and beam formingnetwork apparatus
US6738017B2 (en) Modular phased array with improved beam-to-beam isolation
US9843098B2 (en) Interleaved electronically scanned arrays
US11015970B2 (en) Radar level measurement device comprising synchronisation signals on different line types
US11362418B2 (en) Antenna module
US3518695A (en) Antenna array multifrequency and beam steering control multiplex feed
US7312751B1 (en) Phased array antenna system to achieve suppression of undesired signal components
EP3172799B1 (en) Electronically reconfigurable, piecewise-linear, scalable analog monopulse feeding network
JP7317599B2 (en) antenna device
US9667197B2 (en) Signal amplification system
CN107546455B (en) Distributor and signal generating system using the same
KR102200533B1 (en) Improved structure of multi-channel wideband active phased array antenna
US8259686B2 (en) Array antenna system and transmit/receive module thereof
US11764484B2 (en) Phased array antenna apparatus and method
US20150256128A1 (en) Multi-port amplifier and method for controlling thereof
KR102647779B1 (en) Method for rectifying beam squint of active phase array antenna system
JP2014187584A (en) Antenna device
JP6813645B1 (en) AZ / EL composite output method of the electronic scanning antenna device, its transmission / reception module, and the electronic scanning antenna device.
US11146223B2 (en) High power radio frequency (RF) amplifiers
JP2013201548A (en) Array antenna device
JP2020085491A (en) Active reflection control module and array antenna

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220615

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R150 Certificate of patent or registration of utility model

Ref document number: 7317599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150