JP7049201B2 - Noise filter and manufacturing method of noise filter - Google Patents
Noise filter and manufacturing method of noise filter Download PDFInfo
- Publication number
- JP7049201B2 JP7049201B2 JP2018129639A JP2018129639A JP7049201B2 JP 7049201 B2 JP7049201 B2 JP 7049201B2 JP 2018129639 A JP2018129639 A JP 2018129639A JP 2018129639 A JP2018129639 A JP 2018129639A JP 7049201 B2 JP7049201 B2 JP 7049201B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- noise filter
- terminal
- circuit board
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、接地導体を備えたノイズフィルターに関する。 The present invention relates to a noise filter provided with a ground conductor.
例えば、非特許文献1には、このタイプのノイズフィルターである疑似分布定数型ラインフィルタが開示されている。
For example, Non-Patent
非特許文献1のノイズフィルターは、トロイダル形状の磁芯と、磁芯を収容する絶縁ケースと、絶縁ケースに夫々巻回された2つの巻線(コイル)と、接地導体とを備えている。接地導体の一部は、磁芯と共に絶縁ケースに収容されており、磁芯とコイルとの間に位置している。接地導体の他の一部は、絶縁ケースの外部に引き出されており、接地端が形成されている。コイルの夫々は、2つの端部(第1端子及び第2端子)を有している。コイルの第1端子と第2端子との間には、巻線容量Cwが生じ、コイルと接地導体との間には、接地容量Cgが生じる。例えば、コイルの巻回数を調整して、接地容量Cgと巻線容量Cwとの間の比率を3.0よりも大きく4.3よりも小さな値とすると、コイルを流れるノイズは、広帯域に亘って40dB以上減衰する。即ち、広い減衰帯域幅が得られる。
The noise filter of Non-Patent
非特許文献1のノイズフィルターは、使用時に回路基板に取り付けられる。ノイズが40dB以上減衰する減衰帯域幅をノイズフィルターを回路基板に取り付けた状態で実測すると、減衰帯域幅の実測値は、理論値に比べてかなり小さい。
The noise filter of Non-Patent
そこで、本発明は、ノイズが40dB以上減衰する減衰帯域幅を理論値に応じて広くできるノイズフィルターを提供することを目的とする。 Therefore, an object of the present invention is to provide a noise filter capable of widening the attenuation bandwidth in which noise is attenuated by 40 dB or more according to a theoretical value.
非特許文献1の発明について考察すると、ノイズフィルターを取付ける回路基板には、コイルの夫々について、第1端子を接続する第1電極と、第2端子を接続する第2電極とが設けられている。回路基板の第1電極と第2電極との間には、所定の容量(パターン容量Cp)が生じる。そこで、本願の発明者は、非特許文献1に開示された発明において、パターン容量Cpを加味することを考察した。具体的には、パターン容量Cpと巻線容量Cwとの合成容量であるCp+Cwと接地容量Cgとの間の比率を3.0よりも大きく4.3よりも小さな値とすることで、ノイズの減衰帯域幅を広くできると考えた。しかしながら、この考察に基づく減衰帯域幅の理論値も、実測値に比べてかなり異なっていた。
Considering the invention of Non-Patent
本願の発明者による更なる研究の結果、合成容量Cp+CwとCgとの間の関係を比例関係として捉えてはいけないことが分かった。より具体的には、合成容量Cp+Cwを、所定の実数a、b1、b2(a>0、b1≠0、且つ、b2≠0)について、a×Cg+b1以上とし、且つ、a×Cg+b2以下とすることで、10MHzのノイズを40dB程度減衰させることができ、これによりノイズの減衰帯域幅を広くできることが分かった。本発明は、以上の知見に基づき、以下の製造方法によって製造されたノイズフィルターを提供する。 As a result of further research by the inventor of the present application, it has been found that the relationship between the synthetic volume Cp + Cw and Cg should not be regarded as a proportional relationship. More specifically, the combined capacitance Cp + Cw is set to a × Cg + b1 or more and a × Cg + b2 or less for predetermined real numbers a, b1, b2 (a> 0, b1 ≠ 0, and b2 ≠ 0). As a result, it was found that the noise of 10 MHz can be attenuated by about 40 dB, whereby the attenuation bandwidth of the noise can be widened. Based on the above findings, the present invention provides a noise filter manufactured by the following manufacturing method.
本発明は、ノイズフィルターの第1の製造方法として、
回路基板に取り付けられるノイズフィルターの製造方法であって、
前記ノイズフィルターは、磁気コアと、接地導体と、2つのコイルとを備えており、
前記コイルの夫々は、前記磁気コアに巻回されたコイル部と、前記コイル部から引き出された2つの端子とを有しており、
前記接地導体は、前記コイル部から離間配置された導体主部と、前記導体主部から引き出された接地端子とを有しており、
前記回路基板には、前記コイルの前記端子に夫々接続される4つの電極と、前記接地導体の前記接地端子に接続される接地電極とが設けられており、
前記製造方法は、調整工程を含んでおり、
前記調整工程において、前記回路基板の前記電極の間のパターン容量Cpと前記コイルの巻線容量Cwとの合成容量であるCp+Cwが、前記接地導体と前記コイルとの間の接地容量Cgとの関係で、0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下の第1所定範囲にない場合、前記合成容量Cp+Cwが前記第1所定範囲に含まれるように、Cp、Cw及びCgのうちの少なくとも1つを調整する
製造方法を提供する。
The present invention comprises the first method of manufacturing a noise filter.
It is a manufacturing method of a noise filter attached to a circuit board.
The noise filter includes a magnetic core, a ground conductor, and two coils.
Each of the coils has a coil portion wound around the magnetic core and two terminals drawn out from the coil portion.
The ground conductor has a conductor main portion disposed apart from the coil portion and a ground terminal drawn out from the conductor main portion.
The circuit board is provided with four electrodes each connected to the terminal of the coil and a ground electrode connected to the ground terminal of the ground conductor.
The manufacturing method includes an adjustment step and includes an adjustment step.
In the adjustment step, Cp + Cw, which is the combined capacitance of the pattern capacitance Cp between the electrodes of the circuit board and the winding capacitance Cw of the coil, is the relationship between the grounding capacitance Cg between the grounding conductor and the coil. When it is not in the first predetermined range of 0.29 × Cg −3.06 or more and 0.29 × Cg + 2.15 or less, Cp, so that the synthetic capacity Cp + Cw is included in the first predetermined range. A manufacturing method for adjusting at least one of Cw and Cg is provided.
また、本発明は、ノイズフィルターの第2の製造方法として、第1の製造方法であって、
前記製造方法は、測定工程を含んでおり、
前記測定工程において、前記回路基板の前記パターン容量Cpを測定し、
前記調整工程において、前記合成容量Cp+Cwが、前記第1所定範囲にない場合、前記合成容量Cp+Cwが前記第1所定範囲に含まれるように、Cw及びCgのうちの少なくとも一方を調整する
製造方法を提供する。
Further, the present invention is a first manufacturing method as a second manufacturing method of a noise filter.
The manufacturing method includes a measurement step and includes a measurement step.
In the measurement step, the pattern capacitance Cp of the circuit board is measured, and the pattern capacitance Cp is measured.
In the adjustment step, when the synthetic capacity Cp + Cw is not in the first predetermined range, a manufacturing method for adjusting at least one of Cw and Cg so that the synthetic capacity Cp + Cw is included in the first predetermined range is used. offer.
また、本発明は、ノイズフィルターの第3の製造方法として、第1の製造方法であって、
前記調整工程において、前記合成容量Cp+Cwが、0.29×Cg-1.86以上、且つ、0.29×Cg+0.95以下の第2所定範囲にない場合、前記合成容量Cp+Cwが前記第2所定範囲に含まれるように、Cp、Cw及びCgのうちの少なくとも1つを調整する
製造方法を提供する。
Further, the present invention is a first manufacturing method as a third manufacturing method of a noise filter.
In the adjustment step, when the synthetic capacity Cp + Cw is not in the second predetermined range of 0.29 × Cg-1.86 or more and 0.29 × Cg + 0.95 or less, the synthetic capacity Cp + Cw is the second predetermined. Provided is a manufacturing method for adjusting at least one of Cp, Cw and Cg so as to be included in the range.
また、本発明は、ノイズフィルターの第4の製造方法として、第3の製造方法であって、
前記製造方法は、測定工程を含んでおり、
前記測定工程において、前記回路基板の前記パターン容量Cpを測定し、
前記調整工程において、前記合成容量Cp+Cwが、前記第2所定範囲にない場合、前記合成容量Cp+Cwが前記第2所定範囲に含まれるように、Cw及びCgのうちの少なくとも一方を調整する
製造方法を提供する。
Further, the present invention is a third manufacturing method as a fourth manufacturing method of a noise filter.
The manufacturing method includes a measurement step and includes a measurement step.
In the measurement step, the pattern capacitance Cp of the circuit board is measured, and the pattern capacitance Cp is measured.
In the adjustment step, when the synthetic capacity Cp + Cw is not in the second predetermined range, a manufacturing method for adjusting at least one of Cw and Cg so that the synthetic capacity Cp + Cw is included in the second predetermined range is used. offer.
また、本発明は、ノイズフィルターの第5の製造方法として、第1から第4までのいずれかの製造方法であって、
前記コイルの夫々における前記2つの端子は、第1端子と第2端子とからなり、
前記回路基板の前記4つの電極は、前記2つのコイルの前記第1端子に夫々対応する2つの第1電極と、前記2つのコイルの前記第2端子に夫々対応する2つの第2電極とからなり、
前記接地容量Cgは、前記2つの第1端子及び前記2つの第2端子を短絡させた端子短絡点と、前記接地端子との間の静電容量であり、
前記パターン容量Cpは、前記ノイズフィルターを前記回路基板に取り付けていない状態における、前記2つの第1電極を短絡させた第1電極短絡点と、前記2つの第2電極を短絡させた第2電極短絡点との間の静電容量であり、
前記合成容量Cp+Cwは、前記ノイズフィルターを前記回路基板に取り付けた状態における、前記2つの第1端子を短絡させた第1端子短絡点と、前記2つの第2端子を短絡させた第2端子短絡点との間の静電容量である
製造方法を提供する。
Further, the present invention is any one of the first to fourth manufacturing methods as the fifth manufacturing method of the noise filter.
The two terminals in each of the coils are composed of a first terminal and a second terminal.
The four electrodes of the circuit board consist of two first electrodes corresponding to the first terminals of the two coils and two second electrodes corresponding to the second terminals of the two coils. Become,
The grounding capacitance Cg is a capacitance between the terminal short-circuit point in which the two first terminals and the two second terminals are short-circuited and the grounding terminal.
The pattern capacitance Cp includes a first electrode short-circuit point in which the two first electrodes are short-circuited and a second electrode in which the two second electrodes are short-circuited in a state where the noise filter is not attached to the circuit board. The capacitance between the short circuit point and
The combined capacitance Cp + Cw has a first terminal short-circuit point in which the two first terminals are short-circuited and a second terminal short-circuit in which the two second terminals are short-circuited in a state where the noise filter is attached to the circuit board. Provided is a manufacturing method which is a capacitance between points.
また、本発明は、第1のノイズフィルターとして、
回路基板に取り付けられるノイズフィルターであって、
前記ノイズフィルターは、磁気コアと、接地導体と、2つのコイルとを備えており、
前記コイルの夫々は、前記磁気コアに巻回されたコイル部と、前記コイル部から引き出された2つの端子とを有しており、
前記接地導体は、前記コイル部から離間配置された導体主部と、前記導体主部から引き出された接地端子とを有しており、
前記回路基板には、前記コイルの前記端子に夫々接続される4つの電極と、前記接地導体の前記接地端子に接続される接地電極とが設けられており、
前記回路基板の前記電極の間のパターン容量Cpと前記コイルの巻線容量Cwとの合成容量であるCp+Cwは、前記接地導体と前記コイルとの間の接地容量Cgとの関係で、0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下である
ノイズフィルターを提供する。
Further, according to the present invention, as the first noise filter,
A noise filter that can be attached to a circuit board.
The noise filter includes a magnetic core, a ground conductor, and two coils.
Each of the coils has a coil portion wound around the magnetic core and two terminals drawn out from the coil portion.
The ground conductor has a conductor main portion disposed apart from the coil portion and a ground terminal drawn out from the conductor main portion.
The circuit board is provided with four electrodes each connected to the terminal of the coil and a ground electrode connected to the ground terminal of the ground conductor.
Cp + Cw, which is the combined capacitance of the pattern capacitance Cp between the electrodes of the circuit board and the winding capacitance Cw of the coil, is 0.29 in relation to the grounding capacitance Cg between the grounding conductor and the coil. Provided is a noise filter having × Cg −3.06 or more and 0.29 × Cg +2.15 or less.
また、本発明は、第2のノイズフィルターとして、第1のノイズフィルターであって、
前記合成容量Cp+Cwは、0.29×Cg-1.86以上、且つ、0.29×Cg+0.95以下である
ノイズフィルターを提供する。
Further, the present invention is a first noise filter as a second noise filter.
The combined capacity Cp + Cw provides a noise filter having 0.29 × Cg-1.86 or more and 0.29 × Cg + 0.95 or less.
また、本発明は、第3のノイズフィルターとして、第1又は第2のノイズフィルターであって、
前記ノイズフィルターは、誘電部材を備えており、
前記誘電部材は、少なくとも部分的に前記導体主部と前記コイル部との間に位置している
ノイズフィルターを提供する。
Further, the present invention is a first or second noise filter as the third noise filter.
The noise filter includes a dielectric member and has a dielectric member.
The dielectric member provides a noise filter that is at least partially located between the conductor main portion and the coil portion.
また、本発明は、第4のノイズフィルターとして、第1から第3までのいずれかのノイズフィルターであって、
前記コイルの夫々における前記2つの端子は、第1端子と第2端子とからなり、
前記回路基板の前記4つの電極は、前記2つのコイルの前記第1端子に夫々対応する2つの第1電極と、前記2つのコイルの前記第2端子に夫々対応する2つの第2電極とからなり、
前記接地容量Cgは、前記2つの第1端子及び前記2つの第2端子を短絡させた端子短絡点と、前記接地端子との間の静電容量であり、
前記パターン容量Cpは、前記ノイズフィルターを前記回路基板に取り付けていない状態における、前記2つの第1電極を短絡させた第1電極短絡点と、前記2つの第2電極を短絡させた第2電極短絡点との間の静電容量であり、
前記合成容量Cp+Cwは、前記ノイズフィルターを前記回路基板に取り付けた状態における、前記2つの第1端子を短絡させた第1端子短絡点と、前記2つの第2端子を短絡させた第2端子短絡点との間の静電容量である
ノイズフィルターを提供する。
Further, the present invention is any one of the first to third noise filters as the fourth noise filter.
The two terminals in each of the coils are composed of a first terminal and a second terminal.
The four electrodes of the circuit board consist of two first electrodes corresponding to the first terminals of the two coils and two second electrodes corresponding to the second terminals of the two coils. Become,
The grounding capacitance Cg is a capacitance between the terminal short-circuit point in which the two first terminals and the two second terminals are short-circuited and the grounding terminal.
The pattern capacitance Cp includes a first electrode short-circuit point in which the two first electrodes are short-circuited and a second electrode in which the two second electrodes are short-circuited in a state where the noise filter is not attached to the circuit board. The capacitance between the short circuit point and
The combined capacitance Cp + Cw has a first terminal short-circuit point in which the two first terminals are short-circuited and a second terminal short-circuit in which the two second terminals are short-circuited in a state where the noise filter is attached to the circuit board. Provided is a noise filter which is a capacitance between points.
また、本発明は、第1の装置として、
第1から第4までのいずれかのノイズフィルターと回路基板とを備えた装置であって、
前記回路基板には、前記コイルの前記端子に夫々接続された4つの電極と、前記接地導体の前記接地端子に接続された接地電極とが設けられている
装置を提供する。
Further, according to the present invention, as the first device,
A device equipped with any of the first to fourth noise filters and a circuit board.
The circuit board is provided with a device provided with four electrodes each connected to the terminal of the coil and a ground electrode connected to the ground terminal of the ground conductor.
本発明の製造方法によれば、回路基板のパターン容量Cpとコイルの巻線容量Cwとの合成容量であるCp+Cwは、接地導体の接地容量Cgとの関係で、少なくとも0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下の第1所定範囲に含まれるように調整される。この調整によって、10MHzのノイズを40dB程度減衰することができ、これにより、ノイズの減衰帯域幅を広くできる。 According to the manufacturing method of the present invention, Cp + Cw, which is the combined capacitance of the pattern capacitance Cp of the circuit board and the winding capacitance Cw of the coil, is at least 0.29 × Cg-3 in relation to the grounding capacitance Cg of the grounding conductor. It is adjusted so as to be included in the first predetermined range of .06 or more and 0.29 × Cg + 2.15 or less. By this adjustment, the noise of 10 MHz can be attenuated by about 40 dB, and thereby the noise attenuation bandwidth can be widened.
図1及び図2を参照すると、本発明の実施の形態による装置10は、ノイズフィルター20と、回路基板80とを備えている。ノイズフィルター20は、装置10の回路基板80に取り付けて使用される。装置10は、例えば、電力変換装置の一部であり、電源ラインに生じるコモンモードノイズをノイズフィルター20によって減衰する。即ち、本実施の形態のノイズフィルター20は、コモンモードノイズを減衰するコモンモードチョークコイルである。但し、本発明は、ノーマルモードノイズを減衰するノーマルモードチョークコイルにも適用可能である。
Referring to FIGS. 1 and 2, the
本実施の形態において、回路基板80の上面(+Z側の面)には、2つの第1電極(電極)82と、2つの第2電極(電極)84と、接地電極88とが形成されている。第1電極82及び第2電極84は、装置10の回路(図示せず)に接続されている。接地電極88は、グランドされている。本実施の形態の回路基板80は、装置10(例えば、電力変換装置)の回路基板(図示せず)の一部であり、図示した形状及びサイズを有している。但し、回路基板80に4つの電極82,84及び接地電極88が設けられている限り、回路基板80の形状及びサイズは、特に限定されない。
In the present embodiment, two first electrodes (electrodes) 82, two second electrodes (electrodes) 84, and a
本実施の形態のノイズフィルター20は、絶縁体からなるケース30と、軟磁性体からなる磁気コア40と、導電体からなる接地導体50と、2つのコイル60とを備えている。但し、本発明はこれに限られない。例えば、ケース30は、必要に応じて設ければよい。また、ノイズフィルター20は、上述の部材に加えて、別の部材を更に備えていてもよい。
The
図2を参照すると、本実施の形態の磁気コア40は、例えば、軟磁性金属粉末と樹脂等の結合剤とからなる圧粉磁芯である。また、磁気コア40は、トロイダル形状を有している。詳しくは、磁気コア40には、中心孔42が形成されている。中心孔42は、磁気コア40を上下方向(Z方向)に貫通している。磁気コア40は、Z方向と直交する水平面(XY平面)において、中心孔42を中心とする円環形状を有している。但し、本発明は、これに限られない。例えば、磁気コア40は、圧粉磁芯に限られない。また、XY平面における磁気コア40の形状は、円環形状に限られない。例えば、磁気コア40は、XY平面において、矩形のフレーム形状を有していてもよいし、磁気ギャップを有していてもよい。
Referring to FIG. 2, the
接地導体50は、導体主部52と、接地端子58とを有している。本実施の形態の接地導体50は、例えば銅からなる1枚の薄い金属板であり、導体主部52及び接地端子58は、互いに一体に形成されている。換言すれば、導体主部52及び接地端子58の夫々は、1つの接地導体50の一部である。導体主部52は、XY平面における磁気コア40の外周から多少の距離をあけつつ、磁気コア40の外周に沿って延びている。接地端子58は、導体主部52から前後方向(X方向)における前方(+X方向)に引き出されており、ノイズフィルター20の使用時に回路基板80の接地電極88に接続され固定される。但し、本発明はこれに限られない。例えば、導体主部52は、磁気コア40の上面(+Z側の面)及び下面(-Z側の面)を覆っていてもよい。また、接地端子58は、導体主部52と別体に形成された部材であり、導体主部52に溶接されていてもよい。
The
図1を参照すると、本実施の形態のケース30は、基部32と、本体部34とを有している。本体部34は、基部32の上(+Z側)に位置している。基部32は、ノイズフィルター20の使用時に回路基板80の上面に固定される。基部32には、回路基板80の4つの電極82,84に夫々対応する4つの通過孔322が形成されている。通過孔322の夫々は、基部32をZ方向に貫通しており、ノイズフィルター20の使用時に、対応する電極82,84の上に位置する。
Referring to FIG. 1, the
図1及び図2を参照すると、ケース30の本体部34は、磁気コア40及び接地導体50からなる内部構造体に対応した形状を有しており、内部構造体(磁気コア40及び接地導体50)は、本体部34の内部に収容されている。詳しくは、本体部34は、外周部(誘電部材)36と突出部38とを有している。図2を参照すると、外周部36は、XY平面において、接地導体50の導体主部52を外側から覆っており、これにより、XY平面において、導体主部52を間に挟みつつ磁気コア40の外周を外側から覆っている。換言すれば、導体主部52は、XY平面において、磁気コア40の外周とケース30の外周部36との間に位置している。また、突出部38は、XY平面において、接地導体50の接地端子58を外側から覆っている。即ち、接地端子58は、ケース30の内部において、回路基板80の接地電極88に接続される。
Referring to FIGS. 1 and 2, the
本実施の形態のケース30は、上述の構造を有している。但し、ケース30の構造は、内部構造体(磁気コア40及び接地導体50)の構造に合わせて様々に変形可能である。また、内部構造体は、ケース30の外部に部分的に露出していてもよい。例えば、接地端子58は、ケース30の外部において接地電極88に接続されてもよい。
The
図1及び図2を参照すると、コイル60の夫々は、コイル部62と、第1端子(端子)66と、第2端子(端子)68とを有している。本実施の形態のコイル60の夫々は、例えば、絶縁被覆された銅からなる被覆導線である。また、コイル60の夫々において、コイル部62、第1端子66及び第2端子68の夫々は、1本の被覆導線の一部である。但し、本発明は、これに限られない。例えば、コイル60の夫々において、第1端子66及び第2端子68の夫々は、コイル部62と別体に形成された部材であり、コイル部62の端に溶接されていてもよい。また、コイル60は、丸型導線であってもよいし、平型導線であってもよい。
Referring to FIGS. 1 and 2, each of the
本実施の形態によれば、2つのコイル60は、ケース30の本体部34のY方向(横方向)における両側に互いに離れて夫々巻回されている。詳しくは、一方のコイル60のコイル部62は、本体部34の+Y側に1ターン以上巻回されており、他方のコイル60のコイル部62は、本体部34の-Y側に1ターン以上巻回されている。
According to the present embodiment, the two
本実施の形態によれば、コイル部62の夫々は、ケース30の本体部34に巻回されており、これにより、本体部34を間に挟んで、磁気コア40に間接的に巻回されている。即ち、コイル部62は、ケース30の外部に配置されている。図2を参照すると、ケース30の外周部36は、XY平面において、コイル部62と、接地導体50の導体主部52との間に位置している。即ち、導体主部52は、コイル部62から離間配置されている。
According to the present embodiment, each of the
本発明におけるコイル部62の配置及び導体主部52の配置は、上述の配置に限られない。例えば、コイル部62の夫々は、ケース30の内部に配置されていてもよい。より具体的には、コイル部62の夫々は、磁気コア40に直接的に巻回されていてもよい。この場合、導体主部52は、XY平面において、ケース30の外周部36を間に挟んでコイル部62を外側から覆うようにして、コイル部62から離間配置されていてもよい。但し、ノイズフィルター20を一旦作製した後でコイル部62の夫々の巻回数(ターン数)を調整する必要がある場合、本実施の形態が好ましい。
The arrangement of the
本実施の形態によれば、コイル部62の夫々は、各ターンが互いに重ならないように巻回されている。換言すれば、コイル部62の夫々は、磁気コア40の中心孔42を中心とするXY平面上の周方向において一定の方向に一層巻きされている。但し、本発明によるコイル部62の巻回方法は、特に限定されない。例えば、コイル部62の夫々は、周方向において時計方向に巻回した後に反時計方向に巻回するといった方法で多層巻きされていてもよい。
According to the present embodiment, each of the
図1及び図2を参照すると、2つのコイル60の第1端子66は、回路基板80の2つの第1電極82と夫々対応しており、2つのコイル60の第2端子68は、回路基板80の2つの第2電極84と夫々対応している。コイル60の夫々において、2つの端子66,68は、コイル部62の両端から夫々引き出されている。詳しくは、第1端子66の夫々は、X方向における前方(+X方向)に引き出されており、ノイズフィルター20の使用時に、ケース30の通過孔322を通過して、対応する第1電極82に接続され固定される。第2端子68の夫々は、X方向における後方(-X方向)に引き出されており、ノイズフィルター20の使用時に、ケース30の通過孔322を通過して、対応する第2電極84に接続され固定される。
Referring to FIGS. 1 and 2, the
上述したように、回路基板80には、2つのコイル60の4つの端子66,68に夫々接続される4つの電極82,84と、接地導体50の接地端子58に接続される接地電極88とが設けられている。本実施の形態によれば、コイル60の夫々における2つの端子66,68は、第1端子66と第2端子68とからなる。また、回路基板80の4つの電極82,84は、2つのコイル60の第1端子66に夫々対応する2つの第1電極82と、2つのコイル60の第2端子68に夫々対応する2つの第2電極84とからなる。
As described above, the
図2及び図3を参照すると、本実施の形態のノイズフィルター20は、接地導体50を備えた擬似分布定数型ラインフィルタであり、低周波数帯域のノイズだけでなく、高周波数帯域のノイズを効果的に減衰させる。換言すれば、ノイズフィルター20は、高周波数帯域において優れた減衰特性を有している。ノイズフィルター20は、回路基板80と共に、図3に示す等価回路を形成する。
Referring to FIGS. 2 and 3, the
図3を参照すると、コイル60の夫々は、自己インダクタンスLwと、等価直列抵抗Rwを有している。加えて、コイル60の夫々において、第1端子66と、第2端子68との間には、部分的巻線容量Cwxが形成されており、第1端子66が接続された第1電極82と第2端子68が接続された第2電極84との間には、部分的パターン容量Cpxが形成されている。また、コイル60と接地導体50との間には、分散接地容量Cgxが形成されている。分散接地容量Cgxは、コイル部62の夫々と接地導体50の導体主部52との間に分散して寄生している。但し、図3においては、分散接地容量Cgxを、コイル部62の夫々の両端に集約して描画している。
Referring to FIG. 3, each of the
図3及び図4から理解されるように、ノイズフィルター20には、図3に描画した部分的巻線容量Cwxに起因する巻線容量Cw(図4参照)が形成される。巻線容量Cwは、ノイズフィルター20を回路基板80に取り付けていない状態における、2つの第1端子66を短絡させた第1端子短絡点ST1と、2つの第2端子68を短絡させた第2端子短絡点ST2との間の静電容量である。一般的に、巻線容量Cwは、ノイズフィルター20の自己共振周波数を低下させ、ノイズフィルター20の周波数特性を劣化させる。より具体的には、ノイズを40dB以上減衰可能な周波数範囲(減衰帯域幅)を狭くする。
As can be seen from FIGS. 3 and 4, the
加えて、図3及び図5から理解されるように、回路基板80には、図3に描画した部分的パターン容量Cpxに起因するパターン容量Cp(図5参照)が形成される。パターン容量Cpは、ノイズフィルター20を回路基板80に取り付けていない状態における、2つの第1電極82を短絡させた第1電極短絡点SE1と、2つの第2電極84を短絡させた第2電極短絡点SE2との間の静電容量である。即ち、ノイズフィルター20を回路基板80に取り付けていない状態において、第1電極短絡点SE1と第2電極短絡点SE2との間の静電容量を測定することにより、パターン容量Cpを測定できる。パターン容量Cp等の静電容量は、例えば、インピーダンスアナライザやLCRメータによって測定すればよい。
In addition, as can be seen from FIGS. 3 and 5, the
図2及び図3を参照すると、ノイズフィルター20を回路基板80に取り付けた状態において、パターン容量Cpは、ノイズフィルター20と並列に形成される。詳しくは、第1電極82と第2電極84との間の容量結合に起因して、ノイズが通過する経路がノイズフィルター20と平行に形成される。ノイズの周波数が高くなるにつれて、この経路を通過するノイズの割合が増大し、これにより、ノイズフィルター20は、ノイズを殆ど減衰できなくなる。特に、擬似分布定数型ラインフィルタであるノイズフィルター20は、高周波数帯域において優れた減衰特性を有しているため、接地導体50を備えていないノイズフィルター(図示せず)に比べて、パターン容量Cpの影響を受け易い。
Referring to FIGS. 2 and 3, the pattern capacitance Cp is formed in parallel with the
本発明において、パターン容量Cpは、巻線容量Cwと共に、ノイズフィルター20の周波数特性に対して無視できない影響を与える。換言すれば、図3及び図6を参照すると、ノイズフィルター20の周波数特性は、パターン容量Cpとコイル60の巻線容量Cwとの合成容量であるCp+Cwによって劣化するおそれがある。
In the present invention, the pattern capacitance Cp, together with the winding capacitance Cw, has a non-negligible effect on the frequency characteristics of the
本実施の形態における合成容量Cp+Cwは、ノイズフィルター20を回路基板80に取り付けた状態における、2つの第1端子66を短絡させた第1端子短絡点ST1と、2つの第2端子68を短絡させた第2端子短絡点ST2との間の静電容量である。即ち、ノイズフィルター20を回路基板80に取り付けた状態において、第1端子短絡点ST1と第2端子短絡点ST2との間の静電容量を測定することにより、合成容量Cp+Cwを測定できる。
The combined capacitance Cp + Cw in the present embodiment short-circuits the first terminal short-circuit point ST1 in which the two
上述したように、ノイズフィルター20の周波数特性は、合成容量Cp+Cwによって劣化するおそれがある。一方、図3及び図7を参照すると、ノイズフィルター20には、分散接地容量Cgxに起因する接地容量Cgが形成される。接地容量Cgは、2つの第1端子66及び2つの第2端子68を短絡させた端子短絡点STと、接地端子58との間の静電容量である。即ち、端子短絡点STと接地端子58との間の静電容量を測定することにより、接地容量Cgを測定できる。
As described above, the frequency characteristics of the
本発明によれば、接地容量Cgは、合成容量Cp+Cwを一定量だけキャンセルするかのように機能する。より具体的には、合成容量Cp+Cwが接地容量Cgに対して好適な関係を満たすようにしてノイズフィルター20を調整することで、ノイズフィルター20の周波数特性を向上できる。例えば、コイル60の夫々におけるコイル部62の巻回数の調整や、接地導体50の導体主部52のサイズの調整によって、ノイズフィルター20の周波数特性を向上できる。
According to the present invention, the ground contact capacitance Cg functions as if the combined capacitance Cp + Cw is canceled by a certain amount. More specifically, the frequency characteristics of the
一般的に、接地容量Cgの測定値は、ノイズフィルター20を回路基板80に取り付けない状態で測定した場合と、ノイズフィルター20を回路基板80に取り付けた状態で測定した場合とで多少異なる。但し、ノイズフィルター20を調整する場合、どちらの値を使用しても、実際上の問題は殆ど生じない。また、合成容量Cp+Cwの測定値(測定合成容量:図6参照)は、パターン容量Cpの測定値(測定Cp:図5参照)と巻線容量Cwの測定値(測定Cw:図4参照)との単純和とは多少異なる場合がある。以下の説明における「合成容量Cp+Cw」は、測定合成容量である。但し、ノイズフィルター20を調整する場合、測定合成容量及び測定Cp+測定Cwのいずれを使用しても、実際上の問題は殆ど生じない。
Generally, the measured value of the grounding capacitance Cg is slightly different between the case where the
図3及び図8を参照すると、後述するように、本願の発明者は、合成容量Cp+Cwと接地容量Cgとの間の好適な関係について、様々な実施例を使用した測定及び考察を行った。その結果、この好適な関係を特定できた。より具体的には、合成容量Cp+Cwが接地容量Cgに対して所定の範囲に含まれる場合に、ノイズフィルター20の周波数特性を向上できることが分かった。
With reference to FIGS. 3 and 8, as will be described later, the inventor of the present application has measured and considered a suitable relationship between the combined capacitance Cp + Cw and the ground contact capacitance Cg using various examples. As a result, this suitable relationship could be identified. More specifically, it was found that the frequency characteristics of the
合成容量Cp+Cwについての上述の所定範囲は、合成容量Cp+Cw≧0.29×Cg-3.06(第1下限式)、且つ、合成容量Cp+Cw≦0.29×Cg+2.15(第1上限式)を満たす第1所定範囲である。即ち、パターン容量Cpとコイル60の巻線容量Cwとの合成容量であるCp+Cwは、第1所定範囲において、接地容量Cgとの関係で、0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下である。合成容量Cp+Cwが第1所定範囲にあるとき、10MHzのノイズを35dB以上減衰することができ、これにより、ノイズを40dB以上減衰可能な減衰帯域幅を広くできる。即ち、ノイズフィルター20の周波数特性を向上できる。
The above-mentioned predetermined range for the synthetic capacity Cp + Cw is the synthetic capacity Cp + Cw ≧ 0.29 × Cg-3.06 (first lower limit formula) and the synthetic capacity Cp + Cw ≦ 0.29 × Cg + 2.15 (first upper limit formula). It is the first predetermined range that satisfies. That is, Cp + Cw, which is the combined capacitance of the pattern capacitance Cp and the winding capacitance Cw of the
また、合成容量Cp+Cwについてのより好ましい所定範囲は、合成容量Cp+Cw≧0.29×Cg-1.86(第2下限式)、且つ、合成容量Cp+Cw≦0.29×Cg+0.95(第2上限式)を満たす第2所定範囲である。即ち、合成容量Cp+Cwは、第1所定範囲に含まれる第2所定範囲において、接地容量Cgとの関係で、0.29×Cg-1.86以上、且つ、0.29×Cg+0.95以下である。合成容量Cp+Cwが第2所定範囲にあるとき、10MHzのノイズを40dB以上減衰することができ、これにより、ノイズを40dB以上減衰可能な減衰帯域幅を更に広くできる。即ち、ノイズフィルター20の周波数特性を更に向上できる。
Further, more preferable predetermined ranges for the synthetic capacity Cp + Cw are the synthetic capacity Cp + Cw ≧ 0.29 × Cg-1.86 (second lower limit formula) and the synthetic capacity Cp + Cw ≦ 0.29 × Cg + 0.95 (second upper limit formula). It is the second predetermined range that satisfies the formula). That is, the combined capacity Cp + Cw is 0.29 × Cg-1.86 or more and 0.29 × Cg + 0.95 or less in relation to the ground contact capacity Cg in the second predetermined range included in the first predetermined range. be. When the combined capacitance Cp + Cw is in the second predetermined range, the noise of 10 MHz can be attenuated by 40 dB or more, whereby the attenuation bandwidth capable of attenuating the noise by 40 dB or more can be further widened. That is, the frequency characteristics of the
後述するように、様々な実施例を使用した測定及び考察によれば、接地容量Cgに対する合成容量Cp+Cwの好適値は、合成容量Cp+Cw=0.29Cg-0.45との式(好適式)を満たす値である。この好適式は、合成容量Cp+Cwと接地容量Cgとの間の比例関係式ではなく、切片(-0.45)を有する一次関係式である。ノイズフィルター20の減衰特性は、接地容量Cg及び合成容量Cp+Cwに加えて、様々な要素(例えば、磁気コア40、コイル60及び接地導体50の寄生インダクタ成分)によって影響される。好適式における切片は、これらの要素に起因して生ずると考えられる。また、好適式が切片を有するため、第1下限式、第1上限式、第2下限式、及び、第2上限式の夫々も、切片を有する一次関係式になる。
As will be described later, according to the measurement and consideration using various examples, the preferable value of the synthetic capacity Cp + Cw with respect to the ground contact capacity Cg is the formula (suitable formula) of the synthetic capacity Cp + Cw = 0.29Cg-0.45. It is a value to be satisfied. This preferred equation is not a proportional relational expression between the synthetic capacity Cp + Cw and the ground contact capacity Cg, but a linear relational expression having an intercept (−0.45). The attenuation characteristic of the
図2及び図3を参照すると、例えば、コイル60の夫々のターン数を増やすことで合成容量Cp+Cwが増加し、コイル60の夫々のターン数を減らすことで合成容量Cp+Cwが減少する。従って、コイル60の夫々のターン数を調整することで、合成容量Cp+Cwが第1所定範囲又は第2所定範囲に含まれるように調整可能である。加えて、接地導体50の導体主部52のXY平面における中心孔42を中心とするサイズ(厚さ)やZ方向におけるサイズ(高さ)を大きくすることで接地容量Cgが増加し、導体主部52の厚さや高さを小さくすることで接地容量Cgが減少する。従って、導体主部52の厚さや高さを調整することで、合成容量Cp+Cwが第1所定範囲又は第2所定範囲に含まれるように調整可能である。
Referring to FIGS. 2 and 3, for example, increasing the number of turns of each
本実施の形態のノイズフィルター20は、既に説明したように、図1及び図2に示す物理的構造を有している。但し、ノイズフィルター20及び回路基板80が接地容量Cg及び合成容量Cp+Cwを有している限り、即ち、ノイズフィルター20が回路基板80に接続された際に図3に示した等価回路を形成する限り、ノイズフィルター20の物理的構造は、特に限定されない。例えば、本実施の形態のノイズフィルター20は、外周部(誘電部材)36を備えており、これにより、誘電部材36を備えない場合に比べて、接地容量Cgが増加している。但し、誘電部材36は、必要に応じて設ければよい。一方、誘電部材36に加えて更に誘電率の高い誘電体からなる誘電部材(図示せず)を設けてもよい。誘電部材36を含む誘電部材は、少なくとも部分的に導体主部52とコイル部62との間に位置していてもよい。
As described above, the
図9を図1、図2及び図8と併せて参照すると、本実施の形態のノイズフィルター20は、例えば、図9に示すように製造可能である。図9に示す製造工程は、調整工程を含んでいる。
Referring to FIG. 9 in conjunction with FIGS. 1, 2 and 8, the
まず、調整対象のノイズフィルター20及び回路基板80を準備する。調整対象のノイズフィルター20及び回路基板80は、例えば、調整工程の前に一次製造工程(図示せず)において作製すればよい。次に、調整工程において、準備したノイズフィルター20及び回路基板80を使用して、パターン容量Cpと巻線容量Cwとの合成容量であるCp+Cwを測定する(STEP1)。詳しくは、ノイズフィルター20を回路基板80に取り付けた状態で合成容量Cp+Cwを測定する。
First, the
調整工程において、次に、合成容量Cp+Cwが、接地容量Cgとの関係で、0.29×接地容量Cg+Bmin(Bminは、-3.06又は-1.86)以上、且つ、0.29×接地容量Cg+Bmax(Bmaxは、2.15又は0.95)以下の所定範囲(第1所定範囲又は第2所定範囲)にあるか否か確認する(STEP2の前半)。所定範囲(第1所定範囲又は第2所定範囲)にある場合、一次製造工程(図示せず)において作製したノイズフィルター20及び回路基板80を、そのまま使用する。一方、所定範囲(第1所定範囲又は第2所定範囲)にない場合、合成容量Cp+Cwが所定範囲に含まれるように、パターン容量Cp、巻線容量Cw及び接地容量Cgのうちの少なくとも1つを調整する(STEP2の後半)。以上の調整工程を経て、回路基板80に適したノイズフィルター20が製造可能である。
In the adjustment step, next, the combined capacity Cp + Cw is 0.29 × grounding capacity Cg + Bmin (Bmin is −3.06 or -1.86) or more and 0.29 × grounding in relation to the grounding capacity Cg. It is confirmed whether or not the volume is within the predetermined range (first predetermined range or second predetermined range) of Cg + Bmax (Bmax is 2.15 or 0.95) or less (first half of STEP 2). When it is within the predetermined range (first predetermined range or second predetermined range), the
上述の製造方法によれば、合成容量Cp+Cwが第1所定範囲に含まれるノイズフィルター20を製造したい場合には、調整工程において合成容量Cp+Cwが第1所定範囲に含まれるように調整すればよい。一方、合成容量Cp+Cwが第2所定範囲に含まれるノイズフィルター20を製造したい場合には、調整工程において合成容量Cp+Cwが第2所定範囲に含まれるように調整すればよい。
According to the above-mentioned manufacturing method, when it is desired to manufacture the
より具体的には、合成容量Cp+Cw>0.29×Cg+Bmax(Bmaxは、2.15又は0.95)の場合、パターン容量Cp及び巻線容量Cwのうちの少なくとも一方を低くするか、又は、接地容量Cgを高くすればよい。一方、合成容量Cp+Cw<0.29×Cg+Bmin(Bminは、-3.06又は-1.86)の場合、パターン容量Cp及び巻線容量Cwのうちの少なくとも一方を高くするか、又は、接地容量Cgを低くすればよい。 More specifically, when the combined capacity Cp + Cw> 0.29 × Cg + Bmax (Bmax is 2.15 or 0.95), at least one of the pattern capacity Cp and the winding capacity Cw is lowered, or The grounding capacity Cg may be increased. On the other hand, when the combined capacitance Cp + Cw <0.29 × Cg + Bmin (Bmin is −3.06 or -1.86), at least one of the pattern capacitance Cp and the winding capacitance Cw is increased, or the grounding capacitance is increased. The Cg may be lowered.
巻線容量Cw及び接地容量Cgの夫々は、前述したように、ノイズフィルター20の構造を変更することによって調整できる。例えば、巻線容量Cwは、コイル部62のターン数を減らすことによって低くでき、ターン数を増やすことによって高くできる。巻線容量Cwは、加えて、1層巻き、多層巻き等の巻回方法を変更することで調整できる。接地容量Cgは、例えば、導体主部52の面積を大きくすることや、導体主部52とコイル部62との間に誘電率の高い誘電部材(図示せず)を挿入することによって高くできる。一方、接地容量Cgは、例えば、導体主部52の面積を小さくすることによって低くできる。
Each of the winding capacity Cw and the grounding capacity Cg can be adjusted by changing the structure of the
巻線容量Cw又は接地容量Cgを調整するとき、巻線容量Cwを調整すると接地容量Cgも多少変わり、接地容量Cgを調整すると巻線容量Cwも多少変わる。但し、一般的に、巻線容量Cw及び接地容量Cgのうちの調整した方が大きく変わる。従って、高々数回の調整によって、合成容量Cp+Cwが第1所定範囲又は第2所定範囲に含まれるようにできる。 When adjusting the winding capacity Cw or the grounding capacity Cg, if the winding capacity Cw is adjusted, the grounding capacity Cg also changes slightly, and if the grounding capacity Cg is adjusted, the winding capacity Cw also changes slightly. However, in general, the adjustment of the winding capacity Cw and the grounding capacity Cg changes significantly. Therefore, the combined volume Cp + Cw can be included in the first predetermined range or the second predetermined range by adjusting at most several times.
巻線容量Cwや接地容量Cgの調整に加え、回路基板80の構造を変更することによってパターン容量Cpを調整できる。パターン容量Cpは、例えば、回路基板80の電極82,84のXY平面上のサイズ(面積)を小さくすることによって低くできる。特に、パターン容量Cpは、X方向においてノイズフィルター20を挟んでいる電極82,84のエッジのY方向におけるサイズ(エッジサイズ)を小さくすることや、第1電極82のエッジと第2電極84のエッジとの間のX方向における距離(エッジ間距離)を大きくすることによって低くできる。一方、パターン容量Cpは、例えば、電極82,84の面積(特に、エッジサイズ)を大きくすることやエッジ間距離を小さくすることによって高くできる。
In addition to adjusting the winding capacity Cw and the grounding capacity Cg, the pattern capacity Cp can be adjusted by changing the structure of the
上述したように、パターン容量Cp、巻線容量Cw及び接地容量Cgの少なくとも一つを調整することで、合成容量Cp+Cwが第1所定範囲又は第2所定範囲に含まれるノイズフィルター20を製造できる。但し、既に準備した回路基板80の電極82,84の変更は容易ではない。加えて、既に準備したノイズフィルター20の内部に配置された導体主部52の変更は容易ではない。特に、作製済みの導体主部52のサイズを大きくすることは困難である。また、コイル部62のターン数を減らすことは比較的容易である一方、コイル部62のターン数を増やすことは困難である。加えて、コイル部62のターン数の調整は、自己インダクタンスLwに影響を与える。以上の点を考慮しつつ、パターン容量Cp、巻線容量Cw及び接地容量Cgの少なくとも一つを調整すればよい。
As described above, by adjusting at least one of the pattern capacitance Cp, the winding capacitance Cw, and the grounding capacitance Cg, the
一般的に、回路基板80は、ノイズフィルター20以外の様々な電子部品(図示せず)が搭載された回路基板の一部であり、ノイズフィルター20を製造する際に既に準備されていることが多い。このような場合、回路基板80の構造をノイズフィルター20に合わせて変更するのは困難である。従って、ノイズフィルター20の構造を多少変更することで調整を行うことが好ましい。即ち、調整工程において、合成容量Cp+Cwが、第1所定範囲(第2所定範囲)にない場合、合成容量Cp+Cwが第1所定範囲(第2所定範囲)に含まれるように、Cw及びCgのうちの少なくとも一方を調整することが好ましい。
Generally, the
上述の製造方法によれば、回路基板80のパターン容量Cpとコイル60の巻線容量Cwとの合成容量であるCp+Cwは、接地導体50の接地容量Cgとの関係で、少なくとも0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下の第1所定範囲に含まれるように調整される。この調整によって、10MHzのノイズを40dB程度減衰することができ、これにより、ノイズの減衰帯域幅を広くできる。
According to the above-mentioned manufacturing method, Cp + Cw, which is a combined capacitance of the pattern capacitance Cp of the
上述の調整工程を備える製造方法によって製造されたノイズフィルター20を回路基板80に取り付けることで、優れた周波数特性を有するノイズフィルター20及び装置10が得られる。また、このノイズフィルター20と同じ構造を有するノイズフィルター20を製造することで、直接的には調整工程を経ることなく、但し、間接的には調整工程を経て製造されたノイズフィルター20及び装置10が得られる。
By attaching the
図9に示す製造方法は、様々に変形可能である。例えば、図10を図1、図2、図8及び図9と併せて参照すると、図10に示す製造方法は、測定工程と、準備工程と、調整工程とを含んでいる。図10の調整工程のSTEPM3及びSTEPM4は、図9の調整工程のSTEP1及びSTEP2と夫々同じステップである。図9に示す製造方法によれば、合成容量Cp+Cwが第1所定範囲から大きく外れている場合、調整工程における調整が困難になるおそれがある。以下に説明するように、図10に示す製造方法によれば、調整工程における調整が容易になる。 The manufacturing method shown in FIG. 9 can be variously modified. For example, referring to FIG. 10 together with FIGS. 1, 2, 8 and 9, the manufacturing method shown in FIG. 10 includes a measurement step, a preparation step, and an adjustment step. STEPM3 and STEP4 of the adjustment step of FIG. 10 are the same steps as STEP1 and STEP2 of the adjustment step of FIG. According to the manufacturing method shown in FIG. 9, when the combined capacity Cp + Cw is significantly out of the first predetermined range, adjustment in the adjusting step may be difficult. As will be described below, according to the manufacturing method shown in FIG. 10, adjustment in the adjustment step becomes easy.
図10に示す製造方法によれば、まず、測定工程において、ノイズフィルター20を取付ける回路基板80を準備し、準備した回路基板80のパターン容量Cpを測定する(STEPM1)。
According to the manufacturing method shown in FIG. 10, first, in the measurement step, the
次に、準備工程において、測定したパターン容量Cp<0.29×Cg+Cmaxとの条件式を満たす接地容量Cgを有するノイズフィルター20を準備する(STEPM2)。この条件式におけるCmaxは、合成容量Cp+Cwが第1所定範囲に含まれるノイズフィルター20を製造したい場合には2.15であり、合成容量Cp+Cwが第2所定範囲に含まれるノイズフィルター20を製造したい場合には0.95である。
Next, in the preparation step, a
より具体的には、図8を参照すると、合成容量Cp+Cw=測定したパターン容量Cpとの式を満たす直線と、合成容量Cp+Cw=0.29×Cg+Cmax(Cmaxは、2.15又は0.95)との式(第1上限式又は第2上限式)を満たす直線との交点を求める。例えば、図8に示す交点1又は交点2を求める。次に、この交点における接地容量Cgよりも高い接地容量Cgを有するノイズフィルター20を準備する。例えば、測定工程の前の一次製造工程(図示せず)において、様々な接地容量Cgを有する複数のノイズフィルター20を予め作製してもよい。この場合、準備工程において、測定したパターン容量Cpに応じて、条件を満たすノイズフィルター20を選択してもよい。一方、準備工程において、測定したパターン容量Cpに応じて、条件を満たすノイズフィルター20を作製してもよい。
More specifically, referring to FIG. 8, a straight line satisfying the equation of synthetic capacity Cp + Cw = measured pattern capacity Cp and synthetic capacity Cp + Cw = 0.29 × Cg + Cmax (Cmax is 2.15 or 0.95). Find the intersection with a straight line that satisfies the formula (first upper limit formula or second upper limit formula). For example, the
前述したように、一次製造工程(図示せず)において作製済みのノイズフィルター20の接地容量Cgを高くすることは困難である。従って、上述の交点における接地容量Cgよりも低い接地容量Cgを有するノイズフィルター20を使用して、第1所定範囲又は第2所定範囲に含まれるノイズフィルター20を製造することは困難である。図10の製造方法によれば、準備工程において比較的高い接地容量Cgを有するノイズフィルター20を準備するため、調整工程における調整が容易になる。
As described above, it is difficult to increase the ground contact capacitance Cg of the
本発明は、以下に説明する実施例1~6を含む様々な実施例を使用した測定及び考察によって得ることができた。 The present invention could be obtained by measurement and consideration using various examples including Examples 1 to 6 described below.
図11を参照すると、実施例1~6の6つのノイズフィルターを準備した。実施例1~6の特徴を表1に示す。実施例1~6のノイズフィルターは、図1及び図2に示したノイズフィルター20と同じ基本構造を有していた。特に、実施例3と実施例5とは、接地導体の幅が異なることを除き同じ形状及びサイズを有していた。 With reference to FIG. 11, six noise filters of Examples 1 to 6 were prepared. The features of Examples 1 to 6 are shown in Table 1. The noise filters of Examples 1 to 6 had the same basic structure as the noise filters 20 shown in FIGS. 1 and 2. In particular, Example 3 and Example 5 had the same shape and size except that the width of the ground conductor was different.
実施例1~6の夫々を回路基板に取り付けた状態で、実施例1~6の夫々の周波数特性を測定した。詳しくは、実施例1~6の夫々について、合成容量Cp+Cwの値を様々に変更しつつ、様々な周波数のノイズの減衰量(dB)を測定した。特に、実施例1については、初期状態における巻線容量Cwである1.65pFと、調整後の巻線容量Cwである0.55pFとの2つの巻線容量Cwについて、パターン容量Cpを様々に変更しつつ測定した。同様に、実施例2については、初期状態における巻線容量Cwである2.25pFと、調整後の巻線容量Cwである2.15pFとの2つの巻線容量Cwについて、パターン容量Cpを様々に変更しつつ測定した。一方、実施例3~6の夫々については、巻線容量Cwを表1に示した値に維持しつつ、パターン容量Cpを様々に変更しつつ測定した。 The frequency characteristics of each of Examples 1 to 6 were measured with each of Examples 1 to 6 attached to the circuit board. Specifically, for each of Examples 1 to 6, the amount of noise attenuation (dB) at various frequencies was measured while variously changing the value of the combined capacitance Cp + Cw. In particular, in the first embodiment, the pattern capacitance Cp is variously set for the two winding capacitance Cw, which is the winding capacitance Cw in the initial state of 1.65 pF and the adjusted winding capacitance Cw of 0.55 pF. Measured while changing. Similarly, in the second embodiment, the pattern capacitance Cp is various for the two winding capacitance Cw, which is the winding capacitance Cw in the initial state of 2.25 pF and the adjusted winding capacitance Cw of 2.15 pF. It was measured while changing to. On the other hand, for each of Examples 3 to 6, the measurement was performed while maintaining the winding capacity Cw at the value shown in Table 1 and changing the pattern capacity Cp in various ways.
図12から図17までに、実施例1~6についての測定結果を夫々示す。図12から図17までから理解されるように、10MHzのノイズの減衰量が最大となるように合成容量Cp+Cwを調整することで、広い周波数帯域のノイズを40dB以上減衰できることが分かった。 12 to 17 show the measurement results for Examples 1 to 6, respectively. As can be understood from FIGS. 12 to 17, it was found that the noise in a wide frequency band can be attenuated by 40 dB or more by adjusting the combined capacitance Cp + Cw so that the amount of attenuation of the noise of 10 MHz is maximized.
図12から図17までに示される測定結果に基づき、実施例1~6の夫々について、合成容量Cp+Cwに対する10MHzのノイズの減衰量のグラフを作成した。図18に、作成したグラフを示す。 Based on the measurement results shown in FIGS. 12 to 17, a graph of the amount of noise attenuation at 10 MHz with respect to the combined capacitance Cp + Cw was created for each of Examples 1 to 6. FIG. 18 shows the created graph.
表2に、実施例1~6の夫々について、上述した周波数特性の測定における合成容量Cp+Cwの変更範囲(測定範囲)を、測定結果と共に示す。測定結果として、合成容量Cp+Cwの好適値、第1所定範囲(第1下限値以上かつ第1上限値以下の範囲)及び第2所定範囲(第2下限値以上かつ第2上限値以下の範囲)を減衰量と共に示す。合成容量Cp+Cwの好適値は、10MHzのノイズを最も大きく減衰できたときの値である。合成容量Cp+Cwの第1所定範囲は、10MHzのノイズを35dB以上減衰できたときの下限値(第1下限値)以上かつ上限値(第1上限値)以下の範囲である。合成容量Cp+Cwの第2所定範囲は、10MHzのノイズを40dB以上減衰できたときの下限値(第2下限値)以上かつ上限値(第2上限値)以下の範囲である。 Table 2 shows the change range (measurement range) of the combined capacitance Cp + Cw in the above-mentioned measurement of the frequency characteristics for each of Examples 1 to 6 together with the measurement results. As a measurement result, a suitable value of the combined capacitance Cp + Cw, a first predetermined range (a range of the first lower limit value or more and a first upper limit value or less) and a second predetermined range (a range of the second lower limit value or more and a second upper limit value or less). Is shown together with the amount of attenuation. The preferable value of the combined capacitance Cp + Cw is the value when the noise of 10 MHz can be attenuated to the maximum. The first predetermined range of the combined capacitance Cp + Cw is a range of not more than the lower limit value (first lower limit value) and not more than the upper limit value (first upper limit value) when the noise of 10 MHz can be attenuated by 35 dB or more. The second predetermined range of the combined capacitance Cp + Cw is a range of not more than the lower limit value (second lower limit value) and not more than the upper limit value (second upper limit value) when the noise of 10 MHz can be attenuated by 40 dB or more.
図19に、表2の測定結果をプロットして示す。表2の好適値を、図19の二重白丸にプロットしており、表2の第2上限値及び第2下限値を、図19の黒丸にプロットしており、表2の第1上限値及び第1下限値を、図19の白丸にプロットしている。表2及び図19を参照すると、合成容量Cp+Cwの好適値を基準として、+1.6~-1.6pFの範囲において、10MHzのノイズに対して40dB以上の減衰量が得られている。また、合成容量Cp+Cwの好適値を基準として、+2.8~-2.9pFの範囲において、10MHzのノイズに対して35dB以上の減衰量が得られている。 FIG. 19 plots and shows the measurement results of Table 2. The preferred values in Table 2 are plotted in the double white circles in FIG. 19, the second upper limit value and the second lower limit value in Table 2 are plotted in the black circles in FIG. 19, and the first upper limit value in Table 2 is plotted. And the first lower limit are plotted in the white circles in FIG. With reference to Table 2 and FIG. 19, an attenuation of 40 dB or more is obtained for 10 MHz noise in the range of +1.6 to −1.6 pF with reference to the preferable value of the combined capacitance Cp + Cw. Further, based on the preferable value of the combined capacitance Cp + Cw, an attenuation amount of 35 dB or more is obtained for a noise of 10 MHz in the range of +2.8 to -2.9 pF.
接地容量Cgに対する合成容量Cp+Cwの好適値の値の関係を最小二乗法によって一次式に近似し、合成容量Cp+Cw=0.2904Cg-0.4519との式(暫定好適式)を得た。暫定好適式の有効桁数を2桁として、合成容量Cp+Cw=0.29Cg-0.45との式(好適式)を得た。また、合成容量Cp+Cwの第1上限値、第1下限値、第2上限値及び第2下限値の夫々について、接地容量Cgに対する関係を、合成容量Cp+Cw=0.29Cg+xとの一次式によって近似した。この結果、合成容量Cp+Cwの第1上限値、第1下限値、第2上限値及び第2下限値の夫々について、合成容量Cp+Cw=0.29Cg+2.15との第1上限式、合成容量Cp+Cw=0.29Cg-3.06との第1下限式、合成容量Cp+Cw=0.29Cg+0.95との第2上限式、合成容量Cp+Cw=0.29Cg-1.86との第2下限式が得られた。 The relationship between the value of the suitable value of the combined capacity Cp + Cw with respect to the grounding capacity Cg was approximated to a linear formula by the least squares method, and the formula (provisional suitable formula) of the combined capacity Cp + Cw = 0.2904Cg −0.4519 was obtained. With the number of significant digits of the provisional suitable formula being 2 digits, a formula (suitable formula) with a combined capacity of Cp + Cw = 0.29 Cg-0.45 was obtained. Further, for each of the first upper limit value, the first lower limit value, the second upper limit value, and the second lower limit value of the combined capacity Cp + Cw, the relationship with respect to the grounding capacity Cg was approximated by a linear equation with the combined capacity Cp + Cw = 0.29 Cg + x. .. As a result, for each of the first upper limit value, the first lower limit value, the second upper limit value, and the second lower limit value of the combined capacity Cp + Cw, the first upper limit formula with the combined capacity Cp + Cw = 0.29 Cg + 2.15, the combined capacity Cp + Cw = The first lower limit formula with 0.29 Cg-3.06, the second upper limit formula with synthetic capacity Cp + Cw = 0.29 Cg + 0.95, and the second lower limit formula with synthetic capacity Cp + Cw = 0.29 Cg-1.86 are obtained. rice field.
上述したように、様々な実施例の測定結果及び考察から、合成容量Cp+Cw≧0.29×Cg-1.86、且つ、合成容量Cp+Cw≦0.29×Cg+0.95との第2所定範囲が得られた。また、合成容量Cp+Cw≧0.29×Cg-3.06、且つ、合成容量Cp+Cw≦0.29×Cg+2.15との第1所定範囲が得られた。以上の測定及び考察によれば、合成容量Cp+Cwが接地容量Cgとの関係で、第1所定範囲に含まれるとき、広い周波数帯域のノイズを40dB以上減衰できる。また、合成容量Cp+Cwが接地容量Cgとの関係で、第2所定範囲に含まれるとき、更に広い周波数帯域のノイズを40dB以上減衰できる。 As described above, from the measurement results and considerations of various examples, the second predetermined range of the synthetic capacity Cp + Cw ≧ 0.29 × Cg-1.86 and the synthetic capacity Cp + Cw ≦ 0.29 × Cg + 0.95 is set. Obtained. Further, the first predetermined range of the synthetic capacity Cp + Cw ≧ 0.29 × Cg-3.06 and the synthetic capacity Cp + Cw ≦ 0.29 × Cg + 2.15 was obtained. According to the above measurements and considerations, when the combined capacitance Cp + Cw is included in the first predetermined range in relation to the grounding capacitance Cg, noise in a wide frequency band can be attenuated by 40 dB or more. Further, when the combined capacitance Cp + Cw is included in the second predetermined range in relation to the grounding capacitance Cg, noise in a wider frequency band can be attenuated by 40 dB or more.
10 装置
20 ノイズフィルター
30 ケース
32 基部
322 通過孔
34 本体部
36 外周部(誘電部材)
38 突出部
40 磁気コア
42 中心孔
50 接地導体
52 導体主部
58 接地端子
60 コイル
62 コイル部
66 第1端子(端子)
68 第2端子(端子)
80 回路基板
82 第1電極(電極)
84 第2電極(電極)
88 接地電極
ST 端子短絡点
ST1 第1端子短絡点
ST2 第2端子短絡点
SE1 第1電極短絡点
SE2 第2電極短絡点
10
38
68 Second terminal (terminal)
80
84 Second electrode (electrode)
88 Ground electrode ST terminal short circuit point ST1 1st terminal short circuit point ST2 2nd terminal short circuit point SE1 1st electrode short circuit point SE2 2nd electrode short circuit point
Claims (10)
前記ノイズフィルターは、磁気コアと、接地導体と、2つのコイルとを備えており、
前記コイルの夫々は、前記磁気コアに巻回されたコイル部と、前記コイル部から引き出された2つの端子とを有しており、
前記接地導体は、前記コイル部から離間配置された導体主部と、前記導体主部から引き出された接地端子とを有しており、
前記回路基板には、前記コイルの前記端子に夫々接続される4つの電極と、前記接地導体の前記接地端子に接続される接地電極とが設けられており、
前記製造方法は、調整工程を含んでおり、
前記調整工程において、前記回路基板の前記電極の間のパターン容量Cpと前記コイルの巻線容量Cwとの合成容量であるCp+Cwが、前記接地導体と前記コイルとの間の接地容量Cgとの関係で、0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下の第1所定範囲にない場合、前記合成容量Cp+Cwが前記第1所定範囲に含まれるように、Cp、Cw及びCgのうちの少なくとも1つを調整する
製造方法。 It is a manufacturing method of a noise filter attached to a circuit board.
The noise filter includes a magnetic core, a ground conductor, and two coils.
Each of the coils has a coil portion wound around the magnetic core and two terminals drawn out from the coil portion.
The ground conductor has a conductor main portion disposed apart from the coil portion and a ground terminal drawn out from the conductor main portion.
The circuit board is provided with four electrodes each connected to the terminal of the coil and a ground electrode connected to the ground terminal of the ground conductor.
The manufacturing method includes an adjustment step and includes an adjustment step.
In the adjustment step, Cp + Cw, which is the combined capacitance of the pattern capacitance Cp between the electrodes of the circuit board and the winding capacitance Cw of the coil, is the relationship between the grounding capacitance Cg between the grounding conductor and the coil. When it is not in the first predetermined range of 0.29 × Cg −3.06 or more and 0.29 × Cg + 2.15 or less, Cp, so that the synthetic capacity Cp + Cw is included in the first predetermined range. A manufacturing method for adjusting at least one of Cw and Cg.
前記製造方法は、測定工程を含んでおり、
前記測定工程において、前記回路基板の前記パターン容量Cpを測定し、
前記調整工程において、前記合成容量Cp+Cwが、前記第1所定範囲にない場合、前記合成容量Cp+Cwが前記第1所定範囲に含まれるように、Cw及びCgのうちの少なくとも一方を調整する
製造方法。 The manufacturing method according to claim 1.
The manufacturing method includes a measurement step and includes a measurement step.
In the measurement step, the pattern capacitance Cp of the circuit board is measured, and the pattern capacitance Cp is measured.
A manufacturing method in which at least one of Cw and Cg is adjusted so that when the synthetic capacity Cp + Cw is not within the first predetermined range in the adjustment step, the synthetic capacity Cp + Cw is included in the first predetermined range.
前記調整工程において、前記合成容量Cp+Cwが、0.29×Cg-1.86以上、且つ、0.29×Cg+0.95以下の第2所定範囲にない場合、前記合成容量Cp+Cwが前記第2所定範囲に含まれるように、Cp、Cw及びCgのうちの少なくとも1つを調整する
製造方法。 The manufacturing method according to claim 1.
In the adjustment step, when the synthetic capacity Cp + Cw is not in the second predetermined range of 0.29 × Cg-1.86 or more and 0.29 × Cg + 0.95 or less, the synthetic capacity Cp + Cw is the second predetermined. A manufacturing method that adjusts at least one of Cp, Cw, and Cg so as to be included in the range.
前記製造方法は、測定工程を含んでおり、
前記測定工程において、前記回路基板の前記パターン容量Cpを測定し、
前記調整工程において、前記合成容量Cp+Cwが、前記第2所定範囲にない場合、前記合成容量Cp+Cwが前記第2所定範囲に含まれるように、Cw及びCgのうちの少なくとも一方を調整する
製造方法。 The manufacturing method according to claim 3.
The manufacturing method includes a measurement step and includes a measurement step.
In the measurement step, the pattern capacitance Cp of the circuit board is measured, and the pattern capacitance Cp is measured.
A manufacturing method in which at least one of Cw and Cg is adjusted so that when the synthetic capacity Cp + Cw is not in the second predetermined range in the adjustment step, the synthetic capacity Cp + Cw is included in the second predetermined range.
前記コイルの夫々における前記2つの端子は、第1端子と第2端子とからなり、
前記回路基板の前記4つの電極は、前記2つのコイルの前記第1端子に夫々対応する2つの第1電極と、前記2つのコイルの前記第2端子に夫々対応する2つの第2電極とからなり、
前記接地容量Cgは、前記2つの第1端子及び前記2つの第2端子を短絡させた端子短絡点と、前記接地端子との間の静電容量であり、
前記パターン容量Cpは、前記ノイズフィルターを前記回路基板に取り付けていない状態における、前記2つの第1電極を短絡させた第1電極短絡点と、前記2つの第2電極を短絡させた第2電極短絡点との間の静電容量であり、
前記合成容量Cp+Cwは、前記ノイズフィルターを前記回路基板に取り付けた状態における、前記2つの第1端子を短絡させた第1端子短絡点と、前記2つの第2端子を短絡させた第2端子短絡点との間の静電容量である
製造方法。 The manufacturing method according to any one of claims 1 to 4.
The two terminals in each of the coils are composed of a first terminal and a second terminal.
The four electrodes of the circuit board consist of two first electrodes corresponding to the first terminals of the two coils and two second electrodes corresponding to the second terminals of the two coils. Become,
The grounding capacitance Cg is a capacitance between the terminal short-circuit point in which the two first terminals and the two second terminals are short-circuited and the grounding terminal.
The pattern capacitance Cp includes a first electrode short-circuit point in which the two first electrodes are short-circuited and a second electrode in which the two second electrodes are short-circuited in a state where the noise filter is not attached to the circuit board. The capacitance between the short circuit point and
The combined capacitance Cp + Cw has a first terminal short-circuit point in which the two first terminals are short-circuited and a second terminal short-circuit in which the two second terminals are short-circuited in a state where the noise filter is attached to the circuit board. A manufacturing method that is the capacitance between points.
前記ノイズフィルターは、磁気コアと、接地導体と、2つのコイルとを備えており、
前記コイルの夫々は、前記磁気コアに巻回されたコイル部と、前記コイル部から引き出された2つの端子とを有しており、
前記接地導体は、前記コイル部から離間配置された導体主部と、前記導体主部から引き出された接地端子とを有しており、
前記回路基板には、前記コイルの前記端子に夫々接続される4つの電極と、前記接地導体の前記接地端子に接続される接地電極とが設けられており、
前記回路基板の前記電極の間のパターン容量Cpと前記コイルの巻線容量Cwとの合成容量であるCp+Cwは、前記接地導体と前記コイルとの間の接地容量Cgとの関係で、0.29×Cg-3.06以上、且つ、0.29×Cg+2.15以下である
ノイズフィルター。 A noise filter that can be attached to a circuit board.
The noise filter includes a magnetic core, a ground conductor, and two coils.
Each of the coils has a coil portion wound around the magnetic core and two terminals drawn out from the coil portion.
The ground conductor has a conductor main portion disposed apart from the coil portion and a ground terminal drawn out from the conductor main portion.
The circuit board is provided with four electrodes each connected to the terminal of the coil and a ground electrode connected to the ground terminal of the ground conductor.
Cp + Cw, which is the combined capacitance of the pattern capacitance Cp between the electrodes of the circuit board and the winding capacitance Cw of the coil, is 0.29 in relation to the grounding capacitance Cg between the grounding conductor and the coil. A noise filter having × Cg −3.06 or more and 0.29 × Cg +2.15 or less.
前記合成容量Cp+Cwは、0.29×Cg-1.86以上、且つ、0.29×Cg+0.95以下である
ノイズフィルター。 The noise filter according to claim 6.
The combined capacity Cp + Cw is 0.29 × Cg-1.86 or more and 0.29 × Cg + 0.95 or less.
前記ノイズフィルターは、誘電部材を備えており、
前記誘電部材は、少なくとも部分的に前記導体主部と前記コイル部との間に位置している
ノイズフィルター。 The noise filter according to claim 6 or 7.
The noise filter includes a dielectric member and has a dielectric member.
The dielectric member is a noise filter that is at least partially located between the conductor main portion and the coil portion.
前記コイルの夫々における前記2つの端子は、第1端子と第2端子とからなり、
前記回路基板の前記4つの電極は、前記2つのコイルの前記第1端子に夫々対応する2つの第1電極と、前記2つのコイルの前記第2端子に夫々対応する2つの第2電極とからなり、
前記接地容量Cgは、前記2つの第1端子及び前記2つの第2端子を短絡させた端子短絡点と、前記接地端子との間の静電容量であり、
前記パターン容量Cpは、前記ノイズフィルターを前記回路基板に取り付けていない状態における、前記2つの第1電極を短絡させた第1電極短絡点と、前記2つの第2電極を短絡させた第2電極短絡点との間の静電容量であり、
前記合成容量Cp+Cwは、前記ノイズフィルターを前記回路基板に取り付けた状態における、前記2つの第1端子を短絡させた第1端子短絡点と、前記2つの第2端子を短絡させた第2端子短絡点との間の静電容量である
ノイズフィルター。 The noise filter according to any one of claims 6 to 8.
The two terminals in each of the coils are composed of a first terminal and a second terminal.
The four electrodes of the circuit board consist of two first electrodes corresponding to the first terminals of the two coils and two second electrodes corresponding to the second terminals of the two coils. Become,
The grounding capacitance Cg is a capacitance between the terminal short-circuit point in which the two first terminals and the two second terminals are short-circuited and the grounding terminal.
The pattern capacitance Cp includes a first electrode short-circuit point in which the two first electrodes are short-circuited and a second electrode in which the two second electrodes are short-circuited in a state where the noise filter is not attached to the circuit board. The capacitance between the short circuit point and
The combined capacitance Cp + Cw has a first terminal short-circuit point in which the two first terminals are short-circuited and a second terminal short-circuit in which the two second terminals are short-circuited in a state where the noise filter is attached to the circuit board. A noise filter that is the capacitance between points.
前記回路基板には、前記コイルの前記端子に夫々接続された4つの電極と、前記接地導体の前記接地端子に接続された接地電極とが設けられている
装置。 A device including the noise filter and the circuit board according to any one of claims 6 to 9.
A device provided with four electrodes connected to the terminals of the coil and a ground electrode connected to the ground terminal of the ground conductor on the circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018129639A JP7049201B2 (en) | 2018-07-09 | 2018-07-09 | Noise filter and manufacturing method of noise filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018129639A JP7049201B2 (en) | 2018-07-09 | 2018-07-09 | Noise filter and manufacturing method of noise filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020009900A JP2020009900A (en) | 2020-01-16 |
JP7049201B2 true JP7049201B2 (en) | 2022-04-06 |
Family
ID=69152196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018129639A Active JP7049201B2 (en) | 2018-07-09 | 2018-07-09 | Noise filter and manufacturing method of noise filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7049201B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024034818A1 (en) * | 2022-08-12 | 2024-02-15 | 삼성전자 주식회사 | Electronic device comprising coil device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021199404A1 (en) * | 2020-04-02 | 2021-10-07 | 三菱電機株式会社 | Vehicle-mounted charger |
WO2021199405A1 (en) * | 2020-04-02 | 2021-10-07 | 三菱電機株式会社 | In-vehicle charger |
JP7005816B1 (en) * | 2020-07-15 | 2022-01-24 | 三菱電機株式会社 | A noise filter circuit equipped with a common mode choke coil and its common mode choke coil. |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003173918A (en) | 2001-12-06 | 2003-06-20 | Murata Mfg Co Ltd | Wire-wound coil |
JP2004235709A (en) | 2003-01-28 | 2004-08-19 | Hioki Ee Corp | Distributed constant filter element |
US20080084254A1 (en) | 2006-10-10 | 2008-04-10 | Nec Tokin Corporation | Inductance device, filter device comprising the same, and noise filter comprising the same |
JP2008098305A (en) | 2006-10-10 | 2008-04-24 | Nec Tokin Corp | Inductance element |
JP2009267596A (en) | 2008-04-23 | 2009-11-12 | Fuji Electric Holdings Co Ltd | Noise filter |
JP2010171245A (en) | 2009-01-23 | 2010-08-05 | Nec Tokin Corp | Inductance element |
JP2011003560A (en) | 2009-06-16 | 2011-01-06 | Nec Tokin Corp | Inductance element |
JP2011049622A (en) | 2009-08-25 | 2011-03-10 | Murata Mfg Co Ltd | Filter part |
WO2015056321A1 (en) | 2013-10-17 | 2015-04-23 | 三菱電機株式会社 | Noise filter |
JP2016181835A (en) | 2015-03-24 | 2016-10-13 | キヤノン株式会社 | Reproduction control device and reproduction control method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03113525U (en) * | 1990-03-05 | 1991-11-20 |
-
2018
- 2018-07-09 JP JP2018129639A patent/JP7049201B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003173918A (en) | 2001-12-06 | 2003-06-20 | Murata Mfg Co Ltd | Wire-wound coil |
JP2004235709A (en) | 2003-01-28 | 2004-08-19 | Hioki Ee Corp | Distributed constant filter element |
US20080084254A1 (en) | 2006-10-10 | 2008-04-10 | Nec Tokin Corporation | Inductance device, filter device comprising the same, and noise filter comprising the same |
JP2008098305A (en) | 2006-10-10 | 2008-04-24 | Nec Tokin Corp | Inductance element |
JP2008118101A (en) | 2006-10-10 | 2008-05-22 | Nec Tokin Corp | Inductance element, filter circuit and noise filter |
JP2009267596A (en) | 2008-04-23 | 2009-11-12 | Fuji Electric Holdings Co Ltd | Noise filter |
JP2010171245A (en) | 2009-01-23 | 2010-08-05 | Nec Tokin Corp | Inductance element |
JP2011003560A (en) | 2009-06-16 | 2011-01-06 | Nec Tokin Corp | Inductance element |
JP2011049622A (en) | 2009-08-25 | 2011-03-10 | Murata Mfg Co Ltd | Filter part |
WO2015056321A1 (en) | 2013-10-17 | 2015-04-23 | 三菱電機株式会社 | Noise filter |
JP2016181835A (en) | 2015-03-24 | 2016-10-13 | キヤノン株式会社 | Reproduction control device and reproduction control method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024034818A1 (en) * | 2022-08-12 | 2024-02-15 | 삼성전자 주식회사 | Electronic device comprising coil device |
Also Published As
Publication number | Publication date |
---|---|
JP2020009900A (en) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7049201B2 (en) | Noise filter and manufacturing method of noise filter | |
US6476689B1 (en) | LC filter with capacitor electrode plate not interfering with flux of two coils | |
US9685268B1 (en) | Wire wound-type inductor | |
CN106486269B (en) | Electronic unit | |
US20210241960A1 (en) | Inductor component | |
CN1914797B (en) | Noise filter and noise filter array | |
US9203372B2 (en) | Common mode filter | |
US6917273B2 (en) | Common mode choke coil with edgewise windings and line filter including same | |
JP6392865B2 (en) | Common mode filter | |
US7821359B2 (en) | Band-stop filters | |
US11615910B2 (en) | Transformer structure | |
US8519815B1 (en) | Multi-layered circuit structure | |
JP2001160728A (en) | Lc filter | |
JP5088898B2 (en) | Inductance element | |
US20140306790A1 (en) | Choke coil and electronic device | |
JPH10308315A (en) | Inductance element part | |
JP2005150198A (en) | Transformer for communication | |
JP2006100465A (en) | Coil and filter circuit using it | |
JP4451604B2 (en) | Distributed constant filter element | |
WO2016170708A1 (en) | Circuit board and filter circuit using same | |
US3295055A (en) | Combined unit of impedance | |
JP5007499B2 (en) | Noise filter array | |
JP2020161617A (en) | Inductor component | |
JP6736890B2 (en) | Inductor | |
US8421575B1 (en) | Multi-layered circuit structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7049201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |