JP7007993B2 - Dicing tip inspection device - Google Patents
Dicing tip inspection device Download PDFInfo
- Publication number
- JP7007993B2 JP7007993B2 JP2018128666A JP2018128666A JP7007993B2 JP 7007993 B2 JP7007993 B2 JP 7007993B2 JP 2018128666 A JP2018128666 A JP 2018128666A JP 2018128666 A JP2018128666 A JP 2018128666A JP 7007993 B2 JP7007993 B2 JP 7007993B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- imaging
- wafer
- unit
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Dicing (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、スクライブラインが形成またはダイシングされたウエーハに配置されているデバイスチップのデバイス領域および周辺領域を検査するダイシングチップ検査装置に関する。 The present invention relates to a dicing chip inspection device that inspects a device region and a peripheral region of a device chip that is placed on a wafer on which a scribe line is formed or diced.
半導体装置や電子部品が形成されたウエーハ等のワークに対して切断や溝入れ(スクライブ)加工を施す装置としてダイシング装置が知られている(例えば、特許文献1,2)。
A dicing device is known as a device for cutting or scribing a work such as a wafer on which a semiconductor device or an electronic component is formed (for example,
また、ダイシング加工中にワークを撮像することで加工サイズや加工状態等の異常を検知し、異常の状態に応じた対処を行う技術が提案されている(例えば、特許文献2)。 Further, a technique has been proposed in which an abnormality such as a processing size or a processing state is detected by imaging a work during dicing processing, and a countermeasure is taken according to the abnormality state (for example, Patent Document 2).
また、スクライブラインが形成またはダイシングされたウエーハに配置されているデバイスチップを1つずつ撮像し、当該デバイスチップの有効領域(つまり、デバイス領域)およびエッジ(つまり、周辺領域)を検査する技術(つまり、検査装置による検査)が提案されている(例えば、特許文献3)。 In addition, a technique for inspecting the effective region (that is, the device region) and the edge (that is, the peripheral region) of the device chip by imaging the device chips arranged on the wafer on which the scribe line is formed or diced one by one (that is, the peripheral region). That is, inspection by an inspection device) has been proposed (for example, Patent Document 3).
特許文献2に開示されている様な技術では、微細なクラック(ひび)等を検出しようとすると、撮像倍率を高倍率にしつつ、検査品質に影響しない程度にウエーハの移動速度(つまり、切断速度)を抑える必要があった。 In the technique disclosed in Patent Document 2, when trying to detect fine cracks and the like, the moving speed of the wafer (that is, the cutting speed) is increased to the extent that the inspection quality is not affected while increasing the imaging magnification. ) Was needed to be suppressed.
一方、単位時間当たりのウエーハ処理枚数(いわゆる、WPH)をできる限り上げたいというニーズがあり、ダイシング中の検査は、加工溝(カーフ)の位置やカーフ幅、大きなチッピング(欠け)の有無等を計測するに留まり、微細なクラック等検出は、専用機(つまり、検査装置)に委ねられていた。 On the other hand, there is a need to increase the number of wafers processed per unit time (so-called WPH) as much as possible, and inspection during dicing checks the position of the machined groove (calf), calf width, presence of large chipping (chips), etc. Only the measurement was performed, and the detection of minute cracks was left to a dedicated machine (that is, an inspection device).
しかし、検査装置における検査においては、デバイスチップのデバイス領域と、ダイシングライン(スクライブラインを含む。以下同じ)が形成されたチップ端部(つまり、周辺領域)の双方を所定時間内に所定精度で検査したいというニーズがあるが、全ての分割領域を同一の高倍率で検査していたのでは、ウエーハ1枚にかかる検査時間が長くなってしまう。一方、検査時間の短縮を企図して全ての分割領域を同一の低倍率で検査しては、ダイシングラインに潜む微細なクラック等の欠陥を確実に検出できないという律則があった。そのため、デバイス領域と周辺領域の双方を所定時間内に所定精度で検査できる検査装置が求められていた。 However, in the inspection by the inspection device, both the device area of the device chip and the chip end portion (that is, the peripheral area) in which the dicing line (including the scribe line; the same applies hereinafter) are formed are provided with a predetermined accuracy within a predetermined time. There is a need to inspect, but if all the divided areas were inspected at the same high magnification, the inspection time required for one wafer would be long. On the other hand, there is a rule that if all the divided regions are inspected at the same low magnification with the intention of shortening the inspection time, defects such as fine cracks lurking in the dicing line cannot be reliably detected. Therefore, there has been a demand for an inspection device capable of inspecting both the device area and the peripheral area with a predetermined accuracy within a predetermined time.
そこで本発明は、上記問題点に鑑みてなされたものであり、スクライブラインが形成またはダイシングされたウエーハのダイシングラインに潜むクラックやチッピング、膜剥がれなどの欠陥を確実に検出しつつ、デバイスチップのデバイス領域を検査する時間を短縮することができる、ダイシングチップ検査装置を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and the device chip can be used while reliably detecting defects such as cracks, chipping, and film peeling lurking in the dicing line of the wafer on which the scribe line is formed or diced. It is an object of the present invention to provide a dicing chip inspection apparatus capable of shortening the time for inspecting a device area.
以上の課題を解決するために、本発明に係る一態様は、
ダイシングされたウエーハに配置されているデバイスチップのデバイス領域および周辺領域を検査するダイシングチップ検査装置において、
ウエーハを保持するウエーハ保持部と、
ウエーハに設定された所定領域を所定の撮像倍率で撮像する撮像部と、
ウエーハと撮像部とを相対移動させる相対移動部と、
相対移動部における相対移動の方向および速度、ならびに、撮像部における撮像倍率および撮像位置を検査レシピとして登録する検査レシピ登録部と、
検査レシピに基づいて撮像部および相対移動部を制御する制御部を備え、
制御部は、
所定の撮像倍率でダイシングされたウエーハのダイシングラインが含まれるように当該ダイシングラインに沿いながら撮像を行い、デバイスチップの周辺領域を検査する周辺領域検査モードと、
周辺領域検査モードにおける撮像倍率よりも低い撮像倍率で、ダイシングラインをスキップするように撮像を行い、デバイス領域を検査するデバイス領域検査モードとを備え、
検査レシピ登録部には、デバイス領域検査モードおよび周辺領域検査モードの少なくとも一方を実行するための検査レシピが登録されていることを特徴としている。
In order to solve the above problems, one aspect of the present invention is
In a dicing chip inspection device that inspects the device area and the peripheral area of the device chip placed on the diced wafer.
The wafer holding part that holds the wafer and the wafer holding part,
An imaging unit that captures a predetermined area set on the wafer at a predetermined imaging magnification, and an imaging unit.
A relative moving part that moves the wafer and the image pickup part relative to each other,
An inspection recipe registration unit that registers the direction and speed of relative movement in the relative movement unit, as well as the imaging magnification and imaging position in the imaging unit as inspection recipes.
It is equipped with a control unit that controls the imaging unit and the relative movement unit based on the inspection recipe.
The control unit
A peripheral area inspection mode in which an image is taken along the dicing line so that the dicing line of the wafer diced at a predetermined image magnification is included, and the peripheral area of the device chip is inspected.
It is equipped with a device area inspection mode that inspects the device area by performing imaging so as to skip the dicing line at an imaging magnification lower than the imaging magnification in the peripheral area inspection mode.
The inspection recipe registration unit is characterized in that an inspection recipe for executing at least one of the device area inspection mode and the peripheral area inspection mode is registered.
上記のダイシングチップ検査装置によれば、周辺領域検査モードにてダイシングラインに沿った領域(周辺領域)を高倍率の視野サイズで撮像し、クラックやチッピングなどの欠陥を確実に検出することができる。一方、デバイス領域検査モードでは比較的低い倍率の視野サイズでデバイスチップのデバイス領域を撮像して検査時間を短縮することができる。 According to the above-mentioned dicing chip inspection device, the region along the dicing line (peripheral region) can be imaged with a high-magnification field size in the peripheral region inspection mode, and defects such as cracks and chipping can be reliably detected. .. On the other hand, in the device area inspection mode, the device area of the device chip can be imaged with a relatively low magnification field size to shorten the inspection time.
以下に、本発明を実施するための形態について、図を用いながら説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
なお、以下の説明では、直交座標系の3軸をX、Y、Zとし、水平方向をX方向、Y方向と表現し、XY平面に垂直な方向(つまり、重力方向)をZ方向と表現する。また、Z方向は、重力に逆らう方向を上、重力がはたらく方向を下と表現する。また、Z方向を中心軸として回転する方向をθ方向とする。 In the following description, the three axes of the Cartesian coordinate system are expressed as X, Y, and Z, the horizontal direction is expressed as the X direction and the Y direction, and the direction perpendicular to the XY plane (that is, the gravity direction) is expressed as the Z direction. do. Further, in the Z direction, the direction against gravity is expressed as the upper direction, and the direction in which gravity acts is expressed as the lower direction. Further, the direction of rotation with the Z direction as the central axis is defined as the θ direction.
図1は、本発明を具現化する形態の一例の全体構成を示す概略図である。図1には、本発明に係るダイシングチップ検査装置1の概略図が示されている。
FIG. 1 is a schematic view showing an overall configuration of an example of a form embodying the present invention. FIG. 1 shows a schematic view of the dicing
ダイシングチップ検査装置1は、ダイシングされたウエーハWに配置されているデバイスチップCのデバイス領域Rcおよび周辺領域Reを検査するものである。なお、デバイス領域Rcとは、デバイスチップCの主要回路がパターニングされた領域である。一方、周辺領域Reとは、デバイスチップCのデバイス領域Rcの周辺(外側とも言う)に配置された領域であり、ダイシングラインDLの位置ずれを許容するために設定された領域である(余白領域、切りしろとも言う)。
The dicing
そして、デバイスチップCの周辺領域Reは、ダイシングラインDLと隣接している。なお、ダイシングラインDLは、ウエーハWをスクライブまたは切断した際に生じた加工溝であり、実態としては加工されたウエーハWの稜線と稜線の間の空間である。本願では、説明の便宜上、加工されたウエーハWの稜線を含めてダイシングラインDLと呼ぶ。 The peripheral region Re of the device chip C is adjacent to the dicing line DL. The dicing line DL is a machined groove generated when the wafer W is scribed or cut, and is actually a space between the ridges of the processed wafer W. In the present application, for convenience of explanation, the ridgeline of the processed wafer W is referred to as a dicing line DL.
具体的には、ダイシングチップ検査装置1は、ウエーハ保持部2、撮像部3、相対移動部4、検査レシピ登録部5、制御部9、コンピュータCN等を備えている。
Specifically, the dicing
ウエーハ保持部2は、ウエーハWを保持するものである。例えば、ダイシングされたウエーハWは、ウエーハリングR(フラットリング、ダイシングリングとも呼ばれる)およびエキスパンドシート(不図示)を用いて下面側が保持されいる。具体的には、ウエーハ保持部2は、ウエーハリングR等を介してウエーハWを下面側から支えつつ水平状態を保つものである。より具体的には、ウエーハ保持部2は、上面が水平なウエーハ載置台20を備えている。 The wafer holding unit 2 holds the wafer W. For example, the diced wafer W is held on the lower surface side by using a wafer ring R (also referred to as a flat ring or a dicing ring) and an expand sheet (not shown). Specifically, the wafer holding portion 2 maintains a horizontal state while supporting the wafer W from the lower surface side via a wafer ring R or the like. More specifically, the wafer holding portion 2 includes a wafer mounting table 20 having a horizontal upper surface.
ウエーハ載置台20は、ウエーハWを保持しているウエーハリング等と接触する部分に溝部や孔部が設けられており、これら溝部や孔部は、切替バルブなどを介して真空ポンプなどの負圧発生手段と接続されている。そして、ウエーハ保持部2は、これら溝部や孔部を負圧状態若しくは大気解放状態に切り替えることで、ウエーハリング等を保持したり保持解除したりすることができる。 The wafer mounting table 20 is provided with a groove or a hole in a portion in contact with the wafer ring or the like holding the wafer W, and the groove or the hole has a negative pressure of a vacuum pump or the like via a switching valve or the like. It is connected to the generating means. Then, the wafer holding portion 2 can hold and release the wafer ring and the like by switching these grooves and holes to a negative pressure state or an atmospheric release state.
撮像部3は、ウエーハWに設定された所定領域を所定の撮像倍率で撮像するものである。具体的には、撮像部3は、検査対象となるデバイス領域Rcと周辺領域Reを撮像するもので、これら領域に対して適した撮像倍率で撮像できるよう、撮像倍率を切り替えて撮像する構成をしている。より具体的には、撮像部3は、鏡筒30、照明部31、ハーフミラー32、複数の対物レンズ33a,33b、レボルバー機構34、撮像カメラ35等を備えている。
The image pickup unit 3 captures a predetermined area set in the wafer W at a predetermined imaging magnification. Specifically, the imaging unit 3 captures the device region Rc to be inspected and the peripheral region Re, and has a configuration in which the imaging magnification is switched so that the imaging can be performed at an imaging magnification suitable for these regions. is doing. More specifically, the image pickup unit 3 includes a
鏡筒30は、照明部31、ハーフミラー32、対物レンズ33a,33b、レボルバー機構34、撮像カメラ35等を所定の姿勢で固定し、照明光や観察光を導光するものである。鏡筒30は、連結金具など(不図示)を介して装置フレーム1fに取り付けられている。
The
照明部31は、撮像に必要な照明光L1を放出するものである。具体的には、照明部31は、レーザダイオードやメタルハライドランプ、キセノンランプ、LED照明などが例示できる。
The
ハーフミラー32は、照明部31から放出された照明光L1を反射させてウエーハW側に照射し、ウエーハW側から入射した光(反射光、散乱光)L2を撮像カメラ35側に通過させるものである。
The
対物レンズ33a,33bは、ワークW上の撮像エリアの像を、それぞれ異なる所定の観察倍率で撮像カメラ35に結像させるものである。
レボルバー機構34は、対物レンズ33a,33bのいずれを使用するか切り替えるものである。具体的には、レボルバー機構34は、手動または外部からの信号制御に基づいて、所定の角度ずつ回転および静止するものである。
The
The
撮像カメラ35は、ワークW上の撮像エリアFを撮像し、画像を取得するものである。取得した画像は、映像信号や映像データとして外部(本発明では、詳細を後述するチップ位置算出部)に出力される。
The
相対移動部4は、ウエーハ保持部2と撮像部3とを相対移動させるものである。
具体的には、相対移動部4は、X軸スライダー41と、Y軸スライダー42と、回転機構43とを備えて構成されている。
The relative moving unit 4 relatively moves the wafer holding unit 2 and the imaging unit 3.
Specifically, the relative moving portion 4 includes an
X軸スライダー41は、装置フレーム1f上に取り付けられており、Y軸スライダー42をX方向に任意の速度で移動させ、任意の位置で静止させるものである。具体的には、X軸スライダーは、X方向に延びる1対のレールと、そのレール上を移動するスライダー部と、スライダー部を移動および静止させるスライダー駆動部とで構成されている。スライダー駆動部は、制御部CNからの信号制御により回転し静止するサーボモータやパルスモータとボールネジ機構を組み合わせたものや、リニアモータ機構などで構成することができる。また、X軸スライダー41には、スライダー部の現在位置や移動量を検出するためのエンコーダが備えられている。なお、このエンコーダは、リニアスケールと呼ばれる直線状の部材に細かな凹凸が所定ピッチで刻まれたものや、ボールネジを回転させるモータの回転角度を検出するロータリエンコーダ等が例示できる。
The
Y軸スライダー42は、制御部CNから出力される制御信号に基づいて、回転機構43をY方向に任意の速度で移動させ、任意の位置で静止させるものである。具体的には、Y軸スライダーは、Y方向に延びる1対のレールと、そのレール上を移動するスライダー部と、スライダー部を移動および静止させるスライダー駆動部とで構成されている。スライダー駆動部は、制御部CNからの信号制御により回転し静止するサーボモータやパルスモータとボールネジ機構を組み合わせたものや、リニアモータ機構などで構成することができる。また、Y軸スライダー42には、スライダー部の現在位置や移動量を検出するためのエンコーダが備えられている。なお、このエンコーダは、リニアスケールと呼ばれる直線状の部材に細かな凹凸が所定ピッチで刻まれたものや、ボールネジを回転させるモータの回転角度を検出するロータリエンコーダ等が例示できる。
The Y-
回転機構43は、ウエーハ載置台20をθ方向に任意の速度で回転させ、任意の角度で静止させるものである。具体的には、回転機構43は、ダイレクトドライブモータなどの、外部機器からの信号制御により任意の角度に回転/静止させるものが例示できる。回転機構43の回転する側の部材の上には、ウエーハ保持部2のウエーハ載置台20が取り付けられている。
The
相対移動部4は、この様な構成をしているため、検査対象となるウエーハWを保持したまま、ウエーハWを撮像部3に対してXYθ方向にそれぞれ独立させて又は複合的に、所定の速度や角度で相対移動させたり、任意の位置・角度で静止させたりすることができる。 Since the relative moving unit 4 has such a configuration, the wafer W is made independent of the imaging unit 3 in the XYθ direction while holding the wafer W to be inspected, or in combination with each other. It can be moved relative to each other at a speed or angle, or it can be stationary at any position or angle.
図2は、本発明を具現化する形態の一例の要部を示す斜視図である。図2には、ウエーハWと撮像部3をダイシングラインDLに沿って相対移動させ、撮像エリアFを矢印Vsで示す方向に移動させながらデバイスチップCの周辺領域Reを逐次撮像する様子が示されている。 FIG. 2 is a perspective view showing a main part of an example of a form embodying the present invention. FIG. 2 shows a state in which the wafer W and the imaging unit 3 are relatively moved along the dicing line DL, and the peripheral region Re of the device chip C is sequentially imaged while the imaging area F is moved in the direction indicated by the arrow Vs. ing.
検査レシピ登録部5は、相対移動部4における相対移動の方向および速度、ならびに、撮像部3における撮像倍率および撮像位置等を検査レシピとして登録するものである。そして、検査レシピ登録部5には、詳細を後述するデバイス領域検査モードおよび周辺領域検査モードに関する検査レシピを登録することができ、これらモードの双方または少なくとも一方を実行するための検査レシピが登録されている。具体的には、検査レシピ登録部5は、デバイス領域検査モードおよび周辺領域検査モードそれぞれにおいて、どのような撮像倍率でウエーハWのどの場所をどのような順序(つまり、撮像ルートT)で撮像するか、そのときの移動速度と撮像間隔や移動ピッチと送り速度をどうするかなどの情報(レシピ情報とも言う)を、検査品種毎の検査レシピとして登録することができる。
The inspection
制御部9は、例えば、以下の様な機能や役割を担っている。
・ウエーハ保持部2に対して、ウエーハWの保持/解除の信号を出力
・レボルバー機構34を制御して、使用する対物レンズ(撮像倍率)を切り替える
・撮像カメラ35に対して、撮像トリガを出力する
・相対移動部4の駆動制御:X軸スライダー41、Y軸スライダー42、回転機構43の現在位置をモニタリングしつつ、駆動用信号を出力する機能
・撮像位置や撮像ルートT、撮像間隔(ピッチ、インターバル)の登録
・検査レシピの登録、使用する検査レシピの切替
・撮像した画像に基づく検査
The
-Outputs a signal for holding / releasing the waha W to the waha holding unit 2.-Controls the
より具体的には、制御部9は、コンピュータCNやプログラマブルロジックコントローラ等(つまり、ハードウェア)と、その実行プログラム等(つまり、ソフトウェア)を備えている。また、検査レシピ登録部5は、コンピュータCNの記憶部(レジスタ、メモリー、HDD、SSDなど)の一部にて構成されている。
More specifically, the
さらに制御部9は、検査レシピに基づいて撮像部3および相対移動部4を制御するものであり、周辺領域検査モードと、デバイス領域検査モードと呼ばれる動作モードを設定する手段(例えば、設定画面など)と実行手段(コンピュータCNと制御機器など)を備えている。
Further, the
図3は、本発明を具現化する形態の一例における概念図である。図3には、周辺領域検査モードにおける撮像ルートTや撮像領域Fが例示されている。 FIG. 3 is a conceptual diagram in an example of a form embodying the present invention. FIG. 3 illustrates an imaging route T and an imaging region F in the peripheral region inspection mode.
周辺領域検査モードとは、所定の撮像倍率(比較的、高倍率)でダイシングされたウエーハWのダイシングラインDLが含まれるように当該ダイシングラインDLに沿いながら撮像を行い、デバイスチップCの周辺領域Reを検査する動作モードのことである。 In the peripheral area inspection mode, an image is taken along the dicing line DL so that the dicing line DL of the wafer W diced at a predetermined image magnification (relatively high magnification) is included, and the peripheral area of the device chip C is taken. This is the operation mode for inspecting Re.
具体的には、周辺領域検査モードでは、図3(a)に示す様に、X方向に延びるダイシングラインDLに沿うように撮像領域Fを相対移動させる撮像ルートTで撮像を行い、次に図3(b)に示す様に、Y方向に延びるダイシングラインDLに沿うように撮像領域Fを相対移動させる撮像ルートTで撮像を行いながら、ウエーハWの全面に亘ってダイシングラインDLに潜むクラックやチッピングなどの欠陥を確実に検出できる程度の所定の撮像倍率(比較的、高倍率)で周辺領域Reの検査が行われる。 Specifically, in the peripheral region inspection mode, as shown in FIG. 3A, imaging is performed by the imaging route T in which the imaging region F is relatively moved along the dicing line DL extending in the X direction, and then the image is taken. As shown in 3 (b), cracks lurking in the dicing line DL over the entire surface of the wafer W while performing imaging by the imaging route T in which the imaging region F is relatively moved along the dicing line DL extending in the Y direction. The peripheral region Re is inspected at a predetermined imaging magnification (relatively high magnification) such that defects such as chipping can be reliably detected.
より具体的には、周辺領域検査モードでは、エッジ抽出処理を行ってデバイスチップCのチップ端部(つまり、稜線)を検出し、当該稜線の一部が予め設定した侵入禁止エリアに入り込んでいないかどうか、当該稜線から延びたクラックやチッピングなどが侵入禁止エリアに入り込んでいないかどうか等が検査される。 More specifically, in the peripheral area inspection mode, edge extraction processing is performed to detect the chip end portion (that is, the ridge line) of the device chip C, and a part of the ridge line does not enter the preset intrusion prohibition area. It is inspected whether or not cracks or chipping extending from the ridgeline have entered the intrusion prohibited area.
なお、図3に示す実施例では、隣り合って配置された複数のデバイスチップの周辺領域Reが、ダイシングラインDLを跨ぐような位置関係で同時に撮像されるように、撮像倍率や撮像領域F、撮像ルートT等が検査レシピ登録部5に設定されている。
In the embodiment shown in FIG. 3, the imaging magnification and the imaging region F are set so that the peripheral regions Re of a plurality of device chips arranged adjacent to each other are simultaneously imaged in a positional relationship such as straddling the dicing line DL. The imaging route T or the like is set in the inspection
図4は、本発明を具現化する形態の一例における概念図である。図4には、デバイス領域検査モードにおける撮像ルートT、撮像領域Fが例示されている。 FIG. 4 is a conceptual diagram in an example of a form embodying the present invention. FIG. 4 illustrates an imaging route T and an imaging region F in the device region inspection mode.
デバイス領域検査モードとは、周辺領域検査モードにおける撮像倍率よりも低い撮像倍率で、ダイシングされたウエーハWのダイシングラインDLをスキップするように撮像領域Fを相対移動させる撮像ルートTで撮像を行い、ウエーハWの全面に亘ってデバイスチップCのデバイス領域Rcを検査する動作モードのことである。 The device area inspection mode is an imaging magnification lower than the imaging magnification in the peripheral region inspection mode, and imaging is performed by an imaging route T in which the imaging region F is relatively moved so as to skip the dicing line DL of the diced wafer W. This is an operation mode for inspecting the device region Rc of the device chip C over the entire surface of the wafer W.
具体的には、デバイス領域検査モードでは、デバイス領域Rc上に異物や傷などがついていないか、明らかなパターン崩れや成膜不良などが発生していないか等の判別ができる程度の所定倍率(比較的、低倍率)でデバイス領域Rcの撮像・検査が行われる。 Specifically, in the device area inspection mode, a predetermined magnification that can determine whether there is any foreign matter or scratches on the device area Rc, whether there is a clear pattern collapse or a film formation defect, etc. ( Imaging / inspection of the device region Rc is performed at a relatively low magnification).
より具体的には、デバイス領域検査モードは、デバイス領域Rcに異物や傷、パターン崩れや成膜不良などが発生していない状態の画像(いわゆる、教示画像)が予め登録されており、当該教示画像とこれから検査するために撮像したデバイス領域Rcの画像とを比較して、デバイス領域Rcに異物や傷、パターン崩れや成膜不良などが発生していないかどうか検査される。 More specifically, in the device area inspection mode, an image (so-called teaching image) in a state in which foreign matter, scratches, pattern collapse, film formation failure, etc. are not generated is registered in advance in the device area Rc, and the teaching is performed. The image is compared with the image of the device region Rc imaged for inspection from now on, and it is inspected whether the device region Rc is free from foreign matter, scratches, pattern collapse, film formation failure, and the like.
なお、図4に示す実施例では、デバイス領域検査モードで撮像される所定領域が、周辺領域検査モードで撮像された所定領域をスキップするように、撮像倍率や撮像領域F、撮像ルートT等が検査レシピ登録部5に設定されている。
In the embodiment shown in FIG. 4, the imaging magnification, the imaging region F, the imaging route T, and the like are set so that the predetermined region imaged in the device region inspection mode skips the predetermined region imaged in the peripheral region inspection mode. It is set in the inspection
図5は、本発明を具現化する形態の一例におけるフロー図である。図5には、ダイシングチップ検査装置1を用いてウエーハWに配置されているデバイスチップCのデバイス領域Rcおよび周辺領域Reを撮像・検査する構成が、一連のフローとしてステップ毎に示されている。
FIG. 5 is a flow chart in an example of a form embodying the present invention. FIG. 5 shows a configuration in which the device region Rc and the peripheral region Re of the device chip C arranged in the wafer W are imaged and inspected using the dicing
先ず、検査レシピを設定し(ステップs11)、ウエーハWの検査モードや順序を決定する。次に、ウエーハWをダイシングチップ検査装置1のウエーハ載置台20に載置し(ステップs12)、ウエーハW上に形成されている基準マーク(不図示)の読み取り位置へ移動し、アライメントを行う(ステップs13)。 First, the inspection recipe is set (step s11), and the inspection mode and order of the wafer W are determined. Next, the wafer W is placed on the wafer mounting table 20 of the dicing chip inspection device 1 (step s12), moved to a reading position of a reference mark (not shown) formed on the wafer W, and alignment is performed (step s12). Step s13).
続いて、検査レシピに基づいて、周辺領域検査モードに切り替え(ステップs21)、高倍率のレンズが選択されるようにレボルバー機構34を回転させる(ステップs22)。そして、撮像部3と相対移動部4を相対移動させながら撮像・検査を行う(ステップs23)。このモードでの撮像が全て終了したかどうかを判別し(ステップ24)、終了していなければ撮像・検査を続ける。撮像が終了していれば、他の検査モードを実行するか判別する(ステップs25)。
Subsequently, based on the inspection recipe, the mode is switched to the peripheral region inspection mode (step s21), and the
そして、他の検査モード(つまり、デバイス領域検査モード)を実行するのであれば、デバイス領域検査モードに切り替え(ステップs31)、低倍率のレンズが選択されるようにレボルバー機構34を回転させる(ステップs32)。そして、撮像部3と相対移動部4を相対移動させながら撮像・検査を行う(ステップs33)。このモードでの撮像が全て終了したかどうかを判別し(ステップ34)、終了していなければ撮像・検査を続ける。撮像が終了していれば、ウエーハWを装置外に払い出す(ステップs41)。なお、上記ステップ25で他の検査モードを実行しない場合も、ウエーハWを装置外に払い出す(ステップs41)。
Then, if another inspection mode (that is, device area inspection mode) is to be executed, the device area inspection mode is switched to (step s31), and the
そして、次のウエーハWの撮像・検査を行うかどうかを判別し(ステップs42)、撮像・検査を行う場合は上述のステップs12~s41を繰り返す。一方、撮像・検査を行わない場合は、検査を終了する。 Then, it is determined whether or not to perform the imaging / inspection of the next wafer W (step s42), and when the imaging / inspection is performed, the above-mentioned steps s12 to s41 are repeated. On the other hand, if the imaging / inspection is not performed, the inspection is terminated.
なお上述では、先に周辺領域検査モードを実行し、その後にデバイス領域検査モードを実行する手順を例示した。しかし、本発明を具現化する上で、これら検査モードの順序は逆であっても良い。また、これら検査モードは、一連の動作フローや状態を示すものであり、検査レシピに明示された状態で登録されている場合に限らず、明示されずに異なる撮像倍率や撮像ルートT等が登録されている場合も含む。 In the above description, the procedure of first executing the peripheral area inspection mode and then executing the device area inspection mode has been exemplified. However, in embodying the present invention, the order of these inspection modes may be reversed. Further, these inspection modes indicate a series of operation flows and states, and are not limited to the case where they are registered in the state specified in the inspection recipe, and different imaging magnifications, imaging routes T, etc. are registered without being specified. Including the case where it is done.
なお、制御部9から撮像部3への撮像トリガの出力は、下記の様な方式が例示できる。
・X方向やY方向ににスキャン相対移動させながら、所定距離移動する毎に照明光L1を極短時間発光(いわゆる、ストロボ発光)させる方式。
・或いは、所定位置に相対移動および静止させ、静止状態で照明光L1を照射して撮像する(いわゆる、ステップ&リピート)方式。
The output of the image pickup trigger from the
-A method in which the illumination light L1 is emitted for a very short time (so-called strobe emission) every time the illumination light is moved by a predetermined distance while the scan is relatively moved in the X direction or the Y direction.
-Alternatively, a method of moving and stationary relative to a predetermined position and irradiating the illumination light L1 in a stationary state to take an image (so-called step & repeat).
また、撮像トリガとは、撮像カメラ35や画像処理装置(不図示)に対する画像取り込み指示、照明光L1の発光指示などを意味する。具体的には、撮像トリガとして、(ケース1)撮像カメラ35で撮像可能な時間(いわゆる、露光時間)の間に、照明光L1をストロボ発光させたり、(ケース2)照明光L1が照射されている時間内に、撮像させたり、する。或いは、撮像トリガは、撮像カメラ35に対する指示に限らず、(ケース3)画像を取得する画像処理装置に対する画像取込指示でも良い。そうすることで、撮像カメラ35から映像信号や映像データが逐次出力される形態にも対応できる。
Further, the image pickup trigger means an image capture instruction to the
本発明に係るダイシングチップ検査装置1は、この様な構成をしているため、周辺領域検査モードにてダイシングラインに沿った領域(つまり、周辺領域Re)を高倍率の視野サイズで撮像し、クラックやチッピングなどの欠陥を確実に検出(つまり、検査)することができる。一方、デバイス領域検査モードでは、デバイスチップCのデバイス領域Rcを比較的低い倍率の視野サイズで撮像して検査時間を短縮することができる。つまり、ダイシングチップ検査装置1は、デバイス領域Rcと周辺領域Reの双方を所定時間内に所定精度で検査できる。
Since the dicing
[別の形態]
なお上述では、隣り合って配置された複数のデバイスチップCの周辺領域Rcが、ダイシングラインDLを跨ぐような位置関係で同時に撮像されるように、撮像倍率や撮像領域F、撮像ルートT等が検査レシピ登録部5に設定されている構成を例示した。
[Another form]
In the above description, the imaging magnification, the imaging region F, the imaging route T, etc. are set so that the peripheral regions Rc of the plurality of device chips C arranged adjacent to each other are simultaneously imaged in a positional relationship such as straddling the dicing line DL. The configuration set in the inspection
この様な構成であれば、撮像回数を減らすことができ、ウエーハWの1枚当たりに費やす検査時間を短縮できるため好ましい。 Such a configuration is preferable because the number of imagings can be reduced and the inspection time spent per wafer W can be shortened.
しかし、撮像領域Fに対してダイシングラインDLの幅が太く、周辺領域Reの稜線が視野から外れやすい場合や、検出すべき割れや欠けが小さく、撮像倍率を上げるとダイシングラインDLを跨ぐような位置関係で同時に撮像できない場合には、1つのデバイスチップCの周辺領域Rcを撮像する形態であっても良い。 However, when the width of the dicing line DL is wider than that of the imaging region F and the ridgeline of the peripheral region Re tends to deviate from the field of view, or the cracks or chips to be detected are small, the dicing line DL may be straddled when the imaging magnification is increased. If it is not possible to image at the same time due to the positional relationship, the peripheral region Rc of one device chip C may be imaged.
1 ダイシングチップ検査装置
2 ウエーハ保持部
3 撮像部
4 相対移動部
5 検査レシピ登録部
9 制御部
1f 装置フレーム
20 ウエーハ載置台
30 鏡筒
31 照明部
32 ハーフミラー
33a,33b 対物レンズ
34 レボルバー機構
35 撮像カメラ
41 X軸スライダー
42 Y軸スライダー
43 回転機構
W ウエーハ
C デバイスチップ
DL ダイシングライン(溝/隙間)
F 撮像領域(視野)
Rc デバイス領域
Re 周辺領域(稜線近傍)
L1 照明光
L2 ウエーハ側から入射した光(反射光、散乱光)
T 撮像ルート
1 Dicing chip inspection device 2 Wafer holding unit 3 Imaging unit 4 Relative moving
F Imaging area (field of view)
Rc device area Re peripheral area (near the ridgeline)
L1 Illumination light L2 Light incident from the wafer side (reflected light, scattered light)
T Imaging route
Claims (2)
前記ウエーハを保持するウエーハ保持部と、
前記ウエーハに設定された所定領域を所定の撮像倍率で撮像する撮像部と、
前記ウエーハと前記撮像部とを相対移動させる相対移動部と、
前記相対移動部における相対移動の方向および速度、ならびに、前記撮像部における前記撮像倍率および撮像位置を検査レシピとして登録する検査レシピ登録部と、
前記検査レシピに基づいて前記撮像部および相対移動部を制御する制御部を備え、
前記制御部は、
所定の撮像倍率で前記ダイシングされたウエーハのダイシングラインが含まれるように当該ダイシングラインに沿いながら撮像を行い、前記デバイスチップの前記周辺領域を検査する周辺領域検査モードと、
前記周辺領域検査モードにおける撮像倍率よりも低い撮像倍率で、前記ダイシングラインをスキップするように撮像を行い、前記デバイス領域を検査するデバイス領域検査モードとを備え、
前記検査レシピ登録部には、前記デバイス領域検査モードおよび前記周辺領域検査モードの少なくとも一方を実行するための前記検査レシピが登録されている
ことを特徴とする、ダイシングチップ検査装置。 In a dicing chip inspection device that inspects the device area and the peripheral area of the device chip placed on the diced wafer.
A wafer holding portion for holding the wafer and a wafer holding portion,
An imaging unit that captures a predetermined area set on the wafer at a predetermined imaging magnification, and an imaging unit.
A relative moving unit that moves the wafer and the imaging unit relative to each other,
An inspection recipe registration unit that registers the direction and speed of relative movement in the relative movement unit, and the imaging magnification and imaging position in the imaging unit as inspection recipes.
A control unit that controls the imaging unit and the relative moving unit based on the inspection recipe is provided.
The control unit
A peripheral area inspection mode in which an image is taken along the dicing line so as to include the dicing line of the diced wafer at a predetermined imaging magnification, and the peripheral area of the device chip is inspected.
It is provided with a device area inspection mode in which an image is taken so as to skip the dicing line at an imaging magnification lower than the imaging magnification in the peripheral area inspection mode and the device area is inspected.
The dicing chip inspection device is characterized in that the inspection recipe for executing at least one of the device area inspection mode and the peripheral area inspection mode is registered in the inspection recipe registration unit.
隣り合って配置された複数の前記デバイスチップの前記周辺領域が、前記ダイシングラインを跨ぐような位置関係で同時に撮像されるように設定されている
ことを特徴とする、請求項1に記載のダイシングチップ検査装置。 In the inspection recipe registration section,
The dicing according to claim 1, wherein the peripheral regions of the plurality of device chips arranged adjacent to each other are set to be simultaneously imaged in a positional relationship such as straddling the dicing line. Chip inspection device.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128666A JP7007993B2 (en) | 2018-07-06 | 2018-07-06 | Dicing tip inspection device |
PCT/JP2019/023572 WO2020008838A1 (en) | 2018-07-06 | 2019-06-13 | Dicing-tip inspection apparatus |
CN201980036796.7A CN112204384A (en) | 2018-07-06 | 2019-06-13 | Cut chip inspection device |
TW108121626A TWI815913B (en) | 2018-07-06 | 2019-06-21 | Cut wafer inspection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018128666A JP7007993B2 (en) | 2018-07-06 | 2018-07-06 | Dicing tip inspection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020008383A JP2020008383A (en) | 2020-01-16 |
JP7007993B2 true JP7007993B2 (en) | 2022-01-25 |
Family
ID=69060203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018128666A Active JP7007993B2 (en) | 2018-07-06 | 2018-07-06 | Dicing tip inspection device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7007993B2 (en) |
CN (1) | CN112204384A (en) |
TW (1) | TWI815913B (en) |
WO (1) | WO2020008838A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7313253B2 (en) * | 2019-10-10 | 2023-07-24 | 株式会社ディスコ | Wafer processing method |
JP2022061127A (en) * | 2020-10-06 | 2022-04-18 | 東レエンジニアリング株式会社 | Exterior appearance inspection device and method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3144568B2 (en) | 1991-09-25 | 2001-03-12 | マツダ株式会社 | Vehicle noise control device |
JP2004177377A (en) | 2002-11-29 | 2004-06-24 | Hitachi Ltd | Inspecting method and inspecting apparatus |
JP2008139202A (en) | 2006-12-04 | 2008-06-19 | Tokyo Electron Ltd | Apparatus and method for detecting defect, apparatus and method for processing information, and its program |
JP2009162718A (en) | 2008-01-10 | 2009-07-23 | Olympus Corp | Substrate inspection apparatus and method for setting inspection area |
US20130082257A1 (en) | 2011-10-03 | 2013-04-04 | St Microelectronics, Inc. | Via chains for defect localization |
JP2017111147A (en) | 2015-12-18 | 2017-06-22 | ウルトラテック インク | Full-wafer inspection methods having selectable pixel density |
JP2017161236A (en) | 2016-03-07 | 2017-09-14 | 東レエンジニアリング株式会社 | Defect inspection device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167651A (en) * | 1981-04-07 | 1982-10-15 | Mitsubishi Electric Corp | Inspecting device for surface of semiconductor wafer |
JP3006838B2 (en) * | 1989-10-31 | 2000-02-07 | 富士通株式会社 | Reticle inspection equipment |
JPH0755711A (en) * | 1993-08-12 | 1995-03-03 | Sumitomo Electric Ind Ltd | Semiconductor-device inspecting apparatus |
JP3349339B2 (en) * | 1996-04-24 | 2002-11-25 | シャープ株式会社 | Dicing machine with visual inspection function |
US6324298B1 (en) * | 1998-07-15 | 2001-11-27 | August Technology Corp. | Automated wafer defect inspection system and a process of performing such inspection |
JP5187505B2 (en) * | 2008-04-07 | 2013-04-24 | 株式会社東京精密 | Dicing method |
JP5544894B2 (en) * | 2010-01-21 | 2014-07-09 | カシオ計算機株式会社 | Wafer inspection apparatus and wafer inspection method |
CN102053093A (en) * | 2010-11-08 | 2011-05-11 | 北京大学深圳研究生院 | Method for detecting surface defects of chip cut from wafer surface |
JP5978162B2 (en) * | 2013-03-29 | 2016-08-24 | 株式会社日立ハイテクノロジーズ | Defect inspection method and defect inspection apparatus |
JP6617050B2 (en) * | 2016-02-22 | 2019-12-04 | 東京エレクトロン株式会社 | Substrate imaging device |
US10810733B2 (en) * | 2016-05-24 | 2020-10-20 | Hitachi High-Tech Corporation | Defect classification apparatus and defect classification method |
JP2018054429A (en) * | 2016-09-28 | 2018-04-05 | 株式会社Screenホールディングス | Detection method and detection device |
CN206557129U (en) * | 2016-11-17 | 2017-10-13 | 哈尔滨理工大学 | A kind of lens defects detecting system |
-
2018
- 2018-07-06 JP JP2018128666A patent/JP7007993B2/en active Active
-
2019
- 2019-06-13 WO PCT/JP2019/023572 patent/WO2020008838A1/en active Application Filing
- 2019-06-13 CN CN201980036796.7A patent/CN112204384A/en active Pending
- 2019-06-21 TW TW108121626A patent/TWI815913B/en active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3144568B2 (en) | 1991-09-25 | 2001-03-12 | マツダ株式会社 | Vehicle noise control device |
JP2004177377A (en) | 2002-11-29 | 2004-06-24 | Hitachi Ltd | Inspecting method and inspecting apparatus |
JP2008139202A (en) | 2006-12-04 | 2008-06-19 | Tokyo Electron Ltd | Apparatus and method for detecting defect, apparatus and method for processing information, and its program |
JP2009162718A (en) | 2008-01-10 | 2009-07-23 | Olympus Corp | Substrate inspection apparatus and method for setting inspection area |
US20130082257A1 (en) | 2011-10-03 | 2013-04-04 | St Microelectronics, Inc. | Via chains for defect localization |
JP2017111147A (en) | 2015-12-18 | 2017-06-22 | ウルトラテック インク | Full-wafer inspection methods having selectable pixel density |
JP2017161236A (en) | 2016-03-07 | 2017-09-14 | 東レエンジニアリング株式会社 | Defect inspection device |
Also Published As
Publication number | Publication date |
---|---|
WO2020008838A1 (en) | 2020-01-09 |
TWI815913B (en) | 2023-09-21 |
TW202016532A (en) | 2020-05-01 |
CN112204384A (en) | 2021-01-08 |
JP2020008383A (en) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1260800C (en) | Semiconductor wafer inspection apparatus | |
JP4545412B2 (en) | Board inspection equipment | |
JP2016197702A (en) | Processing apparatus | |
KR100788055B1 (en) | Arrangement and method for detecting defects on a substrate in a processing tool | |
JP2006329714A (en) | Lens inspection apparatus | |
JP2016145887A (en) | Inspection device and method | |
JP7007993B2 (en) | Dicing tip inspection device | |
JP2006300663A (en) | Defect detection system | |
TW201915441A (en) | Inspection apparatus and inspection method | |
WO2022075041A1 (en) | Appearance inspection device and method | |
JP2007333491A (en) | Visual insepction device of sheet member | |
KR20220044741A (en) | Wafer appearance inspection apparatus and method | |
US6963394B2 (en) | Inspecting device for semiconductor wafer | |
JP2003294419A (en) | Measuring instrument for infinitesimal dimension | |
JP6671309B2 (en) | Inspection device and inspection method | |
JP7293046B2 (en) | Wafer visual inspection apparatus and method | |
CN114222913B (en) | Wafer appearance inspection device and method | |
JP6775389B2 (en) | Visual inspection equipment and visual inspection method | |
JP2007292606A (en) | Surface inspection device | |
JPH07209203A (en) | Method and apparatus for inspecting appearance | |
JP2008139088A (en) | Visual examination method | |
JP2000088760A (en) | Work-inspecting device | |
JP2023094962A (en) | Wafer external appearance inspecting device | |
JP2023050704A (en) | Processing device | |
JP2006343248A (en) | Method and apparatus for inspecting semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7007993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |