JP6968016B2 - ストレージデバイスおよびコンピュータシステム - Google Patents

ストレージデバイスおよびコンピュータシステム Download PDF

Info

Publication number
JP6968016B2
JP6968016B2 JP2018054918A JP2018054918A JP6968016B2 JP 6968016 B2 JP6968016 B2 JP 6968016B2 JP 2018054918 A JP2018054918 A JP 2018054918A JP 2018054918 A JP2018054918 A JP 2018054918A JP 6968016 B2 JP6968016 B2 JP 6968016B2
Authority
JP
Japan
Prior art keywords
data
host
block
memory
multivalue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018054918A
Other languages
English (en)
Other versions
JP2019168822A (ja
Inventor
謙一郎 吉井
大典 岩井
徹也 砂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018054918A priority Critical patent/JP6968016B2/ja
Priority to TW107123304A priority patent/TWI682279B/zh
Priority to KR1020180083935A priority patent/KR102094236B1/ko
Priority to CN201810801383.0A priority patent/CN110297780B/zh
Priority to US16/047,205 priority patent/US10871920B2/en
Publication of JP2019168822A publication Critical patent/JP2019168822A/ja
Priority to US16/951,785 priority patent/US20210072923A1/en
Application granted granted Critical
Publication of JP6968016B2 publication Critical patent/JP6968016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)
  • Read Only Memory (AREA)

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。
パーソナルコンピュータに代表されるコンピュータシステムは、ユーザが所望する処理を行うホスト（ホストコンピュータ）と、演算結果やデータなどを格納するストレージデバイスなどから構成される。
ストレージデバイスとしては、不揮発性メモリを備えるストレージデバイスが広く普及している。このようなストレージデバイスの一つとしては、ＮＡＮＤフラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。
米国特許出願公開第２０１８／００３２２７５号明細書
最近では、コンピュータシステムの性能改善を図るため、ストレージデバイスの性能の向上が求められている。
本発明が解決しようとする課題は、性能を向上することができるストレージデバイスおよびコンピュータシステムを提供することである。
実施形態によれば、ホストに接続可能なストレージデバイスは、複数のブロックを含む不揮発性メモリと、前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備する。前記コントローラは、前記ホスト上で動作している総プロセス数を示す情報を前記ホストから受信する。前記コントローラは、前記総プロセス数が第１の閾値を上回っているとの判定をした後、前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行する。
第１実施形態に係るストレージデバイスを含むコンピュータシステムの構成例を示すブロック図。 ホスト（ホストコンピュータ）の内部構成例を示すブロック図。 第１実施形態のストレージデバイスの構成例を示すブロック図。 第１実施形態のストレージデバイス内に設けられた不揮発性メモリの構成例を示す図。 第１実施形態のストレージデバイスによって使用される、不揮発性メモリの使用状況を管理するためのテーブルの例を示す図。 プロセス監視部を含む、ホストの内部構成例を示すブロック図。 ホストのプロセス監視部によって使用される管理テーブルの例を示す図。 ホストと第１実施形態のストレージデバイスとによって実行される、総プロセス数通知処理およびデータ移動処理の手順を示すフローチャート。 ホストと第１実施形態のストレージデバイスとによって実行される、プロセス数増減通知処理およびデータ移動処理の手順を示すフローチャート。 第２実施形態のストレージデバイスに対応するホストの内部構成例を示すブロック図。 第２実施形態のストレージデバイスによって作成される管理テーブルの例を示す図。 ホストと第２実施形態のストレージデバイスとによって実行されるデータ読み出し／書き込み処理の手順を示すフローチャート。 プロセスの終了に応じてホストと第２実施形態のストレージデバイスとによって実行される、プロセス識別子通知処理およびデータ移動処理の手順を示すフローチャート。 総プロセス数が閾値を超えている場合またはプロセス数の増加の通知を受信した場合に第２実施形態のストレージデバイスによって実行されるデータ移動処理の手順を示すフローチャート。 ホストによって実行される、生成されたプロセスの種別（ユーザプロセス／システムプロセス）をストレージデバイスに通知する処理の手順を示すフローチャート。 ホストと第３実施形態のストレージデバイスとによって実行される、プロセス数増減通知処理およびデータ移動処理の手順を示すフローチャート。 ホストと第３実施形態のストレージデバイスとによって実行される、総プロセス数通知処理およびデータ移動処理の手順を示すフローチャート。 第３実施形態のストレージデバイスによって実行される、終了されたプロセスのうち、ユーザプロセスのデータを優先的に移動する処理の手順を示すフローチャート。 ホストと第４実施形態のストレージデバイスとによって実行される、使用メモリ量通知処理およびデータ移動処理の手順を示すフローチャート。 ホストと第５実施形態のストレージデバイスとによって実行される、スワップアウトによってストレージデバイスに書き込まれるデータ量を通知する処理およびデータ移動処理の手順を示すフローチャート。 ホストと第５実施形態のストレージデバイスとによって実行される、使用メモリ量／スワップアウトによってストレージデバイスに書き込まれるデータ量を通知する処理およびデータ移動処理の手順を示すフローチャート。 ホストと第６実施形態のストレージデバイスとによって実行される、頻繁に起動されるプログラムを通知する処理およびデータ移動処理の手順を示すフローチャート。
以下、図面を参照して、実施形態を説明する。
（第１実施形態）
＜コンピュータシステムの説明＞
まず、図１を参照して、第１実施形態に係るストレージデバイスを含むコンピュータシステム１の構成を説明する。
このストレージデバイスは、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。このストレージデバイスは、例えば、ＮＡＮＤフラッシュメモリを備えたソリッドステートドライブ（ＳＳＤ）３として実現されている。
コンピュータシステム１は、ホスト（ホストデバイス）２と、ＳＳＤ３とを含む。ホスト２は、ＳＳＤ３をアクセスするコンピュータ（ホスト計算機）である。ホスト２として機能するコンピュータの例には、パーソナルコンピュータ、サーバコンピュータ、他の様々な電子機器（例えば、スマートフォン、等）が含まれる。
＜ホストとＳＳＤの間の接続や通信プロトコルの説明＞
ホスト２とＳＳＤ３との間にはその間で要求や情報を送受信するための経路が存在する。また、要求や情報を送受信するための取り決めとして標準規格等が存在する。
ホスト２は、様々な要求を信号線２０を介してＳＳＤ３に送る。これら要求には、データの読み出しを要求する読み出し要求およびデータの書き込みを要求する書き込み要求を含む各種データ処理要求、ＳＳＤ３の状態を変化させる状態変化要求、ＳＳＤ３の状態を取得する状態取得要求、等が含まれる。
一方、ＳＳＤ３は、ホスト２から受信した要求に対する返答を信号線２０を介してホスト２に送る。返答の例には、データ読み出し／書き込みの結果、状態変化の結果、ＳＳＤ３自身の状態、等がある。
様々なホストと様々なストレージデバイスが相互接続できるように信号線２０を介して要求や返答を送る方法として標準規格が存在する。
ホストとストレージデバイスとの間で信号線２０を介して情報を送受信するための標準規格には、例えばＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）が存在する。
またホストとストレージデバイスとの間で送受信される要求や返答の手続きやデータフォーマット等の標準規格には、例えばＮｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）が存在する。
本実施形態では、信号線２０を介して情報を送受信するための仕組みや、要求や返答を送受信するための手続きおよびデータフォーマットについては、特定の規格を仮定しない。本実施形態の技術は、ＰＣＩｅやＮＶＭｅをはじめ、様々な標準規格および標準規格以外の方法を用いた場合でも適用可能である。
さらに、ホスト２とＳＳＤ３は物理的な信号線で接続されている必要はない。ホスト２とＳＳＤ３は無線ＬＡＮ等の物理的な信号線を伴わない方法で接続されていても構わない。ホスト２とＳＳＤ３が物理的な信号線を伴わない方法で接続されていても本実施形態の技術は適用可能である。
＜ホストの説明＞
ホスト２は、そのハードウェアコンポーネントとして、ホストストレージコントローラ１１、プロセッサ１２、およびメモリ１３を備える。これらホストストレージコントローラ１１、プロセッサ１２、メモリ１３は、バス１０を介して相互接続されていてもよい。ホスト２は、さらに、ネットワークインターフェース１４、ディスプレイインターフェース１５を備えていても構わない。
ホストストレージコントローラ１１はＳＳＤ３との通信を実行する。詳しくは、ホストストレージコントローラ１１は、プロセッサ１２の制御の下、上述の様々な要求をＳＳＤ３に送信し、またこれら要求に対する返答をＳＳＤ３から受信する。プロセッサ１２はホスト２内の様々なコンポーネントを制御するＣＰＵであり、ＳＳＤ３からメモリ１３にロードされる様々なプログラムを実行する。メモリ１３は、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ （ＤＲＡＭ）のようなランダムアクセスメモリによって実現される。
＜ＳＳＤの説明＞
ＳＳＤ３は、コントローラ４および不揮発性メモリ（ＮＡＮＤフラッシュメモリ）５を備える。ＮＡＮＤフラッシュメモリ５は、複数のＮＡＮＤフラッシュメモリチップを含んでいてもよい。コントローラ４は、ＮＡＮＤフラッシュメモリ５に電気的に接続され、ＮＡＮＤフラッシュメモリ５を制御するように構成されたメモリコントローラとして動作する。このコントローラ４は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。ＳＳＤ３は、ＤＲＡＭも備えていてもよい。ＳＳＤ３がＤＲＡＭも備える構成である場合には、ＤＲＡＭは、コントローラ４の外部に設けられていてもよい。
ＮＡＮＤフラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤフラッシュメモリ５は、２次元構造のＮＡＮＤフラッシュメモリであってもよいし、３次元構造のＮＡＮＤフラッシュメモリであってもよい。
＜ホストの内部構成＞
図２は、ホスト（ホストコンピュータ）２の内部構成例を示す。
ホスト２においては、プロセッサ１２上で動作するホストソフトウェアとして、ストレージドライバ３１と、オペレーティングシステム（ＯＳ）３２と、ファイルシステム３３と、ユーザプロセス３４と、システムプロセス３５が存在する。
＜オペレーティングシステム（ＯＳ）とプロセスの説明＞
ここでは、プロセスにはメモリが割り当てられていること、オペレーティングシステム（ＯＳ）３２、さらに言えばオペレーティングシステム（ＯＳ）３２のプロセス管理部が、ホスト２上で動作するプロセスの情報をすべて知っていること、について説明する。
オペレーティングシステム（ＯＳ）３２は、プロセス管理部３２１と、メモリ管理部３２２と、デバイス管理部３２３とを含む。
図２の例では、オペレーティングシステム（ＯＳ）３２に上記３つの管理部が含まれているが、またさらにファイルシステム３３およびストレージドライバ３１のうちの一部または全てがオペレーティングシステム（ＯＳ）３２に含まれていても構わない。
オペレーティングシステム（ＯＳ）３２は、例えばＭｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ（登録商標）、Ｌｉｎｕｘ（登録商標）のようなソフトウェアであり、プロセッサ１２、メモリ１３、およびＳＳＤ３を含む、コンピュータシステム１全体の資源を管理する。
オペレーティングシステム３２はまた、ホスト２上で動作するアプリケーションプログラム（以下プログラムと記載する）の管理を行う。ホスト２上では、オペレーティングシステム３２の管理のもと、１つ以上の機能を実現するプログラムが、一つ以上動作状態にある。
プログラムが動作状態になる際には、以下の手続きが行われる。
最初に、ユーザによる直接の要求によって、もしくはユーザに特定の機能を提供するためにオペレーティングシステム３２自身によって、プロセス管理部３２１にプログラムの起動が要求される。
次に、プロセス管理部３２１がこのプログラムの起動を承認してこのプログラム用のプロセスを生成する。そしてプロセス管理部３２１がメモリ管理部３２２に対して当該プロセスに対するメモリ割り当てを要求する。メモリ割り当て要求を受けたメモリ管理部３２２は、当該プロセスにメモリ１３内のメモリ領域を割り当てる。プロセス管理部３２１は、このプログラムをＳＳＤ３から読み出し、当該プロセスに割り当てられたメモリ領域にこのプログラムをロードする。最後に、プロセス管理部３２１は、当該プロセスをプロセッサ１２の実行時間の割り当て対象とする。つまり、プログラムの実行の実体はプロセスであり、プロセスにはメモリが割り当てられている。
本実施形態では、ユーザの要求によって生成されたプロセスのことをユーザプロセスと呼ぶ。これに対して、オペレーティングシステム３２自身が特定の機能を実現するために生成したプロセスのような、ユーザプロセス以外のプロセスのことをシステムプロセスと呼ぶ。
例えば、ユーザがＷｅｂブラウジングのために使うＷｅｂブラウザのプログラムを起動することによって生成されたプロセスは、ユーザプロセスである。一方、キーボードやマウスからの入力を受け付けるプログラムやディスプレイへの映像出力を行うプログラムから生成されたプロセスは、システムプロセスである。
したがって、プロセス管理部３２１は、ある時刻にホスト２上に存在するプロセスを、ユーザプロセスおよびシステムプロセスにかかわらずすべて把握可能である。
＜プロセスのスワップの説明＞
ここでは、プロセスに割り当てられたメモリ領域の内容が、スワップアウトまたはスワップインのタイミングで、ＳＳＤ３に書き込まれ、またはＳＳＤ３から読み出されることを説明する。
プロセス管理部３２１が新たなプロセスを生成しようとした際に、当該プロセスに割り当てるメモリが足りない場合がある。その際、プロセス管理部３２１からメモリ割り当ての要求を受けたメモリ管理部３２２は、当該プロセスに割り当てるメモリ領域を確保するために、別のプロセスのメモリ領域に格納されているデータをＳＳＤ３に退避することがある。この退避処理はプロセスのスワップアウトと呼ばれる。
スワップアウトの対象プロセスは、様々な基準で選定される。例えば、最後にプロセッサ１２上で動作した時刻が最も古いプロセスから順に選択する方法がある。また例えば、生成時刻が最も古いプロセスから順に選択する方法もある。さらに例えば、選択対象のプロセスをユーザプロセスに限定する方法もある。
いずれにせよ、プロセスに割り当てられたメモリ領域に格納されたデータは、スワップアウトによってＳＳＤ３に書きこまれることがある。
なお、一旦スワップアウトしたプロセスがプロセッサ１２上で再度動作する際は、スワップアウトによってＳＳＤ３に書きこまれたデータをＳＳＤ３から読み出して、メモリ１３内のメモリ領域に復元する処理が行われる。この復元処理はプロセスのスワップインと呼ばれる。
本実施形態では、スワップアウトおよびスワップインの処理は、プロセス管理部３２１が行う。
＜プロセスがＳＳＤ３にアクセスする際の処理の説明＞
ここでは、各プロセスがファイルシステム３３を経由してＳＳＤ３にアクセスするケースにおいては、ファイルシステム３３はどのプロセスがどの論理アドレス（論理ブロックアドレス：ＬＢＡ）にいつアクセスしたかを知っているということと、ファイルシステム３３を経由せずにＳＳＤ３にアクセスできる経路も存在するということ、について説明する。
プロセスがＳＳＤ３に対するデータの読み出しまたは書き込みを行う場合、一般的に、ファイルシステム３３に対してデータの読み出しまたは書き込みを要求する。これは、ユーザプロセスでもシステムプロセスでも同じである。
ファイルシステム３３を経由してＳＳＤ３に対するデータの読み出しまたは書き込みを行う場合、プロセスはファイルシステム３３にアクセス要求を送出する。詳しくは、プロセスはファイルシステム３３に対して、読み出しまたは書き込みをしたいファイル名と、読み出し／書き込みの種別と、読み出しまたは書き込みをしたいデータサイズと、データ読み出しの場合は読出し先メモリ領域を、データ書き込みの場合は書き込みたいデータが格納されているメモリ領域を指定する。
ファイルシステム３３は、当該プロセスが、指定したファイルに対してアクセス権を持つかどうかをチェックし、当該プロセスがアクセス権を持つ場合はアクセス要求を承認し、アクセス権を持たない場合は当該アクセス要求を却下する。
つまり、ファイルシステム３３はどのプロセスがどのファイルにいつアクセスを要求したかを知っている。
ファイルシステム３３は、プロセスによるアクセス要求を承認すると、当該アクセス対象ファイルに対応する、ＳＳＤ３の論理ブロックアドレス（ＬＢＡ）を解決する。
データ読み出しの場合、ファイルシステム３３は、ファイルシステム自身が持つファイル名それぞれとＬＢＡそれぞれとの対応関係を示す表から、ＳＳＤ３に対して読出しを要求する、先頭ＬＢＡとサイズの組を一つ以上作成する。先頭ＬＢＡとサイズの組が複数になる可能性があるのは、一つのファイルを構成するデータが、ＳＳＤ３のＬＢＡ空間上で、複数の領域に分割（フラグメント化）されている可能性があるためである。
データ書き込みの場合、ファイルシステム３３は、ファイルシステム３３自身が持つ未使用ＬＢＡ領域の中から当該書き込み要求に割り当てるＬＢＡ領域を一つ以上選択し、先頭ＬＢＡとサイズの組を一つ以上作成する。先頭ＬＢＡとサイズの組が複数になる可能性があるのは、書き込み要求サイズをまとめて格納できる空きの連続ＬＢＡ領域が存在しない可能性があるためである。
ファイルシステム３３が、ＳＳＤ３に要求する、読み書き対象の先頭ＬＢＡとサイズの組を含む要求情報を作成すると、ファイルシステム３３は、その要求情報とともに、ストレージドライバ３１にデータ読み出し／書き込みの要求を送出する。
ストレージドライバ３１は、ファイルシステム３３から受信したデータ読み出し／書き込みの要求から、ホストストレージコントローラ１１に対する操作を生成し、ホストストレージコントローラ１１を適切に操作し、信号線２０を介してＳＳＤ３に読み出し／書き込み要求（リード／ライトコマンド）を送信する。
ストレージドライバ３１は、ＳＳＤ３から返答される、読み出し／書き込み要求の結果を、ホストストレージコントローラ１１経由で受信し、読み出し／書き込み要求の結果を、データ読み出し／書き込みの要求を送出したファイルシステム３３に送る。ファイルシステム３３は、このデータ読み出し／書き込みの要求の大元の要求元であるプロセスに、このデータ読み出し／書き込みの要求の結果を送る。
このようにして、プロセスによるＳＳＤ３からのデータの読み出しおよびプロセスによるＳＳＤ３へのデータの書き込みは処理される。したがって、ファイルシステム３３は、どのプロセスがどのＬＢＡにいつアクセスしたかを知っている。
なお、プロセスからＳＳＤ３へ送出される要求は、読み出し／書き込み要求だけではない。例えば、ＳＳＤ３への総書き込みデータ量、ＳＳＤ３からの総読出しデータ量といった統計情報をＳＳＤ３から取得する要求や、ＳＳＤ３の状態を低消費電力状態へ変化させる要求がＳＳＤ３に送信される場合もある。
これらの要求は、ファイルシステム３３を経由せず、プロセスからストレージドライバ３１に直接送出されることが多い。
ファイルシステム３３は、例えば、ＮＴＦＳ（ＮＴ Ｆｉｌｅ Ｓｙｓｔｅｍ）や、ｅｘｔ４（ｆｏｕｒｔｈ ｅｘｔｅｎｄｅｄ ｆｉｌｅ ｓｙｓｔｅｍ）などである。ホスト２内に複数のファイルシステムが存在することもある。
＜ＳＳＤ３の構成の説明＞
ここでは、ＳＳＤ３のデータ制御部４０３が、ホスト２がデータを読み出し／書き込みするために指定するＬＢＡと、そのＬＢＡに対応する最新データが格納されているＮＡＮＤフラッシュメモリ５上の記憶位置との対応関係を管理していること、について説明する。
図３は、ＳＳＤ３の構成例を示す。
ＳＳＤ３は、図１で説明したように、コントローラ４とＮＡＮＤフラッシュメモリ５とを含む。コントローラ４は、図３に示されているように、インターフェースコントローラ４０１と、ホスト要求処理部４０２と、データ制御部４０３と、バッファメモリ４０４と、Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ（ＤＭＡＣ）４０５と、誤り訂正符号処理部４０６と、ＮＡＮＤインターフェースコントローラ４０７とを含む。
インターフェースコントローラ４０１は、信号線２０を介してホスト２から送信されたＳＳＤ３に対する処理要求を受信し、ホスト要求処理部４０２にこの要求の内容を伝える。またインターフェースコントローラ４０１は、ホスト要求処理部４０２からの要求に従い、ホスト２からの要求に対する処理結果の返答を、信号線２０を介してホスト２に送信する。またインターフェースコントローラ４０１は、ＤＭＡＣ４０５からの指示に従い、書き込みデータをホスト２側のメモリ１３から読み出してバッファメモリ４０４に書き込んだり、ホスト２からのリード要求によって指定されるデータをバッファメモリ４０４から読みだしてホスト２側のメモリ１３に書き込んだりする。
ホスト要求処理部４０２は、ホスト２から送信された処理要求をインターフェースコントローラ４０１から受信し、処理要求の内容を解釈し、処理要求の内容にしたがって、ＳＳＤ３内部の動作を制御する。
ホスト要求処理部４０２は、例えば、ホスト２から読み出し要求（リードコマンド）を受信すると、ＮＡＮＤフラッシュメモリ５から当該読み出し要求によって指定されたデータをバッファメモリ４０４に読み出すようにデータ制御部４０３に対して指示し、バッファメモリ４０４に読み出されたデータを、ＤＭＡＣ４０５を操作してホスト２側のメモリ１３に転送する。またホスト要求処理部４０２は、例えば、ホスト２から書き込み要求（ライトコマンド）を受信すると、ＤＭＡＣ４０５を操作してホスト２側のメモリ１３から書き込みデータをバッファメモリ４０４に転送し、バッファメモリ４０４内の書き込みデータをＮＡＮＤフラッシュメモリに書き込むようデータ制御部４０３に対して指示する。そしてホスト要求処理部４０２は、ホスト２から受信した要求の処理が完了したら、ホスト２に対して処理結果を送信する。
ＳＳＤ３がホスト２から受信する要求は、読み出し要求、書き込み要求だけではない。前述の通り、例えば、総書き込みデータ量や総読出しデータ量といった統計情報を取得する要求や、ＳＳＤ３の状態を低消費電力状態へ変化させる要求を受信することもある。これらの要求を受信したホスト要求処理部４０２は、データ制御部４０３に具体的な処理を要求して、所望の処理を実現する。
データ制御部４０３は、ＳＳＤ３内に格納されているデータの管理およびＮＡＮＤフラッシュメモリ５に対するアクセスの制御を行う。具体的には、データ制御部４０３は、ホストによって指定されるＬＢＡと、そのＬＢＡに対応する最新データが格納されているＮＡＮＤフラッシュメモリ５内の記憶位置を示す位置情報との組を保持している。このＮＡＮＤフラッシュメモリ５内の位置情報のことをＮＡＮＤ物理アドレス（ＮＡＮＤ Ｐｈｙｓｉｃａｌ Ａｄｄｒｅｓｓ： ＮＰＡ）と呼ぶことにする。また、データ制御部４０３によって管理される、ＬＢＡそれぞれとＮＰＡそれぞれとの間の対応関係を管理するテーブルのことを論物変換テーブルと呼ぶことにする。
ＮＡＮＤフラッシュメモリ５は、メモリセルアレイを有する１以上のＮＡＮＤフラッシュメモリチップを有する。メモリセルアレイは、マトリクス状に配列された複数のメモリセルを有する。ＮＡＮＤフラッシュメモリ５のメモリセルアレイは、図４に示されているように、複数のブロック（物理ブロック）ＢＬＫ０〜ＢＬＫ（ｊ−１）を含む。ブロックＢＬＫ０〜ＢＬＫ（ｊ−１）は、消去動作の単位として機能する。
ブロックＢＬＫ０〜ＢＬＫ（ｊ−１）は複数のページ（物理ページ）を含む。つまり、ブロックＢＬＫ０〜ＢＬＫ（ｊ−１）の各々は、ページＰ０、Ｐ１、…Ｐ（ｋ−１）を含む。各ページは、同一ワード線に接続された複数のメモリセルを含む。ＮＡＮＤフラッシュメモリ５においては、データの読み出しおよびデータの書き込みはページ単位で実行される。
＜ＳＳＤ３へデータを書き込む処理の説明＞
ここでは、データ書き込み時に論物変換テーブルが更新されることについて説明する。
ホスト２からＳＳＤ３に対してデータ書き込み要求が送られた場合、ＳＳＤ３のコントローラ４は次のように処理を行う。
コントローラ４においては、まず、ホスト要求処理部４０２がインターフェースコントローラ４０１経由でこの書き込み要求を受信する。
この書き込み要求には、書き込み先ＬＢＡ領域の先頭ＬＢＡと、書き込みサイズと、書き込みデータが格納されているホストメモリの先頭アドレスが含まれている。そこでホスト要求処理部４０２は、ＤＭＡＣ４０５を操作して、このホストメモリの先頭アドレスから、この書き込みサイズ分のデータを、バッファメモリ４０４に転送する。そして、ホスト要求処理部４０２は、データ制御部４０３に対してバッファメモリ４０４内のデータをＮＡＮＤフラッシュメモリ５に書き込むよう指示する。
なお、ホスト要求処理部４０２は、ホスト２から受信した書き込み要求に対する返答を、書き込みを要求されたデータをすべてバッファメモリ４０４に転送し終わった時点でホスト２に送信してもよいし、書き込みを要求されたデータをすべてＮＡＮＤフラッシュメモリ５に書き終えた時点でホスト２に送信してもよい。
ホスト要求処理部４０２からデータの書き込み指示を受領したデータ制御部４０３は、当該データをＮＡＮＤフラッシュメモリ５のどのＮＰＡに対応する記憶位置に書き込むかを決定し、必要に応じて誤り訂正符号処理部４０６を操作して当該データから当該データと誤り訂正符号とを含む符号化データを作成し、ＮＡＮＤインターフェースコントローラ４０７を操作して当該データ（または当該符号化データ）をＮＡＮＤフラッシュメモリ５に書き込む。
データ制御部４０３は、当該データをＮＡＮＤフラッシュメモリ５に書き込んだ後に、当該データのＬＢＡに、当該データが書き込まれた記憶位置を示すＮＰＡが対応付けられるように、論物変換テーブルを更新する。もし論物変換テーブルにおいて、当該ＬＢＡに、当該ＬＢＡの古いデータに対応するＮＰＡが対応付けられていたならば、この古いデータに対応するＮＰＡは、当該データが書き込まれた記憶位置を示すＮＰＡ（新しいＮＰＡ）で更新される。このようにして、論物変換テーブルの内容は、ＬＢＡとＮＰＡの対応関係が常に最新になるように管理される。
＜多値度の使い分け＞
ここでは、ＳＳＤ３は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のプログラムモード（ＳＬＣモード／ＭＬＣモード／ＴＬＣモード）を適宜使い分けてデータをＮＡＮＤフラッシュメモリ５に書き込むことができることについて説明する。
例えば、ＮＡＮＤフラッシュメモリ５が、一つのメモリセルに３ビットのデータが格納されるトリプルレベルセル（ＴＬＣ）−ＮＡＮＤフラッシュメモリとして実現されている場合には、ＮＡＮＤフラッシュメモリ５は、多値度が互いに異なる複数のプログラムモード、つまり（１）一つのメモリセルに１ビットのデータが格納されるシングルレベルセル（ＳＬＣ）モード、（２）一つのメモリセルに２ビットのデータが格納されるマルチレベルセル（ＭＬＣ）モード、（３）一つのメモリセルに３ビットのデータが格納されるトリプルレベルセル（ＴＬＣ）モード、を選択的に使用して、データをＮＡＮＤフラッシュメモリ５に書き込むことができる。
一般的に、一つのメモリセルに書き込まれるデータ量（ビット数）が多い、つまり多値度が高いほうが、メモリコストは低くなり、ＮＡＮＤフラッシュメモリ５の利用効率が上がる。しかし、多値度が高いプログラムモードでデータをメモリセルに書き込むためには、また多値度が高いプログラムモードで書き込まれたデータをメモリセルから読み出すためには、複雑な処理が必要になり、データの書き込み／読み出しにかかる時間が長くなることが多い。
したがって、データ制御部４０３は、ホスト２から指示された書き込み要求をなるべく速く完了させたい場合に、ＮＡＮＤフラッシュメモリ５のブロックにＳＬＣモードのような多値度の低いプログラムモードで書き込むことがある。
逆に、データ制御部４０３は、ＮＡＮＤフラッシュメモリ５の利用効率を上げたい時には、ガベージコレクション（ＧＣ）などを行って、多値度の低いプログラムモードで書き込まれたデータを、ＴＬＣモードのようなより多値度の高いプログラムモードで再書き込みする。ＧＣは、有効データと無効データとが混在する幾つかのブロック（ＧＣソースブロック）内の有効データを新たなブロック（ＧＣデスティネーションブロック）に移動し、ＧＣソースブロックを有効データを含まないフリーブロックにする動作である。
プログラムモードの切り替えはＮＡＮＤフラッシュメモリ５のブロックの単位で行われる。つまり、ＮＡＮＤフラッシュメモリ５に含まれる複数のブロックは、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用される。
以降、ＳＬＣとして使用されているＮＡＮＤフラッシュメモリ５のブロック（つまり、ＳＬＣモードでデータが書き込まれるブロック）のことをＳＬＣブロックと呼ぶ。同様に、ＭＬＣとして使用されているＮＡＮＤフラッシュメモリ５のブロック（つまり、ＭＬＣモードでデータが書き込まれるブロック）のことをＭＬＣブロック、ＴＬＣとして使用されているＮＡＮＤフラッシュメモリ５のブロック（つまり、ＴＬＣモードでデータが書き込まれるブロック）のことをＴＬＣブロックと呼ぶ。
例えば、データ制御部４０３は、まず、ホスト２によるデータ書き込みを速く完了させるため、ホスト２から受信したほとんど全ての書き込み要求に対応する書き込みデータを多値度の低いブロック（例えばＳＬＣブロック）に書き込んでもよい。そして、後に、データ制御部４０３は、必要に応じて、多値度の低い一つ以上のブロックに格納されているデータ（有効データ）を、より多値度の高い一つ以上のブロック（ＭＬＣブロック、またはＴＬＣブロック）に移動してもよい。
ここで、データの移動とは、ＮＡＮＤフラッシュメモリ５の少なくとも一つのブロック（移動元ブロック）に格納されているデータをＮＡＮＤフラッシュメモリ５の他の少なくとも一つのブロック（移動先ブロック）へデータをコピーし、移動元ブロック内のこのデータを無効化することを意味する。
また、有効データとは、ＬＢＡのような論理アドレスに関連付けられている最新のデータを意味する。無効データとは、どの論理アドレスにも関連付けられていない古いデータを意味する。
このような移動処理を制御するため、データ制御部４０３は、図５のような管理テーブルを作成して、ＮＡＮＤフラッシュメモリ５の使用状況を管理する。
＜ＮＡＮＤフラッシュメモリの使用状況を管理するテーブルの説明＞
図５は、データ制御部４０３が作成して管理する、ＳＳＤ３内のＮＡＮＤフラッシュメモリ５の使用状況を管理するテーブルを示す。このテーブルのことを、以下ＮＡＮＤ管理テーブルと呼ぶ。
この図５のＮＡＮＤ管理テーブルには、ＳＬＣ、ＭＬＣ、ＴＬＣといったＮＡＮＤフラッシュメモリ５の利用可能な多値度別に、各多値度で使用しているＮＡＮＤフラッシュメモリ５のブロック数（使用ブロック数）、使用されているブロック内に格納されている有効データの総量（有効データ量）、各多値度で使用可能な最大ブロック数、最大ブロック数を各多値度で使用した場合に格納可能な最大データ量、および各多値度で現在使用できる空きブロック数（フリーブロック数）が記録され、管理されている。
また、図５のＮＡＮＤ管理テーブルには、多値度とは関係なく、ＳＳＤ３全体としての、上記使用ブロック数、有効データ量、最大ブロック数、最大データ量、およびフリーブロック数も記録され、管理されている。
データ制御部４０３がＮＡＮＤフラッシュメモリ５にデータを書き込んだ場合、データ制御部４０３は、書き込み時の多値度に従って、ＮＡＮＤ管理テーブルを更新する。例えば、データ制御部４０３がＳＬＣのフリーブロックから一つブロックを取得し、当該ブロックに４キロバイトのデータをＳＬＣモードで書き込んだならば、データ制御部４０３は、ＮＡＮＤ管理テーブル内のＳＬＣの行の使用ブロック数を１増加させ、ＳＬＣの行の有効データ量を４キロバイト増加させ、ＳＬＣの行のフリーブロック数を１減少させる。
この時、このデータの書き込みによって例えばＭＬＣブロックに格納されている４キロバイトのデータが古いデータとなった（無効データになった）場合、データ制御部４０３は、ＮＡＮＤ管理テーブル内のＭＬＣの行の有効データ量を４キロバイト減少させる。
また、データ制御部４０３は、ＳＳＤ全体の行の使用ブロック数を１増加させ、ＳＳＤ全体の行のフリーブロック数を１減少させる。なお、ＳＳＤ全体の行の有効データ量は変化しない。なぜなら、ＳＬＣブロックに新たに書き込まれた４キロバイトのデータが有効データとなった代わりに、ＭＬＣブロックに格納されていた４キロバイトのデータが無効データとなったからである。
＜ＮＡＮＤ管理テーブルから分かることの説明＞
図５のＮＡＮＤ管理テーブルを見ると、ＳＳＤ３内部の状態について、次のようなことがわかる。
ＳＬＣブロックの使用ブロック数が多い場合、ＮＡＮＤフラッシュメモリ５の利用効率が低下していることがわかる。ＳＬＣブロックは読み書きが速いが、多値度が低いため利用効率は悪い。したがって、ＳＬＣブロックとして使用する最大ブロック数はある程度少なく設定する必要がある。
ＳＬＣの使用ブロック数が予め設定した最大ブロック数に近づいた場合、ＮＡＮＤフラッシュメモリ５の利用効率が落ちているだけでなく、さらなるホスト２からの書き込み要求に対してＳＬＣブロックを割り当てることができなくなる。そこで、ＳＬＣブロックに格納されているデータをより多値度の高いブロックに移動させる必要があると判断できる。
また、すべての多値度について、使用ブロック数が増加しているにも関わらず、有効データ量が最大データ量と比較して少ない場合は、無効データが多く、ＮＡＮＤフラッシュメモリ５内の多くのブロックが有効活用されていないことがわかる。
この時には、同時に全体的にフリーブロック数が減っている。したがって、データ制御部４０３はＧＣによって使用ブロック数を減らし、フリーブロック数を増やす必要があると判断できる。
このように、図５のＮＡＮＤ管理テーブルを使用してＳＳＤ３内のＮＡＮＤフラッシュメモリ５の使用状況をチェックすることで、データ制御部４０３は次にどのような処理が必要かを判断することができる。
＜第１実施形態のデータ移動処理の説明＞
まず、第１実施形態のデータ移動処理の概要について説明する。
ホスト２のプロセッサ１２によって実行されるホストソフトウェアには、プロセス監視部４１が追加される。このプロセス監視部４１はホスト２上で動作するプロセス数を知っていて、総プロセス数をＳＳＤ３に通知することができる。なお、プロセス監視部４１は、総プロセス数の増減をＳＳＤ３に通知してもよい。
ＳＳＤ３のコントローラ４は、ホスト２から通知される総プロセス数がある閾値を上回ったか否かを判定し、総プロセス数がある閾値を上回ったと判定した場合、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させる処理を実行する。この場合、例えば、ＳＬＣブロックに格納されているデータ（有効データ）をＭＬＣブロックまたはＴＬＣブロックに移動する処理が実行される。これにより、現在使用されているＳＬＣブロックをフリーブロックにすることができる。上述したように、総プロセス数が多くなると、スワップアウト、スワップインが起こりやすくなる。本実施形態では、総プロセス数に基づいて、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させる処理が実行されるので、スワップアウト、スワップインが起こり易くなる前に、多値度の低いブロック（例えばＳＬＣブロック）のフリーブロック数を増やすことが可能となる。よって、後にプロセスのスワップアウトやスワップインが発生した時に多値度の低いブロックをデータの書き込みおよびデータの読み出しに使用できる可能性が高くなる。この結果、スワップアウトやスワップインにかかる時間を短縮することができる。
なお、データの移動は、同じ多値度のブロック間で行ってもよい。このデータ移動は、上述のＧＣの一形態である。このデータ移動によって生成されたフリーブロックをＳＬＣのフリーブロックとして割り当てることにより、後続のホスト２からの書き込み要求に備えることができる。
また、データを移動する処理は、必ずしも、総プロセス数がある閾値を上回ったと判定された時点で直ちに実行される必要は無く、総プロセス数がある閾値を上回ったと判定された後に実行されればよい。
例えば、総プロセス数がある閾値を上回ったと判定された時点で、コントローラ４（例えばホスト要求処理部４０２）はデータを移動する処理を実行すべきことを決定し、このデータ移動のための処理を待ち行列にキューイングしてもよい。
あるいは、総プロセス数が閾値を上回ったことをトリガとして、ホスト要求処理部４０２は、データ移動のための処理の優先度を上げてもよい。これにより、データ移動のための処理の優先度が幾つかの他の処理の優先度よりも高くなるので、データ移動のための処理を、これら幾つかの他の処理よりも優先して実行することが可能となる。
あるいは、総プロセス数がある閾値を上回ったと判定された時点で、ホスト要求処理部４０２はデータを移動する処理を実行すべきことを決定し、そしてＳＬＣの有効データ量がある閾値にまで低下する、またはＳＳＤ３全体のフリーブロック数がある閾値にまで低下する、といった条件が成立するまで待ち、この条件が成立した時に、データ移動のための処理を実行してもよい。
以下、総プロセス数に基づくデータ移動処理を実現するための具体的な構成について説明する。
図６は、プロセス監視部４１を含む、ホスト２の内部構成例を示す。
この図６の構成例は、図２の構成例に対して、プロセス監視部４１を追加したものである。
プロセス監視部４１は、ＯＳ３２のプロセス管理部３２１やメモリ管理部３２２、さらにはファイルシステム３３との情報の授受を通じて、ホスト２で動作しているプロセス、これら各プロセスに割り当てられているメモリ領域、その領域サイズ、さらには各プロセスがアクセスしたＳＳＤ３のＬＢＡ、等の情報を取得し、管理する。
具体的には、プロセス監視部４１は、図７のような管理テーブルを使用して前記情報を管理している。図７のような管理テーブルは、複数のプロセスに対応する複数のエントリ（行）を有する。各行は、プロセス識別子フィールド、プロセス種別フィールド、メモリ使用量フィールド、複数のＬＢＡ利用リストフィールド、最終起動時刻フィールドを含む。
あるプロセスに対応する行において、プロセス識別子フィールドは、このプロセスの識別子を示す。プロセス種別フィールドは、このプロセスの種別（ユーザプロセス／システムプロセス）を示す。メモリ使用量フィールドは、このプロセスによって使用されているホストメモリ上のメモリ領域の容量を示す。ＬＢＡ利用リストフィールドは、このプロセスがアクセス（読み出し／書き込み）したＳＳＤ３のＬＢＡのリストを示す。最終起動時刻フィールドは、このプロセスが最後に起動された時刻を示す。
前述の通り、プロセス生成時にはプロセス管理部３２１がＳＳＤ３からプログラムを読み出す他、プロセスがＳＳＤ３に対する読み出し／書き込み要求を発行する。したがって、プロセスが生成されると、ＳＳＤ３へのデータの書き込み、ＳＳＤ３からのデータの読み出しが行われる可能性が高い。
そこで、プロセス監視部４１がプロセス管理部３２１に問い合わせることによってプロセスが生成されたことを検出したら、プロセス監視部４１はそのことをＳＳＤ３に通知する。このＳＳＤ３への通知は、ＮＶＭｅ等の標準規格のコマンドを使用してもよいし、別の方法を使っても構わない。
ホスト２からプロセス数が増えたことを通知されたＳＳＤ３のコントローラ４においては、その通知を受領したホスト要求処理部４０２は、データ制御部４０３に、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させ、これによって多値度の低いブロック用のフリーブロック数を増やし、後続のホスト２からのアクセスに備える。
また、プロセス数が減少することはプロセスが終了したことを意味する。プロセスが終了すると、当該終了したプロセスがＳＳＤ３に対して読み書きしたデータは当分の間アクセスされない可能性が高い。
そこで、プロセス監視部４１がプロセス管理部３２１に問い合わせることによってプロセスが終了したことを検出したら、プロセス監視部４１はそのことをＳＳＤ３に通知する。このＳＳＤ３への通知も、ＮＶＭｅ等の標準規格のコマンドを使用してもよいし、別の方法を使っても構わない。
ホスト２からプロセス数が減ったことを通知されたＳＳＤ３のコントローラ４においては、その通知を受領したホスト要求処理部４０２は、データ制御部４０３に、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させ、これによって多値度の低いブロック用のフリーブロック数を増やし、ＮＡＮＤフラッシュメモリ５の利用効率の改善を図る。
さらに、プロセスの総数が少ないことは、ホスト２からＳＳＤ３へ送信される読み出し／書き込み要求が少ない可能性を示す。
またプロセスの総数が多いことは、前述したプロセスのスワップアウトとスワップインが起こる可能性が高いことを示す。
そこでプロセス監視部４１は、プロセス管理部３２１に問い合わせた結果から総プロセス数を管理し、その総プロセス数をＳＳＤ３に通知する。このＳＳＤ３への通知も、ＮＶＭｅ等の標準規格のコマンドを使用してもよいし、別の方法を使っても構わない。ＳＳＤ３に総プロセス数を通知するタイミングは、プロセス数が増減した時でもよいし、定期的に通知するようにしてもよい。
ホスト２から総プロセス数の通知を受けたＳＳＤ３のコントローラ４においては、その通知を受領したホスト要求処理部４０２は、通知された総プロセス数が予め設定された閾値（第１の閾値）を上回っているかをチェックする。
もし総プロセス数が前記第１の閾値を上回っていた場合、ホスト要求処理部４０２は、データ制御部４０３に、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させるよう指示する。これにより、多値度の低いブロックに格納されているデータがより多値度の高いブロックに移動されるので、多値度の低いブロック用のフリーブロック数が増え、後にプロセスのスワップアウトやスワップインが発生した時に多値度の低いブロックを使用できる可能性が高くなる。この結果、スワップアウトやスワップインにかかる時間が短縮され、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能を向上させることができる。
また、ホスト要求処理部４０２は、総プロセス数が予め設定された閾値（第２の閾値）を下回っているかをチェックする。例えば、第２の閾値は、第１の閾値よりも小さい値である。
もし総プロセス数が第２の閾値を下回っていた場合、ホスト要求処理部４０２は、データ制御部４０３に、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させるよう指示する。これにより、多値度の低いブロックに格納されているデータがより多値度の高いブロックに移動されるので、多値度の低いブロック用のフリーブロック数が増え、ＮＡＮＤフラッシュメモリ５の利用効率が改善する。
図８のフローチャートは、ホスト２とＳＳＤ３によって実行される、総プロセス数通知処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、プロセス管理部３２１と共同して、ホスト２のプロセッサ１２上で動作している総プロセス数を管理する（ステップＳ１１）。総プロセス数が増減した、または前回の通知から一定期間が経過した、といった通知条件が成立した時（ステップＳ１２のＹＥＳ）、プロセス監視部４１は、総プロセス数を示す情報をＳＳＤ３に送信して総プロセス数をＳＳＤ３に通知する（ステップＳ１３）。
ＳＳＤ３のコントローラ４は、総プロセス数を示す通知をホスト２から受信する（ステップＳ２１）。コントローラ４のホスト要求処理部４０２は、ホスト２によって通知された総プロセス数を第１の閾値と比較して、総プロセス数が第１の閾値を上回っているか否かを判定する（ステップＳ２２）。
総プロセス数が第１の閾値を上回っているならば（ステップＳ２２のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ２３）。ステップＳ２３では、ホスト要求処理部４０２からデータ制御部４０３にデータ移動が指示される。そして、データ制御部４０３がデータを多値度の低いブロックから多値度の高いブロックに移動する。例えば、データ制御部４０３は、ＳＬＣブロックに格納されているデータ（有効データ）を読み出し、このデータを、ＭＣＬブロックにＭＬＣモードで書き込むか、またはＴＬＣブロックにＴＬＣモードで書き込む。これにより、ＳＬＣブロックに格納されているデータがＳＬＣブロックからＭＣＬブロックまたはＴＬＣブロックに移動される。データの移動によって有効データが無くなったＳＬＣブロックはフリーブロックとなる。
したがって、ホスト２（プロセッサ１２）上で動作しているプロセスの数の増加によってスワップアウトが起こる前に、ＳＬＣのフリーブロックを事前に確保しておくことが可能となり、スワップアウトに要する時間を低減することができる。この結果、コンピュータシステム１全体の性能を改善することが可能となる。
総プロセス数が第１の閾値を上回っていないならば（ステップＳ２２のＮＯ）、ホスト要求処理部４０２は、総プロセス数を第２の閾値（＜第１の閾値）と比較して、総プロセス数が第２の閾値を下回っているか否かを判定する（ステップＳ２４）。
総プロセス数が第２の閾値を下回っているならば（ステップＳ２４のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ２５）。ステップＳ２５では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示される。そして、データ制御部４０３は、データを多値度の低いブロックから多値度の高いブロックに移動する。例えば、データ制御部４０３は、ＳＬＣブロックに格納されているデータ（有効データ）を読み出し、このデータを、ＭＣＬブロックにＭＬＣモードで書き込むか、またはＴＬＣブロックにＴＬＣモードで書き込む。これにより、ＳＬＣブロックに格納されているデータがＳＬＣブロックからＭＣＬブロックまたはＴＬＣブロックに移動される。このデータの移動によって、ＮＡＮＤフラッシュメモリ５の利用効率が改善される。
なお、ステップＳ２３では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行したが、例えば、ＴＬＣブロック間でデータ（有効データ）を移動してもよい。上述したように、このデータ移動はＧＣの一形態である。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
同様に、ステップＳ２５でも、例えば、ＴＬＣブロック間でデータ（有効データ）を移動してもよい。
図９のフローチャートは、ホスト２とＳＳＤ３とによって実行される、プロセス数増減通知処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、プロセス管理部３２１と共同して、ホスト２のプロセッサ１２上で動作している総プロセス数の増減を管理する（ステップＳ３１）。
総プロセス数が増加したならば（ステップＳ３２のＹＥＳ）、プロセス監視部４１は、総プロセス数の増加を示す通知をＳＳＤ３に送信する（ステップＳ３３）。
一方、総プロセス数が減少したならば（ステップＳ３４のＹＥＳ）、プロセス監視部４１は、総プロセス数の減少を示す通知をＳＳＤ３に送信する（ステップＳ３５）。
ＳＳＤ３のコントローラ４が総プロセス数の増加を示す通知をホスト２から受信したならば（ステップＳ４１のＹＥＳ）、コントローラ４のホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ４２）。ステップＳ４２では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示され、データ制御部４０３がデータを多値度の低いブロックから多値度の高いブロックに移動する。例えば、データ制御部４０３は、ＳＬＣブロックに格納されているデータ（有効データ）を読み出し、このデータを、ＭＣＬブロックにＭＬＣモードで書き込むか、またはＴＬＣブロックにＴＬＣモードで書き込む。これにより、ＳＬＣブロックに格納されているデータがＳＬＣブロックからＭＣＬブロックまたはＴＬＣブロックに移動される。データの移動によって有効データが無くなったＳＬＣブロックはフリーブロックとなる。
したがって、スワップアウトが起こる前に、ＳＬＣ用のフリーブロックを事前に確保しておくことが可能となり、スワップアウトに要する時間を低減することができる。この結果、コンピュータシステム１全体の性能を改善することが可能となる。
ＳＳＤ３のコントローラ４が総プロセス数の減少を示す通知をホスト２から受信したならば（ステップＳ４３のＹＥＳ）、コントローラ４のホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ４４）。ステップＳ４４では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示され、データ制御部４０３がデータを多値度の低いブロックから多値度の高いブロックに移動する。例えば、データ制御部４０３は、ＳＬＣブロックに格納されているデータ（有効データ）を読み出し、このデータを、ＭＣＬブロックにＭＬＣモードで書き込むか、またはＴＬＣブロックにＴＬＣモードで書き込む。これにより、ＳＬＣブロックに格納されているデータがＳＬＣブロックからＭＣＬブロックまたはＴＬＣブロックに移動される。このデータの移動によって、ＮＡＮＤフラッシュメモリ５の利用効率が改善される。
なお、ステップＳ４２では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行したが、例えば、ＴＬＣブロック間でデータ（有効データ）を移動してもよい。上述したように、このデータ移動はＧＣの一形態である。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
同様に、ステップＳ４４でも、例えば、ＴＬＣブロック間でデータ（有効データ）を移動してもよい。これにより、ＴＬＣブロックのフラグメンテーションを低減することができる。
図８のフローチャートおよび図９のフローチャートを参照して説明したホスト２の処理は、ホストソフトウェア（ストレージドライバ３１、オペレーティングシステム（ＯＳ）３２、ファイルシステム３３、プロセス監視部４１、等）を実行するように構成されたプロセッサ１２によって実行される。
（第２実施形態）
第１実施形態では、ホスト２からＳＳＤ３に通知される総プロセス数（または総プロセス数の増減）に基づいてデータ移動を実行した。第２実施形態では、プロセスの識別子がホスト２からＳＳＤ３に通知され、特定のプロセスによって書き込まれたデータがブロック間で移動される。なお、第２実施形態におけるＳＳＤ３のハードウェア構成およびホスト２のハードウェア構成は第１実施形態のＳＳＤ３およびホスト２と同様である。
＜第２実施形態のデータ移動処理の説明＞
まず、第２実施形態のデータ移動処理の概要について説明する。
ホスト２は、ホスト２において生成された各プロセスの識別子を示す情報をＳＳＤ３に通知することができる。また、ホスト２は、データの書き込みを要求したプロセスの識別子が各々に付与された書き込み要求それぞれをＳＳＤ３に送信することができる。ＳＳＤ３のコントローラ４は、生成された各プロセスの識別子と、前記生成された各プロセスによって書き込まれたデータに対応するアドレス範囲との対応関係を管理テーブルを使用して管理する。
ＳＳＤ３のコントローラ４は、あるプロセスの終了を示す通知をホスト２から受信した後、管理テーブルに基づいて、終了したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータを多値度の低いブロックからより多値度の高いブロックに移動する処理を実行する。
終了したプロセスに対応するデータは、しばらくの間、ホスト２からアクセスされることはない。したがって、終了したプロセスに対応するデータをより多値度の高いブロックに移動させても、このデータの読み出し速度が低下するといった現象は起こらないので、性能の低下を招くことなく、後続のホスト２からの書き込み要求に備えることができる。
なお、終了したプロセスに対応するデータの移動は、同じ多値度のブロック間で行ってもよい。この場合でも、データ移動は、上述のＧＣの一形態である。このデータ移動によって生成されたフリーブロックをＳＬＣのフリーブロックとして割り当てることにより、後続のホスト２からの書き込み要求に備えることができる。
また、ホスト２は、データの書き込みを要求したプロセスの識別子が各々に付与された書き込み要求をＳＳＤ３に送信するだけでなく、データの読み出しを要求したプロセスの識別子が各々に付与された読み出し要求をもＳＳＤ３に送信してもよい。この場合、ＳＳＤ３のコントローラ４は、生成された各プロセスの識別子と、生成された各プロセスによってアクセスされた（読み出しまたは書き込みされた）データに対応するアドレス範囲との対応関係を管理テーブルを使用して管理すればよい。そして、ＳＳＤ３のコントローラ４は、あるプロセスの終了を示す通知をホスト２から受信した後、この管理テーブルに基づいて、終了したプロセスによってアクセスされた（読み出しまたは書き込みされた）データを多値度の低いブロックからより多値度の高いブロックに移動させる。
また、第１実施形態と同様に、データを移動する処理は、必ずしも、終了したプロセスがホスト２から通知された時点で直ちに実行される必要は無く、後で実行されてもよい。
以下、第２実施形態のデータ移動処理を実現するための具体的な構成について説明する。
図１０は、ホスト２の内部構成例を示す。
図１０の内部構成例は、図６の内部構成例に比し、ストレージドライバ３１の前段にフィルタドライバ４２が追加されている点が異なる。
第１実施形態で説明したように、ホスト２のプロセス監視部４１はホスト２で動作しているプロセスそれぞれを把握している。またプロセス監視部４１は、ファイルシステム３３から、各プロセスが読み書きしたＬＢＡ領域（ＬＢＡ範囲）の情報を取得している。また、読み出し要求および書き込み要求の各々はアクセス先ＬＢＡ領域を指定する情報（先頭ＬＢＡとデータサイズ）を含む。このため、プロセス監視部４１は、フィルタドライバ４２を追加し、読み出し／書き込み要求に含まれるアクセス先ＬＢＡ領域を参照することによって、このデータの読み出し／書き込みを要求した要求元のプロセスを特定することができ、さらに、フィルタドライバ４２を使用して、この特定されたプロセスの識別子をこの読み出し／書き込み要求に付与することができる。したがって、ストレージドライバ３１は、データの読み出し／書き込みを要求したプロセスの識別子が付与された読み出し／書き込み要求をＳＳＤ３に送信することができる。この場合、プロセスの識別子を含む読み出し／書き込み要求（リード／ライトコマンド）がＳＳＤ３に送信されてもよい。
ＳＳＤ３のコントローラ４は、プロセスの識別子が付与された読み出し／書き込み要求をホスト２から受信する。したがって、コントローラ４は、この読み出し／書き込み要求に基づいて、データの読み出し／書き込みを要求した要求元のプロセスの識別子を検出することができる。
このプロセスの識別子は、プロセスＩＤでもよいし、プロセスの元となったプログラムのＩＤでもよいし、このプログラムの名称またはこのプログラムのファイル名でもよい。
ＳＳＤ３のデータ制御部４０３は、受信された読み出し／書き込み要求内のプロセス識別子を使用して、図１１に示すテーブル（以下、プロセスデータ管理テーブルと呼ぶ）を作成する。
データ制御部４０３は、データの読み出し／書き込みを要求したプロセスそれぞれの識別子と、これらプロセスそれぞれによってアクセス（読み出し／書き込み）されたデータに対応するアドレス範囲それぞれとの対応関係を、プロセスデータ管理テーブルを使用して管理する。
このプロセスデータ管理テーブルは、複数のプロセスに対応する複数のエントリ（行）を有する。各行は、プロセス識別子フィールド、ＳＬＣフィールド、ＭＬＣフィールド、ＴＬＣフィールド、プロセス種別フィールド、ＬＢＡ領域・多値度フィールド、最終アクセス時刻フィールドを含む。
あるプロセスに対応する行において、プロセス識別子フィールドは、このプロセスの識別子を示す。ＳＬＣフィールドは、このプロセスによってアクセスされる全データ量のうち、ＳＬＣモードで格納されているデータ量を示す。ＭＬＣフィールドは、このプロセスによってアクセスされる全データ量のうち、ＭＬＣモードで格納されているデータ量を示す。ＴＬＣフィールドは、このプロセスによってアクセスされる全データ量のうち、ＴＬＣモードで格納されているデータ量を示す。プロセス種別フィールドは、このプロセスがシステムプロセスまたはユーザプロセスのいずれであるかを示す。ＬＢＡ領域・多値度フィールドは、このプロセスによってアクセス（読み出し／書き込み）されたＬＢＡ領域（先頭ＬＢＡとサイズ（論理ブロックの数））と、そのＬＢＡ領域のデータがどの多値度のブロックに格納されているかを示す。このＬＢＡ領域は、このプロセスによって読み出し／書き込みされたデータに対応するアドレス範囲を表している。最終アクセス時刻フィールドは、このプロセスが最後にＳＳＤ３にアクセスした最終アクセス時刻、つまりこのプロセスが最後にＳＳＤ３からのデータの読み出しまたはＳＳＤ３へのデータの書き込みを行った最終アクセス時刻を示す。なお、最終アクセス時刻は、図１１に示すように、ＬＢＡ領域毎に管理されてもよい。
本実施形態では、データを多値度の異なる複数のブロック間で移動することにより、同じプロセスのデータを多値度の異なる複数のブロックに分散させることもできる。例えば、あるプロセスに対応するプログラムがＴＬＣブロックのような多値度の高いブロックに格納されてもよいし、このプロセスによって作成されたファイルのようなデータがＳＬＣブロックに格納されてもよい。この場合、このプログラムに割り当てられたＬＢＡ領域に対応する多値度はＴＬＣを示し、ファイルのようなデータに割り当てられたＬＢＡ領域に対応する多値度はＳＬＣを示す。通常、プログラムは滅多に更新されないのに対し、ファイルのようなデータは比較的高い頻度で更新される。したがって、あるプロセスに対応するプログラムをＴＬＣブロックのような多値度の高いブロックに格納し、このプロセスによって作成されたファイルのようなデータをＳＬＣブロックに格納するというデータ配置を利用することによって、ファイルのようなデータを高速に読み出し／書き込みすることと、ＮＡＮＤフラッシュメモリ５の利用効率の改善することの双方を実現することができる。
図１１のプロセスデータ管理テーブルは、図５のＮＡＮＤ管理テーブルと同様に、データ制御部４０３が管理および更新する。
プロセスデータ管理テーブルに新しいプロセスの行を追加するタイミングは、例えば、ホスト２のプロセス監視部４１が、プロセスが生成されたことをＳＳＤ３に通知した時である。例えば、プロセス監視部４１は、ホスト２において生成されたプロセスの識別子を含む情報を、プロセスの生成を示す通知としてＳＳＤ３に送信してもよい。
一方、プロセスデータ管理テーブルから特定のプロセスの行を削除するタイミングは、例えば、ホスト２のプロセス監視部４１が、プロセスが終了したことをＳＳＤ３に通知した時である。例えば、プロセス監視部４１は、ホスト２において終了されたプロセスの識別子を含む情報を、プロセスの終了を示す通知としてＳＳＤ３に送信してもよい。
なお、プロセスが終了したことがホスト２から通知されても、プロセスデータ管理テーブルからこのプロセスの行を削除しない形態も考えられる。
特に、プロセスを識別する識別子として、プロセスの元となったプログラム名を使用する構成においては、後に同一プログラムが起動された場合に備えて、プロセスデータ管理テーブルに終了されたプロセスに関するデータ（行）を残しておく、という活用方法が考えられる。この場合、プロセスデータ管理テーブルからデータ（行）を削除するタイミングは、プロセスデータ管理テーブルのサイズが大きくなりすぎた時、などが考えられる。
具体的な処理は次のようになる。
まず、プロセスの終了時に、ホスト２のプロセス監視部４１が終了したプロセスの識別子をＳＳＤ３に通知する。ＳＳＤ３のコントローラ４が終了したプロセスの識別子をホスト２から受信した後、コントローラ４は、プロセスデータ管理テーブルからこの終了したプロセスの行を特定し、この終了したプロセスがアクセスしていたデータ（例えば、終了したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、または終了したプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、より多値度の高いブロックに移動させる。これにより、より効率的に多値度の低いブロックのフリーブロック数を増やし、ＮＡＮＤフラッシュメモリ５の利用効率の改善を図ることができる。
また、図１１のプロセスデータ管理テーブルは、第１実施形態において移動対象データを選択するためにも利用できる。
例えば、ホスト２のプロセス監視部４１から通知された総プロセス数が第１の閾値を超えているならば、あるいはホスト２のプロセス監視部４１から総プロセス数の増加が通知されたならば、ＳＳＤ３のコントローラ４は、図１１のプロセスデータ管理テーブルを参照し、多値度の低いブロックにより多くのデータが格納されているプロセスを特定し、この特定されたプロセスがアクセスしていたデータ（例えば、この特定したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはこの特定したプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、多値度の低いブロックからより多値度の高いブロックに移動する処理を実行する。
もしくは、ホスト２のプロセス監視部４１から通知された総プロセス数が第１の閾値を超えているならば、あるいはホスト２のプロセス監視部４１から総プロセス数の増加が通知されたならば、ＳＳＤ３のコントローラ４は、図１１のプロセスデータ管理テーブルを参照し、最終アクセス時刻の最も古いプロセスを特定し、この特定されたプロセスがアクセスしていたデータ（例えば、この特定したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはこの特定したプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、多値度の低いブロックからより多値度の高いブロックに移動する処理を実行してもよい。
図１２のフローチャートは、ホスト２とＳＳＤ３とによって実行されるデータ読み出し／書き込み処理の手順を示す。
読み出し／書き込み要求をＳＳＤ３に送信すべき時（ステップＳ５１のＹＥＳ）、ホスト２のプロセス監視部４１は、データの読み出しまたは書き込みを要求した要求元のプロセスの識別子をこの読み出し／書き込み要求に付与し（ステップＳ５２）、この要求元のプロセスの識別子が付与された読み出し／書き込み要求をＳＳＤ３に送信する（ステップＳ５３）。
ＳＳＤ３のコントローラ４は、読み出し／書き込み要求をホスト２から受信する（ステップＳ６１）。ホスト要求処理部４０２は、この受信された読み出し／書き込み要求に基づいて、ＮＡＮＤフラッシュメモリ５からのデータの読み出しまたはＮＡＮＤフラッシュメモリ５へのデータの書き込みをデータ制御部４０３に指示し、データ制御部４０３は、ＮＡＮＤフラッシュメモリ５からのデータの読み出しまたはＮＡＮＤフラッシュメモリ５へのデータの書き込みを行う（ステップＳ６２）。さらに、データ制御部４０３は、読み出し／書き込み要求に付与されたプロセスの識別子と、このプロセスによって読み出しまたは書き込まれたデータのアドレス範囲（ＬＢＡ領域）との対応関係を図１１のプロセスデータ管理テーブルに格納する（ステップＳ６３）。
図１３のフローチャートは、プロセスの終了に応じてホストと第２実施形態のストレージデバイスとによって実行される、プロセス識別子通知処理およびデータ移動処理の手順を示す。
あるプロセスが終了した時（ステップＳ５４のＹＥＳ）、ホスト２のプロセス監視部４１は、この終了したプロセスの識別子をＳＳＤ３に通知する（ステップＳ５５）。
ＳＳＤ３のコントローラ４は、終了したプロセスの識別子をホスト２から受信する（ステップＳ６４）。ホスト要求処理部４０２は、データ制御部４０３に、終了したプロセスのデータの移動を指示し、データ制御部４０３は、図１１のプロセスデータ管理テーブルに基づいて、終了したプロセスによってアクセスされたデータ（例えば、終了したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、または終了したプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）をより多値度の高いブロックに移動する処理を実行する（ステップＳ６５）。
図１４のフローチャートは、総プロセス数が閾値を超えている場合またはプロセス数の増加の通知を受信した場合にＳＳＤ３によって実行されるデータ移動処理の手順を示す。
ホスト２から通知された総プロセス数が第１の閾値を超えているならば、あるいはホスト２のプロセス監視部４１から総プロセス数の増加が通知されたならば（ステップＳ７１のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３にデータの移動を指示する。データ制御部４０３は、図１１のプロセスデータ管理テーブルを参照し、多値度の低いブロックにより多くのデータが格納されているプロセスを特定し、この特定されたプロセスがアクセスしていたデータ（例えば、この特定したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはこの特定したプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、多値度の低いブロックからより多値度の高いブロックに移動する処理を実行する（ステップＳ７２）。
あるいは、ステップＳ７２では、データ制御部４０３は、図１１のプロセスデータ管理テーブルを参照し、最終アクセス時刻の最も古いプロセスを特定し、この特定されたプロセスがアクセスしていたデータ（例えば、この特定したプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはこの特定したプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、多値度の低いブロックからより多値度の高いブロックに移動する処理を実行してもよい。
図１２のフローチャート、図１３のフローチャート、および図１４のフローチャートを参照して説明したホスト２の処理は、ホストソフトウェア（ストレージドライバ３１、オペレーティングシステム（ＯＳ）３２、ファイルシステム３３、プロセス監視部４１、等）を実行するように構成されたプロセッサ１２によって実行される。
（第３実施形態）
以下、生成されたプロセスの識別子と生成されたプロセスがシステムプロセスまたはユーザプロセスのいずれであるかを示す種別（プロセス種別）とをホスト２からＳＳＤ３に通知し、ＳＳＤ３が、ユーザプロセスによってアクセスされたデータ（例えばユーザプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはユーザプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、システムプロセスによってアクセスされたデータ（例えばシステムプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはシステムプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）よりも優先して移動対象データとして選択する処理を実行する、という構成を、第３実施形態として説明する。
なお、第２実施形態におけるＳＳＤ３のハードウェア構成およびホスト２のハードウェア構成は第１実施形態のＳＳＤ３およびホスト２と同様であり、ホスト２の内部構成は図１０で説明した内部構成と同様である。
第１実施形態および第２実施形態において、プロセス監視部４１はホスト２上のプロセスの状態を管理しているが、前述の通り、プロセスにはユーザプロセスとシステムプロセスといった種別がある
前述した通り、プロセスはスワップアウトやスワップインすることがあるが、システムプロセスはホスト２の正常な動作のため必要なプロセスであるため、スワップアウトすることは稀である。換言すれば、スワップアウト、スワップインされるほとんどのプロセスはユーザプロセスであり、システムプロセスはホスト２のメモリ１３に常駐するケースが多い。したがって、起動されたシステムプロセスは、ＳＳＤ３に読み出し／書き込み要求を送出する可能性が高い。
そこで、ホスト２のプロセス監視部４１は、ＳＳＤ３にプロセスの生成を通知する際に、その生成されたプロセスの識別子だけでなく、その生成されたプロセスがシステムプロセスまたはユーザプロセスのいずれであるかを示す種別もＳＳＤ３に通知する。
ＳＳＤ３のデータ制御部４０３は、図１１のプロセスデータ管理テーブルを使用して、生成された各プロセスの識別子と、生成された各プロセスの種別と、生成された各プロセスによってアクセスされたデータ（例えば、生成されたプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、または生成されたプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）に対応するアドレス範囲（ＬＢＡ領域）、等との対応関係を管理する。そして、データ制御部４０３は、どのプロセスのデータをより多値度の高いブロックに移動させるかを判断する場合に、種別がユーザプロセスであるプロセスによってアクセスされたデータを、種別がシステムプロセスであるプロセスによってアクセスされたデータよりも優先して選択する。これにより、ユーザプロセスのデータを、アクセスされる可能性が高いシステムプロセスのデータよりも優先して多値度の高いブロックに移動することができるので、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能をより向上させることができる。
図１５のフローチャートは、ホスト２によって実行される、生成されたプロセスの種別（ユーザプロセス／システムプロセス）をＳＳＤ３に通知する処理の手順を示す。
ホスト２において新たなプロセスが生成されたことを検出した場合（ステップＳ８１のＹＥＳ）、ホスト２のプロセス監視部４１は、生成されたプロセスの識別子とこの生成されたプロセスの種別とをＳＳＤ３に通知する（ステップＳ８２）。
図１６のフローチャートは、ホスト２とＳＳＤ３とによって実行される、プロセス数増減通知処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、プロセス管理部３２１と共同して、ホスト２のプロセッサ１２上で動作している総プロセス数の増減を管理する（ステップＳ９１）。
総プロセス数が増加したならば（ステップＳ９２のＹＥＳ）、プロセス監視部４１は、総プロセス数の増加を示す通知をＳＳＤ３に送信する（ステップＳ９３）。
一方、総プロセス数が減少したならば（ステップＳ９４のＹＥＳ）、プロセス監視部４１は、総プロセス数の減少を示す通知をＳＳＤ３に送信する（ステップＳ９５）。
ＳＳＤ３のコントローラ４が総プロセス数の増加を示す通知をホスト２から受信したならば（ステップＳ１０１のＹＥＳ）、コントローラ４のホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１０２）。ステップＳ１０２では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示され、データ制御部４０３が、図１１のプロセスデータ管理テーブルに基づき、ユーザプロセスによってアクセスされたデータ（例えば、ユーザプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはユーザプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、システムプロセスによってアクセスされたデータ（例えば、システムプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはシステムプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）よりも優先して移動対象データとして選択し、この選択した移動対象データを、多値度の低いブロックから多値度の高いブロックに移動する。
したがって、スワップアウトが起こる前に、ＳＬＣ用のフリーブロックを事前に確保しておくことが可能となり、スワップアウトに要する時間を低減することができる。この結果、コンピュータシステム１全体の性能を改善することが可能となる。
ＳＳＤ３のコントローラ４が総プロセス数の減少を示す通知をホスト２から受信したならば（ステップＳ１０３のＹＥＳ）、コントローラ４のホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１０４）。ステップＳ１０４では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示され、データ制御部４０３が、図１１のプロセスデータ管理テーブルに基づき、ユーザプロセスによってアクセスされたデータ（例えば、ユーザプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはユーザプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、システムプロセスによってアクセスされたデータ（例えば、システムプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはシステムプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）よりも優先して移動対象データとして選択し、この選択した移動対象データを、多値度の低いブロックから多値度の高いブロックに移動する。このデータの移動によって、ＮＡＮＤフラッシュメモリ５の利用効率が改善される。
なお、ステップＳ１０２では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行したが、例えば、ユーザプロセスによってアクセスされたデータ（有効データ）をＴＬＣブロック間で移動してもよい。上述したように、このデータ移動はＧＣの一形態である。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
同様に、ステップＳ１０４でも、例えば、ＴＬＣブロック間でユーザプロセスのデータ（有効データ）を移動してもよい。
図１７のフローチャートは、ホスト２とＳＳＤ３とによって実行される、総プロセス数通知処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、プロセス管理部３２１と共同して、ホスト２のプロセッサ１２上で動作している総プロセス数を管理する（ステップＳ１１１）。総プロセス数が増減した、または前回の通知から一定期間が経過した、といった通知条件が成立した時（ステップＳ１１２のＹＥＳ）、プロセス監視部４１は、総プロセス数を示す情報をＳＳＤ３に送信して総プロセス数をＳＳＤ３に通知する（ステップＳ１１３）。
ＳＳＤ３のコントローラ４は、総プロセス数を示す通知をホスト２から受信する（ステップＳ１２１）。コントローラ４のホスト要求処理部４０２は、ホスト２によって通知された総プロセス数を第１の閾値と比較して、総プロセス数が第１の閾値を上回っているか否かを判定する（ステップＳ１２２）。
総プロセス数が第１の閾値を上回っているならば（ステップＳ１２２のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１２３）。ステップＳ１２３では、ホスト要求処理部４０２からデータ制御部４０３にデータ移動が指示される。そして、データ制御部４０３が、図１１のプロセスデータ管理テーブルに基づき、ユーザプロセスによってアクセスされたデータ（例えば、ユーザプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはユーザプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、システムプロセスによってアクセスされたデータ（例えば、システムプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはシステムプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）よりも優先して移動対象データとして選択し、この選択した移動対象データを、多値度の低いブロックから多値度の高いブロックに移動する。
したがって、スワップアウトが起こる前に、ＳＬＣ用のフリーブロックを事前に確保しておくことが可能となり、スワップアウトに要する時間を低減することができる。この結果、コンピュータシステム１全体の性能を改善することが可能となる。
総プロセス数が第１の閾値を上回っていないならば（ステップＳ１２２のＮＯ）、ホスト要求処理部４０２は、総プロセス数を第２の閾値（＜第１の閾値）と比較して、総プロセス数が第２の閾値を下回っているか否かを判定する（ステップＳ１２４）。
総プロセス数が第２の閾値を下回っているならば（ステップＳ１２４のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１２５）。ステップＳ１２５では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示される。そして、データ制御部４０３は、図１１のプロセスデータ管理テーブルに基づき、ユーザプロセスによってアクセスされたデータ（例えば、ユーザプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはユーザプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）を、システムプロセスによってアクセスされたデータ（例えば、システムプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはシステムプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）よりも優先して移動対象データとして選択し、この選択した移動対象データを、多値度の低いブロックから多値度の高いブロックに移動する。このデータの移動によって、ＮＡＮＤフラッシュメモリ５の利用効率が改善される。
なお、ステップＳ１２３では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行したが、例えば、ユーザプロセスによってアクセスされたデータ（有効データ）をＴＬＣブロック間で移動してもよい。上述したように、このデータ移動はＧＣの一形態である。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
同様に、ステップＳ１２５でも、例えば、ＴＬＣブロック間でユーザプロセスのデータ（有効データ）を移動してもよい。
また、もし複数のプロセスの終了がホスト２からＳＳＤ３に通知されたならば、ＳＳＤ３のコントローラ４は、終了が通知されたプロセスのうち、種別がユーザプロセスであるプロセスによってアクセスされたデータを、種別がシステムプロセスであるプロセスによってアクセスされたデータよりも優先して移動対象データとして選択してもよい。
この場合、図１８のフローチャートで示す手順がＳＳＤ３のコントローラ４によって実行される。
複数のプロセスの終了がホスト２からＳＳＤ３に通知されたならば、ＳＳＤ３のコントローラ４のホスト要求処理部４０２は、データ制御部４０３にデータの移動を指示する。そして、データ制御部４０３は、図１１のプロセスデータ管理テーブルに基づき、終了が通知されたプロセスのうち、種別がユーザプロセスであるプロセスによってアクセスされたデータ（ユーザプロセスによってＮＡＮＤフラッシュメモリ５に書き込まれたデータ、またはユーザプロセスによってＮＡＮＤフラッシュメモリ５からの読み出しまたはＮＡＮＤフラッシュメモリ５への書き込みのいずれかが行われたデータ）をシステムプロセスのデータよりも優先して移動対象データとして選択する（ステップＳ１２７）。
そして、データ制御部４０３は、この移動対象データをより多値度の高いブロックに移動する処理を実行する（ステップＳ１２８）。
図１５のフローチャート、図１６のフローチャート、図１７のフローチャート、および図１８のフローチャートを参照して説明したホスト２の処理は、ホストソフトウェア（ストレージドライバ３１、オペレーティングシステム（ＯＳ）３２、ファイルシステム３３、プロセス監視部４１、等）を実行するように構成されたプロセッサ１２によって実行される。
（第４実施形態）
第４実施形態では、ホスト２のメモリ１３の使用量がホスト２からＳＳＤ３に通知される。ＳＳＤ３のコントローラ４は、メモリ１３の使用量が第３の閾値を上回っている場合、スワップアウトに備えてデータの移動を行う。このデータの移動は、ＧＣの一形態である。
また、メモリ１３の使用量が第３の閾値よりも小さい第４の閾値を下回っている場合も、ＳＳＤ３のコントローラ４は、データの移動を行ってもよい。このデータの移動も、ＧＣの一形態である。メモリ１３の使用量が少ないときは、スワップアウトは発生しにくいので、ホスト２からのデータの書き込み量は比較的少ない。したがって、メモリ１３の使用量が少ないときにデータ移動を行うことにより、ホスト２から見たＳＳＤ３のデータ書き込み性能の低下を招くこと無く、例えば、ＳＬＣのフリーブロックを事前に増やすことができる。
なお、ホスト２のメモリ１３の使用量は、メモリ１３の総使用量によって表されてもよいし、メモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合によって表されてもよい。
また、第４実施形態におけるＳＳＤ３のハードウェア構成およびホスト２のハードウェア構成は第１実施形態のＳＳＤ３およびホスト２と同様であり、ホスト２の内部構成は図１０で説明した内部構成と同様である。
前述の通り、ホスト２のプロセス監視部４１は、ホスト２上で動作しているプロセスに割り当てられたメモリ領域のサイズを知っている。そこで、プロセス監視部４１は、ホスト２のメモリの１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）をＳＳＤ３に通知する。ＳＳＤ３は、ホスト２のメモリの１３の使用量に関する情報を受信し、以下の処理を行う。
ＳＳＤ３のコントローラ４は、ホスト２のメモリの１３の使用量が第３の閾値より多い場合、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動させる。ホスト２のメモリ使用量が多くなったことは、プロセスのスワップアウトが近い将来行われる可能性が高いことを示す。したがって、低い多値度用のフリーブロックを作成しておくことにより、プロセスのスワップアウトおよびスワップインをより短い時間で行うことができるようになる。これにより、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能をより向上させることができる。
またＳＳＤ３のコントローラ４は、ホスト２のメモリの１３の使用量が第４の閾値（＜第３の閾値）より少ない場合、多値度の低いブロックに記録されているデータをより多値度の高いブロックに移動させる。ホスト２のメモリ使用量が少ないということは、近い将来、ＳＳＤ３へのアクセスが少ない可能性が高いことを示す。したがって、低い多値度用のフリーブロックを作成することにより、ＮＡＮＤフラッシュメモリ５の利用効率を改善することができる。
フリーブロックを作成するために、どのプロセスのデータを移動対象にするかの判断は、例えば、これまでに説明した各実施形態と同様の方法で行うことができる。
図１９のフローチャートは、ホスト２とＳＳＤ３とによって実行される、使用メモリ量通知処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、プロセス管理部３２１と共同して、ホスト２のメモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）を管理する（ステップＳ１３１）。メモリ１３の使用量が増減した、または前回の通知から一定期間が経過した、といった通知条件が成立した時（ステップＳ１３２のＹＥＳ）、プロセス監視部４１は、ホスト２のメモリ１３の使用量を示す情報（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）をＳＳＤ３に送信してホスト２のメモリ１３の使用量をＳＳＤ３に通知する（ステップＳ１３３）。
ＳＳＤ３のコントローラ４は、ホスト２のメモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）をホスト２から受信する（ステップＳ１４１）。コントローラ４のホスト要求処理部４０２は、ホスト２によって通知されたメモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）を第３の閾値と比較して、メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第３の閾値を上回っているか否かを判定する（ステップＳ１４２）。
メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第３の閾値を上回っているならば（ステップＳ１４２のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１４３）。ステップＳ１４３では、ホスト要求処理部４０２からデータ制御部４０３にデータ移動が指示される。そして、データ制御部４０３がデータを多値度の低いブロックから多値度の高いブロックに移動する。
メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第３の閾値を上回っていないならば（ステップＳ１４２のＮＯ）、ホスト要求処理部４０２は、メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）を第４の閾値（＜第３の閾値）と比較して、メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第４の閾値を下回っているか否かを判定する（ステップＳ１４４）。
メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第４の閾値を下回っているならば（ステップＳ１４４のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１４５）。ステップＳ１４５では、ホスト要求処理部４０２からデータ制御部４０３にデータの移動が指示される。そして、データ制御部４０３は、データを多値度の低いブロックから多値度の高いブロックに移動する。
なお、ステップＳ１４３では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理（ＧＣの一形態）を実行したが、例えば、ＴＬＣブロック間でデータ（有効データ）を移動する処理（ＧＣの一形態）を実行してもよい。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
同様に、ステップＳ１４５でも、例えば、ＴＬＣブロック間でデータ（有効データ）を移動する処理（ＧＣの一形態）を実行してもよい。
図１９のフローチャートを参照して説明したホスト２の処理は、ホストソフトウェア（ストレージドライバ３１、オペレーティングシステム（ＯＳ）３２、ファイルシステム３３、プロセス監視部４１、等）を実行するように構成されたプロセッサ１２によって実行される。
（第５実施形態）
第５実施形態では、次に起こるスワップアウトによってホスト２からＳＳＤ３に書き込まれるデータ量を示す情報がＳＳＤ３に通知される。ＳＳＤ３のコントローラ４は、例えば、メモリ１３の使用量が第３の閾値を上回っている場合、ホスト２から通知されたデータ量に対応する空き容量が多値度の低いブロックに確保されるように、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する。
ホスト２のプロセス監視部４１は、次にホスト２で行われるスワップアウトの対象プロセスを知ることができる。スワップアウトの対象プロセスは、例えば、最終起動時刻が古いプロセスや、最も割り当てメモリサイズの大きいプロセスである。したがって、プロセス監視部４１は、次に起こるスワップアウトによってＳＳＤ３に書きこまれるデータ量を予測することができる。そこで、プロセス監視部４１は次に起こるスワップアウトによってＳＳＤ３に書きこまれると予測されるデータ量をＳＳＤ３に通知する。
通知を受けたＳＳＤ３のコントローラは、多値度の低いブロックに通知された量の空き容量ができるように、データの移動を行う。これにより、スワップアウトにかかる時間を短縮でき、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能をより向上させることができる。
どのプロセスのデータを移動対象にするかの判断は、例えば、これまでに説明した各実施形態と同様の方法で行うことができる。
図２０のフローチャートは、ホスト２とＳＳＤ３とによって実行される、スワップアウトによってＳＳＤ３に書き込まれるデータ量を通知する処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、次に起こるスワップアウトによってＳＳＤ３に書き込まれるデータ量を推定する（ステップＳ１５１）。そして、プロセス監視部４１は、この推定されるデータ量を示す情報をＳＳＤ３に送信してこの推定されるデータ量をＳＳＤ３に通知する（ステップＳ１５２）。
ＳＳＤ３のコントローラ４は、この推定されるデータ量の通知をホスト２から受信する（ステップＳ１６１）。コントローラ４のホスト要求処理部４０２は、この推定されるデータ量に対応する空き容量が多値度の低いブロックに確保されるように多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動すべきことをデータ制御部４０３に指示する。この指示を受けたデータ制御部４０３は、この推定されるデータ量に対応する空き容量が多値度の低いブロックに確保されるように、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１６２）。
なお、ステップＳ１６２では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行したが、例えば、ＴＬＣブロック間でデータ（有効データ）を移動してもよい。上述したように、このデータ移動はＧＣの一形態である。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
図２１のフローチャートは、ホスト２とＳＳＤ３とによって実行される、使用メモリ量／スワップアウトによってＳＳＤ３に書き込まれるデータ量を通知する処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、プロセス管理部３２１と共同して、ホスト２のメモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）を管理する。そして、プロセス監視部４１は、ホスト２のメモリ１３の使用量を示す情報と、次に起こるスワップアウトでＳＳＤ３に書き込まれる推定データ量とをＳＳＤ３に通知する（ステップＳ１５３）。
ＳＳＤ３のコントローラ４は、ホスト２のメモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）と、次に起こるスワップアウトでＳＳＤ３に書き込まれる推定データ量とをホスト２から受信する（ステップＳ１６３）。
コントローラ４のホスト要求処理部４０２は、ホスト２によって通知されたメモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）を第３の閾値と比較して、メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第３の閾値を上回っているか否かを判定する（ステップＳ１６４）。
メモリ１３の使用量（メモリ１３の総使用量、またはメモリ１３の総メモリサイズに対するメモリ１３の総使用量の割合）が第３の閾値を上回っているならば（ステップＳ１６４のＹＥＳ）、ホスト要求処理部４０２は、データ制御部４０３を使用して、通知された推定データ量に対応する空き容量が多値度の低いブロックに確保されるように多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動すべきことをデータ制御部４０３に指示する。この指示を受けたデータ制御部４０３は、この推定されるデータ量に対応する空き容量が多値度の低いブロックに確保されるように、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行する（ステップＳ１６５）。
なお、ステップＳ１６５では、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行したが、例えば、ＴＬＣブロック間でデータ（有効データ）を移動してもよい。上述したように、このデータ移動はＧＣの一形態である。この場合でも、データ移動によって生成されたフリーブロックをＳＬＣ用のフリーブロックとして割り当てることによって、後のスワップアウトに備えることができる。
また、次に起こるスワップアウトによってホスト２からＳＳＤ３に書き込まれるデータ量をホスト２からＳＳＤ３に通知する処理は、第４実施形態のみならず、第１実施形態、第２実施形態、または第３実施形態に適用してもよい。例えば、スワップアウトによってホスト２からＳＳＤ３に書き込まれるデータ量をホスト２からＳＳＤ３に通知する処理が第１実施形態に適用されたならば、ＳＳＤ３のコントローラ４は、総プロセス数が第１の閾値を上回っているとの判定をした後、通知されたデータ量分の空き容量が多値度の低いブロックに確保されるように、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動してもよい。
また、図２０のフローチャート、および図２１のフローチャートを参照して説明したホスト２の処理は、ホストソフトウェア（ストレージドライバ３１、オペレーティングシステム（ＯＳ）３２、ファイルシステム３３、プロセス監視部４１、等）を実行するように構成されたプロセッサ１２によって実行される。
（第６実施形態）
第６実施形態では、ホスト２のプロセス監視部４１は、プログラムそれぞれが起動される頻度と共に、これらプログラムのリストを管理している。プロセス監視部４１は、起動頻度の高いプログラムを示す情報をＳＳＤ３に通知する。あるプログラムの起動頻度は、例えば、このプログラムがある基準期間内に起動された回数、またはホスト２のＯＳ３２のブートからシャットダウンまでの期間にこのプログラムが起動された回数、等によって表すことができる。基準期間内に起動された回数（またはＯＳ３２のブートからシャットダウンまでの期間に起動された回数）がある閾値を上回るプログラムが、起動頻度の高いプログラムとして検出されてもよい。
ＳＳＤ３のコントローラ４は、ホスト２から通知された起動頻度の高いプログラムに対応するプロセスによって読み出しまたは書き込まれたデータを、多値度の高いブロックからより多値度の低いブロックに移動する処理を実行する。これにより、このプログラムを起動するために要する時間を短縮することができ、このプログラムを高速に起動することが可能となる。
起動頻度の高いプログラムのデータをより多値度の低いブロックに移動する処理を実行するタイミングは、これに限定されないが、例えば、ホスト２から通知される総プロセス数が第２の閾値を下回ったとの判定の後であってもよいし、ホスト２から総プロセス数の減少が通知された後であってもよいし、あるいは、ホストメモリの使用量が第４の閾値を下回ったとの判定の後であってもよい。
また、ＳＳＤ３のコントローラ４は、多値度の低いブロックのデータを多値度の高いブロックに移動させるときに、起動頻度の低いプログラムのデータを移動対象データとして優先的に選択してもよい。
なお、第６実施形態におけるＳＳＤ３のハードウェア構成およびホスト２のハードウェア構成は第１実施形態のＳＳＤ３およびホスト２と同様であり、ホスト２の内部構成は図１０で説明した内部構成と同様である。
以下、第６実施形態のデータ移動処理について具体的に説明する。
前述の通り、ホスト２のプロセス監視部４１は、ホスト２上で動作しているプロセスがどのプログラムに対応するかを管理している。プログラムは、起動と終了を繰り返し、そのたびにプロセスは生成され、破棄される。
プロセスの識別子のうち、プロセスＩＤはプロセスが生成されるたびに異なる数値が割り当てられるが、対応するプログラム、例えばプログラム名は同一である。したがって、プロセス監視部４１は、生成されたプロセスがどのプログラムに対応するのかを記録しておくことで、頻繁に起動されるプログラムを知ることができる。そこで、プロセス監視部４１は、ＳＳＤ３に対して、頻繁に起動されるプログラム、つまり起動頻度の高いプログラムを通知する。
ＳＳＤ３のコントローラ４は、生成された各プロセスの識別子と、生成された各プロセスによって読み出しまたは書き込まれたデータに対応するアドレス範囲、等との対応関係を図１１のプロセスデータ管理テーブルを使用して管理する。さらに、ＳＳＤ３のコントローラ４は、図１１のプロセスデータ管理テーブルに、各プロセス識別子がどのプログラムに対応するかを合わせて記録する。そして、コントローラ４は、プロセス監視部４１から通知された頻繁に起動されるプログラムに対応するプロセスがアクセス（読み出しまたは書き込み）するデータを移動対象データとして選択し、この移動対象データを多値度の高いブロックからより多値度の低いブロックに移動させる。これにより、ユーザもしくはシステムによって頻繁に起動されるプログラムのデータを多値度の低いブロックに集めることができ、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能をより向上させることができる。
また、他の各実施形態で説明したデータ移動処理対象のプロセスを選択する際に、コントローラ４は、プロセス監視部４１から通知された頻繁に起動されるプログラムを、多値度の低いブロックから多値度の高いブロックへ移動すべき移動対象データとして選択しないようにしてもよい。例えば、ホスト２上で動作する総プロセス数が第１の閾値を上回っとの判定の後、あるいはホスト２のメモリ１３の使用量が第４の閾値を上回ったとの判定の後、コントローラ４は、図１１のプロセスデータ管理テーブルに基づいて、ホスト２によって通知された起動頻度の高いプログラムを除く他のプログラムに対応するプロセスの中から、データを移動すべきプロセスを選択してもよく、そして、この選択したプロセスによって読み出しまたは書き込まれたデータを多値度の低いブロックから多値度の高いブロックへ移動させてもよい。
これにより、ユーザもしくはシステムが頻繁に起動するプログラムのデータが多値度の低いブロックに記録されている状態が維持されるので、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能をより向上させることができる。
図２２のフローチャートは、ホスト２とＳＳＤ３とによって実行される、頻繁に起動されるプログラムを通知する処理およびデータ移動処理の手順を示す。
ホスト２のプロセス監視部４１は、頻繁に起動されるプログラムを検出する（ステップＳ１７１）。プロセス監視部４１は、検出されたプログラムつまり起動頻度の高いプログラムを示す情報をＳＳＤ３に送信して、起動頻度の高いプログラムをＳＳＤ３に通知する（ステップＳ１７２）。
ＳＳＤ３のコントローラ４は、起動頻度の高いプログラムを示す情報をホスト２から受信する。そして、コントローラ４のホスト要求処理部４０２は、データ制御部４０３に対して、起動頻度の高いプログラムよってアクセスされたデータをより多値度の低いブロックに移動すべきことを指示する。この指示を受けたデータ制御部４０３は、図１１のプロセスデータ管理テーブルに基づいて、ホスト２によって通知された起動頻度の高いプログラムに対応するプロセスによって読み出しまたは書き込まれたデータを多値度の高いブロックからより多値度の低いブロックに移動する処理を実行する（ステップＳ１７３）。
図２２のフローチャートを参照して説明したホスト２の処理は、ホストソフトウェア（ストレージドライバ３１、オペレーティングシステム（ＯＳ）３２、ファイルシステム３３、プロセス監視部４１、等）を実行するように構成されたプロセッサ１２によって実行される。
以上説明したように、本第１実施形態〜第６実施形態によれば、ホスト２の内部状態に関する情報（総プロセス数、総プロセス数の増加または減少、生成された各プロセスの識別子、生成された各プロセスの種別、終了されたプロセスの識別子、要求元のプロセスの識別子が付与された読み出し／書き込み要求、ホストメモリの使用量、次に起こるスワップアウトでＳＳＤ３に書き込まれるデータ量、頻繁に起動されるプログラム、等）がホスト２からＳＳＤ３に通知され、この情報に基づいて、多値レベルが互いに異なるブロック間でのデータ移動やＧＣのためのデータ移動といったＳＳＤ３の内部動作が制御される。
このように、ホスト２の状態変化をＳＳＤ３の内部の制御に利用することで、ホスト２から見たＳＳＤ３の性能、ひいてはユーザから見たＳＳＤ３の性能を向上させることができる。また、ＳＳＤ３内部のＮＡＮＤフラッシュメモリ５の利用効率の改善を図ることができる。
なお、ここでは、ホスト２の内部状態を通知処理とホスト２から通知される内部状態に基づくデータ移動処理とを第１実施形態〜第６実施形態にそれぞれ分けて説明したが、これら実施形態の処理は適宜組み合わせて使用することができる。また、第１実施形態〜第６実施形態のうちの任意の２以上の実施形態の構成を併せ持つ構成が利用されてもよい。
また、ＳＳＤ３に対するホスト２の状態の通知は、様々な標準規格に従った方法で行ってもよいし、標準規格以外の方法を用いて行ってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２…ホスト、３…ＳＳＤ（ストレージデバイス）、４…コントローラ、５…ＮＡＮＤフラッシュメモリ、３１…ストレージドライバ、３２…オペレーティングシステム、３３…ファイルシステム、３２１…プロセス管理部、４１…プロセス監視部、４２…フィルタドライバ、４０２…ホスト要求処理部、４０３……データ制御部。

Claims (18)

  1. ホストに接続可能なストレージデバイスであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備し、
    前記コントローラは、
    前記ホスト上で動作している総プロセス数を示す情報を前記ホストから受信し、
    前記総プロセス数が第１の閾値を上回っているとの判定をした後、前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行するように構成されている、ストレージデバイス。
  2. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、前記総プロセス数が前記第１の閾値を上回っているとの判定をした後、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行するように構成されている請求項１記載のストレージデバイス。
  3. 前記コントローラは、
    前記ホストにおいて生成された各プロセスの識別子と前記生成された各プロセスがシステムプロセスまたはユーザプロセスのいずれであるかを示す種別とを示す情報と、データの書き込みを要求したプロセスの識別子が各々に付与された書き込み要求それぞれとを前記ホストから受信し、
    前記生成された各プロセスの識別子と、前記生成された各プロセスの種別と、前記生成された各プロセスによって書き込まれたデータに対応するアドレス範囲との対応関係を第１の管理テーブルを使用して管理し、
    前記総プロセス数が前記第１の閾値を上回っているとの判定をした後、前記第１の管理テーブルに基づいて、種別が前記ユーザプロセスであるプロセスによって前記不揮発性メモリに書き込まれたデータを、種別が前記システムプロセスであるプロセスによって前記不揮発性メモリに書き込まれたデータよりも優先して移動対象データとして選択し、前記移動対象データを、前記移動対象データが格納されているブロックから他のブロックに移動する処理を実行するように構成されている請求項１記載のストレージデバイス。
  4. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、前記移動対象データを多値度の低いブロックからより多値度の高いブロックに移動する処理を実行するように構成されている請求項３記載のストレージデバイス。
  5. ホストに接続可能なストレージデバイスであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備し、
    前記コントローラは、
    前記ホストにおいて生成された各プロセスの識別子を示す情報と、データの書き込みを要求したプロセスの識別子が各々に付与された書き込み要求それぞれとを前記ホストから受信し、
    前記生成された各プロセスの識別子と、前記生成された各プロセスによって書き込まれたデータに対応するアドレス範囲との対応関係を第１のテーブルを使用して管理し、
    終了したプロセスの識別子を示す情報を前記ホストから受信した後、前記第１のテーブルに基づいて、前記終了したプロセスによって前記不揮発性メモリに書き込まれた第１のデータを、前記第１のデータが格納されているブロックから他のブロックに移動する処理を実行するように構成されている、ストレージデバイス。
  6. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、前記終了したプロセスによって前記不揮発性メモリに書き込まれた前記第１のデータを多値度の低いブロックからより多値度の高いブロックに移動する処理を実行するように構成されている請求項５記載のストレージデバイス。
  7. ホストに接続可能なストレージデバイスであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備し、
    前記コントローラは、
    前記ホストのメモリの使用量を示す情報を前記ホストから受信し、
    前記ホストのメモリの使用量が第３の閾値を上回っているとの判定をした後、前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行するように構成されている、ストレージデバイス。
  8. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、前記ホストのメモリの使用量が前記第３の閾値を上回っているとの判定をした後、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行するように構成されている請求項７記載のストレージデバイス。
  9. 前記コントローラは、
    次に起こるプロセスのスワップアウトによって前記ストレージデバイスに書き込まれるデータ量を示す情報を前記ホストから受信し、
    前記ホストのメモリの使用量が前記第３の閾値を上回っているとの判定をした後、前記受信された情報によって示されるデータ量に対応する空き容量が確保されるように前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行するように構成されている請求項７記載のストレージデバイス。
  10. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、
    次に起こるプロセスのスワップアウトによって前記ストレージデバイスに書き込まれるデータ量を示す情報を前記ホストから受信し、
    前記ホストのメモリの使用量が前記第３の閾値を上回っているとの判定をした後、前記受信された情報によって示されるデータ量に対応する空き容量が多値度の低いブロックに確保されるように、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行するように構成されている請求項７記載のストレージデバイス。
  11. ホストに接続可能なストレージデバイスであって、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備し、
    前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、
    前記ホストにおいて生成された各プロセスの識別子を示す情報と、データの読み出しまたは書き込みを要求したプロセスの識別子が各々に付与された読み出し／書き込み要求それぞれと、起動頻度の高いプログラムを示す情報とを前記ホストから受信し、
    前記生成された各プロセスの識別子と、前記生成された各プロセスによって読み出しまたは書き込まれたデータに対応するアドレス範囲との対応関係を第１の管理テーブルを使用して管理し、
    前記第１の管理テーブルに基づいて、前記起動頻度の高いプログラムに対応するプロセスによって読み出しまたは書き込まれたデータを多値度の高いブロックからより多値度の低いブロックに移動する処理を実行するように構成されている、ストレージデバイス。
  12. プロセッサおよびメモリを含むコンピュータと、ストレージデバイスとを具備するコンピュータシステムであって、
    前記プロセッサは、前記プロセッサ上で動作している総プロセス数を前記ストレージデバイスに通知する処理を実行するように構成され、
    前記ストレージデバイスは、
    複数のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続され、前記不揮発性メモリを制御するように構成されたコントローラとを具備し、
    前記コントローラは、
    前記コンピュータから通知される前記総プロセス数が第１の閾値を上回っているとの判定をした後、前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行するように構成されている、コンピュータシステム。
  13. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、前記総プロセス数が前記第１の閾値を上回っているとの判定をした後、多値度の低いブロックに格納されているデータをより多値度の高いブロックに移動する処理を実行するように構成されている請求項１２記載のコンピュータシステム。
  14. 前記プロセッサは、前記コンピュータにおいて生成された各プロセスの識別子と前記生成された各プロセスがシステムプロセスまたはユーザプロセスのいずれであるかを示す種別とを示す情報と、データの書き込みを要求したプロセスの識別子が各々に付与された書き込み要求それぞれとを前記ストレージデバイスに送信するように構成され、
    前記コントローラは、
    前記生成された各プロセスの識別子と、前記生成された各プロセスの種別と、前記生成された各プロセスによって書き込まれたデータに対応するアドレス範囲との対応関係を第１の管理テーブルを使用して管理し、
    前記総プロセス数が前記第１の閾値を上回っているとの判定をした後、前記第１の管理テーブルに基づいて、種別がユーザプロセスであるプロセスによって前記不揮発性メモリに書き込まれたデータを、種別が前記システムプロセスであるプロセスによって前記不揮発性メモリに書き込まれたデータよりも優先して移動対象データとして選択し、前記移動対象データを、前記移動対象データが格納されているブロックから他のブロックに移動する処理を実行するように構成されている請求項１２記載のコンピュータシステム。
  15. 前記複数のブロックの各々は、一つのメモリセルに格納されるビットの数を示す多値度が互いに異なる複数種のブロックのいずれかとして選択的に使用され、
    前記コントローラは、前記移動対象データを多値度の低いブロックからより多値度の高いブロックに移動する処理を実行するように構成されている請求項１４記載のコンピュータシステム。
  16. 前記プロセッサは、前記コンピュータの前記メモリの使用量を前記ストレージデバイスに通知するように構成され、
    前記コントローラは、前記コンピュータの前記メモリの使用量が第３の閾値を上回っているとの判定をした後、前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行するように構成されている請求項１２記載のコンピュータシステム。
  17. 前記プロセッサは、次に起こるプロセスのスワップアウトによって前記ストレージデバイスに書き込まれるデータ量を前記ストレージデバイスに通知するように構成され、
    前記コンピュータの前記メモリの使用量が前記第３の閾値を上回っているとの判定をした後、前記通知されたデータ量に対応する空き容量が確保されるように前記不揮発性メモリの少なくとも一つのブロックに格納されているデータを前記不揮発性メモリの他の少なくとも一つのブロックに移動する処理を実行するように構成されている請求項１６記載のコンピュータシステム。
  18. 前記プロセッサは、前記コンピュータにおいて生成された各プロセスの識別子を前記ストレージデバイスに通知する処理と、データの読み出しまたは書き込みを要求したプロセスの識別子が各々に付与された読み出し／書き込み要求それぞれを前記ストレージデバイスに送信する処理と、起動頻度の高いプログラムを前記ストレージデバイスに通知する処理とを実行するように構成され、
    前記コントローラは、
    前記生成された各プロセスの識別子と、前記生成された各プロセスによって読み出しまたは書き込まれたデータに対応するアドレス範囲との対応関係を第１の管理テーブルを使用して管理し、
    前記第１の管理テーブルに基づいて、前記起動頻度の高いプログラムに対応するプロセスによって読み出しまたは書き込まれたデータを多値度の高いブロックからより多値度の低いブロックに移動する処理を実行するように構成されている請求項１２記載のコンピュータシステム。
JP2018054918A 2018-03-22 2018-03-22 ストレージデバイスおよびコンピュータシステム Active JP6968016B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018054918A JP6968016B2 (ja) 2018-03-22 2018-03-22 ストレージデバイスおよびコンピュータシステム
TW107123304A TWI682279B (zh) 2018-03-22 2018-07-05 儲存裝置及電腦系統
KR1020180083935A KR102094236B1 (ko) 2018-03-22 2018-07-19 스토리지 디바이스 및 컴퓨터 시스템
CN201810801383.0A CN110297780B (zh) 2018-03-22 2018-07-20 存储装置及计算机系统
US16/047,205 US10871920B2 (en) 2018-03-22 2018-07-27 Storage device and computer system
US16/951,785 US20210072923A1 (en) 2018-03-22 2020-11-18 Storage device and computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018054918A JP6968016B2 (ja) 2018-03-22 2018-03-22 ストレージデバイスおよびコンピュータシステム

Publications (2)

Publication Number Publication Date
JP2019168822A JP2019168822A (ja) 2019-10-03
JP6968016B2 true JP6968016B2 (ja) 2021-11-17

Family

ID=67983633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018054918A Active JP6968016B2 (ja) 2018-03-22 2018-03-22 ストレージデバイスおよびコンピュータシステム

Country Status (5)

Country Link
US (2) US10871920B2 (ja)
JP (1) JP6968016B2 (ja)
KR (1) KR102094236B1 (ja)
CN (1) CN110297780B (ja)
TW (1) TWI682279B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11023150B2 (en) 2019-07-01 2021-06-01 International Business Machines Corporation Block mode toggling using hybrid controllers
US11768701B2 (en) * 2019-09-17 2023-09-26 Western Digital Technologies, Inc. Exception analysis for data storage devices
CN113590509B (zh) * 2020-04-30 2024-03-26 华为技术有限公司 一种页交换的方法、存储系统和电子设备
JP2022007191A (ja) 2020-06-25 2022-01-13 キオクシア株式会社 ストレージデバイス、ストレージシステム及び制御方法
US11907539B2 (en) * 2020-11-20 2024-02-20 Samsung Electronics Co., Ltd. System and method for stream based data placement on hybrid SSD
CN112559392B (zh) * 2020-12-23 2023-08-15 深圳大普微电子科技有限公司 一种加速读存储介质的方法、读加速硬件模块及存储器
US20220374216A1 (en) * 2021-05-20 2022-11-24 Lenovo (United States) Inc. Method of manufacturing information processing apparatus and mobile computer
CN113504994B (zh) * 2021-07-26 2022-05-10 上海遁一信息科技有限公司 一种内存池性能弹性伸缩的实现方法及系统
CN114201233A (zh) * 2021-11-18 2022-03-18 成都网思科平科技有限公司 一种基于快照参照的减少进程模块加载数据存储的方法
US11977739B2 (en) 2022-09-01 2024-05-07 Western Digital Technologies, Inc. Handling write data burst for improved performance and resource usage
US11960742B1 (en) * 2022-10-14 2024-04-16 Oracle International Corporation High-performance, block-level fail atomicity on byte-level non-volatile media

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
US7594128B2 (en) * 2004-08-04 2009-09-22 Hewlett-Packard Development Company, L.P. Systems and methods to determine processor utilization
JP4805696B2 (ja) 2006-03-09 2011-11-02 株式会社東芝 半導体集積回路装置およびそのデータ記録方式
JP2008152464A (ja) * 2006-12-15 2008-07-03 Toshiba Corp 記憶装置
US20080222348A1 (en) * 2007-03-08 2008-09-11 Scandisk Il Ltd. File system for managing files according to application
TW200841343A (en) * 2007-04-02 2008-10-16 Apacer Technology Inc A data storage device consisting of NAND (Not-AND) flash memory and its data storing method
KR101085393B1 (ko) * 2008-12-24 2011-11-21 주식회사 코아로직 복수의 프로세스를 멀티태스킹하기 위한 명령 실행 방법 및장치
JP2010266962A (ja) * 2009-05-12 2010-11-25 Toshiba Storage Device Corp 記憶装置、その制御方法及びその記憶装置を備える電子装置
US8402214B2 (en) * 2009-09-16 2013-03-19 Hitachi, Ltd. Dynamic page reallocation storage system management
JP5066209B2 (ja) * 2010-03-18 2012-11-07 株式会社東芝 コントローラ、データ記憶装置、及びプログラム
WO2011151963A1 (ja) * 2010-05-31 2011-12-08 パナソニック株式会社 メモリ管理装置、メモリ管理方法、メモリ管理プログラム、メモリ管理プログラムを記録したコンピュータ読み取り可能な記録媒体及び集積回路
JP2012033002A (ja) * 2010-07-30 2012-02-16 Toshiba Corp メモリ管理装置およびメモリ管理方法
JP5066241B2 (ja) * 2010-09-24 2012-11-07 株式会社東芝 メモリシステム
US8537613B2 (en) * 2011-03-31 2013-09-17 Sandisk Technologies Inc. Multi-layer memory system
TWI471862B (zh) 2011-08-19 2015-02-01 Silicon Motion Inc 快閃記憶體控制器
US20170017406A1 (en) * 2015-07-14 2017-01-19 HGST Netherlands B.V. Systems and methods for improving flash-oriented file system garbage collection
CN108108311A (zh) * 2013-12-12 2018-06-01 株式会社日立制作所 存储装置及存储装置的控制方法
US9678797B2 (en) * 2014-03-10 2017-06-13 Microsoft Technology Licensing, Llc Dynamic resource management for multi-process applications
US9928169B2 (en) * 2014-05-07 2018-03-27 Sandisk Technologies Llc Method and system for improving swap performance
US10452280B2 (en) * 2014-10-03 2019-10-22 International Business Machines Corporation Hybrid storage system employing reconfigurable memory
JP2016170583A (ja) * 2015-03-12 2016-09-23 株式会社東芝 メモリシステムおよび情報処理システム
US20160283125A1 (en) * 2015-03-25 2016-09-29 Kabushiki Kaisha Toshiba Multi-streamed solid state drive
TWI672706B (zh) * 2015-12-14 2019-09-21 南韓商愛思開海力士有限公司 記憶體儲存裝置及其操作方法
KR102259868B1 (ko) 2015-12-17 2021-06-01 에스케이텔레콤 주식회사 메모리제어장치 및 메모리제어장치의 동작 방법
US11169707B2 (en) * 2016-01-22 2021-11-09 Netapp, Inc. Garbage collection pacing in a storage system
US10235079B2 (en) * 2016-02-03 2019-03-19 Toshiba Memory Corporation Cooperative physical defragmentation by a file system and a storage device
US10185658B2 (en) * 2016-02-23 2019-01-22 Sandisk Technologies Llc Efficient implementation of optimized host-based garbage collection strategies using xcopy and multiple logical stripes
US20170249092A1 (en) * 2016-02-25 2017-08-31 Canon Kabushiki Kaisha Apparatus having volatile memory, memory control method, and storage medium
US10739996B1 (en) * 2016-07-18 2020-08-11 Seagate Technology Llc Enhanced garbage collection
KR102550343B1 (ko) 2016-07-27 2023-07-03 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그것의 동작 방법
TWI615710B (zh) * 2016-12-14 2018-02-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI602061B (zh) * 2017-03-16 2017-10-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置與記憶體控制電路單元
TWI615711B (zh) * 2017-03-28 2018-02-21 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US11048624B2 (en) * 2017-04-25 2021-06-29 Samsung Electronics Co., Ltd. Methods for multi-stream garbage collection
US10496297B2 (en) * 2017-11-21 2019-12-03 Micron Technology, Inc. Data categorization based on invalidation velocities
US10713158B2 (en) * 2018-06-28 2020-07-14 Western Digital Technologies, Inc. Non-volatile storage system with dynamic allocation of applications to memory based on usage monitoring

Also Published As

Publication number Publication date
JP2019168822A (ja) 2019-10-03
CN110297780A (zh) 2019-10-01
US20190294365A1 (en) 2019-09-26
US20210072923A1 (en) 2021-03-11
TWI682279B (zh) 2020-01-11
US10871920B2 (en) 2020-12-22
KR102094236B1 (ko) 2020-04-23
KR20190111714A (ko) 2019-10-02
TW201941060A (zh) 2019-10-16
CN110297780B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
JP6968016B2 (ja) ストレージデバイスおよびコンピュータシステム
US11669444B2 (en) Computing system and method for controlling storage device
JP6785205B2 (ja) メモリシステムおよび制御方法
US11467955B2 (en) Memory system and method for controlling nonvolatile memory
CN106874217B (zh) 存储器系统及控制方法
CN106874211B (zh) 存储器系统及非易失性存储器的控制方法
JP6517684B2 (ja) メモリシステムおよび制御方法
US10761731B2 (en) Array controller, solid state disk, and method for controlling solid state disk to write data
JP6517685B2 (ja) メモリシステムおよび制御方法
JP6139381B2 (ja) メモリシステムおよび方法
US11023132B2 (en) Electronic device, computer system, and control method
JP2019148913A (ja) メモリシステム
CN110908595B (zh) 存储装置及信息处理系统
JP2021007059A (ja) メモリシステム
KR101549569B1 (ko) 가비지 컬렉션 수행 방법 및 그 방법을 이용한 플래시 메모리 장치
JP6721765B2 (ja) メモリシステムおよび制御方法
JP6666405B2 (ja) メモリシステムおよび制御方法
EP4287028A1 (en) Storage device providing high purge performance and memory block management method thereof
JP2019016386A (ja) メモリシステムおよび制御方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200915

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211026

R150 Certificate of patent or registration of utility model

Ref document number: 6968016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150