JP6778715B2 - Oscillators, oscillators, electronics and mobiles - Google Patents

Oscillators, oscillators, electronics and mobiles Download PDF

Info

Publication number
JP6778715B2
JP6778715B2 JP2018127323A JP2018127323A JP6778715B2 JP 6778715 B2 JP6778715 B2 JP 6778715B2 JP 2018127323 A JP2018127323 A JP 2018127323A JP 2018127323 A JP2018127323 A JP 2018127323A JP 6778715 B2 JP6778715 B2 JP 6778715B2
Authority
JP
Japan
Prior art keywords
output
signal
oscillation
oscillator
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018127323A
Other languages
Japanese (ja)
Other versions
JP2018170788A (en
Inventor
鳥海　裕一
裕一 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018127323A priority Critical patent/JP6778715B2/en
Publication of JP2018170788A publication Critical patent/JP2018170788A/en
Application granted granted Critical
Publication of JP6778715B2 publication Critical patent/JP6778715B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

本発明は、発振回路、発振器、電子機器および移動体に関する。 The present invention relates to oscillators, oscillators, electronic devices and mobiles.

近年、シリアルインターフェースを備えた発振器が用いられることがある。このような発振器では、発振器内のレジスターをシリアルインターフェースから入力される信号により操作することで、例えばＰＬＬ（phase locked loop）の逓倍数設定等を変更して出力周波数を変えるといった使い方が可能である。 In recent years, an oscillator having a serial interface may be used. In such an oscillator, by manipulating the registers in the oscillator with a signal input from the serial interface, it is possible to change the output frequency by changing the multiplication factor setting of the PLL (phase locked loop), for example. ..

このような発振器ではシリアルインターフェース用の端子が必要になるが、一般的に発振器は小型であることが求められている。例えば、特許文献１の発明は、水晶振動子の検査端子と発振器の機能端子とをスイッチで切り替えて兼用することで小型化を実現している。ここで、特許文献１の発明の実施形態において、機能端子はスタンバイ端子であるが、これは出力イネーブル端子と機能が同じで論理が逆の端子である。 Such an oscillator requires a terminal for a serial interface, but the oscillator is generally required to be small. For example, the invention of Patent Document 1 realizes miniaturization by switching between the inspection terminal of the crystal oscillator and the functional terminal of the oscillator with a switch. Here, in the embodiment of the invention of Patent Document 1, the functional terminal is a standby terminal, which has the same function as the output enable terminal but has the opposite logic.

特開２００９−２０１０９７号公報JP-A-2009-201097

しかし、特許文献１の発明では、兼用端子を切り替えるのにスイッチの制御が必要である。つまり、発振器の外部からスイッチを制御するための信号を与える必要があるので、スイッチ制御のための回路や配線を用意しなくてはならず、切り替えの処理が冗長になる、発振器を制御するための配線が増える等の問題がある。 However, in the invention of Patent Document 1, it is necessary to control the switch in order to switch the dual-purpose terminal. In other words, since it is necessary to give a signal to control the switch from the outside of the oscillator, it is necessary to prepare circuits and wiring for switch control, and the switching process becomes redundant, in order to control the oscillator. There is a problem such as an increase in wiring.

本発明は、以上の事を鑑みてなされたものであり、本発明のいくつかの態様によれば、スイッチによる排他的な切り替え制御をすることなく出力イネーブルの制御（発振信号を出力するか否かの制御）を実現できる、少なくともシリアルインターフェースおよび出力イネーブル機能を持つ発振回路、発振器、電子機器および移動体を提供することができる。 The present invention has been made in view of the above, and according to some aspects of the present invention, control of output enable (whether or not to output an oscillation signal) without performing exclusive switching control by a switch. It is possible to provide an oscillator circuit, an oscillator, an electronic device, and a mobile body having at least a serial interface and an output enable function capable of realizing the control.

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。 The present invention has been made to solve at least a part of the above-mentioned problems, and can be realized as the following aspects or application examples.

［適用例１］
本適用例に係る発振回路は、発振素子を発振させて発振信号を生成する発振回路であって、少なくとも周波数を含む前記発振信号の特性を制御する特性制御データが入力されるとともに、前記発振信号の出力を制御する第１の出力制御信号が入力される第１の端子を備えている。 [Application example 1]
The oscillating circuit according to this application example is an oscillating circuit that oscillates an oscillating element to generate an oscillating signal, in which characteristic control data for controlling the characteristics of the oscillating signal including at least a frequency is input and the oscillating signal is input. It is provided with a first terminal into which a first output control signal for controlling the output of is input.

ここで、特性制御データは、発振信号の特性を制御するのに用いられるデータである。発振信号の特性は、周波数をはじめとして、例えば振幅、波形等も含まれる。本適用例に係る発振回路は、例えばＰＬＬを含む場合に、帰還ループの分周器の分周比、ＶＣＯ（Voltage-Controlled Oscillator：電圧制御発振器）の変換利得等を、特性制御データによって変更することで、発振信号の特性を制御してもよい。 Here, the characteristic control data is data used for controlling the characteristics of the oscillation signal. The characteristics of the oscillation signal include not only frequency but also, for example, amplitude and waveform. When the oscillation circuit according to this application example includes, for example, PLL, the frequency division ratio of the frequency divider of the feedback loop, the conversion gain of VCO (Voltage-Controlled Oscillator), etc. are changed by the characteristic control data. Therefore, the characteristic of the oscillation signal may be controlled.

本適用例に係る発振回路は、特性制御データが、シリアルデータによって第１の端子に入力されるので、パラレルデータが入力される場合と比較して端子数を少なくすることができる。そして、本適用例に係る発振回路は、第１の出力制御信号も、特性制御データと同じように第１の端子に入力される。このとき、スイッチで排他的な切り替え制御をすることをせずに、第１の出力制御信号に基づいて出力イネーブルの制御（発振信号を出力するか停止するかの制御）を実現できる。したがって、スイッチ制御のための回路や配線を必要とせず、切り替えの処理が冗長になる、発振器を制御するための配線が増えるといった問題も生じない。 In the oscillation circuit according to this application example, since the characteristic control data is input to the first terminal by the serial data, the number of terminals can be reduced as compared with the case where the parallel data is input. Then, in the oscillation circuit according to this application example, the first output control signal is also input to the first terminal in the same manner as the characteristic control data. At this time, it is possible to realize output enable control (control of whether to output or stop the oscillation signal) based on the first output control signal without performing exclusive switching control by the switch. Therefore, no circuit or wiring for switch control is required, and there are no problems such as redundant switching processing and increased wiring for controlling the oscillator.

また、本適用例に係る発振回路は、特性制御データと第１の出力制御信号とを同じシリアルデータで受け取り、同じ通信部の処理に集約させることができる。そのため、本適用例に係る発振回路は、特性制御データによる発振信号の特性の変更と、第１の出力制御信号に基づく発振信号の出力のタイミングの前後関係を容易に関連付けることが可能である。 Further, the oscillation circuit according to the present application example can receive the characteristic control data and the first output control signal as the same serial data and aggregate them in the processing of the same communication unit. Therefore, in the oscillation circuit according to the present application example, it is possible to easily associate the change in the characteristics of the oscillation signal based on the characteristic control data with the context of the output timing of the oscillation signal based on the first output control signal.

［適用例２］
上記適用例に係る発振回路において、前記発振信号の出力を制御する第２の出力制御信号が入力される第２の端子を備えていてもよい。 [Application example 2]
The oscillation circuit according to the above application example may include a second terminal to which a second output control signal for controlling the output of the oscillation signal is input.

本適用例に係る発振回路によれば、第２の端子を有しており、発振信号の出力を制御する第２の出力制御信号を第２の端子から受け取ることができる。このとき、第２の端子からの第２の出力制御信号は、第１の出力制御信号と同じように出力イネーブルの制御を実現できる。第１の出力制御信号を用いて出力イネーブルの制御を実現する場合と、第２の出力制御信号を用いて出力イネーブルの制御を実現する場合とでは、発振回路の外部から制御開始を指示してから発振信号が出力される（または出力が停止される）までの時間が異なる場合がある。 According to the oscillation circuit according to this application example, the oscillation circuit has a second terminal, and the second output control signal for controlling the output of the oscillation signal can be received from the second terminal. At this time, the second output control signal from the second terminal can realize output enable control in the same manner as the first output control signal. In the case where the control of the output enable is realized by using the first output control signal and the case where the control of the output enable is realized by using the second output control signal, the control start is instructed from the outside of the oscillation circuit. The time from when the oscillation signal is output (or the output is stopped) may differ.

よって、本適用例に係る発振回路によれば、第１の出力制御信号と第２の出力制御信号とを使い分けることで、発振信号が出力される（または出力が停止される）までの時間も選択することができる。例えば、特性制御データが更新されている場合、第１の出力制御信号を用いるならば、少なくとも特性制御データの更新が完了するまで発振信号を出力（または発振信号の出力を停止）することはできない。しかし、第２の出力制御信号を用いるならば、特性制御データが更新されているか否かにかかわらず、直ちに発振信号を出力（または発振信号の出力を停止）することが可能である。 Therefore, according to the oscillation circuit according to this application example, by properly using the first output control signal and the second output control signal, the time until the oscillation signal is output (or the output is stopped) is also long. You can choose. For example, when the characteristic control data is updated, if the first output control signal is used, the oscillation signal cannot be output (or the output of the oscillation signal is stopped) at least until the update of the characteristic control data is completed. .. However, if the second output control signal is used, it is possible to immediately output the oscillation signal (or stop the output of the oscillation signal) regardless of whether or not the characteristic control data is updated.

［適用例３］
上記適用例に係る発振回路において、前記特性制御データおよび前記第１の出力制御信号が記憶される記憶部を含んでもよい。 [Application example 3]
The oscillation circuit according to the above application example may include a storage unit in which the characteristic control data and the first output control signal are stored.

［適用例４］
上記適用例に係る発振回路において、前記記憶部に記憶された前記特性制御データおよび前記第１の出力制御信号に基づいて、前記発振信号の特性および前記発振信号の出力が制御されてもよい。 [Application example 4]
In the oscillation circuit according to the application example, the characteristics of the oscillation signal and the output of the oscillation signal may be controlled based on the characteristic control data and the first output control signal stored in the storage unit.

本適用例に係る発振回路によれば、特性制御データおよび第１の出力制御信号が記憶される記憶部（例えばレジスター等）を含む。また、記憶部の値に基づいて、発振信号の特性および発振信号の出力が制御される。特性制御データおよび第１の出力制御信号が記憶部の値として集約されるため、例えば発振回路の外部から記憶部を参照することで、発振信号の特性および出力状態を把握できる。そのため、例えば本適用例に係る発振回路を制
御するプログラムを簡略化することができる。 According to the oscillation circuit according to this application example, a storage unit (for example, a register or the like) for storing characteristic control data and a first output control signal is included. Further, the characteristics of the oscillation signal and the output of the oscillation signal are controlled based on the value of the storage unit. Since the characteristic control data and the first output control signal are aggregated as the values of the storage unit, the characteristics and output state of the oscillation signal can be grasped by referring to the storage unit from the outside of the oscillation circuit, for example. Therefore, for example, the program for controlling the oscillation circuit according to this application example can be simplified.

［適用例５］
上記適用例に係る発振回路において、前記発振信号を生成する発振部と、前記発振部から前記発振信号が入力される出力バッファーと、を含み、前記第１の端子に前記発振信号の出力の停止を指示する前記第１の出力制御信号が入力されて、前記出力バッファーからの出力を停止させて、前記発振信号の出力を停止してもよい。 [Application example 5]
In the oscillation circuit according to the above application example, the oscillation unit that generates the oscillation signal and the output buffer to which the oscillation signal is input from the oscillation unit are included, and the output of the oscillation signal is stopped at the first terminal. The first output control signal may be input to stop the output from the output buffer, and the output of the oscillation signal may be stopped.

本適用例に係る発振回路によれば、第１の出力制御信号の指示内容に従って、出力バッファーを制御する。具体的には、第１の端子に発振信号の出力の停止を指示する第１の出力制御信号が入力されて、出力バッファーから出力される信号を停止させて、発振信号の出力を停止させる。このとき、発振信号を生成する発振部は動作を継続しているため、再び発振信号の出力を指示された場合に、素早く発振信号の出力を再開することができる。 According to the oscillation circuit according to this application example, the output buffer is controlled according to the instruction content of the first output control signal. Specifically, a first output control signal instructing to stop the output of the oscillation signal is input to the first terminal, the signal output from the output buffer is stopped, and the output of the oscillation signal is stopped. At this time, since the oscillating unit that generates the oscillating signal continues to operate, the output of the oscillating signal can be quickly resumed when the output of the oscillating signal is instructed again.

［適用例６］
上記適用例に係る発振回路において、前記発振信号を生成する発振部と、前記発振部から前記発振信号が入力される出力バッファーと、を含み、前記第１の端子に前記発振信号の出力の停止を指示する前記第１の出力制御信号が入力されて、前記発振部の動作を停止させて、前記発振信号の出力を停止してもよい。 [Application example 6]
In the oscillation circuit according to the above application example, the oscillation unit that generates the oscillation signal and the output buffer to which the oscillation signal is input from the oscillation unit are included, and the output of the oscillation signal is stopped at the first terminal. The first output control signal may be input to stop the operation of the oscillating unit to stop the output of the oscillating signal.

本適用例に係る発振回路によれば、第１の出力制御信号の指示内容に従って、発振部の動作を制御する。具体的には、第１の端子に発振信号の出力の停止を指示する第１の出力制御信号が入力されて、例えば発振部への電源供給を行わないことで発振部の動作を停止させて、発振信号の出力を停止させる。発振信号を出力しない場合に、発振部の動作を停止させるので、消費電力を低減することができる。 According to the oscillation circuit according to this application example, the operation of the oscillation unit is controlled according to the instruction content of the first output control signal. Specifically, a first output control signal instructing to stop the output of the oscillation signal is input to the first terminal, and for example, the operation of the oscillation unit is stopped by not supplying power to the oscillation unit. , Stop the output of the oscillation signal. When the oscillation signal is not output, the operation of the oscillation unit is stopped, so that the power consumption can be reduced.

［適用例７］
上記適用例に係る発振回路において、前記発振信号を出力する複数の出力端子を備え、前記第１の出力制御信号は、複数ビットの値のデータであり、前記複数ビットの値のそれぞれの値により、前記複数の出力端子からの前記発振信号の出力を独立に制御してもよい。 [Application 7]
The oscillation circuit according to the above application example includes a plurality of output terminals for outputting the oscillation signal, and the first output control signal is data of a plurality of bits, and is based on the respective values of the plurality of bits. , The output of the oscillation signal from the plurality of output terminals may be controlled independently.

本適用例に係る発振回路によれば、第１の出力制御信号はシリアルデータであるので、そのデータサイズによらず第１の端子だけで受け取ることができる。よって、発振信号を出力する複数の出力端子を含む場合、入力端子（例えば、上記の第２の端子）の数を増やさずに、複数の出力端子から発振信号を出力するか出力を停止するかを第１の出力制御信号で独立に制御することが可能である。なお、発振信号を出力するとは、発振信号をそのまま出力するだけでなく、所定の変換を行って（例えば差動出力に変換して）出力することも含む。「複数ビットの値」とは２ビット以上の値であり、「複数ビットの値のそれぞれの値」とは各ビットの値である。 According to the oscillation circuit according to this application example, since the first output control signal is serial data, it can be received only by the first terminal regardless of the data size. Therefore, when a plurality of output terminals for outputting an oscillation signal are included, whether to output the oscillation signal from the plurality of output terminals or stop the output without increasing the number of input terminals (for example, the second terminal described above). Can be controlled independently by the first output control signal. Note that the output of the oscillation signal includes not only outputting the oscillation signal as it is, but also performing a predetermined conversion (for example, converting it to a differential output) and outputting it. The "value of a plurality of bits" is a value of 2 bits or more, and the "value of each of the values of a plurality of bits" is a value of each bit.

［適用例８］
本適用例に係る発振器は、前記適用例に係る発振回路と、前記発振素子と、を含む。 [Application Example 8]
The oscillator according to this application example includes the oscillation circuit according to the application example and the oscillation element.

［適用例９］
本適用例に係る電子機器は、前記適用例に係る発振回路、または前記適用例に係る発振器を含む。 [Application 9]
The electronic device according to the present application example includes an oscillation circuit according to the application example or an oscillator according to the application example.

［適用例１０］
本適用例に係る移動体は、前記適用例に係る発振回路、または前記適用例に係る発振器
を含む。 [Application Example 10]
The mobile body according to the present application example includes an oscillation circuit according to the application example or an oscillator according to the application example.

本適用例に係る発振器、電子機器、移動体によれば、特性制御データおよび第１の出力制御信号が第１の端子に入力される発振回路を含む。そのため、スイッチで排他的な切り替え制御をすることをせずに、第１の出力制御信号に基づいて出力イネーブルの制御を実現できる。また、特性制御データによる発振信号の特性の変更と、第１の出力制御信号に基づく発振信号の出力のタイミングの前後関係を容易に関連付けることが可能であり、制御プログラムを簡略化することができる。 According to the oscillator, the electronic device, and the mobile body according to this application example, the oscillator circuit in which the characteristic control data and the first output control signal are input to the first terminal is included. Therefore, it is possible to realize the control of output enable based on the first output control signal without performing exclusive switching control by the switch. Further, it is possible to easily associate the change in the characteristic of the oscillation signal by the characteristic control data with the context of the output timing of the oscillation signal based on the first output control signal, and the control program can be simplified. ..

第１実施形態の発振回路を含む発振器のブロック図。The block diagram of the oscillator including the oscillation circuit of 1st Embodiment. 図２（Ａ）は従来例の発振回路を含む発振器の外観図、図２（Ｂ）は第１実施形態の発振回路を含む発振器の外観図。FIG. 2A is an external view of an oscillator including an oscillator circuit of a conventional example, and FIG. 2B is an external view of an oscillator including an oscillator circuit of the first embodiment. 第２実施形態の発振回路を含む発振器のブロック図。The block diagram of the oscillator including the oscillation circuit of 2nd Embodiment. 図４（Ａ）は第２実施形態の発振回路を含む発振器の外観図、図４（Ｂ）は第２実施形態の発振回路を含む発振器の別の外観図。FIG. 4A is an external view of the oscillator including the oscillator circuit of the second embodiment, and FIG. 4B is another external view of the oscillator including the oscillator circuit of the second embodiment. 第３実施形態の発振回路を含む発振器のブロック図。The block diagram of the oscillator including the oscillation circuit of 3rd Embodiment. 第３実施形態の発振回路を含む発振器の外観図。The external view of the oscillator including the oscillation circuit of the 3rd Embodiment. 図７（Ａ）、図７（Ｂ）は１線式シリアル通信が可能な場合の発振器の外観図。7 (A) and 7 (B) are external views of the oscillator when single-wire serial communication is possible. 従来例の発振回路を含む発振器のブロック図。The block diagram of the oscillator including the oscillation circuit of the conventional example. 電子機器の機能ブロック図。Functional block diagram of electronic devices. 電子機器の外観の一例を示す図。The figure which shows an example of the appearance of an electronic device. 移動体の一例を示す図。The figure which shows an example of a moving body. 整数分周ＰＬＬを用いた発振回路の構成例を示す図。The figure which shows the structural example of the oscillation circuit using the integer frequency division PLL.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the embodiments described below do not unreasonably limit the contents of the present invention described in the claims. Moreover, not all of the configurations described below are essential constituent requirements of the present invention.

１．発振回路、発振器
１．１．第１実施形態
１．１．１．全体構成について
図１は、第１実施形態の発振回路１２を含む発振器２００のブロック図である。発振回路１２は、発振素子を発振させて発振信号１２４を生成する発振部２２０と、発振部２２０から発振信号１２４が入力されて所定の出力形式に変換して出力する出力制御部２２１と、外部からシリアルデータが入力される通信部２２２と、入力されたシリアルデータによって外部からデータ内容が更新可能なレジスターを含む記憶部２２３と、を含む。なお、記憶部２２３は外部からデータ内容が更新可能なものであれば、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）やフラッシュメモリーなどの書き換え可能な種々の公知の不揮発性メモリーで構成されていてもよいし、不揮発性メモリーとレジスターとを含んで構成されていてもよい。 1. 1. Oscillator circuit, oscillator 1.1. First Embodiment 1.1.1. Overall Configuration FIG. 1 is a block diagram of an oscillator 200 including an oscillator circuit 12 of the first embodiment. The oscillating circuit 12 includes an oscillating unit 220 that oscillates an oscillating element to generate an oscillating signal 124, an output control unit 221 that receives an oscillating signal 124 from the oscillating unit 220, converts it into a predetermined output format, and outputs it. Includes a communication unit 222 into which serial data is input from, and a storage unit 223 including a register whose data contents can be updated from the outside by the input serial data. The storage unit 223 is composed of various known rewritable non-volatile memories such as EEPROM (Electrically Erasable Programmable Read-Only Memory) and flash memory as long as the data contents can be updated from the outside. It may be configured to include a non-volatile memory and a register.

本実施形態では、発振素子としてはＡＴカットの水晶振動子２６を用いているが、これに限定されるものではなく、例えばＳＣカットの水晶振動子、音叉型水晶振動子、ＳＡＷ（Surface Acoustic Wave）共振子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。 In the present embodiment, the AT-cut crystal oscillator 26 is used as the oscillating element, but the oscillation element is not limited to this, and for example, an SC-cut crystal oscillator, a tuning fork type crystal oscillator, and a SAW (Surface Acoustic Wave). ) A resonator, another piezoelectric oscillator, a MEMS (Micro Electro Mechanical Systems) oscillator, or the like can be used.

発振回路１２は発振器２００の一部を構成する。発振器としては、ＴＣＸＯ（temperat
ure compensated crystal oscillator：温度補償型発振器）、ＶＣＸＯ（voltage-controlled crystal oscillator：電圧制御型発振器）、ＯＣＸＯ（oven-controlled crystal oscillator：恒温型発振器）といった圧電発振器（水晶発振器等）や、ＳＡＷ発振器、シリコン発振器、原子発振器等が挙げられる。本実施形態では、発振回路１２が、特に温度補償等を行わない水晶発振器であるＳＰＸＯ（Simple Packaged Crystal Oscillator）の一部を構成するとして説明する。このとき、発振器２００と発振回路１２の構成要素の違いは水晶振動子２６だけであるため、以下では特に断ることなく、発振器２００についての説明をもって、発振回路１２の説明とすることがある。 The oscillation circuit 12 constitutes a part of the oscillator 200. As an oscillator, TCXO (temperat)
piezoelectric oscillators (crystal oscillators, etc.) such as ure compensated crystal oscillators (temperature compensated crystal oscillators), VCXOs (voltage-controlled crystal oscillators), OCXOs (oven-controlled crystal oscillators), SAW oscillators, etc. Examples include a silicon oscillator and an atomic oscillator. In the present embodiment, the oscillation circuit 12 will be described as forming a part of SPXO (Simple Packaged Crystal Oscillator), which is a crystal oscillator that does not particularly perform temperature compensation. At this time, since the difference between the components of the oscillator 200 and the oscillation circuit 12 is only the crystal oscillator 26, the oscillation circuit 12 may be described below with the description of the oscillator 200 without any particular notice.

図１のように、発振回路１２は集積回路（Integrated Circuit、ＩＣ）化されて、水晶振動子２６と接続するための端子Ｔ１、Ｔ２を備えていてもよい。ここで、端子Ｔ１側の入力信号をＸＩ、端子Ｔ２側の出力信号をＸＯとする。発振回路１２は、発振信号１２４を差動出力するための端子Ｔ３、Ｔ４を備えていてもよい。ここで、端子Ｔ３側の非反転出力信号をＯＵＴＰ、端子Ｔ４側の反転出力信号をＯＵＴＮとする。発振回路１２は、それぞれ電源電圧ＶＣＣ、接地電圧ＧＮＤを供給するための端子Ｔ５、Ｔ６を備えていてもよい。発振回路１２は、２線式のシリアルインターフェースの端子Ｔ７、Ｔ８を備えていてもよい。本実施形態ではシリアルインターフェースの方式としてＩ２Ｃ（Inter-Integrated Circuit）を用いており、端子Ｔ７側のシリアルデータをＳＤＡ、端子Ｔ８側のシリアルクロックをＳＣＬとする。また、発振回路１２は、発振信号１２４を差動出力させるか否かを制御する第２の出力制御信号ＯＥ２を受け取るための端子Ｔ９を備えていてもよい。 As shown in FIG. 1, the oscillation circuit 12 may be integrated into an integrated circuit (IC) and include terminals T1 and T2 for connecting to the crystal oscillator 26. Here, the input signal on the terminal T1 side is XI, and the output signal on the terminal T2 side is XO. The oscillation circuit 12 may include terminals T3 and T4 for differentially outputting the oscillation signal 124. Here, the non-inverting output signal on the terminal T3 side is referred to as OUTP, and the inverting output signal on the terminal T4 side is referred to as OUTN. The oscillation circuit 12 may include terminals T5 and T6 for supplying the power supply voltage VCS and the ground voltage GND, respectively. The oscillation circuit 12 may include terminals T7 and T8 of a two-wire serial interface. In this embodiment, I2C (Inter-Integrated Circuit) is used as the serial interface method, and the serial data on the terminal T7 side is SDA and the serial clock on the terminal T8 side is SCL. Further, the oscillation circuit 12 may include a terminal T9 for receiving a second output control signal OE2 that controls whether or not the oscillation signal 124 is differentially output.

なお、発振回路１２は水晶振動子２６を含めて一体化されて、パッケージングされた発振器２００を構成してもよい。このとき、水晶振動子２６と接続される端子Ｔ１、Ｔ２以外の端子Ｔ３〜Ｔ９は、そのまま発振器２００の端子として用いられてもよい。また、２線式のシリアルインターフェースではなく、例えばＳＰＩ（Serial Peripheral Interface）といった３線式のシリアルインターフェースが用いられてもよいし、例えば１−ＷＩＲＥ（登録商標）といった１線式のシリアルインターフェースが用いられてもよい。また、本実施形態では、発振信号１２４を差動出力しているが、シングルエンド出力であってもよい。 The oscillator circuit 12 may be integrated with the crystal oscillator 26 to form a packaged oscillator 200. At this time, the terminals T3 to T9 other than the terminals T1 and T2 connected to the crystal oscillator 26 may be used as they are as the terminals of the oscillator 200. Further, instead of the 2-wire serial interface, a 3-wire serial interface such as SPI (Serial Peripheral Interface) may be used, or a 1-wire serial interface such as 1-WIRE (registered trademark) may be used. May be done. Further, in the present embodiment, the oscillation signal 124 is differentially output, but it may be a single-ended output.

１．１．２．発振部について
発振部２２０は、水晶振動子２６を発振させて基発振信号１２２（発振信号１２４の基となる信号）を生成するメイン回路部と、フラクショナルＮ−ＰＬＬ（図１のｆｐｌｌ）と、デルタシグマ変調器１２２０と、フラクショナルＮ−ＰＬＬから受け取った信号を分周して発振信号１２４として出力する出力分周器ＯＤを含む。 1.1.2. About the oscillating unit The oscillating unit 220 includes a main circuit unit that oscillates the crystal oscillator 26 to generate a basic oscillation signal 122 (a signal that is the basis of the oscillation signal 124), a fractional N-PLL (fpll in FIG. 1), and an oscillator unit. It includes a delta sigma modulator 1220 and an output divider OD that divides the signal received from the fractional N-PLL and outputs it as an oscillation signal 124.

メイン回路部は、アナログ反転増幅器として機能する帰還抵抗２８を備えたインバーター２４と、発振安定化容量４３、４４と、振幅制限抵抗２９とが、図１のように接続されて構成されている。インバーター２４の入力側、出力側は、それぞれ端子Ｔ１、Ｔ２を介して水晶振動子２６と接続されており、水晶振動子２６を発振させて基発振信号１２２を生成する。 The main circuit unit is configured by connecting an inverter 24 having a feedback resistor 28 that functions as an analog inverting amplifier, oscillation stabilizing capacitances 43 and 44, and an amplitude limiting resistor 29 as shown in FIG. The input side and the output side of the inverter 24 are connected to the crystal oscillator 26 via terminals T1 and T2, respectively, and oscillate the crystal oscillator 26 to generate a basic oscillation signal 122.

フラクショナルＮ−ＰＬＬ（図１のｆｐｌｌ）は、ＶＣＯ１２１４の出力を分周する分周器１２１５の分周比を切り替えることにより、平均的には整数ＮＩＮＴとＮＩＮＴ＋１との間の小数である分周比を実現するＰＬＬである。フラクショナルＮ−ＰＬＬはＰＦＤ１２１１（Phase Frequency Detector：位相周波数比較器）、ＣＰ１２１２（Charge Pump：チャージポンプ）、ＬＰＦ１２１３（Low-pass filter：ローパスフィルター）、ＶＣＯ１２１４、分周器１２１５を含む。また、デルタシグマ変調器１２２０は、分周器１２１５の分周比の切り替えを指示する信号を生成する。 The fractional N-PLL (fpll in FIG. 1) is a decimal number between the integers N INT and N INT +1 on average by switching the division ratio of the divider 1215 that divides the output of the VCO 1214. It is a PLL that realizes the division ratio. Fractional N-PLL includes PFD1211 (Phase Frequency Detector), CP1212 (Charge Pump), LPF1213 (Low-pass filter), VCO1214, and divider 1215. Further, the delta-sigma modulator 1220 generates a signal instructing the switching of the division ratio of the frequency divider 1215.

ＰＦＤ１２１１は、基準信号として基発振信号１２２を受け取り、分周器１２１５から受け取る帰還信号との位相差を検出し、位相差に応じてＵＰ信号、ＤＯＷＮ信号を出力する。ＣＰ１２１２は、ＵＰ信号、ＤＯＷＮ信号に応じた値の電流を出力する。ＬＰＦ１２１３は、その電流から高周波雑音成分を取り除き、電圧に変換する事でＶＣＯ１２１４を制御する。ＶＣＯ１２１４はＬＰＦ１２１３から出力される制御用電圧に応じて出力周波数を変化させる。分周器１２１５はＶＣＯ１２１４の出力信号を分周してＰＦＤ１２１１へ帰還信号として出力する。 The PFD 1211 receives the basic oscillation signal 122 as a reference signal, detects the phase difference from the feedback signal received from the frequency divider 1215, and outputs the UP signal and the DOWN signal according to the phase difference. The CP1212 outputs a current having a value corresponding to the UP signal and the DOWN signal. The LPF1213 controls the VCO1214 by removing a high frequency noise component from the current and converting it into a voltage. The VCO 1214 changes the output frequency according to the control voltage output from the LPF 1213. The frequency divider 1215 divides the output signal of the VCO 1214 and outputs it to the PFD 1211 as a feedback signal.

デルタシグマ変調器１２２０は、分周比の設定により、分周器１２１５における分周比を、ＮＩＮＴとＮＩＮＴ＋１とで時間的に切り替える。基準信号（基発振信号１２２）の周波数をＦＲＥＦ、分周比の整数部分をＮＩＮＴ、分数部分（小数点以下の部分）をＮＦＲＡＣ／２ｍとすると、ＶＣＯ１２１４の出力信号の周波数ＦＶＣＯは、以下の式（１）で表される。 The delta-sigma modulator 1220 temporally switches the frequency division ratio in the frequency divider 1215 between N INT and N INT +1 by setting the frequency division ratio. Assuming that the frequency of the reference signal (base oscillation signal 122) is F REF , the integer part of the division ratio is N INT , and the fractional part (the part after the decimal point) is N FRAC / 2 m , the frequency F VCO of the output signal of VCO1214 is , It is expressed by the following equation (1).

Figure 0006778715
なお、“ｍ”はＮＦＲＡＣのビット数であり、ＮＦＲＡＣ／２ｍは１未満の値となる。例えば、ＮＦＲＡＣは２４ビット（ｍ＝２４）の値であってもよい。また、ＮＩＮＴは例えば６ビットの値であってもよい。
Figure 0006778715
 Note that "m" is the number of bits of N FRAC , and N FRAC / 2 m is a value less than 1. For example, N FRAC may be a value of 24 bits (m = 24). Further, N INT may be, for example, a 6-bit value.

また、デルタシグマ変調器１２２０を用いることによって、非周期的に分周比を切り替えることができるため、切り替えの周期に応じた固有のスプリアスであるフラクショナルスプリアスが生じ難いという利点がある。なお、デルタシグマ変調器１２２０に代えてアキュムレータを用いるアキュムレータ型のフラクショナルＮ−ＰＬＬが使用されてもよい。 Further, since the division ratio can be switched aperiodically by using the delta-sigma modulator 1220, there is an advantage that fractional spurious, which is a unique spurious according to the switching cycle, is unlikely to occur. An accumulator-type fractional N-PLL that uses an accumulator may be used instead of the delta-sigma modulator 1220.

出力分周器ＯＤは、フラクショナルＮ−ＰＬＬから受け取った信号を分周して発振信号１２４として出力する。出力分周器ＯＤの分周比をＯＤＩＶとすると、発振信号１２４の周波数ＦＯは、以下の式（２）で表される。 The output divider OD divides the signal received from the fractional N-PLL and outputs it as an oscillation signal 124. When the frequency division ratio of the output frequency divider OD and ODIV, frequency F O of the oscillation signal 124 is represented by the following formula (2).

Figure 0006778715
Figure 0006778715

１．１．３．通信部および記憶部について
上記のように、発振信号１２４の周波数ＦＯは、式（２）のパラメーターであるＮＩＮＴ、ＮＦＲＡＣ、ＯＤＩＶによって変化させることができる。このことは、発振回路１２で様々な周波数の発振信号１２４を生成することを可能にし、ユーザーにとって使い勝手のよい発振回路１２を提供する。ここで、端子の数を大きく増加させることなく、これらのパラメーターを更新するために、本実施形態の発振回路１２ではシリアルインターフェースの方式として２線式のシリアル通信であるＩ２Ｃを用いる。 1.1.3. As described above for the communication unit and the storage unit, a frequency F O of the oscillation signal 124 can be varied N INT, N FRAC is a parameter of the formula (2), by ODIV. This makes it possible for the oscillation circuit 12 to generate oscillation signals 124 of various frequencies, and provides an oscillation circuit 12 that is easy for the user to use. Here, in order to update these parameters without significantly increasing the number of terminals, the oscillation circuit 12 of the present embodiment uses I2C, which is a two-wire serial communication, as the serial interface method.

通信部２２２は、受け取ったシリアルデータをパラレルに変換し、また、発振回路１２から出力するデータをシリアルデータに変換する。図１のように、通信部２２２は式（２）のパラメーターを受け取ると、記憶部２２３に出力し、パラメーターを更新する。記憶
部２２３には、ＮＩＮＴ、ＮＦＲＡＣ、ＯＤＩＶのそれぞれを記憶するレジスターが含まれており、そのレジスターの値を更新することがパラメーターを更新することになる。 The communication unit 222 converts the received serial data in parallel, and also converts the data output from the oscillation circuit 12 into serial data. As shown in FIG. 1, when the communication unit 222 receives the parameter of the equation (2), it outputs the parameter to the storage unit 223 and updates the parameter. The storage unit 223 includes registers for storing each of N INT , N FRAC , and ODIV, and updating the value of the register updates the parameter.

例えば、デルタシグマ変調器１２２０は、ＮＩＮＴおよびＮＦＲＡＣを記憶したレジスターの値を内部信号１２６として受け取ることで分周比の設定を把握し、分周器１２１５における分周比をＮＩＮＴとＮＩＮＴ＋１とで時間的に切り替える。また、例えば出力分周器ＯＤは、ＯＤＩＶを記憶したレジスターの値を内部信号１２７として受け取り、フラクショナルＮ−ＰＬＬから受け取った信号を分周して発振信号１２４を生成する。 For example, the delta-sigma modulator 1220 grasps the setting of the division ratio by receiving the value of the register storing N INT and N FRAC as an internal signal 126, and sets the division ratio in the frequency divider 1215 to N INT and N. Switch in time with INT +1. Further, for example, the output divider OD receives the value of the register storing the ODIV as the internal signal 127, divides the signal received from the fractional N-PLL, and generates the oscillation signal 124.

なお、発振信号１２４の特性としては、周波数ＦＯ以外にも例えば振幅、波形等が挙げられ、これらの特性を変更できるパラメーターが記憶部２２３でレジスターに記憶されてもよい。例えば、記憶部２２３は、ＶＣＯ（Voltage-Controlled Oscillator：電圧制御発振器）の変換利得を定めるパラメーターを記憶するレジスターを含んでいてもよい。ここで、シリアルデータＳＤＡのうち、このような発振信号１２４の特性を制御するのに用いられるパラメーターを、後述する第１の出力制御信号ＯＥ１と区別して特性制御データと呼ぶ。 As the characteristic of the oscillation signal 124, also for example amplitude than the frequency F O, waveform and the like, the parameters that can change these characteristics may be stored in the register in the storage unit 223. For example, the storage unit 223 may include a register that stores a parameter that determines a conversion gain of a VCO (Voltage-Controlled Oscillator). Here, among the serial data SDA, the parameter used for controlling the characteristic of the oscillation signal 124 is referred to as the characteristic control data to distinguish it from the first output control signal OE1 described later.

１．１．４．出力制御部について
出力制御部２２１は、発振信号１２４を出力バッファーＯＢＵＦによって差動信号に変換して出力する。本実施形態の発振回路１２は、端子Ｔ３から非反転出力信号ＯＵＴＰを、端子Ｔ４から反転出力信号ＯＵＴＮを出力する。そして、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力するか否かは、出力イネーブル信号ＯＥＦで制御される。本実施形態の発振回路１２では、出力イネーブル信号ＯＥＦがハイレベル（“１”）の場合に非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力し、出力イネーブル信号ＯＥＦがローレベル（“０”）の場合に非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力しない。例えば、発振信号１２４の振幅が十分に大きくなっておらず不安定な状態では、出力イネーブル信号ＯＥＦを“０”にして、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが出力されない、すなわち非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を停止させるように制御することができる。 1.1.4. About the output control unit The output control unit 221 converts the oscillation signal 124 into a differential signal by the output buffer OBUF and outputs it. The oscillation circuit 12 of this embodiment outputs a non-inverting output signal OUTP from the terminal T3 and an inverting output signal OUTN from the terminal T4. Whether or not to output the non-inverting output signal OUTP and the inverting output signal OUTN is controlled by the output enable signal OEF. In the oscillation circuit 12 of the present embodiment, when the output enable signal OEF is at a high level (“1”), the non-inverting output signal OUTP and the inverted output signal OUTN are output, and the output enable signal OEF is at a low level (“0”). In the case of, the non-inverting output signal OUTP and the inverting output signal OUTN are not output. For example, when the amplitude of the oscillation signal 124 is not sufficiently large and unstable, the output enable signal OEF is set to “0” and the non-inverting output signal OUTP and the inverting output signal OUTN are not output, that is, the non-inverting output. The output of the signal OUTP and the inverted output signal OUTN can be controlled to be stopped.

出力制御部２２１は、第１の出力制御信号ＯＥ１と第２の出力制御信号ＯＥ２とを受け取るＯＲ回路の出力を出力イネーブル信号ＯＥＦとする。図１のように、第２の出力制御信号ＯＥ２は、端子Ｔ９（本発明の第２の端子に対応）から入力される信号である。一方、第１の出力制御信号ＯＥ１は、特性制御データと同じようにシリアルデータＳＤＡとして端子Ｔ７（本発明の第１の端子に対応）から入力されて、記憶部２２３のレジスターに記憶された信号である。第１の出力制御信号ＯＥ１および第２の出力制御信号ＯＥ２の少なくとも一方が“１”の場合、出力イネーブル信号ＯＥＦが“１”となり、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが出力される。 The output control unit 221 uses the output of the OR circuit that receives the first output control signal OE1 and the second output control signal OE2 as the output enable signal OEF. As shown in FIG. 1, the second output control signal OE2 is a signal input from the terminal T9 (corresponding to the second terminal of the present invention). On the other hand, the first output control signal OE1 is a signal that is input from the terminal T7 (corresponding to the first terminal of the present invention) as serial data SDA like the characteristic control data and stored in the register of the storage unit 223. Is. When at least one of the first output control signal OE1 and the second output control signal OE2 is "1", the output enable signal OEF becomes "1", and the non-inverting output signal OUTP and the inverting output signal OUTN are output.

ここで、比較のために従来例の発振回路１０１２について説明する。図８は、従来例の発振回路１０１２を含む発振器１２００のブロック図である。なお、図１と同じ要素には同じ符号を付しており説明を省略する。 Here, the oscillation circuit 1012 of the conventional example will be described for comparison. FIG. 8 is a block diagram of an oscillator 1200 including an oscillator circuit 1012 of a conventional example. The same elements as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.

図８のように、従来例の発振回路１０１２では、端子Ｔ９から入力される第２の出力制御信号ＯＥ２が、バッファーを介して、そのまま出力イネーブル信号ＯＥＦとなる。発振回路１０１２の外部で、第２の出力制御信号ＯＥ２を、例えば“０”から“１”へと変化させると、直ちに非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが出力される。つまり、遅延の少ない出力制御が可能である。 As shown in FIG. 8, in the oscillation circuit 1012 of the conventional example, the second output control signal OE2 input from the terminal T9 becomes the output enable signal OEF as it is via the buffer. When the second output control signal OE2 is changed from, for example, “0” to “1” outside the oscillation circuit 1012, the non-inverting output signal OUTP and the inverting output signal OUTN are immediately output. That is, output control with less delay is possible.

しかし、従来例の発振回路１０１２では、出力イネーブル信号ＯＥＦ（すなわち、第２
の出力制御信号ＯＥ２）とＮＩＮＴ、ＮＦＲＡＣ、ＯＤＩＶといったパラメーターとは互いに無関係に設定される。そのため、例えば、ＮＦＲＡＣを更新し、更新したＮＦＲＡＣに従う周波数の非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力したい場合、第２の出力制御信号ＯＥ２を“０”から“１”へと変化させるタイミングをＮＦＲＡＣの更新に合わせて調整する（遅延させる）必要がある。例えば、ＮＦＲＡＣの更新と、第２の出力制御信号ＯＥ２の“０”から“１”への変化を同時に行った場合、更新前のＮＦＲＡＣに従った周波数の非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが出力されてしまう可能性があるからである。しかし、第２の出力制御信号ＯＥ２と特性制御データは、入力される端子も異なり、制御プログラム自体が別々であることが予想される。そのため、これらを関連づけてタイミングを合わせることは一般に困難である。また、ＮＩＮＴ、ＮＦＲＡＣ、ＯＤＩＶといったパラメーターの更新がない場合には第２の出力制御信号ＯＥ２が変化するタイミングを遅延させなくてもよい。そのため、従来例の第２の出力制御信号ＯＥ２の制御は、常に特性制御データの更新状況を把握して場合分けを行う必要があり、制御が複雑になるとの問題がある。 However, in the oscillation circuit 1012 of the conventional example, the output enable signal OEF (that is, the second
Output control signal OE2) and parameters such as N INT , N FRAC , and ODIV are set independently of each other. Therefore, for example, to update the N FRAC, if you want to output the non-inverted output signal OUTP and the inverted output signal OUTN frequency according to the updated N FRAC, changed to "1" from the second output control signal OE2 "0" It is necessary to adjust (delay) the timing to make it match with the update of NFRAC . For example, when the N FRAC is updated and the second output control signal OE2 is changed from “0” to “1” at the same time, the non-inverting output signal OUTP and the inverted output of the frequency according to the N FRAC before the update are performed. This is because there is a possibility that the signal OUTN will be output. However, the input terminals of the second output control signal OE2 and the characteristic control data are also different, and it is expected that the control programs themselves are separate. Therefore, it is generally difficult to relate them and adjust the timing. Further, when the parameters such as N INT , N FRAC , and ODIV are not updated, it is not necessary to delay the timing at which the second output control signal OE2 changes. Therefore, in the control of the second output control signal OE2 of the conventional example, it is necessary to constantly grasp the update status of the characteristic control data and perform the case classification, which causes a problem that the control becomes complicated.

ここで、再び図１を参照すると、本実施形態の発振回路１２は、第１の出力制御信号ＯＥ１によって出力バッファーＯＢＵＦを制御可能である。第１の出力制御信号ＯＥ１は、特性制御データと同じようにシリアルデータＳＤＡとして端子Ｔ７から入力されて、記憶部２２３のレジスターに記憶される信号である。そのため、本実施形態の発振回路１２では、特性制御データと同じプログラムを用いて第１の出力制御信号ＯＥ１の値を変更することが可能である。このことは、特性制御データによる発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力のタイミングの前後関係を容易に関連付けることを可能にし、従来例の発振回路１０１２における問題を解決するものである。また、特性制御データによる発振信号１２４の特性の変更時には、発振部２２０の動作が不安定になるため、例えば、発振信号１２４の振幅が過大になったり、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが異常発振を起こして周波数が大幅にずれてしまう可能性がある。本実施形態では、特性制御データによる発振信号１２４の特性の変更時に、第１の出力制御信号ＯＥ１が“０”である場合には、出力イネーブル信号ＯＥＦを“０”にして、出力バッファーＯＢＵＦの動作を停止させることで非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を停止させたあとで、特性制御データによる発振信号１２４の特性の変更を行うことができるので、例えば発振器２００と接続されている外部機器に過大な振幅の信号や周波数のずれた信号を出すことを防止でき、発振器２００を搭載した電子機器の誤動作を低減したり、電子機器の信頼性を上げることができる。 Here, referring to FIG. 1 again, the oscillation circuit 12 of the present embodiment can control the output buffer OBUF by the first output control signal OE1. The first output control signal OE1 is a signal that is input from the terminal T7 as serial data SDA and stored in the register of the storage unit 223 in the same manner as the characteristic control data. Therefore, in the oscillation circuit 12 of the present embodiment, it is possible to change the value of the first output control signal OE1 by using the same program as the characteristic control data. This makes it possible to easily relate the change in the characteristics of the oscillation signal 124 based on the characteristic control data to the context of the output timings of the non-inverting output signal OUTP and the inverted output signal OUTN based on the first output control signal OE1. This is to solve the problem in the oscillation circuit 1012 of the conventional example. Further, when the characteristics of the oscillation signal 124 are changed by the characteristic control data, the operation of the oscillation unit 220 becomes unstable. Therefore, for example, the amplitude of the oscillation signal 124 becomes excessive, or the non-inverting output signal OUTP and the inverting output signal OUTN. May cause abnormal oscillation and the frequency may shift significantly. In the present embodiment, when the characteristic of the oscillation signal 124 is changed by the characteristic control data, if the first output control signal OE1 is “0”, the output enable signal OEF is set to “0” and the output buffer OBUF is set to “0”. After stopping the output of the non-inverting output signal OUTP and the inverting output signal OUTN by stopping the operation, the characteristics of the oscillation signal 124 can be changed by the characteristic control data. Therefore, for example, it is connected to the oscillator 200. It is possible to prevent an excessive amplitude signal or a frequency-shifted signal from being output to an external device, reduce malfunctions of the electronic device equipped with the oscillator 200, and improve the reliability of the electronic device.

なお、本実施形態の発振回路１２は、第２の出力制御信号ＯＥ２に基づいて非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力させることも可能である。そのため、本実施形態の発振回路１２は、ＮＩＮＴ、ＮＦＲＡＣ、ＯＤＩＶといったパラメーターの更新を伴わない場合には、第２の出力制御信号ＯＥ２を用いることで、直ちに非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力することが可能である。 The oscillation circuit 12 of the present embodiment can also output the non-inverting output signal OUTP and the inverting output signal OUTN based on the second output control signal OE2. Therefore, the oscillation circuit 12 of the present embodiment immediately uses the second output control signal OE2 to immediately output the non-inverting output signal OUTP and the inverted output when the parameters such as N INT , N FRAC , and ODIV are not updated. It is possible to output the signal OUTN.

図２（Ａ）は、従来例の発振回路１０１２を含む発振器１２００の外観図である。発振器１２００は、１番から８番までの端子を有する。１番の端子には発振回路１０１２の端子Ｔ９が割り当てられ、第２の出力制御信号ＯＥ２が入力される。２番の端子はＮＣ（Non Connection）ピンである。３番、６番の端子には、それぞれ発振回路１０１２の端子Ｔ６、Ｔ５が割り当てられ、それぞれ接地電圧ＧＮＤ、電源電圧ＶＣＣが供給される。４番、５番の端子には、それぞれ発振回路１０１２の端子Ｔ３、Ｔ４が割り当てられ、それぞれ非反転出力信号ＯＵＴＰ、反転出力信号ＯＵＴＮが出力される。７番、８番の端子には、それぞれ発振回路１０１２の端子Ｔ７、Ｔ８が割り当てられ、それぞれＩ２ＣバスのシリアルデータＳＤＡ、シリアルクロックＳＣＬとして用いられる。発振器１２００では、
発振器１２００の内部で出力イネーブル信号ＯＥＦとして使用される第２の出力制御信号ＯＥ２を、１番の端子から入力する必要がある。なお、発振回路１０１２の端子Ｔ１、Ｔ２は水晶振動子２６と接続されており、発振器１２００の内部に閉じている。 FIG. 2A is an external view of the oscillator 1200 including the oscillation circuit 1012 of the conventional example. The oscillator 1200 has terminals 1 to 8. The terminal T9 of the oscillation circuit 1012 is assigned to the first terminal, and the second output control signal OE2 is input. The second terminal is an NC (Non Connection) pin. Terminals T6 and T5 of the oscillation circuit 1012 are assigned to the terminals 3 and 6, respectively, and the ground voltage GND and the power supply voltage VCS are supplied, respectively. The terminals T3 and T4 of the oscillation circuit 1012 are assigned to the terminals 4 and 5, respectively, and the non-inverting output signal OUTP and the inverting output signal OUTN are output, respectively. Terminals T7 and T8 of the oscillation circuit 1012 are assigned to terminals 7 and 8, respectively, and are used as serial data SDA and serial clock SCL of the I2C bus, respectively. With oscillator 1200
It is necessary to input the second output control signal OE2 used as the output enable signal OEF inside the oscillator 1200 from the first terminal. The terminals T1 and T2 of the oscillation circuit 1012 are connected to the crystal oscillator 26 and are closed inside the oscillator 1200.

図２（Ｂ）は本実施形態の発振回路１２を含む発振器２００の外観図である。なお、図２（Ａ）と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路１２では、従来例の発振回路１０１２とは異なり、特性制御データと同じ端子Ｔ７から第１の出力制御信号ＯＥ１を入力して非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を制御することができる。 FIG. 2B is an external view of the oscillator 200 including the oscillator circuit 12 of the present embodiment. The same elements as those in FIG. 2A are designated by the same reference numerals, and the description thereof will be omitted. In the oscillation circuit 12 of the present embodiment, unlike the oscillation circuit 1012 of the conventional example, the first output control signal OE1 is input from the same terminal T7 as the characteristic control data to output the non-inverting output signal OUTP and the inverting output signal OUTN. Can be controlled.

そのため、第２の出力制御信号ＯＥ２は必要に応じて使用されればよく、使用されなくてもよい。そこで、第２の出力制御信号ＯＥ２を、発振回路１２の内部でプルアップ（またはプルダウン）することで、図２（Ｂ）のように１番の端子（発振回路１２の端子Ｔ９が割り当てられる）をＮＣピンとすることができる。このとき、発振器２００が実装される基板上で１番の端子を配線する必要がないため、従来例の発振回路１０１２を含む発振器１２００と比べて、ユーザーにとって使い勝手のよい発振器２００を実現できる。 Therefore, the second output control signal OE2 may be used as needed and may not be used. Therefore, by pulling up (or pulling down) the second output control signal OE2 inside the oscillation circuit 12, the first terminal (terminal T9 of the oscillation circuit 12 is assigned) as shown in FIG. 2 (B). Can be an NC pin. At this time, since it is not necessary to wire the first terminal on the substrate on which the oscillator 200 is mounted, the oscillator 200 that is easier for the user to use can be realized as compared with the oscillator 1200 including the oscillation circuit 1012 of the conventional example.

以上のように、本実施形態の発振回路１２、および発振回路１２を含む発振器２００は、シリアルインターフェースを有し、シリアルインターフェースに入力されるシリアルデータである第１の出力制御信号ＯＥ１に基づいて、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を制御可能であって、スイッチによる排他的な切り替え制御をすることなく出力イネーブル信号ＯＥＦの制御を行う。このとき、シリアルインターフェースに入力されるシリアルデータである特性制御データによる発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力のタイミングの前後関係を容易に関連付けることが可能である。また、従来からの第２の出力制御信号ＯＥ２が割り当てられる端子については、ＮＣピンとすることも可能である。 As described above, the oscillator circuit 12 of the present embodiment and the oscillator 200 including the oscillator circuit 12 have a serial interface, and are based on the first output control signal OE1 which is serial data input to the serial interface. The outputs of the non-inverting output signal OUTP and the inverting output signal OUTN can be controlled, and the output enable signal OEF is controlled without exclusive switching control by the switch. At this time, the characteristics of the oscillation signal 124 are changed by the characteristic control data which is the serial data input to the serial interface, and the output timings of the non-inverting output signal OUTP and the inverted output signal OUTN based on the first output control signal OE1 are changed. It is possible to easily relate the context. Further, the terminal to which the conventional second output control signal OE2 is assigned can be an NC pin.

１．２．第２実施形態
図３は、第２実施形態の発振回路１２を含む発振器２００のブロック図である。図１と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路１２は、第１実施形態の発振回路１２と異なり、第１の出力制御信号ＯＥ１によって、水晶振動子２６を発振させて基発振信号１２２を生成するメイン回路部の動作を制御する。図３では出力イネーブル信号ＯＥＦ（図１参照）の表記を省略しているが、本実施形態の発振回路１２の出力バッファーＯＢＵＦはイネーブル状態である。なお、出力バッファーＯＢＵＦについて、イネーブル状態とは非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが出力される状態であり、ディスエーブル状態とは非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮが出力されない状態である。 1.2. 2nd Embodiment FIG. 3 is a block diagram of an oscillator 200 including the oscillation circuit 12 of the second embodiment. The same elements as those in FIG. 1 are designated by the same reference numerals, and description thereof will be omitted. Unlike the oscillation circuit 12 of the first embodiment, the oscillation circuit 12 of the present embodiment operates the main circuit unit that oscillates the crystal oscillator 26 by the first output control signal OE1 to generate the basic oscillation signal 122. Control. Although the notation of the output enable signal OEF (see FIG. 1) is omitted in FIG. 3, the output buffer OBUF of the oscillation circuit 12 of the present embodiment is in the enabled state. Regarding the output buffer OBUF, the enabled state is a state in which the non-inverting output signal OUTP and the inverting output signal OUTN are output, and the disabled state is a state in which the non-inverting output signal OUTP and the inverting output signal OUTN are not output. ..

本実施形態の発振回路１２は、第１の出力制御信号ＯＥ１を記憶する記憶部２２３のレジスターの値が“０”の場合、増幅器として機能するインバーター２４へのレギュレーター電圧Ｖｒｅｇの供給を停止する。このとき、メイン回路部は、水晶振動子２６を発振させず、基発振信号１２２を生成しない。そのため、発振回路１２は、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力しないことになる。 When the value of the register of the storage unit 223 that stores the first output control signal OE1 is “0”, the oscillation circuit 12 of the present embodiment stops the supply of the regulator voltage Vreg to the inverter 24 that functions as an amplifier. At this time, the main circuit unit does not oscillate the crystal oscillator 26 and does not generate the basic oscillation signal 122. Therefore, the oscillation circuit 12 does not output the non-inverting output signal OUTP and the inverting output signal OUTN.

ここで、第１実施形態の発振回路１２は、第１の出力制御信号ＯＥ１が“０”であっても、メイン回路部を停止させることはなかった。そのため、第１の出力制御信号ＯＥ１が“１”に変化した場合に、直ちに非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮを出力することができる一方で、常にメイン回路部で電力を消費していた。本実施形態の発振回路１２は、第１の出力制御信号ＯＥ１が“０”の場合に、メイン回路部を停止させる
ので消費電力を低減することが可能である。本実施形態の発振回路１２は、基発振信号１２２とレジスターに記憶された第１の出力制御信号ＯＥ１とが入力される２入力のＡＮＤ回路ａ１を含む。そして、ＰＦＤ１２１１は、基準信号としてＡＮＤ回路ａ１の出力を受け取る。ＡＮＤ回路ａ１を含むことで、第１の出力制御信号ＯＥ１を記憶する記憶部２２３のレジスターの値が“０”の場合でも、ＰＦＤ１２１１の入力が不定になることを防止できる。また、本実施形態の発振回路１２は、発振信号１２４とレジスターに記憶された第１の出力制御信号ＯＥ１とが入力される２入力のＡＮＤ回路ａ２を含む。そして、出力バッファーＯＢＵＦはＡＮＤ回路ａ２の出力を差動出力に変換する。ＡＮＤ回路ａ２を含むことで、第１の出力制御信号ＯＥ１を記憶する記憶部２２３のレジスターの値が“０”の場合でも、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの値が一意に決まるのでユーザーにとって扱いやすい発振回路１２となる。なお、別の実施形態として、第１の出力制御信号ＯＥ１を出力イネーブル信号ＯＥＦとして併用してもよい。つまり、第１の出力制御信号ＯＥ１が“０”の場合に、メイン回路部を停止するとともに、出力バッファーＯＢＵＦをディスエーブル状態にしてもよい。 Here, the oscillation circuit 12 of the first embodiment did not stop the main circuit unit even if the first output control signal OE1 was “0”. Therefore, when the first output control signal OE1 changes to "1", the non-inverting output signal OUTP and the inverting output signal OUTN can be immediately output, while the main circuit unit always consumes power. .. The oscillation circuit 12 of the present embodiment stops the main circuit section when the first output control signal OE1 is “0”, so that the power consumption can be reduced. The oscillation circuit 12 of the present embodiment includes a two-input AND circuit a1 to which the basic oscillation signal 122 and the first output control signal OE1 stored in the register are input. Then, the PFD 1211 receives the output of the AND circuit a1 as a reference signal. By including the AND circuit a1, it is possible to prevent the input of the PFD 1211 from becoming indefinite even when the value of the register of the storage unit 223 that stores the first output control signal OE1 is “0”. Further, the oscillation circuit 12 of the present embodiment includes a two-input AND circuit a2 to which the oscillation signal 124 and the first output control signal OE1 stored in the register are input. Then, the output buffer OBUF converts the output of the AND circuit a2 into a differential output. By including the AND circuit a2, the values of the non-inverting output signal OUTP and the inverting output signal OUTN are uniquely determined even when the value of the register of the storage unit 223 that stores the first output control signal OE1 is “0”. The oscillation circuit 12 is easy for the user to handle. As another embodiment, the first output control signal OE1 may be used in combination as the output enable signal OEF. That is, when the first output control signal OE1 is “0”, the main circuit unit may be stopped and the output buffer OBUF may be disabled.

また、本実施形態の発振回路１２は、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力制御を第１の出力制御信号ＯＥ１のみで行う。つまり、第１実施形態の発振回路１２とは異なり、第２の出力制御信号ＯＥ２を用いない。そのため、第２の出力制御信号ＯＥ２に必要であった端子（図１の端子Ｔ９）を省略でき、端子数を減らすことでサイズの小さい発振回路１２を実現できる。また、第２の出力制御信号ＯＥ２に割り当てられていた端子を、別の用途に使用することも可能である。 Further, the oscillation circuit 12 of the present embodiment performs output control of the non-inverting output signal OUTP and the inverting output signal OUTN only by the first output control signal OE1. That is, unlike the oscillation circuit 12 of the first embodiment, the second output control signal OE2 is not used. Therefore, the terminal (terminal T9 in FIG. 1) required for the second output control signal OE2 can be omitted, and the small-sized oscillation circuit 12 can be realized by reducing the number of terminals. Further, the terminal assigned to the second output control signal OE2 can be used for another purpose.

図４（Ａ）、図４（Ｂ）は本実施形態の発振回路１２を含む発振器２００の外観を例示する図である。なお、図１〜図３と同じ要素については同じ符号を付しており説明を省略する。図４（Ａ）は１番から６番までの端子を有する６ピンのパッケージを用いる発振器２００の外観図である。第１実施形態の発振回路１２を含む発振器２００（図２（Ｂ）参照）では８ピンのパッケージを用いていたが、本実施形態では第２の出力制御信号ＯＥ２に割り当てられていた端子を省略できるので、図２（Ｂ）のＮＣピンとともに省略することで、６ピンのパッケージを用いることができる。そのため、発振器２００の小型化が可能であり、ワイヤボンディングの数を減らせることによる信頼性の向上とコスト削減の効果もある。 4 (A) and 4 (B) are diagrams illustrating the appearance of the oscillator 200 including the oscillator circuit 12 of the present embodiment. The same elements as those in FIGS. 1 to 3 are designated by the same reference numerals, and the description thereof will be omitted. FIG. 4A is an external view of an oscillator 200 using a 6-pin package having terminals 1 to 6. The oscillator 200 (see FIG. 2B) including the oscillator circuit 12 of the first embodiment uses an 8-pin package, but in the present embodiment, the terminals assigned to the second output control signal OE2 are omitted. Therefore, a 6-pin package can be used by omitting it together with the NC pin shown in FIG. 2 (B). Therefore, the oscillator 200 can be miniaturized, and the number of wire bonding can be reduced to improve reliability and reduce costs.

また、図４（Ｂ）は１番から８番までの端子を有する８ピンのパッケージを用いる発振器２００の外観図である。この例では、パッケージのピン数の削減をするのではなく、電源を強化している。つまり、電源電圧ＶＣＣ、接地電圧ＧＮＤを供給するための端子が２つではなく、１番〜３番および６番の端子の４つになっている。例えば、電源電圧ＶＣＣを１番の端子および６番の端子に供給して電源を強化することができる。ここで、これらの端子を発振器２００が実装される基板のレイアウトに合わせて選択的に使用することも可能である。例えば、ある基板では長い配線が不要であるように１番の端子を選択して（１番の端子だけに）電源電圧ＶＣＣを供給し、別の基板では６番の端子を選択して（６番の端子だけに）電源電圧ＶＣＣを供給するような使い方が可能である。つまり、図４（Ｂ）の発振器２００は、電源の端子を選択使用することが可能であるため、ユーザーにとっても使い勝手がよい。 Further, FIG. 4B is an external view of an oscillator 200 using an 8-pin package having terminals 1 to 8. In this example, the power supply is strengthened rather than reducing the number of pins in the package. That is, instead of having two terminals for supplying the power supply voltage VCS and the ground voltage GND, there are four terminals Nos. 1 to 3 and 6. For example, the power supply voltage VCS can be supplied to the 1st terminal and the 6th terminal to strengthen the power supply. Here, these terminals can be selectively used according to the layout of the substrate on which the oscillator 200 is mounted. For example, on one board, select terminal 1 to supply the power supply voltage VCS (only to terminal 1) so that long wiring is not required, and on another board, select terminal 6 (6). It can be used to supply the power supply voltage VCS (only to the terminal number). That is, the oscillator 200 of FIG. 4B is convenient for the user because the terminal of the power supply can be selectively used.

以上のように、本実施形態の発振回路１２、および発振回路１２を含む発振器２００は、シリアルインターフェースを有し、シリアルインターフェースに入力されるシリアルデータである第１の出力制御信号ＯＥ１に基づいて、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を制御可能であって、スイッチによる排他的な切り替え制御をすることなく出力イネーブル信号ＯＥＦの制御を行う。このとき、シリアルインターフェースに入力されるシリアルデータである特性制御データによる発振信号１２４の特性の変更と
、第１の出力制御信号ＯＥ１に基づく非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力のタイミングの前後関係を容易に関連付けることが可能である。また、第２の出力制御信号ＯＥ２を用いないため、その端子を省略すれば小型化が可能であり、その端子を他の用途に割り当てれば性能や使い勝手を向上させることができる。 As described above, the oscillator circuit 12 of the present embodiment and the oscillator 200 including the oscillator circuit 12 have a serial interface, and are based on the first output control signal OE1 which is serial data input to the serial interface. The outputs of the non-inverting output signal OUTP and the inverting output signal OUTN can be controlled, and the output enable signal OEF is controlled without exclusive switching control by the switch. At this time, the characteristics of the oscillation signal 124 are changed by the characteristic control data which is the serial data input to the serial interface, and the output timings of the non-inverting output signal OUTP and the inverted output signal OUTN based on the first output control signal OE1 are changed. It is possible to easily relate the context. Further, since the second output control signal OE2 is not used, the size can be reduced by omitting the terminal, and the performance and usability can be improved by allocating the terminal to other uses.

１．３．第３実施形態
図５は、第３実施形態の発振回路１２を含む発振器２００のブロック図である。図１、図３と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路１２は、第１実施形態の発振回路１２と異なり、独立に制御可能な複数の出力バッファーＯＢＵＦ１、ＯＢＵＦ２を含む。このとき、従来例の発振回路１０１２（図８参照）のように、第２の出力制御信号ＯＥ２によって複数の出力バッファーＯＢＵＦ１、ＯＢＵＦ２を独立に制御しようとすると、複数の端子が必要になる。しかし、本実施形態の発振回路１２は、第１の出力制御信号ＯＥ１を用いることで、端子数を増やさずに、複数の出力バッファーＯＢＵＦ１、ＯＢＵＦ２を独立に制御できる。 1.3. Third Embodiment FIG. 5 is a block diagram of an oscillator 200 including the oscillation circuit 12 of the third embodiment. The same elements as those in FIGS. 1 and 3 are designated by the same reference numerals, and the description thereof will be omitted. Unlike the oscillation circuit 12 of the first embodiment, the oscillation circuit 12 of the present embodiment includes a plurality of output buffers OBUF1 and OBUF2 that can be controlled independently. At this time, if it is attempted to independently control the plurality of output buffers OBUF1 and OBUF2 by the second output control signal OE2 as in the oscillation circuit 1012 (see FIG. 8) of the conventional example, a plurality of terminals are required. However, the oscillation circuit 12 of the present embodiment can independently control a plurality of output buffers OBUF1 and OBUF2 without increasing the number of terminals by using the first output control signal OE1.

図５のように、出力制御部２２１は出力バッファーＯＢＵＦ１および出力バッファーＯＢＵＦ２を含む。出力バッファーＯＢＵＦ１は、出力イネーブル信号ＯＥＦ１が“１”の場合に非反転出力信号ＯＵＴＰ１および反転出力信号ＯＵＴＮ１を出力し、出力イネーブル信号ＯＥＦ１が“０”の場合に非反転出力信号ＯＵＴＰ１および反転出力信号ＯＵＴＮ１を出力しない。また、出力バッファーＯＢＵＦ２は、出力イネーブル信号ＯＥＦ２が“１”の場合に非反転出力信号ＯＵＴＰ２および反転出力信号ＯＵＴＮ２を出力し、出力イネーブル信号ＯＥＦ２が“０”の場合に非反転出力信号ＯＵＴＰ２および反転出力信号ＯＵＴＮ２を出力しない。 As shown in FIG. 5, the output control unit 221 includes an output buffer OBUF1 and an output buffer OBUF2. The output buffer OBUF1 outputs a non-inverting output signal OUTP1 and an inverted output signal OUTN1 when the output enable signal OEF1 is “1”, and a non-inverting output signal OUTP1 and an inverted output signal when the output enable signal OEF1 is “0”. Does not output OUTN1. Further, the output buffer OBUF2 outputs the non-inverting output signal OUTP2 and the inverted output signal OUTN2 when the output enable signal OEF2 is “1”, and the non-inverting output signal OUTP2 and the inverted output signal OUTP2 when the output enable signal OEF2 is “0”. The output signal OUTN2 is not output.

なお、本実施形態では出力バッファーの数は２つであるが、これに限るものではなく、例えば３つ以上であってもよい。また、本実施形態では複数の出力バッファーへ入力される信号は同じであり、具体的には発振部２２０からの発振信号１２４であるが、それぞれに異なる信号が入力されてもよい。例えば、別の実施形態の発振回路１２として、出力バッファーＯＢＵＦ１へ入力される信号を生成する発振部２２０と、出力バッファーＯＢＵＦ２へ入力される信号を生成する別の発振部２２０とを含む構成もあり得る。 In the present embodiment, the number of output buffers is two, but the number is not limited to this, and may be, for example, three or more. Further, in the present embodiment, the signals input to the plurality of output buffers are the same, specifically, the oscillation signal 124 from the oscillation unit 220, but different signals may be input to each. For example, as the oscillation circuit 12 of another embodiment, there is also a configuration including an oscillation unit 220 that generates a signal input to the output buffer OBUF1 and another oscillation unit 220 that generates a signal input to the output buffer OBUF2. obtain.

記憶部２２３は、複数の出力イネーブル信号に対応する複数ビットのレジスターを含む。本実施形態では、レジスターＯＥ１１に記憶された値が出力イネーブル信号ＯＥＦ１となり、レジスターＯＥ１２に記憶された値が出力イネーブル信号ＯＥＦ２となる。このとき、レジスターＯＥ１１、レジスターＯＥ１２はそれぞれ１ビットであり、第１の出力制御信号ＯＥ１はこれら２ビットの値（本発明の複数ビットの値に対応）を含む信号である。第１の出力制御信号ＯＥ１はシリアルデータＳＤＡとして端子Ｔ７から入力されるので、複数ビットの値を含んでいても発振回路１２の端子数を増加させるものではない。つまり、本実施形態の発振回路１２は、第１の出力制御信号ＯＥ１を用いることで、端子数を増やさずに、複数の出力バッファーＯＢＵＦ１、ＯＢＵＦ２を独立に制御できる。例えば、第１の出力制御信号ＯＥ１が２ビットの値“０１”を含み、レジスターＯＥ１１に“０”が、レジスターＯＥ１２に“１”が記憶されたとする。このとき、出力バッファーＯＢＵＦ１はディスエーブル状態であるが、出力バッファーＯＢＵＦ２についてはイネーブル状態となる。 The storage unit 223 includes a plurality of bits of registers corresponding to a plurality of output enable signals. In the present embodiment, the value stored in the register OE11 becomes the output enable signal OEF1, and the value stored in the register OE12 becomes the output enable signal OEF2. At this time, the register OE11 and the register OE12 are each 1 bit, and the first output control signal OE1 is a signal including these 2-bit values (corresponding to the values of the plurality of bits of the present invention). Since the first output control signal OE1 is input from the terminals T7 as serial data SDA, it does not increase the number of terminals of the oscillation circuit 12 even if it contains a value of a plurality of bits. That is, the oscillation circuit 12 of the present embodiment can independently control a plurality of output buffers OBUF1 and OBUF2 without increasing the number of terminals by using the first output control signal OE1. For example, suppose that the first output control signal OE1 contains a 2-bit value “01”, “0” is stored in the register OE11, and “1” is stored in the register OE12. At this time, the output buffer OBUF1 is in the disabled state, but the output buffer OBUF2 is in the enabled state.

図６は本実施形態の発振回路１２を含む発振器２００の外観を例示する図である。なお、図１〜図５と同じ要素については同じ符号を付しており説明を省略する。図６は１番から８番までの端子を有する８ピンのパッケージを用いる発振器２００の外観図である。第１実施形態の発振回路１２を含む発振器２００（図２（Ｂ）参照）と比較すると、本実施形態では第２の出力制御信号ＯＥ２に割り当てられていた端子を省略できるので、ＮＣピ
ン（図２（Ｂ）参照）と合わせて２つの端子を他の用途に割り当てることが可能である。そこで、１番の端子と２番の端子を、２つめの出力バッファーＯＢＵＦ２からの差動出力信号（反転出力信号ＯＵＴＮ２、非反転出力信号ＯＵＴＰ２）に割り当てて、８ピンのパッケージで２組の差動出力を行う発振器２００を実現できる。 FIG. 6 is a diagram illustrating the appearance of the oscillator 200 including the oscillator circuit 12 of the present embodiment. The same elements as those in FIGS. 1 to 5 are designated by the same reference numerals, and the description thereof will be omitted. FIG. 6 is an external view of an oscillator 200 using an 8-pin package having terminals 1 to 8. Compared with the oscillator 200 (see FIG. 2B) including the oscillation circuit 12 of the first embodiment, since the terminal assigned to the second output control signal OE2 can be omitted in this embodiment, the NC pin (FIG. 2). (See 2 (B)), it is possible to assign the two terminals to other uses. Therefore, the 1st terminal and the 2nd terminal are assigned to the differential output signals (inverting output signal OUTN2, non-inverting output signal OUTP2) from the second output buffer OBUF2, and the difference between the two sets in the 8-pin package. An oscillator 200 that produces dynamic output can be realized.

以上のように、本実施形態の発振回路１２、および発振回路１２を含む発振器２００は、シリアルインターフェースを有し、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を制御可能であって、スイッチによる排他的な切り替え制御をすることなく出力イネーブル信号ＯＥＦの制御を行う。このとき、特性制御データによる発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力のタイミングの前後関係を容易に関連付けることが可能である。また、第２の出力制御信号ＯＥ２を用いないため、端子数を増やすことなく、複数の出力バッファーＯＢＵＦ１、ＯＢＵＦ２を独立に制御できる。また、従来例で第２の出力制御信号ＯＥ２に割り当てられていた端子を出力端子として用いることで、少ない端子数のパッケージで複数の出力を備える発振器２００を実現できる。 As described above, the oscillator circuit 12 of the present embodiment and the oscillator 200 including the oscillator circuit 12 have a serial interface, can control the output of the non-inverting output signal OUTP and the inverting output signal OUTN, and are operated by a switch. The output enable signal OEF is controlled without exclusive switching control. At this time, it is possible to easily relate the change in the characteristics of the oscillation signal 124 based on the characteristic control data to the context of the output timings of the non-inverting output signal OUTP and the inverting output signal OUTN based on the first output control signal OE1. is there. Further, since the second output control signal OE2 is not used, a plurality of output buffers OBUF1 and OBUF2 can be controlled independently without increasing the number of terminals. Further, by using the terminal assigned to the second output control signal OE2 in the conventional example as the output terminal, it is possible to realize the oscillator 200 having a plurality of outputs in a package having a small number of terminals.

１．４．変形例
第１〜第３実施形態の発振回路１２、および発振回路１２を含む発振器２００では、２線式のシリアルインターフェース（具体的にはＩ２Ｃ）を用いていたが、これを１線式のシリアルインターフェースにすることで、さらに１端子を削減して小型化が可能になる。１線式のシリアルインターフェースとしては、例えば１−ＷＩＲＥ（登録商標）を用いることが可能である。 1.4. Modification Example The oscillation circuit 12 of the first to third embodiments and the oscillator 200 including the oscillation circuit 12 use a two-wire serial interface (specifically, I2C), but this is a one-wire serial. By using an interface, one terminal can be further reduced and miniaturization becomes possible. As the 1-wire serial interface, for example, 1-WIRE® can be used.

図７（Ａ）、図７（Ｂ）は、１線式のシリアルインターフェースを用いた場合の発振器２００の外観の例を表す図である。なお、図１〜図６と同じ要素については同じ符号を付しており説明を省略する。図７（Ａ）は１番から６番までの端子を有する６ピンのパッケージを用いる発振器２００の外観図である。例えば図４（Ａ）の発振器２００と比較すると、２番の端子（図７（Ａ）の１ＷＳ）だけでシリアル通信が可能であるため、１番目の端子に別の機能を割り当てることが可能である。例えば、図７（Ａ）の発振器２００が制御電圧ＶＣによって発振信号１２４の周波数調整が可能である場合、制御電圧ＶＣを１番目の端子に割り当てることが可能である。よって、図４（Ａ）の発振器２００と比べると、本変形例では、さらに機能を追加することができる。 7 (A) and 7 (B) are diagrams showing an example of the appearance of the oscillator 200 when a one-wire serial interface is used. The same elements as those in FIGS. 1 to 6 are designated by the same reference numerals, and the description thereof will be omitted. FIG. 7A is an external view of an oscillator 200 using a 6-pin package having terminals 1 to 6. For example, as compared with the oscillator 200 of FIG. 4 (A), since serial communication is possible only with the second terminal (1WS of FIG. 7 (A)), it is possible to assign another function to the first terminal. is there. For example, when the oscillator 200 of FIG. 7A can adjust the frequency of the oscillation signal 124 by the control voltage VC, the control voltage VC can be assigned to the first terminal. Therefore, as compared with the oscillator 200 of FIG. 4A, further functions can be added in this modification.

また、図７（Ｂ）は１番から４番までの端子を有する４ピンのパッケージを用いる発振器２００の外観図である。発振器２００が差動出力でなく、シングルエンド出力ＯＵＴを用いる場合、４つの端子だけでシリアル通信も備えた小型の発振器２００を実現できる。 Further, FIG. 7B is an external view of an oscillator 200 using a 4-pin package having terminals 1 to 4. When the oscillator 200 uses a single-ended output OUT instead of a differential output, a small oscillator 200 having serial communication can be realized with only four terminals.

２．電子機器
本実施形態の電子機器３００について、図９〜図１０を用いて説明する。なお、図１〜図８と同じ要素については同じ番号、符号を付しており説明を省略する。 2. Electronic device The electronic device 300 of the present embodiment will be described with reference to FIGS. 9 to 10. The same elements as those in FIGS. 1 to 8 are designated by the same numbers and reference numerals, and the description thereof will be omitted.

図９は、電子機器３００の機能ブロック図である。電子機器３００は、発振回路１２と水晶振動子２６とを含む発振器２００、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、電子機器３００は、図９の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。 FIG. 9 is a functional block diagram of the electronic device 300. The electronic device 300 includes an oscillator 200 including an oscillator circuit 12 and a crystal oscillator 26, a CPU (Central Processing Unit) 320, an operation unit 330, a ROM (Read Only Memory) 340, a RAM (Random Access Memory) 350, and a communication unit 360. , A display unit 370, and a sound output unit 380 are included. The electronic device 300 may omit or change a part of the constituent elements (each part) of FIG. 9, or may have a configuration in which other constituent elements are added.

発振器２００は、クロックパルスをＣＰＵ３２０だけでなく各部に供給する（図示は省略）。なお、発振器２００は、発振回路１２と水晶振動子２６とが一体化されてパッケー
ジングされた発振器であってもよい。 The oscillator 200 supplies clock pulses not only to the CPU 320 but also to various parts (not shown). The oscillator 200 may be an oscillator in which the oscillation circuit 12 and the crystal oscillator 26 are integrated and packaged.

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振回路１２が出力するクロックパルスを用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。 The CPU 320 performs various calculation processes and control processes using the clock pulses output by the oscillation circuit 12 according to the program stored in the ROM 340 or the like. Specifically, the CPU 320 performs various processes according to the operation signal from the operation unit 330, processes for controlling the communication unit 360 to perform data communication with the outside, and causes the display unit 370 to display various information. A process of transmitting a display signal, a process of causing the sound output unit 380 to output various sounds, and the like are performed.

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。 The operation unit 330 is an input device composed of operation keys, button switches, and the like, and outputs an operation signal corresponding to the operation by the user to the CPU 320.

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。 The ROM 340 stores programs, data, and the like for the CPU 320 to perform various calculation processes and control processes.

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。 The RAM 350 is used as a work area of the CPU 320, and temporarily stores programs and data read from the ROM 340, data input from the operation unit 330, calculation results executed by the CPU 320 according to various programs, and the like.

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。 The communication unit 360 performs various controls for establishing data communication between the CPU 320 and the external device.

表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。 The display unit 370 is a display device composed of an LCD (Liquid Crystal Display) or the like, and displays various information based on a display signal input from the CPU 320.

そして、音出力部３８０は、スピーカー等の音を出力する装置である。 The sound output unit 380 is a device that outputs sound from a speaker or the like.

上記の通り、発振器２００が含む発振回路１２は、クロックパルスとして発振信号１２４を生成し、スイッチで排他的な切り替え制御をすることをせずに、第１の出力制御信号ＯＥ１に基づいて出力イネーブルの制御を実現できる。また、特性制御データによる発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく発振信号１２４の出力のタイミングの前後関係を容易に関連付けることが可能であり、制御プログラム（例えばＣＰＵ３２０が実行する）を簡略化することができる。 As described above, the oscillation circuit 12 included in the oscillator 200 generates the oscillation signal 124 as a clock pulse, and the output is enabled based on the first output control signal OE1 without performing exclusive switching control by the switch. Can be controlled. Further, it is possible to easily associate the change in the characteristics of the oscillation signal 124 with the characteristic control data with the context of the output timing of the oscillation signal 124 based on the first output control signal OE1, and the control program (for example, the CPU 320) Execute) can be simplified.

電子機器３００としては種々のものが考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。 Various types of electronic devices 300 can be considered. For example, personal computers (eg mobile personal computers, laptop personal computers, tablet personal computers), mobile terminals such as mobile phones, digital still cameras, inkjet ejection devices (eg inkjet printers), routers and switches. Storage area network equipment, local area network equipment, mobile terminal base station equipment, TVs, video cameras, video recorders, car navigation devices, pagers, electronic notebooks (including those with communication functions), electronic dictionaries, calculators, electronic Game equipment, game controllers, word processors, workstations, videophones, security TV monitors, electronic binoculars, POS terminals, medical equipment (for example, electronic thermometers, blood pressure monitors, blood glucose meters, electrocardiogram measuring devices, ultrasonic diagnostic devices, electronic devices) Specimens), fish finder, various measuring instruments, instruments (for example, instruments for vehicles, aircraft, ships), flight simulators, head mount displays, motion traces, motion tracking, motion controllers, PDRs (pedestrian position and orientation measurement) ) Etc. can be mentioned.

図１０は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、発振回路１
２を含むことで、スイッチで排他的な切り替え制御をすることをせずに、第１の出力制御信号ＯＥ１に基づいて出力イネーブルの制御を実現できる。また、特性制御データによる発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく発振信号１２４の出力のタイミングの前後関係を容易に関連付けることが可能であり、制御プログラムを簡略化することができる。 FIG. 10 is a diagram showing an example of the appearance of a smartphone, which is an example of the electronic device 300. The smartphone, which is the electronic device 300, has a button as an operation unit 330 and an LCD as a display unit 370. The smartphone, which is the electronic device 300, has the oscillation circuit 1
By including 2, the output enable control can be realized based on the first output control signal OE1 without performing exclusive switching control by the switch. Further, it is possible to easily relate the change in the characteristics of the oscillation signal 124 based on the characteristic control data to the context of the output timing of the oscillation signal 124 based on the first output control signal OE1, which simplifies the control program. be able to.

３．移動体
本実施形態の移動体４００について、図１１を用いて説明する。図１１は、本実施形態の移動体４００の一例を示す図（上面図）である。図１１に示す移動体４００は、発振回路４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、４３０、４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体４００は、図１１の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。 3. 3. Mobile body The mobile body 400 of the present embodiment will be described with reference to FIG. FIG. 11 is a view (top view) showing an example of the moving body 400 of the present embodiment. The moving body 400 shown in FIG. 11 includes a controller 420, 430, 440, a battery 450, and a backup battery 460 that perform various controls such as an oscillation circuit 410, an engine system, a brake system, and a keyless entry system. .. The moving body 400 of the present embodiment may omit or change a part of the constituent elements (each part) of FIG. 11, or may have a configuration in which other constituent elements are added.

発振回路４１０は、上記の発振回路１２に対応し、不図示の水晶振動子２６と接続されて使用されるが、発振器２００に置き換えてもよい。その他の構成要素の詳細な説明は省略するが、移動体４００の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。 The oscillation circuit 410 corresponds to the above oscillation circuit 12 and is used by being connected to a crystal oscillator 26 (not shown), but may be replaced with an oscillator 200. Although detailed description of other components will be omitted, high reliability is required for controlling the movement of the moving body 400. For example, in addition to the battery 450, a backup battery 460 is provided to improve reliability.

発振回路４１０が出力するクロックパルスについても、不安定な場合には確実に出力を停止する必要がある。発振回路４１０は、発振回路１２を含むことで、スイッチで排他的な切り替え制御をすることをせずに、第１の出力制御信号ＯＥ１に基づいて出力イネーブルの制御を実現できる。また、特性制御データによる発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく発振信号１２４の出力のタイミングの前後関係を容易に関連付けることが可能である。 It is also necessary to surely stop the output of the clock pulse output by the oscillation circuit 410 when it is unstable. By including the oscillation circuit 12, the oscillation circuit 410 can realize the control of output enable based on the first output control signal OE1 without performing exclusive switching control by the switch. Further, it is possible to easily relate the change in the characteristics of the oscillation signal 124 based on the characteristic control data to the context of the output timing of the oscillation signal 124 based on the first output control signal OE1.

このような移動体４００としては種々のものが考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。 Various types of such moving objects 400 can be considered, and examples thereof include automobiles (including electric vehicles), aircraft such as jet aircraft and helicopters, ships, rockets, and artificial satellites.

４．その他
本発明は、上記の実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。 4. Others The present invention includes substantially the same configuration as the configuration described in the above embodiment (for example, a configuration having the same function, method and result, or a configuration having the same purpose and effect). The present invention also includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced.

例えば、図１２は、第１実施形態の発振回路１２で、フラクショナルＮ−ＰＬＬ（図１のｆｐｌｌ）を整数分周ＰＬＬ（図１２のｐｌｌ）に置き換えた構成を示す図である。整数分周ＰＬＬは、整数分周する分周器１２１５Ａを含み、デルタシグマ変調器１２２０は不要である。よって、第１実施形態と異なり、記憶部２２３はＮＩＮＴおよびＮＦＲＡＣを記憶するレジスターを含まない。このような構成の発振回路１２も、シリアルインターフェースを有し、非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力を制御可能であって、スイッチによる排他的な切り替え制御をすることなく出力イネーブル信号ＯＥＦの制御を行う。そして、特性制御データ（図１２の例ではＯＤＩＶ）による発振信号１２４の特性の変更と、第１の出力制御信号ＯＥ１に基づく非反転出力信号ＯＵＴＰおよび反転出力信号ＯＵＴＮの出力のタイミングの前後関係を容易に関連付けることが可能である。 For example, FIG. 12 is a diagram showing a configuration in which the fractional N-PLL (fpll in FIG. 1) is replaced with an integer divided PLL (pll in FIG. 12) in the oscillation circuit 12 of the first embodiment. The integer frequency divider PLL includes an integer frequency divider 1215A, and the delta sigma modulator 1220 is unnecessary. Therefore, unlike the first embodiment, the storage unit 223 does not include a register for storing N INT and N FRAC . The oscillation circuit 12 having such a configuration also has a serial interface, can control the output of the non-inverting output signal OUTP and the inverting output signal OUTN, and can control the output enable signal OEF without exclusive switching control by the switch. To control. Then, the change in the characteristics of the oscillation signal 124 based on the characteristic control data (ODIV in the example of FIG. 12) and the context of the output timings of the non-inverting output signal OUTP and the inverted output signal OUTN based on the first output control signal OE1 are shown. It can be easily associated.

また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。 The present invention also includes a configuration that exhibits the same effects as the configuration described in the embodiment or a configuration that can achieve the same object. The present invention also includes a configuration in which a known technique is added to the configuration described in the embodiment.

１２ 発振回路、２４ インバーター、２６ 水晶振動子、２８ 帰還抵抗、２９ 振幅制限抵抗、４３ 発振安定化容量、４４ 発振安定化容量、１２２ 基発振信号、１２４
発振信号、１２６ 内部信号、１２７ 内部信号、２００ 発振器、２２０ 発振部、２２１ 出力制御部、２２２ 通信部、２２３ 記憶部、３００ 電子機器、３２０ ＣＰＵ、３３０ 操作部、３４０ ＲＯＭ、３５０ ＲＡＭ、３６０ 通信部、３７０ 表示部、３８０ 音出力部、４００ 移動体、４１０ 発振回路、４２０ コントローラー、４３０ コントローラー、４４０ コントローラー、４５０ バッテリー、４６０ バックアップ用バッテリー、１０１２ 発振回路、１２００ 発振器、１２１１ ＰＦＤ、１２１２ ＣＰ、１２１３ ＬＰＦ、１２１４ ＶＣＯ、１２１５ 分周器、１２１５Ａ
分周器、１２２０ デルタシグマ変調器、ａ１ ＡＮＤ回路、ａ２ ＡＮＤ回路、ＧＮＤ 接地電圧、ＯＢＵＦ 出力バッファー、ＯＢＵＦ１ 出力バッファー、ＯＢＵＦ２ 出力バッファー、ＯＤ 出力分周器、ＯＥ１ 第１の出力制御信号、ＯＥ２ 第２の出力制御信号、ＯＥＦ 出力イネーブル信号、ＯＥＦ１ 出力イネーブル信号、ＯＥＦ２ 出力イネーブル信号、ＯＵＴ シングルエンド出力、ＯＵＴＮ 反転出力信号、ＯＵＴＮ１
反転出力信号、ＯＵＴＮ２ 反転出力信号、ＯＵＴＰ 非反転出力信号、ＯＵＴＰ１ 非反転出力信号、ＯＵＴＰ２ 非反転出力信号、ＳＣＬ シリアルクロック、ＳＤＡ シリアルデータ、Ｔ１〜Ｔ９ 端子、ＶＣ 制御電圧、ＶＣＣ 電源電圧、Ｖｒｅｇ レギュレーター電圧 12 Oscillator circuit, 24 Inverter, 26 Crystal oscillator, 28 Feedback resistor, 29 Amplitude limiting resistor, 43 Oscillation stabilization capacitance, 44 Oscillation stabilization capacitance, 122 Oscillation signals, 124
Oscillation signal, 126 internal signal, 127 internal signal, 200 oscillator, 220 oscillation unit, 221 output control unit, 222 communication unit, 223 storage unit, 300 electronic device, 320 CPU, 330 operation unit, 340 ROM, 350 RAM, 360 communication , 370 Display, 380 Sound Output, 400 Mobile, 410 Oscillator, 420 Controller, 430 Controller, 440 Controller, 450 Battery, 460 Backup Battery, 1012 Oscillator, 1200 Oscillator, 1211 PFD, 1212 CP, 1213 LPF, 1214 VCO, 1215 divider, 1215A
Divider, 1220 delta sigma modulator, a1 AND circuit, a2 AND circuit, GND ground voltage, OBUF output buffer, OBUF1 output buffer, OBUF2 output buffer, OD output divider, OE1 first output control signal, OE2nd Output control signal of 2, OEF output enable signal, OEF1 output enable signal, OEF2 output enable signal, OUT single-ended output, OUTN inverted output signal, OUTN1
Inverted output signal, OUTN2 inverted output signal, OUTP non-inverting output signal, OUTP1 non-inverting output signal, OUTP2 non-inverting output signal, SCL serial clock, SDA serial data, T1 to T9 terminals, VC control voltage, VCS power supply voltage, Vreg regulator Voltage

Claims (8)

発振素子を発振させて発振信号を生成する発振回路であって、
前記発振信号が出力される第３の端子と、
少なくとも周波数を含む前記発振信号の特性を制御する特性制御データが入力されるとともに、前記第３の端子からの前記発振信号の出力を制御する第１の出力制御信号が入力される第１の端子と、
前記第３の端子からの前記発振信号の出力を制御する第２の出力制御信号が入力される第２の端子と、を備え、
前記第１の出力制御信号及び前記第２の出力制御信号がともに前記発振信号の出力の停止を指示する場合に、前記第３の端子からの前記発振信号の出力を停止する、発振回路。 An oscillating circuit that oscillates an oscillating element to generate an oscillating signal.
The third terminal from which the oscillation signal is output and
A first terminal to which characteristic control data for controlling the characteristics of the oscillation signal including at least a frequency is input and a first output control signal for controlling the output of the oscillation signal from the third terminal is input. When,
A second terminal to which a second output control signal for controlling the output of the oscillation signal from the third terminal is input is provided .
An oscillation circuit that stops the output of the oscillation signal from the third terminal when both the first output control signal and the second output control signal indicate to stop the output of the oscillation signal . 前記特性制御データおよび前記第１の出力制御信号が記憶される記憶部を含む、請求項１に記載の発振回路。 The oscillation circuit according to claim 1, further comprising a storage unit in which the characteristic control data and the first output control signal are stored. 前記記憶部に記憶された前記特性制御データおよび前記第１の出力制御信号に基づいて、前記発振信号の特性および前記発振信号の出力が制御される、請求項２に記載の発振回路。 The oscillation circuit according to claim 2, wherein the characteristics of the oscillation signal and the output of the oscillation signal are controlled based on the characteristic control data and the first output control signal stored in the storage unit. 前記発振信号を生成する発振部と、
前記発振部から前記発振信号が入力される出力バッファーと、を含み、
前記第１の出力制御信号及び前記第２の出力制御信号がともに前記発振信号の出力の停止を指示する場合、前記出力バッファーからの出力を停止させて、前記発振信号の出力を停止する、請求項１から３のいずれか１項に記載の発振回路。 An oscillator that generates the oscillation signal and
Includes an output buffer into which the oscillation signal is input from the oscillation unit.
When both the first output control signal and the second output control signal indicate to stop the output of the oscillation signal, the output from the output buffer is stopped and the output of the oscillation signal is stopped. The oscillation circuit according to any one of Items 1 to 3. 前記発振信号を出力する複数の出力端子を備え、
前記第１の出力制御信号は、複数ビットの値のデータであり、
前記複数ビットの値のそれぞれの値により、前記複数の出力端子からの前記発振信号の出力を独立に制御する、請求項１から４のいずれか１項に記載の発振回路。 It is equipped with a plurality of output terminals that output the oscillation signal.
The first output control signal is data having a value of a plurality of bits.
The oscillation circuit according to any one of claims 1 to 4 , wherein the output of the oscillation signal from the plurality of output terminals is independently controlled by each value of the plurality of bits. 請求項１から５のいずれか１項に記載の発振回路と、
前記発振素子と、
を含む発振器。 The oscillation circuit according to any one of claims 1 to 5 .
With the oscillating element
Oscillator including. 請求項１から５のいずれか１項に記載の発振回路、または請求項６に記載の発振器
を含む電子機器。 An electronic device including the oscillator circuit according to any one of claims 1 to 5 or the oscillator according to claim 6 . 請求項１から５のいずれか１項に記載の発振回路、または請求項６に記載の発振器
を含む移動体。 A mobile body including the oscillator circuit according to any one of claims 1 to 5 or the oscillator according to claim 6 .
JP2018127323A 2018-07-04 2018-07-04 Oscillators, oscillators, electronics and mobiles Active JP6778715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018127323A JP6778715B2 (en) 2018-07-04 2018-07-04 Oscillators, oscillators, electronics and mobiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018127323A JP6778715B2 (en) 2018-07-04 2018-07-04 Oscillators, oscillators, electronics and mobiles

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013215622A Division JP2015080070A (en) 2013-10-16 2013-10-16 Oscillation circuit, oscillator, electronic apparatus and movable body

Publications (2)

Publication Number Publication Date
JP2018170788A JP2018170788A (en) 2018-11-01
JP6778715B2 true JP6778715B2 (en) 2020-11-04

Family

ID=64019595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018127323A Active JP6778715B2 (en) 2018-07-04 2018-07-04 Oscillators, oscillators, electronics and mobiles

Country Status (1)

Country Link
JP (1) JP6778715B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186020A (en) * 1997-02-27 2001-07-06 Seiko Epson Corp Oscillator and its frequency setting method
JP2004048518A (en) * 2002-07-15 2004-02-12 Kawasaki Microelectronics Kk Semiconductor integrated circuit, its adjusting method and adjusting device
JP2004096567A (en) * 2002-09-02 2004-03-25 Sharp Corp Semiconductor integrated circuit
JP5208581B2 (en) * 2008-05-27 2013-06-12 京セラクリスタルデバイス株式会社 Oscillator
JP5757786B2 (en) * 2011-01-06 2015-07-29 日本電波工業株式会社 Crystal oscillator
JP5962039B2 (en) * 2012-02-06 2016-08-03 セイコーエプソン株式会社 OSCILLATOR CIRCUIT, ELECTRONIC DEVICE, AND METHOD FOR CONTROLLING OSCILLATOR CIRCUIT

Also Published As

Publication number Publication date
JP2018170788A (en) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6439915B2 (en) Fractional N-PLL circuit, oscillator, electronic device, and moving object
JP6750320B2 (en) Temperature-compensated oscillator circuit, oscillator, electronic device, moving body, and oscillator manufacturing method
JP2015128220A (en) Oscillator circuit, oscillator, electronic apparatus, movable body and frequency adjustment method of oscillator
US9503108B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
US9294101B2 (en) Integrated circuit, vibrating device, electronic apparatus, moving object, and method of switching modes of integrated circuit
US9628096B2 (en) Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit
US10686457B2 (en) Circuit device, oscillator, electronic apparatus and vehicle
CN104579171B (en) Oscillation circuit, oscillator, electronic apparatus, and moving object
US9537448B2 (en) Oscillator, electronic apparatus, and moving object
US11257556B2 (en) Data transfer circuit, electronic component, electronic apparatus, and vehicle
JP6414382B2 (en) OSCILLATOR CIRCUIT, OSCILLATOR, ELECTRONIC DEVICE, AND MOBILE
JP6778715B2 (en) Oscillators, oscillators, electronics and mobiles
JP6217904B2 (en) OSCILLATION CIRCUIT, VIBRATION DEVICE, ELECTRONIC DEVICE, MOBILE BODY, AND METHOD FOR MANUFACTURING VIBRATION DEVICE
JP2016134735A (en) Oscillator, electronic apparatus and mobile body
JP2019220856A (en) Frequency dividing circuit, oscillator, electronic apparatus, and movable body
JP7392311B2 (en) Circuit devices, oscillators, electronic equipment, and mobile objects
JP2019220855A (en) Frequency dividing circuit, oscillator, electronic apparatus, and movable body
JP2022128670A (en) Oscillation unit and communication method
JP5962895B2 (en) Oscillator and electronic equipment
JP2015070399A (en) Oscillation circuit, oscillator, electronic apparatus and moving body

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191224

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200318

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200623

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200714

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200818

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200929

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6778715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150