JP6733922B1 - Voltage conversion circuit, control method and program - Google Patents
Voltage conversion circuit, control method and program Download PDFInfo
- Publication number
- JP6733922B1 JP6733922B1 JP2019023376A JP2019023376A JP6733922B1 JP 6733922 B1 JP6733922 B1 JP 6733922B1 JP 2019023376 A JP2019023376 A JP 2019023376A JP 2019023376 A JP2019023376 A JP 2019023376A JP 6733922 B1 JP6733922 B1 JP 6733922B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- comparator
- switching element
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電圧変換回路におけるスイッチングノイズの低ノイズ化とスナバ回路の低損失化とを両立させることができる新たな電圧変換回路を提供する。【解決手段】電圧変換回路は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、電圧検出部によって検出された電圧に基づいて、前記スイッチを制御する制御回路と、を備える。【選択図】図10PROBLEM TO BE SOLVED: To provide a new voltage conversion circuit capable of achieving both low switching noise in a voltage conversion circuit and low loss in a snubber circuit. A voltage conversion circuit includes a switching element, and includes a chopper circuit that steps up, steps down, or steps up or down an input voltage using the switching element, and a switch, and enables connection to the chopper circuit. A snubber circuit including a switch; a voltage detection unit that detects a voltage at a switching node of the switching element in the chopper circuit; and a control circuit that controls the switch based on the voltage detected by the voltage detection unit. .. [Selection diagram] Figure 10
Description
本発明は、電圧変換回路、制御方法及びプログラムに関する。 The present invention relates to a voltage conversion circuit, a control method and a program.
昇圧回路、降圧回路、昇降圧回路などの電圧変換回路では、スイッチング素子が使用される。そして、そのような電圧変換回路では、スイッチングノイズが発生する場合がある。そのため、電圧変換回路では、スイッチングノイズを低減することが要求される場合があり、スイッチングノイズを低減する方法の1つとして、スナバ回路を用いる技術が挙げられる。
特許文献1には、関連する技術として、昇圧回路においてスナバ回路を適用し、内燃機関における燃料噴射頻度に応じて昇圧用スイッチ及びスナバ用スイッチを制御する技術が開示されている。
特許文献2には、関連する技術として、電力変換装置における短絡電流を抑制でき、かつ低損失なスナバ回路に関する技術が開示されている。
A switching element is used in a voltage conversion circuit such as a step-up circuit, a step-down circuit, and a step-up/down circuit. Then, in such a voltage conversion circuit, switching noise may occur. Therefore, the voltage conversion circuit may be required to reduce the switching noise, and as one of the methods for reducing the switching noise, there is a technique using a snubber circuit.
Patent Document 1 discloses, as a related technique, a technique of applying a snubber circuit in a booster circuit and controlling the booster switch and the snubber switch according to the frequency of fuel injection in an internal combustion engine.
Patent Document 2 discloses, as a related technique, a technique related to a snubber circuit which can suppress a short-circuit current in a power conversion device and has a low loss.
ところで、電圧変換回路にスナバ回路を適用する多くの場合では、電圧変換回路におけるスイッチングノイズの低ノイズ化と、スナバ回路の低損失化はトレードオフの関係にあり、一般的に、それらの低ノイズ化と低損失化とを両立させるスナバ回路を備える電圧変換回路を実現することは困難である。このため、電圧変換回路におけるスイッチングノイズの低ノイズ化とスナバ回路の低損失化とを両立させることのできる新たな電圧変換回路が求められている。 By the way, in many cases where a snubber circuit is applied to a voltage conversion circuit, there is a trade-off relationship between the reduction of switching noise in the voltage conversion circuit and the reduction of loss of the snubber circuit. It is difficult to realize a voltage conversion circuit including a snubber circuit that achieves both low cost and low loss. Therefore, there is a demand for a new voltage conversion circuit that can achieve both low switching noise in the voltage conversion circuit and low loss in the snubber circuit.
本発明の各態様は、上記の課題を解決することのできる電圧変換回路、制御方法及びプログラムを提供することを目的としている。 It is an object of each aspect of the present invention to provide a voltage conversion circuit, a control method, and a program that can solve the above problems.
上記目的を達成するために、本発明の一態様によれば、電圧変換回路は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第1コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第2コンパレータを有する制御回路であって、前記第1コンパレータの比較結果と前記第2コンパレータの比較結果とに基づいて、前記スイッチを制御する制御回路と、を備える。 To achieve the above object, according to one aspect of the present invention, a voltage conversion circuit includes a switching element, and a chopper circuit that steps up, steps down, or steps up an input voltage using the switching element. A snubber circuit including a switch that can be connected to the chopper circuit, a voltage detection unit that detects a voltage at a switching node of the switching element in the chopper circuit, a voltage detected by the voltage detection unit, and an upper limit of the voltage. A control circuit having a first comparator for comparing a value and a second comparator for comparing a voltage detected by the voltage detecting unit with a lower limit value of the voltage, the comparison result of the first comparator and the second comparator. A control circuit for controlling the switch based on the comparison result of the comparator .
上記目的を達成するために、本発明の別の態様によれば、制御方法は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第1コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第2コンパレータを有する制御回路と、を備える電圧変換回路の制御方法であって、前記第1コンパレータの比較結果と前記第2コンパレータの比較結果とに基づいて、前記スイッチを制御する。 In order to achieve the above object, according to another aspect of the present invention, a control method includes a switching element, and a chopper circuit that steps up, steps down, or steps up an input voltage by using the switching element. A snubber circuit that includes a switch and that is connectable to the chopper circuit, a voltage detection unit that detects a voltage at a switching node of the switching element in the chopper circuit, and a voltage detected by the voltage detection unit. A control circuit having a first comparator that compares an upper limit value of the voltage and a voltage detected by the voltage detection unit with a second comparator that compares the lower limit value of the voltage. Therefore, the switch is controlled based on the comparison result of the first comparator and the comparison result of the second comparator .
上記目的を達成するために、本発明の一態様によれば、プログラムは、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第1コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第2コンパレータを有する制御回路と、を備える電圧変換回路のコンピュータに、前記第1コンパレータの比較結果と前記第2コンパレータの比較結果とに基づいて、前記スイッチを制御させる。
In order to achieve the above object, according to one aspect of the present invention, a program includes a switching element, and a chopper circuit that steps up, steps down, or steps up an input voltage by using the switching element, and a switch. A snubber circuit including a switch that enables connection to the chopper circuit, a voltage detection unit that detects a voltage at a switching node of the switching element in the chopper circuit, a voltage detected by the voltage detection unit, and a voltage. The voltage detected by the voltage detector and a control circuit having a second comparator that compares the lower limit value of the voltage to the computer of the voltage conversion circuit. The switch is controlled based on the comparison result of one comparator and the comparison result of the second comparator .
本発明の各態様によれば、電圧変換回路におけるスイッチングノイズの低ノイズ化とスナバ回路の低損失化とを両立させることができる。 According to each aspect of the present invention, it is possible to achieve both low switching noise in the voltage conversion circuit and low loss in the snubber circuit.
以下、図面を参照しながら実施形態について詳しく説明する。
<実施形態>
本発明の一実施形態による電圧変換回路1は、抵抗と、コンデンサと、それら抵抗とコンデンサに直列に接続されたスイッチとで構成されるスナバ回路を備える回路である。電圧変換回路1は、このようなスナバ回路を備えることで、スナバ回路の機能によって、電圧変換回路1におけるスイッチングノイズの低ノイズ化を実現する。また、電圧変換回路1は、スイッチングノードを直接監視してスナバ回路のスイッチを制御し、必要なときのみスナバ回路を動作させることで、スナバ回路の低損失化を実現する。
Hereinafter, embodiments will be described in detail with reference to the drawings.
<Embodiment>
The voltage conversion circuit 1 according to an embodiment of the present invention is a circuit including a snubber circuit including a resistor, a capacitor, and a switch connected in series with the resistor and the capacitor. By including such a snubber circuit, the voltage conversion circuit 1 realizes the reduction of switching noise in the voltage conversion circuit 1 by the function of the snubber circuit. Further, the voltage conversion circuit 1 realizes a low loss of the snubber circuit by directly monitoring the switching node, controlling the switches of the snubber circuit, and operating the snubber circuit only when necessary.
電圧変換回路1は、図1に示すように、チョッパ回路10、キャパシタ20、スナバ回路30、電圧検出部40、制御回路50を備える。
なお、図1には、電圧変換回路1に直流電圧を供給する直流電圧源60と、電圧変換回路1の負荷70が記載されている。
As shown in FIG. 1, the voltage conversion circuit 1 includes a
Note that FIG. 1 shows a
チョッパ回路10は、スイッチング素子を備える降圧回路、昇圧回路、または、昇降圧回路である。チョッパ回路10は、図示されていない制御装置による制御の下、スイッチング素子がオン状態とオフ状態で切り替わることによって、直流電圧源60の出力する直流電圧を所望の直流電圧に変換する。なお、図1では、チョッパ回路10において、グラウンドGND、入力IN、出力OUT、スイッチングノードPが示されている。スイッチングノードPは、スイッチング素子がオン状態とオフ状態で切り替わるときに電圧が直接変化を示すノードである。
キャパシタ20は、チョッパ回路10が出力する電圧を平滑化する素子である。
The
The
スナバ回路30は、チョッパ回路10のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する回路である。スナバ回路30は、図2に示すように、RC回路301、スイッチ302を備える。
The
RC回路301は、チョッパ回路10のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する。RC回路301は、抵抗301a、キャパシタ301bを備える。
The
スイッチ302は、後述する制御回路50の制御によって、スイッチングノイズの除去が必要なときのみオン状態となるスイッチである。これにより、RC回路301は、スイッチングノイズの除去が必要なときのみチョッパ回路に接続させる。例えば、スイッチ302は、FET(Field effect transistor)などのトランジスタスイッチである。
The
なお、スナバ回路30において直列に接続される抵抗301a、キャパシタ301b、スイッチ302それぞれの順番や位置は任意である。
また、スナバ回路30は、抵抗とキャパシタによって構成されるものに限らない。例えば、スナバ回路30は、さらに、ダイオードを追加し、抵抗、キャパシタ、ダイオード、スイッチを直列に接続したスナバ回路等、その他のスナバ回路であってもよい。
Note that the
Further, the
電圧検出部40は、チョッパ回路10のスイッチングノードPにおける電圧を検出する。電圧検出部40は、例えば、電圧センサである。電圧検出部40が検出した電圧は、常時、制御回路50に出力される。
The
制御回路50は、電圧検出部40で検出された電圧を受ける。制御回路50は、電圧検出部40で検出された電圧が所定の大きさの電圧(所定の電圧値の一例)を超えた場合に、スイッチ302をオン状態にする制御を行う。
The
例えば、制御回路50は、図3に示すように、コンパレータ501(第1コンパレータの一例)及びコンパレータ502(第2コンパレータの一例)を備える。コンパレータ501には、基準電圧として電圧の上限値+Vref(所定の電圧値の一例)が設定される。コンパレータ502には、基準電圧として電圧の下限値−Vref(所定の電圧値の一例)が設定される。そして、コンパレータ501は、電圧検出部40で検出された電圧と基準電圧+Vrefとを比較する。また、コンパレータ502は、電圧検出部40で検出された電圧と基準電圧−Vrefとを比較する。
その結果、コンパレータ501は、図4に示すように、電圧検出部40で検出された電圧が基準電圧+Vref以上となる場合、スイッチ302をオン状態にする制御信号をスナバ回路30に出力する。また、コンパレータ502は、図4に示すように、電圧検出部40で検出された電圧が基準電圧−Vref以下となる場合、スイッチ302をオン状態にする制御信号をスナバ回路30に出力する。また、電圧検出部40で検出された電圧が基準電圧+Vrefと基準電圧−Vrefとの間にある場合には、コンパレータ501及びコンパレータ502は、スイッチ302をオフ状態にする制御信号をスナバ回路30に出力する。
なお、コンパレータ501及びコンパレータ502は、ウィンドウコンパレータであってもよい。
For example, the
As a result, as shown in FIG. 4, the
The
次に、電圧変換回路1の動作について説明する。ここでは、図5に示す処理フローについて説明する。
電圧検出部40は、チョッパ回路10のスイッチングノードPにおける電圧を検出する(ステップS1)。電圧検出部40は、検出した電圧を制御回路50に出力する。
Next, the operation of the voltage conversion circuit 1 will be described. Here, the processing flow shown in FIG. 5 will be described.
The
制御回路50は、電圧検出部40で検出された電圧を受ける。制御回路50は、電圧検出部40によって検出された電圧に基づいて、スナバ回路30のスイッチを制御する(ステップS2)。
具体的には、制御回路50は、電圧検出部40で検出された電圧が所定の大きさの電圧を超えた場合に、スイッチ302をオン状態にする制御を行う。
The
Specifically, the
例えば、制御回路50は、コンパレータ501は、電圧検出部40で検出された電圧と基準電圧+Vrefとを比較する。また、コンパレータ502は、電圧検出部40で検出された電圧と基準電圧−Vrefとを比較する。
コンパレータ501は、電圧検出部40で検出された電圧が基準電圧+Vref以上となる場合、スイッチ302をオン状態にする制御信号をスナバ回路30に出力する。また、コンパレータ502は、電圧検出部40で検出された電圧が基準電圧−Vref以下となる場合、スイッチ302をオン状態にする制御信号をスナバ回路30に出力する。電圧検出部40で検出された電圧が基準電圧+Vrefと基準電圧−Vrefとの間にある場合には、コンパレータ501及びコンパレータ502は、スイッチ302をオフ状態にする制御信号をスイッチ302の制御端子(例えば、スイッチ302がFETである場合、ゲート端子)に出力する。
For example, in the
When the voltage detected by the
スナバ回路30のスイッチ302は、制御回路50の制御によって、スイッチングノイズの除去が必要なときのみオン状態となる(ステップS3)。これにより、RC回路301は、スイッチングノイズの除去が必要なときのみチョッパ回路に接続させる。
Under the control of the
RC回路301は、チョッパ回路に接続させたときのみ動作し、チョッパ回路10のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する(ステップS4)。
The
次に、チョッパ回路10の種類に応じた電圧変換回路1の構成例を図6〜図8に示す。なお、図6〜図8では、電圧検出部40及び制御回路50を省略している。また、図6〜図8では、負荷70が抵抗である場合の電圧変換回路1が示されている。
Next, FIGS. 6 to 8 show configuration examples of the voltage conversion circuit 1 according to the type of the
チョッパ回路10が降圧チョッパ回路である場合、チョッパ回路10は、例えば、図6に示す回路となる。
また、チョッパ回路10が昇圧チョッパ回路である場合、チョッパ回路10は、例えば、図7に示す回路となる。
また、チョッパ回路10が昇降圧チョッパ回路である場合、チョッパ回路10は、例えば、図8に示す回路となる。
なお、電圧変換回路1のアプリケーションとしては、マザーボード上の電源回路(図9参照)、バッテリ駆動のセンサ装置向け電源回路などが考えられる。
When the
When the
When the
Note that the voltage conversion circuit 1 may be applied to a power supply circuit on a motherboard (see FIG. 9), a power supply circuit for a battery-powered sensor device, and the like.
以上、本発明の一実施形態による電圧変換回路1について説明した。電圧変換回路1において、チョッパ回路10は、スイッチング素子を備え、入力される電圧を、スイッチング素子を用いて昇圧、降圧、または、昇降圧する。スナバ回路30は、直列に接続される抵抗、キャパシタ及びスイッチを備える。スナバ回路30は、チョッパ回路10に接続可能である。電圧検出部40は、チョッパ回路10におけるスイッチング素子のスイッチングノードにおける電圧を検出する。制御回路50は、電圧検出部40によって検出された電圧に基づいて、スナバ回路30のスイッチを制御する。
The voltage conversion circuit 1 according to the embodiment of the present invention has been described above. In the voltage conversion circuit 1, the
このように、電圧変換回路1を構成することで、電圧変換回路1においてスイッチングノイズのリンギングが大きくなったときのみ、スナバ回路30を動作させることができる。
その結果、例えば、負荷70の電流が小さく、スイッチングノイズのリンギングが小さい間、スナバ回路30において損失は発生しない。つまり、電圧変換回路1を高い効率で動作させることができる。
また、スナバ回路30は、抵抗301aとキャパシタ301bかによって構成されるシンプルなRC回路301である。そのため、スイッチングノイズのリンギングを低減するためのRC時定数を比較的容易に決定することができる。つまり、シンプルな構成のスナバ回路30によってスイッチングノイズのリンギングを低減することができる。
よって、電圧変換回路1が低損失で高効率になることで、センサ等のIoT(Internet of Things)機器向けバッテリのアプリケーションにおいて要求されている、駆動時間の長期化、及び、IoT機器の無線通信時の低ノイズ化の両方が達成される。
By configuring the voltage conversion circuit 1 in this way, the
As a result, for example, no loss occurs in the
The
Therefore, since the voltage conversion circuit 1 has low loss and high efficiency, the drive time is extended and the wireless communication of the IoT device is required in the application of the battery for the IoT (Internet of Things) device such as the sensor. Both low noise of time is achieved.
本発明の実施形態による最小構成の電圧変換回路1について説明する。
本発明の実施形態による最小構成の電圧変換回路1は、図10に示すように、チョッパ回路10、スナバ回路30、電圧検出部40、制御回路50を備える。
The minimum voltage conversion circuit 1 according to the embodiment of the present invention will be described.
The minimum configuration voltage conversion circuit 1 according to the embodiment of the present invention includes a
チョッパ回路10は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧する。
スナバ回路30は、スイッチを備え、チョッパ回路10に接続可能である。
電圧検出部40は、チョッパ回路10における前記スイッチング素子のスイッチングノードにおける電圧を検出する。
制御回路50は、電圧検出部40によって検出された電圧に基づいて、前記スイッチを制御する。
The
The
The
The
次に、最小構成の電圧変換回路1の動作について説明する。ここでは、図11に示す処理フローについて説明する。
電圧検出部40は、チョッパ回路10におけるスイッチング素子のスイッチングノードにおける電圧を検出する(ステップS11)。電圧検出部40は、検出した電圧を制御回路50に出力する。
Next, the operation of the voltage conversion circuit 1 having the minimum configuration will be described. Here, the processing flow shown in FIG. 11 will be described.
The
制御回路50は、電圧検出部40で検出された電圧を受ける。制御回路50は、電圧検出部40によって検出された電圧に基づいて、スナバ回路30のスイッチを制御する。(ステップS12)。
The
スナバ回路30のスイッチは、制御回路50の制御によって、スイッチングノイズの除去が必要なときのみオン状態となる(ステップS13)。これにより、スナバ回路30は、スイッチングノイズの除去が必要なときのみチョッパ回路10に接続させる。
Under the control of the
スナバ回路30は、チョッパ回路10に接続させたときのみ動作し、チョッパ回路10のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する(ステップS14)。
The
以上、本発明の最小構成の電圧変換回路1について説明した。
このように、電圧変換回路1を構成することで、電圧変換回路1におけるスイッチングノイズの低ノイズ化とスナバ回路30の低損失化とを両立させることができる。
The minimum voltage conversion circuit 1 of the present invention has been described above.
By configuring the voltage conversion circuit 1 in this way, it is possible to achieve both low switching noise in the voltage conversion circuit 1 and low loss in the
なお、本発明の一実施形態では、スナバ回路30をスイッチングノードPに接続するものとして説明した。しかしながら、本発明の別の実施形態によるスナバ回路30は、チョッパ回路10においてスイッチングノイズが生じる任意のノードに接続するものであってもよい。
In the embodiment of the present invention, the
なお、本発明の一実施形態による制御回路50は、スイッチングノードPにおける電圧レベルの検出にコンパレータを用いるものとして説明した。しかしながら、本発明の別の実施形態による制御回路50は、FPGA(Field Programmable Gate Array)を備え、そのFPGAが、電圧検出部40によって検出された電圧が電圧の上限値以下となるかを判定し、かつ、電圧検出部40によって検出された電圧が電圧の上限値以下となるかを判定するものであってもよい。
そして、制御回路50は、FPGAによる判定結果に基づいて、スイッチ302を制御するものであってもよい。
The
Then, the
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。 Note that the order of the processes in the embodiments of the present invention may be changed within a range in which appropriate processes are performed.
本発明の実施形態における記憶装置、その他の記憶装置(レジスタ、ラッチを含む)のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、本発明の実施形態における記憶装置、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。 Each of the storage device and the other storage device (including a register and a latch) according to the embodiment of the present invention may be provided anywhere within a range in which appropriate information is transmitted and received. Further, each of the storage device and the other storage device according to the embodiment of the present invention may exist in plural in a range where appropriate information is transmitted and received, and may store data in a distributed manner.
本発明の実施形態について説明したが、上述の電圧変換回路1、チョッパ回路10、スナバ回路30、制御回路50、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
Although the embodiment of the present invention has been described, the voltage conversion circuit 1, the
図12は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ5は、図12に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の電圧変換回路1、チョッパ回路10、スナバ回路30、制御回路50、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
FIG. 12 is a schematic block diagram showing the configuration of a computer according to at least one embodiment.
As shown in FIG. 12, the
For example, each of the voltage conversion circuit 1, the
ストレージ8の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD−ROM(Compact Disc Read Only Memory)、DVD−ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。ストレージ8は、コンピュータ5のバスに直接接続された内部メディアであってもよいし、インターフェース9または通信回線を介してコンピュータ5に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ5に配信される場合、配信を受けたコンピュータ5が当該プログラムをメインメモリ7に展開し、上記処理を実行してもよい。少なくとも1つの実施形態において、ストレージ8は、一時的でない有形の記憶媒体である。
Examples of the
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル(差分プログラム)であってもよい。 Further, the program may realize a part of the functions described above. Further, the above program may be a file that can realize the above-mentioned function in combination with a program already recorded in the computer system, that is, a so-called differential file (differential program).
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。 Although some embodiments of the present invention have been described, these embodiments are examples and do not limit the scope of the invention. Various additions, omissions, replacements, and changes may be made to these embodiments without departing from the spirit of the invention.
1・・・電圧変換回路
5・・・コンピュータ
6・・・CPU
7・・・メインメモリ
8・・・ストレージ
9・・・インターフェース
10・・・チョッパ回路
20、301b・・・キャパシタ
30・・・スナバ回路
40・・・電圧検出部
50・・・制御回路
60・・・直流電圧源
70・・・負荷
301・・・RC回路
301a・・・抵抗
302・・・スイッチ
501、502・・・コンパレータ
1...
7...
Claims (4)
前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、
前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、
前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第1コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第2コンパレータを有する制御回路であって、前記第1コンパレータの比較結果と前記第2コンパレータの比較結果とに基づいて、前記スイッチを制御する制御回路と、
を備える電圧変換回路。 A chopper circuit that includes a switching element, and that boosts, steps down, or boosts or lowers the input voltage using the switching element;
A snubber circuit including a switch that enables connection to the chopper circuit,
A voltage detection unit that detects a voltage at a switching node of the switching element in the chopper circuit,
The control circuit having a voltage detected by the voltage detecting unit, and the voltage detected by the first comparator and the voltage detecting section for comparing the upper limit value of the voltage, a second comparator for comparing the lower limit value of the voltage And a control circuit for controlling the switch based on the comparison result of the first comparator and the comparison result of the second comparator ,
Voltage conversion circuit including.
前記電圧検出部によって検出された電圧が所定の電圧値を超えた場合に、前記スイッチをオン状態にする制御を行う、
請求項1に記載の電圧変換回路。 The control circuit is
When the voltage detected by the voltage detection unit exceeds a predetermined voltage value, control is performed to turn on the switch.
The voltage conversion circuit according to claim 1.
前記第1コンパレータの比較結果と前記第2コンパレータの比較結果とに基づいて、前記スイッチを制御する、
制御方法。 A snubber circuit comprising a switching element, a chopper circuit for stepping up, stepping down, or stepping up or down an input voltage using the switching element; A voltage detector that detects a voltage at a switching node of the switching element in the circuit, a first comparator that compares a voltage detected by the voltage detector with an upper limit value of the voltage, and a voltage detected by the voltage detector. And a control circuit having a second comparator for comparing the lower limit value of the voltage, and a method for controlling the voltage conversion circuit,
Controlling the switch based on a comparison result of the first comparator and a comparison result of the second comparator ;
Control method.
前記第1コンパレータの比較結果と前記第2コンパレータの比較結果とに基づいて、前記スイッチを制御させる、
プログラム。 A snubber circuit comprising a switching element, a chopper circuit for boosting, stepping down, or stepping up or down an input voltage using the switching element; A voltage detection unit that detects a voltage at a switching node of the switching element in a circuit, a first comparator that compares a voltage detected by the voltage detection unit, and an upper limit value of the voltage, and a voltage detected by the voltage detection unit. And a control circuit having a second comparator for comparing the lower limit value of the voltage, to a computer of the voltage conversion circuit,
Controlling the switch based on a comparison result of the first comparator and a comparison result of the second comparator ;
program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019023376A JP6733922B1 (en) | 2019-02-13 | 2019-02-13 | Voltage conversion circuit, control method and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019023376A JP6733922B1 (en) | 2019-02-13 | 2019-02-13 | Voltage conversion circuit, control method and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6733922B1 true JP6733922B1 (en) | 2020-08-05 |
JP2020137155A JP2020137155A (en) | 2020-08-31 |
Family
ID=71892258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019023376A Active JP6733922B1 (en) | 2019-02-13 | 2019-02-13 | Voltage conversion circuit, control method and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6733922B1 (en) |
-
2019
- 2019-02-13 JP JP2019023376A patent/JP6733922B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020137155A (en) | 2020-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110323944B (en) | Constant off-time control for four-switch buck-boost converters | |
KR101563422B1 (en) | Non-linear control for a voltage regulator | |
US8274267B2 (en) | Hybrid power converter | |
US7969132B2 (en) | Switching power supply unit and control method of switching power supply unit | |
US7489118B2 (en) | Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples | |
US10348197B2 (en) | DC-DC converter with transient control and the method thereof | |
JP2005110369A (en) | Ripple converter | |
US20150077892A1 (en) | Protection circuit and related method | |
TWI532303B (en) | Pulsewidth modulator (pwm)controller and method performed by pulsewidth modulation (pwm)controller | |
US20190173374A1 (en) | Converter Apparatus and Method with Auxiliary Transistor for Protecting Components at Startup | |
JP6205596B2 (en) | Soft start circuit and power supply device | |
US9312755B2 (en) | Charge pump power savings | |
JP6733922B1 (en) | Voltage conversion circuit, control method and program | |
US8476877B2 (en) | Fuel cell system and power management method thereof | |
CN110071631B (en) | DC-DC converter and method for controlling reference voltage | |
US20210050782A1 (en) | Switch-mode power supply with load current based throttling | |
CN103248308B (en) | Method for controlling inverter | |
US20080205087A1 (en) | Power supply feedback control using sensed duty cycle | |
US20210159787A1 (en) | Voltage regulation circuit | |
US20200409442A1 (en) | Power supply circuit and power supply voltage supply method | |
JP6419024B2 (en) | Power supply circuit and in-vehicle power supply system | |
JP2002176784A (en) | Neutral voltage controller and three-level inverter | |
JP2006067678A (en) | Constant voltage power supply apparatus, portable information terminal, and constant voltage regulator input voltage regulating method | |
JP2006325281A (en) | Switching power supply circuit and switching power supply control method | |
JP2019075911A (en) | Power supply device and power supply method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6733922 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |