JP6707873B2 - Vehicle load drive control device - Google Patents

Vehicle load drive control device Download PDF

Info

Publication number
JP6707873B2
JP6707873B2 JP2016012369A JP2016012369A JP6707873B2 JP 6707873 B2 JP6707873 B2 JP 6707873B2 JP 2016012369 A JP2016012369 A JP 2016012369A JP 2016012369 A JP2016012369 A JP 2016012369A JP 6707873 B2 JP6707873 B2 JP 6707873B2
Authority
JP
Japan
Prior art keywords
side switch
voltage
terminal
control device
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016012369A
Other languages
Japanese (ja)
Other versions
JP2017135498A (en
Inventor
洋輝 丸林
洋輝 丸林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016012369A priority Critical patent/JP6707873B2/en
Publication of JP2017135498A publication Critical patent/JP2017135498A/en
Application granted granted Critical
Publication of JP6707873B2 publication Critical patent/JP6707873B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、車両用負荷駆動制御装置に関する。 The present invention relates to a vehicle load drive control device.

この種の車両用負荷駆動制御装置は、負荷との間で例えばハーネスなどにより結線接続して構成されている。ハーネスは、車両の整備者などの人的ミスにより、負荷の電源側と電源端子とが短絡接続されたり、負荷のグランド側ノードとグランドノードとが短絡接続されたりする可能性がある。このような短絡を検出する技術が例えば特許文献1に開示されている。この特許文献1記載の技術によれば、電磁負荷の下流の電圧値を診断部に入力し、ハイサイドドライバのスイッチ素子及びローサイドドライバのスイッチ素子を共にオンしたときの電磁負荷の下流の電圧値を検出することで、ハイサイドドライバのスイッチ素子にレアショート故障を生じたか否かを検出することを開示している。 This type of vehicle load drive control device is configured to be connected to a load by wire connection, for example, by a harness. In the harness, there is a possibility that the power supply side of the load and the power supply terminal may be short-circuited or the ground side node of the load and the ground node may be short-circuited due to human error such as maintenance of the vehicle. A technique for detecting such a short circuit is disclosed in Patent Document 1, for example. According to the technique described in Patent Document 1, the voltage value downstream of the electromagnetic load is input to the diagnostic unit, and the voltage value downstream of the electromagnetic load when both the switching element of the high-side driver and the switching element of the low-side driver are turned on. It is disclosed to detect whether or not a rare short-circuit failure has occurred in the switch element of the high side driver by detecting.

特開2010−62675号公報(図7)JP, 2010-62675, A (Drawing 7).

例えば特許文献1記載の技術を用いたときには以下の不具合を生じる。例えば負荷と下流端子とを接続するためのハーネスのインピーダンスが比較的大きく、当該ハーネスが誤って下流端子とグランドノードとの間に接続されてしまった場合には、ハイサイドドライバのスイッチ素子及びローサイドドライバのスイッチ素子が共にオンしても、短絡電流に応じて電流検出抵抗に流れる電流が大きく変化せず、異常検出を見過ごしてしまい、異常検出の信頼性に劣ってしまう。 For example, when the technique described in Patent Document 1 is used, the following problems occur. For example, when the impedance of the harness for connecting the load and the downstream terminal is relatively large and the harness is mistakenly connected between the downstream terminal and the ground node, the switching element and the low side driver of the high side driver are connected. Even if both the switch elements of the driver are turned on, the current flowing through the current detection resistor does not change greatly according to the short-circuit current, and the abnormality detection is overlooked, resulting in poor reliability of abnormality detection.

本発明の開示の目的は、ハーネスを下流端子と負荷との間に接続すると共に異常検出時にフェールセーフ処理可能にする構成において、下流端子のグランドノードへの短絡検出の信頼性を向上できるようにした車両用負荷駆動制御装置を提供することにある。 An object of the disclosure of the present invention is to improve reliability of detection of a short circuit to a ground node of a downstream terminal in a configuration in which a harness is connected between a downstream terminal and a load and fail-safe processing can be performed when an abnormality is detected. Another object of the present invention is to provide a load drive control device for a vehicle.

請求項1記載の発明は、上流端子と下流端子との間に接続される車両用の負荷を駆動する車両用負荷駆動制御装置を対象としている。この車両用負荷駆動制御装置は、ハイサイドスイッチ、ローサイドスイッチ、スイッチ制御部、異常確認制御部、及び、異常検出部を備える。ハイサイドスイッチは電源電圧供給ノードと負荷の上流端子との間に接続されており、ローサイドスイッチはグランドノードと負荷の下流端子との間に接続されている。 The invention according to claim 1 is directed to a vehicle load drive control device for driving a vehicle load connected between an upstream terminal and a downstream terminal. This vehicle load drive control device includes a high side switch, a low side switch, a switch control unit, an abnormality confirmation control unit, and an abnormality detection unit. The high-side switch is connected between the power supply voltage supply node and the upstream terminal of the load, and the low-side switch is connected between the ground node and the downstream terminal of the load.

また、通常時にはスイッチ制御部がローサイドスイッチを通常オンし続けると共にハイサイドスイッチにデューティ制御のパルス信号を印加することに応じてハイサイドスイッチを通常オン/通常オフして誘導性負荷を駆動する。異常確認するときには、異常確認制御部は、ハイサイドスイッチを通常オフしている期間中にローサイドスイッチをオフすると共にハイサイドスイッチをオン又はオフする。このとき、ハーネスが正常に接続されていれば、少なくとも誘導性負荷の下流端子とグランドノードとの間が開放されることになる。通常、下流端子がグランドノードに短絡していなければ下流端子とグランドノードとの間が開放される。逆に、下流端子が例えばハーネスによりグランドノードに短絡していれば、異常検出部は、下流端子のグランドノードへの短絡を検出できる。これにより、グランドノードへの短絡検出の信頼性を向上できる。 In addition, during normal operation, the switch control section normally keeps the low-side switch normally turned on, and also normally turns on/off the high-side switch in response to the duty control pulse signal being applied to the high-side switch to drive the inductive load. When confirming an abnormality, the abnormality confirmation control unit turns off the low side switch and turns on or off the high side switch while the high side switch is normally off. At this time, if the harness is normally connected, at least the downstream terminal of the inductive load and the ground node are opened. Normally, the downstream terminal and the ground node are opened unless the downstream terminal is short-circuited to the ground node. On the contrary, if the downstream terminal is short-circuited to the ground node by a harness, for example, the abnormality detection unit can detect the short-circuit of the downstream terminal to the ground node. This can improve the reliability of detecting a short circuit to the ground node.

請求項3記載の発明によれば、通常、下流端子がグランドノードに短絡していなければ下流端子とグランドノードとの間が開放されるため、誘導性負荷に流れていた電流が還流ダイオードを通じて電源電圧供給ノードに流れることになり下流端子の電圧はグランド電位に比較して大きな値となる。逆に、下流端子が例えばハーネスによりグランドノードに短絡していれば下流端子の電圧がグランド電位又はこの電圧に近い値となる。このため、異常検出部は、電圧検出部により検出される下流端子の電圧又はこの電圧に比例する電圧に応じて下流端子のグランドノードへの短絡を検出できる。これにより、グランドノードへの短絡検出の信頼性を向上できる。 According to the third aspect of the invention, normally, if the downstream terminal is not short-circuited to the ground node, the downstream terminal and the ground node are opened, so that the current flowing through the inductive load is supplied to the power supply through the freewheeling diode. Since it will flow to the voltage supply node, the voltage at the downstream terminal will be a larger value than the ground potential. Conversely, if the downstream terminal is short-circuited to the ground node by a harness, for example, the voltage of the downstream terminal becomes the ground potential or a value close to this voltage. Therefore, the abnormality detection unit can detect a short circuit to the ground node of the downstream terminal according to the voltage of the downstream terminal detected by the voltage detection unit or the voltage proportional to this voltage. This can improve the reliability of detecting a short circuit to the ground node.

第1実施形態の電子制御装置を概略的に示す電気的構成図Electrical configuration diagram schematically showing the electronic control unit of the first embodiment. 動作を概略的に示すタイミングチャートTiming chart showing the operation フェールセーフ動作を概略的に示すタイミングチャートTiming chart showing the fail-safe operation 比較対象技術を概略的に表す説明図Explanatory diagram schematically showing the comparison target technology 第2実施形態の電子制御装置を概略的に示す電気的構成図Electrical configuration diagram schematically showing the electronic control unit of the second embodiment. 動作を概略的に示すタイミングチャートTiming chart showing the operation

以下、車両用負荷駆動制御装置としての電子制御装置の幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付して必要に応じて説明を省略する。 Hereinafter, some embodiments of an electronic control device as a vehicle load drive control device will be described with reference to the drawings. In each of the embodiments described below, configurations that perform the same or similar operations are denoted by the same or similar reference numerals, and description thereof will be omitted as necessary.

(第1実施形態)
図1は電子制御装置の電気的構成例を概略的なブロック図により示す。電子制御装置(ECU:Electronic Control Unit)1は、例えば燃料ポンプ2を駆動するために構成される。例えばコモンレールシステムを用いたディーゼルエンジンなどの内燃機関は、燃料を高圧圧縮し、燃料ポンプ2により圧縮された高圧の燃料をコモンレールに吐出する。このとき電子制御装置1は燃料ポンプ2を駆動制御する車両用負荷駆動制御装置として動作する。燃料ポンプ2は電磁コイル2aを用いて駆動されるようになっており、この電磁コイル2aは電子制御装置1の上流端子1aと下流端子1bとの間に接続され、誘導性負荷として構成される。
(First embodiment)
FIG. 1 is a schematic block diagram showing an electrical configuration example of an electronic control unit. An electronic control unit (ECU) 1 is configured to drive a fuel pump 2, for example. For example, an internal combustion engine such as a diesel engine using a common rail system compresses fuel at high pressure and discharges the high pressure fuel compressed by the fuel pump 2 to the common rail. At this time, the electronic control unit 1 operates as a vehicle load drive control unit that drives and controls the fuel pump 2. The fuel pump 2 is driven by using an electromagnetic coil 2a, which is connected between the upstream terminal 1a and the downstream terminal 1b of the electronic control unit 1 and is configured as an inductive load. ..

電子制御装置1は、演算装置3と、この演算装置3の後段に接続される駆動回路4とを備える。演算装置3は、例えばマイクロコンピュータなどにより構成され、CPU、入出力部、及びRAM、ROM、EEPROMなどの記憶部(図示せず)を備えており、記憶部に記憶されたプログラムに基づいて誘導性負荷を駆動する。この演算装置3は、スイッチ制御部5、電圧検出部6、電流検出部7、異常検出部8、異常確認制御部9としての機能を備える。電圧検出部6は、エッジ検出電圧V1を検出したり、下流端子の電圧V2を検出したりする。 The electronic control unit 1 includes an arithmetic unit 3 and a drive circuit 4 connected to the subsequent stage of the arithmetic unit 3. The arithmetic unit 3 is composed of, for example, a microcomputer, includes a CPU, an input/output unit, and a storage unit (not shown) such as RAM, ROM, or EEPROM, and is guided based on a program stored in the storage unit. Drive sexual load. The arithmetic unit 3 has functions as a switch control unit 5, a voltage detection unit 6, a current detection unit 7, an abnormality detection unit 8, and an abnormality confirmation control unit 9. The voltage detector 6 detects the edge detection voltage V1 and the voltage V2 at the downstream terminal.

演算装置3は、各種センサ信号を取得するセンサ信号取得端子3a、指令信号を出力する指令信号出力端子3b、エッジ検出電圧を取得するエッジ検出電圧取得端子3c、異常確認制御信号を出力する異常確認制御端子3d、下流端子1bの電圧を取得する下流端子電圧取得端子3e、フェールセーフ時の制御信号を出力するフェールセーフ時制御信号出力端子3f、及び、電磁コイル2aに流れる電流信号を取得する検出電流取得端子3g、を備える。 The arithmetic unit 3 includes a sensor signal acquisition terminal 3a that acquires various sensor signals, a command signal output terminal 3b that outputs a command signal, an edge detection voltage acquisition terminal 3c that acquires an edge detection voltage, and an abnormality confirmation that outputs an abnormality confirmation control signal. Control terminal 3d, downstream terminal voltage acquisition terminal 3e that acquires the voltage of the downstream terminal 1b, fail-safe control signal output terminal 3f that outputs a control signal during fail-safe, and detection that acquires a current signal flowing through the electromagnetic coil 2a A current acquisition terminal 3g is provided.

電磁コイル2aを駆動する駆動回路4は、コンパレータCP1、オペアンプOP1、抵抗R1〜R14、コンデンサC1、C2、還流ダイオードD1、D2、及びトランジスタTr1〜Tr4、SH、SLを備える。図1に示すように、この駆動回路4は、ハイサイドとローサイドにトランジスタSH、SLを最終段に備えるが、説明の便宜上、これらのトランジスタSH、SLを他のトランジスタTr1〜Tr4と区別するため、それぞれ、ハイサイドスイッチSH、ローサイドスイッチSLと定義する。 The drive circuit 4 that drives the electromagnetic coil 2a includes a comparator CP1, an operational amplifier OP1, resistors R1 to R14, capacitors C1 and C2, free wheeling diodes D1 and D2, and transistors Tr1 to Tr4, SH and SL. As shown in FIG. 1, the drive circuit 4 includes transistors SH and SL on the high side and the low side at the final stage. However, for convenience of description, these transistors SH and SL are distinguished from the other transistors Tr1 to Tr4. , And high side switch SH and low side switch SL, respectively.

演算装置3は、例えばセンサ信号取得端子3aから取得されるセンサ信号に応じてデューティ制御によるパルス信号を指令信号として指令信号出力端子3bから出力する。指令信号出力端子3bには、抵抗R1及びコンデンサC1を介してコンパレータCP1の非反転入力端子が接続されている。抵抗R1及びコンデンサC1は指令信号出力端子3bの出力電圧を遅延させコンパレータCP1に入力させる。コンパレータCP1は、当該コンパレータCP1の入力電圧の高低に基づいて出力を「H」又は「L」のロジックレベルとし、当該ロジックレベルを抵抗R2、R3を通じてトランジスタTr1の制御端子に印加する。 The arithmetic unit 3 outputs a pulse signal by duty control as a command signal from the command signal output terminal 3b according to the sensor signal acquired from the sensor signal acquisition terminal 3a, for example. The non-inverting input terminal of the comparator CP1 is connected to the command signal output terminal 3b via the resistor R1 and the capacitor C1. The resistor R1 and the capacitor C1 delay the output voltage of the command signal output terminal 3b and input it to the comparator CP1. The comparator CP1 sets the output to the “H” or “L” logic level based on the level of the input voltage of the comparator CP1 and applies the logic level to the control terminal of the transistor Tr1 through the resistors R2 and R3.

トランジスタTr1の種類は特に限られないが、トランジスタTr1は例えばNチャネル型のMOSトランジスタにより構成される。このトランジスタTr1は、コンパレータCP1の出力ロジックレベルを制御端子であるゲートに入力することでドレインソース間をオン/オフする。抵抗R2はコンパレータCP1の出力端子とトランジスタTr1の制御端子との間に直列接続されており、抵抗R3は、トランジスタTr1の制御端子とロジック電源Vccの供給ノードNVCとの間に接続されており、ロジック電源Vccにプルアップするプルアップ抵抗として構成される。演算装置3のエッジ検出電圧取得端子3cは、トランジスタTr1の制御端子に接続されており、これによりエッジ検出電圧V1を取得できる。この演算装置3のエッジ検出電圧取得端子3cは、抵抗R2、R3とトランジスタTr1の制御端子との共通接続ノードの電圧を取得するために設けられる。 The type of the transistor Tr1 is not particularly limited, but the transistor Tr1 is composed of, for example, an N-channel type MOS transistor. The transistor Tr1 turns on/off between the drain and the source by inputting the output logic level of the comparator CP1 to the gate which is the control terminal. The resistor R2 is connected in series between the output terminal of the comparator CP1 and the control terminal of the transistor Tr1, and the resistor R3 is connected between the control terminal of the transistor Tr1 and the supply node NVC of the logic power supply Vcc. It is configured as a pull-up resistor that pulls up to the logic power supply Vcc. The edge detection voltage acquisition terminal 3c of the arithmetic unit 3 is connected to the control terminal of the transistor Tr1, and thus the edge detection voltage V1 can be acquired. The edge detection voltage acquisition terminal 3c of the arithmetic unit 3 is provided to acquire the voltage of the common connection node between the resistors R2 and R3 and the control terminal of the transistor Tr1.

また、抵抗R4は、バッテリ電圧VBの電源電圧供給ノードNBとトランジスタTr1のドレインとの間に直列接続され、この共通接続点とハイサイドスイッチSHの制御端子との間には抵抗R5が接続されている。ハイサイドスイッチSHは、例えばPチャネル型のMOSトランジスタにより構成され、電源電圧供給ノードNBと上流端子1aとの間にソースドレイン間を接続して構成されている。電源電圧供給ノードNBにはバッテリ電圧VBが供給されている。上流端子1aと、グランド電位が与えられるグランドノードNSとの間には、ダイオードD2が逆方向接続されている。このダイオードD2は、還流ダイオードとして構成される。 The resistor R4 is connected in series between the power supply voltage supply node NB of the battery voltage VB and the drain of the transistor Tr1, and the resistor R5 is connected between this common connection point and the control terminal of the high side switch SH. ing. The high-side switch SH is composed of, for example, a P-channel type MOS transistor, and is composed of a source and a drain connected between the power supply voltage supply node NB and the upstream terminal 1a. The battery voltage VB is supplied to the power supply voltage supply node NB. The diode D2 is reversely connected between the upstream terminal 1a and the ground node NS to which the ground potential is applied. This diode D2 is configured as a freewheeling diode.

他方、演算装置3のフェールセーフ時制御信号出力端子3fは、抵抗R6を通じてトランジスタTr2の制御端子に接続されている。このフェールセーフ時制御信号出力端子3fは、電磁コイル2aの駆動異常を検出したときに強制的に通電オフすることでフェールセーフ処理するために用いられる端子であり、通常動作するときには、演算装置3はこのフェールセーフ時制御信号出力端子3fの出力をノンアクティブレベル「L」とし、強制的に動作を停止するときには、このフェールセーフ時制御信号出力端子3fの出力をアクティブレベル「H」とする。トランジスタTr2は、例えばNPN形トランジスタにより構成され、通電端子としてのエミッタはグランドノードNSに接続され、通電端子としてのコレクタはプルアップ抵抗R7を介してロジック電源Vccの供給ノードNVCに接続されている。 On the other hand, the fail-safe control signal output terminal 3f of the arithmetic unit 3 is connected to the control terminal of the transistor Tr2 through the resistor R6. The fail-safe control signal output terminal 3f is a terminal used for fail-safe processing by forcibly turning off the power when a drive abnormality of the electromagnetic coil 2a is detected. Sets the output of the fail-safe control signal output terminal 3f to the non-active level "L", and sets the output of the fail-safe control signal output terminal 3f to the active level "H" when the operation is forcibly stopped. The transistor Tr2 is composed of, for example, an NPN type transistor, the emitter serving as a conducting terminal is connected to the ground node NS, and the collector serving as a conducting terminal is connected to the supply node NVC of the logic power supply Vcc via the pull-up resistor R7. ..

また、トランジスタTr2のコレクタは抵抗R8を介してローサイドスイッチSLの制御端子に接続されている。ローサイドスイッチSLは、例えばNチャネル型のMOSトランジスタにより構成され、下流端子1bとグランドノードNSとの間にドレインソース間を接続して構成されている。電源電圧供給ノードNBと下流端子1bとの間にはダイオードD1が逆方向接続されている。このダイオードD1は還流ダイオードとして構成される。演算装置3の下流端子電圧取得端子3eは下流端子1bに接続されている。この演算装置3の下流端子電圧取得端子3eは、下流端子1bの電圧の情報を得るために設けられる。 The collector of the transistor Tr2 is connected to the control terminal of the low side switch SL via the resistor R8. The low-side switch SL is formed of, for example, an N-channel type MOS transistor, and is formed by connecting the drain and source between the downstream terminal 1b and the ground node NS. A diode D1 is reversely connected between the power supply voltage supply node NB and the downstream terminal 1b. This diode D1 is configured as a freewheeling diode. The downstream terminal voltage acquisition terminal 3e of the arithmetic device 3 is connected to the downstream terminal 1b. The downstream terminal voltage acquisition terminal 3e of the arithmetic unit 3 is provided to obtain information on the voltage of the downstream terminal 1b.

下流端子1bとグランドノードNSとの間には、ローサイドスイッチSLの2つの通電端子となるドレインソースと共に電流検出抵抗R9が直列接続されている。電流検出抵抗R9の両端子は分圧用の抵抗R10、R11を介してオペアンプOP1の非反転入力端子に入力されている。オペアンプOP1は、その出力端子と反転入力端子との間に介在して抵抗R13が接続されており、さらに反転入力端子とグランドノードNSとの間に抵抗R12が接続されている。これにより、オペアンプOP1及び抵抗R12、R13により正相増幅回路10が構成されている。オペアンプOP1の出力端子は抵抗R14を通じて演算装置3の検出電流取得端子3gに接続されている。検出電流取得端子3gは特に電流検出抵抗R9に流れる電流の情報を得るために設けられており、電流検出部7は、検出電流取得端子3gから電流検出抵抗R9に流れる電流の情報を取得する。 A current detection resistor R9 is connected in series between the downstream terminal 1b and the ground node NS together with a drain source serving as two energizing terminals of the low side switch SL. Both terminals of the current detection resistor R9 are input to the non-inverting input terminal of the operational amplifier OP1 via the resistors R10 and R11 for voltage division. The operational amplifier OP1 has a resistor R13 connected between the output terminal and the inverting input terminal, and further has a resistor R12 connected between the inverting input terminal and the ground node NS. As a result, the operational amplifier OP1 and the resistors R12 and R13 form the positive phase amplifier circuit 10. The output terminal of the operational amplifier OP1 is connected to the detected current acquisition terminal 3g of the arithmetic unit 3 through the resistor R14. The detected current acquisition terminal 3g is provided in particular to obtain information on the current flowing through the current detection resistor R9, and the current detection unit 7 acquires information about the current flowing through the current detection resistor R9 from the detected current acquisition terminal 3g.

検出電流取得端子3gとグランドノードNSとの間にはコンデンサC2が接続されており、抵抗R14及びコンデンサC2によりローパスフィルタ11が構成されている。また、オペアンプOP1の出力は抵抗R15を通じてコンパレータCP1の反転入力端子に入力されており、これによりフィードバック制御回路12が構成される。 A capacitor C2 is connected between the detected current acquisition terminal 3g and the ground node NS, and the resistor R14 and the capacitor C2 form a low-pass filter 11. Further, the output of the operational amplifier OP1 is input to the inverting input terminal of the comparator CP1 through the resistor R15, and the feedback control circuit 12 is configured by this.

演算装置3の異常確認制御端子3dはトランジスタTr3、Tr4の制御端子に接続されている。この異常確認制御端子3dは、異常確認するために定期的にハイサイドスイッチSH及びローサイドスイッチSLをオフするための信号を出力するために設けられる。トランジスタTr3は例えばPNP形トランジスタにより構成される。トランジスタTr3のエミッタにはロジック電源Vccが与えられると共にコレクタは抵抗R6及びトランジスタTr2の制御端子の共通接続ノードに接続されている。また、この演算装置3の異常確認制御端子3dはトランジスタTr4の制御端子に接続されている。トランジスタTr4は例えばPNP形トランジスタにより構成され、エミッタにはロジック電源Vccが与えられると共にコレクタは抵抗R2及びR3並びにトランジスタTr1の制御端子の共通接続ノードに接続されている。これらの構成は、下流端子1bのグランドノードNSへの短絡異常に対処するために設けられる構成である。 The abnormality confirmation control terminal 3d of the arithmetic unit 3 is connected to the control terminals of the transistors Tr3 and Tr4. The abnormality confirmation control terminal 3d is provided to output a signal for periodically turning off the high side switch SH and the low side switch SL for confirming the abnormality. The transistor Tr3 is composed of, for example, a PNP type transistor. A logic power supply Vcc is applied to the emitter of the transistor Tr3, and the collector is connected to the common connection node of the resistor R6 and the control terminal of the transistor Tr2. Further, the abnormality confirmation control terminal 3d of the arithmetic unit 3 is connected to the control terminal of the transistor Tr4. The transistor Tr4 is composed of, for example, a PNP type transistor, the logic power supply Vcc is applied to the emitter, and the collector is connected to the resistors R2 and R3 and the common connection node of the control terminals of the transistor Tr1. These configurations are provided to deal with a short circuit abnormality of the downstream terminal 1b to the ground node NS.

なお、詳細構成は記載していないが、この電子制御装置1の演算装置3は、図示しない構成を用いて上流端子1aがバッテリ電圧VBに電源短絡したことを検知したときには、ローサイドスイッチSLをオフすることで、バッテリ電圧VBの電源供給動作をストップすることでフェールセーフ処理するように構成されている。 Although the detailed configuration is not described, the arithmetic unit 3 of the electronic control unit 1 turns off the low-side switch SL when it detects that the upstream terminal 1a is short-circuited to the battery voltage VB by using a configuration (not shown). By doing so, the fail-safe processing is performed by stopping the power supply operation of the battery voltage VB.

また、演算装置3は、後述するように、下流端子1bがグランドノードNSに短絡したことを検知したときには、ハイサイドスイッチSHをオフすることで、バッテリ電圧VBの電源供給動作をストップすることでフェールセーフ処理するように構成されている。 Further, as will be described later, the arithmetic device 3 turns off the high-side switch SH when it detects that the downstream terminal 1b is short-circuited to the ground node NS, thereby stopping the power supply operation of the battery voltage VB. It is configured for failsafe processing.

上記構成の動作について説明する。図2は演算装置3の指令信号に応じた各ノードの電圧、電流等の信号を表すタイミングチャートを概略的に示している。まず、通常時には、演算装置3は、スイッチ制御部5の機能によりフェールセーフ時制御信号をノンアクティブレベル「L」として出力することでトランジスタTr2をオフする。これにより、ローサイドスイッチSLの制御端子には、プルアップ抵抗R7を通じてロジック電源Vccが印加されることになり、ローサイドスイッチSLは通常オンする。ローサイドスイッチSLが通常オンしている状態において、演算装置3は、スイッチ制御部5の機能により指令信号としてパルス信号をハイサイドスイッチSHの制御端子に出力することでハイサイドスイッチSHをオン/オフ切替えし、これにより、電磁コイル2aに通電制御する。 The operation of the above configuration will be described. FIG. 2 schematically shows a timing chart showing signals such as voltage and current of each node according to the command signal of the arithmetic unit 3. First, in normal times, the arithmetic unit 3 turns off the transistor Tr2 by outputting the fail-safe control signal as a non-active level "L" by the function of the switch control unit 5. As a result, the logic power supply Vcc is applied to the control terminal of the low side switch SL through the pull-up resistor R7, and the low side switch SL is normally turned on. In a state where the low-side switch SL is normally turned on, the arithmetic unit 3 outputs a pulse signal as a command signal to the control terminal of the high-side switch SH by the function of the switch control unit 5, thereby turning on/off the high-side switch SH. By switching, the energization of the electromagnetic coil 2a is controlled.

図2に示すように、指令信号のロジックレベル「H」「L」が変化すると、抵抗R1及びコンデンサC1による遅延回路の時定数の影響に応じて、コンパレータCP1の出力ロジックレベルが遅延して変化する。例えば、コンパレータCP1の出力レベルが「H」になると、トランジスタTr1がオンするため、ハイサイドスイッチSHの制御端子が「L」になり、これによりハイサイドスイッチSHがオンする。ローサイドスイッチSLは前述したとおり通常オンしているため、ハイサイドスイッチSHがオンすれば、電流がハイサイドスイッチSH、電磁コイル2a、ローサイドスイッチSL、電流検出抵抗R9、の経路に沿って流れる。これにより、図2の期間T1、T3に示すように、電磁コイル2aに流れる負荷電流は単調増加する。 As shown in FIG. 2, when the logic levels “H” and “L” of the command signal change, the output logic level of the comparator CP1 changes with a delay depending on the influence of the time constant of the delay circuit formed by the resistor R1 and the capacitor C1. To do. For example, when the output level of the comparator CP1 becomes "H", the transistor Tr1 is turned on, so that the control terminal of the high side switch SH becomes "L", which turns on the high side switch SH. Since the low side switch SL is normally turned on as described above, when the high side switch SH is turned on, a current flows along the path of the high side switch SH, the electromagnetic coil 2a, the low side switch SL, and the current detection resistor R9. As a result, the load current flowing through the electromagnetic coil 2a monotonically increases as shown in periods T1 and T3 of FIG.

逆に、コンパレータCP1の出力ロジックレベルが「L」になると、トランジスタTr1がオフするため、ハイサイドスイッチSHの制御端子が「H」になり、これによりハイサイドスイッチSHがオフする。ローサイドスイッチSLは通常オンしているため、ハイサイドスイッチSHがオフすれば、電磁コイル2aに流れていた電流が還流用のダイオードD2に流れることになり、電流はダイオードD2の順方向、電磁コイル2a、ローサイドスイッチSL、電流検出抵抗R9、の経路に流れる。これにより、電流が電源電圧供給ノードNBから供給されなくなり、図2の期間T2、T4に示すように、電磁コイル2aに流れる電流は単調減少する。これにより、演算装置3は指令信号をパルス制御することで電磁コイル2aの負荷電流を上昇/下降制御できる。 On the contrary, when the output logic level of the comparator CP1 becomes “L”, the transistor Tr1 is turned off, so that the control terminal of the high side switch SH becomes “H”, and the high side switch SH is turned off. Since the low-side switch SL is normally turned on, if the high-side switch SH is turned off, the current flowing through the electromagnetic coil 2a will flow through the freewheeling diode D2, and the current will flow in the forward direction of the diode D2 and the electromagnetic coil. 2a, the low-side switch SL, and the current detection resistor R9. As a result, the current is no longer supplied from the power supply voltage supply node NB, and the current flowing through the electromagnetic coil 2a monotonically decreases as shown in periods T2 and T4 in FIG. Thereby, the arithmetic unit 3 can control the load current of the electromagnetic coil 2a to rise/fall by pulse-controlling the command signal.

指令信号はそのパルス信号のデューティ比が大きいと負荷電流が増加し、テューティ比が小さいと負荷電流が低下する。このとき、負荷電流が増加すれば電流検出抵抗R9による検出電圧は増加し、負荷電流が減少すれば電流検出抵抗R9による検出電圧も減少する。オペアンプOP1は抵抗R10〜R13と共にこの電流検出抵抗R9による検出電圧を正相増幅する。オペアンプOP1の出力が抵抗R15を通じてコンパレータCP1の反転入力端子に入力されているため、負荷電流が増加すればオペアンプOP1の出力が増加し、コンパレータCP1がこのオペアンプOP1の出力を基準として動作すれば、結果的に指令信号のデューティ比を低く抑制できるようになり負帰還制御できる。車両内ではバッテリ電圧VBは様々な要因に応じて変動するが、演算装置3がこのフィードバック制御作用に応じて、負荷電流をある定電流を中心とした一定範囲に制御するようにハイサイドスイッチSHを駆動できるため、たとえバッテリ電圧VBが変化したとしても負荷電流を一定範囲に制御できるようになる。 When the duty ratio of the pulse signal of the command signal is large, the load current increases, and when the duty ratio is small, the load current decreases. At this time, if the load current increases, the detection voltage of the current detection resistor R9 increases, and if the load current decreases, the detection voltage of the current detection resistor R9 also decreases. The operational amplifier OP1 positively amplifies the voltage detected by the current detection resistor R9 together with the resistors R10 to R13. Since the output of the operational amplifier OP1 is input to the inverting input terminal of the comparator CP1 through the resistor R15, the output of the operational amplifier OP1 increases when the load current increases, and when the comparator CP1 operates with the output of the operational amplifier OP1 as a reference, As a result, the duty ratio of the command signal can be suppressed low, and negative feedback control can be performed. In the vehicle, the battery voltage VB fluctuates according to various factors, but the arithmetic unit 3 responds to this feedback control action so as to control the load current within a certain range around a certain constant current SH. Therefore, the load current can be controlled within a fixed range even if the battery voltage VB changes.

<異常確認制御処理>
このような通常時の流れの中で、演算装置3は異常確認制御信号を異常確認制御端子3dから出力する。このとき演算装置3は、異常確認するためにハイサイドスイッチSHをオンすると共にローサイドスイッチSLをオフするための異常確認制御信号を出力する。
<Abnormality confirmation control process>
In such a normal flow, the arithmetic unit 3 outputs an abnormality confirmation control signal from the abnormality confirmation control terminal 3d. At this time, the arithmetic unit 3 outputs the abnormality confirmation control signal for turning on the high side switch SH for confirming the abnormality and for turning off the low side switch SL.

また、この場合、演算装置3は、異常確認制御信号のアクティブレベル「L」を負荷電流が低下している途中となるようにする、すなわち、コンパレータCP1の出力が「L」レベルとなりハイサイドスイッチSHが通常オフしている期間中に異常確認制御信号をアクティブレベル「L」とすることでローサイドスイッチSLをオフすることが望ましい。また、例えば、演算装置3は異常確認制御信号の「L」レベルをアクティブレベルとしたとき、当該アクティブレベルの期間を、ハイサイドスイッチSHを通常オフする期間よりも短くすることが望ましい。 Further, in this case, the arithmetic unit 3 sets the active level “L” of the abnormality confirmation control signal so that the load current is in the middle of decreasing, that is, the output of the comparator CP1 becomes “L” level and the high side switch. It is desirable to turn off the low-side switch SL by setting the abnormality confirmation control signal to the active level "L" during the period when SH is normally off. Further, for example, when the “L” level of the abnormality confirmation control signal is set to the active level, the arithmetic unit 3 preferably makes the active level period shorter than the period in which the high side switch SH is normally turned off.

本実施形態では、演算装置3は、電圧検出部6によりエッジ検出電圧取得端子3cのエッジ検出電圧を取得し、このエッジ検出電圧が「H」から「L」に移行したタイミングからわずかに遅れてエッジ検出電圧が確実に「L」になっているときに、異常確認制御部9の機能により異常確認制御信号のアクティブレベル「L」を出力し、その後、異常確認制御信号をノンアクティブレベル「H」とする。 In the present embodiment, the arithmetic unit 3 acquires the edge detection voltage of the edge detection voltage acquisition terminal 3c by the voltage detection unit 6 and slightly delays from the timing when the edge detection voltage shifts from “H” to “L”. When the edge detection voltage is surely at "L", the function of the abnormality confirmation control section 9 outputs the active level "L" of the abnormality confirmation control signal, and then outputs the abnormality confirmation control signal to the non-active level "H". ".

演算装置3が異常確認制御信号をアクティブレベル「L」として出力すると、トランジスタTr3、Tr4が共にオンする。トランジスタTr4がオンすると、トランジスタTr1の制御端子にはロジック電源Vccに近い電圧が入力され、これにより、トランジスタTr1がオンし、これに伴いハイサイドスイッチSHの制御端子が「L」となりハイサイドスイッチSHがオンする。この動作と同時に、トランジスタTr3がオンすると、トランジスタTr2の制御端子にはロジック電源Vccに近い電圧が入力され、これによりトランジスタTr2がオンし、これに伴い、ローサイドスイッチSLがオフする。すなわち、演算装置3が異常確認制御信号をアクティブレベル「L」として出力すると、図2の期間T2aに示すように、ハイサイドスイッチSHがオンすると共にローサイドスイッチSLがオフする。 When the arithmetic unit 3 outputs the abnormality confirmation control signal as the active level "L", both the transistors Tr3 and Tr4 are turned on. When the transistor Tr4 is turned on, a voltage close to the logic power supply Vcc is input to the control terminal of the transistor Tr1. As a result, the transistor Tr1 is turned on, and the control terminal of the high side switch SH becomes "L" accordingly. SH turns on. Simultaneously with this operation, when the transistor Tr3 is turned on, a voltage close to the logic power supply Vcc is input to the control terminal of the transistor Tr2, whereby the transistor Tr2 is turned on, and the low side switch SL is turned off accordingly. That is, when the arithmetic unit 3 outputs the abnormality confirmation control signal as the active level "L", the high side switch SH is turned on and the low side switch SL is turned off as shown in a period T2a of FIG.

通常、負荷電流が低下している期間T2、T4中には、前述したように、電流は、上流側の還流用のダイオードD2、電磁コイル2a、ローサイドスイッチSL、電流検出抵抗R9を通じて流れている。ここで、演算装置3が異常確認制御信号をアクティブレベル「L」として出力することでハイサイドスイッチSHがオンすると共にローサイドスイッチSLがオフすると、この電流経路が遮断される。すなわち、バッテリ電圧VBが、ハイサイドスイッチSH、電磁コイル2aを通じて下流端子1bに印加されるようになる。この直前に電磁コイル2aに流れていた電流の影響を考慮すれば、電流は電磁コイル2aから下流側の還流用のダイオードD1を通じてバッテリ電圧VBのノードNB側に回生する。 Normally, during the periods T2 and T4 during which the load current is decreasing, as described above, the current flows through the upstream reflux diode D2, the electromagnetic coil 2a, the low-side switch SL, and the current detection resistor R9. .. Here, when the high-side switch SH is turned on and the low-side switch SL is turned off by the arithmetic unit 3 outputting the abnormality confirmation control signal as the active level “L”, this current path is cut off. That is, the battery voltage VB comes to be applied to the downstream terminal 1b through the high side switch SH and the electromagnetic coil 2a. Considering the influence of the current flowing through the electromagnetic coil 2a immediately before this, the current is regenerated from the electromagnetic coil 2a to the node NB side of the battery voltage VB through the diode D1 for circulation on the downstream side.

このため、例えばハーネス短絡異常を生じていなければ、図2の期間T2aに示すように、異常確認制御信号がアクティブレベル「L」となるタイミングと同期して下流端子1bの電圧V2がパルス状に上昇する。演算装置3は、異常確認制御信号と同期して下流端子電圧取得端子3eの電圧V2を取得し、この電圧V2が予め定められた閾値電圧Vtに達しているか否かを判定し、閾値電圧Vtに達していれば正常であると判定する。 Therefore, if, for example, a harness short circuit abnormality has not occurred, the voltage V2 of the downstream terminal 1b becomes pulsed in synchronization with the timing when the abnormality confirmation control signal becomes the active level "L", as shown in the period T2a of FIG. To rise. The arithmetic unit 3 acquires the voltage V2 of the downstream terminal voltage acquisition terminal 3e in synchronization with the abnormality confirmation control signal, determines whether this voltage V2 has reached a predetermined threshold voltage Vt, and determines the threshold voltage Vt. If it has reached, it is determined to be normal.

ここで、下流端子1bがグランドノードNSに短絡した場合について説明する。下流端子1bはハーネスH1を用いて電磁コイル2aに接続されるが、誤ってグランドノードNSに接続されることが想定される。例えば、ハーネスH1のインピーダンスが例えば20mΩ程度と比較的低いとき、電流検出抵抗R9の抵抗値が例えば数Ω程度であれば、短絡電流がハーネスH1を通じてグランドノードNSに流れる。このとき、例えば図3に示すように、演算装置3がパルス状の指令信号を出力し続けていたとしても、グランドノードNSの短絡タイミングから、短絡電流がハーネスH1を通じてグランドノードNSの側に流れ続ける。このため電流検出抵抗R9の検出電流が低下し概ね0になる。 Here, a case where the downstream terminal 1b is short-circuited to the ground node NS will be described. Although the downstream terminal 1b is connected to the electromagnetic coil 2a using the harness H1, it is assumed that the downstream terminal 1b is erroneously connected to the ground node NS. For example, when the impedance of the harness H1 is relatively low, for example, about 20 mΩ, and the resistance value of the current detection resistor R9 is, for example, about several Ω, a short-circuit current flows to the ground node NS through the harness H1. At this time, for example, as shown in FIG. 3, even if the arithmetic unit 3 continues to output the pulsed command signal, the short-circuit current flows from the short-circuit timing of the ground node NS to the ground node NS side through the harness H1. to continue. Therefore, the detection current of the current detection resistor R9 decreases and becomes almost zero.

演算装置3はパルス状の指令信号を出力し続けても電流検出抵抗R9の検出電流が上昇しなければオペアンプOP1の出力が上昇しない。このためコンパレータCP1の反転入力端子には比較的低い電圧が入力されることになり、コンパレータCP1はその出力を「H」のまま保持する。このとき演算装置3は、エッジ検出電圧取得端子3cから取得したエッジ検出電圧V1が指令信号に同期していないため、異常検出部8の機能により図3の期間T10において異常状態と判断できる。この異常状態において、演算装置3はフェールセーフ時制御信号をアクティブレベル「H」としてフェールセーフ時制御信号出力端子3fから出力することで、図3のタイミングtaにおいてトランジスタTr2をオンしローサイドスイッチSLを強制的にオフする。また演算装置3は、パルス状の指令信号の出力を停止し「L」とすることでハイサイドスイッチSHをオフする。すなわち、このような場合には、下流端子1bの電圧を取得しなくてもフェールセーフ処理を実現できる。 Even if the arithmetic unit 3 continues to output the pulsed command signal, the output of the operational amplifier OP1 does not rise unless the detection current of the current detection resistor R9 rises. Therefore, a relatively low voltage is input to the inverting input terminal of the comparator CP1, and the comparator CP1 holds its output as "H". At this time, since the edge detection voltage V1 acquired from the edge detection voltage acquisition terminal 3c is not synchronized with the command signal at this time, the arithmetic unit 3 can determine an abnormal state during the period T10 in FIG. 3 by the function of the abnormality detection unit 8. In this abnormal state, the arithmetic unit 3 outputs the fail-safe control signal to the active level "H" from the fail-safe control signal output terminal 3f, thereby turning on the transistor Tr2 and turning on the low-side switch SL at the timing ta in FIG. Turn off forcibly. The arithmetic unit 3 also turns off the high-side switch SH by stopping the output of the pulsed command signal and setting it to "L". That is, in such a case, fail-safe processing can be realized without acquiring the voltage of the downstream terminal 1b.

下流端子1bが比較的高いインピーダンスとなるようにグランド短絡した場合を考慮し、例えば、ポンプに用いられる電磁コイル2aと電子制御装置1との間が相当距離離間していると、この間を接続するハーネスH2のインピーダンスは比較的高くなり例えば200mΩ程度になる。このような場合、例えば電流検出抵抗R9の抵抗値がこの値と同程度(例えば数分の1〜数倍)になると、図4にその波形例を示すように、図4の異常状態の期間T11においては、電流検出抵抗R9による検出電流が大きく変化しない。このとき、演算装置3が検出電流取得端子3gから信号を取得してグランド短絡検出処理に用いたとしても異常検出を見過ごしてしまう虞があることが判明した。 Considering the case where the downstream terminal 1b is ground short-circuited to have a relatively high impedance, for example, when the electromagnetic coil 2a used in the pump and the electronic control unit 1 are separated by a considerable distance, these are connected. The impedance of the harness H2 is relatively high and is, for example, about 200 mΩ. In such a case, for example, when the resistance value of the current detection resistor R9 becomes similar to this value (for example, a fraction to several times), as shown in the waveform example of FIG. At T11, the current detected by the current detection resistor R9 does not change significantly. At this time, it has been found that even if the arithmetic unit 3 acquires a signal from the detected current acquisition terminal 3g and uses it for the ground short-circuit detection process, the abnormality detection may be overlooked.

例えば下流端子1bがハーネスH2によりグランド短絡しているにも拘らず、異常検出できないまま電磁コイル2aを駆動し続けると、指令信号のパルス信号のデューティに対応した負荷電流が少なくなるため、この負荷電流を多くするようにフィードバック制御が働くことになる。このとき負荷電流が大きくなってしまうものの、この負荷電流の増大を検知できないという問題を生じる。電磁コイル2aをコモンレールに燃料を送り出すポンプに適用したときには、負荷電流が大きくなることにより燃料を送り出すポンプが閉弁することでコモンレールの燃料圧力が低下し、異常原因が判明しないまま、エンジンストップすることになってしまう。 For example, even if the downstream terminal 1b is short-circuited to the ground by the harness H2, if the electromagnetic coil 2a is continuously driven without being able to detect an abnormality, the load current corresponding to the duty of the pulse signal of the command signal decreases, so this load Feedback control works to increase the current. At this time, although the load current becomes large, there arises a problem that the increase in the load current cannot be detected. When the electromagnetic coil 2a is applied to a pump that sends fuel to the common rail, the load current increases and the pump that sends the fuel closes, so that the fuel pressure in the common rail decreases, and the engine stops without the cause of abnormality being identified. It will be decided.

この場合、演算装置3はフェールセーフ時制御信号をアクティブレベル「H」として出力することができず、フェールセーフ処理を正常に実現できなくなる。このため、本実施形態では、このハーネスH2のインピーダンスの影響があったとしても異常検出の信頼性を向上するため、下流端子電圧取得端子3eを設け、下流端子1bの電圧に応じてグランド短絡検出するようにしている。 In this case, the arithmetic unit 3 cannot output the fail-safe control signal as the active level "H", and fail-safe processing cannot be normally realized. Therefore, in the present embodiment, in order to improve the reliability of abnormality detection even if the impedance of the harness H2 is affected, the downstream terminal voltage acquisition terminal 3e is provided, and the ground short circuit detection is performed according to the voltage of the downstream terminal 1b. I am trying to do it.

<本実施形態の作用>
図2に示すように、演算装置3は、下流端子電圧取得端子3eから下流端子1bの電圧V2を取得している。このため、演算装置3が異常確認制御信号を定期的にアクティブレベル「L」としてハイサイドスイッチSHをオンすると共にローサイドスイッチSLをオフし、このタイミングと同期して下流端子電圧取得端子3eから下流端子1bの電圧を取得する。このとき、下流端子1bの電圧V2が閾値電圧Vtに達しなければ、図2のタイミングtb、tcに示すように異常状態であると判断する。
<Operation of this embodiment>
As shown in FIG. 2, the arithmetic unit 3 acquires the voltage V2 of the downstream terminal 1b from the downstream terminal voltage acquisition terminal 3e. Therefore, the arithmetic unit 3 periodically sets the abnormality confirmation control signal to the active level "L" to turn on the high-side switch SH and turn off the low-side switch SL, and in synchronization with this timing, the downstream terminal voltage acquisition terminal 3e to the downstream side. The voltage of the terminal 1b is acquired. At this time, if the voltage V2 of the downstream terminal 1b does not reach the threshold voltage Vt, it is determined that an abnormal state is present as indicated by timings tb and tc in FIG.

比較的インピーダンスの高いハーネスH2が下流端子とグランドとの間に接続されたときには、ローサイドスイッチSLがオフされている間、電流がハーネスを通じてグランドノードNSに短絡することになる。このとき、ハーネスH2のインピーダンスが例えば200mΩ程度であれば下流端子1bの電圧は上昇することはなく、演算装置3は、異常検出部8の機能により異常状態であると判断できる。これにより、ハーネスH2がグランドノードNSに短絡していることを信頼性良く検出できる。なお、低インピーダンスのハーネスH1が下流端子1bとグランドノードNSとの間に接続されたときにも、下流端子1bの電圧は同様に上昇しない。このため、検出電流取得端子3gの信号を用いることなく下流端子1bの電圧V2に応じて判定することもできる。 When the harness H2 having a relatively high impedance is connected between the downstream terminal and the ground, the current is short-circuited to the ground node NS through the harness while the low side switch SL is turned off. At this time, if the impedance of the harness H2 is, for example, about 200 mΩ, the voltage of the downstream terminal 1b does not increase, and the arithmetic unit 3 can determine that the abnormality detection unit 8 is in an abnormal state. This makes it possible to reliably detect that the harness H2 is short-circuited to the ground node NS. Even when the low-impedance harness H1 is connected between the downstream terminal 1b and the ground node NS, the voltage of the downstream terminal 1b does not rise similarly. Therefore, it is possible to make a determination according to the voltage V2 of the downstream terminal 1b without using the signal of the detected current acquisition terminal 3g.

本実施形態の内容を機能的にまとめると以下に示すようになる。演算装置3は、スイッチ制御部5の機能によりハイサイドスイッチSHを通常オフしている期間中に異常確認制御部9の機能により異常確認のためにローサイドスイッチSLをオフしている。このため、ハーネスH1、H2が正常に接続されていれば少なくとも電磁コイル2aの下流端子1bとグランドノードNSとの間が開放されることになる。このとき、演算装置3は電圧検出部6により下流端子1bの電圧を検出するが、この下流端子1bの電圧に応じて異常検出部8の機能により下流端子1bのグランドノードNSへの短絡を検出する。 The contents of this embodiment are functionally summarized as follows. The arithmetic unit 3 turns off the low side switch SL for abnormality confirmation by the function of the abnormality confirmation control unit 9 while the high side switch SH is normally turned off by the function of the switch control unit 5. Therefore, if the harnesses H1 and H2 are normally connected, at least the downstream terminal 1b of the electromagnetic coil 2a and the ground node NS are opened. At this time, the arithmetic unit 3 detects the voltage of the downstream terminal 1b by the voltage detection unit 6, and detects the short circuit of the downstream terminal 1b to the ground node NS by the function of the abnormality detection unit 8 according to the voltage of the downstream terminal 1b. To do.

通常、下流端子1bがグランドノードNSに短絡していなければ下流端子1bとグランドノードNSとの間が開放されるため、電流が下流端子1bから還流ダイオードD1を通じてバッテリ電圧VBのノードNB側に流れることになり、下流端子1bの電圧は持ち上がり、グランドノードNSの電圧0Vに比較して大きくなる。逆に、下流端子1bが例えばハーネスH1、H2によりグランド短絡していれば、下流端子1bの電圧がグランドノードNSの電圧又はこの電圧に近い値となる。このため演算装置3は、異常検出部8の機能により電磁コイル2aの下流端子1bのグランドノードNSへの短絡を検出できる。これによりグランドノードNSへの短絡検出の信頼性を向上できる。 Normally, if the downstream terminal 1b is not short-circuited to the ground node NS, the downstream terminal 1b and the ground node NS are opened, so that the current flows from the downstream terminal 1b to the node NB side of the battery voltage VB through the reflux diode D1. As a result, the voltage at the downstream terminal 1b rises and becomes higher than the voltage 0V at the ground node NS. On the contrary, if the downstream terminal 1b is ground-shorted by the harnesses H1 and H2, the voltage of the downstream terminal 1b becomes the voltage of the ground node NS or a value close to this voltage. Therefore, the arithmetic unit 3 can detect a short circuit of the downstream terminal 1b of the electromagnetic coil 2a to the ground node NS by the function of the abnormality detection unit 8. As a result, the reliability of detecting a short circuit to the ground node NS can be improved.

演算装置3は、異常確認のためにローサイドスイッチSLをオフするときにはハイサイドスイッチSHをオンしているが、このとき上流端子1aの電位は概ねバッテリ電圧VBとなると共に下流端子1bの電位は概ねバッテリ電圧VBとなる。したがって、このとき電磁コイル2aの両端の印加電圧は、通常時にハイサイドスイッチSHをオフしているときにダイオードD1を通じて電流が還流するときの電磁コイル2aに印加される電圧(≒0V)と概ね同じ電圧に制御できる。このため、電磁コイル2aに流れる電流の変化度合を極力変化させることなく、グランドノードNSへの短絡異常を生じたか否かを確認できる。 The arithmetic unit 3 turns on the high-side switch SH when turning off the low-side switch SL for confirming an abnormality. At this time, the potential of the upstream terminal 1a is approximately the battery voltage VB and the potential of the downstream terminal 1b is approximately. It becomes the battery voltage VB. Therefore, at this time, the applied voltage across the electromagnetic coil 2a is approximately the voltage (≈0V) applied to the electromagnetic coil 2a when the current circulates through the diode D1 when the high side switch SH is normally turned off. Can be controlled to the same voltage. Therefore, it is possible to confirm whether or not the short circuit abnormality to the ground node NS has occurred without changing the degree of change of the current flowing through the electromagnetic coil 2a as much as possible.

演算装置3は、異常確認制御部9によりローサイドスイッチSLのオフ制御とハイサイドスイッチSHのオン制御とのタイミングを指令し、異常確認制御部9からタイミング指令された期間中において、異常検出部8がローサイドスイッチSLのオン/オフの切替に応じた下流端子1bの出力変化に応じてグランドノードNSへの短絡を検出する。このため、演算装置3は異常確認制御部9の指令に応じてタイミング制御できる。 The arithmetic unit 3 commands the timing of the off control of the low side switch SL and the on control of the high side switch SH by the abnormality confirmation control unit 9, and during the period when the timing instruction is issued from the abnormality confirmation control unit 9, the abnormality detection unit 8 Detects a short circuit to the ground node NS according to an output change of the downstream terminal 1b according to switching of the low side switch SL on/off. Therefore, the arithmetic unit 3 can perform timing control according to the command from the abnormality confirmation control unit 9.

演算装置3は、異常検出部8により下流端子1bがグランドノードへの短絡を検出したときには、ハイサイドスイッチSHをオフしてフェールセーフ処理するようにしているため、異常を生じたとしてもこの異常に対して即座に対処できる。 When the abnormality detection unit 8 detects a short circuit to the ground node at the downstream terminal 1b, the arithmetic unit 3 turns off the high side switch SH to perform fail-safe processing. Therefore, even if an abnormality occurs, this abnormality occurs. Can be dealt with immediately.

(第2実施形態)
図5及び図6は第2実施形態の追加説明図を示す。図5は図1に代わる電子制御装置の電気的構成例を概略的に示しており、図6は図2に代わるタイミングチャートを概略的に示している。
(Second embodiment)
5 and 6 show additional explanatory views of the second embodiment. FIG. 5 schematically shows an electrical configuration example of the electronic control device replacing FIG. 1, and FIG. 6 schematically shows a timing chart replacing FIG.

図5に示すように、演算装置3に代わる演算装置203には異常確認制御端子3dが設けられていない。その代わりに電子制御装置201はワンショットタイマ13を異常確認制御部として備えている。ワンショットタイマ13は、コンパレータCP1の出力を入力し、この出力の立下りタイミングを検出すると、立下りパルスを出力する。このワンショットタイマ13の出力は、トランジスタTr3、Tr4の制御端子に入力されている。その他の構成は図1に示す構成と同様であるため、その構成の説明を省略する。 As shown in FIG. 5, the arithmetic device 203, which replaces the arithmetic device 3, is not provided with the abnormality confirmation control terminal 3d. Instead, the electronic control unit 201 includes the one-shot timer 13 as an abnormality confirmation control unit. The one-shot timer 13 inputs the output of the comparator CP1 and outputs a falling pulse when detecting the falling timing of this output. The output of the one-shot timer 13 is input to the control terminals of the transistors Tr3 and Tr4. Since other configurations are similar to those shown in FIG. 1, the description of the configuration is omitted.

この構成の動作について図6を用いて説明する。図6に示すように、指令信号の変化に遅延してコンパレータCP1の出力も変化するが、このコンパレータCP1の立下り出力に同期してワンショットタイマ13がアクティブレベル「L」のパルスを出力する。 The operation of this configuration will be described with reference to FIG. As shown in FIG. 6, the output of the comparator CP1 also changes with a delay in the change of the command signal, but the one-shot timer 13 outputs a pulse of active level “L” in synchronization with the falling output of the comparator CP1. ..

すなわち、コンパレータCP1の出力が「H」から「L」に変化すると同時に、ワンショットタイマ13がアクティブレベル「L」のパルスを出力するため、各トランジスタTr3、Tr4はこの図6に示すタイミングt21、t23でオンする。このとき、各トランジスタTr3、Tr4の制御端子にはロジック電源Vccが印加されるため、前述実施形態と同様に、ハイサイドスイッチSHはオンし、ローサイドスイッチSLはオフする。このワンショットタイマ13が、アクティブレベル「L」のパルスを出力するタイミングt21及びt23の直前のタイミングにおいて、ハイサイドスイッチSHはオンしているため、タイミングt21〜t22及びt23〜t24にかけて、ハイサイドスイッチSHがオン状態を継続する。この動作を言い換えるならば、ワンショットタイマ13は、スイッチ制御部5によりハイサイドスイッチSHがオンされている状態からオフ指令されても所定時間t21〜t22、t23〜t24だけハイサイドスイッチSHのオン状態を継続させていることになる。 That is, the output of the comparator CP1 changes from "H" to "L", and at the same time, the one-shot timer 13 outputs a pulse of the active level "L", so that the transistors Tr3 and Tr4 have the timing t21 shown in FIG. Turns on at t23. At this time, since the logic power supply Vcc is applied to the control terminals of the transistors Tr3 and Tr4, the high side switch SH is turned on and the low side switch SL is turned off, as in the above embodiment. Since the high-side switch SH is on at the timing immediately before the timings t21 and t23 at which the one-shot timer 13 outputs the pulse of the active level "L", the high-side switch SH is turned on at the timings t21 to t22 and t23 to t24. The switch SH continues to be in the on state. In other words, the one-shot timer 13 turns on the high-side switch SH for a predetermined time t21 to t22 and t23 to t24 even if the switch controller 5 issues an off command from the state where the high-side switch SH is turned on. It means that the state is continuing.

ハーネスH1、H2が正常に接続されていれば、コンパレータCP1の出力が立下るタイミングt21、t23において、電流が還流ダイオードD1を通じて流れることになり、下流端子1bの電圧は上昇する。演算装置203は、下流端子電圧取得端子3eから下流端子1bの電圧V2を取得することで、この電圧が閾値電圧Vtに達しているか否かを判定し達していれば正常と判断する。 If the harnesses H1 and H2 are normally connected, at timings t21 and t23 when the output of the comparator CP1 falls, a current flows through the freewheeling diode D1 and the voltage of the downstream terminal 1b rises. The arithmetic device 203 acquires the voltage V2 of the downstream terminal 1b from the downstream terminal voltage acquisition terminal 3e, determines whether or not this voltage has reached the threshold voltage Vt, and determines that it is normal if the voltage has reached the threshold voltage Vt.

高インピーダンスのハーネスH2がグランドノードNSに短絡した異常状態であるときには、コンパレータCP1の出力が立下るタイミングt25、t27であっても下流端子1bの電圧V2は上昇しない。このため、演算装置203は、タイミングt25〜t26、t27〜t28において、下流端子1bの電圧V2が閾値電圧Vtに達していないと判断することで異常状態であると判断する。この動作は低インピーダンスのハーネスH1がグランド短絡しているときも同様である。 In the abnormal state where the high-impedance harness H2 is short-circuited to the ground node NS, the voltage V2 at the downstream terminal 1b does not rise even at the timings t25 and t27 when the output of the comparator CP1 falls. Therefore, the arithmetic device 203 determines that the voltage V2 of the downstream terminal 1b has not reached the threshold voltage Vt at the timings t25 to t26 and t27 to t28, and thus determines that there is an abnormal state. This operation is the same when the harness H1 having a low impedance is short-circuited to the ground.

したがって、本実施形態によっても前述実施形態と同様の作用効果を奏する。しかも、ワンショットタイマ13が、スイッチ制御部5によりハイサイドスイッチSHがオンされている状態からハイサイドスイッチSHのオフ指令が発生しても所定時間だけハイサイドスイッチSHのオン状態を継続させており、この同期間中にローサイドスイッチSLをオフ制御している。このため、演算装置203が、トランジスタTr3、Tr4のオン/オフの指令タイミングを生成しなくても制御できるようになり、第1実施形態に示す異常確認制御部9の制御方法を演算装置203に組み込む必要がなくなる。 Therefore, according to the present embodiment as well, the same operational effects as those of the above-described embodiments can be obtained. Moreover, the one-shot timer 13 keeps the high-side switch SH turned on for a predetermined time even if the high-side switch SH is turned off by the switch control unit 5 and an off command is issued. Therefore, the low-side switch SL is off-controlled during this synchronization. For this reason, the arithmetic unit 203 can be controlled without generating the on/off command timing of the transistors Tr3 and Tr4, and the arithmetic unit 203 can be controlled by the control method of the abnormality confirmation control unit 9 shown in the first embodiment. Eliminates the need to incorporate.

(他の実施形態)
本発明は前述実施形態に限定されるものではなく、例えば以下に示す変形又は拡張が可能である。前述実施形態の構成は適宜組み合わせて適用できる。
(Other embodiments)
The present invention is not limited to the above-mentioned embodiment, and the following modifications or expansions are possible. The configurations of the above-described embodiments can be appropriately combined and applied.

演算装置3、203の電圧検出部6は、下流端子電圧取得端子3eを通じて下流端子1bの電圧をそのまま取得する形態を示したが、この下流端子1bの電圧V2について、抵抗分圧回路を通じて当該電圧V2に比例する電圧を取得して検出するようにしても良い。 The voltage detection unit 6 of the arithmetic units 3 and 203 has shown the mode in which the voltage of the downstream terminal 1b is directly acquired through the downstream terminal voltage acquisition terminal 3e, but the voltage V2 of the downstream terminal 1b is concerned with the voltage through the resistance voltage dividing circuit. You may make it acquire and detect the voltage proportional to V2.

演算装置3は、異常確認制御部9によりローサイドスイッチSLをオフするタイミングにおいてハイサイドスイッチSHをオンする形態を示したが、このとき、ハイサイドスイッチSHをオフしたままでも良い。 The arithmetic unit 3 has shown the mode in which the high-side switch SH is turned on at the timing when the low-side switch SL is turned off by the abnormality confirmation control unit 9, but at this time, the high-side switch SH may be kept off.

なお、特許請求の範囲に記載した括弧内の符号は、本発明の一つの態様として前述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。 The reference numerals in parentheses in the claims indicate the correspondence with the specific means described in the above-described embodiments as one aspect of the present invention, and do not imply a technical scope of the present invention. It is not limited.

図面中、1、201は電子制御装置、1aは上流端子、1bは下流端子、3、203は演算装置、5はスイッチ制御部、6は電圧検出部、9は異常確認制御部、13はワンショットタイマ(タイマ、異常確認制御部)、SHはハイサイドスイッチ、SLはローサイドスイッチ、D1は還流ダイオード、を示す。 In the drawing, reference numeral 1, 201 is an electronic control device, 1a is an upstream terminal, 1b is a downstream terminal, 3203 is a computing device, 5 is a switch control unit, 6 is a voltage detection unit, 9 is an abnormality confirmation control unit, and 13 is one. A shot timer (timer, abnormality confirmation control unit), SH is a high side switch, SL is a low side switch, and D1 is a free wheeling diode.

Claims (6)

上流端子(1a)と下流端子(1b)との間にハーネスを用いて接続される車両用の誘導性負荷を駆動する電子制御装置であって、
電源電圧供給ノード(NB)と前記上流端子(1a)との間を接続するハイサイドスイッチ(SH)と、
前記電源電圧供給ノードに供給される電源電圧よりも低いグランド電位が与えられるグランドノード(NS)と前記誘導性負荷の下流端子との間を接続するローサイドスイッチ(SL)と、
通常時には前記ローサイドスイッチを通常オンし続けると共に前記ハイサイドスイッチにデューティ制御のパルス信号を印加することに応じて当該ハイサイドスイッチを通常オン/通常オフして前記誘導性負荷を駆動するスイッチ制御部(5)と、
異常確認するときに、前記ハイサイドスイッチを通常オフしている期間中に前記ローサイドスイッチをオフすると共に前記ハイサイドスイッチをオン又はオフする異常確認制御部(9、13)と、
前記ローサイドスイッチがオフされたときに前記下流端子のグランドノード(NS)への短絡を検出する異常検出部(8)と、を備える車両用負荷駆動制御装置。
An electronic control device for driving an inductive load for a vehicle, which is connected using a harness between an upstream terminal (1a) and a downstream terminal (1b),
A high side switch (SH) connecting between a power supply voltage supply node (NB) and the upstream terminal (1a),
A low-side switch (SL) connecting between a ground node (NS) to which a ground potential lower than the power supply voltage supplied to the power supply voltage supply node is applied and a downstream terminal of the inductive load;
A switch controller that normally keeps the low-side switch normally turned on and normally turns on/off the high-side switch in response to applying a pulse signal for duty control to the high-side switch during normal operation. (5),
When confirming an abnormality, an abnormality confirmation control unit (9, 13) that turns off the low side switch and turns on or off the high side switch during a period in which the high side switch is normally off,
An abnormality detection unit (8) for detecting a short circuit of the downstream terminal to the ground node (NS) when the low-side switch is turned off, and a load drive control device for a vehicle.
請求項1記載の車両用負荷駆動制御装置において、
前記異常確認制御部は、前記ハイサイドスイッチを通常オフしている期間中において、前記ローサイドスイッチをオフすると共に前記ハイサイドスイッチをオンする車両用負荷駆動制御装置。
The vehicle load drive control device according to claim 1,
The load drive control device for a vehicle, wherein the abnormality confirmation control unit turns off the low side switch and turns on the high side switch during a period in which the high side switch is normally turned off.
請求項1または2記載の車両用負荷駆動制御装置において、
前記電源電圧供給ノードと前記ローサイドスイッチとの間に逆方向接続される還流ダイオード(D1)と、
前記下流端子の電圧又はこの電圧に比例する電圧を取得する電圧検出部(6)と、をさらに備え、
前記異常検出部は、前記電圧検出部により検出される前記下流端子の電圧又はこの電圧に比例する電圧に応じて前記下流端子のグランドノードへの短絡を検出する車両用負荷駆動制御装置。
The load drive control device for a vehicle according to claim 1 or 2,
A free wheeling diode (D1) reversely connected between the power supply voltage supply node and the low side switch;
A voltage detection unit (6) for acquiring the voltage of the downstream terminal or a voltage proportional to this voltage,
The vehicle load drive control device, wherein the abnormality detection unit detects a short circuit to the ground node of the downstream terminal according to the voltage of the downstream terminal detected by the voltage detection unit or a voltage proportional to this voltage.
請求項1から3の何れか一項に記載の車両用負荷駆動制御装置において、
前記異常確認制御部(9)は、前記ローサイドスイッチのオフ制御と前記ハイサイドスイッチのオン制御とのタイミングを指令するように構成され、
前記異常検出部は、前記異常確認制御部からタイミング指令された期間の前記ローサイドスイッチのオン/オフの切替に応じた前記下流端子又はその比例した電圧の変化に応じてグランドノードへの短絡を検出する車両用負荷駆動制御装置。
The vehicle load drive control device according to any one of claims 1 to 3,
The abnormality confirmation control unit (9) is configured to instruct timing of off control of the low side switch and on control of the high side switch,
The abnormality detection unit detects a short circuit to a ground node in response to a change in the downstream terminal or a proportional voltage thereof in response to the on/off switching of the low-side switch during a timing commanded period from the abnormality confirmation control unit. Load drive control device for a vehicle.
請求項1から3の何れか一項に記載の車両用負荷駆動制御装置において、
前記異常確認制御部(13)は、前記スイッチ制御部により前記ハイサイドスイッチがオンされている状態からオフ指令されても所定時間だけ前記ハイサイドスイッチのオン状態を継続させ、前記ハイサイドスイッチのオン状態を継続させる期間と同じ期間だけ前記ローサイドスイッチをオフさせるタイマ(13)を用いて構成され、
前記異常検出部は、前記タイマによる前記ローサイドスイッチのオン/オフの切替に応じた前記下流端子又はその比例した電圧の変化に応じて前記グランドノードへの短絡を検出する車両用負荷駆動制御装置。
The vehicle load drive control device according to any one of claims 1 to 3,
The abnormality confirmation control unit (13) keeps the high-side switch on for a predetermined time even if the high-side switch is turned off by the switch control unit and keeps the high-side switch on for a predetermined time. And a timer (13) for turning off the low-side switch for the same period as the period in which the on-state is continued,
The load drive control device for a vehicle, wherein the abnormality detection unit detects a short circuit to the ground node in response to a change in the downstream terminal or a voltage proportional thereto in response to switching on/off of the low side switch by the timer.
請求項1から5の何れか一項に記載の車両用負荷駆動制御装置において、
前記異常検出部がグランドノードへの短絡を検出したときには、前記ハイサイドスイッチをオフしてフェールセーフするように構成される車両用負荷駆動制御装置。
The vehicle load drive control device according to any one of claims 1 to 5,
A vehicle load drive control device configured to turn off the high side switch to perform fail safe when the abnormality detection unit detects a short circuit to a ground node.
JP2016012369A 2016-01-26 2016-01-26 Vehicle load drive control device Active JP6707873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016012369A JP6707873B2 (en) 2016-01-26 2016-01-26 Vehicle load drive control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016012369A JP6707873B2 (en) 2016-01-26 2016-01-26 Vehicle load drive control device

Publications (2)

Publication Number Publication Date
JP2017135498A JP2017135498A (en) 2017-08-03
JP6707873B2 true JP6707873B2 (en) 2020-06-10

Family

ID=59503919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016012369A Active JP6707873B2 (en) 2016-01-26 2016-01-26 Vehicle load drive control device

Country Status (1)

Country Link
JP (1) JP6707873B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7305303B2 (en) * 2018-03-20 2023-07-10 三菱電機株式会社 drive and power module
US11881846B2 (en) * 2018-11-06 2024-01-23 Hitachi Astemo, Ltd. Load drive device and transmission drive system
CN113853736A (en) 2019-05-28 2021-12-28 日立安斯泰莫株式会社 Current control device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380049U (en) * 1976-12-07 1978-07-04
JPH11299094A (en) * 1998-04-14 1999-10-29 Jidosha Denki Kogyo Co Ltd Load drive circuit
JP5203859B2 (en) * 2008-09-01 2013-06-05 日立オートモティブシステムズ株式会社 Failure diagnosis device for electromagnetic load circuit
JP2011023802A (en) * 2009-07-13 2011-02-03 Denso Corp Inductive load controller
JP5454493B2 (en) * 2011-03-02 2014-03-26 株式会社デンソー Load drive device
JP5699984B2 (en) * 2012-05-28 2015-04-15 トヨタ自動車株式会社 Current monitor circuit

Also Published As

Publication number Publication date
JP2017135498A (en) 2017-08-03

Similar Documents

Publication Publication Date Title
US9570978B2 (en) Power supply control device for inductive loads
CN104656000B (en) Device and method for detecting short circuit in switch structure
JP6707873B2 (en) Vehicle load drive control device
US11038341B2 (en) Load driving device
JP5333503B2 (en) Motor drive device
JP2016143799A (en) Abnormality detection circuit
CN110291286B (en) Electronic control device and abnormal/normal determination method for electronic control device
US20180323776A1 (en) Safe control of a consumer
JP6692312B2 (en) Electronic control unit
JP2017028649A (en) Semiconductor integrated circuit
JP6387888B2 (en) Inductive load drive
JP2019190307A (en) Injection control device
JP2016192695A (en) Inductive load drive unit
US11466650B2 (en) Fuel injection valve driving device
WO2003067349A1 (en) Load failure diagnosis method and apparatus and load failure processing method and apparatus
JP5880296B2 (en) Drive device for fuel injection valve
JP4613200B2 (en) Method for operating a supply unit for a drive circuit and a supply unit for a drive circuit
JP2000308253A (en) Controller and method for power supply
JP2021099069A (en) Injection control device
JP2008011347A (en) Load disconnection detection circuit
JP2021099070A (en) Injection control device
JP5286835B2 (en) Motor control circuit and motor lock abnormality detection method
JP4329083B2 (en) In-vehicle electrical load drive device
JP5994756B2 (en) Injector drive device
JPWO2020110821A1 (en) Control method of load drive device and fuel injection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R151 Written notification of patent or utility model registration

Ref document number: 6707873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250