JP6693051B2 - メモリー制御装置、画像処理装置、表示装置、およびメモリー制御方法 - Google Patents

Description

本発明は、画像処理に用いられるメモリーを制御する技術に関する。

液晶等の電気光学素子を用いた表示装置において、表示特性改善のため種々の画像処理が知られている。例えば特許文献１は、いわゆるオーバードライブ駆動を開示している。オーバードライブ駆動では、入力映像のうち現在フレームの映像とその１フレーム前の映像とを比較し、これらの差に応じて現在フレームの映像を補正することにより、所定の光学状態への応答を速めている。別の例で、特許文献２は、いわゆるリバースチルトドメインによる表示不良を抑制するための補正技術を開示している。この補正技術においては、現在フレームおよび過去フレーム（主に１つ前のフレーム）の映像を比較することによって表示不良が発生する可能性のある画素を特定し、その画素またはその周辺の画素に対して映像の補正を行う。

上記の処理においては過去フレームの映像が用いられるため、メモリーに過去の映像のデータを１フレーム分以上記憶しておく必要がある。ここで、何らかの原因（例えば、信号切り替え、モード切り替え、またはノイズ等）によりメモリー制御が異常状態となり、読み出される過去フレームのデータが一時的に不正となる場合がある。過去フレームのデータが不正になってしまうと、本来補正されるべきではない画素に対して補正が行われてしまったり、望ましい補正量と異なる補正量で補正が行われてしまったりすることがある。このような補正の異常は、映像の乱れとして視認されてしまう場合がある。

特開２００８−２９２９０５号公報 特開２０１３−２０５４９３号公報

上記の補正の異常を回避する手法として、ソフトウェアまたはハードウェアの処理により、異常時のみ補正をオフすることが考えられる。しかし、ソフトウェアによる処理では、補正のオンまたはオフに時間がかかってしまうという問題があり、ハードウェアによる処理では、各回路における遅延を加味してオンオフのタイミングを制御する必要があり、このような回路の設計および制御が困難であるという問題がある。

これに対し本発明は、簡易で、かつ異常発生および異常解消に対する応答が速い、メモリーの制御技術を提供する。

本発明は、フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を後段の回路に出力する第１出力手段と、前記第１信号により示される現在フレームの映像を示すデータをメモリーに書き込む書き込み手段と、前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、前記後段の回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、所定の条件が満たされた場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段とを有するメモリー制御装置を提供する。
このメモリー制御装置によれば、簡易な構成で、異常発生および異常解消に対する応答を速くすることができる。

前記第２出力手段は、前記エラー検出手段により前記エラーが検出されると、前記過去フレームの映像を示す信号に代えて前記第１信号を前記第２信号として出力する処理を開始してもよい。
このメモリー制御装置によれば、簡易な構成で、異常発生に対する応答を速くすることができる。

前記第２出力手段は、前記メモリー制御装置へ電源電力の供給が開始されると、前記過去フレームの映像を示す信号に代えて前記第１信号を前記第２信号として出力する処理を開始してもよい。
このメモリー制御装置によれば、簡易な構成で、電源投入時の異常発生により映像の乱れを予防することができる。

前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始してもよい。
このメモリー制御装置によれば、簡易な構成で、異常解消に対する応答を速くすることができる。

このメモリー制御装置は、前記エラー検出手段により前記エラーが検出された場合、前記メモリーのデータをリセットするリセット手段を有してもよい。
このメモリー制御装置によれば、異常発生時に正常状態への復帰を容易にすることができる。

また、本発明は、メモリーと、メモリー制御回路と、画像処理回路とを有し、前記メモリー制御回路は、フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を前記画像処理回路に出力する第１出力手段と、前記第１信号により示される現在フレームの映像を示すデータを前記メモリーに書き込む書き込み手段と、前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、前記画像処理回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、所定の条件が満たされた場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段とを有し、前記画像処理回路は、前記第１信号により示される映像および前記第２信号により示される映像を比較した比較結果に応じた画像処理を行う画像処理手段を有する画像処理装置を提供する。
この画像処理装置によれば、簡易な構成で、異常発生および異常解消に対する応答を速くすることができる。

さらに、本発明は、メモリーと、メモリー制御回路と、画像処理回路と、表示素子と、前記表示素子を駆動する駆動回路とを有し、前記メモリー制御回路は、フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を前記画像処理回路に出力する第１出力手段と、前記第１信号により示される現在フレームの映像を示すデータを前記メモリーに書き込む書き込み手段と、前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、前記画像処理回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、所定の条件が満たされた場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段とを有し、前記画像処理回路は、前記第１信号により示される映像および前記第２信号により示される映像を比較した比較結果に応じた画像処理を行う画像処理手段と、前記画像処理された映像を示す信号を前記駆動回路に出力する第３出力手段とを有する表示装置を提供する。
この表示装置によれば、簡易な構成で、異常発生および異常解消に対する応答を速くすることができる。

前記画像処理は、前記表示素子を駆動するための電圧をより高い電圧に補正するオーバードライブ駆動のための処理であってもよい。

前記表示素子は、配向状態に応じた光学特性を示す分子を含み、前記画像処理は、前記分子の配向不良を補正する駆動のための処理であってもよい。

さらに、本発明は、フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を後段の回路に出力するステップと、前記第１信号により示される現在フレームの映像を示すデータをメモリーに書き込むステップと、前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出すステップと、前記データの書き込み時または前記データの読み出し時のエラーを検出するステップと、前記後段の回路における処理に前記第１信号と共に用いられる第２信号として前記読み出された過去フレームの映像を示す信号を出力し、所定の条件が満たされた場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力するステップとを有するメモリー制御方法を提供する。
このメモリー制御方法によれば、簡易な構成で、異常発生および異常解消に対する応答を速くすることができる。

関連技術に係る画像処理装置９０の構成を例示するブロック図。 画像処理装置９０における補正後画像の乱れを示す図。 ソフトウェア処理による画像処理のオンオフ制御を例示する図。 画像処理のオンオフ制御回路を例示する図。 ハードウェア処理による補正のオンオフ制御を例示する図。 一実施形態に係る画像処理装置１４０の構成を例示する図。 一実施形態に係るメモリー制御回路１０の構成を示すブロック図。 メモリー制御回路１０によるメモリー制御を例示する図。 一実施形態に係るプロジェクター１のハードウェア構成を例示する図。

１．概要
図１は、関連技術に係る画像処理装置９０の構成を例示するブロック図である。画像処理装置９０は、入力された映像信号Ｉｉｎに画像処理を施し、画像処理された映像信号Ｉｏｕｔを出力する装置である。映像信号Ｉｉｎは、フレームに区分された映像（つまり動画）を示す。フレームとは、動画を構成する画像（静止画）をいう。フレームは、所定のフレーム期間（例えば６０Ｈｚに相当する１６．７ミリ秒）毎に更新される。

画像処理装置９０は、フレームレート変換回路１４１と、フレームメモリー１４２と、第１画像処理回路１４３と、メモリー制御回路９と、フレームメモリー１４４と、第２画像処理回路１４５と、第３画像処理回路１４６とを有する。フレームレート変換回路１４１は、入力映像信号Ｉｉｎのフレームレートを変換する。この例では入力映像信号Ｉｉｎのフレームレートが６０Ｈｚであるが、フレームレート変換回路１４１は、このフレームレートを２４０Ｈｚに変換する。フレームメモリー１４２は、フレームレート変換の処理に用いられるメモリーである。第１画像処理回路１４３は、フレームレート変換回路１４１によりフレームレートが変換された映像信号に対し、所定の画像処理（例えばサイズ変更）を行う。第１画像処理回路１４３は、画像処理された映像信号Ｉｉｎ１を出力する。

メモリー制御回路９は、第１画像処理回路１４３から出力された映像信号Ｉｉｎ１から、最新のフレーム（以下「現在フレーム」という）の映像を示す映像信号Ｉｃｒｔ、および現在フレームより前のフレーム（例えば１つ前のフレーム。以下「過去フレーム」という）の映像を示す映像信号Ｉｐｓｔを出力する。これは、後段の回路で現在フレームの映像と過去フレームの映像とを比較した結果に応じた画像処理を行うためである。映像信号Ｉｃｒｔおよび映像信号Ｉｐｓｔは同期して出力される。映像信号Ｉｃｒｔと同期して映像信号Ｉｐｓｔを出力するため、フレームメモリー１４４が用いられる。

第２画像処理回路１４５は、メモリー制御回路９から出力された現在フレームの映像信号Ｉｃｒｔおよび過去フレームの映像信号Ｉｐｓｔを用いて画像処理を行う。第２画像処理回路１４５は、過去フレームの映像信号Ｉｐｓｔおよび処理された現在フレームの映像信号Ｉｏｕｔ１を出力する。第３画像処理回路１４６は、第２画像処理回路１４５から出力された、現在フレームの映像信号Ｉｏｕｔ１および過去フレームの映像信号Ｉｐｓｔを用いて画像処理を行う。第３画像処理回路１４６は、処理された現在フレームの映像信号Ｉｏｕｔを出力する。すなわち第３画像処理回路１４６は、映像信号Ｉｏｕｔを、表示素子を駆動する駆動回路に出力する出力部（第３出力手段の一例）を有する。第２画像処理回路１４５および第３画像処理回路１４６は、現在フレームの映像と過去フレームの映像とを比較し、両者の差、具体的には、階調の変化や特定の階調の画素の動きに応じて現在フレームの映像信号を補正するための画像処理手段（図示略）を有する。このような補正の一例としては、動画応答性改善のためのオーバードライブ駆動のための補正や、いわゆるリバースチルトドメイン（液晶等、配向状態に応じた光学特性を示す分子の配向不良）に起因する表示不良の補正がある。

なお、画像処理装置９０の構成はあくまで一例である。例えば、メモリー制御回路９の機能を、フレームレート変換回路１４１に組み込んでもよい。この場合、フレームメモリー１４２およびフレームメモリー１４４は１つに統合される。ただし、第１画像処理回路１４３は内部処理の遅延を有するので、フレームレート変換回路１４１は、第１画像処理回路１４３の遅延に合わせて過去フレームの映像を遅延させて出力させる必要がある。この観点からは、メモリー制御回路９は、過去フレームの映像信号を用いる回路の直前に設けることが好ましい。また、図１の例ではフレームレート変換回路１４１の後に画像処理回路が設けられているが、回路の順番および画像処理回路の数はこれに限定されない。

画像処理装置９０において、フレームメモリー１４４に対するデータの書き込みまたは読み出しに異常（以下これらをまとめて「メモリー制御異常」という）が発生すると過去フレームの映像信号が乱れ、映像信号が不正（異常）なものとなる。

図２は、画像処理装置９０における補正後画像の乱れを示す図である。図２（Ａ）は正常時の信号を、図２（Ｂ）は異常時の信号を、それぞれ示している。ここでは、メモリー制御回路９に入力される映像信号Ｉｉｎ１、メモリー制御回路９から出力される映像信号Ｉｃｒｔおよび映像信号Ｉｐｓｔ（現在フレームおよび過去フレーム）、および第２画像処理回路１４５から出力される映像信号Ｉｏｕｔ１が示されている。

正常時には、メモリー制御回路９から現在フレームおよび過去フレームの正常な映像信号Ｉｃｒｔおよび映像信号Ｉｐｓｔが出力され、第２画像処理回路１４５において画像処理が正常に行われる。図２（Ｂ）の例では、第（ｎ＋１）フレームの途中である時刻ｔ１においてメモリー制御異常が発生し、第（ｎ＋２）フレームのデータの始期である時刻ｔ２から正常書き込みが再開されている。すなわち、フレームメモリー１４４に記憶されているデータのうち、第（ｎ＋１）フレームの少なくとも一部は不正なデータである。この例ではメモリーの書き込み異常と読み出し異常を区別しないので、時刻ｔ２から第（ｎ＋２）フレームのデータの終期である時刻ｔ３まで、過去フレームの映像信号は不正である可能性がある。不正な映像信号との対比で画像処理を行うことになるので、第２画像処理回路１４５から出力される映像信号は、時刻（ｔ１＋Δｔｄ）から時刻（ｔ３＋Δｔｄ）までの期間、不正となる可能性がある。例えば、本来補正を行うべきでない画像に対して補正が行われたり、本来の補正量と大きく異なる補正量で補正が行われたりする可能性がある。不正な映像信号が出力されると、映像の乱れが視認される可能性がある。なお、Δｔｄは、第２画像処理回路１４５の内部処理の遅延である。

視認される映像の乱れを低減するための方法として、メモリー制御異常が検出された場合に画像処理をオフにする（非アクティブにする）方法が知られている。画像処理をオフにする方法には、ソフトウェア処理によりオフする方法およびハードウェア処理によりオフする方法がある。

図３は、ソフトウェア処理による画像処理のオンオフ制御を例示する図である。ソフトウェア処理によりメモリー制御異常および正常状態への復帰を検出するには、ハードウェア処理と比較して時間がかかる（例えば、数百マイクロ秒から数ミリ秒程度の時間がかかる）。この例では、メモリー制御異常および正常状態への復帰の検出にΔｔｓの時間を要する。時刻ｔ１に発生したメモリー制御異常は時刻（ｔ１＋Δｔｓ）に検出され、このとき第２画像処理回路１４５における画像処理がオフに切り替えられる。しかし、時刻（ｔ１＋Δｔｄ）から時刻（ｔ１＋Δｔｓ）までの期間はメモリー制御異常が発生しているにもかかわらず画像処理が行われ、映像の乱れが視認される可能性がある。また、メモリー制御異常が解消した後も、時刻ｔ４から正常な読み出しが再開されているにもかかわらず、時刻（ｔ５＋Δｔｓ）において正常な読み出しが検出され、その後で画像処理がオンされる（アクティブに切り替えられる）までの間は画像処理がオフされたままである。すなわちこの間、過去フレームの映像信号は正常であるにも関わらず画像処理が行われないので、正常な画像処理が行われる場合と比較して画質が低い映像が視認されることになる。

図４は、関連技術に係る画像処理装置９５を例示する図である。この例では、画像処理のオンオフがハードウェアにより制御される。この例で、メモリー制御回路９は、フレームメモリー１４４に対しデータの書き込みまたは読み出しの異常を検出するエラー検出機能（すなわちメモリー制御異常を検出する機能）を有する。メモリー制御異常を検出すると、メモリー制御回路９はメモリー制御異常を検出したことを示すエラー検出信号Ｅｄを出力する。エラー検出信号は第２画像処理回路１４５および第３画像処理回路１４６に供給される。エラー検出信号Ｅｄは、例えば、正常時はローレベルであり、メモリー制御異常が検出されている間はハイレベルとなる信号である。

図５は、ハードウェア処理による補正のオンオフ制御を例示する図である。時刻ｔ１においてメモリー制御異常が発生し、メモリー制御回路９は直ちにこれを検出する。エラー検出信号Ｅｄは時刻ｔ１にローレベルからハイレベルに切り替わる。時刻ｔ２からの第（ｎ＋２）フレームのデータの書き込みは正常に行われ、時刻ｔ５からの第（ｎ＋２）フレームのデータの読み出しは正常に行われる。エラー検出信号Ｅｄは時刻ｔ５にハイレベルからローレベルに切り替わる。エラー検出信号Ｅｄがハイレベルの間、第２画像処理回路１４５および第３画像処理回路１４６における画像処理はオフされる。すなわち、この間、第２画像処理回路１４５および第３画像処理回路１４６は、入力された映像信号をそのまま出力する。

図４および図５の例では、第２画像処理回路１４５および第３画像処理回路１４６における内部処理の遅延Δｔｄ１およびΔｔｄ２を考慮していない。したがって、第２画像処理回路１４５においては、時刻ｔ１から時刻（ｔ１＋Δｔｄ１）までの間（期間ｄ１）、映像信号は正常であるにもかかわらず画像処理が行われない。第３画像処理回路１４６においては、時刻ｔ１から時刻（ｔ１＋Δｔｄ１＋Δｔｄ２）までの間（期間ｄ２）、映像信号は正常であるにもかかわらず画像処理が行われず、さらに、時刻ｔ５から時刻（ｔ３＋Δｔｄ１＋Δｔｄ２）までの間（期間ｄ３）、映像信号は異常であるにもかかわらず画像処理が行われてしまう。

ソフトウェア処理およびハードウェア処理のいずれにて画像処理をオンオフ制御するにしても、メモリー制御異常と画像処理のオンオフとを完全に同期させることはできずずれが生じる。本実施形態は、メモリー制御異常と画像処理のオンオフの同期性を向上させる技術を提供する。

２．構成および動作
図６は、一実施形態に係る画像処理装置１４０の構成を例示する図である。画像処理装置１４０は、画像処理装置９０においてメモリー制御回路９に代えてメモリー制御回路１０を用いたものである。

図７は、メモリー制御回路１０の構成を示すブロック図である。メモリー制御回路１０は、一実施形態に係るメモリー制御装置の一例である。メモリー制御回路１０は、第１出力部１１、書き込み部１２、読み出し部１３、エラー検出部１４、リセット部１５、および第２出力部１６を有する。

第１出力部１１（第１出力手段の一例）は、入力された映像信号、すなわち現在フレームの映像信号Ｉｃｒｔを後段の回路に出力する。書き込み部１２（書き込み手段の一例）は、現在フレームの映像信号により示される映像のデータをフレームメモリー１４４に書き込む。読み出し部１３（読み出し手段の一例）は、過去フレームの映像のデータをフレームメモリー１４４から読み出し、読み出したデータを示す映像信号を出力する。エラー検出部１４（エラー検出手段の一例）は、メモリー制御異常を検出し、メモリー制御異常を検出したことを示すエラー検出信号Ｅｄを出力する。リセット部１５（リセット手段の一例）は、エラー検出部１４によりメモリー制御異常が検出された場合、フレームメモリー１４４のデータをリセットする。フレームメモリー１４４におけるデータのリセットとは、例えば、メモリーに記憶されているデータをすべて初期値に書き換えることをいう。

第２出力部１６（第２出力手段の一例）は、後段の回路の画像処理において用いられる参照用の映像信号Ｉｐｓｔを出力する。映像信号Ｉｐｓｔは、通常は過去フレームの映像信号、すなわち読み出し部１３から出力された映像信号である。ただし、エラー検出部１４によりメモリー制御異常が検出されたとき、第２出力部１６は、過去フレームの映像信号に代えて、現在フレームの映像信号、すなわち第１出力部１１から出力された映像信号を映像信号Ｉｐｓｔとして後段の回路に出力する。

この例で、エラー検出部１４から出力されるエラー検出信号Ｅｄは、通常はローレベルであり、メモリー制御異常が検出された瞬間にパルス的にハイレベルとなる信号である。エラー検出信号Ｅｄは、メモリー制御異常の始期は示しているものの、終期は示していない。ここで、書き込み部１２は、１フレーム分のデータの書き込みが正常に完了すると、書き込み完了を示す完了信号Ｃｗを出力する。完了信号Ｃｗは、書き込みが完了した瞬間にパルス的にハイレベルとなる信号である。すなわち、メモリー制御異常が解消されていることが、完了信号Ｃｗにより示される。第２出力部１６は、エラー検出信号Ｅｄによりメモリー制御異常の検出が示されてから、完了信号Ｃｗにより正常な書き込みが完了したことが示されるまでの間、過去フレームの映像信号に代えて現在フレームの映像信号を出力する。

図８は、メモリー制御回路１０によるメモリー制御を例示する図である。第（ｎ＋１）フレームの途中である時刻ｔ１においてメモリー制御異常が発生し、エラー検出部１４は直ちにこれを検出する。エラー検出信号Ｅｄは時刻ｔ１にパルス的にハイレベルになる。このエラー検出信号Ｅｄを受けると、第２出力部１６は、後段の回路に出力する信号を、過去フレームの映像信号から現在フレームの映像信号に切り替える。すなわち、第２出力部１６は、エラー検出部１４によりメモリー制御異常が検出されたことを契機として、過去フレームの映像信号に代えて現在フレームの映像信号を出力する処理を開始する。また、このエラー検出信号Ｅｄを受けると、リセット部１５は、フレームメモリー１４４のデータをリセットする。

書き込み部１２は、第（ｎ＋２）フレームのデータの書き込みを正常に行う。時刻ｔ３において、書き込み部１２は、書き込みが完了した旨を示す完了信号Ｃｗを出力する。完了信号Ｃｗを受けると、第２出力部１６は、後段の回路に出力する信号を、現在フレームの映像信号から過去フレームの映像信号に切り替える。すなわち、第２出力部１６は、書き込み部１２によってデータが正常に書き込まれたことを契機として、現在フレームの映像信号を出力する処理を停止し、読み出し部１３により読み出された過去フレームの映像信号をして出力する処理を開始する。このように、時刻ｔ１から時刻ｔ３までの期間Ｄｅｒｒにおいて、第２出力部１６は、過去フレームの映像信号に代えて現在フレームの映像信号を映像信号Ｉｐｓｔとして出力する。

画像処理における参照用の映像信号として現在フレームの映像信号が出力されるということは、画像処理の対象となる（補正される）映像信号と参照用の映像信号とが同一になるということである。後段の画像処理回路が両者の差に応じて映像信号を補正するものである場合、映像信号の差がなくなるので補正が実質的にオフされる。過去フレームの映像信号に代えて現在フレームの映像信号が出力される期間は、時刻ｔ１から時刻ｔ３までである。本実施形態によれば、図２、３、および５で説明したような、メモリー制御異常が発生している時期と画像処理がオフされる時期とのずれが少なく、メモリー制御異常が発生している時期と画像処理が実質的にオフされる時期との同期性が高められる。また、本実施形態によれば、第２画像処理回路１４５および第３画像処理回路１４６において画像処理をオフするための機構を設ける必要がなく、回路構成を簡単にすることができる。

３．適用例
図９は、一実施形態に係るプロジェクター１のハードウェア構成を例示する図である。プロジェクター１は、画像処理装置１４０を用いた表示装置の一例である。プロジェクター１は、ＣＰＵ（Central Processing Unit）１００、ＲＯＭ（Read Only Memory）１１０、ＲＡＭ（Random Access Memory）１２０、ＩＦ部１３０、画像処理装置１４０、投写ユニット１５０、および操作パネル１６０を有する。

ＣＰＵ１００は、プロジェクター１の各部を制御する制御装置である。ＲＯＭ１１０は、各種プログラムおよびデータを記憶した不揮発性の記憶装置である。ＲＡＭ１２０は、データを記憶する揮発性の記憶装置であり、ＣＰＵ１００が処理を実行する際のワークエリアとして機能する。

ＩＦ部１３０は、外部装置と信号またはデータのやりとりを仲介するインターフェースである。ＩＦ部１３０は、外部装置と信号またはデータのやりとりをするための端子（例えば、ＶＧＡ端子、ＵＳＢ端子、有線ＬＡＮインターフェース、Ｓ端子、ＲＣＡ端子、ＨＤＭＩ（High-Definition Multimedia Interface：登録商標）端子、マイクロフォン端子など）および無線ＬＡＮインターフェースを含む。これらの端子は、映像入力端子に加え、映像出力端子を含んでもよい。ＩＦ部１３０は、異なる複数の映像供給装置から映像信号の入力を受け付けてもよい。

画像処理装置１４０は、入力された映像信号（以下「入力映像信号」という）に所定の画像処理を施すものであり、具体的な構成および動作は既に説明したとおりである。ここでいう画像処理には、上記で説明した、オーバードライブ駆動のための補正や、いわゆるリバースチルトドメインに起因する表示不良の補正に加え、サイズ変更や台形補正等の幾何補正を含む。

投写ユニット１５０は、画像処理が施された映像信号に従って、スクリーンまたは壁面等の投写面に画像を投写する。投写ユニット１５０は、光源、光変調器、および光学系（いずれも図示略）を有する。光源は、高圧水銀ランプ、ハロゲンランプ、もしくはメタルハライドランプなどのランプ、またはＬＥＤ（Light Emitting Diode）もしくはレーザーダイオードなどの固体光源、およびこれらの駆動回路を含む。光変調器は、光源から照射された光を映像信号に応じて変調する装置であり、例えば液晶パネルまたはＤＭＤ（Digital Mirror Device）等の表示素子、およびその駆動回路を有する。なお、液晶パネルは、透過型および反射型のいずれの方式であってもよい。光学系は、光変調器により変調された光をスクリーンに投写する素子などで構成されており、例えばミラー、レンズ、およびプリズムを有する。光源および光変調器は色成分毎に設けられていてもよい。

操作パネル１６０は、ユーザーがプロジェクター１に対し指示を入力するための入力装置であり、例えば、キーパッド、ボタン、またはタッチパネルを含む。

４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

第２出力部１６が過去フレームの映像信号に代えて現在フレームの映像信号の出力を開始する契機となる事象は、エラー検出部１４がメモリー制御異常を検出したことに限定されない。第２出力部１６は、例えばメモリー制御回路１０へ電源電力の供給が開始されたこと（例えば、画像処理装置１４０を用いた表示装置の電源が投入されたこと）を契機として、前記過去フレームの映像信号に代えて現在フレームの映像信号を出力する処理を開始してもよい。装置の電源投入時にはメモリー制御異常が発生する可能性があるが、この例によればこのときに視認される画像の乱れを低減することができる。

エラー検出信号Ｅｄはメモリー制御異常の始期のみを示すものに限定されない。エラー検出信号Ｅｄは、例えばメモリー制御異常が発生している間はずっとハイレベルとなる信号であってもよい。この場合、書き込み部１２は、データの正常な書き込みが完了したことを示す完了信号Ｃｗをエラー検出部１４に出力する。エラー検出部１４は、完了信号Ｃｗを受けると、エラー検出信号Ｅｄをハイレベルからローレベルに切り替える。

メモリー制御回路１０のハードウェア構成は図７で例示したものに限定されない。例えば、メモリー制御回路１０は、リセット部１５を有していなくてもよい。また、実施形態で説明した信号のレベルはあくまで例示であってこれに限定されるものではない。

実施形態におけるフレームメモリー１４４は、本発明に係るメモリーの一例である。本発明に係るメモリーはこれに限定されず、例えば１以上のラインメモリーであってもよい。

画像処理装置１４０を適用した表示装置は、プロジェクターに限定されない。液晶ディスプレイや有機ＥＬディスプレイ等、直視の表示装置であってもよい。また、画像処理装置１４０は、現在フレームの映像と過去フレームの映像との差に応じて画像処理を行うものに限定されず、例えば、３Ｄ映像の右目用映像と左目用映像との差に応じて画像処理を行うものであってもよい。

１…プロジェクター、９…メモリー制御回路、１０…メモリー制御回路、１１…出力部、１２…書き込み部、１３…読み出し部、１４…エラー検出部、１５…リセット部、１６…出力部、９０…画像処理装置、９５…画像処理装置、１００…ＣＰＵ、１１０…ＲＯＭ、１２０…ＲＡＭ、１３０…ＩＦ部、１４０…画像処理装置、１４１…フレームレート変換回路、１４２…フレームメモリー、１４３…第１画像処理回路、１４４…フレームメモリー、１４５…第２画像処理回路、１４６…第３画像処理回路、１５０…投写ユニット、１６０…操作パネル

Claims (11)

1. フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を後段の回路に出力する第１出力手段と、
   前記第１信号により示される現在フレームの映像を示すデータをメモリーに書き込む書き込み手段と、
   前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、
   前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、
   前記後段の回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、前記エラー検出手段により前記エラーが検出された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段と
   を有し、
   前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始する
   メモリー制御装置。
2. メモリー制御装置であって、
   フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を後段の回路に出力する第１出力手段と、
   前記第１信号により示される現在フレームの映像を示すデータをメモリーに書き込む書き込み手段と、
   前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、
   前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、
   前記後段の回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、前記メモリー制御装置へ電源電力の供給が開始された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段と
   を有し、
   前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始する
   メモリー制御装置。
3. 前記エラー検出手段により前記エラーが検出された場合、前記メモリーのデータをリセットするリセット手段
   を有する請求項１または２に記載のメモリー制御装置。
4. メモリーと、
   メモリー制御回路と、
   画像処理回路と
   を有し、
   前記メモリー制御回路は、
   フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を前記画像処理回路に出力する第１出力手段と、
   前記第１信号により示される現在フレームの映像を示すデータを前記メモリーに書き込む書き込み手段と、
   前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、
   前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、
   前記画像処理回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、前記エラー検出手段により前記エラーが検出された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段と
   を有し、
   前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始し、
   前記画像処理回路は、
   前記第１信号により示される映像および前記第２信号により示される映像を比較した比較結果に応じた画像処理を行う画像処理手段
   を有する
   画像処理装置。
5. メモリーと、
   メモリー制御回路と、
   画像処理回路と
   を有し、
   前記メモリー制御回路は、
   フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を前記画像処理回路に出力する第１出力手段と、
   前記第１信号により示される現在フレームの映像を示すデータを前記メモリーに書き込む書き込み手段と、
   前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、
   前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、
   前記画像処理回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、前記メモリー制御回路へ電源電力の供給が開始された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段と
   を有し、
   前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始し、
   前記画像処理回路は、
   前記第１信号により示される映像および前記第２信号により示される映像を比較した比較結果に応じた画像処理を行う画像処理手段
   を有する
   画像処理装置。
6. メモリーと、
   メモリー制御回路と、
   画像処理回路と、
   表示素子と、
   前記表示素子を駆動する駆動回路と
   を有し、
   前記メモリー制御回路は、
   フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を前記画像処理回路に出力する第１出力手段と、
   前記第１信号により示される現在フレームの映像を示すデータを前記メモリーに書き込む書き込み手段と、
   前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、
   前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、
   前記画像処理回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、前記エラー検出手段により前記エラーが検出された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段と
   を有し、
   前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始し、
   前記画像処理回路は、
   前記第１信号により示される映像および前記第２信号により示される映像を比較した比較結果に応じた画像処理を行う画像処理手段と
   前記画像処理された映像を示す信号を前記駆動回路に出力する第３出力手段と
   を有する
   表示装置。
7. メモリーと、
   メモリー制御回路と、
   画像処理回路と、
   表示素子と、
   前記表示素子を駆動する駆動回路と
   を有し、
   前記メモリー制御回路は、
   フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を前記画像処理回路に出力する第１出力手段と、
   前記第１信号により示される現在フレームの映像を示すデータを前記メモリーに書き込む書き込み手段と、
   前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出す読み出し手段と、
   前記書き込み手段におけるデータの書き込み時または前記読み出し手段におけるデータの読み出し時のエラーを検出するエラー検出手段と、
   前記画像処理回路における処理に前記第１信号と共に用いられる第２信号として前記読み出し手段により読み出された過去フレームの映像を示す信号を出力し、前記メモリー制御回路へ電源電力の供給が開始された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力する第２出力手段と
   を有し、
   前記第２出力手段は、前記書き込み手段によってデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記読み出し手段により読み出された前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始し、
   前記画像処理回路は、
   前記第１信号により示される映像および前記第２信号により示される映像を比較した比較結果に応じた画像処理を行う画像処理手段と
   前記画像処理された映像を示す信号を前記駆動回路に出力する第３出力手段と
   を有する
   表示装置。
8. 前記画像処理は、前記表示素子を駆動するための電圧をより高い電圧に補正するオーバードライブ駆動のための処理である
   ことを特徴とする請求項６または７に記載の表示装置。
9. 前記表示素子は、配向状態に応じた光学特性を示す分子を含み、
   前記画像処理は、前記分子の配向不良を補正する駆動のための処理である
   ことを特徴とする請求項６または７に記載の表示装置。
10. フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を後段の回路に出力するステップと、
    前記第１信号により示される現在フレームの映像を示すデータをメモリーに書き込むステップと、
    前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出すステップと、
    前記データの書き込み時または前記データの読み出し時のエラーを検出するステップと、
    前記後段の回路における処理に前記第１信号と共に用いられる第２信号として前記読み出された過去フレームの映像を示す信号を出力し、前記エラーが検出された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力するステップと、
    前記メモリーへのデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始するステップと
    を有するメモリー制御方法。
11. フレームに区分された映像を示す入力映像信号のうち現在フレームの映像を示す第１信号を後段の回路に出力するステップと、
    前記第１信号により示される現在フレームの映像を示すデータをメモリーに書き込むステップと、
    前記現在フレームより前の過去フレームの映像を示すデータを前記メモリーから読み出すステップと、
    前記データの書き込み時または前記データの読み出し時のエラーを検出するステップと、
    前記後段の回路における処理に前記第１信号と共に用いられる第２信号として前記読み出された過去フレームの映像を示す信号を出力し、前記メモリーを制御する装置へ電源電力の供給が開始された場合には、当該過去フレームの映像を示す信号に代えて前記第１信号を当該第２信号として出力するステップと、
    前記メモリーへのデータの正常な書き込みが完了すると、前記第１信号を前記第２信号として出力する処理を停止し、前記過去フレームの映像を示す信号を当該第２信号として出力する処理を開始するステップと
    を有するメモリー制御方法。

Images