JP6680574B2 - Terminal device - Google Patents
Terminal device Download PDFInfo
- Publication number
- JP6680574B2 JP6680574B2 JP2016043807A JP2016043807A JP6680574B2 JP 6680574 B2 JP6680574 B2 JP 6680574B2 JP 2016043807 A JP2016043807 A JP 2016043807A JP 2016043807 A JP2016043807 A JP 2016043807A JP 6680574 B2 JP6680574 B2 JP 6680574B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- connector
- input
- plug
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000872 buffer Substances 0.000 description 54
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Description
本発明は、端末装置に関する。 The present invention relates to a terminal device.
従来、ケーブルのプラグやメモリーカードが表裏逆向きにコネクタに挿入されても、プラグやメモリーカードをコネクタに電気的に正しく接続できる技術が知られている（例えば、特許文献１〜３及び非特許文献１を参照）。なお、表裏逆向きにコネクタに挿入されることを、「逆差し」とも称する。
Conventionally, there is known a technique in which even if a plug of a cable or a memory card is inserted into the connector in the reverse direction, the plug and the memory card can be electrically correctly connected to the connector (for example,
スマートフォンやタブレット端末等の端末装置に、外部機器を接続するためのケーブルとして、マイクロＵＳＢ（Micro‐USB（Universal Serial Bus））ケーブルが使用される場合がある。しかしながら、マイクロＵＳＢ用の従来のコネクタは、マイクロＵＳＢケーブルを表向きにしか挿入できないように形成されているので、マイクロＵＳＢケーブルの逆差しが物理的にできない。 A micro-USB (Micro-USB (Universal Serial Bus)) cable may be used as a cable for connecting an external device to a terminal device such as a smartphone or a tablet terminal. However, since the conventional connector for the micro USB is formed so that the micro USB cable can only be inserted face-up, the micro USB cable cannot be physically inserted backward.
また、マイクロＵＳＢケーブルの種類には、外部機器をホストとして（つまり、端末装置をクライアントとして）動作させるときに用いられるＵＳＢクライアントケーブルと、端末装置をホストとして動作させるときに用いられるＵＳＢホストケーブルとが存在する。 The types of the micro USB cable include a USB client cable used when operating an external device as a host (that is, a terminal device as a client) and a USB host cable used when operating a terminal device as a host. Exists.
そこで、本開示は、異種のマイクロＵＳＢケーブルが共通のコネクタに逆差しされても電気的に正しく接続される、端末装置の提供を目的とする。 Therefore, an object of the present disclosure is to provide a terminal device in which different types of micro USB cables are electrically connected correctly even if they are reversely inserted into a common connector.
上記目的を達成するため、一つの案では、
マイクロＵＳＢケーブルのプラグを接続可能なコネクタと、
論理回路とを備え、
前記コネクタは、前記プラグを正または逆挿入可能な開口が形成されたコネクタシェルと、前記コネクタシェル内に配置された基板とを有し、
前記基板には、第１の端子と、第２の端子と、第３の端子とが、設けられており、
前記第１の端子と前記第３の端子とは、前記第２の端子に関して対称に配置され、
前記論理回路は、前記第１の端子に電源電圧が入力された場合も前記第３の端子に電源電圧が入力された場合も、第１の論理レベルの信号を出力し、前記第３の端子がプルダウンされた場合も前記第１の端子がプルダウンされた場合も、第２の論理レベルの信号を出力する、端末装置が提供される。
In order to achieve the above objective, one plan is:
A connector that can connect the plug of the micro USB cable,
And a logic circuit,
The connector has a connector shell in which an opening into which the plug can be inserted normally or reversely is formed, and a substrate arranged in the connector shell,
The substrate is provided with a first terminal, a second terminal, and a third terminal,
The first terminal and the third terminal are arranged symmetrically with respect to the second terminal,
The logic circuit outputs a signal of a first logic level regardless of whether a power supply voltage is input to the first terminal or a power supply voltage is input to the third terminal, and the third terminal outputs the signal. There is provided a terminal device which outputs a signal of the second logic level both when is pulled down and when the first terminal is pulled down.
本開示の一局面によれば、異種のマイクロＵＳＢケーブルが共通のコネクタに逆差しされても電気的に正しく接続される。 According to one aspect of the present disclosure, different types of micro-USB cables are electrically connected correctly even if they are reversely connected to a common connector.
図１は、端末装置の一例である携帯端末１０を示す外観図である。携帯端末１０は、マイクロＵＳＢケーブルのプラグを逆差し可能に形成されたコネクタを備える端末装置の一例である。ユーザーが携帯可能な携帯端末１０は、筐体１１と、ディスプレイ１２と、コネクタ１３とを備える。ディスプレイ１２は、筐体１１に固定され、コネクタ１３は、筐体１１の側面１１ａに露出して設けられている。コネクタ１３は、マイクロＵＳＢケーブルのプラグを接続可能なコネクタの一例であり、当該プラグを逆差し可能に形成されている。
FIG. 1 is an external view showing a
図２は、コネクタ１３の一断面を模式的に示す図である。コネクタ１３は、５つのコネクタ端子ｃ１〜ｃ５を有する。コネクタ端子ｃ１〜ｃ５は、コネクタベース２０の基板２１に、基板２１の表面に沿って設けられている。コネクタ端子ｃ１〜ｃ５は、コネクタ端子ｃ１〜ｃ５の表面が基板２１の表面に露出した状態で並んで設けられている。コネクタベース２０には、開口２２が形成されている。
FIG. 2 is a diagram schematically showing a cross section of the
図３は、マイクロＵＳＢケーブル４０のプラグ４１の一断面を模式的に示す図である。プラグ４１は、図２に示したコネクタ１３の開口２２に挿入される。プラグ４１が開口２２に挿入された状態で、５つのプラグ端子ｐ１〜ｐ５は、それぞれに対応する５つのコネクタ端子ｃ１〜ｃ５に接触するように配置されている。
FIG. 3 is a diagram schematically showing a cross section of the
プラグ４１が開口２２に正規の方向（正方向）で挿入された状態で、プラグ端子ｐ１〜ｐ５の上面は、コネクタ端子ｃ１〜ｃ５の開口２２側の露出面に接触する。一方、プラグ４１が開口２２に正規の方向とは逆方向で挿入された状態（つまり、逆差しされた状態）で、プラグ端子ｐ１〜ｐ５の下面は、コネクタ端子ｃ１〜ｃ５の開口２２側の露出面に接触する。コネクタ端子ｃ１〜ｃ５は、プラグ４１を開口２２に挿入する方向に直角で且つ基板２１の表面に平行な直線方向に配列されている。
With the
図４は、コネクタ１３の構成の一例を示す正面図である。コネクタ１３は、５つのコネクタ端子ｃ１〜ｃ５が並んで設けられた平板状のコネクタ基板２９と、コネクタ基板２９を覆う筒状のコネクタシェル２４とを備える。
FIG. 4 is a front view showing an example of the configuration of the
コネクタ端子ｃ１は、第１の端子の一例であり、コネクタ端子ｃ２は、第４の端子の一例であり、コネクタ端子ｃ３は、第２の端子の一例であり、コネクタ端子ｃ４は、第５の端子の一例であり、コネクタ端子ｃ５は、第３の端子の一例である。コネクタ１３の正面視で、コネクタ端子ｃ１〜ｃ５は、コネクタ端子ｃ１、コネクタ端子ｃ２、コネクタ端子ｃ３、コネクタ端子ｃ４、コネクタ端子ｃ５の順に配列されている。
The connector terminal c1 is an example of a first terminal, the connector terminal c2 is an example of a fourth terminal, the connector terminal c3 is an example of a second terminal, and the connector terminal c4 is a fifth terminal. The connector terminal c5 is an example of a terminal, and is an example of a third terminal. In a front view of the
コネクタ基板２９は、コネクタシェル２４内の中央部に配置されている。コネクタ基板２９は、コネクタシェル２４の下壁２７に対向する下面３０と、コネクタシェル２４の上壁２８に対向する上面３１とを有する。コネクタシェル２４は、八角形の筒状部材であり、下壁２７と上壁２８と右壁３５と左壁３４とを有する。下壁２７と下面３０との間には、下側開口２５が形成され、上壁２８と上面３１との間には、上側開口２６が形成されている。
The
コネクタ端子ｃ１〜ｃ５は、コネクタ端子ｃ１〜ｃ５の下面がコネクタ基板２９の下面３０に露出した状態で配列され、且つ、コネクタ端子ｃ１〜ｃ５の上面がコネクタ基板２９の上面３１に露出した状態で配列されている。コネクタ端子ｃ１〜ｃ５の下面とコネクタ基板２９の下面３０との間には５つの下溝３２が形成され、コネクタ端子ｃ１〜ｃ５の上面とコネクタ基板２９の上面３１との間には５つの上溝３３が形成されている。
The connector terminals c1 to c5 are arranged with the lower surfaces of the connector terminals c1 to c5 exposed to the
コネクタ端子ｃ１とコネクタ端子ｃ５とは、コネクタ端子ｃ３に関して対称に配置され、コネクタ端子ｃ２とコネクタ端子ｃ４とは、コネクタ端子ｃ３に関して対称に配置されている。コネクタ端子ｃ１〜ｃ５は、図５に示されるプラグ４１を下側開口２５又は上側開口２６に挿入する方向に直角で、且つ、下面３０及び上面３１に平行な直線方向に配列されている。
The connector terminals c1 and c5 are arranged symmetrically with respect to the connector terminal c3, and the connector terminals c2 and c4 are arranged symmetrically with respect to the connector terminal c3. The connector terminals c1 to c5 are arranged at right angles to the direction in which the
図５は、プラグ４１の構成の一例を示す正面図である。プラグ４１は、マイクロＢ（Micro‐B）タイプのマイクロＵＳＢプラグの一例である。プラグ４１は、５つのプラグ端子ｐ１〜ｐ５が並んで設けられたプラグ基板４５と、プラグ基板４５を覆うプラグシェル４３とを備える。
FIG. 5 is a front view showing an example of the configuration of the
プラグ基板４５は、プラグシェル４３の下壁４６に接触して配置されており、プラグシェル４３の上壁４７に対向する上面を有する。プラグシェル４３は、六角形の筒状部材であり、下壁４６と上壁４７と右壁４９と左壁４８とを有する。上壁４７とプラグ基板４５の上面との間には、開口４４が形成されている。プラグ４１の正面視で、下壁４６の長さは、上壁４７の長さよりも短い。
The
プラグ基板４５は、図４に示したコネクタ１３の下側開口２５又は上側開口２６に挿入され、且つ、コネクタ１３のコネクタ基板２９がプラグ４１の開口４４に挿入されることにより、プラグ４１がコネクタ１３に接続される。
The
プラグ基板４５がコネクタ１３の下側開口２５に挿入された状態（つまり、正規の挿入状態）で、５つのプラグ端子ｐ１〜ｐ５は、それぞれに対応する下溝３２の位置で５つのコネクタ端子ｃ１〜ｃ５の下面に接触するように配置されている。同様に、プラグ基板４５がコネクタ１３の上側開口２６に挿入された状態（つまり、逆差しされた状態）で、５つのプラグ端子ｐ１〜ｐ５は、それぞれに対応する上溝３３の位置で５つのコネクタ端子ｃ１〜ｃ５の上面に接触するように配置されている。
When the
プラグ端子ｐ１とプラグ端子ｐ５とは、プラグ端子ｐ３に関して対称に配置され、プラグ端子ｐ２とプラグ端子ｐ４とは、プラグ端子ｐ３に関して対称に配置されている。 The plug terminals p1 and p5 are arranged symmetrically with respect to the plug terminal p3, and the plug terminals p2 and p4 are arranged symmetrically with respect to the plug terminal p3.
プラグ基板４５がコネクタ１３の下側開口２５に挿入された状態（つまり、正規の挿入状態）で、プラグ端子ｐ１、ｐ２、ｐ３、ｐ４、ｐ５は、それぞれ、コネクタ端子ｃ１、ｃ２、ｃ３、ｃ４、ｃ５に接触する。一方、プラグ基板４５がコネクタ１３の上側開口２６に挿入された状態（つまり、逆差しされた状態）で、プラグ端子ｐ１、ｐ２、ｐ３、ｐ４、ｐ５は、それぞれ、コネクタ端子ｃ５、ｃ４、ｃ３、ｃ２、ｃ１に接触する。
When the
図６は、携帯端末１０のハードウェア構成の一例を示すブロック図である。携帯端末１０は、ＲＡＭ（Random Access Memory）５０と、ＲＯＭ（Read Only Memory）５１と、バッテリー５７と、コネクタ１３と、論理回路５５と、判定回路５６とを備える。判定回路５６は、電源ＩＣ（Integrated Circuit）５４と、ＬＳＩ（Large Scale Integrated circuit）５２とを有する。ＬＳＩ５２は、ＣＰＵ（Central Processing Unit）５３を有する。
FIG. 6 is a block diagram showing an example of the hardware configuration of the
コネクタ１３にプラグ４１が接続されるマイクロＵＳＢケーブル４０は、携帯端末１０を外部機器に接続するために使用される。マイクロＵＳＢケーブル４０の種類には、外部機器をホストとして動作させるときに用いられるＵＳＢクライアントケーブルと、携帯端末１０をホストとして動作させるときに用いられるＵＳＢホストケーブルとが存在する。ＵＳＢクライアントケーブルは、第１のマイクロＵＳＢケーブルの一例である。ＵＳＢホストケーブルは、第２のマイクロＵＳＢケーブルの一例である。
The
ＵＳＢクライアントケーブルは、例えば、パーソナルコンピュータ、ＡＣ（Alternating Current）アダプタなどのホストとして動作する外部機器に接続するために使用される。ＡＣアダプタは、バッテリー５７を電源ＩＣ５４又は充電ＩＣを介して充電する。一方、ＵＳＢホストケーブルは、例えば、ＵＳＢメモリ、マウスなどのクライアントとして動作する外部機器に接続するために使用される。
The USB client cable is used to connect to an external device that operates as a host, such as a personal computer or an AC (Alternating Current) adapter. The AC adapter charges the
本実施例では、プラグ端子ｐ１〜ｐ５の各機能は、以下の通り設定されている（割り当てられている）。 In this embodiment, the functions of the plug terminals p1 to p5 are set (assigned) as follows.
ＵＳＢクライアントケーブルのプラグ端子ｐ１〜ｐ５の各機能は、
ｐ１：ＶＢＵＳ端子（外部機器からの電源電圧（例えば５ボルト）を携帯端末１０に入力するための端子）
ｐ２：Ｄ＋端子（差動信号の一方の信号を伝送するためのデータ伝送端子）
ｐ３：ＧＮＤ端子（グランドに接地するための端子）
ｐ４：Ｄ−端子（差動信号の他方の信号を伝送するためのデータ伝送端子）
ｐ５：ＩＤ端子（外部機器に接続されていない識別用端子）
と設定されている。
Each function of the plug terminals p1 to p5 of the USB client cable is
p1: VBUS terminal (terminal for inputting a power supply voltage (for example, 5 V) from an external device to the mobile terminal 10)
p2: D + terminal (data transmission terminal for transmitting one of differential signals)
p3: GND terminal (terminal for grounding to ground)
p4: D- terminal (data transmission terminal for transmitting the other signal of the differential signal)
p5: ID terminal (identification terminal not connected to an external device)
Is set.
ＵＳＢホストケーブルのプラグ端子ｐ１〜ｐ５の各機能は、
ｐ１：ＶＢＵＳ端子（入力なし。判定回路５６がＵＳＢホストケーブルの接続を認識後、外部機器に電源電圧（例えば５ボルト）を出力するための端子）
ｐ２：Ｄ＋端子（差動信号の一方の信号を伝送するためのデータ伝送端子）
ｐ３：ＧＮＤ端子（グランドに接地するための端子）
ｐ４：Ｄ−端子（差動信号の他方の信号を伝送するためのデータ伝送端子）
ｐ５：ＩＤ端子（１ｋΩ以下の抵抗値でプラグ端子ｐ３に接地された識別用端子）
と設定されている。
Each function of the plug terminals p1 to p5 of the USB host cable
p1: VBUS terminal (no input. Terminal for outputting power supply voltage (for example, 5 volts) to an external device after the
p2: D + terminal (data transmission terminal for transmitting one of differential signals)
p3: GND terminal (terminal for grounding to ground)
p4: D- terminal (data transmission terminal for transmitting the other signal of the differential signal)
p5: ID terminal (identification terminal grounded to the plug terminal p3 with a resistance value of 1 kΩ or less)
Is set.
ＵＳＢクライアントケーブルとＵＳＢホストケーブルのそれぞれについて、コネクタ１３に正方向に接続される場合と逆方向に接続される場合とがあるため、本実施例の論理回路５５は、図７に示される５種類の接続形態を検出する。コネクタ１３に正方向に接続される場合とは、正規の挿入方向で接続される場合を表し、コネクタ１３に逆方向に接続される場合とは、逆差しされる場合を表す。
Each of the USB client cable and the USB host cable may be connected to the
図７は、マイクロＵＳＢケーブル４０とコネクタ１３との接続形態と、コネクタ端子ｃ１、ｃ５の状態と、判定回路５６におけるＩＮ端子及びＩＤ端子との関係の一例を示す図である。
FIG. 7 is a diagram showing an example of the relationship between the connection form between the
マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５は未接続状態である。
When the
ＵＳＢクライアントケーブルのプラグがコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ１が接続され且つコネクタ端子ｃ５にプラグ端子ｐ５が接続される。よって、コネクタ端子ｃ１には５ボルトの電源電圧が入力され、コネクタ端子ｃ５は未接続状態である。「Ｈ（５Ｖ）」は、５ボルトの電源電圧を表す。
When the plug of the USB client cable is connected to the
ＵＳＢホストケーブルのプラグがコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ１が接続され且つコネクタ端子ｃ５にプラグ端子ｐ５が接続される。よって、コネクタ端子ｃ１には入力がない（判定回路５６がＵＳＢホストケーブルの接続を認識後、コネクタ端子ｃ５から外部機器に電源電圧（例えば５ボルト）の出力が必要）。一方、コネクタ端子ｃ５はグランドにプルダウンされる。「Ｌ（プルダウン）」は、グランドへのプルダウンを表す。
When the plug of the USB host cable is connected to the
ＵＳＢクライアントケーブルのプラグがコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ５が接続され且つコネクタ端子ｃ５にプラグ端子ｐ１が接続される。よって、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５には５ボルトの電源電圧が入力される。
When the plug of the USB client cable is connected to the
ＵＳＢホストケーブルのプラグがコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１にプラグ端子ｐ５が接続され且つコネクタ端子ｃ５にプラグ端子ｐ１が接続される。よって、コネクタ端子ｃ１はグランドにプルダウンされる。一方、コネクタ端子ｃ５には入力がない（判定回路５６がＵＳＢホストケーブルの接続を認識後、コネクタ端子ｃ５から外部機器に電源電圧（例えば５ボルト）の出力が必要）。
When the plug of the USB host cable is connected to the
ここで、図６において、判定回路５６は、第１の入力端子の一例であるＩＮ端子を有する。本実施例では、電源ＩＣ５４とＬＳＩ５２のそれぞれに、ＩＮ端子が存在する。ＬＳＩ５２のＩＮ端子には、電源ＩＣ５４のＩＮ端子に入力される信号と同じ論理レベルの信号が電源ＩＣ５４から出力される。
Here, in FIG. 6, the
判定回路５６（電源ＩＣ５４又はＬＳＩ５２）は、第１の論理レベル（例えば、ハイレベル）の信号がＩＮ端子に入力された場合、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されたと判定する。また、判定回路５６（電源ＩＣ５４又はＬＳＩ５２）は、第１の論理レベルに対して反転した論理レベル（例えば、ローレベル）の信号がＩＮ端子に入力された場合、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されていないと判定する。
The determination circuit 56 (
論理回路５５は、コネクタ端子ｃ１に５ボルトの電源電圧が入力された場合もコネクタ端子ｃ５に５ボルトの電源電圧が入力された場合も、第１の論理レベル（例えば、ハイレベル）の信号を出力してＩＮ端子に第１の論理レベルの信号を入力する機能を有する。つまり、図７で示した通り、ＵＳＢクライアントケーブルが正方向に接続された場合も逆方向に接続された場合も、ＩＮ端子には第１の論理レベルの信号が論理回路５５により入力されるので、ＵＳＢクライアントケーブルは電気的に正しく接続される。
The
したがって、判定回路５６は、ＵＳＢクライアントケーブルのプラグがコネクタ１３に正方向に接続された場合でも逆方向に接続された場合でも、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されたと判定できる。
Therefore, the
また、判定回路５６のＬＳＩ５２は、第２の入力端子の一例であるＩＤ端子を有する。判定回路５６（ＬＳＩ５２）は、第２の論理レベル（例えば、ローレベル）の信号がＩＤ端子に入力された場合、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されたと判定する。また、判定回路５６（ＬＳＩ５２）は、第２の論理レベルに対して反転した論理レベル（例えば、ハイレベル）の信号がＩＤ端子に入力された場合、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されていないと判定する。
The
論理回路５５は、コネクタ端子ｃ５がグランドにプルダウンされた場合もコネクタ端子ｃ１がグランドにプルダウンされた場合も、第２の論理レベルの信号を出力してＩＤ端子に第２の論理レベルの信号を入力する機能を有する。つまり、図７で示した通り、ＵＳＢホストケーブルが正方向に接続された場合も逆方向に接続された場合も、ＩＤ端子には第２の論理レベルの信号が論理回路５５により入力されるので、ＵＳＢホストケーブルは電気的に正しく接続される。
The
したがって、判定回路５６は、ＵＳＢホストケーブルのプラグがコネクタ１３に正方向に接続された場合でも逆方向に接続された場合でも、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されたと判定できる。
Therefore, the
つまり、判定回路５６は、ＵＳＢクライアントケーブルのプラグがコネクタ１３に逆方向に接続された場合には、ＵＳＢクライアントケーブルのプラグがコネクタ１３に接続されたと判定できる。一方、判定回路５６は、ＵＳＢホストケーブルのプラグがコネクタ１３に逆方向に接続された場合には、ＵＳＢホストケーブルのプラグがコネクタ１３に接続されたと判定できる。したがって、ＵＳＢクライアントケーブルとＵＳＢホストケーブルを携帯端末１０の共通のコネクタ１３に逆差しすることができる。また、判定回路５６は、マイクロＵＳＢケーブルのプラグがコネクタに逆差しされても、逆差しされたマイクロＵＳＢケーブルの種類を区別できる。
That is, the
このように、判定回路５６は、コネクタ１３にプラグ４１が接続されたマイクロＵＳＢケーブル４０がＵＳＢクライアントケーブルなのかＵＳＢホストケーブルなのかを判定できる。したがって、ホストとして動作する機能とクライアントとして動作する機能との両方を携帯端末１０が具備する場合、判定回路５６は、その判定結果に応じて異なる制御を実行することが可能となる。
In this way, the
例えば、判定回路５６は、コネクタ１３に接続されたマイクロＵＳＢケーブル４０がＵＳＢクライアントケーブルであると判定した場合、携帯端末１０が外部機器のクライアントとして動作するときの制御を実行できる。一方、判定回路５６は、コネクタ１３に接続されたマイクロＵＳＢケーブル４０がＵＳＢホストケーブルであると判定した場合、携帯端末１０が外部機器のホストとして動作するときの制御を実行できる。
For example, when the
また、判定回路５６は、第１の論理レベルに対して反転した論理レベルの信号がＩＮ端子に入力され、且つ、第２の論理レベルに対して反転した論理レベルの信号がＩＤ端子に入力された場合、プラグ４１がコネクタ１３に接続されていないと判定する。つまり、判定回路５６は、ＩＮ端子とＩＤ端子にそれぞれ入力される信号の論理レベルに基づいて、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合も区別できる。
Further, in the
図８は、論理回路５５の構成の一例を示すブロック図である。論理回路５５は、第１のアナログスイッチ６３及び第２のアナログスイッチ６４を含むスイッチ回路６１と、第３のアナログスイッチ６２と、論理内部回路７０とを有する。
FIG. 8 is a block diagram showing an example of the configuration of the
第１のアナログスイッチ６３は、コネクタ端子ｃ２の接続先を、Ｄ＋端子とＤ−端子とのいずれか一方に選択的に切り替える。第２のアナログスイッチ６４は、コネクタ端子ｃ４の接続先を、Ｄ−端子とＤ＋端子とのいずれか一方に選択的に切り替える。第３のアナログスイッチ６２は、ＩＮ端子の接続先を、コネクタ端子ｃ１とコネクタ端子ｃ５とのいずれか一方に選択的に切り替える。
The
判定回路５６のＬＳＩ５２は、第３の入力端子の一例であるＤ＋端子と、第４の入力端子の一例であるＤ−端子とを有する。判定回路５６のＬＳＩ５２は、コネクタ１３のコネクタ端子ｃ２及びコネクタ端子ｃ４から入力される差動信号を、Ｄ＋端子及びＤ−端子を介して受信する。
The
図９は、論理内部回路７０の構成の一例を示す図である。論理内部回路７０は、オープンドレインバッファ７７、７９、８０と、オープンドレインインバータ７８と、抵抗７１〜７６とを有する。論理内部回路７０は、コネクタ端子ｃ１に入力される信号とコネクタ端子ｃ５に入力される信号とに基づいて、ＩＤ信号とＳＥＬ信号とを出力する。ＩＤ信号は、ＩＤ端子に入力される信号を表し、ＳＥＬ信号は、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２のそれぞれに共通に入力されるセレクト信号を表す。論理内部回路７０は、外部機器から供給され得る電源電圧よりも低い電源電圧（例えば、１．８ボルト）で動作する。
FIG. 9 is a diagram showing an example of the configuration of the logic
図１０は、論理回路５５の内部回路における入出力関係の一例を示す図である。「Ｈｉｇｈ」は、ハイレベルを示し、「Ｌｏｗ」は、ローレベルを示し、「Ｈｉ−Ｚ」は、ハイインピーダンスを示す。
FIG. 10 is a diagram showing an example of the input / output relationship in the internal circuit of the
オープンドレインバッファ７７の入力信号のレベル（極性）がハイレベルのとき、オープンドレインバッファ７７の出力信号のレベルはハイインピーダンスである。オープンドレインバッファ７７の入力信号のレベルがローレベルのとき、オープンドレインバッファ７７の出力信号のレベルはローレベルである。オープンドレインバッファ７９、８０についても同様である。
When the level (polarity) of the input signal of the
オープンドレインインバータ７８の入力信号のレベルがハイレベルのとき、オープンドレインインバータ７８の出力信号のレベルはローレベルである。オープンドレインインバータ７８の入力信号のレベルがローレベルのとき、オープンドレインインバータ７８の出力信号のレベルはハイインピーダンスである。
When the level of the input signal of the
ＳＥＬ信号のレベルがハイレベルのとき、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。ＳＥＬ信号のレベルがローレベルのとき、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ｂに接触する。
When the level of the SEL signal is high, the
図１１は、オープンドレインバッファ７７，７９，８０の各構成の一例を示す図である。オープンドレインバッファ７７，７９，８０は、それぞれ、インバータ８１と、トランジスタ８２とを有する。インバータ８１は、オープンドレインバッファに入力される入力信号のレベルを反転し、反転した信号をトランジスタ８２に入力する。トランジスタ８２の出力信号が、オープンドレインバッファの出力信号として出力される。
FIG. 11 is a diagram showing an example of each configuration of the open drain buffers 77, 79, 80. The open drain buffers 77, 79, 80 each include an
図１２は、オープンドレインインバータ７８の構成の一例を示す図である。オープンドレインインバータ７８は、インバータ８３，８４と、トランジスタ８５とを有する。インバータ８３，８４は、オープンドレインバッファに入力される入力信号と同じ論理レベルの信号をトランジスタ８５に入力する。トランジスタ８５の出力信号が、オープンドレインインバータの出力信号として出力される。
FIG. 12 is a diagram showing an example of the configuration of the
次に、図７に示した５種類の接続形態について、論理回路５５の状態及び論理内部回路７０の状態について説明する。
Next, the states of the
図１３は、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合の論理回路５５の状態の一例を示す図である。図１４は、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合の論理内部回路７０の状態の一例を示す図である。
マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５は未接続状態である。
FIG. 13 is a diagram showing an example of the state of the
When the
図１４において、「Ｈｉｇｈ」は、信号の論理レベルがハイレベルであることを表し、「Ｌｏｗ」は、信号の論理レベルがローレベルであることを表し、「Ｈｉ−Ｚ」は、信号がハイインピーダンスであることを表す。後述の図１６、図１８、図２０、図２２の場合も同様である。 In FIG. 14, “High” indicates that the logic level of the signal is high, “Low” indicates that the logic level of the signal is low, and “Hi-Z” indicates that the signal is high. Indicates impedance. The same applies to the cases of FIGS. 16, 18, 20, and 22 described later.
図１４において、オープンドレインバッファ７７の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７７の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、抵抗７１、７３、７４による１．８ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、０．４３ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端とオープンドレインインバータ７８の出力端は、抵抗７５を介して１．８ボルトの電源電圧にプルアップされているので、ＳＥＬ信号の論理レベルは、１．８ボルトのハイレベルとなる。ＳＥＬ信号の論理レベルがハイレベルのとき、図１３に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。したがって、論理回路５５は、ローレベルの入力信号をＩＮ端子に入力する。
In FIG. 14, since the input terminal of the
一方、図１４において、オープンドレインバッファ７９の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７９の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、抵抗７１を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ８０の入力信号の論理レベルは、１．８ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端とオープンドレインバッファ８０の出力端は、抵抗７６を介して１．８ボルトの電源電圧にプルアップされているので、ＩＤ信号及びＩＤ端子の論理レベルは、１．８ボルトのハイレベルとなる。
On the other hand, in FIG. 14, since the input terminal of the
このように、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に未接続の場合、ＩＮ端子の論理レベルはローレベル（Ｌ）になり、ＩＤ端子の論理レベルは１．８ボルトのハイレベル（Ｈ（１．８Ｖ））となる（図７を参照）。したがって、判定回路５６は、マイクロＵＳＢケーブル４０のプラグ４１がコネクタ１３に接続されていないと判定できる。
As described above, when the
図１５は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合の論理回路５５の状態の一例を示す図である。図１６は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１には５ボルトの電源電圧が入力され、コネクタ端子ｃ５は未接続状態である。
FIG. 15 is a diagram showing an example of a state of the
図１６において、オープンドレインバッファ７７の入力端は、５ボルトが入力されているので、オープンドレインバッファ７７の入力信号の論理レベルは、５ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、抵抗７１、７３、７４による１．８ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、０．４３ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端とオープンドレインインバータ７８の出力端は、抵抗７５を介して１．８ボルトの電源電圧にプルアップされているので、ＳＥＬ信号の論理レベルは、１．８ボルトのハイレベルとなる。ＳＥＬ信号の論理レベルがハイレベルのとき、図１５に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。したがって、論理回路５５は、５ボルトのハイレベルの入力信号をＩＮ端子に入力する。
In FIG. 16, since 5 V is input to the input terminal of the
一方、図１６において、オープンドレインバッファ７９の入力端は、５ボルトが入力されているので、オープンドレインバッファ７９の入力信号の論理レベルは、５ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、抵抗７１を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ８０の入力信号の論理レベルは、１．８ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端とオープンドレインバッファ８０の出力端は、抵抗７６を介して１．８ボルトの電源電圧にプルアップされているので、ＩＤ信号及びＩＤ端子の論理レベルは、１．８ボルトのハイレベルとなる。
On the other hand, in FIG. 16, 5V is input to the input terminal of the
このように、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続された場合、ＩＮ端子の論理レベルは５Ｖのハイレベル（Ｈ（５Ｖ））になり、ＩＤ端子の論理レベルは１．８ボルトのハイレベル（Ｈ（１．８Ｖ））となる（図７を参照）。したがって、判定回路５６は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に正方向に接続されたと判定できる。
Thus, when the
図１７は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合の論理回路５５の状態の一例を示す図である。図１８は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合、コネクタ端子ｃ１には入力がなく、コネクタ端子ｃ５は抵抗９５を介してグランドのプラグ端子ｐ３にプルダウンされる。
FIG. 17 is a diagram showing an example of the state of the
図１８において、オープンドレインバッファ７７の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７７の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、グランドにプルダウンされているので、オープンドレインインバータ７８の入力信号の論理レベルは、０ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端とオープンドレインインバータ７８の出力端は、抵抗７５を介して１．８ボルトの電源電圧にプルアップされているので、ＳＥＬ信号の論理レベルは、１．８ボルトのハイレベルとなる。ＳＥＬ信号の論理レベルがハイレベルのとき、図１７に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ａに接触する。したがって、論理回路５５は、ローレベルの入力信号をＩＮ端子に入力する。
In FIG. 18, since the input terminal of the
一方、図１８において、オープンドレインバッファ７９の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７９の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、グランドにプルダウンされているので、オープンドレインバッファ８０の入力信号の論理レベルは、０ボルトのローレベルである。したがって、オープンドレインバッファ８０の出力端の論理レベルは０ボルトのローレベルであるので、ＩＤ信号及びＩＤ端子の論理レベルは、０ボルトのローレベルとなる。
On the other hand, in FIG. 18, since the input terminal of the
このように、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続された場合、ＩＮ端子の論理レベルはローレベル（Ｌ）になり、ＩＤ端子の論理レベルはローレベル（Ｌ）となる（図７を参照）。したがって、判定回路５６は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に正方向に接続されたと判定できる。
Thus, when the
図１９は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合の論理回路５５の状態の一例を示す図である。図２０は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１は未接続状態であり、コネクタ端子ｃ５には５ボルトの電源電圧が入力される。
FIG. 19 is a diagram showing an example of the state of the
図２０において、オープンドレインバッファ７７の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７７の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインインバータ７８の入力端は、抵抗７３、７４による５ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、１．７４ボルトのハイレベルである。したがって、オープンドレインインバータ７８の出力端の論理レベルは０ボルトのローレベルであるので、ＳＥＬ信号の論理レベルは、０ボルトのローレベルとなる。ＳＥＬ信号の論理レベルがローレベルのとき、図１９に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ｂに接触する。したがって、論理回路５５は、５ボルトのハイレベルの入力信号をＩＮ端子に入力する。
In FIG. 20, since the input terminal of the
一方、図２０において、オープンドレインバッファ７９の入力端は、抵抗７２を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ７９の入力信号の論理レベルは、１．８ボルトのハイレベルである。オープンドレインバッファ８０の入力端は、５ボルトの電源電圧が入力されているので、オープンドレインバッファ８０の入力信号の論理レベルは、５ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端とオープンドレインバッファ８０の出力端は、抵抗７６を介して１．８ボルトの電源電圧にプルアップされているので、ＩＤ信号及びＩＤ端子の論理レベルは、１．８ボルトのハイレベルとなる。
On the other hand, in FIG. 20, since the input terminal of the
このように、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続された場合、ＩＮ端子の論理レベルは５ボルトのハイレベル（Ｈ（５Ｖ））になり、ＩＤ端子の論理レベルは１．８ボルトのハイレベル（Ｈ（１．８Ｖ））となる（図７を参照）。したがって、判定回路５６は、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に逆方向に接続されたと判定できる。
As described above, when the
図２１は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合の論理回路５５の状態の一例を示す図である。図２２は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合の論理内部回路７０の状態の一例を示す図である。ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合、コネクタ端子ｃ１は抵抗９５を介してグランドのプラグ端子ｐ３にプルダウンされ、コネクタ端子ｃ５には入力がない。
FIG. 21 is a diagram showing an example of the state of the
図２２において、オープンドレインバッファ７７の入力端は、グランドにプルダウンされているので、オープンドレインバッファ７７の入力信号の論理レベルは、０ボルトのローレベルである。オープンドレインインバータ７８の入力端は、抵抗７１、７３、７４による１．８ボルトの電源電圧の分圧電圧が入力されているので、オープンドレインインバータ７８の入力信号の論理レベルは、０．４３ボルトのローレベルである。したがって、オープンドレインバッファ７７の出力端の論理レベルが０ボルトのローレベルであるので、ＳＥＬ信号の論理レベルは、０ボルトのローレベルとなる。ＳＥＬ信号の論理レベルがローレベルのとき、図２１に示されるように、第１のアナログスイッチ６３と第２のアナログスイッチ６４と第３のアナログスイッチ６２は、いずれも、接点ｂに接触する。したがって、論理回路５５は、０ボルトのローレベルの入力信号をＩＮ端子に入力する。
In FIG. 22, since the input terminal of the
一方、図２２において、オープンドレインバッファ７９の入力端は、グランドにプルダウンされているので、オープンドレインバッファ７９の入力信号の論理レベルは、０ボルトのローレベルである。オープンドレインバッファ８０の入力端は、抵抗７１を介して１．８ボルトの電源電圧にプルアップされているので、オープンドレインバッファ８０の入力信号の論理レベルは、１．８ボルトのハイレベルである。したがって、オープンドレインバッファ７９の出力端の論理レベルは、０ボルトのローレベルであるので、ＩＤ信号及びＩＤ端子の論理レベルは、０ボルトのローレベルとなる。
On the other hand, in FIG. 22, since the input end of the
このように、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続された場合、ＩＮ端子の論理レベルは０Ｖのローレベル（Ｌ）になり、ＩＤ端子の論理レベルは０ボルトのローレベル（Ｌ）となる（図７を参照）。したがって、判定回路５６は、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に逆方向に接続されたと判定できる。
Thus, when the
以上、携帯端末１０は、コネクタ端子ｃ１とコネクタ端子ｃ５とがコネクタ端子ｃ３に関して対称に配置されたコネクタ１３を備える。そして、論理回路５５は、コネクタ端子ｃ１に電源電圧が入力された場合もコネクタ端子ｃ５に電源電圧が入力された場合も、ＵＳＢクライアントケーブルがコネクタ１３に接続されたと検出できる。一方、論理回路５５は、コネクタ端子ｃ５がプルダウンされた場合もコネクタ端子ｃ１がプルダウンされた場合も、ＵＳＢホストケーブルがコネクタ１３に接続されたと検出できる。したがって、ＵＳＢクライアントケーブルとＵＳＢホストケーブルが共通のコネクタ１３に逆差しされても、ＵＳＢクライアントケーブルとＵＳＢホストケーブルはコネクタ１３に電気的に正しく接続される。
As described above, the
また、上述の実施例では、５ボルトを供給するＵＳＢクライアントケーブルがコネクタ１３に接続されても、１．８ボルト系のＩＤ端子に５ボルトが印加されないので、ＬＳＩ５２の誤作動を防止することができる。さらに、ＩＤ信号の論理レベルがローレベルになった場合、携帯端末１０は、ＵＳＢホストとして動作し、ＶＢＵＳ端子から外部に対して５ボルトの電源電圧を出力する。５ボルトの電源電圧の出力前から出力時に移る際にも、ＳＥＬ信号の極性に変化はないので、ホスト機能の実現が可能である。
Further, in the above-described embodiment, even if the USB client cable supplying 5V is connected to the
以上、端末装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。 Although the terminal device has been described above with reference to the embodiment, the present invention is not limited to the above embodiment. Various modifications and improvements such as a combination with some or all of the other embodiments and substitutions are possible within the scope of the present invention.
例えば、上述の実施例では、論理回路５５は、コネクタ端子ｃ１に電源電圧（Ｈ（５Ｖ））が入力された場合もコネクタ端子ｃ５に電源電圧（Ｈ（５Ｖ））が入力された場合も、ＩＮ端子に第１の論理レベル（Ｈ（５Ｖ））の信号を入力する。一方、判定回路５６は、ＩＮ端子に第１の論理レベル（Ｈ（５Ｖ））の信号が入力された場合、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に接続されたと判定する。つまり、上述の実施例は、第１の論理レベルがハイレベルの場合を例示する。
For example, in the above-described embodiment, the
しかしながら、第１の論理レベルはローレベルと定義されてもよい。第１の論理レベルがローレベルと定義される場合、論理回路５５は、コネクタ端子ｃ１に電源電圧（Ｈ（５Ｖ））が入力された場合もコネクタ端子ｃ５に電源電圧（Ｈ（５Ｖ））が入力された場合も、ＩＮ端子に第１の論理レベル（ローレベル）の信号を入力する。一方、判定回路５６は、ＩＮ端子に第１の論理レベル（ローレベル）の信号が入力された場合、ＵＳＢクライアントケーブル９１のプラグ９２がコネクタ１３に接続されたと判定する。
However, the first logic level may be defined as a low level. When the first logic level is defined as a low level, the
同様に、上述の実施例では、論理回路５５は、コネクタ端子ｃ５がプルダウンされた場合もコネクタ端子ｃ１がプルダウンされた場合も、ＩＤ端子に第２の論理レベル（ローレベル）の信号を入力する。一方、判定回路５６は、ＩＤ端子に第２の論理レベル（ローレベル）の信号が入力された場合、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に接続されたと判定する。つまり、上述の実施例は、第２の論理レベルがローレベルの場合を例示する。
Similarly, in the above-described embodiment, the
しかしながら、第２の論理レベルはハイレベルと定義されてもよい。第２の論理レベルがハイレベルと定義される場合、論理回路５５は、コネクタ端子ｃ５がプルダウンされた場合もコネクタ端子ｃ１がプルダウンされた場合も、ＩＤ端子に第２の論理レベル（ハイレベル）の信号を入力する。一方、判定回路５６は、ＩＤ端子に第２の論理レベル（ハイレベル）の信号が入力された場合、ＵＳＢホストケーブル９３のプラグ９４がコネクタ１３に接続されたと判定する。
However, the second logic level may be defined as a high level. When the second logic level is defined as a high level, the
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
マイクロＵＳＢケーブルのプラグを接続可能なコネクタと、
論理回路とを備え、
前記コネクタは、前記プラグを正または逆挿入可能な開口が形成されたコネクタシェルと、前記コネクタシェル内に配置された基板とを有し、
前記基板には、第１の端子と、第２の端子と、第３の端子とが、設けられており、
前記第１の端子と前記第３の端子とは、前記第２の端子に関して対称に配置され、
前記論理回路は、前記第１の端子に電源電圧が入力された場合も前記第３の端子に電源電圧が入力された場合も、第１の論理レベルの信号を出力し、前記第３の端子がプルダウンされた場合も前記第１の端子がプルダウンされた場合も、第２の論理レベルの信号を出力する、端末装置。
（付記２）
第１の入力端子と第２の入力端子とを有する判定回路とを備え、
前記判定回路は、前記第１の入力端子に前記第１の論理レベルの信号が入力された場合、前記第１の端子又は前記第３の端子に電源電圧を供給する第１のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定し、前記第２の入力端子に前記第２の論理レベルの信号が入力された場合、前記第３の端子又は前記第１の端子をプルダウンする第２のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定する、付記１に記載の端末装置。
（付記３）
前記判定回路は、前記第１の論理レベルに対して反転した論理レベルの信号が前記第１の入力端子に入力され、且つ、前記第２の論理レベルに対して反転した論理レベルの信号が前記第２の入力端子に入力された場合、マイクロＵＳＢケーブルのプラグが前記コネクタに接続されていないと判定する、付記２に記載の端末装置。
（付記４）
前記基板には、第４の端子と第５の端子とが設けられており、
前記第４の端子と前記第５の端子とは、前記第２の端子に関して対称に配置され、
前記判定回路は、第３の入力端子と第４の入力端子とを有し、
前記論理回路は、
前記第１の端子に電源電圧が入力された場合も前記第３の端子がプルダウンされた場合も、前記第４の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第５の端子の接続先を前記第４の入力端子に切り替え、
前記第３の端子に電源電圧が入力された場合も前記第１の端子がプルダウンされた場合も、前記第５の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第４の端子の接続先を前記第３の入力端子に切り替え、
前記判定回路は、前記第４の端子及び前記第５の端子から入力される差動信号を前記第３の入力端子及び前記第４の入力端子を介して受信する、付記２又は３に記載の端末装置。
（付記５）
前記論理回路は、
前記第１の端子に電源電圧が入力された場合も前記第３の端子がプルダウンされた場合も、前記第１の入力端子の接続先を前記第１の端子に切り替え、
前記第３の端子に電源電圧が入力された場合も前記第１の端子がプルダウンされた場合も、前記第１の入力端子の接続先を前記第３の端子に切り替える、付記２から４のいずれか一項に記載の端末装置。
（付記６）
前記第１の端子、前記第２の端子、前記第３の端子は、前記基板の表面に平行に配置された、付記１から５のいずれか一項に記載の端末装置。
Regarding the above embodiment, the following supplementary notes will be disclosed.
(Appendix 1)
A connector that can connect the plug of the micro USB cable,
And a logic circuit,
The connector has a connector shell in which an opening into which the plug can be inserted normally or reversely is formed, and a substrate arranged in the connector shell,
The substrate is provided with a first terminal, a second terminal, and a third terminal,
The first terminal and the third terminal are arranged symmetrically with respect to the second terminal,
The logic circuit outputs a signal of a first logic level regardless of whether a power supply voltage is input to the first terminal or a power supply voltage is input to the third terminal, and the third terminal outputs the signal. A terminal device that outputs a signal of a second logic level when both are pulled down and when the first terminal is pulled down.
(Appendix 2)
A determination circuit having a first input terminal and a second input terminal,
When the signal of the first logic level is input to the first input terminal, the determination circuit of the first micro USB cable that supplies a power supply voltage to the first terminal or the third terminal A second micro that pulls down the third terminal or the first terminal when it is determined that the plug is connected to the connector and the signal of the second logic level is input to the second input terminal. The terminal device according to
(Appendix 3)
In the determination circuit, a logic level signal inverted with respect to the first logic level is input to the first input terminal, and a logic level signal inverted with respect to the second logic level is input. The terminal device according to
(Appendix 4)
The substrate is provided with a fourth terminal and a fifth terminal,
The fourth terminal and the fifth terminal are arranged symmetrically with respect to the second terminal,
The determination circuit has a third input terminal and a fourth input terminal,
The logic circuit includes:
Whether the power supply voltage is input to the first terminal or the third terminal is pulled down, the connection destination of the fourth terminal is switched to the third input terminal, and the fifth terminal is connected. Switch the connection destination of the terminal to the fourth input terminal,
Whether the power supply voltage is input to the third terminal or the first terminal is pulled down, the connection destination of the fifth terminal is switched to the third input terminal, and the fourth terminal is connected. Switch the connection destination of the terminal to the third input terminal,
4. The determination circuit according to
(Appendix 5)
The logic circuit includes:
Whether the power supply voltage is input to the first terminal or the third terminal is pulled down, the connection destination of the first input terminal is switched to the first terminal,
Any of
(Appendix 6)
The terminal device according to any one of
１０ 携帯端末
１１ 筐体
１１ａ 側面
１２ ディスプレイ
１３ コネクタ
２０ コネクタベース
２１ 基板
２２ 開口
２４ コネクタシェル
２５ 下側開口
２６ 上側開口
２９ コネクタ基板
４０ マイクロＵＳＢケーブル
４１ プラグ
５５ 論理回路
５６ 判定回路
９１ ＵＳＢクライアントケーブル
９２，９４ プラグ
９３ ＵＳＢホストケーブル
ｃ１〜ｃ５ コネクタ端子
ｐ１〜ｐ５ プラグ端子
ＩＮ 第１の入力端子
ＩＤ 第２の入力端子
Ｄ＋ 第３の入力端子
Ｄ− 第４の入力端子
10
Claims (3)
論理回路と、
第１の入力端子と第２の入力端子とを有する判定回路とを備え、
前記コネクタは、前記プラグを正または逆挿入可能な開口が形成されたコネクタシェルと、前記コネクタシェル内に配置された基板とを有し、
前記基板には、第１の端子と、第２の端子と、第３の端子とが、設けられており、
前記第１の端子と前記第３の端子とは、前記第２の端子に関して対称に配置され、
前記論理回路は、前記第１の端子に電源電圧が入力された場合も前記第３の端子に電源電圧が入力された場合も、第１の論理レベルの信号を出力し、前記第３の端子がプルダウンされた場合も前記第１の端子がプルダウンされた場合も、第２の論理レベルの信号を出力し、
前記判定回路は、前記第１の入力端子に前記第１の論理レベルの信号が入力された場合、前記第１の端子又は前記第３の端子に電源電圧を供給する第１のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定し、前記第２の入力端子に前記第２の論理レベルの信号が入力された場合、前記第３の端子又は前記第１の端子をプルダウンする第２のマイクロＵＳＢケーブルのプラグが前記コネクタに接続されたと判定する、端末装置。 A connector that can connect the plug of the micro USB cable,
Logic circuit ,
A determination circuit having a first input terminal and a second input terminal ,
The connector has a connector shell in which an opening into which the plug can be inserted normally or reversely is formed, and a substrate arranged in the connector shell,
The substrate is provided with a first terminal, a second terminal, and a third terminal,
The first terminal and the third terminal are arranged symmetrically with respect to the second terminal,
The logic circuit outputs a signal of a first logic level regardless of whether a power supply voltage is input to the first terminal or a power supply voltage is input to the third terminal, and the third terminal outputs the signal. Outputs a signal of the second logic level when both are pulled down and when the first terminal is pulled down ,
When the signal of the first logic level is input to the first input terminal, the determination circuit of the first micro USB cable that supplies a power supply voltage to the first terminal or the third terminal A second micro that pulls down the third terminal or the first terminal when it is determined that the plug is connected to the connector and the signal of the second logic level is input to the second input terminal. determining a plug of the USB cable is connected to the connector, the terminal device.
前記第４の端子と前記第５の端子とは、前記第２の端子に関して対称に配置され、
前記判定回路は、第３の入力端子と第４の入力端子とを有し、
前記論理回路は、
前記第１の端子に電源電圧が入力された場合も前記第３の端子がプルダウンされた場合も、前記第４の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第５の端子の
接続先を前記第４の入力端子に切り替え、
前記第３の端子に電源電圧が入力された場合も前記第１の端子がプルダウンされた場合も、前記第５の端子の接続先を前記第３の入力端子に切り替え、且つ、前記第４の端子の接続先を前記第３の入力端子に切り替え、
前記判定回路は、前記第４の端子及び前記第５の端子から入力される差動信号を前記第３の入力端子及び前記第４の入力端子を介して受信する、請求項１又は２に記載の端末装置。 The substrate is provided with a fourth terminal and a fifth terminal,
The fourth terminal and the fifth terminal are arranged symmetrically with respect to the second terminal,
The determination circuit has a third input terminal and a fourth input terminal,
The logic circuit includes:
Whether the power supply voltage is input to the first terminal or the third terminal is pulled down, the connection destination of the fourth terminal is switched to the third input terminal, and the fifth terminal is connected. Switch the connection destination of the terminal to the fourth input terminal,
Whether the power supply voltage is input to the third terminal or the first terminal is pulled down, the connection destination of the fifth terminal is switched to the third input terminal, and the fourth terminal is connected. Switch the connection destination of the terminal to the third input terminal,
The said determination circuit receives the differential signal input from the said 4th terminal and the said 5th terminal via the said 3rd input terminal and the said 4th input terminal, The Claim 1 or 2 characterized by the above-mentioned. Terminal equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016043807A JP6680574B2 (en) | 2016-03-07 | 2016-03-07 | Terminal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016043807A JP6680574B2 (en) | 2016-03-07 | 2016-03-07 | Terminal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017162021A JP2017162021A (en) | 2017-09-14 |
| JP6680574B2 true JP6680574B2 (en) | 2020-04-15 |
Family
ID=59857079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016043807A Active JP6680574B2 (en) | 2016-03-07 | 2016-03-07 | Terminal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6680574B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210674A (en) * | 2007-02-27 | 2008-09-11 | Kyocera Corp | Connector and electronic equipment |
| US8708745B2 (en) * | 2011-11-07 | 2014-04-29 | Apple Inc. | Dual orientation electronic connector |
| JP6083878B2 (en) * | 2014-04-09 | 2017-02-22 | ノキア テクノロジーズ オーユー | Method and apparatus for determining the direction of power supply |
| JP6118924B1 (en) * | 2016-01-29 | 2017-04-19 | 日本オートマチックマシン株式会社 | MicroUSB connector |
-
2016
- 2016-03-07 JP JP2016043807A patent/JP6680574B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017162021A (en) | 2017-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106598818B (en) | Connector receptacle interface connection circuit and method of operation | |
| US7711870B2 (en) | Interface detecting circuit and interface detecting method | |
| TWI492044B (en) | System for detecting universal serial bus (usb) device and method thereof | |
| US10866920B2 (en) | Method and device for adjusting signal transmission direction in bidirectional ReDriver IC chip | |
| TW201334412A (en) | Determining circuit | |
| TWI764195B (en) | Usb interface detection module | |
| EP3317772B1 (en) | Orientation indicating connector | |
| TW201329731A (en) | Apparatus and method of identifying a USB or an MHL device | |
| US10089270B2 (en) | Interchangeable power and signal contacts for IO connectors | |
| KR20090056918A (en) | A type symmetric usb receptacle | |
| TWI501085B (en) | Usb interface detection device | |
| US20100064066A1 (en) | KVM switch system and interface adapter for detecting interface of computer | |
| US20120284428A1 (en) | Electronic device having audio ports | |
| JP6680574B2 (en) | Terminal device | |
| US8249501B2 (en) | Self-detecting electronic connection for electronic devices | |
| KR100700532B1 (en) | A method for recognizing device connected to universal serial bus port and universal serial bus adaptor | |
| CN105242757A (en) | Connection structure of tablet personal computer and base | |
| JP6835434B2 (en) | Electronics | |
| CN203338238U (en) | Multifunctional pin circuit device | |
| CN104076891A (en) | Multifunctional pin circuit device | |
| US20140337555A1 (en) | Flash drive | |
| CN101266536B (en) | Test apparatus | |
| US20120280672A1 (en) | Power supply circuit for universal serial bus port | |
| US8909821B2 (en) | Slim-line connector for serial ATA interface that is mounted on expansion bay of computer includes detection signals which indicate connection status and type of device | |
| KR101456788B1 (en) | Device for detecting cassette and medium processing device thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180405 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180411 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181019 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200319 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6680574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |