JP6680310B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP6680310B2
JP6680310B2 JP2018099062A JP2018099062A JP6680310B2 JP 6680310 B2 JP6680310 B2 JP 6680310B2 JP 2018099062 A JP2018099062 A JP 2018099062A JP 2018099062 A JP2018099062 A JP 2018099062A JP 6680310 B2 JP6680310 B2 JP 6680310B2
Authority
JP
Japan
Prior art keywords
timing
photoelectric conversion
unit
conversion unit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018099062A
Other languages
Japanese (ja)
Other versions
JP2018143004A (en
Inventor
雅人 武石
雅人 武石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2018099062A priority Critical patent/JP6680310B2/en
Publication of JP2018143004A publication Critical patent/JP2018143004A/en
Application granted granted Critical
Publication of JP6680310B2 publication Critical patent/JP6680310B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、撮像装置に関する。   The present invention relates to an imaging device.

裏面照射型撮像チップと信号処理チップとが積層された撮像素子(以下、積層型撮像素子という)を備えた電子機器が提案されている(特許文献1参照)。積層型撮像素子は、裏面照射型撮像チップと信号処理チップとが、所定の領域ごとにマイクロバンプを介して接続されるように積層されている。   An electronic device has been proposed that includes an image sensor (hereinafter, referred to as a stacked image sensor) in which a backside illuminated image sensor chip and a signal processing chip are stacked (see Patent Document 1). In the laminated image pickup device, the backside illuminated image pickup chip and the signal processing chip are laminated so as to be connected to each other through microbumps for each predetermined region.

特開2006−49361号公報JP 2006-49361 A

しかしながら、従来の撮像素子において、上記領域に画像を分けて、該領域ごとに撮像画像を取得する提案は多くなく、撮像素子の使い勝手が十分とはいえなかった。   However, in conventional image pickup devices, there are not many proposals for dividing an image into the above regions and acquiring a picked-up image for each region, and the usability of the image pickup device cannot be said to be sufficient.

本発明の第1の態様による撮像装置は、光を電荷に変換する複数の光電変換部を有する領域が行方向と列方向とにおいて複数配置された撮像素子と、複数の前記領域のうち第1領域が有する第1光電変換部で変換された電荷の転送を開始する第1タイミングと、複数の前記領域のうち、前記第1領域から前記行方向側において隣に配置された第2領域が有する、前記第1光電変換部から前記行方向側において隣に配置された第2光電変換部で変換された電荷の転送を開始する第2タイミングと、の間の期間が、前記第2タイミングと、前記第1領域が有する、前記第1光電変換部から前記行方向側において配置された第3光電変換部で変換された電荷の転送を開始する第3タイミングと、の間の期間よりも短くなるように制御する制御部と、を備える。An imaging device according to a first aspect of the present invention is an imaging device in which a plurality of regions having a plurality of photoelectric conversion units that convert light into electric charges are arranged in a row direction and a column direction, and a first of the plurality of regions. The first timing of starting the transfer of the charges converted by the first photoelectric conversion unit included in the area, and the second area of the plurality of areas that is adjacent to the first area on the row direction side have A period between a second timing at which transfer of charges converted by a second photoelectric conversion unit arranged next to the first photoelectric conversion unit on the row direction side is started, and a second timing is the second timing, It is shorter than the period between the third timing of the first region, which starts transfer of the charges converted by the third photoelectric conversion unit arranged on the row direction side, from the first photoelectric conversion unit, and the third timing. Control unit to control Provided.
本発明の第2の態様による撮像装置は、光を電荷に変換する複数の光電変換部を有する領域が行方向と列方向とにおいて複数配置された撮像素子と、複数の前記領域のうち第1領域が有する第1光電変換部で変換された電荷の転送を開始する第1タイミングと、複数の前記領域のうち、前記第1領域から前記行方向側において隣に配置された第2領域が有する、前記第1光電変換部から前記行方向側において隣に配置された第2光電変換部で変換された電荷の転送を開始する第2タイミングと、の間の期間が、前記第1タイミングと、前記第1領域が有する、前記第1光電変換部から前記行方向側において配置された第3光電変換部で変換された電荷の転送を開始する第3タイミングと、の間の期間よりも短くなるように制御する制御部と、を備える。  An imaging device according to a second aspect of the present invention is an imaging device in which a plurality of regions having a plurality of photoelectric conversion units for converting light into electric charges are arranged in a row direction and a column direction, and a first of the plurality of regions. The first timing of starting the transfer of the charges converted by the first photoelectric conversion unit included in the area, and the second area of the plurality of areas that is adjacent to the first area on the row direction side have A period between the first timing and the second timing at which transfer of the charges converted by the second photoelectric conversion section arranged next to the first photoelectric conversion section on the row direction side is started is the first timing, It is shorter than the period between the third timing of the first region, which starts transfer of the charges converted by the third photoelectric conversion unit arranged on the row direction side, from the first photoelectric conversion unit, and the third timing. Control unit to control Provided.

本発明によれば、単位領域を仕切る境界部における画像の歪みを抑え、使い勝手のよい撮像素子を実現できる。   ADVANTAGE OF THE INVENTION According to this invention, the distortion of the image in the boundary part which divides a unit area | region is suppressed, and a user-friendly image pick-up element can be implement | achieved.

積層型撮像素子の断面図である。It is sectional drawing of a laminated image sensor. 撮像チップの画素配列と単位領域を説明する図である。It is a figure explaining the pixel array and unit area of an imaging chip. 単位領域の回路を説明する図である。It is a figure explaining the circuit of a unit area. 撮像素子の機能的構成を示すブロック図である。It is a block diagram showing the functional composition of an image sensor. 撮像素子の撮像面における単位領域の配列と、セルの配列を例示する図である。It is a figure which illustrates the array of unit areas and the array of cells on the imaging surface of the imaging device. 図6(a)は、セル内の4つの単位領域に含まれる画素に対する読み出し制御を説明する図、図6(b)は、図6(a)の読み出し制御によって読み出される画素信号の読み出し順を表す図である。FIG. 6A is a diagram for explaining readout control for pixels included in four unit regions in a cell, and FIG. 6B shows a readout order of pixel signals read out by the readout control of FIG. 6A. It is a figure showing. 隣接する4つのセルについての画素信号の読み出し順を表す図である。It is a figure showing the read-out order of the pixel signal about four adjacent cells. 一実施の形態による撮像装置の構成を例示するブロック図である。It is a block diagram which illustrates the composition of the imaging device by one embodiment. 焦点検出用の画素列を例示する図である。It is a figure which illustrates the pixel column for focus detection. 図10(a)は、変形例1におけるセル内の4つの単位領域に含まれる画素に対する読み出し制御を説明する図、図10(b)は、図10(a)の読み出し制御によって読み出される画素信号の読み出し順を表す図である。FIG. 10A is a diagram for explaining readout control for pixels included in four unit regions in a cell in the modified example 1, and FIG. 10B is a pixel signal read out by the readout control in FIG. 10A. It is a figure showing the reading order of. 隣接する4つのセルについての変形例1による画素信号の読み出し順を表す図である。FIG. 9 is a diagram showing a pixel signal readout order according to a modification 1 with respect to four adjacent cells. 図12(a)は、変形例5におけるセル内の4つの単位領域に含まれる画素に対する読み出し制御を説明する図、図12(b)は、図12(a)の読み出し制御によって読み出される画素信号の読み出し順を表す図である。FIG. 12A is a diagram for explaining readout control for pixels included in four unit regions in a cell in Modification 5, and FIG. 12B is a pixel signal read out by the readout control in FIG. 12A. It is a figure showing the reading order of.

以下、図面を参照して本発明を実施するための形態について説明する。
<積層型撮像素子の説明>
始めに、本発明の一実施の形態による電子機器(例えば撮像装置1)に搭載する積層型撮像素子100について説明する。なお、この積層型撮像素子100は、本願出願人が先に出願した特願2012−139026号に記載されているものである。図1は、積層型撮像素子100の断面図である。撮像素子100は、入射光に対応した画素信号を出力する裏面照射型撮像チップ113と、画素信号を処理する信号処理チップ111と、画素信号を記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111およびメモリチップ112は積層されており、Cu等の導電性を有するバンプ109により互いに電気的に接続される。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
<Explanation of stacked image sensor>
First, the laminated image sensor 100 mounted in the electronic device (for example, the image pickup apparatus 1) according to the embodiment of the present invention will be described. The multilayer image sensor 100 is described in Japanese Patent Application No. 2012-139026 previously filed by the applicant of the present application. FIG. 1 is a cross-sectional view of the stacked image sensor 100. The image pickup device 100 includes a backside illuminated image pickup chip 113 that outputs a pixel signal corresponding to incident light, a signal processing chip 111 that processes the pixel signal, and a memory chip 112 that stores the pixel signal. The image pickup chip 113, the signal processing chip 111, and the memory chip 112 are stacked, and are electrically connected to each other by conductive bumps 109 such as Cu.

なお、図示するように、入射光は主に白抜き矢印で示すZ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Z軸に直交する紙面左方向をX軸プラス方向、Z軸およびX軸に直交する紙面手前方向をY軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。   As shown in the figure, the incident light mainly enters in the Z-axis plus direction indicated by the outline arrow. In the present embodiment, the surface of the imaging chip 113 on which incident light is incident is referred to as a back surface. Further, as shown on the coordinate axes, the left side of the paper surface orthogonal to the Z axis is the X axis plus direction, and the front direction of the paper surface orthogonal to the Z axis and the X axis is the Y axis plus direction. In some of the subsequent figures, the coordinate axes are displayed so that the orientation of each figure can be understood with reference to the coordinate axes in FIG.

撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。PD層106は、配線層108の裏面側に配されている。PD層106は、二次元的に配され、入射光に応じた電荷を蓄積する複数のPD(フォトダイオード)104、および、PD104に対応して設けられたトランジスタ105を有する。   An example of the imaging chip 113 is a backside illumination type MOS image sensor. The PD layer 106 is arranged on the back surface side of the wiring layer 108. The PD layer 106 has a plurality of PDs (photodiodes) 104 that are two-dimensionally arranged and accumulate charges according to incident light, and a transistor 105 provided corresponding to the PDs 104.

PD層106における入射光の入射側にはパッシベーション膜103を介してカラーフィルタ102が設けられる。カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類を有しており、PD104のそれぞれに対応して特定の配列を有している。カラーフィルタ102の配列については後述する。カラーフィルタ102、PD104およびトランジスタ105の組が、一つの画素を形成する。   The color filter 102 is provided on the incident side of the incident light in the PD layer 106 via the passivation film 103. The color filters 102 have a plurality of types that transmit different wavelength regions, and have a specific arrangement corresponding to each of the PDs 104. The arrangement of the color filters 102 will be described later. The group of the color filter 102, the PD 104, and the transistor 105 forms one pixel.

カラーフィルタ102における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ101が設けられる。マイクロレンズ101は、対応するPD104へ向けて入射光を集光する。   A microlens 101 is provided on the incident side of the color filter 102 for incident light, corresponding to each pixel. The micro lens 101 collects incident light toward the corresponding PD 104.

配線層108は、PD層106からの画素信号を信号処理チップ111に伝送する配線107を有する。配線107は多層であってもよく、また、受動素子および能動素子が設けられてもよい。   The wiring layer 108 has a wiring 107 for transmitting the pixel signal from the PD layer 106 to the signal processing chip 111. The wiring 107 may be a multilayer, and may be provided with a passive element and an active element.

配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理チップ111の対向する面に設けられた複数のバンプ109と位置合わせされて、撮像チップ113と信号処理チップ111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。   A plurality of bumps 109 are arranged on the surface of the wiring layer 108. The plurality of bumps 109 are aligned with the plurality of bumps 109 provided on the opposite surfaces of the signal processing chip 111, and the image pickup chip 113 and the signal processing chip 111 are aligned by being pressed. The bumps 109 are joined together and electrically connected.

同様に、信号処理チップ111およびメモリチップ112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理チップ111とメモリチップ112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。   Similarly, a plurality of bumps 109 are arranged on surfaces of the signal processing chip 111 and the memory chip 112 that face each other. The bumps 109 are aligned with each other, and the signal processing chip 111 and the memory chip 112 are pressed and the like, so that the aligned bumps 109 are joined and electrically connected.

なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ109は、例えば後述する一つの単位領域に対して一つ程度設ければよい。したがって、バンプ109の大きさは、PD104のピッチよりも大きくてもよい。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けてもよい。   Note that the bonding between the bumps 109 is not limited to Cu bump bonding by solid-phase diffusion, and micro-bump bonding by solder melting may be employed. Further, the bumps 109 may be provided, for example, about one in each unit area described later. Therefore, the size of the bump 109 may be larger than the pitch of the PD 104. In a peripheral region other than the pixel region where the pixels are arranged, a bump larger than the bump 109 corresponding to the pixel region may be additionally provided.

信号処理チップ111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、撮像チップ113の周辺領域、メモリチップ112にも設けられてよい。   The signal processing chip 111 has TSVs (through silicon vias) 110 that connect circuits provided on the front and back surfaces to each other. The TSV 110 is preferably provided in the peripheral area. The TSV 110 may also be provided in the peripheral area of the imaging chip 113 and the memory chip 112.

図2は、撮像チップ113の画素配列と単位領域131を説明する図である。特に、撮像チップ113を裏面側から観察した様子を示す。画素領域には例えば2000万個以上もの画素がマトリックス状に配列されている。本実施形態においては、例えば隣接する4画素×4画素の16画素が一つの単位領域131を形成する。図の格子線は、隣接する画素がグループ化されて単位領域131を形成する概念を示す。単位領域131を形成する画素の数は、これに限られず1000個程度、例えば32画素×64画素でもよいし、それ以上でもそれ以下でもよい。   FIG. 2 is a diagram for explaining the pixel array of the image pickup chip 113 and the unit area 131. In particular, this shows a state in which the imaging chip 113 is observed from the back side. In the pixel area, for example, 20 million or more pixels are arranged in a matrix. In the present embodiment, for example, 16 pixels of 4 pixels × 4 pixels adjacent to each other form one unit region 131. The grid lines in the figure show the concept that adjacent pixels are grouped to form a unit area 131. The number of pixels forming the unit region 131 is not limited to this, and may be about 1000, for example, 32 pixels × 64 pixels, or more or less.

画素領域の部分拡大図に示すように、単位領域131は、緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの4画素から成るいわゆるベイヤー配列を、上下左右に4つ内包する。緑色画素は、カラーフィルタ102として緑色フィルタを有する画素であり、入射光のうち緑色波長帯の光を受光する。同様に、青色画素は、カラーフィルタ102として青色フィルタを有する画素であって青色波長帯の光を受光し、赤色画素は、カラーフィルタ102として赤色フィルタを有する画素であって赤色波長帯の光を受光する。   As shown in a partially enlarged view of the pixel area, the unit area 131 includes four so-called Bayer arrays composed of four pixels of green pixels Gb, Gr, blue pixels B, and red pixels R vertically and horizontally. The green pixel is a pixel having a green filter as the color filter 102 and receives light in the green wavelength band of incident light. Similarly, a blue pixel is a pixel having a blue filter as the color filter 102 and receives light in the blue wavelength band, and a red pixel is a pixel having a red filter as the color filter 102 and light in the red wavelength band. Receive light.

本実施形態において、1ブロックにつき単位領域131を少なくとも1つ含むように複数のブロックが定義され、各ブロックはそれぞれ異なる制御パラメータで各ブロックに含まれる画素を制御できる。つまり、あるブロックに含まれる画素群と、別のブロックに含まれる画素群とで、撮像条件が異なる撮像信号を取得できる。制御パラメータの例は、フレームレート、ゲイン、間引き率、画素信号を加算する加算行数または加算列数、電荷の蓄積時間または蓄積回数、デジタル化のビット数等である。さらに、制御パラメータは、画素からの画像信号取得後の画像処理におけるパラメータであってもよい。   In the present embodiment, a plurality of blocks are defined so that each block includes at least one unit area 131, and each block can control the pixels included in each block with different control parameters. That is, it is possible to acquire image pickup signals having different image pickup conditions between a pixel group included in a certain block and a pixel group included in another block. Examples of control parameters are a frame rate, a gain, a thinning rate, the number of addition rows or columns for adding pixel signals, the charge accumulation time or number, the number of digitized bits, and the like. Further, the control parameter may be a parameter in image processing after acquiring an image signal from a pixel.

図3は、単位領域の回路を説明する図である。図3において、単位領域131は、隣接する3画素×3画素の9画素により形成される。なお、単位領域131に含まれる画素の数はこれに限られない。単位領域131の二次元的な位置を画素A等で示す。   FIG. 3 is a diagram illustrating a circuit in a unit area. In FIG. 3, the unit area 131 is formed by 9 pixels of 3 pixels × 3 pixels adjacent to each other. The number of pixels included in the unit area 131 is not limited to this. The two-dimensional position of the unit area 131 is indicated by a pixel A or the like.

単位領域131に含まれる画素のリセットトランジスタは、画素ごとに個別にオンオフされる。図3に示す例において、画素Aのリセットトランジスタをオンオフするリセット配線300が設けられており、画素Bのリセットトランジスタをオンオフするリセット配線310が、上記リセット配線300とは別個に設けられている。同様に画素Cのリセットトランジスタをオンオフするリセット配線320が、上記リセット配線300、310とは別個に設けられている。他の画素Dから画素Iに対しても、それぞれのリセットトランジスタをオンオフする専用線路が配されている。   The reset transistors of the pixels included in the unit region 131 are individually turned on and off for each pixel. In the example shown in FIG. 3, a reset wiring 300 for turning on / off the reset transistor of the pixel A is provided, and a reset wiring 310 for turning on / off the reset transistor of the pixel B is provided separately from the reset wiring 300. Similarly, a reset wiring 320 for turning on / off the reset transistor of the pixel C is provided separately from the reset wirings 300 and 310. Dedicated lines for turning on and off the respective reset transistors are also arranged from the other pixels D to I.

単位領域131に含まれる画素の転送トランジスタも、画素ごとに個別にオンオフされる。図3に示す例において、画素Aの転送トランジスタをオンオフする転送配線302、画素Bの転送トランジスタをオンオフする転送配線312、画素Cの転送トランジスタをオンオフする転送配線322が、別個に設けられている。他の画素Dから画素Iに対しても、それぞれの転送トランジスタを選択する専用線路が配されている。   The transfer transistors of the pixels included in the unit region 131 are also individually turned on / off for each pixel. In the example shown in FIG. 3, the transfer wiring 302 for turning on / off the transfer transistor of the pixel A, the transfer wiring 312 for turning on / off the transfer transistor of the pixel B, and the transfer wiring 322 for turning on / off the transfer transistor of the pixel C are separately provided. . Dedicated lines for selecting the respective transfer transistors are arranged from the other pixels D to I as well.

単位領域131に含まれる画素の選択トランジスタも画素ごとに個別にオンオフされる。図3に示す例において、画素Aの選択トランジスタをオンオフする選択配線306、画素Bの選択トランジスタをオンオフする選択配線316、画素Cの選択トランジスタをオンオフする選択配線326が、別個に設けられている。他の画素Dから画素Iに対しても、それぞれの選択トランジスタを選択する専用線路が配されている。   The selection transistors of the pixels included in the unit region 131 are also individually turned on / off for each pixel. In the example shown in FIG. 3, a selection wiring 306 for turning on / off the selection transistor of the pixel A, a selection wiring 316 for turning on / off the selection transistor of the pixel B, and a selection wiring 326 for turning on / off the selection transistor of the pixel C are separately provided. . Dedicated lines for selecting the respective selection transistors are arranged from the other pixels D to I as well.

なお、電源配線304は、単位領域131に含まる各画素Aから画素Iで共通に接続されている。同様に、出力配線308は、単位領域131に含まる各画素Aから画素Iで共通に接続されている。さらに、電源配線304は複数の単位領域間で共通に接続されるが、出力配線308は単位領域ごとに設けられる。   The power supply wiring 304 is commonly connected to each of the pixels A to I included in the unit area 131. Similarly, the output wiring 308 is commonly connected to each of the pixels A to I included in the unit area 131. Further, the power supply wiring 304 is commonly connected among a plurality of unit areas, but the output wiring 308 is provided for each unit area.

単位領域131のリセットトランジスタおよび転送トランジスタを個別にオンオフすることにより、単位領域131に含まれる各画素Aから画素Iに対して独立して、電荷の蓄積開始時間、蓄積終了時間、転送タイミングを含む電荷蓄積を制御することができる。また、単位領域131の選択トランジスタを個別にオンオフすることにより、各画素Aから画素Iの画素信号を共通の出力配線308を介して出力することができる。   By individually turning on / off the reset transistor and the transfer transistor in the unit region 131, the charge accumulation start time, the charge end time, and the transfer timing are independently included for each pixel A to pixel I included in the unit region 131. The charge storage can be controlled. Further, by individually turning on / off the selection transistors of the unit region 131, the pixel signals of the pixels A from the pixels A can be output via the common output wiring 308.

ここで単位領域131に含まれる各画素Aから画素Iについて、行および列に対して規則的な順序で電荷蓄積を制御する、いわゆるローリングシャッタ方式がある。ローリングシャッタ方式では行ごとに画素を選択してから列を指定するので、図3の例において「ABCDEFGHI」の順序で画素信号が出力される。   Here, there is a so-called rolling shutter system in which charge accumulation is controlled in a regular order with respect to rows and columns for each of the pixels A to I included in the unit region 131. In the rolling shutter system, pixels are selected for each row and then a column is designated, so that pixel signals are output in the order of “ABCDEFGHI” in the example of FIG.

このように単位領域131を基準として回路を構成することにより、単位領域131ごとに電荷蓄積時間を制御することができる。換言すると、単位領域131間で、異なったフレームレートによる画素信号をそれぞれ出力させることができる。更に言えば、一方の単位領域131に1回の電荷蓄積を行わせている間に、他方の単位領域131に何回もの電荷蓄積を繰り返させてその都度画素信号を出力させることにより、これらの単位領域131間で異なるフレームレートで動画用の各フレームを出力することもできる。   By thus configuring the circuit with the unit region 131 as a reference, the charge storage time can be controlled for each unit region 131. In other words, pixel signals with different frame rates can be output between the unit areas 131. Further speaking, while one unit area 131 is made to accumulate charge once, the other unit area 131 is made to accumulate charge many times to output a pixel signal each time. It is also possible to output each frame for a moving image at a different frame rate between the unit areas 131.

図4は、撮像素子100の機能的構成を示すブロック図である。アナログのマルチプレクサ411は、単位領域131を形成する9個のPD104を順番に選択して、それぞれの画素信号を当該単位領域131に対応して設けられた出力配線308へ出力させる。マルチプレクサ411は、PD104と共に、撮像チップ113に形成される。   FIG. 4 is a block diagram showing a functional configuration of the image sensor 100. The analog multiplexer 411 sequentially selects the nine PDs 104 forming the unit area 131 and outputs the pixel signals of the respective PDs to the output wiring 308 provided corresponding to the unit area 131. The multiplexer 411 is formed on the imaging chip 113 together with the PD 104.

マルチプレクサ411を介して出力された画素信号は、信号処理チップ111に形成された、相関二重サンプリング(CDS)・アナログ/デジタル(A/D)変換を行う信号処理回路412により、CDSおよびA/D変換が行われる。A/D変換された画素信号は、デマルチプレクサ413に引き渡され、それぞれの画素に対応する画素メモリ414に格納される。デマルチプレクサ413および画素メモリ414は、メモリチップ112に形成される。   The pixel signal output through the multiplexer 411 is processed by the signal processing circuit 412 formed in the signal processing chip 111, which performs correlated double sampling (CDS) / analog / digital (A / D) conversion, and then performs CDS and A / D conversion. D conversion is performed. The A / D-converted pixel signal is delivered to a demultiplexer 413 and stored in a pixel memory 414 corresponding to each pixel. The demultiplexer 413 and the pixel memory 414 are formed on the memory chip 112.

演算回路415は、画素メモリ414に格納された画素信号を処理して後段の画像処理部に引き渡す。演算回路415は、信号処理チップ111に設けられてもよいし、メモリチップ112に設けられてもよい。なお、図4では1つの単位領域131の分の接続を示すが、実際にはこれらが単位領域131ごとに存在して、並列で動作する。ただし、演算回路415は単位領域131ごとに存在しなくても良く、例えば、一つの演算回路415がそれぞれの単位領域131に対応する画素メモリ414の値を順に参照しながらシーケンシャルに処理してもよい。   The arithmetic circuit 415 processes the pixel signal stored in the pixel memory 414 and delivers it to the subsequent image processing unit. The arithmetic circuit 415 may be provided in the signal processing chip 111 or may be provided in the memory chip 112. Although FIG. 4 shows connections for one unit area 131, in reality, these exist for each unit area 131 and operate in parallel. However, the arithmetic circuit 415 does not have to exist for each unit area 131, and, for example, one arithmetic circuit 415 may perform sequential processing by sequentially referring to the values of the pixel memory 414 corresponding to each unit area 131. Good.

上記の通り、単位領域131のそれぞれに対応して出力配線308が設けられている。撮像素子100は撮像チップ113、信号処理チップ111およびメモリチップ112を積層しているので、これら出力配線308にバンプ109を用いたチップ間の電気的接続を用いることにより、各チップを面方向に大きくすることなく配線を引き回すことができる。   As described above, the output wiring 308 is provided corresponding to each of the unit areas 131. Since the image pickup device 100 has the image pickup chip 113, the signal processing chip 111, and the memory chip 112 stacked, by using the electrical connection between the chips using the bumps 109 for the output wiring 308, each chip is arranged in the plane direction. The wiring can be routed without increasing the size.

単位領域131に対する画素順次読み出し制御は、隣接する4つの単位領域131毎に独立に行う制御を協調して行う。ここでは便宜上を隣接する4つの単位領域131をセルCと名付ける。図5は、撮像素子100(撮像チップ113)の撮像面における単位領域131の配列と、セルCの配列を例示する図である。   Pixel-sequential read control for the unit area 131 is performed in cooperation with independent control for each of the four adjacent unit areas 131. Here, for convenience, four adjacent unit areas 131 are named as a cell C. FIG. 5 is a diagram exemplifying an array of unit areas 131 and an array of cells C on the image pickup surface of the image pickup device 100 (image pickup chip 113).

図6は、図5における1つのセルCを拡大した図であり、図6(a)は、セルC内の4つの単位領域131a〜131dに含まれる画素に対する読み出し制御を説明する図である。図6(a)において、隣接する4つの単位領域131a〜131dに、それぞれ16画素が含まれている。本実施形態では、各単位領域131a〜131dの中で、4つの単位領域131a〜131dを仕切る縦横の境界線の交点Pに最も近い位置の画素を読み出し開始画素(図6(a)において斜線で示す)とする。そして、水平方向において点Pから離れる向き、および垂直方向において点Pから離れる向きに画素順次に画素信号を読み出し、各単位領域131a〜131dの中で、点Pから最も遠い位置の画素を読み出し終了画素とする。   FIG. 6 is an enlarged view of one cell C in FIG. 5, and FIG. 6A is a diagram illustrating read control for pixels included in the four unit regions 131a to 131d in the cell C. In FIG. 6A, four adjacent unit areas 131a to 131d each include 16 pixels. In the present embodiment, among the unit areas 131a to 131d, the pixel at the position closest to the intersection P of the vertical and horizontal boundary lines that partition the four unit areas 131a to 131d is the read start pixel (hatched in FIG. 6A). Shown). Then, pixel signals are sequentially read in a pixel in the direction away from the point P in the horizontal direction and in the direction away from the point P in the vertical direction, and the pixel farthest from the point P in each of the unit regions 131a to 131d is read. Pixels.

具体的には、単位領域131aの場合、右下に位置する読み出し開始画素から水平左方向に読み出しながら、垂直上方向へ走査し、左上に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131aを形成する16画素の画素信号が順番に読み出される。   Specifically, in the case of the unit region 131a, reading is performed in such a manner that the reading is started in the horizontal left direction from the reading start pixel located in the lower right, while scanning is performed in the vertical upward direction, and the reading end pixel located in the upper left is sequentially read pixel by pixel. Controlled. As a result, pixel signals of 16 pixels forming the unit area 131a are sequentially read.

単位領域131bの場合、右上に位置する読み出し開始画素から水平左方向に読み出しながら、垂直下方向へ走査し、左下に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131bを形成する16画素の画素信号が順番に読み出される。   In the case of the unit region 131b, the reading is controlled so that the reading is started in the horizontal left direction from the reading start pixel located in the upper right, the scanning is performed vertically downward, and the pixels are sequentially read to the reading end pixel located in the lower left. As a result, the pixel signals of 16 pixels forming the unit area 131b are sequentially read.

単位領域131cの場合、左下に位置する読み出し開始画素から水平右方向に読み出しながら、垂直上方向へ走査し、右上に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131cを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131c, the readout control is performed so that the readout is started in the horizontal right direction from the readout start pixel located in the lower left, the scanning is performed in the vertical upward direction, and the pixels are sequentially read to the readout end pixel located in the upper right. Thereby, the pixel signals of 16 pixels forming the unit area 131c are sequentially read.

単位領域131dの場合、左上に位置する読み出し開始画素から水平右方向に読み出しながら、垂直下方向へ走査し、右下に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131dを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131d, the reading is controlled so that the reading is started in the horizontal right direction from the reading start pixel located in the upper left, the scanning is performed in the vertical downward direction, and the pixels are sequentially read to the reading end pixel located in the lower right. Thereby, the pixel signals of 16 pixels forming the unit area 131d are sequentially read.

セルCにおいて、上記4つの単位領域131a〜131dのそれぞれにおける読み出し制御を並行して同タイミングで行うと、セルCに含まれる64画素(4×16画素)の画素信号が16回に分けて順番に読み出される。   In the cell C, when the read control in each of the four unit areas 131a to 131d is performed in parallel at the same timing, the pixel signals of 64 pixels (4 × 16 pixels) included in the cell C are divided into 16 times and sequentially. Read out.

図6(b)は、図6(a)に例示した読み出し制御によって読み出される画素信号の読み出し順を表す図である。1番が読み出し開始画素に対応し、16番が読み出し終了画素に対応する。4つの単位領域131a〜131dのそれぞれで並行して同タイミングで行うので、セルCにおいて同じ番号で示される4つの画素からは、それぞれ同タイミングで画素信号が読み出される。図6(b)によれば、4つの単位領域131a〜131dを仕切る横の境界線を挟んで上下に隣接する画素からは、同じタイミングで画素信号が読み出される。また、4つの単位領域131a〜131dを仕切る縦の境界線を挟んで左右に隣接する画素からも、同じタイミングで画素信号が読み出される。   FIG. 6B is a diagram showing the reading order of the pixel signals read by the reading control illustrated in FIG. 6A. Number 1 corresponds to the read start pixel, and number 16 corresponds to the read end pixel. Since the four unit regions 131a to 131d are performed in parallel at the same timing, the pixel signals are read out from the four pixels indicated by the same number in the cell C at the same timing. According to FIG. 6B, pixel signals are read out at the same timing from pixels vertically adjacent to each other with a horizontal boundary line separating the four unit regions 131a to 131d interposed therebetween. In addition, pixel signals are read out at the same timing from pixels that are adjacent to each other on the left and right with a vertical boundary line that divides the four unit regions 131a to 131d in between.

上述した隣接する4つの単位領域毎に独立に行う制御を協調して行う読み出し制御を、図5に例示した全てのセルCで並行して同タイミングで行うと、撮像チップ113に含まれる全ての画素の画素信号が、16回に分けて順番に読み出される。   When the above-described read control for independently performing the control independently for each of the four unit areas adjacent to each other is performed in parallel for all the cells C illustrated in FIG. 5 at the same timing, all the read operations included in the imaging chip 113 are performed. Pixel signals of pixels are sequentially read in 16 times.

図7は、隣接する4つのセルCについて、上述した読み出し制御によって読み出される画素信号の読み出し順を表す図である。1番が読み出し開始画素に対応し、16番が読み出し終了画素に対応する。4つのセルCのそれぞれで並行して同タイミングで行うので、図7において同じ番号で示される16個の画素からは、それぞれ同じタイミングで画素信号が読み出される。   FIG. 7 is a diagram showing the reading order of the pixel signals read by the above-described read control for four adjacent cells C. Number 1 corresponds to the read start pixel, and number 16 corresponds to the read end pixel. Since the four cells C are performed in parallel at the same timing, the pixel signals are read out at the same timing from the 16 pixels indicated by the same numbers in FIG.

図7によれば、隣接する4つのセルCを仕切る横の境界線を挟んで上下に隣接する画素からは、同じタイミングで画素信号が読み出される。また、隣接する4つのセルCを仕切る縦の境界線を挟んで左右に隣接する画素からも、同じタイミングで画素信号が読み出される。   According to FIG. 7, pixel signals are read out at the same timing from pixels vertically adjacent to each other across a horizontal boundary line that partitions four adjacent cells C. Further, pixel signals are also read out at the same timing from pixels that are adjacent to each other on the left and right with a vertical boundary line that partitions four adjacent cells C in between.

このように、本実施形態によれば、セルCを構成する4つの単位領域131a〜131dを仕切る境界線を挟んで上下および左右にそれぞれ隣接する画素から、同じタイミングで取得された画素信号を得ることができる。さらに、隣接する4つのセルCを仕切る境界線を挟んで上下および左右に隣接する画素から、同じタイミングで取得された画素信号を得ることができる。   As described above, according to the present embodiment, the pixel signals acquired at the same timing are obtained from pixels that are vertically and horizontally adjacent to each other with the boundary line that partitions the four unit regions 131a to 131d forming the cell C interposed therebetween. be able to. Furthermore, it is possible to obtain pixel signals acquired at the same timing from pixels that are vertically and horizontally adjacent to each other with a boundary line that partitions four adjacent cells C interposed therebetween.

画素順次読み出しを行う場合、上述したように、単位領域131を形成する16画素の画素間で電荷蓄積タイミングが少しずつずれる。このタイミングのずれは、撮像装置1で動いている被写体を撮影する場合には、画像の歪みとして現れる。   When performing pixel sequential reading, as described above, the charge accumulation timing is slightly shifted between the 16 pixels forming the unit region 131. This timing shift appears as image distortion when a moving subject is photographed by the image pickup apparatus 1.

このような画像の歪みは、単位領域131と単位領域131との間の境界においても生じるところ、本実施形態においては、セルCを構成する4つの単位領域131a〜131dを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるように読み出し制御したので、セルC内の4つの単位領域131a〜131dを仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)を防止し得る。   Such image distortion also occurs at the boundary between the unit regions 131 and the unit regions 131. In the present embodiment, however, the boundary line that divides the four unit regions 131a to 131d forming the cell C is sandwiched. Since the readout control is performed so that the acquisition timings of the pixel signals are the same between the adjacent pixels, image distortion in the boundary portion that partitions the four unit regions 131a to 131d in the cell C (the pixel signals on both sides of the boundary portion are It is possible to prevent image cracking caused by a large difference.

さらに、上記のような画像の歪みは、隣接するセルCとセルCとの間の境界においても生じるところ、本実施形態においては、隣接する4つのセルCを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるように読み出し制御したので、隣接するセルCを仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)も防止し得る。   Further, the image distortion as described above also occurs at the boundary between the adjacent cells C, and in the present embodiment, the pixels adjacent to each other with the boundary line separating the four adjacent cells C sandwiched therebetween. Since the readout control is performed so that the pixel signals are acquired at the same timing between pixels, image distortion at the boundary between adjacent cells C (image cracking caused by a large difference in pixel signals on both sides of the boundary) is also prevented. You can

<撮像装置の説明>
図8は、上述した撮像素子100を有する撮像装置1の構成を例示するブロック図である。図8において、撮像装置1は、撮像光学系10、撮像部20、画像処理部30、ワークメモリ40、表示部50、記録部60、および制御部70を有する。
<Description of imaging device>
FIG. 8 is a block diagram illustrating the configuration of the image pickup apparatus 1 including the image pickup element 100 described above. In FIG. 8, the imaging device 1 includes an imaging optical system 10, an imaging unit 20, an image processing unit 30, a work memory 40, a display unit 50, a recording unit 60, and a control unit 70.

撮像光学系10は、複数のレンズから構成され、被写界からの光束を撮像部20へ導く。撮像光学系10は、撮像装置1と一体に構成されていても、撮像装置1に対して交換可能に構成されていてもよい。また、撮像光学系10には、フォーカスレンズを内蔵していても、ズームレンズを内蔵していてもよい。   The imaging optical system 10 is composed of a plurality of lenses and guides the light flux from the object scene to the imaging unit 20. The imaging optical system 10 may be configured integrally with the imaging device 1 or may be replaceable with the imaging device 1. Further, the imaging optical system 10 may include a focus lens or a zoom lens.

撮像部20は、上述した撮像素子100と、撮像素子100を駆動する駆動部21とを有する。撮像素子100は、駆動部21が出力する制御信号によって駆動制御されることにより、上述したように、隣接する4つの単位領域毎に独立に行う制御を協調して行う読み出し制御が可能である。駆動部21に対する読み出し制御の指示は、制御部70が行う。   The image capturing section 20 includes the image capturing element 100 described above and a drive section 21 that drives the image capturing element 100. The image sensor 100 is drive-controlled by the control signal output from the drive unit 21, and as described above, it is possible to perform the read control in which the control independently performed for each of the four adjacent unit regions is performed in cooperation. The control unit 70 gives a read control instruction to the drive unit 21.

画像処理部30は、ワークメモリ40と協働して、撮像部20で撮像された画像データに対する画像処理を行う。本実施形態において、画像処理部30は、通常の画像処理(色信号処理、ガンマ補正など)に加えて、画像に含まれる主要被写体の検出処理も行う。画像処理部30による主要被写体の検出は、公知の顔検出機能を用いて行うことができる。また、顔検出に加えて、例えば特開2010-16621号公報(US2010/0002940号)に記載されているように、画像に含まれる人体を主要被写体として検出するようにしてもよい。   The image processing unit 30 cooperates with the work memory 40 to perform image processing on the image data captured by the image capturing unit 20. In the present embodiment, the image processing unit 30 performs not only normal image processing (color signal processing, gamma correction, etc.) but also detection processing of a main subject included in the image. The detection of the main subject by the image processing unit 30 can be performed using a known face detection function. In addition to face detection, a human body included in an image may be detected as a main subject, as described in, for example, Japanese Unexamined Patent Publication No. 2010-16621 (US2010 / 0002940).

ワークメモリ40は、JPEG圧縮前後やMPEG圧縮前後の画像データなどを一時的に記憶する。表示部50は、例えば液晶表示パネル51によって構成され、撮像部20で撮像された画像(静止画や動画)や各種情報を表示したり、操作入力用画面を表示したりする。表示部50は、液晶表示パネル51の表示面にタッチパネル52が積層された構成を有する。タッチパネル52は、液晶表示パネル51にユーザが触れた位置を示す信号を出力する。   The work memory 40 temporarily stores image data before and after JPEG compression and before and after MPEG compression. The display unit 50 includes, for example, a liquid crystal display panel 51, and displays an image (still image or moving image) captured by the image capturing unit 20 and various types of information, and displays an operation input screen. The display unit 50 has a configuration in which a touch panel 52 is laminated on the display surface of a liquid crystal display panel 51. The touch panel 52 outputs a signal indicating the position touched by the user on the liquid crystal display panel 51.

記録部60は、メモリカードなどの記憶媒体に、本撮像指示(不図示のレリーズボタンによるレリーズ操作)に応じて取得した画像データなどの各種データを記憶させる。制御部70はCPUを有し、撮像装置1による全体の動作を制御する。制御部70は、撮像素子100(撮像チップ113)の各単位領域131において所定のフレームレート、ゲインで画像を取得させ、かつ、上記隣接する4つの単位領域毎に独立に行う制御を協調して行う読み出し制御をするように、制御パラメータを駆動部21へ指示する。   The recording unit 60 stores various data such as image data acquired in response to a main imaging instruction (release operation by a release button (not shown)) in a storage medium such as a memory card. The control unit 70 has a CPU and controls the overall operation of the imaging device 1. The control unit 70 causes each unit area 131 of the image sensor 100 (imaging chip 113) to acquire an image at a predetermined frame rate and gain, and cooperates with each other to perform control independently for each of the four adjacent unit areas. The control parameter is instructed to the drive unit 21 so as to perform the read control.

また、制御部70は、撮像素子100から読み出した画素信号に基づいて、自動露出演算およびホワイトバランス調整値の決定を、AE、AWB演算部72により行わせる。AE、AWB演算部72は、例えば画素信号の平均的なレベルを所定のレベルへ近づけるように、露出(露光時間、ゲイン等)を演算する。また、AE、AWB演算部72は、白い色を白く表現するために用いる調整値を決定する。   Further, the control unit 70 causes the AE / AWB calculation unit 72 to perform automatic exposure calculation and determination of the white balance adjustment value based on the pixel signal read from the image sensor 100. The AE / AWB calculator 72 calculates the exposure (exposure time, gain, etc.) so that the average level of the pixel signals approaches a predetermined level, for example. Further, the AE / AWB calculation unit 72 determines an adjustment value used for expressing a white color as white.

制御部70はさらに、撮像素子100から読み出した画素信号に基づいて、撮像光学系10による焦点調節状態をAF(オートフォーカス)演算部71により算出させる。AF演算部71は、位相差検出方式によって焦点調節状態を検出する。このために撮像素子100(撮像チップ113)の撮像面の所定位置には、撮像用画素に代えて焦点検出用の画素が設けられている。図9は、焦点検出用の画素列91〜95を例示する図である。   The control unit 70 further causes the AF (autofocus) calculation unit 71 to calculate the focus adjustment state by the image pickup optical system 10 based on the pixel signal read from the image pickup device 100. The AF calculation unit 71 detects the focus adjustment state by the phase difference detection method. Therefore, a pixel for focus detection is provided at a predetermined position on the image pickup surface of the image pickup device 100 (image pickup chip 113) instead of the image pickup pixel. FIG. 9 is a diagram exemplifying pixel rows 91 to 95 for focus detection.

AF演算部71は、例えばライブビュー画像取得時において、画素列91〜95を構成する焦点検出用の画素からの出力信号を用いて位相差検出演算を行うことにより、撮像光学系10による焦点調節状態(具体的にはデフォーカス量)を検出する。ライブビュー画像は、本撮像(レリーズ操作に応じて行う撮像)が行われる前のプレビュー画像とも呼ばれ、撮像素子100によって所定のフレームレート(例えば30fps)で取得されるモニタ用の画像をいう。焦点検出用の画素および位相差検出演算は、例えば特開2009−94881号公報に記載されるように公知であるため、詳細な説明を省略する。制御部70は、AF演算部71で演算されたデフォーカス量に応じて撮像光学系10を構成するフォーカスレンズの位置を移動させることにより、主要被写体に対する焦点調節を行う。   The AF calculation unit 71 performs the phase difference detection calculation using the output signals from the focus detection pixels that form the pixel columns 91 to 95, for example, at the time of acquiring the live view image, thereby performing the focus adjustment by the imaging optical system 10. The state (specifically, the defocus amount) is detected. The live view image is also referred to as a preview image before the main image capturing (image capturing according to the release operation) is performed, and is a monitor image acquired by the image sensor 100 at a predetermined frame rate (for example, 30 fps). The focus detection pixel and the phase difference detection calculation are publicly known as described in, for example, Japanese Patent Application Laid-Open No. 2009-94881, and thus detailed description thereof will be omitted. The control unit 70 adjusts the focus of the main subject by moving the position of the focus lens forming the imaging optical system 10 according to the defocus amount calculated by the AF calculation unit 71.

ここで、画素順次読み出し時に生じる画像歪みがAF演算(位相差検出演算)に及ぼす影響について説明する。上述したように、画素順次読み出しを行う際の画素間の電荷蓄積タイミングのずれは、動いている被写体を撮影する場合に画像の歪みとして現れる。図9に例示したように、複数のセルCの間を跨ぐように画素列91〜95を設ける場合は、画素列91〜95は、セルC内に含まれる単位領域131の間も跨ぐことになる。   Here, the influence of the image distortion generated during the pixel sequential reading on the AF calculation (phase difference detection calculation) will be described. As described above, the shift in the charge accumulation timing between pixels when performing pixel sequential reading appears as image distortion when capturing a moving subject. As illustrated in FIG. 9, when the pixel columns 91 to 95 are provided so as to straddle a plurality of cells C, the pixel columns 91 to 95 also straddle the unit regions 131 included in the cells C. Become.

仮に、上述した単位領域131a〜131dを仕切る境界線を挟んで隣接する焦点検出用の画素間で、画素信号の取得タイミングを同じにするような制御をしない場合を想定すると、上記境界線を挟んで位相差情報が大きく異なってしまうこととなり、焦点調節状態(具体的にはデフォーカス量)の検出精度の低下を招いてしまう。   If it is assumed that the control is not performed so that the pixel signal acquisition timings are the same between the focus detection pixels that are adjacent to each other with the boundary line that divides the unit regions 131a to 131d interposed therebetween, the boundary line will be sandwiched. Therefore, the phase difference information is significantly different, which leads to a decrease in the detection accuracy of the focus adjustment state (specifically, the defocus amount).

しかしながら、本実施形態においては、セルCを構成する4つの単位領域131a〜131dを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるように読み出し制御したので、セルC内の4つの単位領域131a〜131dを仕切る境界部における焦点調節状態(具体的にはデフォーカス量)の検出精度の低下を防止し得る。   However, in the present embodiment, the read control is performed so that the pixel signal acquisition timings are the same between the pixels that are adjacent to each other with the boundary line that partitions the four unit regions 131a to 131d that form the cell C interposed therebetween. It is possible to prevent a decrease in the detection accuracy of the focus adjustment state (specifically, the defocus amount) at the boundary portion that partitions the four unit regions 131a to 131d in C.

さらに、上記のように境界線を挟んで位相差情報が大きく異なる事象は、隣接するセルCとセルCとの間の境界においても生じ得るところ、本実施形態においては、隣接する4つのセルCを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるように読み出し制御したので、隣接するセルCを仕切る境界部における焦点調節状態(具体的にはデフォーカス量)の検出精度の低下も防止し得る。   Further, as described above, the phenomenon that the phase difference information greatly differs across the boundary line may occur at the boundary between the adjacent cells C, but in the present embodiment, four adjacent cells C are used. Since the readout control is performed so that the pixel signal acquisition timings are the same between the adjacent pixels across the boundary line that divides the cell, the focus adjustment state (specifically, the defocus amount) at the boundary that divides the adjacent cell C. It is possible to prevent a decrease in the detection accuracy of.

以上説明した実施形態によれば、次の作用効果が得られる。
(1)撮像素子100は、複数の画素を有し、順次選択される画素の画素信号を読み出し可能な単位領域131が複数配列された撮像チップ113と、相互に隣接する単位領域131ごとに、相互に隣接する単位領域131から略同時に、相互に隣接する単位領域131において当該隣接の境界線に対して対称な向きに画素を順次選択して、画素信号を出力する出力配線308と、を備えるようにした。これにより、単位領域131を仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングを同じにできるため、単位領域131を仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)を抑えて高品位の画像を得ることができる。
According to the embodiment described above, the following operational effects can be obtained.
(1) The image pickup device 100 has a plurality of pixels, and an image pickup chip 113 in which a plurality of unit regions 131 capable of reading out pixel signals of sequentially selected pixels are arranged, and for each unit region 131 adjacent to each other, Output wirings 308 that sequentially select pixels in mutually adjacent unit areas 131 in a direction symmetrical with respect to the adjacent boundary lines and output pixel signals at substantially the same time from the mutually adjacent unit areas 131. I did it. As a result, the pixel signals can be acquired at the same timing between pixels that are adjacent to each other with the boundary line that divides the unit region 131 in between. It is possible to obtain a high-quality image by suppressing image cracking caused by a large difference.

(2)上記(1)の撮像素子100において、出力配線308は、垂直方向に隣接する2つの単位領域(131aと131b、131cと131d)ごとに、垂直方向に隣接する2つの単位領域(131aと131b、131cと131d)から略同時に、垂直方向に隣接する2つの単位領域を仕切る水平方向の境界線に対して対称な向きに画素を順次選択して、画素信号を出力するようにした。これにより、単位領域131を仕切る横の境界線を挟んで上下に隣接する画素間で、画素信号の取得タイミングを同じにできるため、単位領域131を仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)を抑えて高品位の画像を得ることができる。 (2) In the image pickup device 100 of (1) above, the output wiring 308 has two unit regions (131a, 131a, 131b, 131c, 131d) vertically adjacent to each other. , 131b, 131c, and 131d), pixels are sequentially selected in a direction symmetrical with respect to a horizontal boundary line that partitions two vertically adjacent unit areas, and pixel signals are output. As a result, the pixel signal acquisition timing can be made the same between pixels that are vertically adjacent to each other across the horizontal boundary line that divides the unit area 131. Therefore, image distortion at the boundary portion that divides the unit area 131 (both sides of the boundary portion) can be obtained. Thus, it is possible to obtain a high-quality image by suppressing image cracking caused by a large difference in pixel signal.

(3)上記(1)の撮像素子100において、出力配線308は、水平方向に隣接する2つの単位領域(131aと131c、131bと131d)ごとに、水平方向に隣接する2つの単位領域(131aと131c、131bと131d)から略同時に、水平方向に隣接する2つの単位領域を仕切る垂直方向の境界線に対して対称な向きに画素を順次選択して、画素信号を出力するようにした。これにより、単位領域131を仕切る縦の境界線を挟んで左右に隣接する画素間で、画素信号の取得タイミングを同じにできるため、単位領域131を仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)を抑えて高品位の画像を得ることができる。 (3) In the image sensor 100 according to (1) above, the output wiring 308 includes two unit regions (131a, 131a, 131c, 131b, 131d) adjacent in the horizontal direction and two unit regions (131a, adjacent in the horizontal direction). , 131c, 131b, and 131d) at substantially the same time, pixels are sequentially selected in a direction symmetrical with respect to a vertical boundary line that partitions two unit regions that are horizontally adjacent to each other, and pixel signals are output. As a result, the pixel signal acquisition timing can be made the same between pixels that are adjacent to each other on the left and right with a vertical boundary line that divides the unit area 131 in between. Thus, it is possible to obtain a high-quality image by suppressing image cracking caused by a large difference in pixel signal.

(4)上記(1)の撮像素子100において、出力配線308は、垂直方向および水平方向に隣接する4つの単位領域(131a、131b、131c、131d)ごとに、4つの単位領域(131a、131b、131c、131d)から略同時に、4つの単位領域を仕切る垂直方向および水平方向の境界線の交点Pに対して対称な向きに画素を順次選択して、画素信号を出力するようにした。これにより、これにより、単位領域131a〜131dを仕切る境界線を挟んで上下および左右に隣接する画素間で、画素信号の取得タイミングを同じにできるため、単位領域131a〜131dを仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)を抑えて高品位の画像を得ることができる。 (4) In the imaging device 100 of (1) above, the output wiring 308 has four unit regions (131a, 131b) for every four unit regions (131a, 131b, 131c, 131d) that are vertically and horizontally adjacent to each other. , 131c, 131d) at substantially the same time, pixels are sequentially selected in a symmetrical direction with respect to an intersection P of vertical and horizontal boundary lines that partition the four unit regions, and pixel signals are output. As a result, the pixel signal acquisition timing can be made the same between pixels that are vertically and horizontally adjacent to each other with the boundary line that partitions the unit regions 131a to 131d sandwiched therebetween, so that an image in the boundary portion that partitions the unit regions 131a to 131d can be obtained. Distortion (image cracking caused by a large difference in pixel signals on both sides of the boundary portion) can be suppressed to obtain a high-quality image.

(5)上記(1)〜(4)の撮像素子100において、複数の画素は、撮像用画素および焦点検出用画素を含むので、単位領域131を仕切る境界部における画像割れを抑えることに加えて、単位領域131を仕切る境界部における焦点調節状態(具体的にはデフォーカス量)の検出精度の低下も抑えることができる。 (5) In the image sensor 100 of (1) to (4) above, since the plurality of pixels include the image-capturing pixels and the focus-detecting pixels, in addition to suppressing image cracking in the boundary portion that partitions the unit region 131, It is also possible to suppress a decrease in the detection accuracy of the focus adjustment state (specifically, the defocus amount) at the boundary portion that partitions the unit region 131.

(6)上記(5)の撮像装置1において、撮像チップ113と、撮像チップ113からの信号を処理する信号処理チップ111とが積層されているので、各チップを面方向に大きくすることなく、撮像素子100をコンパクトに構成できる。 (6) In the imaging device 1 of (5) above, since the imaging chip 113 and the signal processing chip 111 that processes a signal from the imaging chip 113 are stacked, each chip does not need to be enlarged in the plane direction. The image sensor 100 can be made compact.

(7)電子機器の一例である撮像装置1は、撮像素子100を有するカメラユニットを備えたので、高品位の画像を得る撮像装置1を提供できる。 (7) Since the image pickup apparatus 1 which is an example of the electronic apparatus includes the camera unit having the image pickup element 100, it is possible to provide the image pickup apparatus 1 that obtains a high-quality image.

(変形例1)
セルC内の4つの単位領域131a〜131dに含まれる画素に対する読み出し方向を、上述した実施形態と異ならせてもよい。図10は、図5における1つのセルCを拡大した図であり、図10(a)は、変形例1におけるセルC内の4つの単位領域131a〜131dに含まれる画素に対する読み出し制御を説明する図である。図10(a)において、隣接する4つの単位領域131a〜131dに、それぞれ16画素が含まれている。
(Modification 1)
The reading direction for the pixels included in the four unit regions 131a to 131d in the cell C may be different from that in the above-described embodiment. FIG. 10 is an enlarged view of one cell C in FIG. 5, and FIG. 10A illustrates the read control for the pixels included in the four unit regions 131a to 131d in the cell C in the first modification. It is a figure. In FIG. 10A, 16 pixels are included in each of four adjacent unit areas 131a to 131d.

変形例1では、各単位領域131a〜131dの中で、4つの単位領域131a〜131dを仕切る縦横の境界線の交点Pに最も近い位置の画素を読み出し開始画素(図10(a)において斜線で示す)とする。そして、水平方向においては点Pから一旦離れては再び点P側へ戻る向き、および垂直方向において点Pから離れる向きに画素順次に画素信号を読み出し、各単位領域131a〜131dの中で、垂直方向において点Pから最も遠い位置の画素を読み出し終了画素とする。   In the first modification, in each of the unit areas 131a to 131d, the pixel at the position closest to the intersection P of the vertical and horizontal boundary lines that partition the four unit areas 131a to 131d is the read start pixel (hatched in FIG. 10A). Shown). Then, pixel signals are sequentially read out in a direction in which the pixel signals are once separated from the point P in the horizontal direction and returned to the point P side in the horizontal direction, and in a direction away from the point P in the vertical direction. The pixel farthest from the point P in the direction is the read end pixel.

単位領域131aの場合、右下に位置する読み出し開始画素から水平左方向に読み出し、折り返して水平右方向に読み出す動作を繰り返しながら垂直上方向へ走査し、右上に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131aを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131a, the operation of vertically reading from the reading start pixel located at the lower right in the horizontal left direction, repeating the operation of folding and reading in the horizontal right direction is performed in the vertical upward direction, and pixels are sequentially read to the reading end pixel located at the upper right. The reading is controlled so as to read. As a result, pixel signals of 16 pixels forming the unit area 131a are sequentially read.

単位領域131bの場合、右上に位置する読み出し開始画素から水平左方向に読み出し、折り返して水平右方向に読み出す動作を繰り返しながら垂直下方向へ走査し、右下に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131bを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131b, the reading start pixel located in the upper right is read in the horizontal left direction, the operation is repeated vertically and the reading is performed in the horizontal right direction, and scanning is performed in the vertical downward direction. The reading is controlled so as to read. As a result, the pixel signals of 16 pixels forming the unit area 131b are sequentially read.

単位領域131cの場合、左下に位置する読み出し開始画素から水平右方向に読み出し、折り返して水平左方向に読み出す動作を繰り返しながら、垂直上方向へ走査し、左上に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131cを形成する16画素の画素信号が順番に読み出される。   In the case of the unit region 131c, while repeating the operation of reading in the horizontal right direction from the reading start pixel located in the lower left, folding back and reading in the horizontal left direction, scanning is performed vertically upward, and pixels are sequentially read to the reading end pixel located in the upper left. The reading is controlled so as to read. Thereby, the pixel signals of 16 pixels forming the unit area 131c are sequentially read.

単位領域131dの場合、左上に位置する読み出し開始画素から水平右方向に読み出し、折り返して水平左方向に読み出さす動作を繰り返しながら、垂直下方向へ走査し、左下に位置する読み出し終了画素まで画素順次に読み出すように、読み出し制御される。これにより、単位領域131dを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131d, while repeating the operation of reading in the horizontal right direction from the reading start pixel located in the upper left, folding back and reading in the horizontal left direction, scanning is performed vertically downward, and pixel sequentially to the reading end pixel located in the lower left. Read-out control is performed so that the data is read out. Thereby, the pixel signals of 16 pixels forming the unit area 131d are sequentially read.

セルCにおいて、上記4つの単位領域131a〜131dのそれぞれにおける読み出し制御を並行して同タイミングで行うと、セルCに含まれる64画素(4×16画素)の画素信号が16回に分けて順番に読み出される。   In the cell C, when the read control in each of the four unit areas 131a to 131d is performed in parallel at the same timing, the pixel signals of 64 pixels (4 × 16 pixels) included in the cell C are divided into 16 times and sequentially. Read out.

図10(b)は、図10(a)に例示した読み出し制御によって読み出される画素信号の読み出し順を表す図である。1番が読み出し開始画素に対応し、16番が読み出し終了画素に対応する。4つの単位領域131a〜131dのそれぞれで並行して同タイミングで行うので、セルCにおいて同じ番号で示される4つの画素からは、それぞれ同タイミングで画素信号が読み出される。図10(b)によれば、4つの単位領域131a〜131dを仕切る横の境界線を挟んで上下に隣接する画素からは、同じタイミングで画素信号が読み出される。また、4つの単位領域131a〜131dを仕切る縦の境界線を挟んで左右に隣接する画素からも、同じタイミングで画素信号が読み出される。   FIG. 10B is a diagram showing the reading order of the pixel signals read by the reading control illustrated in FIG. 10A. Number 1 corresponds to the read start pixel, and number 16 corresponds to the read end pixel. Since the four unit regions 131a to 131d are performed in parallel at the same timing, the pixel signals are read out from the four pixels indicated by the same number in the cell C at the same timing. According to FIG. 10B, pixel signals are read out at the same timing from pixels vertically adjacent to each other with a horizontal boundary line that divides the four unit regions 131a to 131d in between. In addition, pixel signals are read out at the same timing from pixels that are adjacent to each other on the left and right with a vertical boundary line that divides the four unit regions 131a to 131d in between.

上述した隣接する4つの単位領域毎に独立に行う制御を協調して行う読み出し制御を、図5に例示した全てのセルCで並行して同タイミングで行うと、撮像チップ113に含まれる全ての画素の画素信号が、16回に分けて順番に読み出される。図11は、隣接する4つのセルCについて、変形例1による読み出し制御によって読み出される画素信号の読み出し順を表す図である。1番が読み出し開始画素に対応し、16番が読み出し終了画素に対応する。4つのセルCのそれぞれで並行して同タイミングで行うので、図11において同じ番号で示される16個の画素からは、それぞれ同じタイミングで画素信号が読み出される。   When the above-described read control for independently performing the control independently for each of the four unit areas adjacent to each other is performed in parallel for all the cells C illustrated in FIG. 5 at the same timing, all the read operations included in the imaging chip 113 are performed. Pixel signals of pixels are sequentially read in 16 times. FIG. 11 is a diagram showing a read order of pixel signals read by the read control according to the modified example 1 with respect to four adjacent cells C. Number 1 corresponds to the read start pixel, and number 16 corresponds to the read end pixel. Since the four cells C are performed in parallel at the same timing, pixel signals are read out at the same timing from the 16 pixels indicated by the same numbers in FIG.

図11によれば、隣接する4つのセルCを仕切る横の境界線を挟んで上下に隣接する画素からは、同じタイミングで画素信号が読み出される。また、隣接する4つのセルCを仕切る縦の境界線を挟んで左右に隣接する画素からも、同じタイミングで画素信号が読み出される。   According to FIG. 11, pixel signals are read out at the same timing from pixels vertically adjacent to each other across a horizontal boundary line that partitions four adjacent cells C. Further, pixel signals are also read out at the same timing from pixels that are adjacent to each other on the left and right with a vertical boundary line that partitions four adjacent cells C in between.

このように、変形例1の場合にも、セルCを構成する4つの単位領域131a〜131dを仕切る境界線を挟んで上下および左右にそれぞれ隣接する画素から、同じタイミングで取得された画素信号を得ることができる。さらに、隣接する4つのセルCを仕切る境界線を挟んで上下および左右に隣接する画素から、同じタイミングで取得された画素信号を得ることができる。   As described above, also in the case of the modified example 1, pixel signals acquired at the same timing from pixels that are vertically and horizontally adjacent to each other with the boundary line that divides the four unit regions 131a to 131d forming the cell C interposed therebetween. Obtainable. Furthermore, it is possible to obtain pixel signals acquired at the same timing from pixels that are vertically and horizontally adjacent to each other with a boundary line that partitions four adjacent cells C interposed therebetween.

上述したような画素順次読み出しを行う場合は、単位領域131を形成する16画素の画素間で電荷蓄積タイミングが少しずつずれる。動いている被写体を撮影する場合において、このタイミングのずれに起因する画像の歪みは、単位領域131と単位領域131との間の境界においても生じ得るところ、変形例1においては、セルCを構成する4つの単位領域131a〜131dを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるように読み出し制御したので、セルC内の4つの単位領域131a〜131dを仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)を防止し得る。   When the pixel sequential reading as described above is performed, the charge accumulation timing is slightly shifted between the 16 pixels forming the unit region 131. When capturing a moving subject, image distortion due to this timing shift may occur at the boundary between the unit regions 131 and 131. In Modified Example 1, the cell C is configured. The four unit areas 131a to 131d in the cell C are partitioned because the read control is performed so that the pixel signals are acquired at the same timing between the pixels adjacent to each other across the boundary line that partitions the four unit areas 131a to 131d. It is possible to prevent image distortion at the boundary (image cracking caused by a large difference in pixel signals on both sides of the boundary).

さらに、上記のような画像の歪みは、隣接するセルCとセルCとの間の境界においても生じ得るところ、変形例1においては、隣接する4つのセルCを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるように読み出し制御したので、隣接するセルCを仕切る境界部における画像の歪み(境界部の両側で画素信号が大きく異なることで生じる画像割れ)も防止し得る。   Further, the image distortion as described above may occur at the boundary between the adjacent cells C, but in the modified example 1, the adjacent cells are adjacent to each other with a boundary line separating the four adjacent cells C interposed therebetween. Since the readout control is performed so that the pixel signal acquisition timings are the same between pixels, image distortion at the boundary between adjacent cells C (image cracking caused by a large difference in pixel signals on both sides of the boundary) is also possible. Can be prevented.

(変形例2)
上述した説明における水平方向と垂直方向との関係は、適宜切替え可能に構成してもよい。すなわち、点Pを起点に画素信号を垂直方向に読み出しながら、水平方向に走査する構成に切替える。
(Modification 2)
The relationship between the horizontal direction and the vertical direction in the above description may be switchable as appropriate. That is, the pixel signal is read in the vertical direction from the point P as a starting point, and the configuration is switched to the horizontal scanning.

(変形例3)
図9において水平方向に並ぶ焦点検出用の画素列91〜95を例示したが、焦点検出用の画素列を、垂直方向にも並べて構成してもよい。
(Modification 3)
Although the pixel rows 91 to 95 for focus detection arranged in the horizontal direction are illustrated in FIG. 9, the pixel rows for focus detection may be arranged in the vertical direction.

(変形例4)
セルC内の4つの単位領域131a〜131dに含まれる画素に対する読み出し方向を、斜めにしてもよい。図12は、図5における1つのセルCを拡大した図であり、図12(a)は、変形例4におけるセルC内の4つの単位領域131a〜131dに含まれる画素に対する読み出し制御を説明する図である。図12(a)において、隣接する4つの単位領域131a〜131dに、それぞれ16画素が含まれている。
(Modification 4)
The reading direction for the pixels included in the four unit areas 131a to 131d in the cell C may be oblique. FIG. 12 is an enlarged view of one cell C in FIG. 5, and FIG. 12A illustrates read control for pixels included in the four unit regions 131a to 131d in the cell C in the modification 4. It is a figure. In FIG. 12A, four adjacent unit areas 131a to 131d each include 16 pixels.

変形例4では、各単位領域131a〜131dの中で、4つの単位領域131a〜131dを仕切る縦横の境界線の交点Pに最も近い位置の画素を読み出し開始画素(図12(a)において斜線で示す)とする。そして、点Pに近い位置の画素から順番に斜め読みしながら、各単位領域131a〜131dの中で、点Pから最も遠い位置の画素を読み出し終了画素とする。   In the modified example 4, among the unit areas 131a to 131d, the pixel at the position closest to the intersection P of the vertical and horizontal boundary lines that partition the four unit areas 131a to 131d is the read start pixel (hatched in FIG. 12A). Shown). Then, the pixels farthest from the point P in each of the unit areas 131a to 131d are set as the read end pixels while obliquely reading from the pixels closer to the point P in order.

単位領域131aの場合、右下に位置する読み出し開始画素から読み出し、次に右上方向に斜め読みし、折り返して左下方向に斜め読みする。再び折り返して右上方向に斜め読みしてから、折り返して左下方向に斜め読みする。さらに折り返して右上方向に斜め読みし、最後に終了画素から読み出すように、画素順次に読み出し制御される。これにより、単位領域131aを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131a, reading is performed from the reading start pixel located at the lower right, then diagonal reading is performed in the upper right direction, folding is performed, and diagonal reading is performed in the lower left direction. Fold back again and read diagonally to the upper right, then fold back and read diagonally to the lower left. Further, the reading is controlled pixel-sequentially so as to be folded back, read diagonally in the upper right direction, and finally read from the end pixel. As a result, pixel signals of 16 pixels forming the unit area 131a are sequentially read.

単位領域131bの場合、右上に位置する読み出し開始画素から読み出し、次に右下方向に斜め読みし、折り返して左上方向に斜め読みする。再び折り返して右下方向に斜め読みしてから、折り返して左上方向に斜め読みする。さらに折り返して右下方向に斜め読みし、最後に終了画素から読み出すように、画素順次に読み出し制御される。これにより、単位領域131bを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131b, reading is performed from the reading start pixel located at the upper right, then diagonally reading is performed in the lower right direction, folding is performed, and diagonally reading is performed in the upper left direction. Fold it again and read it diagonally to the lower right, then fold it back and read diagonally to the upper left. Further, the reading is controlled pixel by pixel so that the reading is performed by folding back and reading diagonally in the lower right direction, and finally reading from the end pixel. As a result, the pixel signals of 16 pixels forming the unit area 131b are sequentially read.

単位領域131cの場合、左下に位置する読み出し開始画素から読み出し、次に左上方向に斜め読みし、折り返して右下方向に斜め読みする。再び折り返して左上方向に斜め読みしてから、折り返して右下方向に斜め読みする。さらに折り返して左上方向に斜め読みし、最後に終了画素から読み出すように、画素順次に読み出し制御される。これにより、単位領域131cを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131c, the reading is started from the reading start pixel located at the lower left, the diagonal reading is performed in the upper left direction, the folding is performed, and the diagonal reading is performed in the lower right direction. Fold back again and read diagonally to the upper left, then fold back and read diagonally to the lower right. Further, the reading control is performed pixel by pixel so that the reading is performed by folding back, reading diagonally in the upper left direction, and finally reading from the end pixel. Thereby, the pixel signals of 16 pixels forming the unit area 131c are sequentially read.

単位領域131dの場合、左上に位置する読み出し開始画素から読み出し、次に左下方向に斜め読みし、折り返して右上方向に斜め読みする。再び折り返して左下方向に斜め読みしてから、折り返して右上方向に斜め読みする。さらに折り返して左下方向に斜め読みし、最後に終了画素から読み出すように、画素順次に読み出し制御される。これにより、単位領域131dを形成する16画素の画素信号が順番に読み出される。   In the case of the unit area 131d, the reading is started from the reading start pixel located at the upper left, then diagonally read in the lower left direction, folded, and diagonally read in the upper right direction. Fold back again and read diagonally to the lower left, then fold back and read diagonally to the upper right. Further, the reading is controlled in order of pixels so that the reading is performed by folding back, reading diagonally in the lower left direction, and finally reading from the end pixel. Thereby, the pixel signals of 16 pixels forming the unit area 131d are sequentially read.

セルCにおいて、上記4つの単位領域131a〜131dのそれぞれにおける読み出し制御を並行して同タイミングで行うと、セルCに含まれる64画素(4×16画素)の画素信号が16回に分けて順番に読み出される。   In the cell C, when the read control in each of the four unit areas 131a to 131d is performed in parallel at the same timing, the pixel signals of 64 pixels (4 × 16 pixels) included in the cell C are divided into 16 times and sequentially. Read out.

図12(b)は、図12(a)に例示した読み出し制御によって読み出される画素信号の読み出し順を表す図である。1番が読み出し開始画素に対応し、16番が読み出し終了画素に対応する。4つの単位領域131a〜131dのそれぞれで並行して同タイミングで行うので、セルCにおいて同じ番号で示される4つの画素からは、それぞれ同タイミングで画素信号が読み出される。図12(b)によれば、4つの単位領域131a〜131dを仕切る横の境界線を挟んで上下に隣接する画素からは、同じタイミングで画素信号が読み出される。また、4つの単位領域131a〜131dを仕切る縦の境界線を挟んで左右に隣接する画素からも、同じタイミングで画素信号が読み出される。   FIG. 12B is a diagram showing the reading order of the pixel signals read by the reading control illustrated in FIG. Number 1 corresponds to the read start pixel, and number 16 corresponds to the read end pixel. Since the four unit regions 131a to 131d are performed in parallel at the same timing, the pixel signals are read out from the four pixels indicated by the same number in the cell C at the same timing. According to FIG. 12B, pixel signals are read out at the same timing from pixels vertically adjacent to each other with a horizontal boundary line that divides the four unit regions 131a to 131d in between. In addition, pixel signals are read out at the same timing from pixels that are adjacent to each other on the left and right with a vertical boundary line that divides the four unit regions 131a to 131d in between.

上述した隣接する4つの単位領域毎に独立に行う制御を協調して行う読み出し制御を、図5に例示した全てのセルCで並行して同タイミングで行うと、撮像チップ113に含まれる全ての画素の画素信号が、16回に分けて順番に読み出される。そして、変形例4においても、上述した実施形態や変形例1の場合と同様に、セルCを構成する4つの単位領域131a〜131dを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるので、セルC内の4つの単位領域131a〜131dを仕切る境界部における画像の歪み(いわゆる画像割れ)を防止し得る。   When the above-described read control for independently performing the control independently for each of the four unit areas adjacent to each other is performed in parallel for all the cells C illustrated in FIG. 5 at the same timing, all the read operations included in the imaging chip 113 are performed. Pixel signals of pixels are sequentially read in 16 times. Then, also in the modified example 4, as in the case of the above-described embodiment and the modified example 1, the pixel signals of the pixel signals are adjoined between the pixels adjacent to each other with the boundary line that partitions the four unit regions 131a to 131d forming the cell C interposed therebetween. Since the acquisition timings are the same, it is possible to prevent image distortion (so-called image cracking) at the boundary between the four unit areas 131a to 131d in the cell C.

さらに、変形例4においても、上述した実施形態や変形例1の場合と同様に、隣接する4つのセルCを仕切る境界線を挟んで隣接する画素間で、画素信号の取得タイミングが同じになるので、隣接するセルCを仕切る境界部における画像の歪み(いわゆる画像割れ)も防止し得る。   Further, also in the modified example 4, as in the case of the above-described embodiment and modified example 1, the acquisition timing of the pixel signal becomes the same between the pixels that are adjacent to each other across the boundary line that partitions the four adjacent cells C. Therefore, it is possible to prevent image distortion (so-called image cracking) at the boundary between adjacent cells C.

(変形例5)
上述した実施形態では、単位領域131内の画素に対して、画素順次に水平方向に電荷蓄積タイミングをずらす例を説明した。積層型撮像素子100は、単位領域131に対するリセット配線300、310、320、…、転送配線302、312、322、…、および選択配線306、316、326、…の設け方を変えることにより、単位領域131において水平ラインまたは垂直ラインごとにリセットおよび画素信号読み出しを可能に構成することもできる。そこで、水平ライン順次に画素信号読み出しを行う場合について、以下に説明する。
(Modification 5)
In the above-described embodiment, an example has been described in which the charge accumulation timings of the pixels in the unit region 131 are sequentially shifted in the horizontal direction in the pixel sequence. The multilayer image pickup device 100 is configured by changing the arrangement of the reset wirings 300, 310, 320, ..., Transfer wirings 302, 312, 322, ... And the selection wirings 306, 316, 326 ,. In the region 131, resetting and pixel signal reading can be performed for each horizontal line or vertical line. Therefore, a case where pixel signals are read out in a horizontal line sequence will be described below.

変形例5では、上述した単位領域131a〜131dの中で、上記交点Pに最も近い位置の水平ラインを読み出し開始ラインとする。そして、点Pの上側および下側の双方において、それぞれ点Pから離れた水平ラインほど、電荷蓄積タイミングを遅くするようにタイミングをずらす。このようにして、各単位領域131a〜131dの中で、点Pから最も遠い水平ラインを読み出し終了ラインとする。   In the fifth modification, the horizontal line closest to the intersection P in the unit areas 131a to 131d described above is set as the read start line. Then, on both the upper side and the lower side of the point P, the horizontal lines distant from the point P are shifted in timing so that the charge accumulation timing is delayed. In this way, in each of the unit areas 131a to 131d, the horizontal line farthest from the point P is set as the read end line.

セルCを構成する上記4つの単位領域131a〜131dのそれぞれにおける読み出し制御を並行して同タイミングで行うと、セルCに含まれる16水平ライン(4×4水平ライン)の画素信号が4回に分けて順番に読み出される。   When the read control in each of the four unit areas 131a to 131d forming the cell C is performed in parallel at the same timing, the pixel signals of 16 horizontal lines (4 × 4 horizontal lines) included in the cell C are changed four times. It is read separately in order.

そして、変形例5においては、セルCを構成する4つの単位領域131a〜131dで上下を仕切る横の境界線を挟んで隣接する水平ラインは、ともに読み出し開始ラインになるので、セルC内の4つの単位領域131a〜131dを上下に仕切る境界部における画像の歪み(いわゆる画像割れ)を防止し得る。なお、水平ライン順次読み出しの場合、セルC内の4つの単位領域131a〜131dを左右に仕切る縦の境界線を挟んで隣接する水平ラインは、もともと電荷蓄積タイミングが同じなので、この境界部における画像の歪み(いわゆる画像割れ)は、もともと生じない。   In Modification 5, the horizontal lines adjacent to each other across the horizontal boundary line that divides the four unit regions 131a to 131d forming the cell C from each other serve as the read start line. It is possible to prevent image distortion (so-called image cracking) at the boundary between the upper and lower parts of the unit areas 131a to 131d. In the case of horizontal line sequential reading, the horizontal lines that are adjacent to each other across the vertical boundary line that divides the four unit regions 131a to 131d in the cell C into the left and right originally have the same charge accumulation timing. Distortion (so-called image cracking) does not originally occur.

さらに、変形例5においては、隣接する4つのセルCの上下を仕切る横の境界線を挟んで隣接する水平ラインは、ともに読み出し終了ラインになるので、隣接するセルCを上下に仕切る境界部における画像の歪み(いわゆる画像割れ)も防止し得る。なお、水平ライン順次読み出しの場合、隣接するセルCを左右に仕切る縦の境界線を挟んで隣接する水平ラインは、もともと電荷蓄積タイミングが同じなので、この境界部における画像の歪み(いわゆる画像割れ)は、もともと生じない。   Furthermore, in Modification 5, since the horizontal lines that are adjacent to each other across the horizontal boundary line that partitions the upper and lower sides of the four adjacent cells C both serve as read end lines, the boundary line that partitions the adjacent cell C into the upper and lower parts. Image distortion (so-called image cracking) can also be prevented. In the case of horizontal line sequential reading, the horizontal line adjacent to each other across the vertical boundary line that divides the adjacent cell C into right and left originally has the same charge accumulation timing, and therefore the image distortion at this boundary portion (so-called image crack). Originally does not occur.

(変形例6)
上述した実施形態に係る撮像装置1を、高機能携帯電話機、またはタブレット端末によって構成してもよい。この場合、高機能携帯電話機(またはタブレット端末)に搭載されるカメラユニットを、上記積層型撮像素子100を用いて構成する。
(Modification 6)
The imaging device 1 according to the above-described embodiment may be configured by a high-performance mobile phone or a tablet terminal. In this case, the camera unit mounted on the high-performance mobile phone (or tablet terminal) is configured by using the above-mentioned laminated image pickup device 100.

以上の説明はあくまで一例であり、上記の実施形態の構成に何ら限定されるものではない。上記実施形態および各変形例の構成は、適宜組合せて構わない。   The above description is merely an example, and the present invention is not limited to the configuration of the above embodiment. The configurations of the above-described embodiment and each modified example may be appropriately combined.

1…撮像装置
10…撮像光学系
20…撮像部
30…画像処理部
40…ワークメモリ
50…表示部
60…記録部
70…制御部
71…AF演算部
100…撮像素子
109…バンプ
111…信号処理チップ
112…メモリチップ
113…撮像チップ
131、131a〜131d…単位領域
308…出力配線
DESCRIPTION OF SYMBOLS 1 ... Imaging device 10 ... Imaging optical system 20 ... Imaging part 30 ... Image processing part 40 ... Work memory 50 ... Display part 60 ... Recording part 70 ... Control part 71 ... AF operation part 100 ... Imaging element 109 ... Bump 111 ... Signal processing Chip 112 ... Memory chip 113 ... Imaging chips 131, 131a to 131d ... Unit area 308 ... Output wiring

Claims (16)

光を電荷に変換する複数の光電変換部を有する領域が方向と列方向とにおいて複数配置された撮像素子と、
複数の前記領域のうち第1領域が有する第1光電変換部で変換された電荷の転送を開始する第1タイミングと、複数の前記領域のうち、前記第1領域から前記行方向側において隣に配置された第2領域が有する、前記第1光電変換部から前記行方向側において隣に配置された第2光電変換部で変換された電荷の転送を開始する第2タイミングと、の間の期間が、前記第2タイミングと、前記第1領域が有する、前記第1光電変換部から前記行方向側において配置された第3光電変換部で変換された電荷の転送を開始する第3タイミングと、の間の期間よりも短くなるように制御する制御部と、
を備える撮像装置。
An imaging device having a plurality arranged in a region having a plurality of photoelectric conversion portions for converting light into electric charge in the row direction and column direction,
The first timing of starting the transfer of the charges converted by the first photoelectric conversion unit included in the first region of the plurality of regions, and the one of the plurality of regions adjacent to the first region from the first region in the row direction side. A period between the second region arranged and a second timing at which transfer of charges converted by the second photoelectric conversion unit arranged next to the first photoelectric conversion unit on the row direction side is started. However, the second timing, and the third timing of starting transfer of the charges converted by the third photoelectric conversion unit arranged on the row direction side from the first photoelectric conversion unit, which is included in the first region, A control unit that controls to be shorter than the period between
An imaging device including.
前記制御部は、前記第1タイミングと前記第2タイミングとの間の期間が、前記第1タイミングと前記第3タイミングとの間の期間よりも短くなるように制御する請求項1に記載の撮像装置。   The imaging according to claim 1, wherein the control unit performs control so that a period between the first timing and the second timing is shorter than a period between the first timing and the third timing. apparatus. 光を電荷に変換する複数の光電変換部を有する領域が方向と列方向とにおいて複数配置された撮像素子と、
複数の前記領域のうち第1領域が有する第1光電変換部で変換された電荷の転送を開始する第1タイミングと、複数の前記領域のうち、前記第1領域から前記行方向側において隣に配置された第2領域が有する、前記第1光電変換部から前記行方向側において隣に配置された第2光電変換部で変換された電荷の転送を開始する第2タイミングと、の間の期間が、前記第1タイミングと、前記第1領域が有する、前記第1光電変換部から前記行方向側において配置された第3光電変換部で変換された電荷の転送を開始する第3タイミングと、の間の期間よりも短くなるように制御する制御部と、
を備える撮像装置。
An imaging device having a plurality arranged in a region having a plurality of photoelectric conversion portions for converting light into electric charge in the row direction and column direction,
The first timing of starting the transfer of the charges converted by the first photoelectric conversion unit included in the first region of the plurality of regions, and the one of the plurality of regions adjacent to the first region from the first region in the row direction side. A period between the second region arranged and a second timing at which transfer of charges converted by the second photoelectric conversion unit arranged next to the first photoelectric conversion unit on the row direction side is started. However, the first timing, and a third timing of starting transfer of charges converted by the third photoelectric conversion unit arranged on the row direction side from the first photoelectric conversion unit, which is included in the first region, A control unit that controls to be shorter than the period between
An imaging device including.
前記制御部は、前記第1タイミングと前記第2タイミングとが略同時となるように制御する請求項1から請求項3のいずれか一項に記載の撮像装置。   The image pickup apparatus according to claim 1, wherein the control unit controls the first timing and the second timing to be substantially the same. 前記制御部は、前記第1タイミングと、複数の前記領域のうち、前記第1領域から前記列方向側において隣に配置された第3領域が有する、前記第1光電変換部から前記列方向側において隣に配置された第4光電変換部で変換された電荷の転送を開始する第4タイミングと、の間の期間が、前記第3タイミングと、前記第4タイミングと、の間の期間よりも短くなるように制御する請求項1から請求項4のいずれか一項に記載の撮像装置。 The control unit includes, from the first photoelectric conversion unit to the column direction side , the first timing and a third region of the plurality of regions that is adjacent to the first region on the column direction side. In the period between the fourth timing at which the transfer of the charges converted by the fourth photoelectric conversion unit arranged next to is started, and the period between the third timing and the fourth timing, The image pickup apparatus according to claim 1, wherein the image pickup apparatus is controlled so as to be shortened. 前記制御部は、前記第1タイミングと、複数の前記領域のうち、前記第1領域から前記列方向側において隣に配置された第3領域が有する、前記第1光電変換部から前記列方向側において隣に配置された第4光電変換部で変換された電荷の転送を開始する第4タイミングと、の間の期間が、前記第1タイミングと、前記第3タイミングと、の間の期間よりも短くなるように制御する請求項1から請求項5のいずれか一項に記載の撮像装置。 The control unit includes, from the first photoelectric conversion unit to the column direction side , the first timing and a third region of the plurality of regions that is adjacent to the first region on the column direction side. In the period between the fourth timing at which the transfer of the charges converted by the fourth photoelectric conversion unit arranged next to the second timing is started, the period between the first timing and the third timing is shorter than the period between the first timing and the third timing. The image pickup apparatus according to claim 1, wherein the image pickup apparatus is controlled so as to be shortened. 前記制御部は、前記第1タイミングと前記第4タイミングとが略同時となるように制御する請求項5または請求項6のいずれか一項に記載の撮像装置。   The image pickup apparatus according to claim 5, wherein the control unit controls the first timing and the fourth timing to be substantially the same. 前記撮像素子は、光学系からの光が入射され、
前記制御部は、前記第1光電変換部で変換された電荷により生成された信号と、前記第2光電変換部で変換された電荷により生成された信号と、を用いて前記光学系に含まれるレンズの駆動を制御する請求項1から請求項4のいずれか一項に記載の撮像装置。
The image sensor receives light from an optical system,
The control unit is included in the optical system using a signal generated by the charges converted by the first photoelectric conversion unit and a signal generated by the charges converted by the second photoelectric conversion unit. The imaging device according to claim 1, wherein driving of the lens is controlled.
前記制御部は、前記第1光電変換部で変換された電荷により生成された信号と、前記第4光電変換部で変換された電荷により生成された信号と、を用いてレンズの駆動を制御する請求項5から請求項7のいずれか一項に記載の撮像装置。   The control unit controls the driving of the lens by using a signal generated by the charges converted by the first photoelectric conversion unit and a signal generated by the charges converted by the fourth photoelectric conversion unit. The imaging device according to any one of claims 5 to 7. 前記撮像素子は、前記光電変換部で変換された電荷を転送するための複数の転送部を有し、
前記制御部は、前記転送部により前記光電変換部で変換された電荷の転送を開始するタイミングを制御する請求項1から請求項のいずれか一項に記載の撮像装置。
The image pickup device has a plurality of transfer units for transferring the charges converted by the photoelectric conversion unit,
Wherein the control unit, the imaging device according to any one of claims 1 to 9 for controlling the timing of starting the transfer of the electric charge converted by the photoelectric conversion unit by the transfer unit.
前記撮像素子は、前記光電変換部で変換された電荷により生成された信号に対して信号処理を行う信号処理部を有する請求項1から請求項10のいずれか一項に記載の撮像装置。 The imaging device, the imaging device according to any one of claims 1 to 10 having a signal processing unit for performing signal processing on the generated signal by the converted electric charges in the photoelectric conversion unit. 前記信号処理部は、前記光電変換部で変換された電荷により生成された信号をデジタル信号に変換する回路を含む請求項11に記載の撮像装置。 The image pickup apparatus according to claim 11 , wherein the signal processing unit includes a circuit that converts a signal generated by the charges converted by the photoelectric conversion unit into a digital signal. 前記回路は、前記領域毎に配置される請求項12に記載の撮像装置。 The imaging device according to claim 12 , wherein the circuit is arranged in each of the regions. 前記撮像素子は、前記光電変換部が配置される撮像チップと、前記信号処理部が配置される信号処理チップと、を有する請求項11から請求項13のいずれか一項に記載の撮像装置。 The imaging device according to any one of claims 11 to 13 , wherein the imaging element includes an imaging chip on which the photoelectric conversion unit is arranged and a signal processing chip on which the signal processing unit is arranged. 前記信号処理部で信号処理が行われた前記信号を記憶する記憶部を備える請求項11から請求項14のいずれか一項に記載の撮像装置。 The imaging apparatus according to any one of claims 14 to claim 11, comprising a storage unit for storing the signal on which signal processing has been performed by the signal processing unit. 前記撮像素子は、前記記憶部が配置されるメモリチップを有する請求項15に記載の撮像装置。 The image pickup apparatus according to claim 15 , wherein the image pickup element has a memory chip in which the storage unit is arranged.
JP2018099062A 2018-05-23 2018-05-23 Imaging device Active JP6680310B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018099062A JP6680310B2 (en) 2018-05-23 2018-05-23 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018099062A JP6680310B2 (en) 2018-05-23 2018-05-23 Imaging device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013053762A Division JP6343870B2 (en) 2013-03-15 2013-03-15 Imaging device and imaging apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020048758A Division JP7047857B2 (en) 2020-03-19 2020-03-19 Image sensor and image sensor

Publications (2)

Publication Number Publication Date
JP2018143004A JP2018143004A (en) 2018-09-13
JP6680310B2 true JP6680310B2 (en) 2020-04-15

Family

ID=63526939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018099062A Active JP6680310B2 (en) 2018-05-23 2018-05-23 Imaging device

Country Status (1)

Country Link
JP (1) JP6680310B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102879A (en) * 2020-03-19 2020-07-02 株式会社ニコン Imaging device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000184282A (en) * 1998-12-15 2000-06-30 Canon Inc Image pickup device, drive method for the image pickup device, image processing method, information recording medium and image processing system
JP2000278605A (en) * 1999-03-29 2000-10-06 Canon Inc Image pickup device and image processing system
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP5029274B2 (en) * 2007-10-10 2012-09-19 株式会社ニコン Imaging device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020102879A (en) * 2020-03-19 2020-07-02 株式会社ニコン Imaging device
JP7047857B2 (en) 2020-03-19 2022-04-05 株式会社ニコン Image sensor and image sensor

Also Published As

Publication number Publication date
JP2018143004A (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP7264189B2 (en) Imaging element and imaging device
JP7192843B2 (en) Image sensor and electronic equipment
JP6343870B2 (en) Imaging device and imaging apparatus
US20210335876A1 (en) Imaging element and imaging device having pixels each with multiple photoelectric converters
JP6413233B2 (en) Imaging device and imaging device
US20230421911A1 (en) Electronic device, imaging device, and imaging element
JP6561428B2 (en) Electronic device, control method, and control program
JP6680310B2 (en) Imaging device
JP7047857B2 (en) Image sensor and image sensor
JP7322995B2 (en) Imaging element and imaging device
JP2018174592A (en) Electronic apparatus
JP2015111761A (en) Electronic apparatus
JP6916418B2 (en) Imaging device
JP6825665B2 (en) Image sensor and image sensor
JP6733714B2 (en) Imaging device
JP7176583B2 (en) Imaging element and imaging device
JP6767306B2 (en) Imaging device
JP6998693B2 (en) Image sensor and image sensor
JP2023010959A (en) Imaging element and imaging device
JP2019092219A (en) Imaging apparatus, control method of the same, and control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6680310

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250