JP6673183B2 - Method for manufacturing pn junction silicon wafer - Google Patents
Method for manufacturing pn junction silicon wafer Download PDFInfo
- Publication number
- JP6673183B2 JP6673183B2 JP2016248384A JP2016248384A JP6673183B2 JP 6673183 B2 JP6673183 B2 JP 6673183B2 JP 2016248384 A JP2016248384 A JP 2016248384A JP 2016248384 A JP2016248384 A JP 2016248384A JP 6673183 B2 JP6673183 B2 JP 6673183B2
- Authority
- JP
- Japan
- Prior art keywords
- type single
- silicon substrate
- crystal silicon
- junction
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 182
- 229910052710 silicon Inorganic materials 0.000 title claims description 179
- 239000010703 silicon Substances 0.000 title claims description 179
- 238000000034 method Methods 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 225
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 220
- 235000012431 wafers Nutrition 0.000 claims description 133
- 239000001301 oxygen Substances 0.000 claims description 51
- 229910052760 oxygen Inorganic materials 0.000 claims description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 49
- -1 fluorine ions Chemical class 0.000 claims description 36
- 229910052731 fluorine Inorganic materials 0.000 claims description 31
- 239000011737 fluorine Substances 0.000 claims description 31
- 239000002019 doping agent Substances 0.000 claims description 24
- 230000004913 activation Effects 0.000 claims description 21
- 238000000227 grinding Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 54
- 238000001994 activation Methods 0.000 description 29
- 239000013078 crystal Substances 0.000 description 25
- 230000007547 defect Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 238000005530 etching Methods 0.000 description 13
- 229910052786 argon Inorganic materials 0.000 description 12
- 230000009471 action Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 9
- 230000001678 irradiating effect Effects 0.000 description 9
- 238000001556 precipitation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 239000002244 precipitate Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000008093 supporting effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハに関する。 The present invention relates to a method for manufacturing a pn junction silicon wafer and a pn junction silicon wafer.
特許文献1には、縦型デバイスに用いるpn接合シリコンウェーハの製造方法として、エピタキシャル成長法が記載されている。具体的には、支持基板の上に、支持基板とは反対の導電型を有するエピタキシャル層を化学蒸着法等によりエピタキシャル成長させて、pn接合シリコンウェーハを得る。ここで、縦型デバイスにおいて高耐圧動作を実現するためには、100μm以上のエピタキシャル層を堆積する必要がある。
特許文献2には、シリコン基板同士を真空常温下で貼り合わせる方法(以下、「真空常温接合法」と称する)として、以下の技術が記載されている。まず、真空常温下で、2枚のシリコン基板の各表面にアルゴン高速原子ビームを照射する活性化処理を施すことにより、上記両方の表面を活性化面とする。引き続き、真空常温下で、上記両方の活性化面を接触させることで、上記両方の活性化面を貼合せ面として2枚のシリコン基板を貼り合わせる。
しかしながら、特許文献1に記載のエピタキシャル成長法では、100μm以上の層厚のエピタキシャル層を形成するのに長時間かかってしまう。そのため、エピタキシャル成長中にウェーハが熱応力に耐えることができずスリップや転位が発生したり、支持基板中のドーパントがエピタキシャル層へ拡散するという問題が生じることがわかった。
However, in the epitaxial growth method described in
そこで、本発明者らは、エピタキシャル成長法に代わる方法として特許文献2に記載の真空常温接合法を用いてpn接合シリコンウェーハを作製することを考えた。真空常温接合法では、特許文献2に記載の技術のように、アルゴンを照射することにより活性化処理を行うのが一般的である。そこで、本発明者らは、以下の方法によりpn接合シリコンウェーハを作製した。まず、真空常温下でp型単結晶シリコン基板の片面とn型単結晶シリコン基板の片面にアルゴンをプラズマ雰囲気でイオン化して生成したアルゴンイオンを照射することにより、上記両方の片面を活性化面とした。引き続き、真空常温下で、上記両方の活性化面を接触させることで、上記両方の活性化面を貼合せ面として、p型単結晶シリコン基板とn型単結晶シリコン基板とを貼り合わせて、pn接合シリコンウェーハを得た。
Thus, the present inventors have considered producing a pn junction silicon wafer using a vacuum room temperature bonding method described in
しかしながら、このようにして得たpn接合シリコンウェーハを用いて作製した縦型デバイスに電圧を印加した場合、リーク電流を抑制しきれず、デバイス特性の観点から改善の余地があることがわかった。 However, it was found that when a voltage was applied to a vertical device manufactured using the pn junction silicon wafer obtained in this way, the leak current could not be suppressed, and there was room for improvement from the viewpoint of device characteristics.
本発明は、上記課題に鑑み、縦型デバイスにおいてリーク電流を抑制することができるpn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハを提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a method for manufacturing a pn-junction silicon wafer and a pn-junction silicon wafer that can suppress leakage current in a vertical device.
本発明者らは、上記課題を解決すべくpn接合シリコンウェーハの貼合せ面近傍に着目し、これについて分析を行った。その結果、貼合せ面近傍には酸素が存在しており、これがリーク電流の発生源となっていることがわかった。そして、本発明者らは更なる検討を進めたところ、この酸素は、p型単結晶シリコン基板やn型単結晶シリコン基板の表層に形成された厚さ5〜20Åの自然酸化膜に由来するものであることがわかった。すなわち、一般的に非酸化性雰囲気に保持されないp型単結晶シリコン基板やn型単結晶シリコン基板の表層には、厚さ5〜20Åの自然酸化膜が形成されている。この自然酸化膜中の酸素は、アルゴンイオンの照射によって、自然酸化膜が存在する領域よりも深い領域に押し込まれてしまう(以下「ノックオン」と称する)。そして、酸素がノックオンされたp型単結晶シリコン基板とn型単結晶シリコン基板とを貼り合わせてpn接合シリコンウェーハを作製すると、貼合せ面近傍に酸素が残存し、リーク電流の発生源となる。 The present inventors have focused on the vicinity of the bonding surface of a pn junction silicon wafer in order to solve the above problem, and have analyzed this. As a result, it was found that oxygen was present in the vicinity of the bonding surface, and this was a source of leakage current. As a result of further study by the present inventors, this oxygen is derived from a natural oxide film having a thickness of 5 to 20 ° formed on the surface of a p-type single crystal silicon substrate or an n-type single crystal silicon substrate. Turned out to be something. That is, a natural oxide film having a thickness of 5 to 20 ° is generally formed on a surface layer of a p-type single crystal silicon substrate or an n-type single crystal silicon substrate which is not maintained in a non-oxidizing atmosphere. Oxygen in the natural oxide film is pushed into a region deeper than the region where the natural oxide film is present by irradiation with argon ions (hereinafter referred to as “knock-on”). Then, when a pn junction silicon wafer is manufactured by bonding a p-type single crystal silicon substrate with oxygen knocked on and an n-type single crystal silicon substrate, oxygen remains near the bonding surface and becomes a source of leakage current. .
そこで、本発明者らは、貼合せ面近傍に酸素が残存するのを抑制することができる真空常温接合法について検討したところ、自然酸化膜中の酸素やノックオンされた酸素の量は、フッ素イオンのエッチング作用により抑制することができるという新たな着想を得た。この着想に基づいて、照射イオンをアルゴンイオンに代えてフッ素イオンとすることにより、貼合せ面近傍に酸素が残存するのを抑制することができることを見出した。そして、縦型デバイスにおいてリーク電流を顕著に抑制することができることを確認した。 Therefore, the present inventors have studied a vacuum room temperature bonding method that can suppress oxygen from remaining near the bonding surface, and found that the amount of oxygen in the natural oxide film and the amount of knocked-on oxygen A new idea that it can be suppressed by the etching action of. Based on this idea, it has been found that oxygen ions can be suppressed from remaining near the bonding surface by changing the irradiation ions to fluorine ions instead of argon ions. Then, it was confirmed that the leakage current can be significantly suppressed in the vertical device.
本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
(1)p型単結晶シリコン基板の片面と、n型単結晶シリコン基板の片面に、真空常温下でフッ素イオンを照射して、前記両方の片面をエッチング処理して、活性化面とする第1工程と、
前記第1工程に引き続き、真空常温下で前記両方の活性化面を接触させることで、前記p型単結晶シリコン基板と前記n型単結晶シリコン基板とを一体化させて、pn接合シリコンウェーハを得る第2工程と、
を有することを特徴とするpn接合シリコンウェーハの製造方法。
The present invention has been completed based on the above findings, and the gist configuration thereof is as follows.
(1) One side of a p-type single-crystal silicon substrate and one side of an n-type single-crystal silicon substrate are irradiated with fluorine ions at normal temperature in a vacuum to etch both of the one sides to form an activated surface. One process,
Subsequent to the first step, the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate are integrated by bringing the two activation surfaces into contact with each other at a normal temperature in a vacuum to form a pn junction silicon wafer. A second step to obtain;
A method for producing a pn junction silicon wafer, comprising:
(2)前記第1工程に先立ち、前記p型単結晶シリコン基板の片面に、前記n型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のn型シリコンエピタキシャル層を形成する工程を有し、
前記第1工程では、前記p型単結晶シリコン基板の片面に代えて、前記n型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、活性化面とする、上記(1)に記載のpn接合シリコンウェーハの製造方法。
(2) Prior to the first step, an n-type silicon epitaxial layer having a dopant concentration higher than that of the n-type single crystal silicon substrate and having a thickness of 50 μm or less is formed on one surface of the p-type single crystal silicon substrate. Having a step of forming,
In the first step, instead of one surface of the p-type single crystal silicon substrate, the surface of the n-type silicon epitaxial layer is irradiated with fluorine ions at normal temperature in a vacuum to etch the surface and activate the surface. The method for producing a pn junction silicon wafer according to the above (1), wherein the surface is a plane.
(3)前記第1工程に先立ち、前記n型単結晶シリコン基板の片面に、前記p型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のp型シリコンエピタキシャル層を形成する工程を有し、
前記第1工程では、前記n型単結晶シリコン基板の片面に代えて、前記p型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、活性化面とする、上記(1)に記載のpn接合シリコンウェーハの製造方法。
(3) Prior to the first step, a p-type silicon epitaxial layer having a dopant concentration higher than that of the p-type single crystal silicon substrate and having a thickness of 50 μm or less is formed on one surface of the n-type single crystal silicon substrate. Having a step of forming,
In the first step, instead of one surface of the n-type single crystal silicon substrate, the surface of the p-type silicon epitaxial layer is irradiated with fluorine ions at normal temperature in a vacuum to etch the surface and activate the surface. The method for producing a pn junction silicon wafer according to the above (1), wherein the surface is a plane.
(4)前記第1工程において照射する前記フッ素イオンのドーズ量が、1×1015atoms/cm2以上1×1018atoms/cm2以下である、上記(1)〜(3)のいずれか1つに記載のpn接合シリコンウェーハの製造方法。 (4) Any of the above (1) to (3), wherein the dose of the fluorine ions irradiated in the first step is 1 × 10 15 atoms / cm 2 or more and 1 × 10 18 atoms / cm 2 or less. The method for producing a pn junction silicon wafer according to one of the above aspects.
(5)前記p型単結晶シリコン基板および前記n型単結晶シリコン基板が転位クラスターおよびCOPを含まないシリコンウェーハである、上記(1)〜(4)のいずれか1つに記載のpn接合シリコンウェーハの製造方法。 (5) The pn junction silicon according to any one of (1) to (4), wherein the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate are silicon wafers containing no dislocation cluster and no COP. Wafer manufacturing method.
(6)前記p型単結晶シリコン基板および前記n型単結晶シリコン基板の面方位が同じである、上記(1)〜(5)のいずれか1つに記載のpn接合シリコンウェーハの製造方法。 (6) The method for producing a pn junction silicon wafer according to any one of (1) to (5), wherein the p-type single crystal silicon substrate and the n-type single crystal silicon substrate have the same plane orientation.
(7)前記第2工程の後に、前記pn接合シリコンウェーハを構成する前記p型単結晶シリコン基板および前記n型単結晶シリコン基板の少なくとも一方を研削および研磨する工程をさらに有する、上記(1)〜(6)のいずれか1つに記載のpn接合シリコンウェーハの製造方法。 (7) The method according to (1), further comprising: after the second step, grinding and polishing at least one of the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate constituting the pn junction silicon wafer. The method for producing a pn junction silicon wafer according to any one of (1) to (6).
(8)p型単結晶シリコン基板と、
前記p型単結晶シリコン基板と接するn型単結晶シリコン基板と、
を有するpn接合シリコンウェーハであって、
前記pn接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記p型単結晶シリコン基板と前記n型単結晶シリコン基板との界面にピークを有しないことを特徴とするpn接合シリコンウェーハ。
(8) a p-type single crystal silicon substrate;
An n-type single-crystal silicon substrate in contact with the p-type single-crystal silicon substrate;
A pn junction silicon wafer having:
A pn junction silicon wafer, characterized in that the pn junction silicon wafer does not have a peak in an oxygen concentration profile in a depth direction at an interface between the p-type single crystal silicon substrate and the n-type single crystal silicon substrate.
(9)前記p型単結晶シリコン基板と前記n型単結晶シリコン基板との間に、前記n型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のn型シリコンエピタキシャル層をさらに有し、
前記pn接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記p型単結晶シリコン基板と前記n型単結晶シリコン基板との前記界面に代えて、前記n型シリコンエピタキシャル層と前記n型単結晶シリコン基板との界面にピークを有しない、上記(8)に記載のpn接合シリコンウェーハ。
(9) An n-type silicon epitaxial layer having a dopant concentration higher than that of the n-type single crystal silicon substrate and having a thickness of 50 μm or less between the p-type single crystal silicon substrate and the n-type single crystal silicon substrate. Further comprising a layer,
In the oxygen concentration profile in the depth direction of the pn junction silicon wafer, instead of the interface between the p-type single crystal silicon substrate and the n-type single crystal silicon substrate, the n-type silicon epitaxial layer and the n-type single crystal The pn junction silicon wafer according to the above (8), which has no peak at the interface with the silicon substrate.
(10)前記p型単結晶シリコン基板と前記n型単結晶シリコン基板との間に、前記p型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のp型シリコンエピタキシャル層をさらに有し、
前記pn接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、前記p型単結晶シリコン基板と前記n型単結晶シリコン基板との前記界面に代えて、前記p型シリコンエピタキシャル層と前記p型単結晶シリコン基板との界面にピークを有しない、上記(8)に記載のpn接合シリコンウェーハ。
(10) A p-type silicon epitaxial layer having a dopant concentration higher than that of the p-type single-crystal silicon substrate and having a thickness of 50 μm or less between the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate. Further comprising a layer,
In the oxygen concentration profile in the depth direction of the pn junction silicon wafer, instead of the interface between the p-type single crystal silicon substrate and the n-type single crystal silicon substrate, the p-type silicon epitaxial layer and the p-type single crystal The pn junction silicon wafer according to the above (8), which has no peak at the interface with the silicon substrate.
(11)前記p型単結晶シリコン基板および前記n型単結晶シリコン基板が転位クラスターおよびCOPを含まないシリコンウェーハである、上記(8)〜(10)のいずれか1つに記載のpn接合シリコンウェーハ。 (11) The pn junction silicon according to any one of (8) to (10), wherein the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate are silicon wafers containing no dislocation cluster and no COP. Wafer.
(12)前記p型単結晶シリコン基板および前記n型単結晶シリコン基板の面方位が同じである、上記(8)〜(11)のいずれか1つに記載のpn接合シリコンウェーハ。 (12) The pn junction silicon wafer according to any one of (8) to (11), wherein the p-type single crystal silicon substrate and the n-type single crystal silicon substrate have the same plane orientation.
本発明によれば、縦型デバイスにおいてリーク電流を抑制することができるpn接合シリコンウェーハを製造することができる。 According to the present invention, it is possible to manufacture a pn junction silicon wafer capable of suppressing a leak current in a vertical device.
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。また、図1及び図2では説明の便宜上、実際の厚さの割合とは異なり、p型単結晶シリコン基板10およびn型単結晶シリコン基板20に対して自然酸化膜12,22,34、及びシリコンエピタキシャル層32の厚さを誇張して示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same components are denoted by the same reference numerals in principle, and the description thereof will not be repeated. In FIGS. 1 and 2, for convenience of explanation, the
(第1の実施形態)
図1を参照して、本発明のpn接合シリコンウェーハの製造方法の第1の実施形態を説明する。
(First embodiment)
With reference to FIG. 1, a first embodiment of a method for manufacturing a pn junction silicon wafer of the present invention will be described.
(第1工程)
図1を参照して、非酸化性雰囲気に保持されないp型単結晶シリコン基板10およびn型単結晶シリコン基板20の表層には、厚さが5〜20Åの自然酸化膜12,22がそれぞれ形成されている。第1工程では、まず、p型単結晶シリコン基板10の片面とn型単結晶シリコン基板20の片面に、真空常温下でフッ素イオンを照射する。フッ素イオンのエッチング作用および活性化作用により、図1に示すように、p型単結晶シリコン基板10の片面とn型単結晶シリコン基板20の片面とがそれぞれエッチング処理され、活性化面10A,20Aとなる。
これらの活性化面10A,20Aにはシリコンが本来有するダングリングボンド(結合の手)が現れている。本発明の特徴的部分は、第1工程における照射イオンとしてフッ素イオンを用いることであり、その技術的意義については後述する。
(First step)
Referring to FIG. 1,
Dangling bonds (bonding hands) inherent to silicon appear on these activated
(第2工程)
次に、図1を参照して、第1工程に引き続き、真空常温下で上記両方の活性化面を接触させる。これにより、上記両方の活性化面に対して瞬時に接合力が働き、上記両方の活性化面を貼合せ面としてp型単結晶シリコン基板10とn型単結晶シリコン基板20とが強固に接合されて一体化し、pn接合シリコンウェーハが得られる。このように真空常温接合法では、両基板の接合が常温下で瞬時かつ強固に行われる。そのため、p型単結晶シリコン基板10中のドーパントがn型単結晶シリコン基板20側に拡散したり、n型単結晶シリコン基板20中のドーパントがp型単結晶シリコン基板10側に拡散したりすることが抑制される。また、支持基板上にエピタキシャル層を長時間かけて成長させてpn接合シリコンウェーハを作製する従来技術と異なり、瞬時かつ強固に両基板を接合することができるので、スリップおよび転位の発生を防止することができる。
(2nd process)
Next, referring to FIG. 1, following the first step, the above-mentioned two activated surfaces are brought into contact with each other at a vacuum normal temperature. As a result, the bonding force instantaneously acts on both of the activated surfaces, and the p-type single-
以下では、図3を参照して、第1工程および第2工程を実現する装置の一形態を説明する。真空常温接合装置40は、プラズマチャンバー41と、ガス導入口42と、真空ポンプ43と、パルス電圧印加装置44と、ウェーハ固定台45A,45Bと、を有する。
Hereinafter, an embodiment of an apparatus for implementing the first step and the second step will be described with reference to FIG. The vacuum room temperature bonding apparatus 40 includes a
まず、プラズマチャンバー41内のウェーハ固定台45A,45Bにそれぞれp型単結晶シリコン基板10およびn型単結晶シリコン基板20を載置および固定する。次に、真空ポンプ43によりプラズマチャンバー41内を減圧し、ついで、ガス導入口42からプラズマチャンバー41内にフッ素源化合物からなる原料ガスを導入する。フッ素源化合物としては、エッチング作用および活性化作用を有するものであれば特に限定されず、具体的にはCF4、SF6等が挙げられる。
First, the p-type single-
続いて、パルス電圧印加装置44によりウェーハ固定台45A,45B(およびp型単結晶シリコン基板10,n型単結晶シリコン基板20)に正電圧をパルス状に印加する。これにより、原料ガスが分解してプラズマが生成するとともに、生成したプラズマに含まれるフッ素イオン(F−)がp型単結晶シリコン基板10およびn型単結晶シリコン基板20に向けて加速および照射される。
Subsequently, a positive voltage is applied in a pulse shape to the wafer fixing tables 45A and 45B (and the p-type single-
照射するフッ素イオンのドーズ量は、1×1015atoms/cm2以上1×1018atoms/cm2以下とすることが好ましい。1×1015atoms/cm2以上であれば、エッチング処理および活性化処理を安定して行うことができ、1×1018atoms/cm2以下であれば、デバイスプロセスにおける熱処理だけで後述する変質層の結晶性を回復させることができるからである。 The dose of the irradiated fluorine ions is preferably set to 1 × 10 15 atoms / cm 2 or more and 1 × 10 18 atoms / cm 2 or less. When the concentration is 1 × 10 15 atoms / cm 2 or more, the etching process and the activation process can be performed stably. When the concentration is 1 × 10 18 atoms / cm 2 or less, the heat treatment in the device process alone causes the deterioration described below. This is because the crystallinity of the layer can be recovered.
以下では、第1工程におけるチャンバー圧力、パルス電圧、及び基板温度の条件について詳細に説明する。 Hereinafter, the conditions of the chamber pressure, the pulse voltage, and the substrate temperature in the first step will be described in detail.
プラズマチャンバー41内のチャンバー圧力は1×10−5Pa以下とすることが好ましい。1×10−5Pa以下とすることで、p型単結晶シリコン基板10およびn型単結晶シリコン基板20から弾き出されたシリコン等の元素が基板10,20や活性化面10A,20Aに再付着し、ダングリングボンドの形成率が低下するのを防ぐことができるからである。
The chamber pressure in the
p型単結晶シリコン基板10およびn型単結晶シリコン基板20に印加するパルス電圧は、基板10,20に対するフッ素イオン(F−)の加速エネルギーが100eV以上5keV以下となるように設定する。100eV以上であれば、フッ素イオンが基板10,20や活性化面10A,20Aに堆積することを防止でき、シリコン原子をスパッタすることによりダングリングボンドを形成でき、5keV以下であれば、フッ素イオンが基板の内部に注入されるのを防止できるからである。
The pulse voltage applied to the p-type single-
パルス電圧の周波数は、10Hz以上10kHz以下とすることが好ましい。10Hz以上であれば、フッ素イオンの照射ばらつきを吸収できるので、イオン照射量が安定し、10kHz以下であれば、グロー放電によるプラズマ形成が安定するからである。 It is preferable that the frequency of the pulse voltage be 10 Hz or more and 10 kHz or less. If the frequency is 10 Hz or more, the irradiation variation of fluorine ions can be absorbed, so that the ion irradiation amount is stable. If the frequency is 10 kHz or less, plasma formation by glow discharge is stabilized.
パルス電圧のパルス幅は、1μ秒以上10m秒以下とすることが好ましい。1μ秒以上であれば、安定してフッ素イオンを基板10,20や活性化面10A,20Aに照射でき、10m秒以下であれば、グロー放電によるプラズマ形成が安定するからである。
It is preferable that the pulse width of the pulse voltage be 1 μsec or more and 10 msec or less. If it is 1 μsec or more, fluorine ions can be stably irradiated to the
p型単結晶シリコン基板10およびn型単結晶シリコン基板20は加熱されず、その温度は常温(通常、30℃〜90℃)となる。
The p-type single-
上記の条件を満たす範囲で、チャンバー圧力、パルス電圧、及び基板温度を設定することで、第1工程を実現することができる。その後、第2工程では、ウェーハ固定台45A,45B同士を近づけることにより、上記両方の活性化面が接触する。これにより、p型単結晶シリコン基板10とn型単結晶シリコン基板20とが一体化し、pn接合シリコンウェーハが得られる。
By setting the chamber pressure, the pulse voltage, and the substrate temperature within a range satisfying the above conditions, the first step can be realized. Thereafter, in the second step, the two activation surfaces are brought into contact with each other by bringing the wafer fixing stands 45A and 45B closer to each other. Thereby, the p-type single
以上の方法により、真空常温接合装置40を用いて、第1工程および第2工程を実現することができる。しかしながら、本発明による方法はこれに限定されず、第1工程におけるエッチング処理と活性化処理とで、チャンバー圧力、パルス電圧、及び基板温度の条件をそれぞれ別々に設定してもよい。 According to the above method, the first step and the second step can be realized by using the vacuum room temperature bonding apparatus 40. However, the method according to the present invention is not limited to this, and the conditions of the chamber pressure, the pulse voltage, and the substrate temperature may be separately set for the etching process and the activation process in the first step.
第1工程におけるエッチング処理では、プラズマチャンバー41内のチャンバー圧力が1×10−3Pa以下であってもよい。1×10−3Pa以下であれば、各基板の片面をエッチングできるからである。
In the etching process in the first step, the chamber pressure in the
また、第1工程における活性化処理では、p型単結晶シリコン基板10およびn型単結晶シリコン基板20に印加するパルス電圧は、p型単結晶シリコン基板10およびn型単結晶シリコン基板20の表面に対するフッ素イオン(F−)の加速エネルギーが100eV以上5keV以下となるように設定してもよい。100eV以上であれば、フッ素イオンが基板10,20や活性化面10A,20Aに堆積することを防止でき、シリコン原子をスパッタすることによりダングリングボンドを形成でき、5keV以下であれば、フッ素イオンが基板の内部に注入されるのを防止できるからである。
In the activation process in the first step, the pulse voltage applied to the p-type single-
(pn接合シリコンウェーハの研削および研磨)
第2工程の後、pn接合シリコンウェーハを構成するp型単結晶シリコン基板10およびn型単結晶シリコン基板20の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのpn接合シリコンウェーハ100を得ることができる。なお、上記研削および研磨する工程では、公知または任意の研削および研磨法を好適に用いることができ、具体的には平面研削および鏡面研磨法が挙げられる。
(Grinding and polishing of pn junction silicon wafer)
After the second step, the method may further include a step of grinding and polishing at least one of the p-type single-
本発明の特徴的部分は、照射イオンとして、エッチング作用および活性化作用を有するフッ素イオン(F−)を用いることである。以下では、この技術的意義を作用効果とともに説明する。 A characteristic part of the present invention is that fluorine ions (F − ) having an etching action and an activating action are used as irradiation ions. Hereinafter, this technical significance will be described together with the operation and effect.
図5を参照して、p型単結晶シリコン基板10およびn型単結晶シリコン基板20の各表層には、一般的に、厚さが5〜20Åの自然酸化膜12,22が形成されている。そのため、p型単結晶シリコン基板10の片面とn型単結晶シリコン基板20の片面に、従来のようにアルゴンイオン(Ar+)を照射する活性化処理を施すと、自然酸化膜12,22中の酸素が、自然酸化膜12,22が存在する領域よりも深い領域にノックオンされてしまう。そして、このp型単結晶シリコン基板10とn型単結晶シリコン基板20とを貼り合わせてpn接合シリコンウェーハを作製すると、貼合せ面近傍には酸素が残存してしまう。そして、残存した酸素は、リーク電流の発生源となってしまう。
Referring to FIG. 5,
これに対して、本発明者らは、アルゴンイオンに代えてフッ素イオンを照射すると、縦型デバイスにおいてリーク電流を抑制することができることを見出した。本発明者らは、その作用効果を以下のように考えている。 On the other hand, the present inventors have found that leakage current can be suppressed in a vertical device by irradiating fluorine ions instead of argon ions. The present inventors consider the operation and effect as follows.
図1を参照して、p型単結晶シリコン基板10の片面とn型単結晶シリコン基板20の片面にフッ素イオンを照射する場合であっても、自然酸化膜12,22中の酸素は、p型単結晶シリコン基板10およびn型単結晶シリコン基板20の各表面から20Åより深い位置にノックオンされる。しかしながら、フッ素イオンは、エッチング作用と活性化作用とを有するイオンである。そのため、フッ素イオンのエッチング作用により、自然酸化膜12,22を除去することができ、さらには、酸素がノックオンした領域も除去することができる。そして、フッ素の活性化作用により、エッチング処理されたp型単結晶シリコン基板10の片面とn型単結晶シリコン基板の片面とがそれぞれ活性化面10A,20Aとなる。このように、フッ素イオンのエッチング作用と活性化作用とを利用することで、貼合せ面近傍に残存する酸素の量を抑制することができる真空常温接合法を実現することができ、縦型デバイスにおいてリーク電流を抑制することができるのである。
Referring to FIG. 1, even when one side of p-type single-
しかも、上記の作用効果に加えて、本発明者らは、以下の作用効果も付加的に得られることを見出した。すなわち、アルゴンイオンを照射する場合、照射したアルゴンイオンは基板中の電子と結合してアルゴン(原子)となる。そして、貼合せ面近傍にて、これらのアルゴンが複数集合して塊状の析出物が複数形成される。これらの析出物もリーク電流の発生源になる。一方で、本発明のように、フッ素イオンを照射する場合、照射したフッ素イオンは、p型単結晶シリコン基板10およびn型単結晶シリコン基板20を構成するシリコンと反応して、4フッ化珪素(SiF4)になりガス化する。従って、本発明によればイオン照射に起因する析出物の発生を抑制することができるので、リーク電流をさらに抑制することができるのである。
In addition, the present inventors have found that in addition to the above-mentioned effects, the following effects can be additionally obtained. That is, when irradiating with argon ions, the irradiated argon ions combine with electrons in the substrate to become argon (atoms). Then, in the vicinity of the bonding surface, a plurality of these argon atoms aggregate to form a plurality of massive precipitates. These precipitates are also sources of leakage current. On the other hand, when irradiating with fluorine ions as in the present invention, the irradiated fluorine ions react with the silicon constituting the p-type single-
リーク電流をさらに抑制する観点から、上記の活性化処理では、ノックオンされた酸素を除去し、p型単結晶シリコン基板およびn型単結晶シリコン基板の各ベアシリコン面を露出させてもよい。なお、本明細書における「ベアシリコン面」とは、自然酸化膜が存在せず、かつ、ノックオンされた酸素が存在しないp型単結晶シリコン面、若しくはn型単結晶シリコン面、又は、p型シリコンエピタキシャル面、若しくはn型シリコンエピタキシャル面を意味する。 From the viewpoint of further suppressing the leak current, in the activation treatment, the knocked-on oxygen may be removed to expose each bare silicon surface of the p-type single crystal silicon substrate and the n-type single crystal silicon substrate. Note that the “bare silicon surface” in this specification refers to a p-type single crystal silicon surface or an n-type single crystal silicon surface in which a natural oxide film does not exist and knock-on oxygen does not exist. It means a silicon epitaxial plane or an n-type silicon epitaxial plane.
ここで、pn接合シリコンウェーハの貼合せ面近傍には、第1工程における活性化処理に起因してp型単結晶シリコン基板10およびn型単結晶シリコン基板20が本来有する結晶性が乱れた変質層が生じている。しかしながら、変質層の結晶性は、デバイスプロセスに含まれる600℃以上の熱処理によって本来の結晶性に回復する。そのため、変質層に起因するリーク電流は、縦型デバイスにおいて抑制される。
Here, in the vicinity of the bonding surface of the pn-junction silicon wafer, the quality of the p-type single-
このように、変質層における結晶性の乱れは、デバイスプロセスにおける熱処理によって回復するので、第2工程の後であって、デバイスプロセスの前に再結晶化のための追加の熱処理を行う必要がない。そのため、製造コストを低減することができる。しかしながら、第2工程の後であって、デバイスプロセスの前に、以下に説明する再結晶化のための熱処理を追加的に行ってもよい。 As described above, since the disorder in the crystallinity in the altered layer is recovered by the heat treatment in the device process, it is not necessary to perform an additional heat treatment for recrystallization after the second step and before the device process. . Therefore, manufacturing costs can be reduced. However, a heat treatment for recrystallization described below may be additionally performed after the second step and before the device process.
上記再結晶化のための熱処理は、N2、ArおよびH2から選択される少なくとも一種が含まれる雰囲気中で、200℃以上1300℃以下の温度領域で30分以上2時間以下とすることが好ましい。例えば、1000℃以上の温度領域で1〜2時間の熱処理を行う場合、昇温および降温速度が速いマイクロ波アニール処理を採用することがより好ましい。マイクロ波アニール処理では、広義のマイクロ波と呼ばれる周波数300MHz以上3THz以下の電磁波をpn接合シリコンウェーハに照射して、pn接合シリコンウェーハを効率よく加熱することができる。なお、外部ヒーター源を用いて加熱する一般的な熱処理(例えば、ファーネス炉による熱処理)では、昇温および降温に数十分かかってしまう。そのため、昇温および降温中に基板中のドーパントが拡散するという問題が生じ、デバイス特性に影響を及ぼす。 The heat treatment for recrystallization is performed in an atmosphere containing at least one selected from N 2 , Ar, and H 2 in a temperature range of 200 ° C. to 1300 ° C. for 30 minutes to 2 hours. preferable. For example, when performing a heat treatment for 1 to 2 hours in a temperature range of 1000 ° C. or higher, it is more preferable to employ a microwave annealing process in which the temperature rising and cooling rates are fast. In the microwave annealing, the pn-junction silicon wafer can be efficiently heated by irradiating the pn-junction silicon wafer with electromagnetic waves having a frequency of 300 MHz or more and 3 THz or less, which is called microwave in a broad sense. In general, heat treatment using an external heater source (for example, heat treatment in a furnace furnace) requires several tens of minutes to raise and lower the temperature. Therefore, a problem occurs in that the dopant in the substrate diffuses during the temperature rise and the temperature decrease, which affects device characteristics.
本工程は、市販のマイクロ波アニール装置を用いて行うことができる。本工程では、電磁波をpn接合シリコンウェーハに10分以上1時間以下照射することにより、pn接合シリコンウェーハを50℃以上1300℃以下の温度に加熱することができる。また、マイクロ波アニール処理では、pn接合シリコンウェーハを急速に昇降温させることが可能であり、昇降温レートは、50℃/min以上200℃/min以下とすることが好ましい。50℃/min以上であれば、昇降温中に基板中のドーパントが拡散するおそれがなく、200℃/min以下であれば、昇降温中にウェーハにかかる熱応力を抑制することができるので、スリップや転位が発生しない。また、照射する電磁波の周波数は、300MHz以上300GHz以下とすることが好ましく、照射する電磁波の出力は、500W以上4kW以下とすることが好ましい。 This step can be performed using a commercially available microwave annealing apparatus. In this step, the pn junction silicon wafer can be heated to a temperature of 50 ° C. to 1300 ° C. by irradiating the pn junction silicon wafer with the electromagnetic wave for 10 minutes to 1 hour. In the microwave annealing treatment, the temperature of the pn junction silicon wafer can be rapidly raised and lowered, and the rate of temperature rise and fall is preferably 50 ° C./min or more and 200 ° C./min or less. When the temperature is 50 ° C./min or more, the dopant in the substrate does not diffuse during the temperature rise / fall, and when the temperature is 200 ° C./min or less, the thermal stress applied to the wafer during the temperature rise / fall can be suppressed. No slip or dislocation occurs. Further, the frequency of the electromagnetic wave to be applied is preferably 300 MHz or more and 300 GHz or less, and the output of the applied electromagnetic wave is preferably 500 W or more and 4 kW or less.
(第2の実施形態)
図2を参照して、本発明のpn接合シリコンウェーハの製造方法の第2の実施形態を説明する。
(Second embodiment)
Referring to FIG. 2, a second embodiment of the method for manufacturing a pn junction silicon wafer of the present invention will be described.
(n型シリコンエピタキシャル層の形成)
図2を参照してまず、p型単結晶シリコン基板10の片面に、n型単結晶シリコン基板20のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のn型シリコンエピタキシャル層32を形成する。n型シリコンエピタキシャル層32の厚さが50μmを超えると、エピタキシャル成長に長時間かかってしまう。そのため、ウェーハが熱応力に耐えることができず、スリップや転位が発生したり、p型単結晶シリコン基板10中のドーパントがn型シリコンエピタキシャル層32へ拡散するという問題が生じる。
(Formation of n-type silicon epitaxial layer)
Referring to FIG. 2, first, an n-type
n型単結晶シリコン基板20のドーパント濃度は、8.4×1012atoms/cm3以上9.0×1014atoms/cm3以下とすることが好ましく、n型シリコンエピタキシャル層32のドーパント濃度は、n型単結晶シリコン基板20のドーパント濃度の10倍以上1000倍以下とすることが好ましい。10倍以上とすることで、後述する空乏層領域の縦方向の広がりを抑制することができる。また、1000倍以下とすることで、デバイス特性に影響を及ぼす電界集中を抑制することができる。
The dopant concentration of the n-type single
n型シリコンエピタキシャル層32の形成には、公知または任意の方法を好適に用いることができ、例えば枚葉式エピタキシャル成長装置を用いることができる。なお、エピタキシャル成長により形成したn型シリコンエピタキシャル層32の表面にも、図2に示すように厚さ5〜20Åの自然酸化膜34が形成されている。
For forming the n-type
(第1工程)
次に、図2を参照して、n型シリコンエピタキシャル層32の表面と、n型単結晶シリコン基板20の片面に、真空常温下でフッ素イオンを照射する。フッ素イオンのエッチング作用および活性化作用により、図2に示すように、n型シリコンエピタキシャル層の表面とn型単結晶シリコン基板20の片面とがそれぞれエッチング処理され、活性化面32A,20Aとなる。ここで、これら活性化面32A,20Aには、シリコンが本来有するダングリングボンドが現れている。
(First step)
Next, referring to FIG. 2, the surface of n-type
(第2工程)
次に、図2を参照して、第1工程に引き続き、真空常温下で上記両方の活性化面を接触させる。これにより、上記両方の活性化面に対して瞬時に接合力が働き、上記両方の活性化面を貼合せ面としてp型単結晶シリコン基板10とn型単結晶シリコン基板20とが強固に接合されて一体化し、pn接合シリコンウェーハが得られる。
(2nd process)
Next, referring to FIG. 2, following the first step, the two activated surfaces are brought into contact with each other at a normal temperature in a vacuum. As a result, the bonding force instantaneously acts on both of the activated surfaces, and the p-type single-
ここで、pn接合シリコンウェーハの貼合せ面近傍には、第2工程における活性化処理に起因してn型単結晶シリコン基板20及びn型単結晶シリコンエピタキシャル層32が本来有する結晶性が乱れた変質層が生じている。これらの変質層も、第1の実施形態と同様にデバイスプロセスにおける熱処理により再結晶化される。従って、これらの変質層に起因するリーク電流は、縦型デバイスにおいて抑制される。
Here, near the bonding surface of the pn junction silicon wafer, the crystallinity originally possessed by the n-type single-
(pn接合シリコンウェーハの研削および研磨)
第2工程の後、pn接合シリコンウェーハを構成するp型単結晶シリコン基板10およびn型単結晶シリコン基板20の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのpn接合シリコンウェーハ200を得ることができる。なお、上記研削および研磨する工程では、第1の実施形態にて説明した方法と同様の方法を用いることができる。
(Grinding and polishing of pn junction silicon wafer)
After the second step, the method may further include a step of grinding and polishing at least one of the p-type single-
以上、図2を参照して、第2の実施形態について説明したが、第2の実施形態において第1工程および第2工程を採用することにより得られる作用効果については、第1の実施形態の説明を援用する。以下では、図2を参照して、第2の実施形態により付加的に得られる作用効果について詳細に説明する。 As described above, the second embodiment has been described with reference to FIG. 2. However, the operation and effect obtained by employing the first step and the second step in the second embodiment will be described. Invite explanation. Hereinafter, with reference to FIG. 2, the operation and effect additionally obtained by the second embodiment will be described in detail.
図2を参照して、第2の実施形態では、第1工程に先立ち、p型単結晶シリコン基板10の片面に、n型シリコンエピタキシャル層32を形成しておくことで、pn接合面と貼合せ面とをずらすことができる。このようにpn接合面と貼合せ面とをずらし、さらに、n型シリコンエピタキシャル層32のドーパント濃度をn型単結晶シリコン基板20のドーパント濃度よりも高濃度とする技術的意義を以下では作用効果とともに説明する。
Referring to FIG. 2, in the second embodiment, prior to the first step, an n-type
縦型デバイスは、pn接合シリコンウェーハ200を作製した後に、デバイスプロセスを経て作製される。このデバイスプロセスには、窒素または酸素雰囲気中で、600℃以上1300℃以下、10分以上20時間以下の熱処理が含まれる。また、デバイス作動時、縦型デバイスを構成するpn接合シリコンウェーハには、500V以上1500V以下の高電圧がかかる。
The vertical device is manufactured through a device process after the pn
ここで、pn接合面には、キャリアがほとんど存在しない空乏層と呼ばれる領域が存在する。この空乏層領域は、電圧がかかると縦型デバイスの縦方向に広がる性質を有する。また、pn接合シリコンウェーハ200の貼合せ面には、pn接合シリコンウェーハを作製した直後には顕在化していないが、上記デバイスプロセスにおける熱処理によって顕在化する微小欠陥が存在する。このような微小欠陥が存在する領域と空乏層領域とが重複すると、逆リーク電流が生じ、結果として、ダイオードのスイッチング特性等のデバイス特性に影響を及ぼす。
Here, on the pn junction surface, there is a region called a depletion layer where almost no carriers exist. This depletion layer region has the property of spreading in the vertical direction of a vertical device when a voltage is applied. Although the bonding surface of the pn-
そこで、pn接合面と貼合せ面とをずらすことにより、微小欠陥が存在する領域と空乏層領域との重複を抑制することができる。さらに、n型シリコンエピタキシャル層のドーパント濃度をn型単結晶シリコン基板のドーパント濃度よりも高濃度とすることにより、デバイス作動時に高電圧がかかっても、空乏層領域の縦方向の広がりを抑制することができる。そのため、微小欠陥が存在する領域と空乏層領域との重複を抑制することができ、逆リーク電流が抑制されるため、ダイオードのスイッチング特性等のデバイス特性がより向上する。 Therefore, by shifting the pn junction surface and the bonding surface, it is possible to suppress the overlap between the region where the minute defect exists and the depletion layer region. Furthermore, by making the dopant concentration of the n-type silicon epitaxial layer higher than that of the n-type single crystal silicon substrate, even if a high voltage is applied during device operation, the vertical extension of the depletion layer region is suppressed. be able to. Therefore, it is possible to suppress the overlap between the region where the minute defect exists and the depletion layer region, and suppress the reverse leak current, so that the device characteristics such as the switching characteristics of the diode are further improved.
(第3の実施形態)
次に、本発明の第3の実施形態を説明する。本実施形態では、p型単結晶シリコン基板はそのままとし、n型単結晶シリコン基板の片面に、p型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつp型シリコンエピタキシャル層を形成する以外は、第2の実施形態と同様である。
(Third embodiment)
Next, a third embodiment of the present invention will be described. In the present embodiment, the p-type single-crystal silicon substrate is left as it is, and a p-type silicon epitaxial layer having a higher dopant concentration than the p-type single-crystal silicon substrate is formed on one surface of the n-type single-crystal silicon substrate. Is the same as in the second embodiment.
(p型単結晶シリコン基板及びn型単結晶シリコン基板)
以下では、本発明の第1〜第3の実施形態において用いることのできるp型単結晶シリコン基板10およびn型単結晶シリコン基板20について説明する。
(P-type single crystal silicon substrate and n-type single crystal silicon substrate)
Hereinafter, a p-type single-
p型単結晶シリコン基板10およびn型単結晶シリコン基板20としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。ここで、所望の厚さのpn接合シリコンウェーハ100,200を縦型デバイスに用いる場合、デバイス形成領域の縦方向のいずれかの領域において欠陥が存在していると、この欠陥を介してpn接合間でリーク電流が発生してしまうので、デバイス特性に影響を及ぼす。従って、より良好なデバイス特性を得る観点からは、p型単結晶シリコン基板10およびn型単結晶シリコン基板20を転位クラスターおよび空孔凝集欠陥(COP:Crystal Originated Particle)を含まないシリコンウェーハとすることが好ましい。以下では、図4を参照して、転位クラスターおよびCOPを含まないシリコンウェーハの製造方法を説明する。
As the p-type single-
シリコンウェーハの素材である単結晶シリコンインゴットの製造方法として代表的なものの1つとして、CZ法を挙げることができる。このCZ法による単結晶シリコンインゴットの製造では、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより、種結晶の下方に単結晶シリコンインゴットが育成される。 One of the typical methods for manufacturing a single crystal silicon ingot, which is a material of a silicon wafer, is a CZ method. In the production of a single-crystal silicon ingot by the CZ method, a seed crystal is immersed in a silicon melt supplied in a quartz crucible, and the seed crystal is pulled up while rotating the quartz crucible and the seed crystal, so that the seed crystal is placed below the seed crystal. A single crystal silicon ingot is grown.
こうして育成された単結晶シリコンインゴットには、デバイスプロセスで問題となる様々の種類のGrown−in欠陥が生じることが知られている。その代表的なものは、低速な引き上げ条件での育成により格子間シリコンが優勢な領域(以下、「I領域」ともいう)に発生する転位クラスター、および高速な引き上げ条件での育成により空孔が優勢な領域(以下、「V領域」ともいう)に発生するCOPである。また、I領域とV領域との境界付近には酸化誘起積層欠陥(OSF:Oxidation induced Stacking Fault)と呼ばれるリング状に分布する欠陥が存在する。 It is known that various types of grown-in defects that cause problems in device processing occur in the single crystal silicon ingot grown in this way. Typical examples are dislocation clusters generated in a region where interstitial silicon is dominant (hereinafter also referred to as “I region”) by growth under low-speed pulling conditions, and vacancies by high-speed growth conditions. This is a COP generated in a dominant region (hereinafter, also referred to as a “V region”). In addition, near the boundary between the I region and the V region, there is a ring-shaped defect called Oxidation induced Stacking Fault (OSF).
育成された単結晶シリコンインゴットにおけるこれらの欠陥の分布は、2つの要因、すなわち、結晶の引き上げ速度Vと固液界面の温度勾配Gに依存することが知られている。図4は、固液界面における温度勾配Gに対する引き上げ速度Vの比V/Gと単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。図4に示すように、単結晶シリコンインゴットは、V/Gが大きい場合には、COPが検出される結晶領域であるCOP発生領域51に支配され、V/Gが小さくなると、特定の酸化熱処理を施すとリング状のOSF領域として顕在化するOSF潜在核領域52が形成され、このOSF領域52ではCOPは検出されない。また、高速引き上げ条件で育成した単結晶シリコンインゴットから採取されたシリコンウェーハは、ウェーハの多くをCOP発生領域51が占めるため、結晶径方向のほぼ全域に亘ってCOPが発生することになる。
It is known that the distribution of these defects in the grown single crystal silicon ingot depends on two factors, namely, the crystal pulling speed V and the temperature gradient G at the solid-liquid interface. FIG. 4 is a diagram showing the relationship between the ratio V / G of the pulling speed V to the temperature gradient G at the solid-liquid interface and the crystal region constituting the single crystal silicon ingot. As shown in FIG. 4, when the V / G is large, the single crystal silicon ingot is dominated by the
また、OSF潜在核領域52の内側には、酸素の析出が起きやすくCOPが検出されない結晶領域である酸素析出促進領域(以下、「Pv(1)領域」ともいう)53が形成される。
Further, inside the OSF
V/Gを小さくしていくと、OSF潜在核領域52の外側には、酸素析出物が存在しCOPが検出されない結晶領域である酸素析出促進領域(以下、「Pv(2)領域」ともいう)54が形成される。 As V / G is reduced, an oxygen precipitation promoting region (hereinafter, also referred to as a “Pv (2) region”), which is a crystal region in which oxygen precipitates are present and COP is not detected, outside OSF latent nucleus region 52. ) 54 is formed.
引き続き、V/Gを小さくしていくと、酸素の析出が起きにくくCOPが検出されない結晶領域である酸素析出抑制領域(以下、「Pi領域」ともいう)55が形成され、転位クラスターが検出される結晶領域である転位クラスター領域56が形成される。
Subsequently, when V / G is reduced, an oxygen precipitation suppression region (hereinafter also referred to as a “Pi region”) 55, which is a crystal region where oxygen precipitation hardly occurs and COP is not detected, is formed, and dislocation clusters are detected.
引き上げ速度に応じてこのような欠陥分布を示す単結晶シリコンインゴットから採取されるシリコンウェーハにおいて、COP発生領域51および転位クラスター領域56以外の結晶領域は、一般的には欠陥のない無欠陥領域と見なされる結晶領域であり、これらの結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハは、転位クラスターおよびCOPを含まないシリコンウェーハとなる。そこで、本発明においては、COP発生領域51および転位クラスター領域56以外の結晶領域、すなわち、OSF潜在核領域52、Pv(1)領域53、Pv(2)領域54、および酸素析出抑制領域(Pi領域)55の結晶領域のいずれか、あるいはそれらの組み合わせからなる単結晶シリコンインゴットから採取されるシリコンウェーハを、p型単結晶シリコン基板10およびn型単結晶シリコン基板20として使用する。
In a silicon wafer taken from a single crystal silicon ingot exhibiting such a defect distribution according to the pulling speed, crystal regions other than the
ここで、本発明における「COPを含まないシリコンウェーハ」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、CZ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC−1洗浄(すなわち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA−Tencor社製:Surfscan SP−2を用いて観察評価し、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対して、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて、COPか否かを評価する。この観察評価により、COPが観察されないシリコンウェーハを「COPを含まないシリコンウェーハ」とする。 Here, the “silicon wafer containing no COP” in the present invention means a silicon wafer from which no COP is detected by the observation and evaluation described below. That is, first, a silicon wafer cut out from a single crystal silicon ingot grown by the CZ method was subjected to SC-1 cleaning (that is, ammonia water, hydrogen peroxide solution, and ultrapure water were applied in a ratio of 1: 1: 15). The surface of the silicon wafer after cleaning is observed and evaluated using Surfscan SP-2 manufactured by KLA-Tencor as a surface defect inspection apparatus, and a bright spot defect estimated to be a surface pit is obtained. (LPD: Light Point Defect) is specified. At this time, the observation mode is the Oblique mode (oblique incidence mode), and the estimation of the surface pits is performed based on the detection size ratio of the Wide Narrow channel. The LPD specified in this way is evaluated for COP using an atomic force microscope (AFM). By this observation evaluation, a silicon wafer in which no COP is observed is referred to as a “silicon wafer containing no COP”.
一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成されるサイズの大きな(10μm程度)の欠陥(転位ループ)であり、セコエッチングなどのエッチング処理を施したり、Cuデコレーションして顕在化させることにより、目視レベルで転位クラスターの有無を簡単に確認することができる。転位クラスターを含むシリコンウェーハを採用した場合には、p型単結晶シリコン基板10およびn型単結晶シリコン基板20に転位クラスターを起点とする欠陥(積層欠陥など)が多量に発生してしまうため、欠陥を介してpn接合間でリーク電流が発生し、デバイス特性に影響を及ぼす。
On the other hand, dislocation clusters are large-sized (about 10 μm) defects (dislocation loops) formed as aggregates of excessive interstitial silicon, and are exposed by etching treatment such as secco etching or by Cu decoration. By doing so, the presence or absence of dislocation clusters can be easily confirmed at the visual level. When a silicon wafer containing dislocation clusters is employed, a large number of defects (stacking faults, etc.) originating from dislocation clusters are generated in the p-type single-
上記単結晶シリコンインゴットを育成する際に、酸素濃度が高すぎる場合には、酸素析出物に起因する欠陥が発生しやすく、OSF潜在核領域52を含む結晶領域のウェーハの場合、この欠陥のため活性化処理の際にダングリングボンドを形成することができない場合がある。これを抑制するためには、酸素濃度を低くすることが有効であり、具体的には,酸素濃度が6×1017atoms/cm3以下(ASTM F121-1979)とすることが好ましい。また、デバイスプロセスにおける熱処理の際のウェーハの熱応力耐性の観点からは、1×1016atoms/cm3以上とすることが好ましい。 When growing the single-crystal silicon ingot, if the oxygen concentration is too high, defects due to oxygen precipitates are likely to occur. In some cases, dangling bonds cannot be formed during the activation process. In order to suppress this, it is effective to lower the oxygen concentration. Specifically, it is preferable that the oxygen concentration be 6 × 10 17 atoms / cm 3 or less (ASTM F121-1979). Further, from the viewpoint of thermal stress resistance of the wafer at the time of heat treatment in the device process, it is preferable to set it to 1 × 10 16 atoms / cm 3 or more.
また、p型単結晶シリコン基板10およびn型単結晶シリコン基板20の面方位は同じであることが好ましい。具体的には、結晶方位<100>や<110>が挙げられる。p型単結晶シリコン基板10とn型単結晶シリコン基板20との面方位が異なる場合、真空常温接合法によりp型単結晶シリコン基板10とn型単結晶シリコン基板20とを貼り合わせることはできるものの、その後の熱処理の際にpn接合シリコンウェーハを構成するp型単結晶シリコン基板10とn型単結晶シリコン基板20とが互いにずれることにより、pn接合シリコンウェーハの貼合せ界面近傍に微小欠陥が生じてしまい、この微小欠陥を起因とするリーク電流が生じるためデバイス特性に影響するからである。
It is preferable that the p-type single
以上、第1〜第3の実施形態につき、本発明によるpn接合シリコンウェーハの製造方法について説明した。しかしながら、本発明によるpn接合シリコンウェーハの製造方法についてはこれに限定されない。 The method of manufacturing a pn junction silicon wafer according to the present invention has been described above with reference to the first to third embodiments. However, the method for manufacturing a pn junction silicon wafer according to the present invention is not limited to this.
(pn接合シリコンウェーハ)
次に、図1及び図2を参照して、上記製造方法により得られるpn接合シリコンウェーハ100,200について説明する。
(Pn junction silicon wafer)
Next, pn
(第1の実施形態)
図1を参照して、pn接合シリコンウェーハ100は、p型単結晶シリコン基板10と、p型単結晶シリコン基板10と接するn型単結晶シリコン基板20とを有する。そして、pn接合シリコンウェーハ100の深さ方向の酸素濃度プロファイルにおいて、p型単結晶シリコン基板10とn型単結晶シリコン基板20との界面にピークを有しないことを特徴とする。
(First embodiment)
Referring to FIG. 1, pn
本実施形態のpn接合シリコンウェーハ100によれば、縦型デバイスにおいてリーク電流を抑制することができる。この理由については、既述の説明を援用する。
According to the pn
(第2の実施形態)
図2を参照して、pn接合シリコンウェーハ200は、p型単結晶シリコン基板10と、p型単結晶シリコン基板10と接し、かつ、n型単結晶シリコン基板20のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のn型シリコンエピタキシャル層32と、n型シリコンエピタキシャル層32と接するn型単結晶シリコン基板20と、を有する。そして、pn接合シリコンウェーハ200の深さ方向の酸素濃度プロファイルにおいて、n型シリコンエピタキシャル層32とn型単結晶シリコン基板20との界面にピークを有しないことを特徴とする。
(Second embodiment)
With reference to FIG. 2, pn
本実施形態のpn接合シリコンウェーハ200によれば、縦型デバイスにおいてリーク電流を抑制することができ、さらに、ダイオードのスイッチング特性等のデバイス特性がより向上する。これらの理由については、既述の説明を援用する。
According to the pn
p型単結晶シリコン基板10およびn型単結晶シリコン基板20は、転位クラスターおよびCOPを含まないシリコンウェーハであることが好ましい。また、p型単結晶シリコン基板10およびn型単結晶シリコン基板20の面方位は、同じであることが好ましい。これらの理由については、既述の説明を援用する。
The p-type single
以上、本発明によるpn接合シリコンウェーハの第1及び第2の実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。 The first and second embodiments of the pn junction silicon wafer according to the present invention have been described above, but the present invention is not limited to these embodiments.
例えば、pn接合シリコンウェーハは、n型単結晶シリコン基板と、n型単結晶シリコン基板と接し、かつ、p型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ50μm以下のp型シリコンエピタキシャル層と、p型シリコンエピタキシャル層と接するp型単結晶シリコン基と、を有してもよい。この場合、pn接合シリコンウェーハの深さ方向の酸素濃度プロファイルにおいて、p型シリコンエピタキシャル層とp型単結晶シリコン基板との界面にピークを有しないことを特徴とする。なお、本実施形態の作用効果については、第2の実施形態の説明を援用する。 For example, a pn junction silicon wafer has an n-type single crystal silicon substrate and a p-type silicon substrate having a thickness of 50 μm or less, which is in contact with the n-type single crystal silicon substrate and has a higher dopant concentration than the p-type single crystal silicon substrate. It may have a p-type silicon epitaxial layer and a p-type single crystal silicon group in contact with the p-type silicon epitaxial layer. In this case, the oxygen concentration profile in the depth direction of the pn junction silicon wafer has no peak at the interface between the p-type silicon epitaxial layer and the p-type single crystal silicon substrate. In addition, about the effect of this embodiment, the description of 2nd Embodiment is cited.
(発明例)
図4中のCOP発生領域51および転位クラスター領域56を含まないようにV/Gの値を公知の方法で制御して、転位クラスターおよびCOPを含まないシリコンウェーハを切り出し、p型単結晶シリコン基板として、結晶方位<100>、直径200mm、ドーパントであるボロンの濃度が4.4×1014atoms/cm3、酸素濃度(ASTM F121-1979)が4.0×1017atoms/cm3である転位クラスターおよびCOPを含まないシリコンウェーハを用意した。また、同様に転位クラスターおよびCOPを含まないシリコンウェーハを切り出し、n型単結晶シリコン基板として、結晶方位<100>、直径200mm、ドーパントであるリンの濃度が1.4×1014atoms/cm3、酸素濃度(ASTM F121-1979)が5.0×1017atoms/cm3である転位クラスターおよびCOPを含まないシリコンウェーハを用意した。ここで、p型単結晶シリコン基板およびn型単結晶シリコン基板の各表層には、厚さ20Åの自然酸化膜が形成されていた。
(Invention example)
By controlling the value of V / G by a known method so as not to include the
次に、図1に示す方法に従って、発明例によるpn接合シリコンウェーハを作製した。まず、25℃、1×10−5Pa未満の真空チャンバー内に原料ガスCF4を流してプラズマを発生させ、p型単結晶シリコン基板の片面と、n型単結晶シリコン基板の片面に、加速電圧で300eVにてF−を照射した。ここで、フッ素イオンのドーズ量は、2×1016atoms/cm2とした。これにより、p型単結晶シリコン基板およびn型単結晶シリコン基板の各片面をエッチング処理し、活性化面とした。なお、このエッチング処理により、p型単結晶シリコン基板およびn型単結晶シリコン基板の各表面から20Åおよび酸素がノックオンした領域を除去した。 Next, according to the method shown in FIG. 1, a pn junction silicon wafer according to the invention was manufactured. First, a plasma is generated by flowing a source gas CF 4 into a vacuum chamber at 25 ° C. and less than 1 × 10 −5 Pa to accelerate plasma on one side of a p-type single-crystal silicon substrate and one side of an n-type single-crystal silicon substrate. Irradiated with F − at a voltage of 300 eV. Here, the dose amount of fluorine ions was set to 2 × 10 16 atoms / cm 2 . Thus, one surface of each of the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate was subjected to an etching process to be activated surfaces. Note that, by this etching treatment, a region where oxygen was knocked on by 20 ° and oxygen was removed from each surface of the p-type single crystal silicon substrate and the n-type single crystal silicon substrate.
引き続き真空常温下で上記両方の活性化面を接触させることで、p型単結晶シリコン基板とn型単結晶シリコン基板とを貼り合わせて、pn接合シリコンウェーハを得た。 Subsequently, by contacting the two activated surfaces at a normal temperature in a vacuum, the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate were bonded together to obtain a pn junction silicon wafer.
続いて、pn接合シリコンウェーハを構成するp型単結晶シリコン基板およびn型単結晶シリコン基板を研削および研磨し、p型単結晶シリコン基板の厚さが100μmであり、n型単結晶シリコン基板の厚さが625μmであり、厚さが725μmのpn接合シリコンウェーハを得た。 Subsequently, the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate constituting the pn junction silicon wafer are ground and polished, and the thickness of the p-type single-crystal silicon substrate is 100 μm, A pn junction silicon wafer having a thickness of 625 μm and a thickness of 725 μm was obtained.
(比較例)
まず、p型単結晶シリコン基板およびn型単結晶シリコン基板としては、発明例と同じものを用意した。次に、図5に示す方法に従って、比較例によるpn接合シリコンウェーハ300を作製した。
(Comparative example)
First, the same p-type single-crystal silicon substrate and n-type single-crystal silicon substrate as those of the invention were prepared. Next, a pn
まず、25℃、1×10−5Pa未満の真空チャンバー内にArを流してプラズマを発生させ、表面に自然酸化膜12が形成されたp型単結晶シリコン基板10と、表面に自然酸化膜22が形成されたn型単結晶シリコン基板20とに対して、各自然酸化膜12,22側から加速電圧600eVにてAr+を照射する活性化処理を行い、上記両方の表面を活性化面とした。その後、引き続き真空常温下で上記両方の活性化面を接触させることで、p型単結晶シリコン基板10とn型単結晶シリコン基板20とを貼り合わせて、pn接合シリコンウェーハを得た。
First, a plasma is generated by flowing Ar into a vacuum chamber at 25 ° C. and less than 1 × 10 −5 Pa to generate a plasma, and a p-type single-
続いて、pn接合シリコンウェーハを構成するp型単結晶シリコン基板10およびn型単結晶シリコン基板20を研削および研磨し、p型単結晶シリコン基板の厚さが100μmであり、n型単結晶シリコン基板の厚さが625μmであり、厚さが725μmのpn接合シリコンウェーハ300を得た。
Subsequently, the p-type single
(評価方法)
発明例および比較例において、以下の評価を行った。
(Evaluation methods)
In the invention examples and the comparative examples, the following evaluations were performed.
<酸素の濃度分布(SIMS測定)>
まず、発明例および比較例において、pn接合シリコンウェーハの接合界面近傍の酸素の濃度分布を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により測定した。測定結果を図6に示す。
<Oxygen concentration distribution (SIMS measurement)>
First, in the invention example and the comparative example, the oxygen concentration distribution near the bonding interface of the pn-junction silicon wafer was measured by secondary ion mass spectrometry (SIMS). FIG. 6 shows the measurement results.
引き続き、発明例および比較例によるpn接合シリコンウェーハに対して、デバイスプロセスに含まれる熱処理に相当する熱処理を施した後に、pn接合リーク測定を行った。ここで、デバイスプロセスに含まれる熱処理に相当する熱処理は、窒素雰囲気中で、1100℃、2時間とした。 Subsequently, the pn junction silicon wafers according to the invention example and the comparative example were subjected to a heat treatment corresponding to the heat treatment included in the device process, and then a pn junction leak measurement was performed. Here, the heat treatment corresponding to the heat treatment included in the device process was performed at 1100 ° C. for 2 hours in a nitrogen atmosphere.
<pn接合リーク測定>
発明例および比較例において、pn接合シリコンウェーハの表面にpn接合リーク測定用の電極を形成した。その後、p型単結晶シリコン基板側の表面の電圧を0Vとして、n型単結晶シリコン基板側の表面に500Vの電圧を印加して、pn接合リーク測定を行った。なお、500Vは、デバイス作動時にpn接合シリコンウェーハにかかる電圧(逆バイアス)に相当する。測定結果を表1に示す。
<Pn junction leak measurement>
In the invention example and the comparative example, an electrode for measuring a pn junction leak was formed on the surface of the pn junction silicon wafer. Thereafter, the voltage on the surface on the p-type single-crystal silicon substrate side was set to 0 V, and a voltage of 500 V was applied to the surface on the n-type single-crystal silicon substrate side to perform pn junction leak measurement. Note that 500 V corresponds to a voltage (reverse bias) applied to the pn junction silicon wafer during device operation. Table 1 shows the measurement results.
(評価結果の説明)
まず、比較例では、図6(b)に示すように、貼合せ面近傍において酸素濃度プロファイルにピークが存在していた。このピークは、自然酸化膜中の酸素がpn接合シリコンウェーハに残存していることを示す。そのため、表1に示すように、縦型デバイスにおいてリーク電流を抑制することができなかった。一方、発明例では、図6(a)に示すように、貼合せ面近傍において酸素濃度プロファイルにピークが存在していなかった。これは、フッ素イオンのエッチング作用により、自然酸化膜中の酸素がpn接合シリコンウェーハから除去されたことに起因する。このとき、表1に示すように、縦型デバイスにおいてリーク電流が顕著に抑制された。
(Explanation of evaluation results)
First, in the comparative example, as shown in FIG. 6B, there was a peak in the oxygen concentration profile near the bonding surface. This peak indicates that oxygen in the natural oxide film remains on the pn junction silicon wafer. Therefore, as shown in Table 1, the leakage current could not be suppressed in the vertical device. On the other hand, in the invention example, as shown in FIG. 6A, there was no peak in the oxygen concentration profile near the bonding surface. This is because oxygen in the natural oxide film was removed from the pn junction silicon wafer by the fluorine ion etching action. At this time, as shown in Table 1, the leakage current was significantly suppressed in the vertical device.
本発明によれば、縦型デバイスにおいてリーク電流を抑制することができるpn接合シリコンウェーハを製造することができる。 According to the present invention, it is possible to manufacture a pn junction silicon wafer capable of suppressing a leak current in a vertical device.
100,200 pn接合シリコンウェーハ
10 p型単結晶シリコン基板
10A 活性化面
12 p型単結晶シリコン基板の表面に形成された自然酸化膜
20 n型単結晶シリコン基板
20A 活性化面
22 n型単結晶シリコン基板の表面に形成された自然酸化膜
32 n型シリコンエピタキシャル層
32A 活性化面
34 n型シリコンエピタキシャル層の表面に形成された自然酸化膜
40 真空常温接合装置
41 プラズマチャンバー
42 ガス導入口
43 真空ポンプ
44 パルス電圧印加装置
45A,45B ウェーハ固定台
51 COP発生領域
52 OSF潜在核領域
53 酸素析出促進領域(Pv(1)領域)
54 酸素析出促進領域(Pv(2)領域)
55 酸素析出抑制領域(Pi領域)
56 転位クラスター領域
100,200 pn junction silicon wafer 10 p-type single
54 Oxygen precipitation promotion area (Pv (2) area)
55 Oxygen precipitation suppression area (Pi area)
56 Dislocation cluster region
Claims (6)
前記第1工程に引き続き、真空常温下で前記両方の活性化面を接触させることで、前記p型単結晶シリコン基板と前記n型単結晶シリコン基板とを一体化させて、pn接合シリコンウェーハを得る第2工程と、
を有することを特徴とするpn接合シリコンウェーハの製造方法。 One side of the p-type single-crystal silicon substrate and one side of the n-type single-crystal silicon substrate are irradiated with fluorine ions at normal temperature in a vacuum to etch both of the two sides, thereby removing the natural oxide film and removing oxygen. A first step in which a knocked-on silicon region is removed as an activated surface;
Subsequent to the first step, the p-type single-crystal silicon substrate and the n-type single-crystal silicon substrate are integrated by bringing the two activation surfaces into contact with each other at a normal temperature in a vacuum to form a pn junction silicon wafer. A second step to obtain;
A method for producing a pn junction silicon wafer, comprising:
前記第1工程では、前記p型単結晶シリコン基板の片面に代えて、前記n型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、自然酸化膜が除去され、かつ酸素がノックオンされたシリコン領域が除去された活性化面とする、請求項1に記載のpn接合シリコンウェーハの製造方法。 Forming an n-type silicon epitaxial layer having a dopant concentration higher than that of the n-type single crystal silicon substrate and having a thickness of 50 μm or less on one surface of the p-type single crystal silicon substrate prior to the first step; Has,
In the first step, instead of one surface of the p-type single crystal silicon substrate, the surface of the n-type silicon epitaxial layer is irradiated with fluorine ions at normal temperature in a vacuum to etch the surface, thereby performing natural oxidation. The method for manufacturing a pn junction silicon wafer according to claim 1, wherein the activated surface has a silicon region from which a film is removed and oxygen is knocked on .
前記第1工程では、前記n型単結晶シリコン基板の片面に代えて、前記p型シリコンエピタキシャル層の表面に、真空常温下でフッ素イオンを照射して、該表面をエッチング処理して、自然酸化膜が除去され、かつ酸素がノックオンされたシリコン領域が除去された活性化面とする、請求項1に記載のpn接合シリコンウェーハの製造方法。 Forming a p-type silicon epitaxial layer having a dopant concentration higher than that of the p-type single-crystal silicon substrate and having a thickness of 50 μm or less on one surface of the n-type single-crystal silicon substrate prior to the first step; Has,
In the first step, instead of one surface of the n-type single crystal silicon substrate, the surface of the p-type silicon epitaxial layer is irradiated with fluorine ions at normal temperature in a vacuum to etch the surface, thereby performing natural oxidation. The method for manufacturing a pn junction silicon wafer according to claim 1, wherein the activated surface has a silicon region from which a film is removed and oxygen is knocked on .
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016248384A JP6673183B2 (en) | 2016-12-21 | 2016-12-21 | Method for manufacturing pn junction silicon wafer |
FR1761979A FR3060843B1 (en) | 2016-12-21 | 2017-12-12 | METHOD OF MANUFACTURING P-N JUNCTION SILICON WAFER AND P-N JUNCTION SILICON WAFER |
FR1855356A FR3067856B1 (en) | 2016-12-21 | 2018-06-19 | PROCESS FOR MANUFACTURING A P-N JUNCTION SILICON PLATE AND P-N JUNCTION SILICON PLATE |
JP2019203064A JP6913729B2 (en) | 2016-12-21 | 2019-11-08 | pn junction silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016248384A JP6673183B2 (en) | 2016-12-21 | 2016-12-21 | Method for manufacturing pn junction silicon wafer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019203064A Division JP6913729B2 (en) | 2016-12-21 | 2019-11-08 | pn junction silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018101745A JP2018101745A (en) | 2018-06-28 |
JP6673183B2 true JP6673183B2 (en) | 2020-03-25 |
Family
ID=62510520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016248384A Active JP6673183B2 (en) | 2016-12-21 | 2016-12-21 | Method for manufacturing pn junction silicon wafer |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6673183B2 (en) |
FR (2) | FR3060843B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7238753B2 (en) * | 2019-12-18 | 2023-03-14 | 株式会社Sumco | Bonded wafer and its manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62283655A (en) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor multilayered substrate |
WO1999046809A1 (en) * | 1998-03-09 | 1999-09-16 | Harris Corporation | Devices formable by low temperature direct bonding |
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US7109092B2 (en) * | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
JP2007045662A (en) * | 2005-08-10 | 2007-02-22 | Sumco Corp | Semiconductor silicon wafer and method for manufacturing the same |
-
2016
- 2016-12-21 JP JP2016248384A patent/JP6673183B2/en active Active
-
2017
- 2017-12-12 FR FR1761979A patent/FR3060843B1/en active Active
-
2018
- 2018-06-19 FR FR1855356A patent/FR3067856B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
FR3067856B1 (en) | 2021-11-05 |
FR3060843B1 (en) | 2019-11-01 |
FR3060843A1 (en) | 2018-06-22 |
JP2018101745A (en) | 2018-06-28 |
FR3067856A1 (en) | 2018-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6278591B2 (en) | Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device | |
WO2015034075A1 (en) | Silicon wafer and method for producing same | |
TWI521567B (en) | Method for fabricating epitaxial silicon wafer, epitaxial silicon wafer and method for fabricating solid-state imaging device | |
JP6448419B2 (en) | Method for manufacturing silicon carbide single crystal epitaxial wafer | |
JP2007207875A (en) | Silicon wafer and manufacturing method thereof | |
JP5776670B2 (en) | Epitaxial silicon wafer manufacturing method, epitaxial silicon wafer, and solid-state imaging device manufacturing method | |
WO2015104755A1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
JP2007207876A (en) | High-frequency diode and manufacturing method thereof | |
JP6442818B2 (en) | Silicon wafer and manufacturing method thereof | |
JP6614066B2 (en) | Manufacturing method of silicon bonded wafer | |
JP6597493B2 (en) | Manufacturing method of pn junction silicon wafer | |
JP6913729B2 (en) | pn junction silicon wafer | |
JP6673183B2 (en) | Method for manufacturing pn junction silicon wafer | |
JP6427894B2 (en) | Epitaxial wafer manufacturing method | |
TWI643250B (en) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
JP6604294B2 (en) | Manufacturing method of silicon bonded wafer | |
JP6791321B2 (en) | Silicon bonded wafer | |
JP6665771B2 (en) | Method for manufacturing pn junction silicon wafer and pn junction silicon wafer | |
JP6604300B2 (en) | Manufacturing method of silicon bonded wafer | |
CN107180756B (en) | Method for producing pn-junction silicon wafer | |
JP2016063198A (en) | METHOD OF MANUFACTURING LAMINATED SiC WAFER, AND LAMINATED SiC WAFER | |
JP2017123477A (en) | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state imaging device | |
CN117059473A (en) | Silicon wafer and epitaxial silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20191224 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200108 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |