JP6599024B2 - Power factor compensation power supply device and LED lighting device - Google Patents

Power factor compensation power supply device and LED lighting device Download PDF

Info

Publication number
JP6599024B2
JP6599024B2 JP2018550024A JP2018550024A JP6599024B2 JP 6599024 B2 JP6599024 B2 JP 6599024B2 JP 2018550024 A JP2018550024 A JP 2018550024A JP 2018550024 A JP2018550024 A JP 2018550024A JP 6599024 B2 JP6599024 B2 JP 6599024B2
Authority
JP
Japan
Prior art keywords
power supply
input voltage
input
phase
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018550024A
Other languages
Japanese (ja)
Other versions
JPWO2018087960A1 (en
Inventor
義章 石黒
章太 渡辺
友一 坂下
貴史 前田
陽 山上
達也 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Mitsubishi Electric Lighting Corp
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Lighting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Lighting Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018087960A1 publication Critical patent/JPWO2018087960A1/en
Application granted granted Critical
Publication of JP6599024B2 publication Critical patent/JP6599024B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Description

この発明は、力率改善(PFC:Power Factor Correction)機能を備えて交流電力を直流電力に変換する力率補償電源装置およびLED照明装置に関する。   The present invention relates to a power factor compensation power supply apparatus and an LED lighting apparatus that have a power factor correction (PFC) function and convert AC power into DC power.

従来、全波整流回路の後段にDC/DCコンバータを接続してなる力率改善回路を備え、全波整流後の入力電圧の位相情報を高精度に検出し、入力電圧が0、π近傍の低いときにはDC/DCコンバータを構成するスイッチング素子のオン幅を広くして、力率の低下を防ぐようにしたスイッチング電源装置が提案されている(例えば、下記の特許文献1参照)。   Conventionally, a power factor correction circuit comprising a DC / DC converter connected at the subsequent stage of a full-wave rectifier circuit is detected, and phase information of the input voltage after full-wave rectification is detected with high accuracy. A switching power supply device has been proposed in which the ON width of the switching elements constituting the DC / DC converter is widened to prevent the power factor from being lowered when it is low (see, for example, Patent Document 1 below).

特開2013−243798号公報JP2013-243798A

上記特許文献1の従来装置では、スイッチング素子のオン/オフにより生じるスイッチングノイズが入力側の電力系統に伝達されるのを抑制する目的で入力フィルタを設けているが、この入力フィルタを構成するコンデンサの影響により、入力電流には入力電圧に対して進み位相となる位相差が発生し、力率が悪化するという課題があった。   In the conventional device of Patent Document 1 described above, an input filter is provided for the purpose of suppressing switching noise generated by switching on / off of the switching element to the power system on the input side. Due to the influence of the above, there is a problem that a phase difference which becomes a leading phase with respect to the input voltage occurs in the input current, and the power factor deteriorates.

この発明は、上記の課題を解決するためになされたものであり、入力電流と入力電圧の位相差をゼロとするように制御を行い、高力率を達成することが可能な力率補償電源装置およびLED照明装置を提供することを目的としている。   The present invention has been made to solve the above-described problem, and is a power factor compensating power source capable of achieving a high power factor by controlling the phase difference between the input current and the input voltage to be zero. An object is to provide a device and an LED lighting device.

この発明に係る力率補償電源装置は、電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子とスイッチング素子とを有し、上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記入力電圧を検出する入力電圧検出部と、上記出力電圧を検出する出力電圧検出部とを有し、
上記電源制御部は、上記出力電圧検出部で検出される信号に基づいて決定される上記スイッチング素子の基準オン時間に対して、上記入力電圧検出部で検出される信号から上記入力電圧の位相を検出し上記位相に基づいて生成した補正信号を乗算することにより補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電圧を所望の電圧に制御しつつ、上記交流電源からの入力電流を力率補償制御する、ことを特徴としている。
A power factor compensation power supply device according to the present invention includes a power supply main circuit unit and a power supply control unit that controls the power supply main circuit unit,
The power supply main circuit section includes a full-wave rectifier circuit that full-wave rectifies an AC voltage of an AC power supply, an inductance element, and a switching element, and an output voltage that targets an input voltage obtained by the full-wave rectifier circuit. An input filter configured to include an input capacitor for suppressing outflow of a noise component due to the switching element to the AC power supply, an input voltage detection unit that detects the input voltage, and the output An output voltage detection unit for detecting the voltage,
The power supply control unit adjusts the phase of the input voltage from the signal detected by the input voltage detection unit with respect to a reference on-time of the switching element determined based on the signal detected by the output voltage detection unit. The output voltage is controlled to a desired voltage by turning on and off the switching element using the on-time of the switching element that is detected and corrected by multiplying the correction signal generated based on the phase. However, power factor compensation control is performed on the input current from the AC power source.

また、この発明に係るLED照明装置は、電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、上記電源主回路部の出力側にはLEDモジュールが接続され、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子とスイッチング素子とを有し、上記全波整流回路によって得られた入力電流を目標とする出力電流に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記全波整流回路で得られる入力電圧を検出する入力電圧検出部と、上記出力電流を検出する出力電流検出部と、を有し、
上記電源制御部は、上記出力電流検出部で検出される信号に基づいて決定される上記スイッチング素子の基準オン時間に対して、上記入力電圧検出部で検出される信号から上記入力電圧の位相を検出し上記位相に基づいて生成した補正信号を乗算することにより補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電流を所望の電流に制御しつつ、上記交流電源からの入力電流を力率補償制御する、ものである。
The LED lighting device according to the present invention includes a power supply main circuit unit and a power supply control unit that controls the power supply main circuit unit, and an LED module is connected to an output side of the power supply main circuit unit,
The power supply main circuit section includes a full-wave rectifier circuit that full-wave rectifies an AC voltage of an AC power supply, an inductance element, and a switching element, and an output current that targets an input current obtained by the full-wave rectifier circuit. An input filter configured to include an input capacitor for suppressing the outflow of noise components from the switching element to the AC power supply, and an input for detecting an input voltage obtained by the full-wave rectifier circuit A voltage detection unit, and an output current detection unit for detecting the output current,
The power supply control unit adjusts the phase of the input voltage from the signal detected by the input voltage detection unit with respect to the reference on-time of the switching element determined based on the signal detected by the output current detection unit. The output current is controlled to a desired current by turning on and off the switching element using the on-time of the switching element that is detected and corrected by multiplying the correction signal generated based on the phase. On the other hand, power factor compensation control is performed on the input current from the AC power source.

また、この発明に係るLED照明装置は、上記構成の力率補償電源装置を備えるとともに、上記電源主回路部の出力側にはLEDモジュールが接続され、かつ、上記コンバータと上記LEDモジュールとの間には上記LEDモジュールに流れる電流を目標とする電流に調整するLED電流調整回路が設けられている、ものである。   In addition, the LED lighting device according to the present invention includes the power factor compensation power supply device having the above-described configuration, and an LED module is connected to the output side of the power supply main circuit unit, and between the converter and the LED module. Is provided with an LED current adjusting circuit for adjusting the current flowing through the LED module to a target current.

この発明によれば、スイッチングノイズを抑制するために入力コンデンサを設けた場合でも、入力電圧の位相情報を検出し、上記検出した入力電圧位相に応じた補正量でもってスイッチング素子のオン幅を随時補正し、これにより、入力電流と入力電圧の位相差をゼロに近付けるようにしているので、高力率を達成することが可能となる。   According to the present invention, even when an input capacitor is provided in order to suppress switching noise, the phase information of the input voltage is detected, and the ON width of the switching element is adjusted as needed with the correction amount corresponding to the detected input voltage phase. Correction is performed to thereby bring the phase difference between the input current and the input voltage close to zero, so that a high power factor can be achieved.

この発明の実施の形態1における力率補償電源装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power factor compensation power supply apparatus in Embodiment 1 of this invention. この発明の実施の形態1における電源制御部の動作に関する説明図である。It is explanatory drawing regarding operation | movement of the power supply control part in Embodiment 1 of this invention. この発明の実施の形態1における入力電圧位相検出部の動作に関する説明図である。It is explanatory drawing regarding operation | movement of the input voltage phase detection part in Embodiment 1 of this invention. この発明の実施の形態1におけるスイッチ制御部の動作に関する説明図である。It is explanatory drawing regarding operation | movement of the switch control part in Embodiment 1 of this invention. この発明の実施の形態1におけるスイッチ制御部の補正量算出処理の説明図である。It is explanatory drawing of the correction amount calculation process of the switch control part in Embodiment 1 of this invention. この発明の実施の形態1における入力コイルの構成例を示す図である。It is a figure which shows the structural example of the input coil in Embodiment 1 of this invention. この発明を適用しない参考例のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of the reference example which does not apply this invention. この発明の実施の形態1のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of Embodiment 1 of this invention. 交流入力電圧と同位相の場合の理想とする交流入力電流に対して、位相進みと位相遅れが生じている交流入力電流の状態を示す波形図である。It is a wave form diagram which shows the state of the alternating current input current which has produced the phase advance and the phase delay with respect to the ideal alternating current input current in the case of the same phase as alternating current input voltage. この発明の実施の形態2において、交流入力電流が交流入力電圧に対して位相進みがある場合と位相遅れがある場合についての補正量に関する説明図である。In Embodiment 2 of this invention, it is explanatory drawing regarding the corrected amount about the case where an alternating current input has a phase advance with respect to an alternating current input voltage, and a case where there exists a phase lag. この発明の実施の形態2において補正量を算出する近似式導入のための入力電圧位相に対する補正量の変化傾向を示す説明図である。It is explanatory drawing which shows the change tendency of the correction amount with respect to the input voltage phase for introduction of the approximate expression which calculates correction amount in Embodiment 2 of this invention. この発明の実施の形態2において補正量を算出するための近似式導入のための傾向をテーブル形式で示す説明図である。It is explanatory drawing which shows the tendency for introduction of the approximate expression for calculating the corrected amount in Embodiment 2 of this invention in a table format. この発明を適用しない参考例のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of the reference example which does not apply this invention. この発明の実施の形態2のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of Embodiment 2 of this invention. この発明の実施の形態1のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of Embodiment 1 of this invention. この発明を適用しない参考例のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of the reference example which does not apply this invention. この発明の実施の形態2のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of Embodiment 2 of this invention. この発明の実施の形態1のシミュレーション結果を示す波形図である。It is a wave form diagram which shows the simulation result of Embodiment 1 of this invention. この発明の実施の形態2における補正量決定方法の変形例を説明するための図である。It is a figure for demonstrating the modification of the correction amount determination method in Embodiment 2 of this invention. この発明の実施の形態2における補正量決定方法の変形例を説明するための図である。It is a figure for demonstrating the modification of the correction amount determination method in Embodiment 2 of this invention. この発明の実施の形態2における補正量決定方法の変形例を説明するための図である。It is a figure for demonstrating the modification of the correction amount determination method in Embodiment 2 of this invention. この発明の実施の形態3におけるLED照明装置の構成を示すブロック図である。It is a block diagram which shows the structure of the LED lighting apparatus in Embodiment 3 of this invention. この発明の実施の形態3におけるLED照明装置の構成の変形例を示すブロック図である。It is a block diagram which shows the modification of a structure of the LED lighting apparatus in Embodiment 3 of this invention. この発明の実施の形態1〜3において全波整流回路で得られる脈流電圧に関する位相基準の決め方の説明図である。It is explanatory drawing of the method of determining the phase reference regarding the pulsating current voltage obtained with a full wave rectifier circuit in Embodiment 1-3 of this invention.

実施の形態1.
図1はこの発明の実施の形態1における力率補償電源装置の構成を示すブロック図である。
Embodiment 1 FIG.
1 is a block diagram showing a configuration of a power factor compensating power supply apparatus according to Embodiment 1 of the present invention.

この発明の実施の形態1による力率補償電源装置1は、電源主回路部2と電源制御部3とから構成されている。
電源主回路部2は、全波整流回路14、入力フィルタ21、DC/DCコンバータ(以下、単にコンバータという)4、および出力コンデンサ15を主体に構成されている。
全波整流回路14は、交流電源5から供給された交流入力電圧vacから全波整流電圧|vac|(以下、脈流電圧という)を得るためにダイオードブリッジで構成されている。
入力フィルタ21は、交流電源5への後述するスイッチング素子7によるスイッチングで発生する伝導ノイズを抑制するためのものであり、入力コイル20と入力コンデンサ6、6aで構成されている。
コンバータ4は、全波整流回路14により全波整流された脈流電圧|vac|を目標とする直流化された出力電圧voに調整する。
出力コンデンサ15は、コンバータ4の出力電圧の脈動を平滑させて直流の出力電圧voを得るためのものである。
そして、この電源主回路部2の直流電力の出力側には負荷8が接続されている。
A power factor compensation power supply device 1 according to Embodiment 1 of the present invention includes a power supply main circuit unit 2 and a power supply control unit 3.
The power supply main circuit unit 2 is mainly composed of a full-wave rectifier circuit 14, an input filter 21, a DC / DC converter (hereinafter simply referred to as a converter) 4, and an output capacitor 15.
The full-wave rectifier circuit 14 is configured with a diode bridge to obtain a full-wave rectified voltage | vac | (hereinafter referred to as a pulsating voltage) from the AC input voltage vac supplied from the AC power supply 5.
The input filter 21 is for suppressing conduction noise generated by switching to the AC power supply 5 by a switching element 7 described later, and includes an input coil 20 and input capacitors 6 and 6a.
The converter 4 adjusts the pulsating voltage | vac | that has been full-wave rectified by the full-wave rectifier circuit 14 to a target DC output voltage vo.
The output capacitor 15 is for smoothing the pulsation of the output voltage of the converter 4 to obtain a DC output voltage vo.
A load 8 is connected to the DC power output side of the power supply main circuit unit 2.

さらに、この電源主回路部2には、ゼロ電流検出部16、入力電圧検出部10、および出力電圧検出部9が設けられている。
入力電圧検出部10は、脈流電圧|vac|の大きさを入力信号である入力電圧検出値vinsenとして検出するもので、ここでは図示しないが、例えば2つ以上の直列に接続された分圧抵抗からなる。
Further, the power main circuit unit 2 is provided with a zero current detection unit 16, an input voltage detection unit 10, and an output voltage detection unit 9.
The input voltage detection unit 10 detects the magnitude of the pulsating voltage | vac | as an input voltage detection value vinsen which is an input signal. Although not shown here, for example, two or more divided voltages connected in series It consists of resistance.

また、出力電圧検出部9は、直流化された出力電圧voの大きさを出力電圧検出値vosenとして検出するもので、ここでは図示しないが、例えば2つ以上の直列に接続された分圧抵抗からなる。なお、ゼロ電流検出部16による電流検出の内容については後述する。   The output voltage detection unit 9 detects the magnitude of the DC output voltage vo as an output voltage detection value vosen. Although not shown here, for example, two or more voltage dividing resistors connected in series are used. Consists of. The contents of current detection by the zero current detection unit 16 will be described later.

上記のコンバータ4は、ここでは昇圧チョッパ回路で構成されている。すなわち、このコンバータ4は、例えば全波整流回路14の一端と入力コンデンサ6の一端との接続点がインダクタンス素子であるリアクトル18の一端と接続され、リアクトル18の他端はダイオード17のアノードと接続され、ダイオード17のカソードは出力コンデンサ15の一端と負荷8の一端との接続点に接続されている。また、リアクトル18とダイオード17の接続点がスイッチング素子7の一端(FET素子の場合はドレイン端子)に接続され、スイッチング素子7の他端(FET素子の場合はソース端子)が出力コンデンサ15の他端と負荷8の他端との接続点に接続されている。   The converter 4 is constituted by a boost chopper circuit here. That is, in the converter 4, for example, a connection point between one end of the full-wave rectifier circuit 14 and one end of the input capacitor 6 is connected to one end of the reactor 18 that is an inductance element, and the other end of the reactor 18 is connected to the anode of the diode 17. The cathode of the diode 17 is connected to a connection point between one end of the output capacitor 15 and one end of the load 8. The connection point between the reactor 18 and the diode 17 is connected to one end of the switching element 7 (drain terminal in the case of an FET element), and the other end (source terminal in the case of FET element) of the switching element 7 is connected to the output capacitor 15. It is connected to a connection point between the end and the other end of the load 8.

なお、上記のスイッチング素子7は、電源制御部3で生成した素子駆動信号Vgにより駆動されるFET(Field Effect Transistor)素子、IGBT(Insulated Gate Bipolar Transistor)素子などが適用される。また、上記のダイオード17をFET素子、IGBT素子などのスイッチング素子17に変更し、スイッチング素子7、17のオンオフを逆論理で動作させる同期整流方式とすることもできる。   As the switching element 7, an FET (Field Effect Transistor) element, an IGBT (Insulated Gate Bipolar Transistor) element, or the like driven by an element drive signal Vg generated by the power supply control unit 3 is applied. Further, the above diode 17 can be changed to a switching element 17 such as an FET element or an IGBT element, and a synchronous rectification system can be employed in which the switching elements 7 and 17 are operated with reverse logic.

ゼロ電流検出部16は、スイッチング素子7のターンオンのタイミングを決定するために、リアクトル18に流れる電流iLを検出するためのものであり、例えば電流検出抵抗を設置し、この電流検出抵抗の両端間に発生する電位差をリアクトル電流iLに対応した電圧変換値iLsenとして検出する。   The zero current detection unit 16 is for detecting the current iL flowing through the reactor 18 in order to determine the turn-on timing of the switching element 7. For example, a current detection resistor is provided between both ends of the current detection resistor. Is detected as a voltage conversion value iLsen corresponding to the reactor current iL.

なお、ゼロ電流検出部16は、図1に示すように低電位側で検出する方法に限らず、電流検出抵抗をリアクトル18と直列に接続して高電位側でリアクトル電流iLに対応した電圧変換値iLsenを検出する方法を採用することもできる。さらに、電流検出抵抗を用いずに、リアクトル18に逆極性の補助巻線を設け、補助巻線から得られる電圧を電圧変換値iLsenとして検出する構成とすることもできる。   The zero current detection unit 16 is not limited to the method of detecting on the low potential side as shown in FIG. 1, but a voltage conversion corresponding to the reactor current iL on the high potential side by connecting a current detection resistor in series with the reactor 18. A method of detecting the value iLsen can also be adopted. In addition, an auxiliary winding having a reverse polarity may be provided in the reactor 18 without using a current detection resistor, and a voltage obtained from the auxiliary winding may be detected as the voltage conversion value iLsen.

電源制御部3は、入力電圧位相検出部12、出力電圧制御部11、およびスイッチ制御部13により構成されている。   The power supply control unit 3 includes an input voltage phase detection unit 12, an output voltage control unit 11, and a switch control unit 13.

ここに、上記の入力電圧位相検出部12は、入力電圧検出値vinsenから脈流電圧|vac|の位相vinphase(以下、これをθと表記する場合もある)を決定する。なお、この位相θ(=vinphase)のことを、以降、入力電圧位相θと称する。   Here, the input voltage phase detector 12 determines the phase binphase of the pulsating voltage | vac | (hereinafter also referred to as θ) from the input voltage detection value vinsen. This phase θ (= binphase) is hereinafter referred to as an input voltage phase θ.

また、脈流電圧|vac|の入力電圧位相θ(=vinphase)がボトムに相当する0、πを、入力電圧位相検出部12が検出したタイミングで、出力電圧制御部11は、出力電圧検出値vosenと予め設定された目標電圧値vorefから、その差分を求めて制御演算を実施することでスイッチング素子7の基準となるオン時間(以下、基準オン時間という)ton1を決定する。   The output voltage control unit 11 outputs the detected output voltage at the timing when the input voltage phase detection unit 12 detects 0 and π corresponding to the bottom of the input voltage phase θ (= binphase) of the pulsating voltage | vac |. A difference is obtained from vosen and a preset target voltage value voref, and a control calculation is performed to determine an on-time (hereinafter referred to as a reference on-time) ton1 as a reference of the switching element 7.

スイッチ制御部13は、入力電圧位相θ(=vinphase)に応じた補正量Kphase(これについては後に詳述する)を決定し、基準オン時間ton1と補正量Kphaseの乗算により、スイッチング素子7を駆動するための素子駆動信号Vgのオン時間ton2を決定する。さらに、このスイッチ制御部13は、ゼロ電流検出部16で検出されるリアクトル電流iLに対応した電圧変換値iLsenに応じて素子駆動信号Vgのオンタイミングを決定する。   The switch control unit 13 determines a correction amount Kphase (which will be described in detail later) according to the input voltage phase θ (= vinphase), and drives the switching element 7 by multiplying the reference on time ton1 and the correction amount Kphase. The on-time ton2 of the element drive signal Vg to be determined is determined. Further, the switch control unit 13 determines the ON timing of the element drive signal Vg according to the voltage conversion value iLsen corresponding to the reactor current iL detected by the zero current detection unit 16.

なお、この実施の形態1において、入力電圧位相θは図24に示すように、脈流電圧|vac|のボトムを基準として表現することとする。すなわち、脈流電圧|vac|は、交流入力電圧vacの2倍の周波数を持つため、1周期は0度から180度(0からπ)で表現する。   In the first embodiment, the input voltage phase θ is expressed with reference to the bottom of the pulsating voltage | vac | as shown in FIG. That is, since the pulsating voltage | vac | has a frequency twice that of the AC input voltage vac, one period is expressed by 0 to 180 degrees (0 to π).

また、上記の電源制御部3は、全部がICを用いない一般のデジタル制御回路(同機能をもつソフトウェアによる回路も含まれる)でもよく、またその構成要素の一部がデジタル制御回路であってもよく、さらに、全部がデジタル制御回路を用いないアナログ制御回路であってもよい。なお、この実施の形態1では、マイコンを用いるデジタル制御回路とした場合の構成について記述する。   The power supply control unit 3 may be a general digital control circuit (including a circuit using software having the same function) that does not use an IC, and some of the components are digital control circuits. Further, an analog control circuit that does not use a digital control circuit may be used. In the first embodiment, a configuration in the case of a digital control circuit using a microcomputer will be described.

次に、電源制御部3を構成する出力電圧制御部11、入力電圧位相検出部12、スイッチ制御部13の処理動作に関してさらに具体的に説明する。   Next, the processing operations of the output voltage control unit 11, the input voltage phase detection unit 12, and the switch control unit 13 constituting the power supply control unit 3 will be described in more detail.

まず、出力電圧制御部11による基準オン時間ton1の決定の仕方について説明する。
出力電圧制御部11は、入力電圧位相θ(=vinphase)が0、πのタイミング、すなわち、商用周波数が50Hz(周期20ms)の場合は全波整流後の脈流電圧|vac|の周波数である100Hz(周期10ms)の間隔で基準オン時間ton1を決定する。
First, how the output voltage control unit 11 determines the reference on time ton1 will be described.
The output voltage control unit 11 is the frequency of the pulsating voltage | vac | after full-wave rectification when the input voltage phase θ (= vinphase) is 0, π, that is, when the commercial frequency is 50 Hz (cycle 20 ms). The reference on-time ton1 is determined at an interval of 100 Hz (period 10 ms).

その理由は、コンバータ4が昇圧チョッパ回路の場合は、下記の(1)式に示すように、スイッチング素子7のオン期間tonにおける容量Lをもつリアクトル18に流れるリアクトル電流iLの変化分ΔiLが脈流電圧|vac|に比例する関係であることから、図2に示すように、脈流電圧|vac|の1周期間は、スイッチング素子7の基準オン時間ton1を常に一定にして電流臨界動作をする。例えば、図2において、脈流電圧|vac|の1周期間Taでは基準オン時間がton1aに、次の1周期間Tbでは基準オン時間がton1bに、それぞれ設定される。これにより、リアクトル電流iLの単位時間あたりの平均電流iLmeanを脈流電圧|vac|と同位相に制御することが可能となる性質を利用して力率改善制御を行うことができる。   The reason is that when the converter 4 is a step-up chopper circuit, the change ΔiL of the reactor current iL flowing through the reactor 18 having the capacitance L in the on period ton of the switching element 7 is pulsed as shown in the following equation (1). Since the relationship is proportional to the current voltage | vac |, as shown in FIG. 2, during one period of the pulsating voltage | vac |, the reference on-time ton1 of the switching element 7 is always kept constant and the current critical operation is performed. To do. For example, in FIG. 2, the reference on-time is set to ton1a for one period Ta of the pulsating voltage | vac |, and the reference on-time is set to ton1b for the next one period Tb. Thereby, the power factor improvement control can be performed by utilizing the property that the average current iLmean per unit time of the reactor current iL can be controlled in the same phase as the pulsating voltage | vac |.

ΔiL=ton/L×|vac| (1)   ΔiL = ton / L × | vac | (1)

なお、脈流電圧|vac|の入力電圧位相θのボトム0、πは入力電圧位相検出部12により検出されるが、その検出タイミングの方法については、後述する。   Note that the bottom 0 and π of the input voltage phase θ of the pulsating voltage | vac | are detected by the input voltage phase detection unit 12, and the method of the detection timing will be described later.

出力電圧制御部11は、出力電圧検出値vosenと目標電圧値vorefの差分を演算し、その差分がゼロになるようにスイッチング素子7に対する基準オン時間ton1を決定する。具体的には、比例積分(PI)制御や比例積分微分(PID)制御などの古典制御、あるいはH∞(H−infinity)制御等の現代制御により基準オン時間ton1を決定する。   The output voltage control unit 11 calculates the difference between the output voltage detection value vosen and the target voltage value voref, and determines the reference on-time ton1 for the switching element 7 so that the difference becomes zero. Specifically, the reference on-time ton1 is determined by classical control such as proportional-integral (PI) control and proportional-integral-derivative (PID) control, or modern control such as H∞ (H-infinity) control.

なお、ここでは力率改善制御を行うために、出力電圧制御部11において入力電圧位相θ(=vinphase)が0、πのタイミングで基準オン時間ton1の制御演算をすることとして説明している。しかし、この方法に限らず、例えばスイッチング素子7をターンオンするタイミングごとに制御演算を行ってもよい。この場合は、出力電圧検出部9に設けられる図示しないRCフィルタ等の調整により、出力電圧検出値vosenの高周波成分を十分に減衰させること、または、制御演算に使用する制御係数(ゲイン)を十分に小さくすることで上述した方法と同等の効果を得ることができる。   Here, in order to perform the power factor improvement control, the output voltage control unit 11 is described as performing the control calculation of the reference on-time ton1 at the timing when the input voltage phase θ (= binphase) is 0 and π. However, the present invention is not limited to this method. For example, the control calculation may be performed every time the switching element 7 is turned on. In this case, the high-frequency component of the output voltage detection value vosen is sufficiently attenuated by adjusting an RC filter (not shown) provided in the output voltage detection unit 9, or a control coefficient (gain) used for the control calculation is sufficient. The effect equivalent to the method mentioned above can be acquired by making it small.

一方、入力電圧位相検出部12は、入力電圧検出値vinsenから脈流電圧|vac|の位相(0〜π)を検出する。具体的には、例えば、図3の●印で示すように、入力電圧検出値vinsenを図示しないAD変換器等により一定周期でサンプリングを行い、最新のサンプリング値をx(n)、1サンプリング前の値をx(n−1)、2サンプリング前の値をx(n−2)・・・、としたときに、x(n−2)>x(n−1)<x(n)となったタイミングのx(n)点を、脈流電圧|vac|のボトムを検出したタイミングとする。   On the other hand, the input voltage phase detector 12 detects the phase (0 to π) of the pulsating voltage | vac | from the input voltage detection value vinsen. Specifically, for example, as shown by the mark ● in FIG. 3, the input voltage detection value vinsen is sampled at a constant cycle by an AD converter (not shown), and the latest sampling value is set to x (n), one sampling before X (n-1), and x (n-2) ... before sampling, x (n-2)> x (n-1) <x (n) The x (n) point of the timing becomes the timing when the bottom of the pulsating voltage | vac | is detected.

そして、このボトム検出タイミングを「ゼロ」とし、AD変換器等のサンプリングごとにカウントアップ処理を行いつつ、サンプリング周波数fsamp、交流電源5の商用周波数fcom、およびカウントアップ数nを用いて、次の(2)式により入力電圧位相θ(=vinphase)を算出する。   Then, the bottom detection timing is set to “zero”, the count-up process is performed for each sampling of the AD converter, etc., and the sampling frequency fsamp, the commercial frequency fcom of the AC power supply 5 and the count-up number n are used as follows. The input voltage phase θ (= vinphase) is calculated from the equation (2).

θ=vinphase=2×fcom×n×π/fsamp (2)   θ = vinphase = 2 × fcom × n × π / fsamp (2)

なお、上述した入力電圧位相θ(=vinphase)の検出方式では、最大でサンプリング周期の2周期分の脈流電圧ボトム検出遅延が発生する。この脈流電圧ボトム検出遅延による影響を低減するためには、例えば、平均遅延値である1周期遅延を前提とした次の計算式(3)式を用いて入力電圧位相θを決定してもよい。   In the above-described detection method of the input voltage phase θ (= vinphase), a pulsating voltage bottom detection delay corresponding to a maximum of two sampling periods occurs. In order to reduce the influence of this pulsating voltage bottom detection delay, for example, the input voltage phase θ is determined using the following equation (3) based on the assumption of one cycle delay that is an average delay value: Good.

θ=vinphase=2×fcom×(n+1)×π/fsamp (3)   θ = vinphase = 2 × fcom × (n + 1) × π / fsamp (3)

そして、この実施の形態の特徴的な部分であるスイッチ制御部13は、前述の方法で算出した入力電圧位相θに応じて、後述の(8)式に示す補正量調整式によって基準オン時間ton1に対する補正信号としての補正量Kphaseを決定する。そして、次の(4)式を用いて出力電圧制御部11で得られる基準オン時間ton1に対して、補正量Kphaseによって随時補正演算することで、スイッチング素子7に対する素子駆動信号Vgのオン時間ton2を最終的に決定する。   Then, the switch control unit 13, which is a characteristic part of this embodiment, performs the reference on-time ton1 according to the correction amount adjustment equation shown in the following equation (8) according to the input voltage phase θ calculated by the above-described method. A correction amount Kphase as a correction signal for is determined. Then, the on-time ton2 of the element drive signal Vg for the switching element 7 is calculated as needed by the correction amount Kphase with respect to the reference on-time ton1 obtained by the output voltage control unit 11 using the following equation (4). Is finally determined.

ton2=ton1×Kphase (4)   ton2 = ton1 × Kphase (4)

次に、スイッチ制御部13がゼロ電流検出部16で得られる電圧変換値iLsenに基づいて、スイッチング素子7をオン/オフするタイミングの決定の仕方について説明する。   Next, how the switch control unit 13 determines the timing for turning on / off the switching element 7 based on the voltage conversion value iLsen obtained by the zero current detection unit 16 will be described.

素子駆動信号Vgにより、前述の(4)式で決定したオン時間ton2の間、スイッチング素子7はオン状態を継続した後、素子駆動信号Vgをオフにする。これにより、スイッチング素子7がオフされてリアクトル18に流れる電流iLが次第に減少し、これに伴い、ゼロ電流検出部16で検出される電圧変換値iLsenも減少する。   In response to the element drive signal Vg, the switching element 7 continues to be on for the on time ton2 determined by the above-described equation (4), and then turns off the element drive signal Vg. As a result, the switching element 7 is turned off and the current iL flowing through the reactor 18 gradually decreases, and accordingly, the voltage conversion value iLsen detected by the zero current detection unit 16 also decreases.

そして、図4(a)に示すように、図示しないコンパレータに予め設定されたスレッショルド電圧iLthを電圧変換値iLsenが下回ったタイミングで、再び素子駆動信号Vgをオン状態に切り替え、(4)式で決定したオン時間ton2の間、オン状態を維持する。このようにしてスイッチ制御部13でスイッチング素子7のオン/オフのタイミングを制御することで、出力電圧voを所望の値に制御しつつ、臨界動作による効率向上だけでなく補正演算による力率向上を達成することができる。   Then, as shown in FIG. 4A, at the timing when the voltage conversion value iLsen falls below a threshold voltage iLth preset in a comparator (not shown), the element drive signal Vg is switched on again, and the equation (4) The on state is maintained for the determined on time ton2. By controlling the ON / OFF timing of the switching element 7 by the switch control unit 13 in this way, the output voltage vo is controlled to a desired value, and not only the efficiency by the critical operation but also the power factor by the correction calculation is improved. Can be achieved.

なお、電圧変換値iLsenのスレッショルド電圧iLthとの比較は、ここではコンパレータを用いているが、これに限らず、例えば電圧変換値iLsenをスイッチング素子7の駆動信号入力端子(FETの場合はゲート端子)に入力し、スイッチング素子7の持つオンスレッショルド電圧をiLthの代用として構成することで電圧変換値iLsenがiLthを下回るタイミングを検出することもできる。
なお、この場合、スレッショルド電圧iLthの調整はゼロ電流検出部16に含まれるコンデンサ容量や電圧レベルの比較に用いるコンパレータ等の素子遅延を事前に考慮して、臨界動作をするように調整することが好ましい。
The comparison of the voltage conversion value iLsen with the threshold voltage iLth uses a comparator here. However, the present invention is not limited to this. For example, the voltage conversion value iLsen is used as a drive signal input terminal (in the case of FET, a gate terminal). ) And the on-threshold voltage of the switching element 7 is configured as a substitute for iLth, so that the timing when the voltage conversion value iLsen falls below iLth can be detected.
In this case, the threshold voltage iLth can be adjusted so as to perform a critical operation in consideration of an element delay of a comparator or the like used for comparison of the capacitance or voltage level included in the zero current detection unit 16 in advance. preferable.

また、図4(a)では、図1のようにゼロ電流検出部16を電流検出抵抗で構成して電圧変換値iLsenを得る場合の例を示したが、このようなゼロ電流検出部16として電流検出抵抗を用いずに、上述したようにリアクトル18に逆極性の補助巻線を設け、補助巻線から得た電圧を電圧変換値iLsenとして得る構成とする場合には、図4(b)に示す波形が得られる。この場合でも、コンパレータによる電圧変換値iLsenとスレッショルド電圧iLthとの比較からスイッチング素子7に対する素子駆動信号Vgのオン切替タイミングを同様の方法で決定することができる。   4A shows an example in which the voltage conversion value iLsen is obtained by configuring the zero current detection unit 16 with a current detection resistor as shown in FIG. In the case where an auxiliary winding having a reverse polarity is provided in the reactor 18 as described above without using the current detection resistor and the voltage obtained from the auxiliary winding is obtained as the voltage conversion value iLsen, FIG. The waveform shown in FIG. Even in this case, the on-switching timing of the element drive signal Vg for the switching element 7 can be determined by the same method from the comparison between the voltage conversion value iLsen and the threshold voltage iLth by the comparator.

また、図2に示したように基準オン時間ton1は、脈流電圧|vac|の1周期の間隔で決定されるが、(4)式により補正演算を行って素子駆動信号Vgのオン時間ton2を決定するタイミングは、素子駆動信号Vgが出力されるたびに、すなわち素子駆動信号Vgの出力周期で実施することが好ましい。   Further, as shown in FIG. 2, the reference on-time ton1 is determined at an interval of one cycle of the pulsating voltage | vac |. However, a correction operation is performed by the equation (4) to turn on the on-time ton2 of the element driving signal Vg. It is preferable that the timing of determining is determined every time the element drive signal Vg is output, that is, in the output cycle of the element drive signal Vg.

ここで、従来の特許文献1に記載の技術では、入力コンデンサ6、6aによる入力電流iacの進み位相が原因となって力率低下を招くという課題に対して、この発明では、入力コンデンサ6、6aによる交流入力電圧vacに対する交流入力電流iacの進み位相を推定し、補正量Kphaseを用いてコンバータ4に流れる電流を進み位相分だけ補正する(遅らせる)ようにスイッチング素子7のオン時間を制御することで力率改善を行うことを特徴としている。   Here, in the technique described in the conventional patent document 1, in contrast to the problem of causing the power factor to decrease due to the leading phase of the input current iac by the input capacitors 6 and 6a, The advance phase of the AC input current iac with respect to the AC input voltage vac by 6a is estimated, and the on-time of the switching element 7 is controlled so that the current flowing through the converter 4 is corrected (delayed) by the advance phase using the correction amount Kphase. It is characterized by power factor improvement.

以下では、スイッチ制御部13において、入力電圧位相θ(=vinphase)から補正量Kphaseを決定するための、補正量を算出する調整式[後述の(8)式]を決めるための方法について説明する。   Hereinafter, a method for determining an adjustment formula [formula (8) described later] for calculating the correction amount for determining the correction amount Kphase from the input voltage phase θ (= vinphase) in the switch control unit 13 will be described. .

図5(a)に入力フィルタ21とコンバータ4の等価回路を示す。ここでは、コンバータ4に流れる電流を電流源I*で表現しており(以下、*印はベクトルであることを示す)、簡略化のために全波整流回路14を省略し、入力フィルタ21を構成する入力コイル20はリアクトルLで、入力コンデンサ6、6aは合成容量Cとして表している。   FIG. 5A shows an equivalent circuit of the input filter 21 and the converter 4. Here, the current flowing through the converter 4 is expressed by a current source I * (hereinafter, * indicates a vector), the full-wave rectifier circuit 14 is omitted for simplification, and the input filter 21 is The constituting input coil 20 is a reactor L, and the input capacitors 6 and 6a are represented as a combined capacitance C.

なお、図5(a)に示した入力コイル20は、コモンモードノイズとノーマルモードノイズを同時に低減するハイブリッドチョークコイルであるとする。しかしながら入力コイル20をこの構成に限定するものではない。
図6(a)は、図5(a)に示すハイブリッドチョークコイルである入力コイル20の等価回路図である。
図6(b)は、図6(a)に示す入力コイル20と異なる構成の入力コイル20aの構成を示す回路図である。
図6(c)は、図6(a)に示す入力コイル20と異なる構成の入力コイル20bの構成を示す回路図である。
入力コイル20は、上記図6(a)の入力コイル20に示すハイブリッドチョークコイルに限らず、例えば、上記図6(b)の入力コイル20aに示すようにノーマルモードチョークコイルを用いてもよいし、または図6(c)の入力コイル20bに示すようにコモンモードチョークコイルを用いてもよい。
The input coil 20 shown in FIG. 5A is a hybrid choke coil that simultaneously reduces common mode noise and normal mode noise. However, the input coil 20 is not limited to this configuration.
FIG. 6A is an equivalent circuit diagram of the input coil 20 that is the hybrid choke coil shown in FIG.
FIG. 6B is a circuit diagram showing a configuration of an input coil 20a having a configuration different from that of the input coil 20 shown in FIG.
FIG. 6C is a circuit diagram illustrating a configuration of an input coil 20b having a configuration different from that of the input coil 20 illustrated in FIG.
The input coil 20 is not limited to the hybrid choke coil shown in the input coil 20 in FIG. 6A, and for example, a normal mode choke coil may be used as shown in the input coil 20a in FIG. 6B. Alternatively, a common mode choke coil may be used as shown in the input coil 20b of FIG.

まず、入力フィルタ21を構成するコンデンサCの影響により、交流入力電流iac*には交流入力電圧vac*に対して進み位相となる位相差が発生するが、その場合、従来のように位相差を解消するような制御を何ら行わない場合のベクトル図を図5(b)に示す。   First, due to the influence of the capacitor C constituting the input filter 21, the AC input current iac * has a phase difference that is a leading phase with respect to the AC input voltage vac *. FIG. 5B shows a vector diagram in the case where no control for canceling is performed.

コンバータ4に流れる電流をI*=0とすると、入力フィルタ21のコンデンサCに流れる電流Ic*は、次の(5)式で求められる。   Assuming that the current flowing through the converter 4 is I * = 0, the current Ic * flowing through the capacitor C of the input filter 21 is obtained by the following equation (5).

Figure 0006599024
Figure 0006599024

入力フィルタ21のLC共振周波数は、交流電源5の周波数よりも十分に高いため、(5)式の分母は「正」となり、コンデンサCには進み電流Ic*が流れる。これより、交流入力電流iacが交流入力電圧vacに対して位相差Φ分だけ進んでいることがわかる。   Since the LC resonance frequency of the input filter 21 is sufficiently higher than the frequency of the AC power supply 5, the denominator of the equation (5) becomes “positive”, and the current Ic * flows through the capacitor C. From this, it can be seen that the AC input current iac is advanced by the phase difference Φ with respect to the AC input voltage vac.

そこで、交流入力電流iacが交流入力電圧vacと同位相となるように、図5(c)に示すように、コンバータ4に流れる電流I*について、電流I*=Ip*−Ic*(ただし、Ip*は有効電流を示す)を生成することで、コンバータ4に流れる電流I*の位相をΦだけ補正して(遅らせて)制御することで、交流入力電流iac*を有効電流Ip*成分のみにする。   Therefore, as shown in FIG. 5C, for the current I * flowing through the converter 4, the current I * = Ip * −Ic * (provided that the AC input current iac is in phase with the AC input voltage vac). Ip * indicates the effective current), and the phase of the current I * flowing through the converter 4 is corrected (delayed) by Φ, thereby controlling the AC input current iac * only for the effective current Ip * component. To.

ここに、コンバータ4に対する負荷8を抵抗Rと負荷電圧voで表わし、電源回路での損失を無視すれば、エネルギー保存則から有効電流Ip*は、次の(6)式で求められる。   Here, if the load 8 for the converter 4 is represented by a resistor R and a load voltage vo, and the loss in the power supply circuit is ignored, the effective current Ip * can be obtained by the following equation (6) from the law of conservation of energy.

Figure 0006599024
Figure 0006599024

上記の(5)式、(6)式より、交流入力電流iacを交流入力電圧vacと同位相とするために、コンバータ4に流す電流I*により補正すべき位相差Φは、次の(7)式で算出することができる。   From the above equations (5) and (6), in order to make the AC input current iac in phase with the AC input voltage vac, the phase difference Φ to be corrected by the current I * flowing through the converter 4 is ).

Figure 0006599024
Figure 0006599024

こうして(7)式で算出される位相差Φを用いて、スイッチング素子7の基準オン時間ton1に対する補正量Kphaseを決定する。すなわち、入力電圧位相検出部12で検出される入力電圧位相θ(=vinphase)を用いて、次の(8)式に示すように、力率「1」とする理想電流波形(√2・iac・sinθ)と、(7)式を用いて算出する補正電流波形(√2・iac・sin(θ−Φ))との比率を補正量Kphaseとする。
即ち、入力コンデンサ6、6aによる、入力電流iacと、交流入力電圧Vacとの位相差Φに応じた上記補正電流波形と、上記位相差Φを零とした上記理想電流波形とを用いて、上記補正電流波形から上記理想電流波形を除算したものが補正量Kphaseである。
したがって、交流入力電流iacを交流入力電圧vacと同位相の場合、すなわち力率が「1」の場合には、補正量Kphase=1となる。
なお、入力電圧位相θ(=vinphase)は上述した(2)式から求められる。
Thus, the correction amount Kphase with respect to the reference on-time ton1 of the switching element 7 is determined using the phase difference Φ calculated by the equation (7). That is, using the input voltage phase θ (= binphase) detected by the input voltage phase detector 12, as shown in the following equation (8), an ideal current waveform (√2 · iac is a power factor “1”). The ratio between sin θ) and the correction current waveform (√2 · iac · sin (θ−Φ)) calculated using the equation (7) is set as a correction amount Kphase.
That is, the correction current waveform according to the phase difference Φ between the input current iac and the AC input voltage Vac by the input capacitors 6 and 6a and the ideal current waveform with the phase difference Φ set to zero are used. A correction amount Kphase is obtained by dividing the ideal current waveform from the correction current waveform.
Therefore, when the AC input current iac is in phase with the AC input voltage vac, that is, when the power factor is “1”, the correction amount Kphase = 1.
The input voltage phase θ (= binphase) is obtained from the above-described equation (2).

Kphase
=(√2・iac・sin(θ−Φ))/(√2・iac・sinθ)
=sin(θ−Φ)/sinθ (8)
Kphase
= (√2 · iac · sin (θ−Φ)) / (√2 · iac · sinθ)
= Sin (θ−Φ) / sinθ (8)

そして、前述の(4)式により、基準オン時間ton1を補正量Kphaseによって随時補正演算することで、スイッチング素子7に対する素子駆動信号Vgのオン時間ton2が最終的に決定される。   Then, the on-time ton2 of the element drive signal Vg for the switching element 7 is finally determined by performing a correction operation on the basis of the reference on-time ton1 according to the correction amount Kphase as necessary according to the above-described equation (4).

なお、前述のごとく、基準オン時間ton1は脈流電圧|vac|の1周期の間隔で決定されるが、補正量Kphaseは、入力電圧位相θ(=vinphase)の関数であり、したがって、素子駆動信号Vgのオン時間ton2の決定は、脈流電圧|vac|の1周期内において素子駆動信号Vgが出力されるたびに、すなわち素子駆動信号Vgの出力周期で実施される。   As described above, the reference on-time ton1 is determined by an interval of one cycle of the pulsating voltage | vac |, but the correction amount Kphase is a function of the input voltage phase θ (= vinphase), and therefore, the element drive The determination of the on time ton2 of the signal Vg is performed every time the element drive signal Vg is output within one cycle of the pulsating voltage | vac |, that is, in the output cycle of the element drive signal Vg.

実際に、Mywayプラス社の回路シミュレーションを使用して、シミュレーションによる本実施の形態の効果確認を行った。シミュレーション条件は、交流入力電圧vac=200V(50Hz:脈流電圧|vac|の周波数は100Hz)、出力電圧vo=330V、負荷8の抵抗R=2000Ω(電力54.45W)、入力フィルタ21の入力コイル20のリアクタンスL=7mH、入力フィルタ21の入力コンデンサ6、6aの合成容量C=0.42uFである。なお、(7)式を用いると、交流入力電流iacの交流入力電圧vacに対する位相差ΦはΦ=10.98[度]となり、(8)式でΦ=10.98[度]としてシミュレーションを行った。   Actually, the effect of this embodiment was confirmed by simulation using a circuit simulation of Myway Plus. The simulation conditions are AC input voltage vac = 200 V (50 Hz: frequency of pulsating voltage | vac | is 100 Hz), output voltage vo = 330 V, load 8 resistance R = 2000Ω (power 54.45 W), input of input filter 21 The reactance L of the coil 20 is 7 mH, and the combined capacitance C of the input capacitors 6 and 6 a of the input filter 21 is 0.42 uF. When the equation (7) is used, the phase difference Φ of the AC input current iac with respect to the AC input voltage vac is Φ = 10.98 [degree], and the simulation is performed with Φ = 10.98 [degree] in the equation (8). went.

本実施の形態を適用しない参考例のシミュレーション結果を図7に、本実施の形態を適用したシミュレーション結果を図8に示す。ここに、図7、図8共に、上から順番に、出力電圧検出値vosenと目標電圧値voref、入力電圧位相θ(=vinphase)に応じた補正量Kphase、基準オン時間ton1と補正量Kphaseの乗算値である素子駆動信号Vgのオン時間ton2、および交流入力電圧vacと交流入力電流iacの波形をそれぞれ示している。   FIG. 7 shows a simulation result of a reference example to which this embodiment is not applied, and FIG. 8 shows a simulation result to which this embodiment is applied. Here, in both FIGS. 7 and 8, the output voltage detection value vosen, the target voltage value voref, the correction amount Kphase corresponding to the input voltage phase θ (= binphase), the reference on time ton1 and the correction amount Kphase are sequentially shown from the top. The ON time ton2 of the element drive signal Vg, which is a multiplication value, and the waveforms of the AC input voltage vac and the AC input current iac are shown.

なお、図7では、図8との比較の便宜上、補正量Kphase=1に固定している。また、図8において、補正量Kphaseは計算上、入力電圧位相θ(=vinphase)の0度、180度付近においては(8)式の結果が±無限大に発散して制御が困難となるため、ここでは下限リミットを「0」、上限リミットを「2」に設定している。また、図7、図8共に最下段の交流入力電圧vacと交流入力電流iacの波形は両者の位相差を比較するためのものであり、比較しやすいように交流入力電流iacは600倍した値を表示している。   In FIG. 7, the correction amount Kphase = 1 is fixed for convenience of comparison with FIG. In FIG. 8, the correction amount Kphase is calculated, and the result of the formula (8) diverges to ± infinity when the input voltage phase θ (= binphase) is around 0 ° and 180 °, which makes control difficult. Here, the lower limit is set to “0” and the upper limit is set to “2”. 7 and 8, the waveforms of the AC input voltage vac and the AC input current iac at the bottom stage are for comparing the phase difference between them, and the AC input current iac is a value multiplied by 600 for easy comparison. Is displayed.

参考例としての図7では、図8との比較のため、補正量Kphaseは便宜上、常に「1」としているので、素子駆動信号Vgのオン時間ton2は基準オン時間ton1をそのまま出力している。一方、本実施の形態の制御方法を示す図8では、交流入力電圧vacと交流入力電流iacとの位相差Φを補正するように、素子駆動信号Vgのオン時間ton2が基準オン時間ton1に対して大きく変化している。   In FIG. 7 as a reference example, for comparison with FIG. 8, the correction amount Kphase is always “1” for convenience, so that the on-time ton2 of the element drive signal Vg outputs the reference on-time ton1 as it is. On the other hand, in FIG. 8 showing the control method of the present embodiment, the on-time ton2 of the element drive signal Vg is compared to the reference on-time ton1 so as to correct the phase difference Φ between the AC input voltage vac and the AC input current iac. Has changed greatly.

図7および図8の最下段の波形を確認しても、参考例を示す図7では交流入力電圧vacに対して交流入力電流iacには進み位相が確認できるが、本実施の形態を示す図8では交流入力電圧vacと交流入力電流iacの位相差Φはほぼゼロとなることが確認できる。さらに、回路シミュレーションで力率を測定すると、参考例を示す図7の場合は、力率=0.985であるのに対して、本実施の形態を適用した図8の場合は、力率=0.997まで向上しており、これにより本実施の形態の力率改善に対する有効性が確認された。   7 and FIG. 8, even if the waveform at the lowermost stage is confirmed, the lead phase can be confirmed in the AC input current iac with respect to the AC input voltage vac in FIG. 7 showing the reference example. 8, it can be confirmed that the phase difference Φ between the AC input voltage vac and the AC input current iac is substantially zero. Further, when the power factor is measured by circuit simulation, the power factor = 0.985 in the case of FIG. 7 showing the reference example, whereas the power factor = 0.985 in the case of FIG. 8 to which the present embodiment is applied. It was improved to 0.997, and this confirmed the effectiveness of the present embodiment for improving the power factor.

なお、ここでは補正量Kphaseの算出において、位相差Φを(7)式を用いて計算により求める方法を示したが、図1の構成について、さらに交流入力電流iacの位相検出手段を追加し、実測した交流入力電圧vacと交流入力電流iacの両者の位相から位相差Φを求めてもよく、さらに、シミュレーションや実験により事前に位相差Φを求めてもよい。   In addition, although the method of calculating | requiring phase difference (PHI) by calculation using (7) Formula in calculation of correction amount Kphase was shown here, the phase detection means of alternating current input current iac was further added to the structure of FIG. The phase difference Φ may be obtained from the phase of both the measured AC input voltage vac and the AC input current iac, and the phase difference Φ may be obtained in advance by simulation or experiment.

以上のように、この実施の形態1によれば、電源制御部3において、出力電圧検出値vosenと目標電圧値vorefとから基準オン時間ton1を演算し、入力電圧位相θ(=vinphase)に応じた補正量Kphaseをこの基準オン時間ton1に乗算したオン時間ton2を用いてスイッチング素子7をオン/オフ制御することで、入力フィルタ21を構成する入力コンデンサ6、6aによる交流入力電圧vacに対する交流入力電流iacの位相進みの影響を抑制できるため、交流入力電流iacと交流入力電圧vacを同位相、同波形とすることができ、従来に比べて力率を一層改善することができる。   As described above, according to the first embodiment, the power supply control unit 3 calculates the reference on-time ton1 from the output voltage detection value vosen and the target voltage value voref, and responds to the input voltage phase θ (= vinphase). The on / off control of the switching element 7 using the on time ton2 obtained by multiplying the reference correction time Kphase by the reference on time ton1 allows the AC input to the AC input voltage vac by the input capacitors 6 and 6a constituting the input filter 21. Since the influence of the phase advance of the current iac can be suppressed, the AC input current iac and the AC input voltage vac can have the same phase and the same waveform, and the power factor can be further improved as compared with the conventional case.

実施の形態2.
この発明の実施の形態2は、上記実施の形態1に対して入力電圧位相θ(=vinphase)に応じた補正量Kphaseの決定方法が異なる。すなわち、実施の形態1では、入力電圧検出値vinsenから得られる入力電圧位相θ(=vinphase)を利用して、(8)式に基づいて補正量Kphaseを決定した。しかし、この補正量Kphaseを決定するための(8)式は、sin演算や除算を含んでおり、マイコン等のCPUで(8)式を実現するのは困難である。
Embodiment 2. FIG.
The second embodiment of the present invention differs from the first embodiment in the method of determining the correction amount Kphase according to the input voltage phase θ (= vinphase). That is, in the first embodiment, the correction amount Kphase is determined based on the equation (8) using the input voltage phase θ (= vinphase) obtained from the input voltage detection value vinsen. However, the equation (8) for determining the correction amount Kphase includes sin calculation and division, and it is difficult to realize the equation (8) by a CPU such as a microcomputer.

そこで、この実施の形態2では、スイッチ制御部13において、(8)式の演算を近似式化して補正量Kphaseを決定できるようにしたものであり、マイコン等の実装を容易とすることを目的としている。   Therefore, in the second embodiment, the switch control unit 13 can approximate the calculation of the equation (8) to determine the correction amount Kphase, and is intended to facilitate the mounting of a microcomputer or the like. It is said.

そこで、まず、(8)式を近似式化することを考える。入力電圧位相θを度数表示(脈流電圧|vac|の周期を0度〜180度)として、図9(a)では、実線で力率「1」、すなわち、交流入力電圧と同位相の場合の理想とする交流入力電流iacrefの波形を示し、破線に入力コンデンサ6、6aの影響により理想とする交流入力電流iacrefに対して10度進んだ状態の交流入力電流iacleadの波形を示す。   Therefore, first consider formulating the equation (8). When the input voltage phase θ is displayed in degrees (the period of the pulsating voltage | vac | is 0 to 180 degrees), in FIG. 9A, the power factor is “1” in the solid line, that is, in the same phase as the AC input voltage. Shows the waveform of the ideal AC input current iacref, and the broken line shows the waveform of the AC input current iaclead in a state advanced by 10 degrees with respect to the ideal AC input current iacref due to the influence of the input capacitors 6 and 6a.

また、図9(b)では、実線で力率「1」、すなわち、交流入力電圧と同位相の場合の理想とする交流入力電流iacrefの波形を示し、破線では理想の電流波形iacrefに対して10度遅れた交流入力電流iaclagの波形を示す。   In FIG. 9B, a solid line indicates a power factor “1”, that is, a waveform of an ideal AC input current iacref in the case of the same phase as the AC input voltage, and a broken line indicates an ideal current waveform iacref. The waveform of the AC input current iaclag delayed by 10 degrees is shown.

図10(a)には、(8)式に基づいて、図9(a)における破線の交流入力電流iacleadを実線の理想とする交流入力電流iacrefで除算して補正量Kphaseを求めた結果を示す。また、図10(b)には、(8)式に基づいて、図9(b)における破線の交流入力電流iaclagを実線の理想とする交流入力電流iacrefで除算して補正量Kphaseを求めた結果を示す。   FIG. 10A shows the result of calculating the correction amount Kphase by dividing the broken line AC input current iaclead in FIG. 9A by the ideal AC input current iacref in FIG. 9A based on the equation (8). Show. Further, in FIG. 10B, based on the equation (8), the correction amount Kphase was obtained by dividing the broken line AC input current iaclag in FIG. 9B by the solid line ideal AC input current iacref. Results are shown.

なお、図10(a)、(b)において、原理上、位相の0度、180度付近においては(8)式の結果が±無限大に発散し、制御が困難となるため、ここでは(8)式の演算結果に対して下限リミットを「0」、上限リミットを「2」に設定している。   10 (a) and 10 (b), in principle, the result of equation (8) diverges to ± infinity when the phase is around 0 ° and 180 °, and control becomes difficult. 8) The lower limit is set to “0” and the upper limit is set to “2” for the calculation result of equation (8).

交流入力電圧vacに対して交流入力電流iacが進相となる場合、すなわち、(5)式の分母が「正」となる場合は、進相分を遅らせるように補正演算を行うため、図10(a)に示すように、位相θの増加に伴って補正量Kphaseは増加する。   When the AC input current iac is advanced with respect to the AC input voltage vac, that is, when the denominator of the equation (5) is “positive”, the correction calculation is performed so as to delay the advanced phase. As shown in (a), the correction amount Kphase increases as the phase θ increases.

一方、交流入力電圧vacに対して交流入力電流iacが遅相となる場合、すなわち、(5)式の分母が「負」となる場合は、上述と反対に、遅相分を進めるように補正演算を行うため、図10(b)に示すように、位相θの増加に伴って補正量Kphaseは減少する。
なお、以降の説明では、入力コンデンサ6、6aの影響を考慮して、交流入力電流iacが交流入力電圧vacに対して進相である場合(すなわち、図9(a)の状態)を前提として記述する。
On the other hand, when the AC input current iac is delayed with respect to the AC input voltage vac, that is, when the denominator of the equation (5) is “negative”, the correction is made to advance the delayed phase, contrary to the above. Since the calculation is performed, the correction amount Kphase decreases as the phase θ increases as shown in FIG.
In the following description, it is assumed that the AC input current iac is in phase with the AC input voltage vac in consideration of the influence of the input capacitors 6 and 6a (that is, the state of FIG. 9A). Describe.

いま、出力電力等により交流入力電流iacの交流入力電圧vacに対する位相差Φが変化した場合を考える。交流入力電流iacの交流入力電圧vacに対する位相差Φを「5度」、「10度」、「15度」、「20度」、「25度」とそれぞれ変化させた場合に、(8)式に基づいて入力電圧位相θに対して補正量Kphaseを求めた結果を図11の実線で示す。   Consider a case where the phase difference Φ of the AC input current iac with respect to the AC input voltage vac changes due to output power or the like. When the phase difference Φ of the AC input current iac with respect to the AC input voltage vac is changed to “5 degrees”, “10 degrees”, “15 degrees”, “20 degrees”, and “25 degrees”, respectively, The result of obtaining the correction amount Kphase with respect to the input voltage phase θ based on the graph is shown by the solid line in FIG.

ここで、この実施の形態2の特徴として、各々の実線で示した補正量Kphaseを簡単な一次関数にそれぞれ近似した場合の補正量Kphaseを、同じ図11の破線で示す。   Here, as a feature of the second embodiment, the correction amount Kphase when the correction amount Kphase indicated by each solid line is approximated to a simple linear function is indicated by a broken line in FIG.

図11の破線で示す各々の一次関数により、補正量Kphaseは180度の周期を持つ鋸波状の信号とすることで、処理時間を要する(8)式を、下記の(9)式に示すような入力電圧位相θに応じて単純に補正量Kphaseが増加する一次関数式に近似できることが確認できる。   The correction amount Kphase is a sawtooth signal having a period of 180 degrees by the respective linear functions shown by the broken lines in FIG. 11, and the expression (8), which requires processing time, is expressed as the following expression (9): It can be confirmed that it can be approximated to a linear function expression in which the correction amount Kphase simply increases in accordance with the input voltage phase θ.

Kphase=A・θ+B (リミッタ:0〜2) (9)   Kphase = A · θ + B (Limiter: 0 to 2) (9)

なお、図11を参考にすると、(9)式で示す一次関数式の傾きAと切片Bの設定は、以下の条件のもとに設定することができる。
(i)傾きAを「正」の値に設定する。
(ii)交流入力電圧vacに対する交流入力電流iacの位相差Φが大きいほど、入力電圧位相θの変化に対する補正量Kphaseの変化を大きく、すなわち、傾きAを「大きく」設定する。
(iii)切片Bの決め方として、図11により、入力電圧位相θが90度のときに補正量Kphaseが「1」となるように切片Bを設定する。すなわち、B=1−A×(90度)となるように切片Bを決定する。
Referring to FIG. 11, the slope A and intercept B of the linear function equation represented by equation (9) can be set under the following conditions.
(I) The slope A is set to a “positive” value.
(Ii) As the phase difference Φ of the AC input current iac with respect to the AC input voltage vac increases, the change in the correction amount Kphase with respect to the change in the input voltage phase θ is increased, that is, the slope A is set to “large”.
(Iii) As a method of determining the intercept B, according to FIG. 11, the intercept B is set so that the correction amount Kphase is “1” when the input voltage phase θ is 90 degrees. That is, the intercept B is determined so that B = 1−A × (90 degrees).

ここで、上記の(ii)に関して、交流入力電圧vacに対する交流入力電流iacの位相差Φが大きくなる条件を(7)式から考察する。
(7)式で使用する各定数を、交流入力電圧vac=200V(50Hz:脈流電圧の周波数は100Hz)、出力電圧vo=400V、負荷R=2938Ω(電力54.45W)、入力フィルタ21の入力コイル20のリアクトルL=7mH、入力フィルタ21の入力コンデンサ6、6aの合成容量C=0.42uFを基準として、電源主回路部2の負荷8への出力電力Po、交流入力電圧vac、交流入力電圧周波数fをそれぞれパラメータとして、それらを変化させたときの、交流入力電圧vacに対する交流入力電流iacの位相差Φの算出結果を図12に示す。
Here, with respect to the above (ii), the condition that the phase difference Φ of the AC input current iac with respect to the AC input voltage vac is increased will be considered from the equation (7).
The constants used in equation (7) are: AC input voltage vac = 200 V (50 Hz: frequency of pulsating voltage is 100 Hz), output voltage vo = 400 V, load R = 2938Ω (power 54.45 W), input filter 21 Based on the reactor L = 7 mH of the input coil 20 and the combined capacitance C = 0.42 uF of the input capacitors 6, 6 a of the input filter 21, the output power Po to the load 8 of the power supply main circuit unit 2, the AC input voltage vac, AC FIG. 12 shows the calculation result of the phase difference Φ of the AC input current iac with respect to the AC input voltage vac when the input voltage frequency f is changed as a parameter.

図12(a)より出力電力Poが小さいほど位相差Φは大きくなり、図12(b)より交流入力電圧vacが大きいほど位相差Φが大きくなり、図12(c)より交流入力電圧周波数fが大きいほど位相差Φが大きくなる。   The phase difference Φ increases as the output power Po decreases from FIG. 12A, the phase difference Φ increases as the AC input voltage vac increases from FIG. 12B, and the AC input voltage frequency f from FIG. The larger the value, the larger the phase difference Φ.

このように、負荷8への出力電力Poが小さくなる、交流入力電圧vacが大きくなる、交流入力電圧周波数fが大きくなるといった、変化に従って、位相差Φが大きくなるので、それに従って、入力電圧位相θの変化に対する補正量Kphaseの変化を大きく、すなわち、(9)式の傾きAが大きくなるように設定する。   As described above, the phase difference Φ increases according to changes such that the output power Po to the load 8 decreases, the AC input voltage vac increases, and the AC input voltage frequency f increases. Accordingly, the input voltage phase is increased accordingly. A change in the correction amount Kphase with respect to the change in θ is set to be large, that is, the slope A of the equation (9) is set to be large.

なお、補正量Kphaseは、各種パラメータの組み合わせ毎に事前に決定した傾きAと切片Bの値をテーブルメモリから読み出して決定してもよく、事前に各種パラメータの組み合わせ毎に計算した補正量Kphaseの値をテーブルメモリから読み出すようにしてもよい。   Note that the correction amount Kphase may be determined by reading the values of the slope A and the intercept B determined in advance for each combination of various parameters from the table memory, and the correction amount Kphase calculated for each combination of various parameters in advance. The value may be read from the table memory.

他の方法として、例えば力率や交流入力電流iacを検出可能な手段を図1の構成に追加し、力率が向上、または交流入力電流歪みが低減するように、脈流電圧|vac|の1周期毎に傾きAや切片Bを変化させる制御を行うことで、より力率が改善されるようにこれらの値A、Bを調整することができる。   As another method, for example, a means capable of detecting the power factor and the AC input current iac is added to the configuration of FIG. 1, and the pulsating voltage | vac | is improved so that the power factor is improved or the AC input current distortion is reduced. These values A and B can be adjusted so as to further improve the power factor by performing control to change the slope A and the intercept B for each cycle.

この実施の形態2についても、実施の形態1の場合と同様に、Mywayプラス社の回路シミュレーションを使用して、シミュレーションによる効果確認を行った。シミュレーション条件は、交流入力電圧vac=242V(50Hz:脈流電圧|vac|の周波数は100Hz)、負荷8への出力電圧vo=390V、入力フィルタ21の入力コイル20のリアクタンスL=7mH、入力フィルタ21の入力コンデンサ6、6aの合成容量C=0.42uFである。また、負荷8への出力電力Poは(i)Po=50W(負荷抵抗R=3042Ω)と、(ii)Po=5W(負荷抵抗R=30kΩ)の2通りでそれぞれ確認を行った。   In the second embodiment, as in the case of the first embodiment, the effect was confirmed by simulation using the circuit simulation of Myway Plus. The simulation conditions are AC input voltage vac = 242V (50 Hz: frequency of pulsating voltage | vac | is 100 Hz), output voltage vo = 390 V to load 8, reactance L of input coil 20 of input filter 21 = 7 mH, input filter The combined capacitance C of the 21 input capacitors 6 and 6a is 0.42 uF. Further, the output power Po to the load 8 was confirmed in two ways: (i) Po = 50 W (load resistance R = 3042Ω) and (ii) Po = 5 W (load resistance R = 30 kΩ).

(i)出力電力Po=50Wのとき
この発明を適用しない参考例のシミュレーション結果を図13に、実施の形態2のシミュレーション結果を図14に、実施の形態1のシミュレーション結果を図15に示す。ここに、図13、図14、図15共に、上段が入力電圧位相θに応じた補正量Kphaseを、下段は交流入力電圧vacと交流入力電流iacの波形をそれぞれ示している。
(I) When Output Power Po = 50 W FIG. 13 shows a simulation result of a reference example to which the present invention is not applied, FIG. 14 shows a simulation result of the second embodiment, and FIG. 15 shows a simulation result of the first embodiment. 13, 14, and 15, the upper stage shows the correction amount Kphase corresponding to the input voltage phase θ, and the lower stage shows the waveforms of the AC input voltage vac and the AC input current iac.

なお、図13では、図14および図15との比較の便宜上、補正量Kphase=1に固定している。また、図14では、入力電圧位相θが90度のときに補正量Kphase=1となるように、補正量Kphaseの傾きを決定している(図11における15度進みの状態)。さらに、図15では、補正量Kphaseは、下限リミットを「0」、上限リミットを「2」と設定している。また、図13、図14、図15共に、最下段の交流入力電圧vacと交流入力電流iacの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電圧vinは1/1000倍した値を表示している。   In FIG. 13, the correction amount Kphase = 1 is fixed for convenience of comparison with FIGS. 14 and 15. In FIG. 14, the inclination of the correction amount Kphase is determined so that the correction amount Kphase = 1 when the input voltage phase θ is 90 degrees (15-degree advance state in FIG. 11). Further, in FIG. 15, the correction amount Kphase is set such that the lower limit is “0” and the upper limit is “2”. 13, 14, and 15, the waveforms of the lowest AC input voltage vac and the AC input current iac are for comparing the phase difference between the two, and the AC input voltage vin is easy to compare. Indicates a value multiplied by 1/1000.

回路シミュレーションにより力率を確認すると、図13では0.971、図14では0.995、図15では0.995であり、この実施の形態2の(9)式による近似式を用いることで、参考例よりも大きな力率改善効果があり、また、実施の形態1で示した(8)式の場合とほぼ同等の効果が得られることが確認できる。   When the power factor is confirmed by circuit simulation, it is 0.971 in FIG. 13, 0.995 in FIG. 14, and 0.995 in FIG. 15, and by using the approximation formula (9) of the second embodiment, It can be confirmed that there is a power factor improvement effect larger than that of the reference example, and that an effect substantially equivalent to the case of the expression (8) shown in the first embodiment can be obtained.

(ii)出力電力Po=5Wのとき
この発明を適用しない参考例のシミュレーション結果を図16に、実施の形態2のシミュレーション結果を図17に、実施の形態1のシミュレーション結果を図18に示す。図16、図17、図18共に、上段が入力電圧位相θに応じた補正量Kphaseを、下段は交流入力電圧vacと交流入力電流iacの波形をそれぞれ示している。
(Ii) When Output Power Po = 5 W FIG. 16 shows a simulation result of a reference example to which the present invention is not applied, FIG. 17 shows a simulation result of the second embodiment, and FIG. 18 shows a simulation result of the first embodiment. 16, 17, and 18, the upper stage shows the correction amount Kphase corresponding to the input voltage phase θ, and the lower stage shows the waveforms of the AC input voltage vac and the AC input current iac.

なお、図16では、図17および図18との比較の便宜上、補正量Kphase=1に固定している。また、図17では、入力電圧位相θが90度のときに補正量Kphase=1となるように、補正量Kphaseの傾きを決定している(図11における25度進みの状態)。さらに、図18では、補正量Kphaseは、下限リミットを「0」、上限リミットを「2」と設定している。また、図16、図17、図18共に、最下段の交流入力電圧vacと交流入力電流iacの波形は、両者の位相差を比較するためのものであり、比較しやすいように交流入力電圧vinは1/1000倍した値を表示している。   In FIG. 16, the correction amount Kphase = 1 is fixed for convenience of comparison with FIGS. 17 and 18. In FIG. 17, the inclination of the correction amount Kphase is determined so that the correction amount Kphase = 1 when the input voltage phase θ is 90 degrees (a state of 25 degree advance in FIG. 11). Further, in FIG. 18, the correction amount Kphase has a lower limit set to “0” and an upper limit set to “2”. 16, 17, and 18, the waveforms of the lowest AC input voltage vac and the AC input current iac are for comparing the phase difference between them, and the AC input voltage vin is easy to compare. Indicates a value multiplied by 1/1000.

回路シミュレーションにより力率を確認すると、図16では0.673、図17では0.783、図18では0.819であり、実施の形態2の(9)式による近似式を用いることで、参考例よりも大きな力率改善効果があり、また実施の形態1で示した(8)式の場合と比較的同等レベルの効果が得られることが確認できる。   When the power factor is confirmed by circuit simulation, the power factor is 0.673 in FIG. 16, 0.783 in FIG. 17, and 0.819 in FIG. 18. By using the approximation formula (9) in the second embodiment, It can be confirmed that there is a power factor improvement effect larger than that of the example, and that an effect of a level equivalent to that of the expression (8) shown in the first embodiment can be obtained.

以上のように、出力電力Poを50W、5Wとしたときのシミュレーション結果(図14、図17)から分るように、この実施の形態2の(9)式に基づく簡易な一次関数式を用いた場合でも力率改善を図ることができることが理解される。   As described above, as can be seen from the simulation results (FIGS. 14 and 17) when the output power Po is 50 W and 5 W, a simple linear function formula based on the formula (9) of the second embodiment is used. It is understood that the power factor can be improved even if it is.

ここでは、補正量Kphaseの演算を(9)式に示した単純な入力電圧位相θの一次関数式に近似することで、補正量Kphaseを180度の周期をもつ鋸波状の信号として生成するようにしたが、これに限らず、補正量Kphaseの算出をその他の関数として決定することもできる。この点について、次に説明する。   Here, the correction amount Kphase is approximated to a simple linear function equation of the input voltage phase θ shown in the equation (9), so that the correction amount Kphase is generated as a sawtooth signal having a cycle of 180 degrees. However, the present invention is not limited to this, and the calculation of the correction amount Kphase can be determined as another function. This will be described next.

いま、図1の構成により、入力電圧位相検出部12において検出する入力電圧位相θ(=vinphase)は、実際の脈流電圧|vac|の位相に対して多少ずれた(遅れた)ものになる。   Now, with the configuration of FIG. 1, the input voltage phase θ (= binphase) detected by the input voltage phase detector 12 is slightly shifted (delayed) from the phase of the actual pulsating voltage | vac |. .

すなわち、図19には実際の脈流電圧|vac|の位相に対して入力電圧位相検出部12において検出する入力電圧位相θが18度遅れた場合のシミュレーション波形を示す。なお、図19において、上段が脈流電圧|vac|と補正量Kphaseの関係を示しており(検出位相のずれを見やすくするため脈流電圧|vac|は1/200倍して表示している)、下段が交流入力電圧vacと交流入力電流iacの関係を示している(波形を比較しやすくするため交流入力電圧vacは1/1000倍して表示している)。図19から分かるように、検出する入力電圧位相θは、実際の脈流電圧|vac|の位相に対して18度遅れることで、脈流電圧|vac|の0度付近において交流入力電流iacの波形に歪みが生じていることが確認できる。これにより力率が悪化する。   That is, FIG. 19 shows a simulation waveform when the input voltage phase θ detected by the input voltage phase detector 12 is delayed by 18 degrees with respect to the actual phase of the pulsating voltage | vac |. In FIG. 19, the upper part shows the relationship between the pulsating voltage | vac | and the correction amount Kphase (the pulsating voltage | vac | is displayed at a magnification of 1/200 in order to make the detection phase shift easy to see. ), And the lower part shows the relationship between the AC input voltage vac and the AC input current iac (in order to make the waveforms easier to compare, the AC input voltage vac is displayed at 1/1000 times). As can be seen from FIG. 19, the detected input voltage phase θ is delayed by 18 degrees with respect to the phase of the actual pulsating voltage | vac |, so that the AC input current iac is near 0 degrees of the pulsating voltage | vac |. It can be confirmed that the waveform is distorted. This deteriorates the power factor.

この現象に対処するため、例えば、図20の上段に示すように、補正量Kphaseを鋸波状の信号でなく、入力電圧位相θの変化に応じてピークに対して左右に傾斜した180度の周期をもつ三角波状の信号に変更することで、図20の下段に示すように、脈流電圧|vac|の0度付近における交流入力電流iacの波形歪みを抑制することができ、入力電圧位相検出部12で入力電圧位相θを検出する際の位相遅れによる力率悪化を抑制することが可能となる。   In order to deal with this phenomenon, for example, as shown in the upper part of FIG. 20, the correction amount Kphase is not a sawtooth signal, but a period of 180 degrees inclined to the left and right with respect to the peak in accordance with the change of the input voltage phase θ. As shown in the lower part of FIG. 20, the waveform distortion of the AC input current iac near 0 degrees of the pulsating voltage | vac | can be suppressed, and the input voltage phase detection can be performed. It becomes possible to suppress the power factor deterioration due to the phase delay when the input voltage phase θ is detected by the unit 12.

あるいは、図21に示すように、入力電圧位相検出部12で入力電圧位相θを検出する際の位相遅れが生じる期間では、補正量Kphase=0に保持し、それ以降からθ=180度の期間では補正量Kphaseが鋸波状の信号になるような関数とすることによっても検出位相遅れによる力率悪化を抑制することが可能である。   Alternatively, as shown in FIG. 21, in a period in which a phase delay occurs when the input voltage phase detector 12 detects the input voltage phase θ, the correction amount Kphase = 0 is held, and thereafter, a period of θ = 180 degrees. Then, it is possible to suppress the power factor deterioration due to the detection phase delay by setting the correction amount Kphase to a function that makes a sawtooth signal.

このように、入力電圧位相θに応じた補正量Kphaseの決め方は、鋸波状の信号だけでなく、図20、図21に示すような三角波等の比較的演算処理が簡単な関数で与えることもできる。   As described above, the method of determining the correction amount Kphase according to the input voltage phase θ is not limited to a sawtooth signal, but can be given by a function that is relatively easy to perform arithmetic processing such as a triangular wave as shown in FIGS. it can.

以上のように、この実施の形態2によれば、電源制御部3において、出力電圧検出値vosenと目標電圧値vorefとから基準オン時間ton1を演算し、入力電圧位相θ(=vinphase)に応じて、(9)式で得られるような鋸波状や、図20で示したような三角波状といった比較的演算処理が簡単な関数で決定される補正量Kphaseを、基準オン時間ton1に乗算して得られるオン時間ton2を用いてスイッチング素子7をオン/オフ制御することで、入力フィルタ21を構成する入力コンデンサ6、6aによる交流入力電圧vacに対する交流入力電流iacの位相進みの影響を抑制できるため、比較的安価なマイコンを用いたデジタル制御回路を使用しても、交流入力電流iacと交流入力電圧vacを同位相、同波形とすることができ、力率を改善することができる。   As described above, according to the second embodiment, the power supply controller 3 calculates the reference on-time ton1 from the output voltage detection value vosen and the target voltage value voref, and according to the input voltage phase θ (= vinphase). Thus, the reference on-time ton1 is multiplied by a correction amount Kphase determined by a function that is relatively easy to calculate, such as a sawtooth waveform obtained by equation (9) or a triangular waveform as shown in FIG. By controlling on / off of the switching element 7 using the obtained on time ton2, it is possible to suppress the influence of the phase advance of the AC input current iac on the AC input voltage vac by the input capacitors 6 and 6a constituting the input filter 21. Even if a digital control circuit using a relatively inexpensive microcomputer is used, the AC input current iac and the AC input voltage vac are in phase, Can be a waveform, it is possible to improve the power factor.

実施の形態3.
図22はこの実施の形態3におけるLED照明装置の構成を示すブロック図であり、図1と対応する構成部分には同一の符号を付す。
Embodiment 3 FIG.
FIG. 22 is a block diagram showing the configuration of the LED lighting device according to the third embodiment, and the same reference numerals are given to the components corresponding to those in FIG.

この実施の形態3のLED照明装置27の特徴は、図1に示した構成に対して、負荷8が複数のLED23を縦列接続してなるLEDモジュール22の場合である。このため、実施の形態1との違いは、電源制御部3において、出力電圧検出部9に代えて出力電流検出部24が設けられるとともに、出力電圧制御部11に代えて出力電流制御部26が設けられて目標電流値iorefが設定されるように変更されていることである。その他の構成は図1に示した場合と同様である。   The feature of the LED lighting device 27 of the third embodiment is the case where the load 8 is an LED module 22 in which a plurality of LEDs 23 are connected in cascade to the configuration shown in FIG. For this reason, the difference from the first embodiment is that the power supply control unit 3 includes an output current detection unit 24 instead of the output voltage detection unit 9 and an output current control unit 26 instead of the output voltage control unit 11. It is changed so that the target current value ioreef is set. Other configurations are the same as those shown in FIG.

なお、出力電流検出部24は、例えば、図示しない電流検出抵抗を設置し、電流検出抵抗の両端間に発生する電位差をLEDモジュール22に流れる出力電流に対応した電圧変換値iosenとして検出する。また、LEDモジュール22の接続構成は、ここではLED23を全て直列に接続したものとしているが、複数のLED23を直列または直並列に接続したものであってもよい。さらに、ここでは光源をLED23としているが、これに限らず有機ELやレーザーダイオードに変更することもできる。   For example, the output current detection unit 24 includes a current detection resistor (not shown), and detects a potential difference generated between both ends of the current detection resistor as a voltage conversion value iosen corresponding to the output current flowing through the LED module 22. In addition, the connection configuration of the LED modules 22 is here that all the LEDs 23 are connected in series, but a plurality of LEDs 23 may be connected in series or in series-parallel. Furthermore, although the light source is the LED 23 here, it is not limited to this and can be changed to an organic EL or a laser diode.

ここで、LED23はそのVI特性から、通常は電流制御が適しており、そのため図21では出力電圧の制御から出力電流の制御へと変更している。この構成にすれば、実施の形態1、2と同様の制御を行うことにより、LEDモジュール22に流れる電流制御を行うことができる。また、光量を調整するための調光機能を搭載する場合は、外部から入力される目標電流値iorefを可変できる構成とすれば、調光機能を実現することができる。   Here, the LED 23 is usually suitable for current control because of its VI characteristics, and therefore, in FIG. 21, the control is changed from output voltage control to output current control. With this configuration, the current flowing through the LED module 22 can be controlled by performing the same control as in the first and second embodiments. In addition, when a dimming function for adjusting the amount of light is installed, the dimming function can be realized if the target current value ioref inputted from the outside is variable.

LEDモジュール22を負荷とした場合、調光機能によりLEDモジュール22に流れる電流を変化させた場合でも出力電圧voは変化しない。実施の形態1および2では、出力電力Poが補正量Kphaseを決定するための一つのパラメータであったため、理想的には出力電圧voと出力電流ioを共に検出して電力を算出する必要がある。   When the LED module 22 is used as a load, the output voltage vo does not change even when the current flowing through the LED module 22 is changed by the dimming function. In the first and second embodiments, the output power Po is one parameter for determining the correction amount Kphase. Ideally, it is necessary to calculate the power by detecting both the output voltage vo and the output current io. .

しかし、この実施の形態3では、図22のように負荷8がLEDモジュール22となることで、出力電圧voの検出は行わずに出力電流検出部24で出力電流ioを電圧変換値iosenとして検出することで補正量Kphaseを調整することができる。これにより、マイコンのピン数削減や処理時間の短縮、配線の削減、これらによる小型化、低コスト化の利点が得られる。   However, in the third embodiment, the load 8 becomes the LED module 22 as shown in FIG. 22, so that the output current io is detected as the voltage conversion value iosen by the output current detector 24 without detecting the output voltage vo. By doing so, the correction amount Kphase can be adjusted. As a result, the advantages of reducing the number of pins of the microcomputer, shortening the processing time, reducing the wiring, and reducing the size and cost are obtained.

さらに、調光信号は通常外部からマイコンに入力されて調光制御を行うため、調光信号が可変された場合でも、事前に調光後の最適な補正量Kphaseを求めることができるため、負荷変動に対して応答速度の速い力率改善制御を行うことができる。   Furthermore, since the dimming signal is normally input to the microcomputer from the outside to perform dimming control, the optimum correction amount Kphase after dimming can be obtained in advance even when the dimming signal is varied. It is possible to perform power factor correction control with a fast response speed against fluctuations.

ところで、図22に示した構成のLED照明装置27は、1段のコンバータ4で交流入力を直流出力に変換しているが、このようにすると、交流電源5の商用周波数リップルが出力側で除去しきれず、LEDモジュール22において光のちらつきとして目視されるという懸念がある。   By the way, the LED lighting device 27 having the configuration shown in FIG. 22 converts the AC input into the DC output by the single-stage converter 4, but in this way, the commercial frequency ripple of the AC power source 5 is removed on the output side. There is a concern that the LED module 22 is visually observed as flickering of light.

そこで、2段のコンバータを適用することで入力側の力率改善制御と出力側の電流安定制御を同時に実現することができる。このように、2段のコンバータを用いた場合の構成を図23に示す。   Therefore, by applying a two-stage converter, it is possible to simultaneously realize power factor improvement control on the input side and current stabilization control on the output side. Thus, FIG. 23 shows a configuration in the case of using a two-stage converter.

図23に示す構成のLED照明装置27は、図1に示した構成に対して、負荷8がLEDモジュール22であることに加えて、電源主回路部2については、LEDモジュール22とコンバータ4との間に出力電流調整用のDC/DCコンバータとしてのLED電流調整回路25(詳細な制御構成は割愛)が設けられるとともに、LEDモジュール22に流れる電流に対応した電圧変換値iosenを検出する出力電流検出部24が設けられ、また、電源制御部3については、出力電圧制御部11に加えて、出力電流制御部26が設けられていることである。   23, in addition to the load 8 being the LED module 22, the LED lighting device 27 having the configuration shown in FIG. Is provided with an LED current adjustment circuit 25 (a detailed control configuration is omitted) as an output current adjustment DC / DC converter, and an output current for detecting a voltage conversion value iosen corresponding to the current flowing through the LED module 22 The detection unit 24 is provided, and the power supply control unit 3 is provided with an output current control unit 26 in addition to the output voltage control unit 11.

この場合、出力電流制御部26は、外部から入力される目標電流値iorefと出力電流検出部24で検出された電圧変換値iosenに応じて出力電流ioが一定になるようにLED電流調整回路25の出力電流を制御すると同時に、出力電圧制御部11については、その目標電圧値vorefをLEDモジュール22の電圧以上となるような値に設定して、上記と同様にしてコンバータ4の制御を実施する。なお、図23に示した構成の場合でも、調光度によらずに出力電圧voが一定であるため、一般的にはコンバータ4の出力電圧も調光度によらずに一定値に制御するため、図22の構成の場合と同様の利点が得られる。   In this case, the output current control unit 26 uses the LED current adjustment circuit 25 so that the output current io becomes constant according to the target current value ioreef inputted from the outside and the voltage conversion value iosen detected by the output current detection unit 24. At the same time, the output voltage control unit 11 sets the target voltage value voref to a value that is equal to or higher than the voltage of the LED module 22, and controls the converter 4 in the same manner as described above. . In the case of the configuration shown in FIG. 23, since the output voltage vo is constant regardless of the dimming degree, the output voltage of the converter 4 is generally controlled to a constant value regardless of the dimming degree. Advantages similar to those of the configuration of FIG. 22 can be obtained.

以上のように、この実施の形態3によれば、負荷8がLEDモジュール22となる場合には、電源主回路部2に出力電流検出部24を設けて出力電流ioを電圧変換値iosenとして検出するとともに、電源制御部3には、出力電流制御部26を設けて出力電流検出値iosenと目標電流値iorefとから基準オン時間ton1を演算し、入力電圧位相θ(=vinphase)に応じた補正量Kphaseを基準オン時間ton1に乗算したオン時間ton2を用いてスイッチング素子7をオン/オフ制御する。これにより、入力コンデンサ6、6aによる交流入力電圧vacに対する交流入力電流iacの位相進みの影響を補正できるため、交流入力電流iacと交流入力電圧vacを同位相、同波形とでき、力率を向上することができる。   As described above, according to the third embodiment, when the load 8 is the LED module 22, the output current detection unit 24 is provided in the power supply main circuit unit 2 to detect the output current io as the voltage conversion value iosen. In addition, the power supply control unit 3 is provided with an output current control unit 26 to calculate the reference on-time ton1 from the output current detection value iosen and the target current value ioref, and to make a correction according to the input voltage phase θ (= vinphase). The switching element 7 is on / off controlled using an on-time ton2 obtained by multiplying the amount Kphase by a reference on-time ton1. As a result, the influence of the phase advance of the AC input current iac on the AC input voltage vac by the input capacitors 6 and 6a can be corrected, so that the AC input current iac and the AC input voltage vac can have the same phase and waveform, thereby improving the power factor can do.

なお、上記の実施の形態1〜3では、力率補償電源装置1やLED照明装置27を小型化するために、装置の全て、あるいは一部を1つの集積回路に実装して、1つのパッケージに収めたICとしてもよい。例えば、電源制御部3を1つの制御ICのパッケージに収めることが好ましい。   In the first to third embodiments, in order to reduce the size of the power factor compensation power supply device 1 and the LED lighting device 27, all or a part of the devices are mounted on one integrated circuit, and one package is provided. IC may be included in For example, the power supply control unit 3 is preferably housed in a single control IC package.

また、この発明は、上記の各実施の形態1〜3の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態1〜3を自由に組み合わせたり、各実施の形態1〜3の構成を適宜、変形、省略することが可能である。   In addition, the present invention is not limited to the configuration of each of the above first to third embodiments, and can be freely combined with each of the first to third embodiments within the scope not departing from the gist of the present invention. The configurations of the first to third embodiments can be modified or omitted as appropriate.

Claims (14)

電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子およびスイッチング素子を有する、上記全波整流回路によって得られた入力電圧を目標とする出力電圧に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記入力電圧を検出する入力電圧検出部と、上記出力電圧を検出する出力電圧検出部と、を有し、
上記電源制御部は、上記出力電圧検出部で検出される出力電圧に基づいて決定される上記スイッチング素子の基準オン時間を、上記入力電圧から検出される上記入力電圧の位相に基づいて生成した補正信号により補正して、上記スイッチング素子のオン時間を得るものであり、補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御する、
力率補償電源装置。
A power source main circuit unit, and a power source control unit for controlling the power source main circuit unit,
The power supply main circuit section has a full-wave rectification circuit for full-wave rectification of the AC voltage of the AC power supply, an inductance element and a switching element, and converts the input voltage obtained by the full-wave rectification circuit to a target output voltage. Converter, an input filter configured to include an input capacitor for suppressing the outflow of noise components due to the switching element to the AC power supply, an input voltage detector for detecting the input voltage, and the output voltage. An output voltage detection unit to detect,
The power supply control unit generates a reference on-time of the switching element determined based on the output voltage detected by the output voltage detection unit based on the phase of the input voltage detected from the input voltage. Correcting with a signal to obtain the on-time of the switching element, and using the corrected on-time of the switching element to control the switching element on and off,
Power factor compensation power supply.
上記電源制御部は、
上記入力電圧検出部で検出される入力信号から上記入力電圧の位相を検出し、上記基準オン時間に対して、上記入力電圧の位相に基づいて生成した上記補正信号を乗算することにより上記スイッチング素子のオン時間を得るものであり、
補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電圧を所望の電圧に制御しつつ、上記交流電源からの入力電流を力率補償制御する、
請求項1に記載の力率補償電源装置。
The power controller is
The switching element is detected by detecting the phase of the input voltage from the input signal detected by the input voltage detector and multiplying the reference on-time by the correction signal generated based on the phase of the input voltage. Is what you get on time,
Using the corrected on-time of the switching element, the switching element is turned on and off to control the output voltage to a desired voltage, and power factor compensation control is performed on the input current from the AC power supply.
The power factor compensation power supply device according to claim 1.
上記電源制御部は、上記入力電圧の位相に基づいて、
上記入力コンデンサによる、上記交流電源からの入力電流と上記入力電圧との位相差に応じた補正電流波形と、上記位相差を零とした理想電流波形と、を用いて、上記補正電流波形から上記理想電流波形を除算したものを上記補正信号とする、
請求項1または請求項2に記載の力率補償電源装置。
The power control unit is based on the phase of the input voltage.
Using the correction current waveform according to the phase difference between the input current from the AC power supply and the input voltage by the input capacitor and the ideal current waveform with the phase difference being zero, The correction signal is obtained by dividing the ideal current waveform.
The power factor compensation power supply device according to claim 1 or 2.
上記電源制御部は、上記入力電圧の位相に応じて直線状に変化する鋸波状の関数、および上記入力電圧の位相に応じてピークに対して左右に傾斜した三角波状の関数、の一方から上記補正信号を生成する、
請求項1または請求項2に記載の力率補償電源装置。
The power supply control unit includes a sawtooth function that changes linearly according to the phase of the input voltage, and a triangular wave function that tilts left and right with respect to a peak according to the phase of the input voltage. Generate a correction signal,
The power factor compensation power supply device according to claim 1 or 2.
上記電源制御部は、上記入力電圧の位相が90度のときに上記補正信号の値が「1」となるように上記関数を決定する、
請求項4に記載の力率補償電源装置。
The power supply control unit determines the function so that the value of the correction signal is “1” when the phase of the input voltage is 90 degrees.
The power factor compensation power supply device according to claim 4.
上記電源制御部は、上記補正信号が鋸波状の関数である場合には、上記入力電圧の位相情報が90度より小さいときには上記補正信号が「1」よりも小さく、90度より大きいときに上記補正信号が「1」よりも大きくなるように関数を決定する、
請求項5に記載の力率補償電源装置。
When the correction signal is a sawtooth function, the power supply control unit is configured such that when the phase information of the input voltage is smaller than 90 degrees, the correction signal is smaller than “1” and larger than 90 degrees. Determine the function so that the correction signal is greater than “1”;
The power factor compensation power supply device according to claim 5.
上記電源制御部は、上記電源主回路部の出力電力が小さい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項4または請求項5に記載の力率補償電源装置。
The power supply control unit sets one of a slope of the sawtooth function and a slope of the triangular wave function when the output power of the power supply main circuit section is small.
The power factor compensation power supply device according to claim 4 or 5.
上記電源制御部は、上記入力電圧が大きい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項4または請求項5に記載の力率補償電源装置。
The power supply control unit sets one of the slope of the sawtooth function and the slope of the triangular function when the input voltage is large.
The power factor compensation power supply device according to claim 4 or 5.
上記電源制御部は、上記入力電圧の周波数が大きい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項4または請求項5に記載の力率補償電源装置。
The power supply control unit sets one of a slope of the sawtooth function and a slope of the triangular wave function when the frequency of the input voltage is large.
The power factor compensation power supply device according to claim 4 or 5.
上記電源制御部は、上記補正信号に対して、上限と下限のリミッタを設定する、
請求項3から請求項9のいずれか1項に記載の力率補償電源装置。
The power supply control unit sets upper and lower limiters for the correction signal.
The power factor compensation power supply device according to any one of claims 3 to 9.
電源主回路部と、上記電源主回路部を制御する電源制御部とを備え、上記電源主回路部の出力側にはLEDモジュールが接続され、
上記電源主回路部は、交流電源の交流電圧を全波整流する全波整流回路と、インダクタンス素子およびスイッチング素子を有する、上記全波整流回路によって得られた入力電流を目標とする出力電流に変換するコンバータと、上記スイッチング素子によるノイズ成分の上記交流電源への流出を抑制するための入力コンデンサを含んで構成される入力フィルタと、上記全波整流回路で得られる入力電圧を検出する入力電圧検出部と、上記出力電流を検出する出力電流検出部と、を有し、
上記電源制御部は、上記出力電流検出部で検出される出力電流に基づいて決定される上記スイッチング素子の基準オン時間を、上記入力電圧から検出される上記入力電圧の位相に基づいて生成した補正信号により補正して、上記スイッチング素子のオン時間を得るものであり、補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御する、
LED照明装置。
A power source main circuit unit and a power source control unit for controlling the power source main circuit unit, and an LED module is connected to the output side of the power source main circuit unit;
The power supply main circuit section has a full-wave rectifier circuit for full-wave rectification of the AC voltage of the AC power supply, an inductance element and a switching element, and converts the input current obtained by the full-wave rectifier circuit into a target output current. An input filter configured to include an input capacitor for suppressing outflow of noise components from the switching element to the AC power supply, and input voltage detection for detecting an input voltage obtained by the full-wave rectifier circuit And an output current detection unit for detecting the output current,
The power supply control unit generates a reference on-time of the switching element determined based on the output current detected by the output current detection unit based on the phase of the input voltage detected from the input voltage Correcting with a signal to obtain the on-time of the switching element, and using the corrected on-time of the switching element to control the switching element on and off,
LED lighting device.
上記電源制御部は、
上記入力電圧検出部で検出される入力信号から上記入力電圧の位相を検出し、上記基準オン時間に対して、上記入力電圧の位相に基づいて生成した上記補正信号を乗算することにより上記スイッチング素子のオン時間を得るものであり、
補正した上記スイッチング素子のオン時間を用いて、上記スイッチング素子をオンおよびオフ制御することにより、上記出力電流を所望の電流に制御しつつ、上記交流電源からの入力電流を力率補償制御する、
請求項11に記載のLED照明装置。
The power controller is
The switching element is detected by detecting the phase of the input voltage from the input signal detected by the input voltage detector and multiplying the reference on-time by the correction signal generated based on the phase of the input voltage. Is what you get on time,
Using the corrected on-time of the switching element, the switching element is turned on and off, thereby controlling the output current to a desired current and controlling the input current from the AC power source for power factor compensation.
The LED lighting device according to claim 11.
請求項1から請求項10のいずれか1項に記載の力率補償電源装置を備えるとともに、上記電源主回路部の出力側にはLEDモジュールが接続され、かつ、上記コンバータと上記LEDモジュールとの間には上記LEDモジュールに流れる電流を目標とする電流に調整するLED電流調整回路が設けられている、
LED照明装置。
A power factor compensation power supply device according to any one of claims 1 to 10, wherein an LED module is connected to an output side of the power supply main circuit unit, and the converter and the LED module are connected to each other. An LED current adjustment circuit that adjusts the current flowing through the LED module to a target current is provided in between.
LED lighting device.
上記電源制御部は、上記入力電圧の位相に応じて直線状に変化する鋸波状の関数、および上記入力電圧の位相に応じてピークに対して左右に傾斜した三角波状の関数、の一方から上記補正信号を生成する場合において、上記LEDモジュールに流れる電流の指令値である調光信号が大きい場合に上記鋸波状の関数の傾き、および上記三角波状の関数の傾き、の一方を大きく設定する、
請求項11から請求項13のいずれか1項に記載のLED照明装置。
The power supply control unit includes a sawtooth function that changes linearly according to the phase of the input voltage, and a triangular wave function that tilts left and right with respect to a peak according to the phase of the input voltage. When generating the correction signal, when the dimming signal that is a command value of the current flowing through the LED module is large, one of the slope of the sawtooth function and the slope of the triangular wave function is set to be large.
The LED lighting device according to any one of claims 11 to 13.
JP2018550024A 2016-11-08 2017-07-14 Power factor compensation power supply device and LED lighting device Active JP6599024B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016218066 2016-11-08
JP2016218066 2016-11-08
PCT/JP2017/025760 WO2018087960A1 (en) 2016-11-08 2017-07-14 Power factor compensation power supply device and led lighting device

Publications (2)

Publication Number Publication Date
JPWO2018087960A1 JPWO2018087960A1 (en) 2019-02-07
JP6599024B2 true JP6599024B2 (en) 2019-10-30

Family

ID=62110383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550024A Active JP6599024B2 (en) 2016-11-08 2017-07-14 Power factor compensation power supply device and LED lighting device

Country Status (2)

Country Link
JP (1) JP6599024B2 (en)
WO (1) WO2018087960A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080120B2 (en) * 2018-07-13 2022-06-03 三菱重工サーマルシステムズ株式会社 Converter device, control signal generation method and program
JP6971957B2 (en) * 2018-12-10 2021-11-24 三菱電機株式会社 Power factor compensation power supply and LED lighting
JP2022075359A (en) 2020-11-06 2022-05-18 富士電機株式会社 Integrated circuit and power supply circuit
WO2023233636A1 (en) * 2022-06-02 2023-12-07 三菱電機株式会社 Power conversion device, motor drive device, and refrigeration cycle applied apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11299244A (en) * 1998-04-13 1999-10-29 Toshiba Corp Power converter system
JP4609060B2 (en) * 2004-01-08 2011-01-12 株式会社富士通ゼネラル Power supply
DE112009004573T5 (en) * 2009-03-24 2012-09-06 Murata Manufacturing Co., Ltd. Switching Power Supply
JP2014110711A (en) * 2012-12-04 2014-06-12 Renesas Electronics Corp Switching power-supply device and semiconductor device
JP6038190B2 (en) * 2013-01-29 2016-12-07 三菱電機株式会社 Power converter
JP2015008583A (en) * 2013-06-25 2015-01-15 シャープ株式会社 Power-factor correction circuit
WO2016047207A1 (en) * 2014-09-24 2016-03-31 三菱電機株式会社 Power factor compensation circuit for power source control device, control method for such circuit, and led illumination device
JP6405906B2 (en) * 2014-11-06 2018-10-17 富士電機株式会社 AC-DC converter controller

Also Published As

Publication number Publication date
WO2018087960A1 (en) 2018-05-17
JPWO2018087960A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
US8729813B2 (en) Switching power supply device and light-emitting diode lighting device
JP6599024B2 (en) Power factor compensation power supply device and LED lighting device
CN110731044B (en) Digital control of switched boundary mode interleaved power converters
US9872353B2 (en) LED lighting device and LED illuminating device
CN111033992B (en) Digital control of a switched-boundary mode PFC power converter for constant crossover frequency
JP5377218B2 (en) Power supply circuit and lighting device
KR101422948B1 (en) Power factor correction circuit
CN110731045B (en) Digital control of switched boundary mode interleaved power converters with reduced crossover distortion
US10536082B2 (en) Power supply device, semiconductor integrated circuit, and method for suppressing ripple component
JP6196949B2 (en) Power converter
JP5842465B2 (en) Power supply
JP2015171196A (en) Power conversion device
JP2017070192A (en) Switching power supply device and LED lighting circuit
JP6309182B2 (en) Power conversion apparatus and control method thereof
JP7293824B2 (en) LIGHTING DEVICE, LIGHTING EQUIPMENT, CONTROL METHOD FOR LIGHTING DEVICE
JP6711125B2 (en) Power factor compensation device, LED lighting device
US20130135910A1 (en) Power factor correction apparatus, dc/dc converter, and power supplying apparatus
JP6422535B2 (en) Power converter
JP6971957B2 (en) Power factor compensation power supply and LED lighting
JP6659196B2 (en) Power converter
JP6186100B1 (en) Power converter
Lee et al. A 220-V AC, LUT-controlled 6-segmented LED driver with background calibration
EP4295649A1 (en) Adaptive in-service mitigation of light flicker
JP2022030035A (en) Switching power supply device
CN112491266A (en) Driver circuit and power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6599024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250