JP6543183B2 - Optical circuit manufacturing method - Google Patents

Optical circuit manufacturing method Download PDF

Info

Publication number
JP6543183B2
JP6543183B2 JP2015246762A JP2015246762A JP6543183B2 JP 6543183 B2 JP6543183 B2 JP 6543183B2 JP 2015246762 A JP2015246762 A JP 2015246762A JP 2015246762 A JP2015246762 A JP 2015246762A JP 6543183 B2 JP6543183 B2 JP 6543183B2
Authority
JP
Japan
Prior art keywords
layer
optical circuit
optical
laminated
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015246762A
Other languages
Japanese (ja)
Other versions
JP2017111351A (en
Inventor
阿部 淳
淳 阿部
伊東 雅之
雅之 伊東
井藤 幹隆
幹隆 井藤
小湊 俊海
俊海 小湊
森 淳
淳 森
優生 倉田
優生 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015246762A priority Critical patent/JP6543183B2/en
Publication of JP2017111351A publication Critical patent/JP2017111351A/en
Application granted granted Critical
Publication of JP6543183B2 publication Critical patent/JP6543183B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Description

本発明は、複数の光導波路を備えた積層型光回路の作製方法に関する。   The present invention relates to a method of manufacturing a laminated optical circuit including a plurality of optical waveguides.

石英系光回路を構成する光導波路は、石英ガラス基板、またはシリコン基板上に、石英系ガラスを主たる材料として用いて作製される。この光導波路は、伝播損失が低く、信頼性・安定性が高く、加工性が良く、石英系光ファイバとの整合性が良く、低損失で高い信頼性を有した形態で標準的な通信用石英系光ファイバと接続される等の特徴を有している。   The optical waveguide constituting the silica-based optical circuit is manufactured on a quartz glass substrate or a silicon substrate using silica-based glass as a main material. This optical waveguide has low propagation loss, high reliability and stability, good machinability, good matching with the silica-based optical fiber, low loss and high reliability, and is for standard communication. It has features such as being connected to a silica-based optical fiber.

上記光導波路で構成されたY分岐パワースプリッター、マッハ・ツェンダ干渉計(MZI: Mach-Zehnder Interferometer)、MZIを利用した光スイッチ、およびアレイ導波路型波長合分波器(AWG:Arrayed Waveguide Grating)などの光回路(PLC:Planar Lightwave Circuits)の開発が進められている。これらの光回路は、構築が進められつつある波長分割多重(WDM)光伝送システムを基盤としたフォトニックネットワークシステムの重要なキーデバイスとなっている(非特許文献1、2、3参照)。   Y-branch power splitter composed of the above optical waveguide, Mach-Zehnder Interferometer (MZI), optical switch using MZI, and arrayed Waveguide Grating (AWG) Development of optical circuits (PLC: Planar Lightwave Circuits) is underway. These optical circuits have become important key devices of photonic network systems based on wavelength division multiplexing (WDM) optical transmission systems which are under construction (see Non-Patent Documents 1, 2 and 3).

石英系光導波路は、主として以下のように作製される。まず、石英基板またはシリコン基板上に、基板側から、下層クラッド層、コア層を形成する。次に、フォトリソグラフィー技術、及び反応性イオンエッチング技術により、所望のコアパターンを加工した後に、コア層上に上部クラッド層を形成する。このようにして、光の伝播するコア、およびクラッド構造を備える光導波路が形成される。この光導波路において所望のパターンを形成することにより、Y分岐パワースプリッター、MZI、AWGを含む様々な光回路を作製することができる。(非特許文献3、4)。   The silica based optical waveguide is mainly manufactured as follows. First, a lower cladding layer and a core layer are formed on a quartz substrate or a silicon substrate from the substrate side. Next, after processing the desired core pattern by photolithography and reactive ion etching, an upper cladding layer is formed on the core layer. In this way, an optical waveguide comprising a light propagating core and a cladding structure is formed. By forming a desired pattern in this optical waveguide, various optical circuits including Y-branch power splitter, MZI, and AWG can be manufactured. (Non-patent documents 3 and 4).

上記のような光回路デバイスは、フォトニックネットワークの高度化に向けた進展と共に、小型化、高集積化、高機能化、高性能化および低コスト化といった要求に応えるため、様々な研究開発が進められている。その一例は、1チップ上で複数機能を実現するために、複数素子の集積を図る1チップ集積化に向けた開発である。この1チップ複合集積化により、ファイバ接続点が削減できることに加え、複数のチップをファイバで接続する場合と比べてファイバとの接続損失が低減できる。また、ファイバ実装ボード上におけるファイバの取り回しスペースが小さくなり、この点において、実装ボード上のデバイスの小型化が実現できる。従来のデバイスとして、AWGと、光強度を調整する可変光減衰器(VOA)と、信号光の一部を分岐するタップと、光強度をモニターするためのフォトディテクター(PD)とを1チップに集積した複合集積光回路などが知られている(非特許文献3,5)。   The above-mentioned optical circuit devices are subject to various research and development in order to meet the demand for miniaturization, high integration, high functionality, high performance, and cost reduction, along with the progress toward the advancement of photonic networks. It is in progress. One example is development for one-chip integration in which multiple elements are integrated in order to realize multiple functions on one chip. In addition to the fact that the number of fiber connection points can be reduced by the one-chip composite integration, connection loss with the fiber can be reduced as compared with the case where a plurality of chips are connected by fiber. In addition, the fiber routing space on the fiber mounting board is reduced, and in this respect, miniaturization of the device on the mounting board can be realized. Conventional devices include AWG, variable optical attenuator (VOA) to adjust light intensity, tap to branch part of signal light, and photodetector (PD) to monitor light intensity in one chip Integrated composite integrated optical circuits and the like are known (Non-Patent Documents 3 and 5).

さらに、複数のAWG、SWおよびVOAなどを集積したROADM(Reconfigurable optical add drop multiplexer)に対応した集積光回路も知られている。   Furthermore, integrated optical circuits corresponding to ROADMs (Reconfigurable optical add drop multiplexers) in which a plurality of AWGs, SWs, VOAs, etc. are integrated are also known.

今後、実装ボード上における光回路の占有面積(フットプリント)を小さくして更なる集積化を図るために、積層された光導波路層を2層以上有する多層型光回路を実現する技術の重要度は高い。この多層型光回路は、多層コアを備えることになるが、この多層コアの機能を利用する新たな光デバイスの研究開発も進められている。一例としては、光回路と、LCOS(Liquid Crystal on Silicon)や、MEMS(micro electro mechanical system)を用いた、波長選択スイッチ(Wavelength Selective Switch:WSS)などの機能を実現した光デバイスなどがあげられる。特許文献1および特許文献2に示されるWSS光デバイスは、積層光回路を用いることにより、より小型に作製することが可能となる。   Importance of technology to realize multi-layered optical circuits with two or more laminated optical waveguide layers in order to further reduce the footprint (footprint) of optical circuits on mounting boards in the future Is high. This multilayer type optical circuit is to be provided with a multilayer core, and research and development of new optical devices utilizing the function of this multilayer core are also in progress. As an example, an optical device that implements functions such as an optical circuit, a liquid crystal on silicon (LCOS), a wavelength selective switch (WSS) using a micro electro mechanical system (MEMS), and the like can be given. . The WSS optical devices disclosed in Patent Document 1 and Patent Document 2 can be made smaller by using a laminated optical circuit.

図1は、従来の多層型光回路の作製方法を示してある(非特許文献6)。先ず、基板111上に、基板側から、下層クラッド層112と、ガラス膜113とを生成する(図1(a))。ガラス膜113の屈折率は、クラッド層112よりも屈折率の高い。ガラス膜113は、火炎堆積(FHD)法、スパッタリング法、CVD法などにより形成する。   FIG. 1 shows a method of manufacturing a conventional multilayer optical circuit (Non-patent Document 6). First, the lower cladding layer 112 and the glass film 113 are formed on the substrate 111 from the substrate side (FIG. 1A). The refractive index of the glass film 113 is higher than that of the cladding layer 112. The glass film 113 is formed by a flame deposition (FHD) method, a sputtering method, a CVD method, or the like.

次に、フォトリソグラフィーおよび反応性イオンエッチング(RIE)技術を用いて、ガラス膜113を所望のパターンに加工し、第1のコア114を生成する(図1(b))。その後、下層クラッド層112および第1のコア114の露出部分上に、上層クラッド層115を形成し(図1(c))、上層クラッド層115を平坦化する(図1(d))。この平坦化処理は、研磨または熱処理により行うことができる。このようにして、第1の導波路層が作製される。   Next, the glass film 113 is processed into a desired pattern using photolithography and reactive ion etching (RIE) technology to generate a first core 114 (FIG. 1 (b)). Thereafter, the upper cladding layer 115 is formed on the lower cladding layer 112 and the exposed portion of the first core 114 (FIG. 1C), and the upper cladding layer 115 is planarized (FIG. 1D). This planarization process can be performed by polishing or heat treatment. Thus, the first waveguide layer is produced.

なお、上層クラッド層115は、上述した下層クラッド層112と同様に、火炎堆積(FHD)法、スパッタリング法またはCVD法などによりガラス層を形成することにより生成することができる。   The upper cladding layer 115 can be formed by forming a glass layer by a flame deposition (FHD) method, a sputtering method, a CVD method, or the like, similarly to the lower cladding layer 112 described above.

次に、上層クラッド層115上に、ガラス膜116を生膜する(図1(e))。そして、図1(b)で示したものと同様に、フォトリソグラフィーおよび反応性イオンエッチング(RIE)技術を用いて、ガラス膜116を所望のパターンに加工し、第2のコア層117を生成する(図1(f))。その後、上層クラッド層115および第2のコア117の露出部分上に、上層クラッド層118を形成する(図1(g))。このようにして、第2の導波路層が作製される。   Next, a glass film 116 is deposited on the upper cladding layer 115 (FIG. 1E). Then, as in the case shown in FIG. 1B, the glass film 116 is processed into a desired pattern using photolithography and reactive ion etching (RIE) technology to generate the second core layer 117. (FIG. 1 (f)). Thereafter, an upper cladding layer 118 is formed on the exposed portions of the upper cladding layer 115 and the second core 117 (FIG. 1 (g)). Thus, the second waveguide layer is manufactured.

上記第2の導波路層以降の第nの導波路層(n=3,4,・・・)を備える積層光回路は,図1(d)〜図1(g)を繰り返すことにより、作製することができる。   The laminated optical circuit provided with the n-th waveguide layer (n = 3, 4, ...) after the second waveguide layer is manufactured by repeating Fig. 1 (d) to Fig. 1 (g). can do.

特開2010−117564号公報JP, 2010-117564, A 特開2009−168840号公報JP, 2009-168840, A

Y. Hibino, IEEE CIRCUITS & DEVICES, Nov., 2000, pp. 21-27.Y. Hibino, IEEE CIRCUITS & DEVICES, Nov., 2000, pp. 21-27. A. Himeno, et al., J. Sel. Top. Q.E., vol. 4, 1998, pp. 913-924.A. Himeno, et al., J. Sel. Top. Q. E., vol. 4, 1998, pp. 913-924. M. Abe, J. Cer. Soc. J., 2008, pp. 1063-1070.M. Abe, J. Cer. Soc. J., 2008, pp. 1063-1070. M. Kawachi, Opt. Quantum Electron., 22, 1990, pp. 391-416.M. Kawachi, Opt. Quantum Electron., 22, 1990, pp. 391-416. I. Ogawa, et al., Proc. LEOS2005, TuL1, pp. 268-269.I. Ogawa, et al., Proc. LEOS 2005, TuL1, pp. 268-269. Senichi Suzuki, et al., Integrated-Optic Ring Resonators with Two Stacked Layers of Silica Waveguide on Si, Photon. Tech. Lett., 1992, pp. 1256.Senichi Suzuki, et al., Integrated-Optic Ring Resonators with Two Stacked Layers of Silica Waveguide on Si, Photon. Tech. Lett., 1992, pp. 1256.

上述した従来の積層光回路の作製方法では、ガラス膜の作製時またはそれ以降の熱処理時に、積層されるガラス膜が安定するようにする必要がある。このため、下層のガラス膜のガラス転移温度または軟化点温度が上層のガラス膜より高くなるように、ガラスの付加成分を調整するようにするのが一般的である。下層のガラス膜のガラス転移温度(転移点)または軟化温度(軟化点)が、上層のガラス層より低い場合には、下層のガラス膜は、上層のガラス膜の形成時またはパターン化時における熱処理により軟化するので、下層の土台が揺らぐこととなる。その結果、上層のパターンが歪んだり、その歪みが下層の光回路に影響したりし、積層光回路全体の光学特性が劣化し得る。   In the above-described conventional method for manufacturing a laminated optical circuit, it is necessary to stabilize the laminated glass film at the time of manufacturing the glass film or at the time of the heat treatment thereafter. For this reason, it is general to adjust the additional component of the glass so that the glass transition temperature or the softening point temperature of the lower glass film is higher than that of the upper glass film. When the glass transition temperature (transition point) or softening temperature (softening point) of the lower glass film is lower than that of the upper glass layer, the lower glass film is heat treated at the time of formation or patterning of the upper glass film. As it softens, the base of the lower layer will shake. As a result, the pattern in the upper layer may be distorted, or the distortion may affect the optical circuit in the lower layer, and the optical characteristics of the entire laminated optical circuit may be degraded.

通常は、光回路の積層数が増えるほど、下層のガラス膜のガラス転移温度または軟化点温度を上層のガラス膜より高くする必要があるので、それらの温度調整が難しくなる。仮に温度調整が適切に行われなかった場合、積層光回路の光学特性が損なわれる場合がある。また、上層の導波路作製時、フォトリソグラフィー、露光工程において、下層の導波路によって散乱光や迷光を生じることとなり、導波路作製の誤差精度が低くなり、結果として、光回路全体の光学特性が劣化し得る。これは、導波路の層数が増えるほど顕著に生じる。   Generally, as the number of stacked optical circuits increases, it is necessary to make the glass transition temperature or softening point temperature of the lower glass film higher than that of the upper glass film, so the temperature control thereof becomes more difficult. If the temperature adjustment is not properly performed, the optical characteristics of the laminated optical circuit may be impaired. In addition, when the upper layer waveguide is manufactured, scattered light or stray light is generated by the lower layer waveguide in the photolithography and exposure steps, and the error accuracy of the waveguide manufacturing is lowered. As a result, the optical characteristics of the entire optical circuit are increased. It may deteriorate. This is more pronounced as the number of waveguide layers increases.

また、光回路チップの一部のみを積層して導波路とする場合、上述した従来の光回路の作製方法では、導波路を一層ずつ積層することになるので、非効率的である。   In addition, when only a part of the optical circuit chip is stacked to form a waveguide, the above-described conventional optical circuit manufacturing method is inefficient because the waveguides are stacked one by one.

本発明は、このような状況下において鑑みてなされたものであり、フォトリソグラフィー、パターン化露光工程の困難さを回避し、複数の導波路層間のガラス転移温度条件の制約を緩和することができる積層光回路の作製方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and can avoid the difficulty of the photolithography and the patterning exposure process, and can relieve the restriction of the glass transition temperature condition between a plurality of waveguide layers. An object of the present invention is to provide a method of manufacturing a laminated optical circuit.

上記の課題を解決するため、本発明は、基板上に、基板側から、下部のクラッド層、コアおよび上部のクラッド層が形成された単層光回路を作製する工程と、前記作製された2つの前記単層光回路の前記上部のクラッド層の表面同士が対向するように、2つの前記単層光回路を接合する工程と、前記接合された2つの前記単層光回路の一方の基板を取り除く工程と、前記基板が取り除かれた前記一方の前記単層光回路の露出した前記下部のクラッド層の上に、前記接合された2つの前記単層光回路とは別の単層光回路の上部のクラッド層の表面が接合するように、当該別の単層光回路を接合する工程とを含む。 In order to solve the above problems, the present invention comprises the steps of producing a single-layer optical circuit in which a lower cladding layer, a core, and an upper cladding layer are formed on a substrate from the substrate side; one of the so surface between the upper cladding layer of the single layer optical circuit faces, and bonding two of the single-layer optical circuit, the one substrate of two of the single-layer optical circuit which is the joint Removing, and on the exposed lower cladding layer of the one single-layer optical circuit from which the substrate has been removed, a single-layer optical circuit separate from the two single-layer optical circuits joined together. Bonding the other single layer optical circuit such that the surface of the upper cladding layer is bonded .

前記接合する工程では、クラッド層の表面同士が対向するように、2つの単層光回路の位置決めを行う工程を含むようにしてもよい。   The step of bonding may include the step of positioning two single-layer optical circuits such that the surfaces of the cladding layers face each other.

前記接合する工程では、接合面のクラッド層を研磨する工程を含むようにしてもよい。   The bonding step may include the step of polishing the cladding layer on the bonding surface.

本発明によれば、複数の導波路間のガラス転移温度条件の制約を緩和することができる。又、フォトリソグラフィー、パターン化露光工程の困難さを回避することができる。   According to the present invention, the restriction of the glass transition temperature condition between a plurality of waveguides can be relaxed. Moreover, the difficulty of a photolithography and a patterning exposure process can be avoided.

従来の積層型光回路の作製方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the conventional laminated | stacked optical circuit. 実施形態の積層型光回路を作製するために積層される単層光回路の作製方法の一例を説明するための図である。It is a figure for demonstrating an example of the manufacturing method of the single layer optical circuit laminated | stacked in order to produce the laminated type optical circuit of embodiment. 複数の単層光回路を積層するようにした積層型光回路の作製方法の一例を説明するための図である。It is a figure for demonstrating an example of the manufacturing method of the laminated | stacked optical circuit which laminated | stacked several single layer optical circuits. ホットプレス装置の構成例を示す概略図である。It is the schematic which shows the structural example of a hot press apparatus. 3層積層型光回路の構成例を示す図である。It is a figure which shows the structural example of 3 layer laminated | stacked optical circuit. 図5の3層積層型光回路としてのアレイ導波路格子波長合分波器において、第2の光回路における透過スペクトル特性の一例を示す図である。FIG. 6 is a diagram showing an example of transmission spectrum characteristics of a second optical circuit in the arrayed waveguide grating wavelength division multiplexer as the three-layer laminated type optical circuit of FIG. 5. アレイ導波路格子波長合分波器の透過光学特性の一例を示す図である。It is a figure which shows an example of the transmission optical characteristic of an arrayed waveguide grating wavelength multiplexer / demultiplexer.

以下、本発明の一実施形態における積層型光回路について説明する。積層型光回路は、1つの導波路層を有する単層光回路10が積層されたものである。先ず、この単層光回路10の作製方法について、図1を参照して説明する。   Hereinafter, a laminated optical circuit according to an embodiment of the present invention will be described. The laminated optical circuit is one in which a single layer optical circuit 10 having one waveguide layer is laminated. First, a method of manufacturing the single-layer optical circuit 10 will be described with reference to FIG.

[単層光回路の作製方法]
図2は、単層光回路10の作製方法を説明するための図である。
[Method of producing single-layer optical circuit]
FIG. 2 is a diagram for explaining a method of manufacturing the single-layer optical circuit 10. As shown in FIG.

図2に示すように、基板11上に、基板側から、下層クラッド層11と、ガラス層13とを生成する(図2(a))。基板11は、例えばSi基板である。ガラス層13の屈折率は、下層クラッド層12よりも屈折率の高い。   As shown in FIG. 2, the lower cladding layer 11 and the glass layer 13 are formed on the substrate 11 from the substrate side (FIG. 2 (a)). The substrate 11 is, for example, a Si substrate. The refractive index of the glass layer 13 is higher than that of the lower cladding layer 12.

この実施形態では、下層クラッド層11は、熱酸化膜層に、火炎堆積(FHD)法を用いて生成し、その下層クラッド層11上に、スパッタリングによりSiO2-Ta2O5ガラス層13を堆積する。 In this embodiment, the lower cladding layer 11 is formed on the thermal oxide film layer using a flame deposition (FHD) method, and the SiO 2 -Ta 2 O 5 glass layer 13 is formed on the lower cladding layer 11 by sputtering. accumulate.

次に、加工マスク層14を形成した(図2(b))後、フォトリソグラフィー技術を用いて、加工マスク層14の露光処理およびパターン化処理を行う(図2(c))。その後、反応性イオンエッチング(RIE)により、ガラス層13を所望のパターンに加工し、コア15を生成する(図2(d))。   Next, after forming the processing mask layer 14 (FIG. 2B), the exposure processing and patterning processing of the processing mask layer 14 are performed using a photolithographic technique (FIG. 2C). Thereafter, the glass layer 13 is processed into a desired pattern by reactive ion etching (RIE) to form a core 15 (FIG. 2 (d)).

残留した加工マスク層14は除去し(図2(e))、下層クラッド層12およびコア15の露出部分上に、上層クラッド層16を形成し、上層クラッド層16でコア15を埋め込む(図2(f))。   The remaining processed mask layer 14 is removed (FIG. 2 (e)), the upper cladding layer 16 is formed on the lower cladding layer 12 and the exposed portion of the core 15, and the core 15 is embedded with the upper cladding layer 16 (FIG. 2). (F)).

このようにして、1つの導波路層(クラッド層12,16およびコア15)を備える単層光回路10が作製される。なお、図2において、クラッド層12,16に対するコアの比屈折率差(Δ)は、2.5%とする。また、クラッド層12の厚みは20μmであり、コア15のサイズは3.5μm×4.0μm(幅×高さ)である。   Thus, a single-layer optical circuit 10 including one waveguide layer (cladding layers 12 and 16 and core 15) is produced. In FIG. 2, the relative refractive index difference (Δ) of the core to the cladding layers 12 and 16 is 2.5%. The thickness of the cladding layer 12 is 20 μm, and the size of the core 15 is 3.5 μm × 4.0 μm (width × height).

次に、本実施形態の積層型光回路51の作製方法について、図2〜図4を参照して説明する。図3は、積層型光回路51の作製方法の一例を説明するための図である。図4は、ホットプレス装置5のホットプレスチャンバー50内の様子を説明するための図である。   Next, a method of manufacturing the laminated optical circuit 51 of the present embodiment will be described with reference to FIGS. FIG. 3 is a view for explaining an example of a method of manufacturing the laminated optical circuit 51. As shown in FIG. FIG. 4 is a view for explaining the inside of the hot press chamber 50 of the hot press 5.

この積層型光回路51は、2つの単層光回路10,20を接合することによって得られる。単層光回路20の作製方法は、図2(a)〜図2(f)に示したものと同一である。すなわち、単層光回路20は、単層光回路10と同様に、基板21上に、下層クラッド層22と、コア25と、上層クラッド層26とを備える。ここで、単層光回路20では、下層クラッド層22の厚みは5μmとし、上層クラッド層26の厚みは10μmとする。   The laminated optical circuit 51 is obtained by joining two single layer optical circuits 10 and 20. The method of manufacturing the single-layer optical circuit 20 is the same as that shown in FIGS. 2 (a) to 2 (f). That is, the single-layer optical circuit 20 includes the lower layer cladding layer 22, the core 25, and the upper layer cladding layer 26 on the substrate 21 as in the single-layer optical circuit 10. Here, in the single-layer optical circuit 20, the thickness of the lower layer cladding layer 22 is 5 μm, and the thickness of the upper layer cladding layer 26 is 10 μm.

先ず、2つの単層光回路10,20を準備する(図3(a))。次に、対応する上層クラッド層同士が対向して接合するように、2つの単層光回路10,20の接合位置を調整して(図3(b))、2つの単層光回路10,20を接合する(図3(c))。このとき、各上層クラッド層は研磨されており、平坦な面上で単層光回路10,20を接合することができる。   First, two single-layer optical circuits 10 and 20 are prepared (FIG. 3A). Next, the junction positions of the two single-layer optical circuits 10 and 20 are adjusted so that the corresponding upper layer cladding layers face each other and are joined (FIG. 3 (b)), the two single-layer optical circuits 10, 20 are joined (Fig. 3 (c)). At this time, each upper cladding layer is polished, and the single-layer optical circuits 10 and 20 can be joined on a flat surface.

そして、ドライエッチングにより基板21を取り除く(図3(d))。このようにして、2つの導波路層を備える積層型光回路81が作製される。   Then, the substrate 21 is removed by dry etching (FIG. 3 (d)). Thus, a laminated optical circuit 81 including two waveguide layers is manufactured.

上述した図3の作製方法は、ホットプレス装置5によって実現される。   The manufacturing method of FIG. 3 described above is realized by the hot press device 5.

図4に示すホットプレス装置5において、ホットプレスチャンバー50内には、ヒーター51と、第1の光回路ホルダー52と、第2の光回路ホルダー53と、第1のIR(Infrared Camera)カメラ54と、第2のIR(Infrared Camera)カメラ55と、マイクロスコープ56と、スコープホルダー57とを備える。   In the hot press device 5 shown in FIG. 4, the heater 51, the first optical circuit holder 52, the second optical circuit holder 53, and the first IR (Infrared Camera) camera 54 are provided in the hot press chamber 50. And a second IR (Infrared Camera) camera 55, a microscope 56, and a scope holder 57.

図4の例では、第1の光回路ホルダー52には、単層光回路10が保持され、第2の光回路ホルダー53には、単層光回路20が保持される。IRカメラ54,55は、対応する光回路ホルダー内に設けられており、単層光回路10,20を撮像する。   In the example of FIG. 4, the single-layer optical circuit 10 is held by the first optical circuit holder 52, and the single-layer optical circuit 20 is held by the second optical circuit holder 53. The IR cameras 54, 55 are provided in corresponding optical circuit holders and image the single layer optical circuits 10, 20.

光回路ホルダー53は、図4に示す上下方向R1に沿って、単層光回路20を可動させることができるように構成されている。   The optical circuit holder 53 is configured to be able to move the single-layer optical circuit 20 along the vertical direction R1 shown in FIG.

マイクロスコープ56は、2つの単層光回路10,20の間に取り付けられる。スコープホルダー57は、2つの単層光回路10,20の接合位置を調整するため、図4に示す左右方向R2に沿って可動するように構成されている。   A microscope 56 is mounted between the two single layer optical circuits 10,20. The scope holder 57 is configured to be movable along the left-right direction R2 shown in FIG. 4 in order to adjust the bonding position of the two single-layer optical circuits 10 and 20.

図3(b)において、2つの単層光回路10,20の接合位置は、IRカメラ54,55およびマイクロスコープ56で確認される。このとき、上記接合位置の調整が必要な場合は、光回路ホルダー53または/およびスコープホルダー57によって単層光回路20が各方向R1,R2に沿って移動する。これにより、単層光回路10,20の適切な位置決めが実施できる。位置調整後、マイクロスコープ56は、光回路上部の空間領域から離れた位置へ移動する。   In FIG. 3 (b), the junction positions of the two single-layer optical circuits 10 and 20 are confirmed by the IR cameras 54 and 55 and the microscope 56. At this time, when it is necessary to adjust the bonding position, the single layer optical circuit 20 is moved along the directions R1 and R2 by the optical circuit holder 53 and / or the scope holder 57. Thereby, appropriate positioning of the single-layer optical circuits 10 and 20 can be implemented. After alignment, the microscope 56 moves to a position away from the space area at the top of the optical circuit.

図3(c)において、2つの単層光回路10,20は、次のようにして接合される。位置調整後,光回路をそのまま上面同士を接触させ,上部光回路ホルダー53と下部光回路ホルダー52で挟み、基板間にわずかに圧力(約3N)を印加した後,ホットプレスチャンバー50内を真空にする。ホットプレスのヒーター51により加熱し、900℃迄昇温した後、さらに約100Nまで加圧し、その後、加圧したまま、室温まで徐々に冷却することにより、第1の光回路10と第2の光回路20の上面同士を接着する。   In FIG. 3 (c), the two single layer optical circuits 10 and 20 are joined as follows. After adjusting the position, the optical circuit is brought into contact with the upper surface as it is, sandwiched between the upper optical circuit holder 53 and the lower optical circuit holder 52, and a slight pressure (about 3N) is applied between the substrates. Make it After heating by the heater 51 of the hot press and raising the temperature to 900 ° C., the pressure is further increased to about 100 N, and then while the pressure is applied, the first optical circuit 10 and the second The upper surfaces of the optical circuit 20 are bonded to each other.

以上では、図3および図4を参照して、2つの単層光回路10,20を接合する場合について説明したが、積層する単層光回路の数は、3つ以上とすることもできる。   Although the case where two single layer optical circuits 10 and 20 are joined has been described above with reference to FIGS. 3 and 4, the number of single layer optical circuits to be stacked can be three or more.

例えば、図5は、3つの単層光回路10,20,30を接合した場合の3層積層型光回路(積層光回路)82の構成例を示す図であって、(a)は3層積層型光回路82の断面図、(b)は3層積層型光回路82としてのAWG(Arrayed Waveguide Grating)波長合分波器の斜視図、を示す。   For example, FIG. 5 is a diagram showing a configuration example of a three-layer laminated type optical circuit (laminated optical circuit) 82 in the case where three single-layer optical circuits 10, 20, and 30 are joined. Sectional drawing of the laminated type optical circuit 82, (b) shows the perspective view of AWG (Arrayed Waveguide Grating) wavelength multiplexer / demultiplexer as the three-layered laminated type optical circuit 82. FIG.

単層光回路30の構成は、単層光回路20と同一である。すなわち、単層光回路30は、基板31上に、下層クラッド層32と、コア35と、上層クラッド層36とを備える。下層クラッド層32の厚みは5μmとし、上層クラッド層36の厚みは10μmとする。   The configuration of the single layer optical circuit 30 is the same as that of the single layer optical circuit 20. That is, the single-layer optical circuit 30 includes the lower cladding layer 32, the core 35, and the upper cladding layer 36 on the substrate 31. The thickness of the lower layer cladding layer 32 is 5 μm, and the thickness of the upper layer cladding layer 36 is 10 μm.

図5(a)の積層光回路82の例では、図3(d)に示した積層光回路8下層クラッド層22の上に、単層光回路30の上層クラッド層36が接合され(図3(c)のクラッド層16,26同士の接合と同様)、さらに単層光回路30の基板31が取り除いてある(図3(d)の基板21の除去と同様)。 In the example of FIG laminated optical circuit 82 of 5 (a), on the stacked light circuit 81 of the lower clad layer 22 shown in FIG. 3 (d), the upper cladding layer 36 of a single-layer optical circuit 30 is bonded ( 3 (c)), and the substrate 31 of the single-layer optical circuit 30 is removed (similar to the removal of the substrate 21 of FIG. 3 (d)).

図6は、積層光回路82としてのAWG波長合分波器において、第2の導波路層における透過スペクトル特性を示してある。第2の導波路層は、図5のクラッド層22,26およびコア25を備える層を意味する。   FIG. 6 shows transmission spectrum characteristics of the second waveguide layer in the AWG wavelength division multiplexer as the laminated optical circuit 82. As shown in FIG. The second waveguide layer means a layer comprising the cladding layers 22 and 26 and the core 25 of FIG.

図6に示した透過スペクトル特性によると、良好な分波特性が得られていることがわかる。なお、第2の導波路層以外の第1の導波路層(図5のクラッド層12,16およびコア15)および第3の導波路層(図5のクラッド層32,36およびコア35)についても同様に良好な分波特性を得ることができた。   According to the transmission spectrum characteristics shown in FIG. 6, it can be seen that good demultiplexing characteristics are obtained. Regarding the first waveguide layers (cladding layers 12 and 16 and core 15 in FIG. 5) and the third waveguide layers (cladding layers 32 and 36 and core 35 in FIG. 5) other than the second waveguide layer Similarly, good branching characteristics could be obtained.

一般に、AWG波長合分波器は、そのアレイ導波路部分またはスラブ導波路部分で生じる歪、作製誤差があると、透過スペクトル特性を著しく損ねる。しかし、上述のとおり、本実施形態の積層光回路82の透過スペクトル特性は良好であることから、導波路が良好に作製されている。   In general, the AWG wavelength multiplexer / demultiplexer significantly impairs the transmission spectrum characteristics when there are distortions and fabrication errors that occur in the arrayed waveguide portion or the slab waveguide portion. However, as described above, since the transmission spectrum characteristics of the laminated optical circuit 82 of the present embodiment are good, the waveguide is well manufactured.

以上説明したように、本実施形態の積層光回路81の作製方法は、基板11上に、基板側から、下部のクラッド層12、コア15および上部のクラッド層16が積層された単層光回路10を作製する工程と、作製された2つの単層光回路10,20の上部のクラッド層16,26の表面同士が対向するように、各単層光回路10,20を接合する工程と、接合された単層光回路の一方の基板21を取り除く工程とを含む。ここで、各単層光回路10,20の作製方法は同じになるので、コアとなるガラス膜のガラス転移温度または軟化点温度は、各層に関し、すべて同じ温度にすることができる。この点で、上層のガラス膜より下層のガラス膜の方が高くなるように、ガラスの付加成分を調整するようにしていた従来の場合(図1)に比べて、複数の導波路層間のガラス転移温度条件の制約を緩和することができる。   As described above, in the method of manufacturing the laminated optical circuit 81 of the present embodiment, a single-layer optical circuit in which the lower cladding layer 12, the core 15, and the upper cladding layer 16 are laminated on the substrate 11 from the substrate side 10, and bonding the single-layer optical circuits 10 and 20 such that the surfaces of the clad layers 16 and 26 on the top of the two single-layer optical circuits 10 and 20 formed are opposed to each other. And removing one substrate 21 of the bonded single layer optical circuit. Here, since the manufacturing method of each single-layer optical circuit 10 and 20 becomes the same, the glass transition temperature or the softening point temperature of the glass film to be the core can be all the same for each layer. In this point, the glass between the plurality of waveguide layers is adjusted as compared with the conventional case (FIG. 1) in which the additional component of glass is adjusted so that the lower glass film is higher than the upper glass film. Constraints on transition temperature conditions can be relaxed.

また、1乃至複数層に積層された光回路の上で、成膜、フォトリソグラフィー、露光、加工といった工程による導波路作製を行うことなく、高精度な積層型光回路を作製することができる。   In addition, a highly accurate laminated optical circuit can be manufactured without performing waveguide manufacture by steps such as film formation, photolithography, exposure, and processing on an optical circuit laminated in one or more layers.

なお、本実施形態の具体的な構成は、変更することもできる。   The specific configuration of the present embodiment can also be changed.

2つの単層光回路の接合方法は、改変することができる。例えば、図3(c)において、研磨した2つの単層光回路10,20のクラッド層16,26上面を清浄にした後、接着剤によって、単層光回路10,20を接合するようにしてもよい。接着材としては、例えば、硬化収縮率が3%以下の熱硬化型接着剤が考えられる。この接着材の硬化は、250℃まで昇温するようにして実現さる。この場合、上層クラッド層26の厚みは、好ましくは、15μmである。   The bonding method of two single layer optical circuits can be modified. For example, in FIG. 3C, after cleaning the upper surfaces of the clad layers 16 and 26 of the two polished single-layer optical circuits 10 and 20, the single-layer optical circuits 10 and 20 are bonded by an adhesive. It is also good. As the adhesive, for example, a thermosetting adhesive having a cure shrinkage of 3% or less can be considered. The curing of the adhesive is realized by raising the temperature to 250 ° C. In this case, the thickness of the upper cladding layer 26 is preferably 15 μm.

このようにしても、上記実施形態の積層光回路81と同様の積層光回路82を作製することができる。   Also in this case, the laminated optical circuit 82 similar to the laminated optical circuit 81 of the above embodiment can be manufactured.

図7は、かかる積層光回路82としてのAWG波長合分波器において、第2の導波路層における透過スペクトル特性を示してある。   FIG. 7 shows transmission spectrum characteristics in the second waveguide layer in the AWG wavelength division multiplexer as the laminated optical circuit 82. As shown in FIG.

図7から、本実施形態の積層光回路82の透過スペクトル特性も良好であることから、導波路が良好に作製されていることがわかる。   From FIG. 7, it can be seen that the waveguide is well manufactured because the transmission spectrum characteristics of the laminated optical circuit 82 of the present embodiment are also good.

以上、実施形態および変形例について詳述してきたが、実施形態の中で個別に述べた変形例等は実施形態の積層光回路81,82と組み合わせて実施することができる。また、上述した材料、圧力、温度および層の厚さは本実施形態に限られるものではなく、本実施形態の要旨を逸脱しない範囲の設計変更は自由にできる。例えば、コアとなるガラス材料が、SiO2-GeO2ガラス,SiO2-TiO2ガラス,SiOxガラス,SiON等のいずれであっても作製可能である。 As mentioned above, although an embodiment and a modification were explained in full detail, the modification etc. which were individually described in the embodiment can be carried out combining with the laminated optical circuit 81, 82 of the embodiment. In addition, the materials, pressures, temperatures and layer thicknesses described above are not limited to the present embodiment, and design changes can be freely made within the scope of the present embodiment. For example, the glass material to be the core may be made of any of SiO 2 -GeO 2 glass, SiO 2 -TiO 2 glass, SiOx glass, SiON and the like.

又、上部クラッド層の平坦化工程において、面精度の平均が概ね1nm以下の水準まで平坦化し、上部クラッド層の接合面に、原子やイオンを照射し、接合面を活性化すると、常温でも光回路と光回路を接合することが可能である。   Also, in the planarization process of the upper cladding layer, the average of the surface accuracy is flattened to about 1 nm or less, and the bonding surface of the upper cladding layer is irradiated with atoms or ions to activate the bonding surface, light is obtained even at room temperature. It is possible to join circuits and optical circuits.

11,21,31 基板
12,22,32 下層クラッド層
15,25,35 コア
16,26,36 上層クラッド層
81,82 積層光回路
11, 21 and 31 substrate 12, 22 and 32 lower layer clad layer 15, 25 and 35 core 16, 26 and 36 upper layer clad layer 81 and 82 laminated optical circuit

Claims (5)

基板上に、基板側から、下部のクラッド層、コアおよび上部のクラッド層が形成された単層光回路を作製する工程と、
前記作製された2つの前記単層光回路の前記上部のクラッド層の表面同士が対向するように、2つの前記単層光回路を接合する工程と、
前記接合された2つの前記単層光回路の一方の基板を取り除く工程と
前記基板が取り除かれた前記一方の前記単層光回路の露出した前記下部のクラッド層の上に、前記接合された2つの前記単層光回路とは別の単層光回路の上部のクラッド層の表面が接合するように、当該別の単層光回路を接合する工程と
を含むことを特徴とする積層光回路の作製方法。
Manufacturing a single-layer optical circuit in which a lower cladding layer, a core, and an upper cladding layer are formed on the substrate from the substrate side;
As surfaces on each of the upper cladding layer of two of the single-layer optical circuit wherein the fabricated faces, and bonding two of the single-layer optical circuit,
Removing one substrate of the two bonded single layer optical circuits ;
On top of the exposed lower cladding layer of the one single layer optical circuit from which the substrate has been removed, the upper cladding layer of a single layer optical circuit separate from the two single layer optical circuits joined together And b. Bonding the other single layer optical circuit such that the surfaces of the layers are joined .
前記接合する工程では、クラッド層の表面同士が対向するように、2つの単層光回路の位置決めを行う工程を含むことを特徴とする請求項1に記載の積層光回路の作製方法。   2. The method according to claim 1, wherein the step of bonding includes the step of positioning two single layer optical circuits so that the surfaces of the cladding layers face each other. 前記接合する工程では、接合面のクラッド層を研磨する工程を含むことを特徴とする請求項1または2に記載の積層光回路の作製方法。 In the step of the joining method for manufacturing a multilayer optical circuit according to claim 1 or 2, characterized in that it comprises a step of polishing the cladding layer of the bonding surface. 前記接合する工程では、接合対象の単層光回路の上部のクラッド層上面に接着材を塗布し、前記接着材を介して単層光回路同士を接着して固着することを特徴とする請求項1ないし3のいずれか1項に記載の積層光回路の作製方法。 In the bonding step, an adhesive is applied to the upper surface of the cladding layer on the upper part of the single-layer optical circuit to be joined, and the single-layer optical circuits are adhered and fixed via the adhesive. A method of producing a laminated optical circuit according to any one of 1 to 3 . 前記接合する工程では、前記単層光回路に押圧し、昇温することを特徴とする請求項1ないし3のいずれか1項に記載の積層光回路の作製方法。 The method for manufacturing a laminated optical circuit according to any one of claims 1 to 3, wherein in the bonding step, the single-layer optical circuit is pressed and heated.
JP2015246762A 2015-12-17 2015-12-17 Optical circuit manufacturing method Active JP6543183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015246762A JP6543183B2 (en) 2015-12-17 2015-12-17 Optical circuit manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015246762A JP6543183B2 (en) 2015-12-17 2015-12-17 Optical circuit manufacturing method

Publications (2)

Publication Number Publication Date
JP2017111351A JP2017111351A (en) 2017-06-22
JP6543183B2 true JP6543183B2 (en) 2019-07-10

Family

ID=59080668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015246762A Active JP6543183B2 (en) 2015-12-17 2015-12-17 Optical circuit manufacturing method

Country Status (1)

Country Link
JP (1) JP6543183B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507315B2 (en) * 1999-11-24 2010-07-21 凸版印刷株式会社 Manufacturing method of optical / electrical wiring board
JP4414535B2 (en) * 2000-01-13 2010-02-10 進 野田 Manufacturing method of semiconductor device
US6950583B2 (en) * 2001-12-21 2005-09-27 Ngk Insulators, Ltd. Two-dimensional optical element array, two dimensional waveguide apparatus and methods for manufacturing the same
JP4292892B2 (en) * 2003-06-27 2009-07-08 富士ゼロックス株式会社 Method for producing laminated polymer optical waveguide and laminated polymer optical waveguide produced by this method
JP2007293244A (en) * 2006-03-31 2007-11-08 Hitachi Chem Co Ltd Multilayer optical waveguide
JP4986809B2 (en) * 2007-10-31 2012-07-25 日本電信電話株式会社 Planar optical waveguide and manufacturing method thereof
JP2011253012A (en) * 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> Method for manufacturing optical waveguide circuit having laminate core and optical signal processing device including the optical waveguide circuit

Also Published As

Publication number Publication date
JP2017111351A (en) 2017-06-22

Similar Documents

Publication Publication Date Title
WO2001059495A1 (en) Waveguide optical interferometer
JP3630085B2 (en) Method for manufacturing arrayed waveguide grating element and arrayed waveguide grating element
EP1218781B1 (en) Hybrid integrated optical add-drop multiplexer
US7840103B2 (en) Performance compensated Tx/Rx optical devices
JP2003035830A (en) Optical wavelength multiplexer/demultiplexer
US20210080648A1 (en) CMOS Compatible Material Platform for Photonic Integrated Circuits
JP4413364B2 (en) Planar optical waveguide circuit and manufacturing method thereof
EP2176694B1 (en) Optical interleaver based on mach-zehnder interferometers and ring resonators
JP2011253012A (en) Method for manufacturing optical waveguide circuit having laminate core and optical signal processing device including the optical waveguide circuit
JP4719417B2 (en) Mechanical beam steering for optical integrated circuits
JP6543183B2 (en) Optical circuit manufacturing method
KR20020092209A (en) Optical waveguide apparatus and method of producing the same
US6865304B1 (en) Laser written waveguide polarization swapper
JP3963255B2 (en) Optical waveguide
JPH0763934A (en) Optical waveguide circuit
JP3309369B2 (en) Optical wavelength multiplexer / demultiplexer
JPH1039150A (en) Waveguide type optical circuit and its production
JP2020085983A (en) Optical connection structure and manufacturing method thereof
JP3941613B2 (en) Optical waveguide circuit and optical waveguide circuit module
JP3224087B2 (en) Manufacturing method of optical waveguide
JP2004126088A (en) Programmable optical circuit
JP6131285B2 (en) Optical waveguide device
KR20120055297A (en) Branching optical waveguide and method for fabricating the same
Choi et al. Design and fabrication of a novel 1310 nm/1550 nm directional coupler wavelength demultiplexer
JP2007094063A (en) Light wavelength multiplexer and demultiplexer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190614

R150 Certificate of patent or registration of utility model

Ref document number: 6543183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150